KR20210035749A - 디스플레이 디바이스 및 이의 제조 방법 - Google Patents

디스플레이 디바이스 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210035749A
KR20210035749A KR1020200120071A KR20200120071A KR20210035749A KR 20210035749 A KR20210035749 A KR 20210035749A KR 1020200120071 A KR1020200120071 A KR 1020200120071A KR 20200120071 A KR20200120071 A KR 20200120071A KR 20210035749 A KR20210035749 A KR 20210035749A
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
emitting diode
organic light
Prior art date
Application number
KR1020200120071A
Other languages
English (en)
Other versions
KR102452010B1 (ko
Inventor
수이 리앙 첸
린 춘 구이
지안 후앙
린 린 티안
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
티에스엠씨 차이나 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드, 티에스엠씨 차이나 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210035749A publication Critical patent/KR20210035749A/ko
Application granted granted Critical
Publication of KR102452010B1 publication Critical patent/KR102452010B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H01L51/5209—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B27/0172—Head mounted characterised by optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H01L27/3246—
    • H01L27/3248—
    • H01L27/3258—
    • H01L51/5225—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H10K50/131—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit with spacer layers between the electroluminescent layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G02B2027/0178—Eyeglass type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

유기 발광 다이오드 디스플레이는 집적 회로, 제1 전극, 스페이서, 유기 재료 스택 층 및 제2 전극을 포함한다. 상기 제1 전극은, 상기 집적 회로에 전기적으로 접속되고, 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖는다. 상기 경사진 표면과 상기 하부 표면 사이의 각은 약 45도 내지 약 80도 범위 내에 있다. 상기 스페이서는 상기 제1 전극의 경사진 표면을 덮도록 배치된다. 상기 유기 재료 스택 층은 상기 제1 전극 상에 배치된다. 상기 제2 전극은 상기 유기 재료 스택 층 및 상기 스페이서 상에 배치된다.

Description

디스플레이 디바이스 및 이의 제조 방법 {DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
우선권 주장 및 상호참조
본 출원은, 2019년 9월 23일 출원된 중국 출원 번호 201910899516.7의 우선권을 주장하며, 이는 참조에 의해 여기에 포함된다.
가상 현실(VR; virtual reality) 및 증강 현실(AR; augmented reality)에 적용되는 기술의 발전과 함께, 헤드 기어(head gear) 디바이스가 대중화되었다. 그러나, 스케일 다운된 헤드 기어 디바이스에 적용되는 현재 제조 수율에 개선이 이루어질 수 있다.
유기 발광 다이오드 디스플레이는 집적 회로, 제1 전극, 스페이서, 유기 재료 스택 층 및 제2 전극을 포함한다. 상기 제1 전극은, 상기 집적 회로에 전기적으로 접속되고, 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖는다. 상기 경사진 표면과 상기 하부 표면 사이의 각은 약 45도 내지 약 80도 범위 내에 있다. 상기 스페이서는 상기 제1 전극의 경사진 표면을 덮도록 배치된다. 상기 유기 재료 스택 층은 상기 제1 전극 상에 배치된다. 상기 제2 전극은 상기 유기 재료 스택 층 및 상기 스페이서 상에 배치된다.
본 개시의 양상은 다음의 상세한 설명으로부터 첨부 도면과 함께 볼 때 가장 잘 이해된다. 산업계에서의 표준 실시에 따라 다양한 특징부들이 실축척대로 도시되지 않은 것을 유의하여야 한다. 사실상, 다양한 특징부들의 치수는 설명을 명확하게 하기 위해 임의로 증가되거나 감소되었을 수 있다.
도 1은 본 개시의 일부 실시예에 다른 유기 발광 다이오드 디스플레이 디바이스의 단면도를 도시한다.
도 2 및 도 3은 본 개시의 일부 실시예에 따른 유기 발광 다이오드 디스플레이 디바이스의 단면도를 각각 도시한다.
도 4a 내지 도 4c는 본 개시의 일부 실시예에 따른 유기 발광 다이오드 유닛의 제1 전극의 상면도를 각각 도시한다.
도 5a 내지 도 5j는 본 개시의 일부 실시예에 따른 제조 방법의 상이한 제조 단계들에서의 유기 발광 다이오드 디스플레이 디바이스의 단면도를 각각 도시한다.
도 6은 도 5i의 영역(R)의 확대도이다.
도 7 및 도 8은 본 개시의 다른 실시예에 따른 유기 발광 다이오드 디스플레이 디바이스의 단면도를 각각 도시한다.
도 9는 본 개시의 일부 실시예에 따른 헤드기어 디바이스의 외부의 개략도를 도시한다.
도 10 및 도 11은 본 개시의 일부 실시예에 따른 상이한 제조 단계들에서의 LCOS(liquid crystal on silicon) 디스플레이 패널의 단면도를 각각 도시한다.
도 12는 본 개시의 일부 실시예에 따른 헤드 기어 디바이스에서의 투영 디바이스의 블록도를 도시한다.
다음의 개시는 제공되는 주제의 상이한 특징들을 구현하기 위한 많은 다양한 실시예 또는 예를 제공한다. 컴포넌트 및 구성의 구체적 예가 본 개시를 단순화하도록 아래에 기재된다. 이들은 물론 단지 예일 뿐이며 한정하고자 하는 것이 아니다. 예를 들어, 이어지는 다음 기재에 있어서 제2 특징부 상에 또는 위에 제1 특징부를 형성하는 것은, 제1 및 제2 특징부가 직접 접촉하여 형성되는 실시예를 포함할 수 있고, 제1 및 제2 특징부가 직접 접촉하지 않도록 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성될 수 있는 실시예도 또한 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순하고 명확하게 하기 위한 목적인 것이며, 그 자체가 설명되는 다양한 실시예 및/또는 구성 간의 관계를 지시하는 것은 아니다.
또한, “밑에”, “아래에”, “하부”, “위에”, “상부” 등과 같은 공간적으로 상대적인 용어는 도면에 예시된 바와 같이 하나의 구성요소 또는 특징부의 또다른 구성요소(들) 또는 특징부(들)에 대한 관계를 기재하고자 설명을 쉽게 하기 위해 여기에서 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향에 더하여 사용중이거나 동작중인 디바이스의 상이한 배향들을 망라하도록 의도된다. 장치는 달리 배향될 수 있고(90도 회전되거나 또는 다른 배향으로), 여기에서 사용된 공간적으로 상대적인 기술자는 마찬가지로 그에 따라 해석될 수 있다.
도 1은 본 개시의 일부 실시예에 따른 유기 발광 다이오드 디스플레이 디바이스의 단면도를 도시한다. 유기 발광 다이오드 디스플레이 디바이스(100)는 집적 회로(110), 집적 회로(110) 상에 배치된 절연 층(120), 및 절연 층(120) 상에 배치된 복수의 유기 발광 유닛(140)(기재를 용이하게 하기 위해 도면은 하나만 도시함)을 포함한다. 유기 발광 다이오드 유닛(140)의 각각은 절연 층(120)에서의 각자의 비아 플러그(122)를 통해 그 아래의 집적 회로(110)에 전기적으로 접속된다. 본 개시의 일부 실시예에서, 집적 회로(110) 및 그 위의 절연 층(120)은 유기 발광 다이오드 유닛(140)을 배치하기 위한 베이스로서 작용한다.
본 개시의 일부 실시예에서, 유기 발광 다이오드 유닛(140) 및 집적 회로(110)는 둘 다 유기 발광 다이오드 디스플레이 디바이스를 스케일링 다운시키기 위한 반도체 프로세스에 의해 제조된다. 다른 실시예에서, 유기 발광 다이오드 디스플레이 디바이스(100)는 다른 캐리어 패널에 더 부착될 수 있다. 본 개시의 일부 실시예에서, 유기 발광 다이오드 유닛(140)은 마이크로 유기 발광 다이오드이다.
유기 발광 다이오드 유닛(140)은 제1 전극(142), 차단 층(blocking layer)(144 및 146), 스페이서 층(148), 유기 재료 스택 층(150) 및 제2 전극(152)을 포함한다. 제1 전극(142)은 절연 층(120) 상에 배치되고, 제2 전극(152)은 제1 전극(142) 반대편에 배열된다. 유기 재료 스택 층(150)은 제1 전극(142)과 제2 전극(152) 사이에 배치된다. 제1 전극(142)은 유기 발광 다이오드 유닛(140)의 애노드로서 작용할 수 있고, 제2 전극(152)은 유기 발광 다이오드 유닛(140)의 캐소드로서 작용할 수 있다. 유기 발광 다이오드 유닛(140)은 캐소드를 통해 광을 방출한다. 따라서, 제2 전극(152)은 유기 발광 다이오드 유닛(140)의 발광측으로서 작용할 수 있다.
제1 전극(142)의 2개의 대향 표면은 각각 차단 층(144, 146)과 배열된다. 즉, 차단 층(144)은 제1 전극(142)과 절연 층(120) 사이에 배치되고, 차단 층(146)은 차단 층(144) 반대편의 제1 전극(142)의 표면 상에 배치된다. 차단 층(144)은, 제1 전극(142)으로부터의 재료가 절연 층(120)으로 확산하는 것을 차단하는 것과 같이, 제1 전극(142)의 재료를 절연 층(120)으로부터 차단하도록 작용한다. 차단 층(146)은, 제1 전극(142)의 재료가 제1 전극(142) 위의 유기 재료 스택 층(150)에 직접 접촉하여 예상치 못한 반응을 일으키는 것을 막도록, 제1 전극(142) 위의 유기 재료 스택 층(150)으로부터 제1 전극(142)의 재료를 차단하도록 작용한다. 본 개시의 일부 실시예에서, 차단 층(144, 146)의 재료는 티타늄 질화물(TiN)과 같은 금속 질화물 또는 다른 유사한 재료이다.
본 개시의 일부 실시예에서, 스페이서 층(148)은, 제1 전극(142)의 최외측(outermost) 측벽을 덮는 것과 같은 제1 전극(142)의 외부 면 상에 그리고 절연 층(120)의 상부 표면 상에 배치된다. 스페이서 층(148)은 이웃하는 유기 발광 다이오드 유닛(140)의 제1 전극(142)을 서로 분리하고, 차단 층(144, 146)으로부터 노출된 제1 전극(142)의 측벽과 같은 제1 전극(142)의 측벽이 유기 재료 스택 층(150)에 직접 접촉하는 것을 막는다.
유기 재료 스택 층(150)은 제1 전극(142) 상에 퇴적된다. 본 개시의 일부 실시예에서, 스페이서 층(148)은 개구 영역(O1)을 가지며, 유기 재료 스택 층(150)은 개구 영역(O1)에 채워진다. 본 개시의 일부 실시예에서, 이웃하는 유기 발광 다이오드 유닛(140)의 유기 재료 스택 층(150)은 상이한 컬러의 광을 방출하도록 상이한 유기 발광 층으로 구성될 수 있다. 이웃하는 유기 발광 다이오드 유닛(140)의 유기 재료 스택 층(150)은, 상이한 유기 발광 다이오드 유닛(140)의 유기 재료 스택 층(150)이 서로 직접 접촉하는 것을 막도록, 스페이서 층(148)에 의해 이격될 수 있다. 제2 전극(152)은 공유 전극이고, 스페이서 층(148) 및 유기 재료 스택 층(150)의 상부 표면 상에 연속으로 연장한다.
본 개시의 일부 실시예에서, 제2 전극(152)은 유기 재료 스택 층(150) 및 스페이서 층(148) 상에 컨포멀하게(conformally) 배치된다. 즉, 제2 전극(152)의 두께는 전반적으로 균일하다. 스페이서 층(148)이 절연 층(120)의 상부 표면으로부터 제1 전극(142)의 측벽을 따라 차단 층(146)의 상부 표면으로 연장하는 것을 고려하면, 그에 따라 스페이서 층(148)의 상부 표면의 최고 위치 및 최저 위치는 그 사이에 수직 오프셋(G1)을 갖는다. 제2 전극(152)의 반투명도(translucency)를 유지하기 위하여, 제2 전극(152)의 두께는 보통 매우 얇으며, 따라서 제2 전극(152)은 과도하게 큰 오프셋(G1)으로 인해 파손되기 쉽다. 본 개시의 일부 실시예는 스페이서(148)의 상부 표면의 최고 위치와 최저 위치 사이의 수직 오프셋(G1)을 감소시키며, 그에 의해 제2 전극(152)이 과도하게 큰 오프셋(G1)으로 인해 파손되는 것을 막는다.
본 개시의 일부 실시예에서, 제1 전극(142)의 단면은 직사각형이 아니고 상부에서보다 하부에서 더 넓으며, 예컨대 하부에서 더 넓고 상부에서는 좁은 사다리꼴이다. 다르게 말하자면, 제1 전극(142)의 상부 표면(142t)은 제1 전극(142)의 하부 표면(142b)에 실질적으로 평행하고, 제1 전극(142)의 상부 표면(142t)의 면적은 제1 전극(142)의 하부 표면(142b)의 면적보다 더 작고, 제1 전극(142)의 상부 표면(142t) 및 제1 전극(142)의 하부 표면(142b)은 그 사이의 경사진 표면(142s)에 의해 연결되며, 제1 전극(142)의 경사진 표면(142s)은 차단 층에 의해 덮이지 않는다. 제1 전극(142)의 하부 표면(142b)과 제1 전극(142)의 경사진 표면(142s) 사이에 각도 θ가 포함된다.
도 2 및 도 3은 본 개시의 일부 실시예에 따른 유기 발광 다이오드 디스플레이 디바이스의 단면도를 각각 도시한다. 본 개시의 일부 실시예에서, 제1 전극의 경사진 표면(142s)은 반드시 평평한 것은 아니며, 도 2에 도시된 같이 만곡된 오목 표면 또는 도 3에 도시된 바와 같이 만곡된 볼록 표면일 수 있다.
도 4a 내지 도 4c는 본 개시의 일부 실시예에 따른 유기 발광 다이오드 유닛의 제1 전극의 상면도를 각각 도시한다. 본 개시의 일부 실시예에서, 제1 전극(142)의 위로부터 본 형상은, 도 4a에 도시된 바와 같은 직사각형, 도 4b에 도시된 바와 같은 원형, 도 4c에 도시된 바와 같은 육각형, 또는 다른 적합한 형상일 수 있다.
도 1을 다시 참조하면, 본 개시의 일부 실시예에서, 유기 발광 다이오드 유닛(140)의 각각에서, 제1 전극(142)은 경사진 표면(142s)을 갖고, 제1 전극(142)의 상부 표면(142t)의 면적은 제1 전극의 하부 표면(142b)의 면적보다 더 작으며, 그리하여 제1 전극(142)의 경사진 표면(142s) 및 제1 전극의 하부 표면(142b)은 그 사이에 끼인 각 θ를 갖는다.
본 개시의 일부 실시예에서, 제1 전극(142)의 경사진 표면(142s)과 제1 전극(142)의 하부 표면(142b) 사이에 끼인 각 θ는 약 45도와 약 80도 사이 범위 내에 있다. 끼인 각 θ가 약 80도보다 더 크다면, 수직 오프셋(G1)이 효과적으로 감소될 수 없으며, 또한 스페이서 층(148)의 높은 회전각(turning angle)을 초래한다. 예를 들어, 스페이서 층(148)은 순차적으로 연결되어 있는 제1 섹션(1482), 제2 섹션(1484) 및 제3 섹션(1486)을 포함한다. 스페이서 층(148)의 제1 섹션(1482)은 절연 층(120) 상에 배치되고, 실질적으로 절연 층(120)의 상부 표면을 따라 연장한다. 스페이서 층(148)의 제3 섹션(1486)은 차단 층(146)의 일부를 덮으며, 실질적으로 차단 층(146)의 상부 표면을 따라 연장한다. 스페이서 층(148)의 제2 섹션(1484)은 실질적으로 제1 전극(142)의 경사진 표면(142s)을 따라 연장하고, 스페이서 층(148)의 제1 섹션(1482) 및 스페이서 층(148)의 제3 섹션(1486)을 연결한다. 스페이서 층(148)의 상부 표면의 최고 위치와 최저 위치 사이의 수직 오프셋(G1)은 스페이서 층(148)의 제1 섹션(1482)의 상부 표면과 스페이서 층(148)의 제3 섹션(1486)의 상부 표면 사이의 수직 거리이다.
제1 전극(142)의 경사진 표면(142s)과 제1 전극의 하부 표면(142b) 사이의 끼인 각이 약 80도보다 더 크다면, 스페이서 층(148)의 제1 섹션(1482)과 스페이서 층(148)의 제2 섹션(1484) 사이의 회전각, 또는 스페이서 층(148)의 제2 섹션(1484)과 스페이서 층(148)의 제3 섹션(1486) 사이의 회전각이 지나치게 높을 수 있고, 거의 수직인 회전각을 초래한다. 제2 전극(152)이 스페이서 층(148) 상에 컨포멀하게 제조되고 제2 전극(152)의 두께가 매우 얇다는 것을 고려해보면, 그에 따라 제2 전극(152)은 높은 회전각의 위치에서 파손되기 쉽다. 반면에, 제1 전극(142)의 경사진 표면(142s)과 제1 전극(142)의 하부 표면(142b) 사이의 끼인 각이 약 45도보다 작다면, 스페이서 층(148)의 제2 섹션(1484)의 길이가 대응하여 증가되며, 그리하여 유기 발광 다이오드 유닛(140) 사이의 거리가 지나치게 길어져 OLED 디스플레이의 해상도를 감소시키거나, 또는 유기 발광 다이오드 유닛(140)의 발광 면적이 감소된다.
또한, 제1 전극(142)의 경사진 표면(142s)과 제1 전극(142)의 하부 표면(142b) 사이에 끼인 각 θ가 약 80도보다 더 큰 경우, 제1 전극의 단면 형상은 직사각형에 가까울 수 있다. 스페이서 층(148)의 두께가 충분하지 않다면, 제1 전극(142) 상의 스페이서 층(148)의 스텝 커버리지(step coverage)가 열악할 수 있으며, 스페이서 층(148)의 제2 섹션(1484)과 제3 섹션(1486) 사이의 코너에서와 같은, 스페이서 층(148)의 코너에서 박리를 초래할 수 있고, 그리하여 추후에 제조되는 유기 재료 스택 층(150)이 스페이서 층(148)의 박리 위치로 원치않게 흘러들어갈 수 있으며 이어서 제1 전극(142)과 접촉하게 되어, 예상치 못한 반응을 초래할 수 있다.
또한, 제1 전극(142)의 경사진 표면(142s)과 제1 전극(142)의 하부 표면(142b) 사이에 끼인 각 θ가 약 80도일 때, 스페이서 층(148)이 제1 전극(142)의 경사진 표면(142s)을 충분히 덮어야 할 경우, 스페이서 층(148)의 두께는 증가되어야 한다. 증가된 두께를 갖는 스페이서 층(148)은 스페이서 층(148)의 상부 표면의 최고 위치와 유기 재료 스택 층(150)의 상부 표면 사이의 수직 오프셋(G2)을 증가시키며, 그리하여 제2 전극(152)의 후속 제조 동안, 제2 전극(152)은 지나치게 높은 오프셋(G2)으로 인해 파손되기 쉬우며, 수율 감소를 초래한다.
따라서, 본 개시의 실시예는 경사진 표면(142s)을 갖는 제1 전극(142)을 설계하고, 제1 전극의 경사진 표면(142s)과 제1 전극(142)의 하부 표면(142b) 사이에 끼인 각 θ는 약 45도 내지 약 80도 범위 내에 있다. 그에 의해, 스페이서 층(148)은 제1 전극(142) 상의 보다 매끄러운 토포그래피 및 더 나은 스텝 커버리지를 갖는다.
그에 의해, 본 개시의 일부 실시예는 유기 발광 다이오드 디스플레이 디바이스를 제공하는데, 제1 전극의 측벽을 경사진 표면으로 수정함으로써, 스페이서 층(148)의 제1 섹션(1482)과 스페이서 층(148)의 제2 섹션(1484) 사이에 또는 스페이서 층(148)의 제2 섹션(1484)과 스페이서 층(148)의 제3 섹션(1486) 사이에 더 매끄러운 코너를 제공하며, 코너에서의 제2 전극(152)의 파손 기회를 더 감소시킬 수 있고; 스페이서 층(148)이 더 얇은 두께를 사용함으로써 경사진 표면(142s) 및 차단 층(146)의 상부 표면의 일부를 덮는 것을 비롯하여 제1 전극(142)을 효과적으로 덮을 수 있게 해주며, 유기 발광 다이오드 유닛(140)의 전체 높이를 감소시키도록 도울 수 있고; 스페이서 층(148)의 상부 표면의 최고 위치와 최저 위치 사이의 수직 오프셋(G1)을 감소시키고, 스페이서 층(148)의 상부 표면의 최고 위치와 유기 재료 스택 층(150)의 상부 표면 사이의 수직 오프셋 거리를 감소시키며, 지나치게 높은 오프셋 거리(G1, G2)로 인한 제2 전극(152)의 단절 기회를 더 감소시킬 수 있다.
도 5a 내지 도 5j는 본 개시의 일부 실시예에 따른 제조 방법의 상이한 제조 단계들에서의 유기 발광 다이오드 디스플레이 디바이스의 단면도를 각각 도시한다.
도 5a에 도시된 바와 같이, 단계 S10에서, 집적 회로(110)가 제조되며, 집적 회로(110)는 반도체 제조 프로세스를 사용하여 제조된다. 집적 회로(110)는 제어 회로, 파워 회로, 스위치 디바이스 및 관련 집적 회로를 포함한다.
그 다음, 도 5b에 도시된 바와 같이, 단계 S20에서, 절연 층(120) 및 비아 플러그(122)가 집적 회로(110) 위에 형성된다. 본 개시의 일부 실시예에서, 절연 층(120) 및 비아 플러그(122)를 형성하는 단계는 절연 층(120)을 퇴적하는 단계를 포함할 수 있다. 절연 층(120)은 예를 들어, 약 3.5보다 낮은 유전 상수와 같은 저 유전 상수(k 값)를 갖는 금속간 유전체(IMD; inter-metal dielectric)일 수 있다. 절연 층(120)은 실리콘 산화물 또는 다른 적합한 재료와 같은 유전체 재료를 포함할 수 있다.
그 다음, 절연 층(120)에 개구가 형성된다. 개구는, 예를 들어 절연 층(120) 상에 패터닝된 포토레지스트 층(도면에는 도시되지 않음)을 형성한 다음, 절연 층(120)의 일부를 제거하도록 에칭 프로세스를 수행하는 것에 의해 형성될 수 있다. 이 방식으로, 패터닝된 포토레지스트 층은 절연 층에서의 결과적인 개구를 정의하기 위한 에칭 마스크로서 작용한다. 에칭 프로세스는 하나 이상의 적합한 에칭 프로세스를 포함할 수 있다. 에칭 후에, 패터닝된 포토레지스트 층은 제거된다.
그 다음, 개구를 채우도록 전도성 재료가 퇴적되며, 그리하여 전도성 재료는 절연 층(120)을 덮고, 절연 층(120)의 상부 표면 위의 전도성 재료의 과도한 부분을 제거하도록 화학 기계적 연마 프로세스와 같은 평탄화 프로세스가 수행되며, 그리하여 비아 플러그(122)는 절연 층(122) 내에 있다. 비아 플러그(122)의 재료는 구리 또는 구리 합금, 또는 은, 금, 텅스텐, 알루미늄, 또는 다른 적합한 재료와 같은 다른 적합한 전도성 재료를 포함할 수 있다. 본 개시의 일부 실시예에서, 비아 플러그(122)는 전도성 재료와 절연 층(120) 사이에 배열된 배리어 층(124)을 더 포함할 수 있다.
그 다음, 도 5c에 도시된 바와 같이, 단계 S30에서, 차단 층(144’), 전극 층(142’), 및 또다른 차단 층(146’)이 절연 층(120) 상에 순차적으로 퇴적된다. 본 개시의 일부 실시예에서, 차단 층(144’)의 재료는 티타늄 질화물과 같은 금속 질화물 또는 다른 적합한 재료이다. 차단 층(144’)은, 전극 층(142’)의 재료가 절연 층(120) 안으로 확산하는 것을 막도록, 전극 층(142’)의 재료를 절연 층(120)과 분리하도록 작용한다. 본 개시의 일부 실시예에서, 차단 층(144’)의 두께는 약 50 Å 내지 약 150 Å이다. 차단 층(144’)의 두께가 약 150 Å보다 더 크다면, 지나치게 큰 두께는 스페이서 층(148)(도 1 참조)의 상부 표면의 최고 위치와 최저 위치 사이의 수직 오프셋(G1)(도 1 참조)을 증가시킨다. 차단 층(144’)의 두께가 약 50 Å보다 더 작다면, 전극 층(142’)의 재료는 절연 층(120) 안으로 원치않게 확산할 수 있다.
본 개시의 일부 실시예에서, 전극 층(142’)의 재료는 금속 또는 금속 합금이며, 그리하여 유기 발광 다이오드 유닛에 의해 방출된 광은 전극 층(142’)에 의해 발광 방향을 향해 반사될 수 있다. 전극 층(142’)의 두께를 감소시키기 위하여, 전극 층(142’)의 재료는, 두께를 감소시킬 때 저항을 지나치게 증가시키는 것을 피하도록, 알루미늄 구리 합금(AlCu) 또는 다른 적합한 재료와 같은, 낮은 저항을 갖는 전도성 재료일 수 있다. 다른 실시예에서, 전극 층(142’)의 재료는 인듐 주석 산화물, 금, 텅스텐, 티타늄, 또는 다른 적합한 재료를 포함할 수 있다.
본 개시의 일부 실시예에서, 퇴적 프로세스의 프로세스 조건을 조정함으로써, 전극 층(142’)의 표면 평탄도(surface flatness) 및 반사율을 유지하면서 전극 층(142’)의 두께를 감소시킬 수 있으며, 따라서 유기 발광 다이오드 디스플레이 디바이스의 밝기 및 콘트라스트를 증가시킬 수 있다. 예를 들어, 전극 층(142’)은 물리적 기상 증착(PVD; physical vapor deposition)을 통해 제조될 수 있고, 물리적 기상 증착의 전력 및 온도는 전극 층(142’)의 퇴적 속도를 더 낮추도록 더 조정될 수 있으며, 그리하여 퇴적된 전극 층(142’)은 원하는 표면 평탄도를 가질 수 있고 그에 의해 전극 층(142’)의 반사율을 유지할 수 있다. 본 개시의 일부 실시예에서, 전력은 약 1500W 내지 약 3150W이다. 전력이 약 3150W보다 더 크다면, 퇴적 속도가 과도하게 높을 수 있고 따라서 전극 층(142’)은 고르지 않은(uneven) 표면을 가질 수 있다. 일부 실시예에서, 전력은 원하는 표면 평탄도를 달성하도록 약 2500W보다 낮을 수 있다. 전력이 약 1500W보다 더 낮다면, 퇴적이 적절하게 수행될 수 없다.
본 개시의 일부 실시예에서, 퇴적 속도는 초당 약 30 Å 내지 초당 약 200 Å이다. 퇴적 속도가 초당 약 200 Å보다 더 크다면, 지나치게 높은 퇴적 속도로 인해 전극 층(142’)의 고르지 않은 표면을 초래할 수 있다. 퇴적 속도가 초당 50 Å보다 더 작다면, 시간당 웨이퍼(WPH; wafer per hour)가 너무 낮을 수 있다.
본 개시의 일부 실시예에서, 전극 층(142')의 원하는 표면 평탄도는, 전극 층(142’)의 평균 제곱근 거칠기(Rms)가 약 30 Å보다 작으며 전극 층(142’)의 가장 깊은 밸리(Rv)와 가장 높은 피크(Rp) 간의 차이가 약 300 Å보다 작음을 의미한다. 본 개시의 일부 실시예에서, 전극 층(142’)의 두께는 약 300 Å 내지 약 900 Å이다. 전극 층(142’)의 두께가 약 900 Å보다 더 크다면, 지나치게 큰 두께가 스페이서 층(148)(도 1 참조)의 상부 표면의 최고 위치와 최저 위치 사이의 수직 오프셋(G1)(도 1 참조)을 증가시키며, 그에 의해 제2 전극(152)(도 1 참조)의 파손 기회를 증가시킨다. 전극 층(142’)의 두께가 약 300 Å보다 더 작다면, 전극 층(142’)은 반투명일 정도로 충분히 얇을 수 있고, 따라서 광이 발광 방향을 향하여 반사되지 않을 수 있도록 전극 층(142’)의 광을 반사시킬 수 있는 능력에 영향을 미칠 수 있다.
본 개시의 일부 실시예에서, 차단 층(146’)의 재료는 또한 티타늄 질화물과 같은 금속 질화물 또는 다른 적합한 재료이다. 차단 층(146’)의 두께는 약 30 Å 내지 약 200 Å이다. 차단 층(146’)의 두께가 약 200 Å보다 더 크다면, 차단 층(146’)의 표면은 과도하게 거칠 수 있고, 따라서 차단 층(146’)의 반사율을 저하시킬 수 있다. 차단 층(146’)의 두께가 약 30 Å보다 더 작다면, 지나치게 얇은 차단 층(146’)이 후속 제조 프로세스에서 손상될 수 있으며, 따라서 유기 재료 스택 층과 전극 층(142’) 사이의 원치않는 접촉을 초래할 수 있다.
그 다음, 도 5d에 도시된 바와 같이, 단계 S40에서, 제1 전극의 위치가 정의된다. 단계 S40은 제1 전극(142)의 위치를 정의하기 위한 마스크로서 패터닝된 포토레지스트 층(160)을 사용하도록 패터닝된 포토레지스트 층(160)을 형성하는 것을 포함한다. 패터닝된 포토레지스트 층(160)의 위치는 비아 플러그(122)를 적어도 덮는다.
그 다음, 도 5d 및 도 5e를 참조하면, 단계 S50에서, 전극 층(142’) 및 차단 층(144’, 146’)은 에칭 마스크로서 패터닝된 포토레지스트 층(160)을 사용함으로써 에칭되며, 그 결과 패터닝된 제1 전극(142) 및 제1 전극(142) 위아래에 위치된 패터닝된 차단 층(144, 146)이 된다. 에칭 후에, 패터닝된 포토레지스트 층(160)은 제거된다. 상기에 언급된 바와 같이, 본 개시의 일부 실시예에서, 제1 전극(142)은 경사진 표면(142s)을 가지며, 제1 전극(142)의 경사진 표면(142s)과 제1 전극의 하부 표면(142b) 사이에 끼인 각 θ는 약 45 도 내지 약 80도 범위 내에 있다.
예를 들어, 본 개시의 일부 실시예에서, 사용되는 에칭 프로세스는 건식 에칭이고, 압력은 약 4 mTorr 내지 약 10 mTorr 이고, 소스 무선 주파수는 약 600 W 내지 약 1600 W이고, 바이어스 무선 주파수는 약 40 W 내지 약 200 W 이고, 에천트 가스는 염화붕소(BCl3)를 포함할 수 있고, 에천트 가스 유량은 약 50 sccm(standard cubic centimeters per minute) 내지 약 500 sccm이다. 에칭 조건이 이들 범위 밖이라면, 끼인 각 θ의 범위는 약 80도보다 더 크거나 약 45도보다 더 작을 수 있다. 끼인 각이 약 80도보다 더 크다면, 제2 전극(152)(도 1 참조)은 파손될 수 있다. 끼인 각 θ이 약 45도보다 더 작다면, 유기 발광 다이오드 유닛 사이의 간격이 지나치게 길 수 있으며, 이는 이어서 유기 발광 다이오드 유닛의 발광 면적 감소 또는 디스플레이의 해상도 감소를 초래할 수 있다.
에칭 후에, 차단 층(144) 및 차단 층(146)은 제1 전극(142)의 상부 표면 및 하부 표면 상에만 배치되고, 제1 전극(142)의 경사진 표면(142s)을 덮지 않는다. 제1 전극(142)의 단면 형상이 상부에서 좁고 하부에서 넓은 것을 고려해보면, 차단 층(144)의 하부 표면의 면적은 차단 층(146)의 상부 표면의 면적보다 더 크다. 본 개시의 일부 실시예에서, 제1 전극(142), 차단 층(144) 및 차단 층(146)의 총 두께는 약 1000 Å보다 작을 수 있으며, 예컨대 약 600 Å 내지 약 800 Å의 범위 내에서 제어될 수 있다.
그 다음, 도 5f에 도시된 바와 같이, 단계 S60에서, 유전체 층(148’)이 제1 전극(142), 차단 층(144, 146) 및 절연 층(120) 상에 덮인다. 유전체 층(148’)의 재료는 절연 층(120)의 재료와 동일하거나 상이할 수 있다. 예를 들어, 유전체 층(148’)의 재료는 산화물, 질화물, 산화질화물, 또는 다른 적합한 재료, 예컨대 실리콘 산화물, 실리콘 질화물, 실리콘 산화질화물, 또는 다른 적합한 재료일 수 있다.
제1 전극(142)의 측벽이 경사진 표면(142s)임을 고려해보면, 따라서 유전체 층(148’)은 더 얇은 두께로 제1 전극(142) 및 차단 층(144, 146)을 완전히 덮을 수 있으며, 코너에서의 박리 없이 양호한 스텝 커버리지를 갖는다. 또한, 제1 전극(142), 차단 층(144) 및 차단 층(146)의 총 두께가 약 1000 Å보다 작을 수 있다는 것을 고려해보면, 따라서 유전체 층(148’)은 코너에서의 높은 회전각(80도 이상) 없이 제1 전극(142), 차단 층(144, 146) 및 절연 층(120)을 보다 매끄럽게 덮을 수 있다.
예를 들어, 본 개시의 일부 실시예에서, 유전체 층(148’)의 두께는 약 100 Å 내지 약 400 Å이다. 유전체 층(148’)의 두께가 100 Å보다 더 작다면, 유전체 층(148’)은 제1 전극(142), 차단 층(144, 146) 및 절연 층(120)을 완전히 덮지 못할 수 있다. 유전체 층(148’)의 두께가 400 Å보다 더 크다면, 지나치게 큰 두께는 후속 형성되는 스페이서 층(148)(도 1 참조)의 상부 표면의 최고 위치와 후속 형성되는 유기 재료 스택 층(150)(도 1 참조)의 상부 표면 사이의 수직 오프셋 거리(G2)(도 1 참조)를 증가시키며, 그리하여 그 후에 제2 전극(152)(도 1 참조)을 제조할 때, 제2 전극(152)(도 1 참조)은 지나치게 높은 수직 오프셋(G2)(도 1 참조)으로 인해 파손되기 쉬우며, 수율 감소를 초래한다.
그 다음, 도 5g를 참조하면, 단계 S70에서, 유기 발광 다이오드 유닛을 형성하기 위한 개구를 정의하도록 유전체 층(148) 상에 또다른 패터닝된 포토레지스트 층(162)이 형성된다.
그 후에, 도 5g 및 도 5h를 참조하면, 단계 S80에서, 유전체 층(148’)은 에칭 마스크로서 패터닝된 포토레지스트 층(162)을 사용하여 에칭되며, 그 결과 제1 전극(142)의 측벽을 덮는 스페이서 층(148)이 된다. 에칭 후에, 패터닝된 포토레지스트 층(162)은 제거된다.
예를 들어, 패터닝된 포토레지스트 층(162)에 의해 덮이지 않은 유전체 층(148’)의 부분은 개구 부분(O1)을 정의하도록 제거되고, 패터닝된 포토레지스트 층(162)에 의해 덮인 유전체 층(148’)의 부분은 제1 전극(142) 및 절연 층(120) 상에 남아 스페이서 층(148)을 형성한다. 개구 영역(O1)은 스페이서 층(148)을 통해 연장한다.
본 개시의 일부 실시예에서, 스페이서 층(148)의 두께는 약 100 Å 내지 약 400 Å이다. 제1 전극(142)의 개구 비율, 즉 차단 층(146)의 상부 표면의 총 면적에 대한, 개구 영역(O1)에서 노출된 차단 층(146)의 상부 표면의 면적의 비는 약 98% 이상이다.
차단 층(146)이 유전체 층(148’)을 에칭하는 제조 동안 에칭 정지 층으로서 작용한다는 것을 고려해보면, 패터닝된 포토레지스트 층(162)에 의해 덮이지 않은 차단 층(146)의 부분은, 에칭 프로세스 동안 불가피하게 부분적으로 제거될 수 있으며, 그 결과 스페이서 층(148)과 제1 전극(142) 사이의 차단 층(146)의 일부의 두께(t4)는 개구 영역(O1)에서 노출된 차단 층(146)의 부분의 두께(t3)보다 크게 될 수 있다. 상기에 언급한 대로, 차단 층(146)의 원래 두께, 즉 두께(t4) 또는 도 5d에서 퇴적된 차단 층(146’)의 두께는, 패터닝된 포토레지스트 층(162)에 의해 덮이지 않은 차단 층(146)의 부분이 단계 S80의 에칭 프로세스에서 지나치게 에칭되어 그 아래의 제1 전극(142)이 개구 영역(O1)에서 노출되게 되는 것을 막도록, 약 30 Å보다 더 크다.
그 다음, 도 5i 및 도 6을 참조하면, 단계 S90에서 도 5i에 도시된 바와 같이, 유기 재료 스택 층(150)이 제1 전극(142) 위의 개구 영역(O1)에 형성된다. 도 6은 도 5i의 영역(R)의 확대도이다. 본 개시의 일부 실시예에서, 유기 재료 스택 층(150)은 상이한 재료를 포함하는 복수의 층들의 스택이다. 예를 들어, 유기 재료 스택 층(150)은 정공 주입 층(HIL; hole-injecting layer), 유기 정공 수송 층(HTL; hole-transporting layer), 유기 발광 층(LEL; light-emitting layer), 전자 수송 층(ETL; electron-transporting layer) 및 전자 주입 층(EIL; electron-injecting layer)의 스택을 포함할 수 있다. 다른 실시예에서, 유기 재료 스택 층(150)은 전자 차단 층 및 정공 차단 층을 선택적으로 더 포함할 수 있다.
본 개시의 일부 실시예에서, 유기 재료 스택 층(150)은 차단 층(146) 상에 형성되고, 스페이서 층(148)에 의해 정의된 개구 영역(O1)에 채워진다.
상이한 유기 발광 층에 대하여 상이한 재료를 선택함으로써, 상이한 유기 발광 다이오드 유닛은 상이한 컬러의 광을 방출할 수 있다. 본 개시의 일부 실시예에서, 복수의 유기 발광 다이오드 유닛을 포함하는 디스플레이 디바이스는 적색 광을 방출하는 유기 발광 다이오드 유닛, 청색 광을 방출하는 유기 발광 다이오드 유닛, 및 녹색 광을 방출하는 유기 발광 다이오드 유닛을 포함할 수 있다.
본 개시의 일부 실시예에서, 유기 재료 스택 층(150)은 증발을 통해 개구 영역(O1)에 제조될 수 있다. 본 개시의 일부 실시예에서, 상이한 컬러의 유기 재료 스택 층은 개별적인 증발 제조를 통해 상이한 컬러의 유기 발광 다이오드 유닛의 개구 영역에 형성될 수 있다. 예를 들어, 적색 광을 방출하는 유기 재료 스택 층이 먼저 적색 광을 방출하는 유기 발광 다이오드 유닛의 개구 영역에 제조될 수 있고, 그 다음 녹색 광을 방출하는 유기 재료 스택 층이 녹색 광을 방출하는 유기 발광 다이오드 유닛의 개구 영역에 제조될 수 있고, 마지막으로 청색 광을 방출하는 유기 재료 스택 층이 청색 광을 방출하는 유기 발광 다이오드 유닛의 개구 영역에 제조될 수 있다. 상이한 유기 발광 다이오드 유닛의 유기 재료 스택 층은 스페이서 층(148)에 의해 이격될 수 있다.
유기 재료 스택 층(150) 및 제1 전극(142)은, 유기 재료 스택 층(150)과 제1 전극(142) 간의 직접적인 접촉이 예상치 못한 반응을 초래하는 것을 막도록, 차단 층(146)에 의해 이격된다.
도 5i를 다시 참조하면, 본 개시의 일부 실시예에서, 유기 재료 스택 층(150)의 두께(t5)는 스페이서 층(148)의 두께(t6)보다 더 작을 수 있으며, 그리하여 유기 재료 스택 층(150)은 개구 영역(O1)을 완전히 채우지 않는다. 다르게 말하자면, 유기 재료 스택 층(150)의 상부 표면의 높이는 스페이서 층(148)의 상부 표면의 최고 위치의 높이보다 낮다.
그 다음, 도 5j를 참조하면, 단계 S100에서 제2 전극(152)은 유기 재료 스택 층(150) 상에 형성된다. 본 개시의 일부 실시예에서, 제2 전극(152)은 복수의 유기 발광 다이오드 유닛(140)의 공유 전극일 수 있다. 제2 전극(152)은 증발을 통해 유기 재료 스택 층(150) 및 스페이서 층(148) 위에 제조될 수 있다. 본 개시의 일부 실시예에서, 제2 전극(152)의 재료는 은과 같은 금속이다. 본 개시의 다른 실시예에서, 제2 전극(152)의 재료는 또한, 인듐 주석 산화물과 같은 투명한 전기 전도성 재료 또는 다른 적합한 재료일 수 있다.
도 5j에 도시된 바와 같이, 스페이서 층(148)과 제1 전극(142) 사이의 차단 층(146)의 제1 부분(1462)의 두께(t4)는 유기 재료 스택 층(150)과 제1 전극(142) 사이의 차단 층(146)의 제2 부분의 두께(t3)보다 크다. 제2 전극(152)은 유기 재료 스택 층(150)의 상부 표면 및 스페이서 층(148)의 상부 표면 상에 고르게 형성되며, 따라서 기복있는(undulating) 상부 표면을 갖는다. 본 개시의 일부 실시예는 제2 전극(152)을 제조하는 어려움을 낮추며, 스페이서 층(148)의 상부 표면의 최고 위치와 최저 위치 사이의 수직 오프셋 거리(G1)를 감소시킴으로써 제2 전극(152)의 예상치 못한 파손을 효과적으로 막는다.
또한, 제1 전극의 형상이 경사진 코너를 갖는 사다리꼴이며 제1 전극의 경사진 표면(142s)과 제1 전극의 하부 표면(142b) 사이에 끼인 각 θ가 약 45도 내지 80도 사이 범위 내에 있다는 것을 고려해보면, 스페이서 층(148)은 더 매끄러운 표면 형상을 가질 수 있다. 따라서, 스페이서 층(148) 상에 배열된 제2 전극(152)도 또한 큰(즉, 급격한) 각도로 상승하는 것을 피할 수 있으며, 그에 의해 파손 우려를 감소시킨다.
도 7 및 도 8은 본 개시의 상이한 실시예에 따른 유기 발광 다이오드 디스플레이 디바이스의 단면도를 각각 도시한다. 도 7에 도시된 유기 발광 다이오드 유닛(140a)과 같은 일부 실시예에서, 유기 재료 스택 층(150a)은 개구 영역(O1a)을 실질적으로 완전히 채운다. 즉, 유기 재료 스택 층(150a)의 상부 표면은 스페이서 층(148a)의 최고 위치와 실질적으로 동등한 높이에 있다. 도 8에 도시된 유기 발광 다이오드 유닛(140b)과 같은 다른 실시예에서, 유기 재료 스택 층(150b)의 두께(t5b)는 스페이서 층(148b)의 두께(t6b)보다 더 클 수 있고, 따라서 유기 재료 층(150b)은 개구 영역(O1b)을 완전히 채우고 스페이서 층(148b)으로부터 돌출하며, 그리하여 유기 재료 스택 층(150b)의 상부 표면은 스페이서 층(148b)의 상부 표면의 최고 위치보다 더 높다.
요약하자면, 본 개시의 일부 실시예는 제1 전극의 측벽을 경사진 표면으로서 설계함으로써 스페이서 층의 두께를 효가적으로 감소시킬 수 있고, 그리하여 스페이서 층은 더 매끄러운 표면 형상을 가지며, 그에 의해 제2 전극의 파손 우려를 감소시킨다.
다음으로, 도 9는 본 개시의 일부 실시예에 따른 헤드기어 디바이스의 외부의 개략도를 도시한다. 헤드기어 디바이스(200)는 프레임(210), 프레임(210)의 2개의 측부에 배열된 투영 디바이스(220), 및 프레임(210)의 전방측에 배열된 이미징 스크린(230)을 포함한다. 예를 들어, 프레임(210)은 2개의 측부에서의 이어 후크 부분(212) 및 전방측에서의 패널 부분(214)을 갖는다. 패널 부분(214)은 적어도 하나의 개구를 갖는다. 이미징 스크린(230)이 패널 부분(214)에 매립된다. 투영 디바이스(220)의 양은 하나 또는 복수개일 수 있다. 투영 디바이스(220)의 양이 2개인 경우, 2개의 투영 디바이스(220)는 이미징 스크린(230)으로 투영하도록 이어 후크 부분(212) 상에 각각 배열된다.
본 개시의 일부 실시예에서, 헤드기어 디바이스(200)의 투영 디바이스(220)는 전술한 유기 발광 다이오드 디스플레이 디바이스(예컨대, 도 1에 도시된 유기 발광 다이오드 디스플레이 디바이스(100))를 포함한다. 이 유기 발광 다이오드 디스플레이 디바이스의 구조 및 제조는 상기의 실시예에 기재되어 있으며, 여기에 더 기재되지 않는다.
본 개시의 일부 실시예에서, 투영 디바이스(220)는 프로세서에 의해 제어될 수 있으며, 프로세서로부터의 신호를 수신하여 대응하는 이미징 광을 출력한다. 본 개시의 일부 실시예에서, 투영 디바이스(220)에 의해 출력된 이미징 광의 광 경로를 조정하기 위해 하나 이상의 반사 또는 광학 렌즈가 투영 디바이스(220)와 이미징 스크린(230) 사이에 배열될 수 있다. 본 개시의 일부 실시예에서, 투영 디바이스(220)는 열 방산 유닛을 더 포함할 수 있다. 열 방산 유닛은 예를 들어 히트 싱크, 열 방산 필름 등일 수 있다. 열 방산 유닛은 투영 디바이스(220)에 열이 축적되어 손상을 일으키는 것을 막기 위해 유기 발광 다이오드 어레이에 열적으로 결합될 수 있다.
본 개시의 일부 실시예에서, 헤드기어 디바이스(200)는 투과형 헤드기어 디바이스일 수 있으며, 즉 사용자가 보는 이미지는 투영 디바이스(220)에 의해 제공된 이미지와 외부 환경의 이미지의 조합일 수 있다. 본 개시의 일부 실시예에서, 헤드기어 디바이스(200)는 반사형 헤드기어 디바이스일 수 있으며, 즉 사용자가 보는 이미지는 투영 디바이스(220)에 의해 제공된 이미지이다.
도 10 및 도 11은 본 개시의 일부 실시예에 따른 상이한 제조 단계들에서의 LCOS(liquid crystal on silicon) 디스플레이 패널의 단면도를 각각 도시한다. 도 10은 집적 회로(310), 집적 회로(310) 상에 배치된 절연 층(320), 절연 층(320) 상에 배치된 복수의 제1 전극(330)(단순화를 위해 도면은 하나만 도시함), 제1 전극(330)의 2개의 측부에 배치된 차단 층(340, 342), 및 제1 전극(330)의 측벽에 배치된 스페이서 층(350)을 포함하는, 제조된 구조물을 도시한다. 제1 전극(330)의 각각은 절연 층(320)에 배치된 비아 플러그(322)를 통해 그 아래의 집적 회로(310)에 전기적으로 접속된다.
집적 회로(310), 절연 층(320), 비아 플러그(322), 제1 전극(330), 차단 증(340, 342), 및 스페이서 층(350)을 제조하기 위한 방법은 도 5a 내지 도 5h에 기재된 단계 S10 내지 단계 S80를 참조할 수 있으며, 여기에서 더 반복되지 않는다.
다음으로 도 11을 참조하면, 도 11은 대향 기판(360) 및 액정 층(370)을 도시한다. 제2 전극(380)이 대향 기판(360) 상에 배치된다. 제2 전극(380)은 공유 전극이다. 본 개시의 일부 실시예에서, 제2 전극(380)은 제1 전극(330)과 마주하는 대향 기판(360)의 전체 기판을 덮는다. 제2 전극(380)은 높은 반투명도를 갖는 전기 전도성 재료, 예컨대 인듐 산화물(In2O3), 주석 산화물(SnO2), 인듐 주석 산화물(ITO), 아연 산화물(ZnO) 또는 다른 적합한 재료일 수 있다.
본 개시의 일부 실시예에서, 액정 층(370)은, 먼저 스페이서 층(350) 및 제1 전극(330) 상에 형성될 수 있고, 그 다음 제조를 완료하기 위해 대향 기판(360)에 정합될 수 있으며, 그에 의해 LCOS 디스플레이 패널(300)을 얻을 수 있다. 본 개시의 일부 실시예에서, 대향 기판(360)은 먼저 집적 회로(310) 위에 배치될 수 있지만 그 사이에 공간을 남기며, 그 다음 액정 층(370)이 집적 회로(310)와 대향 기판(360) 사이에 주입된다. 본 개시의 일부 실시예에서, 액정 층(370)과 제1 전극(330) 사이에 그리고 액정 층(370)과 제2 전극(380) 사이에 정렬 층이 배열될 수 있다.
제1 전극(330)의 측벽을 경사진 표면으로 수정함으로써, 스페이서 층(350)의 요구되는 두께가 효과적으로 감소될 수 있고, 스페이서 층(350)은 제1 전극(330) 상의 양호한 스텝 커버리지를 가질 수 있고 더 매끄러운 표면 형상을 가질 수 있으며, 그에 의해 코너에서의 스페이서 층(350)의 파손 또는 박리 문제를 해결할 수 있다.
도 12는 본 개시의 일부 실시예에 따른 헤드기어 디바이스에서의 투영 디바이스의 블록도를 도시한다. 투영 디바이스(220)는 도 9에 도시된 바와 같은 헤드기어 디바이스(200)에 적용될 수 있다. 본 개시의 일부 실시예에서, 투영 디바이스(220)는 광원(222), 광학 유닛(224), 및 LCOS 디스플레이 패널(226)을 포함한다. LCOS 디스플레이 패널(226)은, 투영을 위한 이미징 광을 통합 및 방출하기 위해, 광원으로부터의 컬러 광 및 컨트롤러로부터의 이미지 신호를 수신하도록 구성된다.
본 개시의 일부 실시예에서, 투영 디바이스(220)에서의 광학 유닛(224)은 광원(222)에 의해 방출된 광의 광 경로를 조정하기 위해 광원(222)의 발광 측에 배치된 하나 이상의 광학 렌즈를 포함한다. 본 개시의 일부 실시예에서, 광원(222)에 의해 방출된 광은 백색 광이고, 광학 유닛(224)은 광원(222)과 LCOS 디스플레이 패널(226) 사이에 배치된 빔 분할 유닛을 포함한다. 광원(222)에 의해 방출된 백색 광은 광학 렌즈를 통과하여 빔 분할 유닛에 들어갈 수 있으며, 그리하여 광원(222)에 의해 방출된 백색 광은 빔 분할 유닛을 통과한 후에 빛의 3원색, 적색 광, 청색 광 및 녹색 광으로 분할된다. 적색 광, 청색 광, 및 녹색 광은 타이밍 시퀀스에 따라 방출된다.
다른 실시예에서, 광원(222)이 타이밍 시퀀스에 따라 빛의 3원색, 적색 광, 청색 및 녹색 광을 방출하도록 매우 신속하게 전환할 수 있도록, 광원(222)은 프로세서와 같은 프로그램에 의해 제어될 수 있다. 이 경우에, 빔 분할 유닛은 생략될 수 있다.
본 개시의 일부 실시예에서, 광학 유닛(224)은 편광 빔 스플리터(PBS; polarizing beam splitter)를 포함할 수 있다. 빛의 3원색은, 빔 분할 유닛을 사용하여 광원(222)에 의해 방출된 백색 광을 분할함으로써 획득되든 아니면 광원(222)에 의해 직접 방출되든 관계없이, 편광 빔 스플리터를 통과한 후에 LCOS 디스플레이 패널(226)에 들어가며, LCOS 디스플레이 패널(226)은 디스플레이되기 위해 이미징 스크린(230)에 출력될 풀 컬러 이미지 빔을 출력한다.
마찬가지로, LCOS 이미지 디스플레이 패널(226)에 의해 출력된 이미지 빔의 광 경로를 조정하기 위해 하나 이상의 반사 렌즈 또는 광학 렌즈가 LCOS 디스플레이 패널(226)과 이미징 스크린(230) 사이에 구성될 수 있다. 본 개시의 일부 실시예에서, 투영 디바이스(220)는 열 방산 유닛을 더 포함할 수 있다. 열 방산 유닛은 예를 들어 히트 싱크, 열 방산 필름 등일 수 있다. 열 방산 유닛은 광원(222)에 열이 축적되어 손상을 일으키는 것을 막기 위해 광원(222)에 열적으로 결합될 수 있다.
요약하자면, 본 개시의 일부 실시예는 디스플레이 디바이스 및 이의 제조 방법을 제공한다. 디스플레이 디바이스의 디스플레이 유닛의 애노드와 같은 제1 전극의 측벽을 경사진 표면으로서 설계함으로써, 스페이서 층의 요구되는 두께가 효과적으로 감소되고, 스페이서 층은 더 매끄러운 표면 형상을 가질 수 있으며, 그에 의해 제2 전극의 단절 문제를 막을 수 있다.
본 개시의 실시예에 따르면, 유기 발광 다이오드 디스플레이 디바이스는, 집적 회로, 제1 전극, 스페이서 층, 유기 재료 스택 층, 및 제2 전극을 포함한다. 상기 제1 전극은 상기 집적 회로에 전기적으로 접속된다. 상기 제1 전극은 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖는다. 상기 경사진 표면과 상기 하부 표면 사이에 끼인 각은 약 45도 내지 약 80도 범위 내에 있다. 상기 스페이서 층은 상기 제1 전극의 경사진 표면을 덮는다. 상기 유기 재료 스택 층은 상기 제1 전극 상에 배치된다. 상기 제2 전극은 상기 유기 재료 스택 층 및 상기 스페이서 층 상에 배치된다.
본 개시의 실시예에 따르면, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법은 절연 층 상에 전극 층을 형성하는 단계를 포함하며, 상기 전극 층은 상기 절연 층 내의 비아 플러그를 통해 집적 회로에 전기적으로 접속된다. 그 다음, 상기 전극 층이 에칭되며, 상기 제1 전극이 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖도록, 상기 전극 층은 건식 에칭에 의해 에칭되고 건식 에칭의 반응 가스는 염화붕소(BCl3)를 포함한다. 상기 제1 전극의 경사진 표면을 덮도록 스페이서 층이 형성된다. 상기 제1 전극 상에 유기 재료 스택 층이 형성된다. 상기 유기 재료 스택 층 및 상기 스페이서 층 상에 제2 전극이 형성된다.
본 개시의 실시예에 따르면, LCOS(liquid crystal on silicon) 디스플레이 패널을 제조하는 방법은, 절연 층 상에 전극 층을 형성하는 단계를 포함하며, 상기 전극 층은 상기 절연 층 내의 비아 플러그를 통해 집적 회로에 전기적으로 접속되고, 상기 전극 층을 형성하는 단계의 퇴적 속도는, 상기 전극 층의 두께가 300 Å 내지 900 Å 이도록, 초당 30 Å 내지 초당 200 Å이다. 그 다음, 제1 전극을 얻도록 상기 전극 층이 에칭된다. 상기 제1 전극의 측벽을 덮는 스페이서 층이 형성된다. 상기 제1 전극 및 상기 스페이서 층 상에 액정 층 및 제2 전극이 형성된다.
전술한 바는 당해 기술 분야에서의 숙련자들이 본 개시의 양상을 보다 잘 이해할 수 있도록 여러 실시예들의 특징을 나타낸 것이다. 당해 기술 분야에서의 숙련자라면, 여기에서 소개된 실시예와 동일한 목적을 수행하고/하거나 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기반으로서 본 개시를 용이하게 사용할 수 있다는 것을 알아야 한다. 당해 기술 분야에서의 숙련자는 또한, 이러한 등가의 구성이 본 개시의 진정한 의미 및 범위로부터 벗어나지 않으며, 본 개시의 진정한 의미 및 범위에서 벗어나지 않고서 다양한 변경, 치환 및 대안을 행할 수 있다는 것을 알아야 한다.
실시예
실시예 1. 유기 발광 다이오드 디스플레이 디바이스에 있어서,
집적 회로;
상기 집적 회로에 전기적으로 접속되고, 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖는 제1 전극 - 상기 경사진 표면과 상기 하부 표면 사이에 끼인 각은 약 45도 내지 약 80도임 - ;
상기 제1 전극의 경사진 표면을 덮는 스페이서 층;
상기 제1 전극 상에 배치된 유기 재료 스택 층; 및
상기 유기 재료 스택 층 및 상기 스페이서 층 상에 배치된 제2 전극
을 포함하는, 유기 발광 다이오드 디스플레이 디바이스.
실시예 2. 실시예 1에 있어서, 상기 제2 전극은 기복있는(undulating) 상부 표면을 갖는 것인, 유기 발광 다이오드 디스플레이 디바이스.
실시예 3. 실시예 1에 있어서, 상기 제1 전극의 상부 표면 상에 배치된 차단(blocking) 층을 더 포함하는, 유기 발광 다이오드 디스플레이 디바이스.
실시예 4. 실시예 3에 있어서, 상기 차단 층의 두께는 약 30 Å 내지 약 200 Å인 것인, 유기 발광 다이오드 디스플레이 디바이스.
실시예 5. 실시예 3에 있어서, 상기 스페이서 층과 상기 제1 전극 사이의 상기 차단 층의 제1 부분의 두께는, 상기 제1 전극과 상기 유기 재료 스택 층 사이의 상기 차단 층의 제2 부분의 두께보다 큰 것인, 유기 발광 다이오드 디스플레이 디바이스.
실시예 6. 실시예 1에 있어서, 상기 집적 회로 상에 배치된 절연 층, 및 상기 집적 회로 및 상기 제1 전극을 전기적으로 접속하기 위해 상기 절연 층 내에 배치된 비아 플러그를 더 포함하는, 유기 발광 다이오드 디스플레이 디바이스.
실시예 7. 실시예 1에 있어서, 상기 제1 전극의 상부 표면의 면적은 상기 제1 전극의 하부 표면의 면적보다 작은 것인, 유기 발광 다이오드 디스플레이 디바이스.
실시예 8. 실시예 1에 있어서, 상기 제1 전극의 두께는 약 300 Å 내지 약 900 Å인 것인, 유기 발광 다이오드 디스플레이 디바이스.
실시예 9. 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법에 있어서,
절연 층 상에 전극 층을 형성하는 단계 - 상기 전극 층은 상기 절연 층 내의 비아 플러그를 통해 집적 회로에 전기적으로 접속됨 - ;
제1 전극을 얻도록 상기 전극 층을 에칭하는 단계 - 상기 전극 층의 에칭은 에칭 가스로서 적어도 염화붕소(BCl3)를 사용하는 건식 에칭이고, 상기 건식 에칭은 상기 제1 전극이 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖도록 수행됨 - ;
상기 제1 전극의 경사진 표면을 덮는 스페이서 층을 형성하는 단계;
상기 제1 전극 상에 유기 재료 스택 층을 형성하는 단계; 및
상기 유기 재료 스택 층 및 상기 스페이서 층 상에 제2 전극을 형성하는 단계
를 포함하는, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 10. 실시예 9에 있어서, 상기 스페이서 층을 형성하는 단계는,
상기 제1 전극 상에 유전체 층을 퇴적하는 단계 - 상기 유전체 층의 두께는 약 100 Å 내지 약 400 Å임 - ; 및
상기 제1 전극 상에 개구 영역을 정의하도록 상기 유전체 층의 일부를 제거하는 단계
를 포함하는 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 11. 실시예 10에 있어서, 상기 유기 재료 스택 층은 상기 개구 영역에 채워지는 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 12. 실시예 10에 있어서, 상기 제1 전극 상에 유전체 층을 퇴적하는 단계 전에, 상기 제1 전극 상에 차단 층을 형성하는 단계를 더 포함하고, 상기 차단 층의 두께는 약 30 Å 내지 약 200 Å인 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 13. 실시예 12에 있어서, 상기 제1 전극 상에 개구 영역을 정의하도록 상기 유전체 층의 일부를 제거하는 단계는, 상기 스페이서 층과 상기 제1 전극 사이의 상기 차단 층의 제1 부분의 두께가 상기 제1 전극과 상기 유기 재료 스택 층 사이의 상기 차단 층의 제2 부분의 두께보다 크도록, 상기 차단 층의 일부를 제거하는 단계를 포함하는 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 14. 실시예 9에 있어서, 상기 경사진 표면과 상기 제1 전극의 하부 표면 사이에 끼인 각은 약 45도 내지 약 80도인 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 15. 실시예 9에 있어서, 상기 건식 에칭의 압력은 약 4mTorr 내지 약 10mTorr인 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 16. 실시예 9에 있어서, 상기 에천트 가스의 유량은 약 50 sccm(standard cubic centimeters per minute) 내지 약 500 sccm인 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 17. 실시예 9에 있어서, 상기 건식 에칭의 소스 무선 주파수는 약 600W 내지 약 1600W인 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 18. 실시예 9에 있어서, 상기 건식 에칭의 바이어스 무선 주파수는 약 40W 내지 약 200W인 것인, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
실시예 19. LCOS(liquid crystal on silicon) 디스플레이 패널을 제조하는 방법에 있어서,
절연 층 상에 전극 층을 형성하는 단계 - 상기 전극 층은 상기 절연 층 내의 비아 플러그를 통해 집적 회로에 전기적으로 접속되고, 상기 전극 층을 형성하는 단계의 퇴적 속도는, 상기 전극 층의 두께가 약 300 Å 내지 약 900 Å 이도록, 초당 약 30 Å 내지 초당 약 200 Å임 - ;
제1 전극을 얻도록 상기 전극 층을 에칭하는 단계;
상기 제1 전극의 측벽을 덮는 스페이서 층을 형성하는 단계; 및
상기 제1 전극 및 상기 스페이서 층 상에 액정 층 및 제2 전극을 형성하는 단계
를 포함하는, LCOS 디스플레이 패널을 제조하는 방법.
실시예 20. 실시예 19에 있어서, 상기 전극 층을 형성하는 단계의 전력은 약 1500W 내지 약 3150W인 것인, LCOS 디스플레이 패널을 제조하는 방법.

Claims (10)

  1. 유기 발광 다이오드 디스플레이 디바이스에 있어서,
    집적 회로;
    상기 집적 회로에 전기적으로 접속되고, 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖는 제1 전극 - 상기 경사진 표면과 상기 하부 표면 사이에 끼인 각은 45도 내지 80도임 - ;
    상기 제1 전극의 경사진 표면을 덮는 스페이서 층;
    상기 제1 전극 상에 배치된 유기 재료 스택 층; 및
    상기 유기 재료 스택 층 및 상기 스페이서 층 상에 배치된 제2 전극
    을 포함하는, 유기 발광 다이오드 디스플레이 디바이스.
  2. 청구항 1에 있어서, 상기 제2 전극은 기복있는(undulating) 상부 표면을 갖는 것인, 유기 발광 다이오드 디스플레이 디바이스.
  3. 청구항 1에 있어서, 상기 제1 전극의 상부 표면 상에 배치된 차단(blocking) 층을 더 포함하는, 유기 발광 다이오드 디스플레이 디바이스.
  4. 청구항 3에 있어서, 상기 차단 층의 두께는 30 Å 내지 200 Å인 것인, 유기 발광 다이오드 디스플레이 디바이스.
  5. 청구항 3에 있어서, 상기 스페이서 층과 상기 제1 전극 사이의 상기 차단 층의 제1 부분의 두께는, 상기 제1 전극과 상기 유기 재료 스택 층 사이의 상기 차단 층의 제2 부분의 두께보다 큰 것인, 유기 발광 다이오드 디스플레이 디바이스.
  6. 청구항 1에 있어서, 상기 집적 회로 상에 배치된 절연 층, 및 상기 집적 회로 및 상기 제1 전극을 전기적으로 접속하기 위해 상기 절연 층 내에 배치된 비아 플러그를 더 포함하는, 유기 발광 다이오드 디스플레이 디바이스.
  7. 청구항 1에 있어서, 상기 제1 전극의 상부 표면의 면적은 상기 제1 전극의 하부 표면의 면적보다 작은 것인, 유기 발광 다이오드 디스플레이 디바이스.
  8. 청구항 1에 있어서, 상기 제1 전극의 두께는 300 Å 내지 900 Å인 것인, 유기 발광 다이오드 디스플레이 디바이스.
  9. 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법에 있어서,
    절연 층 상에 전극 층을 형성하는 단계 - 상기 전극 층은 상기 절연 층 내의 비아 플러그를 통해 집적 회로에 전기적으로 접속됨 - ;
    제1 전극을 얻도록 상기 전극 층을 에칭하는 단계 - 상기 전극 층의 에칭은 에칭 가스로서 적어도 염화붕소(BCl3)를 사용하는 건식 에칭이고, 상기 건식 에칭은 상기 제1 전극이 상부 표면, 하부 표면, 및 상기 상부 표면과 상기 하부 표면을 연결하는 경사진 표면을 갖도록 수행됨 - ;
    상기 제1 전극의 경사진 표면을 덮는 스페이서 층을 형성하는 단계;
    상기 제1 전극 상에 유기 재료 스택 층을 형성하는 단계; 및
    상기 유기 재료 스택 층 및 상기 스페이서 층 상에 제2 전극을 형성하는 단계
    를 포함하는, 유기 발광 다이오드 디스플레이 디바이스를 제조하는 방법.
  10. LCOS(liquid crystal on silicon) 디스플레이 패널을 제조하는 방법에 있어서,
    절연 층 상에 전극 층을 형성하는 단계 - 상기 전극 층은 상기 절연 층 내의 비아 플러그를 통해 집적 회로에 전기적으로 접속되고, 상기 전극 층을 형성하는 단계의 퇴적 속도는, 상기 전극 층의 두께가 300 Å 내지 900 Å 이도록, 초당 30 Å 내지 초당 200 Å임 - ;
    제1 전극을 얻도록 상기 전극 층을 에칭하는 단계;
    상기 제1 전극의 측벽을 덮는 스페이서 층을 형성하는 단계; 및
    상기 제1 전극 및 상기 스페이서 층 상에 액정 층 및 제2 전극을 형성하는 단계
    를 포함하는, LCOS 디스플레이 패널을 제조하는 방법.
KR1020200120071A 2019-09-23 2020-09-17 디스플레이 디바이스 및 이의 제조 방법 KR102452010B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201910899516.7 2019-09-23
CN201910899516.7A CN112542485A (zh) 2019-09-23 2019-09-23 显示设备与其制作方法
US16/937,367 US20210091329A1 (en) 2019-09-23 2020-07-23 Display device and method of fabricating the same
US16/937,367 2020-07-23

Publications (2)

Publication Number Publication Date
KR20210035749A true KR20210035749A (ko) 2021-04-01
KR102452010B1 KR102452010B1 (ko) 2022-10-06

Family

ID=74881219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200120071A KR102452010B1 (ko) 2019-09-23 2020-09-17 디스플레이 디바이스 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US20210091329A1 (ko)
JP (1) JP7065159B2 (ko)
KR (1) KR102452010B1 (ko)
CN (1) CN112542485A (ko)
TW (1) TWI761925B (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010050817A (ko) * 1999-10-04 2001-06-25 다카노 야스아키 일렉트로 루미네센스 표시 장치
JP2006012585A (ja) * 2004-06-25 2006-01-12 Kyocera Corp 有機ｅｌ表示パネルとその製法
JP2010503192A (ja) * 2006-08-31 2010-01-28 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機電子装置
KR20100043943A (ko) * 2008-10-21 2010-04-29 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
JP2015053137A (ja) * 2013-09-05 2015-03-19 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR101536194B1 (ko) * 2008-05-19 2015-07-13 삼성디스플레이 주식회사 액정 표시 장치와 그 구동 방법
KR20180086410A (ko) * 2016-12-16 2018-07-31 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 디바이스 및 비아-홀 전기 접속 구조체

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023021B2 (en) 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002015860A (ja) 2000-06-30 2002-01-18 Sony Corp 有機エレクトロルミネッセンス素子
JP2003249377A (ja) 2001-12-18 2003-09-05 Seiko Epson Corp 表示装置及び電子機器並びに表示装置の製造方法
US7579771B2 (en) * 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP4362696B2 (ja) * 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
JP4062171B2 (ja) * 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
KR100611652B1 (ko) * 2004-06-28 2006-08-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP2006120983A (ja) * 2004-10-25 2006-05-11 Hitachi High-Technologies Corp プラズマエッチング方法
TWI261868B (en) * 2005-09-06 2006-09-11 Wintek Corp Electrode partition wall
JP5599026B2 (ja) 2009-10-23 2014-10-01 キヤノン株式会社 薄膜トランジスタの製造方法
JP2012255960A (ja) 2011-06-10 2012-12-27 Seiko Epson Corp 電気光学装置の製造方法
KR101900954B1 (ko) * 2012-01-19 2018-09-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
WO2014155691A1 (ja) * 2013-03-29 2014-10-02 富士通セミコンダクター株式会社 半導体装置とその製造方法
TWI549047B (zh) * 2014-08-07 2016-09-11 群創光電股份有限公司 觸控面板及其製造方法
TWI576626B (zh) * 2014-12-19 2017-04-01 財團法人工業技術研究院 顯示裝置
KR102474203B1 (ko) * 2015-12-22 2022-12-06 삼성디스플레이 주식회사 디스플레이 장치 제조방법 및 이에 따라 제조된 디스플레이 장치
TWI595695B (zh) * 2016-09-13 2017-08-11 財團法人工業技術研究院 有機發光二極體之製作方法及其結構
KR102630001B1 (ko) * 2016-10-31 2024-01-25 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
JP6993809B2 (ja) * 2017-08-04 2022-01-14 キヤノン株式会社 表示装置およびその製造方法ならびに電子機器
KR102325674B1 (ko) * 2017-08-16 2021-11-12 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이, 및 그의 제조방법
US10734474B2 (en) * 2018-07-30 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure and methods of fabrication thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010050817A (ko) * 1999-10-04 2001-06-25 다카노 야스아키 일렉트로 루미네센스 표시 장치
JP2006012585A (ja) * 2004-06-25 2006-01-12 Kyocera Corp 有機ｅｌ表示パネルとその製法
JP2010503192A (ja) * 2006-08-31 2010-01-28 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機電子装置
KR101536194B1 (ko) * 2008-05-19 2015-07-13 삼성디스플레이 주식회사 액정 표시 장치와 그 구동 방법
KR20100043943A (ko) * 2008-10-21 2010-04-29 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
JP2015053137A (ja) * 2013-09-05 2015-03-19 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
KR20180086410A (ko) * 2016-12-16 2018-07-31 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 디바이스 및 비아-홀 전기 접속 구조체

Also Published As

Publication number Publication date
US20210091329A1 (en) 2021-03-25
CN112542485A (zh) 2021-03-23
TWI761925B (zh) 2022-04-21
KR102452010B1 (ko) 2022-10-06
TW202114209A (zh) 2021-04-01
JP2021051304A (ja) 2021-04-01
JP7065159B2 (ja) 2022-05-11

Similar Documents

Publication Publication Date Title
US11563198B2 (en) Display unit with organic layer disposed on metal layer and insulation layer
US11997871B2 (en) Organic light-emitting diode display panel, method for preparing the same, and display device
KR101881133B1 (ko) 절연층의 경사 구조 형성 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2016188248A1 (zh) 显示基板及其制作方法、显示装置
WO2021017497A1 (zh) 显示面板、显示装置和显示面板的制作方法
US9029838B2 (en) Methods of forming inclined structures on insulation layers, organic light emitting display devices and methods of manufacturing organic light emitting display devices
KR102412043B1 (ko) 유기 발광 표시 패널 및 이의 제조 방법
KR102409955B1 (ko) 유기 발광 표시 패널 및 이의 제조 방법
CN111668381B (zh) 显示基板及其制备方法、显示装置
CN111668382B (zh) 显示基板及其制备方法、显示装置
TW202205688A (zh) 用於具有垂直光發射的多色ｌｅｄ像素單元的系統及方法
TW202228111A (zh) 用於具有水平光發射的多色ｌｅｄ像素單元的系統及方法
US11881541B2 (en) Display device
WO2024113854A1 (zh) 显示面板与显示装置
KR102452010B1 (ko) 디스플레이 디바이스 및 이의 제조 방법
US20220384760A1 (en) Display device and method of fabricating the same
JP2006261058A (ja) 有機ｅｌ素子、表示装置、有機ｅｌ素子の製造方法
US20240215311A1 (en) Display substrate and display device
CN110165088B (zh) 一种oled器件的制备方法
WO2022239576A1 (ja) 表示装置及び電子機器
WO2023039792A1 (zh) 显示面板和显示装置
CN114724473B (zh) 镜面显示器
US20240237394A9 (en) Display unit, method of manufacturing display unit, and electronic apparatus
US20230209937A1 (en) Organic light emitting display device and manufacturing method thereof
US20230125929A1 (en) Spacer led architecture for high efficiency micro led displays

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant