KR20210024560A - 범프 구조물 - Google Patents

범프 구조물 Download PDF

Info

Publication number
KR20210024560A
KR20210024560A KR1020217001687A KR20217001687A KR20210024560A KR 20210024560 A KR20210024560 A KR 20210024560A KR 1020217001687 A KR1020217001687 A KR 1020217001687A KR 20217001687 A KR20217001687 A KR 20217001687A KR 20210024560 A KR20210024560 A KR 20210024560A
Authority
KR
South Korea
Prior art keywords
bump
bump structure
structures
reinforcing
present
Prior art date
Application number
KR1020217001687A
Other languages
English (en)
Other versions
KR102544375B1 (ko
Inventor
궈-웨이 쩡
포-치 첸
Original Assignee
시트로닉스 테크놀로지 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시트로닉스 테크놀로지 코퍼레이션 filed Critical 시트로닉스 테크놀로지 코퍼레이션
Publication of KR20210024560A publication Critical patent/KR20210024560A/ko
Application granted granted Critical
Publication of KR102544375B1 publication Critical patent/KR102544375B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/13187—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 제1 방향으로 연신된 범프 본체 및 복수의 보강 유닛을 포함하고, 상기 범프 본체에서 상기 제1 방향에 수직되는 제2 방향의 양측에 각각 측표면을 가지고, 상기 보강 유닛은 상기 범프 본체의 측표면에 형성되는 것을 공개한다.

Description

범프 구조물
본 발명은 범프 구조물에 관한 것으로, 특히 범프와 집적회로 칩 사이의 접합 강도를 높이는 범프 구조물에 관한 것이다.
집적회로 칩의 성능을 높이거나(예를 들면 해상도를 높게), 소자들을 작고 얇으며 가볍게 해야 하는 수요를 만족시키기 위하여, 칩의 회로설계는 정밀도가 높아야 한다, 그러므로 대응되는 패키징 설계를 할 때, 범프의 크기는 축소되는 추세로 가고 있다. 범프의 크기가 작아지고, 제품이 높은 단계로 올라갈수록, 범프를 제조할 때의 원료 소모량(예를 들면 골드 범프가 소모하는 황금) 및 생산 원가는 대폭적으로 감소된다. 예를 들면, 현재 단계에서 리드 수가 많은 칩(예를 들면 디스플레이 패널 구동 칩)의 크기는 범프의 크기에 의해 제한되고, 비교적 작은 크기의 범프는 각 범프에서 소모하는 원료를 감소할 뿐만 아니라, 고정 회로 면적 내에서 더 많은 수량의 채널을 수용하고, 칩의 크기를 더 작게 할 수 있고, 이로써 각 웨이퍼 상에서 이용 가능한 면적 및 절단 후의 칩 수량을 증가시킬 수 있다.
그러나 범프는 진공 압력으로 칩에 부착되어 있고, 범프 크기가 작아질 때, 범프와 칩의 접합 강도는 접합 면적의 감소에 따라 낮아지고, 범프가 웨이퍼 절단, 웨이퍼 칩 프로빙, 접합 과정, 웨이퍼 뒤집기, 제조 후기의 클리닝 과정 또는 운송 과정에서 이탈 또는 박리될 수 있다. 특히 통상의 기술자들에게 익숙한 범프는 일반적으로 스트립 형으로 형성되었는데, 도 1에서 도시한 바와 같이, 범프(GB)가 X축 방향을 따라 연신되면, 범프(GB)이 X축에 수직되는 방향의 일측에서 외부의 힘 S를 받게 될 때, 범프(GB)와 칩의 접합면은 박리 현상이 쉽게 나타나고, 범프의 크기가 작아질수록 이러한 박리 현상이 나타나는 빈도는 높아지며, 양품 생산에 엄중한 영향을 주게 된다. 예를 들면 웨이퍼를 절단한 후, 웨이퍼 상의 잔여물을 씻어내는데, 씻을 때 수압은 범프에 물리적 충돌을 일으켜, 범프가 웨이퍼에서 이탈하게 한다. 또한, 칩의 폴리싱 과정에서, 기타 소자들과의 접합 과정에서, 또는 운송과정에서 발생하는 진동, 흔들림 등은 모두 범프의 이탈 또는 박리 현상을 일으킬 수 있다.
그러므로 작아진 범프의 전단 강도를 개선하고, 범프가 제품 생산 또는 운송 과정에서 더 안정적이 되도록 하는 것은 본 기술분야의 중요한 문제가 되고 있다.
그러므로 본 발명의 주요 목적은 범프와 집적회로 칩 사이의 접합 강도를 높이는 범프 구조물을 제공하여, 상기 문제를 해결하는데 있다.
본 발명은, 범프 본체 및 복수의 보강 유닛을 포함하고, 상기 범프 본체는 제1 방향을 따라 연신되고, 상기 범프 본체에서 상기 제1 방향에 수직되는 제2 방향의 양 측에 각각 측표면을 가지며, 상기 보강 유닛은 측표면에 형성된, 범프 구조물을 제공한다.
도 1은 범프 구조물에 외부 힘이 작용할 때, 범프와 집적회로 칩의 접합면에 박리 현상이 일어나는 설명도이다.
도 2는 본 발명 일 실시예의 범프 구조물 사시도이다.
도 3은 본 발명 일 실시예의 보강 유닛의 절단면 크기와 범프 구조물의 전단 강도 관계 설명도이다.
도 4는 본 발명 실시예의 범프 구조물 사시도이다.
도 5는 본 발명 실시예의 다른 범프 구조물 사시도이다.
도 6은 본 발명 실시예의 다른 범프 구조물 사시도이다.
도 7은 본 발명 실시예의 다른 범프 구조물 사시도이다.
도 8은 본 발명 실시예의 다른 범프 구조물 사시도이다.
도 9는 본 발명 실시예의 다른 범프 구조물 사시도이다.
도 10은 본 발명 실시예의 다른 범프 구조물 사시도이다.
도 11은 종래의 범프 구조물과 본 발명 실시예의 범프 구조물 비교 설명도이다.
도 12는 본 발명 실시예가 집적회로에 응용된 사시도이다.
도 2를 참조하면, 도 2는 본 발명 실시예의 범프 구조물(20)의 사시도이고, 상기 범프 구조물(20)은 일반적으로 집적회로(integrated circuit, IC) 칩에 접합된다. 범프 구조물(20)은 범프 본체(202) 및 복수의 보강 유닛(204)을 포함한다. 보강 유닛(204)은 범프 본체(202)의 측표면(202a)에 형성되고, 범프 구조물(20)의 전단 강도를 높인다. 도 2에서 도시한 바와 같이, 범프 구조물(20)은 평면도로 보는(즉, 칩 표면을 검사) 각도에서, 범프 본체(202)는 X축 방향을 따라 스트랩 형으로 연신되고, 복수의 범프 구조물(20)이 있으면, 각 범프 구조물(20)은 X축에 수직되는 방향인 Y축을 따라 배열된다. 상기 범프 본체(202)는 상기 Y축 방향으로 양측에서 각각 측표면(202a)를 가지고, 보강 유닛(204)은 측표면(202a)에 형성되며, 보강 유닛(204)은 상기 X축 방향과 Y축 방향이 구성하는 평면(이하 X-Y 평면이라 함)에서 절단면(A1)을 가진다.
도 3은 본 발명 실시예의 보강 유닛(204)의 절단면(A1) 크기와 범프 구조물(20) 전단 강도의 관계 설명도이다. 도 3에서 도시하는 바와 같이, 횡축은 그 어떤 보강 유닛도 가지고 있지 않은 범프 구조물 및 보강 유닛(204)의 절단면(A1)의 크기가 각각 1*1, 2*2, 3*3 μm2인 범프 구조물(20)이 전단력을 받을 때 측정한 실험결과이고, 종축은 범프 구조물이 저항할 수 있는 최대 전단력(단위: mg/μm2)이며, 본 측정 실험에서 상기 전단력은 상기 Y축 방향을 따라 상기 범프 구조물에 가해진다. 도 3에서 알 수 있는바, 범프 구조물은 같은 크기의 조건에서, 범프 구조물(20)의 보강 유닛(204)의 절단면 크기가 클수록 범프 구조물(20)의 전단 강도가 높아지고, 이는 범프 구조물(20)이 칩과 접합하는 강도가 높아짐을 의미한다. 뜻인즉, 범프 구조물이 그 어떤 보강 유닛도 구비하지 않을 때, 전단 강도가 제일 낮다. 본 발명 실시예의 범프 구조물(20)은 보강 유닛(204)을 설치하는 것을 통하여 범프 구조물(20)의 전단 강도를 효과적으로 높이고, 또한, 보강 유닛(204)의 크기가 클수록 상기 전단 강도를 높이고, 그 효과가 뚜렷하다.
그러나 크기가 비교적 큰 보강 유닛(204)을 설치하면 전단 강도를 높이는데 좋은 효과가 있을 수 있다고 하지만, 일반적으로 범프 구조물(20)은 Y축 방향을 따라 배열 설치되고, 인접한 범프 구조물(20)은 적당한 거리를 유지해야 하기 때문에, 보강 유닛(204)도 적당한 크기로 설계해야 한다. 예를 들면, 본 실시예에서, 범프 본체(202)는 Y축 방향에서 평균 폭 L1을 가지고, 종래의 범프 구조물의 폭은 일반적으로 약 12~14μm이고, 범프 크기가 작아지는 추세에 따라, 이젠 폭의 값이 약 10μm인 범프도 제작 가능하고, 또한 미래에는 범프의 폭이 더 작아질 수 있다. 상기 복수의 보강 유닛(204)은 Y축 방향에서 최소 폭 L2를 가지고, 최소 폭 L2는 적어도 평균 폭 L1의 2.5%이고, 비교적 바람직하게는 5%보다 크거나 같고, 더 바람직하게는 10%보다 크거나 같다. 또한, 범프 본체(202)는 X축 방향을 따라 스트랩 형으로 연신되고, 종래의 범프 구조물 길이는 약 40~120μm로 부등하게 형성되는바, X축 방향에서 단위 길이(SL1) 내에서 범프 구조물(20)에 대해 설명한다. 상기 단위 길이(SL1)가 포함하는 범위 내에서, 범프 본체(202)는 X축 방향에서의 길이가 바로 상기 단위 길이(SL1)이고, 상기 범프 본체(202)의 측표면(202a)은 X-Y평면에서 측변 길이(SL2)를 가지며, 상기 측표면(202a)에는 보강 유닛(204)이 구비되어 있고, 이로써 측변 길이(SL2)는 상기 단위 길이(SL1) 보다 크며, 측변 길이(SL2)는 적어도 단위 길이(SL1)의 110%이고, 비교적 바람직하게는 140%보다 크거나 같고, 더 바람직하게는 170%보다 크거나 같다. 또한, 동일하게 단위 길이(SL1)가 포함하는 범위 내에서, X-Y평면에서 범프 구조물(20)의 각 보강 유닛(204)의 절단면(A1)은 보강 면적 총합(TA1)을 가지고, 범프 본체(202)의 절단면(A2)은 본체 면적(TA2)을 가지며, 보강 면적 총합(TA1)은 본체 면적(TA2)의 적어도 1%이고, 비교적 바람직하게는 2%보다 크거나 같고, 더 바람직하게는 4%보다 크거나 같다. 이렇게 되면, 본 발명 실시예의 범프 구조물(20)은 칩과의 접합면 접합력을 증가하고, 이로써 범프 구조물(20)의 전단 강도를 높이고, 동시에 인접한 범프 구조물(20) 사이 거리에 영향주는 것을 방지할 수 있다.
하지만, 상기 보강 유닛(204)의 크기는 전단 강도를 높이는데 영향을 줄 뿐만 아니라, 보강 유닛(204)의 밀집도도 범프 구조물(20)의 전단 강도를 높이는데 양의 상관관계를 가진다. 다시 말하면, 범프 본체(202)의 측표면(202a) 상에 설치된 보강 유닛(204) 수가 많을수록 범프 구조물(20)의 전단 강도가 높아지는 폭이 뚜렷해진다. 일반적으로, 단위 길이(SL1)이 20μm를 예를 들면, 본 발명 실시예에서, 상기 단위 길이(SL1)(20μm)가 포함하는 범위 내에서, 범프 본체(202)의 측표면(202a)에 적어도 2개의 보강 유닛(204)이 구비되고, 비교적 바람직하게는 4개 이상의 보강 유닛(204)이 구비되고, 더 바람직하게는 8개 이상의 보강 유닛(204)이 구비된다면, 범프 구조물(20)의 전단 강도를 크게 증가시킬 수 있다. 그 중, 도 4에서 도시하는 바와 같이, 보강 유닛(204)의 수가 증가할 때(즉 밀집도가 높아질 때), 범프 본체(202)의 측표면(202a)은 톱니바퀴 형상에 가까운 구조로 된다.
본 발명의 다른 실시예에서, 보강 유닛(204)은 범프 본체(202)에서 설치된 위치, 형상, 크기 및 밀집도가 다를 수 있다. 도 5 내지 도 10을 참조하면, 도 5 내지 도 10은 각각 본 발명 실시예의 범프 구조물(50~100)의 사시도이다. 도 5, 도 6에서 도시한 바와 같이, 범프 본체(502, 602)의 두개 측표면에 형성된 복수의 보강 유닛(504, 604)은 위치가 대응되도록 설치될 수 있다. 특징은, 도 5에서 도시한 바와 같이 복수의 보강 유닛(504)은 서로 같은 형상과 크기를 가지는 것으로 두개 측표면에 형성된 복수의 보강 유닛(504)은 서로 대칭되게 할 수도 있지만, 도 6에서 도시한 바와 같이 보강 유닛(604)은 서로 다른 형상과 크기를 가질 수 있다.
도 7에서 도시한 바와 같이, 범프 본체(702)의 일 측표면(702a)에 형성된 복수의 보강 유닛(704)은 X축 방향에서 등거리로 설치되므로, 범프 구조물(70)은 등거리 보강 유닛(704)의 구조를 가질 수 있다. 하지만, 상기 범프 본체(702)의 타 측표면(702a')에 형성된 복수의 보강 유닛(704')은 X축 방향에서 부등거리로 설치되므로, 범프 구조물(70)은 부등거리 보강 유닛(704')의 구조를 가질 수 있고, 이로써 범프 구조물(70)의 다른 위치에 따라 수용 가능한 전단력을 예측하고 보강 유닛의 설치방식을 설계할 수 있다.
도 8 내지 도 10에서 도시하는 바와 같이, 범프 본체(802, 902, 1002)의 두개 측표면(802a, 802a', 902a, 902a', 1002a, 1002a')에 형성된 복수의 보강 유닛(804, 904, 1004)은 X축 방향에서 어긋 배열되어 설치될 수 있다.
도 8이 도시하는 실시예에서, 범프 본체(802)의 일 측표면(802a)에, X축 방향에서 특정 위치에 보강 유닛(804)이 설치되지 않으면, 타 측표면(802a')의 X축 방향에서 같은 위치에 보강 유닛(804)이 설치될 수 있다.
도 9가 도시하는 실시예에서, 범프 본체(902)의 일 측표면(902a)에 X축 방향에서 특정 위치에 보강 유닛(904)이 설치되면, 타 측표면(902a')의 X축 방향에서 같은 위치에 보강 유닛이 설치되지 않을 수 있다.
도 10이 도시하는 실시예에서, 범프 본체(1002)의 양 측표면(1002a, 1002a')에 보강 유닛(1004)이 어긋 배열되어 설치되고, 도 5, 도 6에서 도시하는 것처럼 위치 대응하게 설치되지 않으면, 그 중 일 측표면(1002a)의 보강 유닛(1004)은 여전히 타 측표면(1002a')의 보강 유닛(1004)와 Y축 방향에서 겹치게 된다.
그 외, Y축 방향에서 두개 인접한 범프 구조물이 있을 경우, 상기 두개 범프 구조물에서 서로 대향하는 두개의 측표면에 모두 보강 유닛이 구비되면, 상기 두개 측표면의 보강 유닛도 위치 어긋나게 배열 설치될 수 있다. 이로써 보강 유닛이 인접한 범프 구조물 사이 거리에 영향주는 것을 방지할 수 있다.
주의해야 할 것은, 본 발명의 기타 실시예들의 범프 구조물에서, 범프 본체의 동일 측표면의 보강 유닛의 형상, 크기는 모두 같을 필요가 없다. 또한, 범프 본체의 두개 측표면에서, 그 중 하나의 측표면에만 보강 유닛을 설치할 수 있다. 쉽게 말하면, 상기 범프 구조물의 보강 유닛의 설치 위치, 형상, 크기 및 밀집도는 모두 수요에 따라 조절할 수 있고, 특정 위치 또는 형상으로 한정하지 않아도 모두 본 발명의 범주에 속해야 한다.
다른 방면으로, 전술한 본 발명 각 실시예의 범프 구조물은 금, 주석, 흑연 등 재질로 제조될 수 있다. 또한 범프 구조물의 보강 유닛은 제조 과정에서 금속 도금 프로세스(plating process)로 범프 본체를 형성할 때 같이 형성될 수 있고, 또는, 먼저 범프 본체 예비 구조물 형성 후, 다시 에칭하는 방법으로 범프 본체 예비 구조물의 부분 구조를 제거하는 방법으로 상기 실시예들의 범프 본제와 보강 유닛 등을 형성할 수 있다.
도 11을 참조하면, 종래의 범프 구조물(A)과 본 발명 실시예의 범프 구조물(B)을 비교한 비교도이다. 전술한 바와 같이, 범프 구조물(B)의 보강 유닛은 톱니바퀴 형상에 가까운 윤곽을 형성하고, 범프 구조물과 칩 사이 접합면의 접합력을 강화할 수 있으며, 이로써 범프 구조물의 전단 강도를 높인다. 도 11에서 도시하는 바와 같이, 종래의 범프 구조물(A) 및 범프 구조물(B)의 길이와 폭은 모두 100μm*13μm이다. 하지만 범프 구조물(B)이 톱니바퀴 형상에 근접한 윤곽을 가지고 있기 때문에, 같은 범프 구조물의 길이와 폭을 가진 조건에서, 종래의 범프 구조물(A)의 범프 절단면 면적은 1300μm2이고, 본 발명 실시예의 범프 구조물(B)의 범프 절단면 면적은 비교적 작은 1200μm2이며, 이로써 범프 구조물(A)과 범프 구조물(B)이 금 등 비싼 귀금속으로 제작될 경우, 본 발명은 원가를 절감하는데 탁월한 효과를 가지게 된다.
서로 다른 수요에 따라, 동일한 칩에서 서로 다른 위치에 서로 다른 범프 구조물의 범프를 사용할 수 있는바, 도 12는 발명의 실시예가 칩에 응용되는 사시도이다. 칩은 복수의 범프(I, O)를 포함하고, 그 중, 비-스트랩형 범프(I)는 비교적 높은 전류를 견뎌야 하므로 칩의 입력단으로 사용할 수 있다. 상대적으로, 스트랩형의 범프(O)는 칩의 출력단으로 사용할 수 있다. 스트랩형의 범프(O)의 범프 구조물은 가늘고 긴 구조이고, 외부 힘의 영향을 받고 박리되기 쉬우며, 그러므로 도 12에서 도시하는 범프(O)는 모두 본 발명 실시예의 범프 구조물을 사용하여 범프의 전단 강도를 높이도록 하고, 비-스트랩형 범프(I)는 종래의 범프 구조물만 사용하는 것을 유지하거나 본 발명 실시예의 범프 구조물과 같이 사용할 수 있다. 또는 기타 응용에서, 특정 부위의 범프에 대해 보강할 수 있다. 예를 들면, 도 12에서 도시하는 범프(O1)의 모서리쪽에 위치하기 때문에 생산 또는 운송 등 과정에서 외력으로부터 오는 전단력을 쉽게 받아, 상기 범프(O1)가 외력을 받아 박리, 이탈하는 가능성이 높아지게 되는바, 특별히 상기 범프(O1)만 본 발명 실시예의 범프 구조물을 사용할 수 있고, 또는, 전술한 다수개의 범프(O)를 사용하는 동시에 본 발명 실시예의 범프 구조물을 사용할 수도 있으며, 특별히 상기 범프(O1)가 설치한 보강 유닛의 크기 또는 밀집도를 특별히 증가할 수도 있고, 이로써, 본 발명 실시예를 응용하는 것으로 범프가 이탈되거나 박리되는 것을 방지할 수 있다.
이 외, 본 발명 실시예의 보강 유닛은 범프 구조물과 소자들이 결합할 때, 전도성 콜로이드의 유동성을 완화시켜 접합(Bonding) 품질을 향상시킬 수 있다. 구체적으로, 칩 상의 범프와 회로판의 리드가 압착 방식으로 접합할 경우, 접합 과정에서 이방성 전도 필름(Anisotropic Conductive Film, ACF) 중의 전도 입자를 통해 완성되면, 본 발명 실시예의 범프 구조물의 윤곽은 톱니바퀴 형상에 가깝기 때문에, 칩에 압착할 때 이방성 전도 필름 콜로이드는 접합면에서 이동하는 과정이고, 본 발명 실시예의 범프 구조물의 보강 유닛의 저항으로 완화되고, 따라서, 이방성 전도 필름이 범프 구조물과 소자들과 결합의 접합면을 경과할 때, 본 발명 실시예의 범프 구조물은 저항층을 형성하여 전도성 콜로이드의 유동성을 완화시키고, 범프 또는 리드가 이방성 전도 필름 입자를 포착하는 기회가 높아지고, 접합 품질을 효과적으로 높일 수 있다.
상기 내용을 종합하면, 본 발명 실시예는 보강 유닛을 이용하여 범프 구조물의 전단 강도를 높이고, 범프가 ?R이퍼 절단, 웨이퍼 칩 프로빙, 접합 과정 중 웨이퍼 뒤집기, 제조 후기 클리닝, 운송 등 과정에서 범프가 이탈 또는 박리되는 것을 방지할 수 있다. 또한, 본 발명 실시예의 범프 구조물의 제작은 범프 재료 원가를 절약할 수 있다. 그 외, 본 발명 실시예의 보강 유닛은 범프 구조물의 윤곽이 톱니바퀴 형상에 가깝도록 하여, 접합 과정에서 전도성 콜로이드 유동성을 완화시키고, 접합 품질을 향상시킨다. 그러므로 보강 후의 범프 구조물은 칩의 제조 과정에서 또는 운송 과정에서 범프가 박리되는 가능성을 낮출 수 있고, 동시에 범프의 재료 원가를 절감할 수 있으며, 접합 품질을 높일 수 있는 많은 효과를 이루게 된다.
상기 내용은 본 발명의 바람직한 실시예일 뿐, 본 발명을 한정하는 것이 아니고, 본 발명의 통상의 기술자들은 본 발명에 대해 여러가지 변경 또는 변화를 할 수 있다. 본 발명의 사상과 원칙 범위 내에서 진행한 그 어떤 수정, 동등 치환, 개선 등은 모두 본 발명의 보호 범위 내에 있어야 한다.
20, 50, 60, 70, 80, 90, 100, A, B - 범프 구조물
202, 502, 602, 702, 802, 902, 1002 - 범프 본체
202a, 702a, 702a', 802a, 802a', 902a, 902a', 1002a, 1002a' - 측표면
204, 504, 604, 704, 704', 804, 904, 1004 - 보강 유닛
A1, A2 - 절단면; GB - 범프; I, O, O1 - 범프;
L1 - 평균 폭; L2 - 최소 폭; SL1 - 단위 길이; SL2 - 측변 길이;
S - 측방향 외부 힘 작용;
TA1 - 보강 면적 총합; TA2 - 본체 면적;
X, Y - 좌표축

Claims (13)

  1. 제1 방향을 따라 연신되는 범프 본체 및 복수의 보강 유닛을 포함하고,
    상기 범프 본체는, 상기 제1 방향에 수직되는 제2 방향에서, 양측에 범프 본체의 측표면이 구비되고,
    상기 복수의 보강 유닛은 상기 범프 본체의 측표면에 형성되는,
    범프 구조물.
  2. 제1항에 있어서,
    상기 범프 본체는 상기 제2 방향에서 평균 폭을 가지고, 상기 복수의 보강 유닛은 상기 제2 방향에서 최소 폭을 가지고, 상기 최소 폭은 적어도 상기 평균 폭의 2.5%인,
    범프 구조물.
  3. 제1항에 있어서,
    상기 제1 방향에서, 단위 길이에 포함된 범위 내에서, 상기 범프 본체는 제1 방향의 길이는 상기 단위 길이이고, 상기 범프 본체의 측표면은 측변 길이를 가지고, 상기 측변 길이는 적어도 상기 단위 길이의 110%인,
    범프 구조물.
  4. 제1항에 있어서,
    상기 제1 방향에서, 단위 길이에 포함된 범위 내에서, 상기 제1 방향과 상기 제2 방향이 구성한 평면에서, 상기 복수의 보강 유닛 각각의 절단면은 보강 면적 총합을 가지고, 상기 범프 본체의 절단면은 본체 면적을 가지며, 상기 보강 면적은 상기 본체 면적의 적어도 1%인,
    범프 구조물.
  5. 제1항에 있어서,
    상기 제1 방향에서, 20μm에 포함된 범위 내에서, 상기 범프 본체의 측표면은 적어도 2개의 보강 유닛이 구비되는,
    범프 구조물.
  6. 제1항에 있어서,
    상기 범프 본체의 측표면 중 동일 측에 있는 상기 복수의 보강 유닛은 모양과 크기가 같은,
    범프 구조물.
  7. 제1항에 있어서,
    상기 복수의 보강 유닛은 각각 범프 본체의 두개의 측표면에 형성된,
    범프 구조물.
  8. 제7항에 있어서,
    상기 범프 본체의 두개의 측표면에 형성된 상기 복수의 보강 유닛의 모양과 크기가 같은,
    범프 구조물.
  9. 제7항에 있어서,
    상기 범프 본체의 두개의 측표면에 형성된 상기 복수의 보강 유닛은 위치 대응되게 설치된,
    범프 구조물.
  10. 제7항에 있어서,
    상기 범프 본체의 두개의 측표면에 형성된 상기 보강 유닛은 위치 어긋나게 설치된,
    범프 구조물.
  11. 제1항에 있어서,
    상기 범프 본체의 측표면 중 동일 측에 형성된 상기 복수의 보강 유닛은 상기 제1 방향에서 등거리로 설치된,
    범프 구조물.
  12. 제1항에 있어서,
    상기 범프 본체의 측표면에서, 동일측에 설치된 상기 복수의 보강 유닛은 상기 제1 방향에서 부등거리로 설치된,
    범프 구조물.
  13. 제1항에 있어서,
    금, 주석, 또는 흑연 재질로 제조된,
    범프 구조물.
KR1020217001687A 2018-06-21 2019-06-21 범프 구조물 KR102544375B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862687817P 2018-06-21 2018-06-21
US62/687,817 2018-06-21
PCT/CN2019/092333 WO2019242752A1 (zh) 2018-06-21 2019-06-21 凸块结构

Publications (2)

Publication Number Publication Date
KR20210024560A true KR20210024560A (ko) 2021-03-05
KR102544375B1 KR102544375B1 (ko) 2023-06-15

Family

ID=68968520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217001687A KR102544375B1 (ko) 2018-06-21 2019-06-21 범프 구조물

Country Status (4)

Country Link
KR (1) KR102544375B1 (ko)
CN (1) CN110634828B (ko)
TW (1) TWI708333B (ko)
WO (1) WO2019242752A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324819A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Works Ltd Ｉｃ実装用基板及びその製造方法
JP2007180098A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 半導体装置及びその製造方法
US20080099916A1 (en) * 2006-10-26 2008-05-01 Taiwan Tft Lcd Association Bonding structure and method of fabricating the same
CN101335248A (zh) * 2007-06-29 2008-12-31 台湾薄膜电晶体液晶显示器产业协会 凸块结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998875A (en) * 1996-12-19 1999-12-07 Telefonaktiebolaget Lm Ericsson Flip-chip type connection with elastic contacts
SE516011C2 (sv) * 1996-12-19 2001-11-05 Ericsson Telefon Ab L M Tätpackade elektriska kontaktdon
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US7960214B2 (en) * 2005-09-22 2011-06-14 Chipmos Technologies Inc. Chip package
US7268077B2 (en) * 2005-12-02 2007-09-11 Intel Corporation Carbon nanotube reinforced metallic layer
WO2009001732A1 (ja) * 2007-06-22 2008-12-31 Denki Kagaku Kogyo Kabushiki Kaisha 半導体ウエハ研削方法とそれに用いる樹脂組成物及び保護シート
US8360303B2 (en) * 2010-07-22 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low stress joints using thermal compress bonding
US8853853B2 (en) * 2011-07-27 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures
CN102956601A (zh) * 2011-08-18 2013-03-06 颀邦科技股份有限公司 具有弹性凸块的基板结构及其制造方法
KR20140041975A (ko) * 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
TW201423935A (zh) * 2012-12-07 2014-06-16 Powertech Technology Inc 柱狀凸塊具有十字端面之半導體裝置
JP5960633B2 (ja) * 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US20150187719A1 (en) * 2013-12-30 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trace Design for Bump-on-Trace (BOT) Assembly
TWI599276B (zh) * 2015-06-26 2017-09-11 矽創電子股份有限公司 電子元件與製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324819A (ja) * 2001-04-24 2002-11-08 Matsushita Electric Works Ltd Ｉｃ実装用基板及びその製造方法
JP2007180098A (ja) * 2005-12-27 2007-07-12 Seiko Epson Corp 半導体装置及びその製造方法
US20080099916A1 (en) * 2006-10-26 2008-05-01 Taiwan Tft Lcd Association Bonding structure and method of fabricating the same
CN101335248A (zh) * 2007-06-29 2008-12-31 台湾薄膜电晶体液晶显示器产业协会 凸块结构

Also Published As

Publication number Publication date
CN110634828B (zh) 2021-11-16
CN110634828A (zh) 2019-12-31
TWI708333B (zh) 2020-10-21
TW202002193A (zh) 2020-01-01
WO2019242752A1 (zh) 2019-12-26
KR102544375B1 (ko) 2023-06-15

Similar Documents

Publication Publication Date Title
TWI609467B (zh) 封裝結構及成形封裝結構之方法
JP4568215B2 (ja) 回路装置および回路装置の製造方法
US8722529B2 (en) Double solid metal pad with reduced area
US9659851B2 (en) Method and apparatus for improving the reliability of a connection to a via in a substrate
US7821132B2 (en) Contact pad and method of forming a contact pad for an integrated circuit
EP2040289A2 (en) Packaging substrate structure and method for manufacturing the same
KR20010085725A (ko) 반도체 장치 및 그 제조 방법
TWI532134B (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
TWI643275B (zh) 電子結構製程
WO2014188760A1 (ja) モジュール
CN107680948B (zh) 半导体装置、显示面板总成、半导体结构
JPH0729934A (ja) バンプを持つ半導体構造
JP6324361B2 (ja) 電子素子及び製造方法
US20070128835A1 (en) Semiconductor package structure and method for separating package of wafer level package
KR20210024560A (ko) 범프 구조물
JP5849874B2 (ja) 半導体装置、基板の製造方法およびシステム
KR20220055759A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
TWI455254B (zh) 晶片接線結構
JP7116209B2 (ja) フレキシブル回路基板の配線構造
KR20110044532A (ko) 연성 회로 기판, 그 제조 방법 및 그를 포함한 반도체 패키지 및 그 제조 방법
US7553753B2 (en) Method of forming crack arrest features in embedded device build-up package and package thereof
Hsieh et al. Design and stress analysis for fine pitch flip chip packages with copper column interconnects
US20180082939A1 (en) Printed circuit board and method of fabricating an element
US20230345633A1 (en) Printed circuit board with embedded bump pads
CN103178051B (zh) 半导体元件堆叠结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant