KR20200125575A - 플라스마 처리 방법 및 플라스마 처리 장치 - Google Patents

플라스마 처리 방법 및 플라스마 처리 장치 Download PDF

Info

Publication number
KR20200125575A
KR20200125575A KR1020207004965A KR20207004965A KR20200125575A KR 20200125575 A KR20200125575 A KR 20200125575A KR 1020207004965 A KR1020207004965 A KR 1020207004965A KR 20207004965 A KR20207004965 A KR 20207004965A KR 20200125575 A KR20200125575 A KR 20200125575A
Authority
KR
South Korea
Prior art keywords
wafer
plasma
film
etching
layer
Prior art date
Application number
KR1020207004965A
Other languages
English (en)
Other versions
KR102386601B1 (ko
Inventor
가즈노리 시노다
히로토 오타케
히로유키 고바야시
고헤이 가와무라
마사루 이자와
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20200125575A publication Critical patent/KR20200125575A/ko
Application granted granted Critical
Publication of KR102386601B1 publication Critical patent/KR102386601B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/18—Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

에칭량의 균일성이 높고 처리의 수율이 향상된 플라스마 처리 방법 혹은 플라스마 처리 방법을 제공한다.
텅스텐막을 에칭하는 방법에 있어서, 표면의 적어도 일부에 텅스텐막을 갖는 기재에, 불소를 포함하는 유기성 가스의 플라스마를 공급해서 플루오로카본층을 퇴적시킴과 함께 당해 플루오로카본층과 텅스텐막 사이에, 텅스텐 및 불소를 포함하고 자기포화성을 가진 중간층을 형성하는 제1 공정과, 산소 가스의 플라스마를 이용해서 상기 플루오로카본층 및 상기 중간층을 제거하는 제2 공정을 갖는다.

Description

플라스마 처리 방법 및 플라스마 처리 장치
본 발명은 플라스마를 이용한 텅스텐막의 에칭 방법 및 에칭 장치에 관한 것이다.
스마트폰으로 대표되는 모바일 기기의 보급에 견인되어, 반도체 디바이스의 고집적화가 진행되고 있다. 기록용 반도체의 분야에서는, 메모리셀을 삼차원 방향으로 다단(多段) 적층하는 삼차원(3D) NAND 플래시 메모리가 양산되고 있고, 현재 메모리 적층수는 96층이다. 또한, 로직용 반도체 디바이스의 분야에서는, 회로의 구조로서, 삼차원 구조를 갖는 핀형 FET(Field Effect Transistor)이 주류로 되어 있다.
이와 같이, 소자 구조의 삼차원화와 가공 치수의 미세화가 진행됨에 따라서, 디바이스 제조 프로세스에서는, 등방성과, 원자층 레벨의 높은 가공 치수 제어성을 겸비한 에칭 기술의 필요성이 증가하고 있다. 이와 같은 등방적인 에칭 기술로서는, 종래부터 불화수소산과 불화암모늄의 혼합 수용액을 이용한 이산화실리콘의 에칭이나, 열인산을 이용한 질화실리콘의 에칭, 불화수소산과 질산의 혼합액을 이용한 텅스텐의 에칭 등의, 웨트 에칭 기술이 널리 이용되어 왔다. 그러나, 이와 같은 약액을 이용한 이들 종래의 웨트 에칭 기술에서는, 패턴의 미세화에 수반해서, 린스액의 표면 장력에 기인하는 패턴 도괴(倒壞)가 현재(顯在)화된다는 문제가 있었다.
예를 들면, 실리콘의 고어스펙트비 패턴을 이용한 경우에는, 패턴 간격을 좁게 해 갔을 때에, 린스액 건조 시의 표면 장력으로 도괴가 시작되는 패턴 간격의 한계값이, 어스펙트비의 2승에 비례해서 커진다고 보고되어 있다. 이 때문에, 약액을 이용하지 않고 각종 막을 등방적으로 에칭하는 프로세스 방법의 개발이 강하게 요구되고 있었다.
한편, 상기 반도체 디바이스의 회로에 이용되는 전극이나 배선의 재료로서 텅스텐이 널리 사용되고 있다. 이 때문에, 차세대의 반도체 디바이스를 제조하는 프로세스로서는, 등방성과 원자층 레벨의 높은 가공 치수 제어성, 높은 선택성을 겸비한 텅스텐의 에칭 기술이 요구되고 있다.
약액을 이용하지 않고 플라스마를 이용해서 등방적으로 텅스텐막을 에칭하는 종래의 기술로서는, 일본 특개2005-259839호 공보(특허문헌 1) 및 일본 특개평7-254606호 공보(특허문헌 2)에 기재된 것이 알려져 있었다.
특허문헌 1에서는, 텅스텐을 포함하는 도전성 재료를 이용한 W막을 형성한 후에 당해 W막 상에 지르코늄을 함유하는 재료로 구성된 Zr막을 형성하고, 불소를 포함하는 가스(SF6) 및 염소를 포함하는 가스를 이용해서 플라스마를 형성하고 Zr막을 마스크로 해서 W막을 반응성 이온 에칭에 의해 에칭하는 방법이 개시되어 있다. 또한, 특허문헌 2에는, 다결정 실리콘막 및 텅스텐막이 적층된 구조에 대해서 불소 등의 할로겐과 산소(O2)를 포함하는 가스를 공급해서 형성한 플라스마를 이용해서 에칭하는 기술이 개시되어 있다.
또한, NF3/O2의 플라스마를 이용해서 불소라디칼을 공급함에 의해, 텅스텐을 160㎚/분을 초과하는 에칭 속도로 등방적으로 에칭하는 방법이, 비특허문헌 1에 공개되어 있다.
일본 특개2005-259839호 공보 일본 특개평7-254606호 공보
Patrick Verdonck, Jacobus Swart, Guy Brasseur, and Pascal De Geyter, Journal of Electrochemical Society, vol.142, No.6, 1971(1995).
상기한 종래 기술에서는, 다음의 점에 대하여 고려가 불충분하였기 때문에 문제가 발생하고 있었다.
즉, 상기 종래의 기술에서는, 텅스텐을 포함하는 막의 위쪽에 마스크로서의 하나의 막층이 배치된 구조(막구조)에 있어서 에칭하는 기술을 개시하고 있지만, FET 등의 텅스텐을 포함하는 막층과 마스크 혹은 절연막이 번갈아 복수 층 적층된 소위 3차원의 구조에 있어서 텅스텐을 포함하는 막층을 횡방향으로 에칭하는 처리의 조건에 대해서는 고려되어 있지 않았다. 특히, 절연막을 사이에 두고 상하로 배치된 텅스텐을 포함하는 막층을 횡방향(수평 방향)으로 에칭할 때에는, 상하의 텅스텐을 포함하는 막층 각각에 에칭의 속도가 서로 다르게 되어 버려서 처리의 결과로서의 가공 후의 막층의 치수에는 상하 방향의 불균일이 발생해 버리는 것에 대해서는 고려되어 있지 않았다. 이 때문에, 종래의 기술에서는, 막구조에 형성되는 패턴의 상하(깊이) 방향에 대하여, 처리 대상인 막층의 에칭량에 큰 분포가 발생해 버려서 디바이스의 처리의 수율이 손상되어 버린다는 문제가 있었다.
또한, 종래의 기술은, 텅스텐막의 에칭이, 예를 들면 160㎚/분을 초과하는 에칭 속도로 연속적으로 진행되는 것이다. 이와 같은 고속의 에칭 처리에 있어서는 에칭의 양의 조절은, 에칭 처리의 개시 후의 시간을 검지하고 이것을 조절함으로써 행해진다. 이와 같은 처리의 시간에 따른 에칭하는 양의 조절에서는, 매우 미세한 양의 에칭, 예를 들면 에칭하는 깊이(폭)가 원자층 레벨의 에칭을 높은 정밀도로 조절하는 것은 곤란하기 때문에, 처리의 정밀도와 수율이 손상되어 버릴 우려가 있었다.
이와 같이, 종래의 연속적인 플라스마 에칭 기술에서는, 에칭량은 라디칼의 분포를 반영해서 불균일하게 되고, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 에칭량의 균일성이 낮고, 또한 에칭량을 플라스마 처리 시간으로 제어해야만 한다. 이 때문에 종래의 연속적인 플라스마 에칭 기술은, 원자층 레벨의 높은 치수제어성이 요구되는 차세대 이후의 디바이스 제조 공정에 있어서는, 그 적용이 제한될 것으로 생각된다.
본 발명의 목적은, 에칭량의 균일성이 높고 처리의 수율이 향상된 플라스마 처리 방법 혹은 플라스마 처리 방법을 제공하는 것에 있다. 본 발명의 상기한 목적과 신규의 특징은, 본 명세서의 기술 및 첨부 도면으로부터 명백해질 것이다.
상기 목적을 달성하기 위하여, 예를 들면 특허 청구범위에 기재된 구성과 처리 수순을 채용한다.
본원은 상기 과제를 해결하는 수단을 복수 포함하고 있지만, 예를 들면, 텅스텐막을 에칭하는 플라스마 처리 방법에 있어서, 처리실 내에 처리 대상인 웨이퍼를 배치하고, 상기 처리실 내에 불소를 포함하는 유기성 가스의 플라스마를 공급하여, 상기 웨이퍼 상면에 미리 형성된 텅스텐을 포함하는 처리 대상인 막층의 상면에 플루오로카본층을 퇴적시킴과 함께, 당해 플루오로카본층과 상기 처리 대상인 막층 사이에 상기 처리 대상인 막층의 텅스텐 및 불소를 포함하고 자기포화성을 가진 중간층을 형성하는 제1 처리 공정과, 산소를 포함하는 가스를 이용해서 상기 처리실 내에 형성된 플라스마 중의 입자를 상기 처리 대상인 막층의 상면에 공급해서 상기 플루오로카본층 및 상기 중간층을 제거하는 제2 공정을 갖는 것을 특징으로 한다.
본원에 있어서 개시되는 발명 중, 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 이하와 같다. 본 발명에 따르면, 텅스텐막을, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 높은 균일성, 및 원자층 레벨의 높은 가공 치수 제어성으로 에칭 가공하는, 등방성 원자층 에칭 기술을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도.
도 2는 본 발명의 실시예에 따른 플라스마 처리 장치가 실시하는 웨이퍼 상에 미리 형성된 텅스텐을 포함하는 막의 에칭 처리의 흐름의 개략을 나타내는 플로우차트.
도 3은 도 1에 나타내는 실시예에 따른 웨이퍼의 처리 중의 처리의 조건에 포함되는 복수의 파라미터의 시간의 경과에 수반하는 변화를 나타내는 타임차트.
도 4는 도 3에 나타내는 실시예에 따른 웨이퍼의 처리 중에 있어서의 텅스텐을 포함하는 막을 포함하는 막구조의 변화의 개략을 모식적으로 나타내는 도면.
도 5는 도 1에 나타내는 본 실시예에 따른 플라스마 처리 장치가 실시한 에칭 처리에 있어서 사이클수와 에칭의 양의 관계를 나타내는 그래프.
도 6은 도 1에 나타내는 실시예에 따른 플라스마 처리 장치가 실시하는 에칭 처리의 변형예의 처리의 흐름의 개략을 나타내는 플로우차트.
도 7은 도 6에 나타내는 변형예에 따른 웨이퍼의 처리 중의 처리의 조건에 포함되는 복수의 파라미터의 시간의 경과에 수반하는 변화를 나타내는 타임차트.
도 8은 도 1에 나타내는 실시예 및 도 6에 나타내는 변형예에 따른 웨이퍼의 처리 중에 있어서의 텅스텐을 포함하는 막을 포함하는 막구조의 변화의 개략을 모식적으로 나타내는 종단면도.
도 9는 처리 대상인 반도체 웨이퍼 등의 기판 상의 시료 상에 형성되고 복수의 막층이 상하로 인접해서 적층된 소정의 막구조에 종래의 기술에 의한 플라스마 에칭을 실시한 경우의 당해 막구조의 변화를 모식적으로 나타내는 종단면도.
도 10은 도 6에 나타내는 실시예에 따른 웨이퍼의 처리 중에 있어서의 플루오로카본층을 형성시키는 처리의 시간의 길이에 대한 1사이클당 에칭량의 변화를 나타내는 그래프.
반도체 디바이스 예를 들면 차세대 3D-NAND 플래시 메모리를 제조하는 공정에 있어서 게이트 전극을 형성하는 처리에서는, 고어스펙트비의 미세한 폭의 홈 내부에 메워 넣어진 텅스텐을 횡방향(홈의 상하 깊이 방향에 대한 수평의 방향)으로 에칭해서 전기적으로 분리하는 공정에 있어서, 텅스텐막을 등방적이며 또한 원자층 레벨의 높은 정밀도로 에칭하는 기술이 요구될 것으로 생각된다. 그래서 발명자 등은, 일례로서, 도 9에 나타내는 바와 같은 구조체를 대상으로 종래의 기술에 의한 플라스마를 이용한 에칭을 행하는 경우에 대하여 검토했다.
도 9는, 처리 대상인 반도체 웨이퍼 등의 기판 상의 시료 상에 형성되고 복수의 막층이 상하로 인접해서 적층된 소정의 막구조에 종래의 기술에 의한 플라스마 에칭을 실시한 경우의 당해 막구조의 변화를 모식적으로 나타내는 종단면도이다. 본 도면의 (a) 내지 (c)는 처리가 실시되어 변화하는 막구조의 형상의 3단계의 상태를 나타내고 있다.
도 9의 (a)는, 하지(下地)막(910) 상의 다결정 실리콘막(901)에 형성된 홈 내부에, 당해 홈 내부의 양측의 측벽면의 각각을 따라 처리 대상인 텅스텐막(902)과 절연막으로서의 이산화실리콘막(903)이 번갈아 경계를 접해서 상하 방향으로 적층된 적층막끼리의 사이에 높은 어스펙트비의 홈(911)이 형성된 막구조로서, 플라스마를 이용한 에칭 처리가 개시되어 있지 않은 상태의 막구조를 나타내는 도면이다. 도 9의 (b)는, 도 9의 (a)의 막구조의 텅스텐막(902)을 에칭하기 위하여 불소를 함유하는 가스를 이용해서 플라스마를 형성하고 당해 플라스마 중의 불소를 포함하는 반응종(904)을 막구조의 홈(911) 내에 공급해서 텅스텐막(902) 표면과 반응시켜서, 생성된 텅스텐을 포함하는 반응 생성물(905)이 위쪽에서 제거되어 텅스텐막(902)의 에칭이 진행된 상태를 나타내는 도면이다. 도 9의 (c)는, 텅스텐막(902)의 상기 플라스마를 이용한 에칭이 정지된 상태를 나타내는 도면이다. 또, 본 예에서는 다결정 실리콘막(901)은 이산화실리콘으로 구성된 하지막(910)의 위에 미리 형성되고, 그 표면은 이산화실리콘막에 의해 피복되어 있다.
발명자들의 검토에서는, 도 9의 (b)에 나타내는 바와 같이, 텅스텐막(902)과 이산화실리콘막(903)이 번갈아 적층된 적층막이 양측의 측벽을 구성하는 높은 어스펙트비의 홈(911) 내측에 있어서, 텅스텐막(902)만을 횡방향으로 에칭한 결과, 유기 가스 등의 데포지션성을 갖는 가스 케미스트리를 이용하고 있지 않기 때문에, 텅스텐막(902)의 표면에 불휘발성의 데포지션막이 생성되지 않고, 휘발성을 가진 반응 생성물(905)의 연속적인 탈리에 의해, 에칭이 연속적으로 진행된 것이 확인되었다. 한편, 시료 위쪽에 형성된 플라스마로부터 공급된 반응종(904)은 홈(911)의 위쪽으로부터 그 내측에 진입하고 홈(911) 상단의 개구부 부근의 적층막을 구성하는 텅스텐막(902)에 소비되어 홈(911) 하부의 영역의 텅스텐막(902)까지 도달하는 양은 적어진다. 이 때문에, 에칭량의 분포가 홈(911) 또는 적층막의 상하 방향에 대하여 불균일하게 되어 버리고, 나아가서는 에칭량이 상부의 개구부 부근에서 커지고 하부에서는 작아져 버린다. 이 결과, 종래의 기술에 의한 텅스텐막(902)과 이산화실리콘막(903)의 적층막의 에칭에서는, 적층막에 형성된 홈이나 구멍의 깊이 방향으로 에칭량의 불균일한 분포가 발생해 버려서 시료의 처리 또는 반도체 디바이스의 제조의 수율이 저하해 버릴 우려가 있었다.
또한, 종래의 기술에 의한 텅스텐막의 등방성 에칭에서는, 예를 들면 160㎚/분을 초과하는 큰 에칭 속도로 연속적으로 진행된다. 이로부터, 에칭량의 조절은 처리의 개시로부터의 시간에 의거해서 행해진다고 하면, 원자층 레벨의 에칭량을 실현할 정도로 플라스마에 의한 에칭의 개시, 정지를 제어하는 것은 실질적으로 곤란해져 버린다.
이와 같이, 종래의 플라스마를 이용한 에칭 기술에서는, 에칭량은 라디칼의 분포를 반영해서 불균일하게 되고, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 에칭량의 균일성이 낮고, 또한 에칭량을 플라스마 처리 시간으로 제어해야만 한다. 이 때문에 종래의 연속적인 플라스마 에칭 기술은, 원자층 레벨의 높은 치수제어성이 요구되는 차세대 이후의 디바이스 제조 공정에 있어서는, 그 적용이 제한될 것으로 생각된다.
발명자 등은, 각종 가스의 플라스마를 이용해서 텅스텐막의 에칭을 시도했다. 그 결과, (1) 텅스텐막에 불소를 함유하는 유기성 가스의 플라스마를 공급함에 의해서 그 표면에 플루오로카본층이 형성될 때에, 텅스텐막의 표면에는 불소나 텅스텐, 탄소 등이 혼성된 중간층이 형성되는 것, (2) 당해 중간층의 생성량이 자기포화성을 갖는 것, (3) 당해 중간층의 층두께는 온도 컨트롤에 의해 조정 가능한 것, (4) 당해 플루오로카본층과 당해 중간층은 산소를 포함하는 플라스마에 의해 제거되는 것을 알아냈다. 본 발명은 이 새로운 지견에 의거해서 생긴 것이다. 구체적으로는, 불소를 함유하는 유기 가스의 플라스마를 형성하고 에칭 처리 대상인 텅스텐막의 표면에 플라스마로부터의 반응성을 가진 입자를 공급해서 당해 텅스텐막의 표면에 플루오로카본층 및 중간층을 형성하는 공정과, 다음으로 당해 플루오로카본층 및 중간층을 산소를 함유하는 가스를 이용한 플라스마에 의해서 제거하는 공정을 실시한다. 이들 공정을 한 그룹의 사이클로서 복수 회 반복함에 의해 원하는 양의 텅스텐막의 에칭을 실현한다.
상기한 구성에 의해서, 중간층의 형성 공정 및 제거 공정이 자기포화성을 가지므로, 웨이퍼의 면내 방향 및 홈 혹은 구멍 등의 막구조의 패턴의 깊이 방향에 대한 에칭량의 불균일이 억제된다. 또한, 1회의 사이클에서 제거되는 텅스텐의 막의 두께는 높은 정밀도로 조절할 수 있고, 사이클을 반복해서 얻어지는 에칭의 양은 반복하는 사이클의 횟수에 의해서 조절할 수 있기 때문에, 적층된 텅스텐막을 수평 방향으로 에칭해서 형성하는 회로의 치수의 정밀도를 향상시킬 수 있다.
또, 이하의 실시예에서는, 각 공정이 자기포화성을 갖는 반응층의 형성 공정과 제거 공정을 포함하는 한 그룹의 공정을 반복해서 행하는 에칭 처리를 원자층 에칭이라 호칭한다. 본 실시예에 있어서, 「원자층」 에칭은 1사이클당의 에칭량이 대상의 막을 구성하는 물질의 단일의 원자로 구성되는 층의 두께와 동등하다는 협의(狹義)의 원자층 에칭으로 한정되지 않는다. 가령 1사이클당의 에칭의 양이 나노미터 또는 이 이상의 오더여도, 각 공정이 처리의 시간 등에 대해서 자기 포화적, 즉 Self-limiting의 경향을 갖는 것에 대해서 당해 처리를 원자층 에칭으로서 호칭할 수 있다. 또, 「디지털 에칭」, 「Self-limiting성 사이클 에칭」, 「원자 레벨 에칭」, 「레이어 바이 레이어 에칭」 등의 호칭도 동등한 처리에 대해서 이용할 수 있다.
이하, 본 발명에 대하여, 도면을 이용해서 실시예를 설명한다.
(실시예 1)
본 발명의 실시예에 대하여, 도 1 내지 도 5를 이용해서 이하에 설명한다. 본 실시예는, CHF3 가스를 이용해서 형성한 플라스마에 의해 처리 대상인 텅스텐막의 표면에 플루오로카본층과 중간층을 형성하는 공정을 실시한 후, O2 가스를 이용한 플라스마에 의해 이들 플루오로카본층과 중간층을 제거하는 공정을 실시함으로써, 실리콘 등의 반도체 웨이퍼 상에 미리 형성된 처리 대상인 텅스텐막을 등방적으로 원자층 에칭하는 것을 설명한다.
또한, 본 실시예에서는, 플루오로카본층과 중간층을 형성하는 공정 및 제거하는 공정의 어느 것의 사이에서도 웨이퍼의 온도는 일정 또는 그렇다고 간주할 수 있을 정도로 근사한 값으로 되도록 조절되며, 특히 이들 공정의 진행을 촉진 또는 실현하기 위하여 웨이퍼 혹은 플루오로카본층 및 중간층을 가열하는 구성을 구비하고 있지 않다. 이 때문에, 당해 처리의 1사이클당의 시간을 짧게 할 수 있고, 웨이퍼의 처리의 스루풋을 높게 할 수 있다.
도 1은, 본 발명의 실시예에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
처리실(1)은 베이스 챔버(11)에 의해 구성되고, 그 중에는 피처리 시료인 웨이퍼(2)(이하 웨이퍼(2)로 기재함)를 재치(載置)하기 위한 웨이퍼 스테이지(4)(이하, 스테이지(4)로 기재함)가 설치되어 있다. 플라스마원에는 ICP(Inductively Coupled Plasma : 유도 결합 플라스마) 방전 방식을 이용하고 있고, 처리실(1)의 위쪽에는, 석영 챔버(12)와 ICP 코일(34) 및 고주파 전원(20)을 구비한 플라스마원이 설치되어 있다. 여기에서, ICP 코일(34)은, 석영 챔버(12)의 외측에 설치되어 있다.
ICP 코일(34)에는 플라스마 생성을 위한 고주파 전원(20)이 정합기(22)를 통해서 접속되어 있다. 고주파 전력의 주파수는 13.56MHz 등의, 수십 MHz의 주파수대를 이용하는 것으로 한다. 석영 챔버(12)의 상부에는 천판(天板)(6)이 설치되어 있다. 천판(6)에는 샤워플레이트(5)가 설치되어 있고, 그 하부에는 가스 분산판(17)이 설치되어 있다. 처리 가스는 가스 분산판(17)의 외주(外周)로부터 처리실(1) 내에 도입된다.
처리 가스는, 매스 플로 컨트롤러 제어부(51) 내에 배치되고 가스종마다 설치된 매스 플로 컨트롤러(50)에 의해서 공급하는 유량이 조정된다. 도 1에서는, 적어도 Ar, O2, CHF3, C4F8가 처리 가스로서 처리실(1)에 공급되며, 이들 가스의 종류 각각에 대응해서 매스 플로 컨트롤러(50-1, 50-2, 50-3, 50-4, 50-5)가 구비되어 있다. 또한, 공급되는 가스는 이들로 한정되지 않는다. 또, 매스 플로 컨트롤러 제어부(51)에는, 후술한 바와 같이 웨이퍼(2) 이면(裏面)과 이것이 재치되는 스테이지(4)의 유전체막 상면 사이에 공급되는 He 가스의 유량을 조절하는 매스 플로 컨트롤러(50-6)도 포함해서 배치되어 있다.
처리실(1)의 하부는 처리실을 감압하기 위하여, 진공 배기 배관(16)에 의해서, 배기 수단(15)에 접속되어 있다. 배기 수단(15)은, 예를 들면, 터보 분자 펌프나 메커니컬 부스터 펌프나 드라이 펌프로 구성되는 것으로 한다. 또한, 배기 수단(15)의 동작에 의해 처리실(1) 내로부터 배출되는 내부의 가스나 플라스마(10)의 입자의 유량을 진공 배기 배관(16)의 축방향에 수직인 면에서의 단면적인 유로 단면적을 증감시켜서 조절해서 처리실(1)이나 방전 영역(3)의 압력을 조정하기 위하여, 유로 내에 가로지르는 방향으로 축을 가져서 배치되고 축둘레로 회전하는 복수 매의 판 형상의 플랩이나 유로 내부를 그 축방향을 가로질러서 이동하는 판 부재로 구성된 조압(調壓) 수단(14)이 배기 수단(15)의 상류측에 설치되어 있다.
스테이지(4)와 ICP 플라스마원을 구성하는 석영 챔버(12) 사이에는, 웨이퍼(2)를 가열하기 위한 IR(Infrared : 적외선) 램프 유닛이 설치되어 있다. IR 램프 유닛은, 주로 IR 램프(62), IR광을 반사하는 반사판(63), IR광 투과창(74)을 구비하고 있다. IR 램프(62)에는 원 형상의 램프를 이용한다. 또, IR 램프(62)로부터 방사되는 광은, 가시광으로부터 적외광 영역의 광을 주로 하는 광을 방출하는 것으로 한다. 여기에서는 이와 같은 광을 IR광이라 한다. 도 2에 나타낸 구성에서는, IR 램프(62)로서 3주(周)분의 IR 램프(62-1, 62-2, 62-3)가 설치되어 있는 것으로 했지만, 2주, 4주 등으로 해도 된다. IR 램프(62)의 위쪽에는 IR광을 아래쪽을 향해서 반사하기 위한 반사판(63)이 설치되어 있다.
IR 램프(62)에는 IR 램프용 전원(64)이 접속되어 있고, 그 도중에는, 고주파 전원(20)에서 발생하는 플라스마 생성용의 고주파 전력의 노이즈가 IR 램프용 전원(64)에 유입되지 않도록 하기 위한 고주파 컷 필터(25)가 설치되어 있다. 또한, IR 램프(62-1, 62-2, 62-3)에 공급하는 전력을, 서로 독립적으로 제어할 수 있는 기능이 IR 램프용 전원(64)에는 부여되어 있고, 웨이퍼의 가열량의 직경 방향 분포를 조절할 수 있도록 되어 있다.
IR 램프 유닛의 중앙에는, 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급된 가스를 처리실(1)의 측에 흘려보내기 위한, 가스의 유로(75)가 형성되어 있다. 그리고, 이 가스의 유로(75)에는, 석영 챔버(12)의 내부에서 발생시킨 플라스마 중에서 생성된 이온이나 전자를 차폐하고, 중성의 가스나 중성의 라디칼만을 투과시켜서 웨이퍼(2)에 조사하기 위한, 복수의 구멍이 뚫린 슬릿판(이온 차폐판)(78)이 설치되어 있다.
스테이지(4)에는, 스테이지(4)를 냉각하기 위한 냉매의 유로(39)가 내부에 형성되어 있고, 칠러(38)에 의해서 냉매가 순환 공급되도록 되어 있다. 또한, 웨이퍼(2)를 정전 흡착에 의해서 스테이지(4)에 고정하기 위하여, 판 형상의 전극판인 정전 흡착용 전극(30)이 스테이지(4)에 메워 넣어져 있고, 각각에 정전 흡착용의 DC(Direct Current : 직류) 전원(31)이 접속되어 있다.
또한, 웨이퍼(2)를 효율적으로 냉각하기 위하여, 스테이지(4)에 재치된 웨이퍼(2)의 이면과 스테이지(4) 사이에 He 가스를 공급할 수 있도록 되어 있다. 또한, 정전 흡착용 전극(30)을 작동시켜서 웨이퍼(2)를 정전 흡착한 채 가열이나 냉각을 행해도, 웨이퍼(2)의 이면에 흠집이 생기지 않도록 하기 위하여, 스테이지(4)의 웨이퍼 재치면은 폴리이미드 등의 수지로 코팅되어 있다. 또한 스테이지(4)의 내부에는, 스테이지(4)의 온도를 측정하기 위한 열전대(70)가 설치되어 있고, 이 열전대는 열전대 온도계(71)에 접속되어 있다.
또한, 웨이퍼(2)의 온도를 측정하기 위한 광파이버(92-1, 92-2)가, 스테이지(4)에 재치된 웨이퍼(2)의 중심부 부근, 웨이퍼(2)의 직경 방향 미들 부근, 웨이퍼(2)의 외주 부근의 3개소에 설치되어 있다. 광파이버(92-1)는, 외부 IR광원(93)으로부터의 IR광을 웨이퍼(2)의 이면까지 인도해서 웨이퍼(2)의 이면에 조사한다. 한편, 광파이버(92-2)는, 광파이버(92-1)에 의해 조사된 IR광 중 웨이퍼(2)를 투과·반사한 IR광을 모아서 분광기(96)에 전송한다.
외부 IR광원(93)에서 생성된 외부 IR광은, 광로를 온/오프시키기 위한 광로 스위치(94)에 전송된다. 그 후, 광분배기(95)에서 복수로 분기하여(도 2의 경우는 3개로 분기), 3계통의 광파이버(92-1)를 통해서 웨이퍼(2)의 이면측의 각각의 위치에 조사된다.
웨이퍼(2)에서 흡수·반사된 IR광은 광파이버(92-2)에 의해서 분광기(96)에 전송되고, 검출기(97)에서 스펙트럼 강도의 파장 의존성의 데이터를 얻는다. 그리고 얻어진 스펙트럼 강도의 파장 의존성의 데이터는 제어부(40)의 연산부(41)에 보내지고, 흡수 파장이 산출되고, 이것을 기준으로 웨이퍼(2)의 온도를 구할 수 있다. 또한, 광파이버(92-2)의 도중에는 광멀티플렉서(98)가 설치되어 있고, 분광 계측하는 광에 대하여, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주의 어느 계측점에 있어서의 광을 분광 계측할지를 전환할 수 있도록 되어 있다. 이것에 의해 연산부에서는, 웨이퍼 중심, 웨이퍼 미들, 웨이퍼 외주마다의 각각의 온도를 구할 수 있다.
도 1에 있어서, 60은 석영 챔버(12)를 덮는 용기이고, 81은 스테이지(4)와 베이스 챔버(11)의 저면 사이에서 진공 봉지(封止)하기 위한 O링이다.
제어부(40)는, 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력 공급의 온/오프를 제어한다. 또한, 집적 매스 플로 컨트롤러 제어부(51)를 제어해서, 각각의 매스 플로 컨트롤러(50)로부터 석영 챔버(12)의 내부에 공급하는 가스의 종류 및 유량을 조정한다. 이 상태에서 제어부(40)는 또한 배기 수단(15)을 작동시킴과 함께 조압 수단(14)를 제어해서, 처리실(1)의 내부가 원하는 압력으로 되도록 조정한다.
또한, 제어부(40)는, 정전 흡착용의 DC 전원(31)을 작동시켜서 웨이퍼(2)를 스테이지(4)에 정전 흡착시키고, He 가스를 웨이퍼(2)와 스테이지(4) 사이에 공급하는 매스 플로 컨트롤러(50-6)를 작동시킨 상태에서, 열전대 온도계(71)로 측정한 스테이지(4)의 내부의 온도, 및 검출기(97)로 계측한 웨이퍼(2)의 중심부 부근, 반경 방향 미들부 부근, 외주 부근의 스펙트럼 강도 정보에 의거해서 연산부(41)에서 구한 웨이퍼(2)의 온도 분포 정보에 의거해서, 웨이퍼(2)의 온도가 소정의 온도 범위로 되도록 IR 램프용 전원(64), 칠러(38)를 제어한다.
도 2를 이용해서, 본 실시예의 플라스마 처리 장치(100)에서 실시되는 웨이퍼(2)의 처리의 흐름에 대하여 설명한다. 도 2는, 본 발명의 실시예에 따른 플라스마 처리 장치가 실시하는 웨이퍼 상에 미리 형성된 텅스텐을 포함하는 막의 에칭 처리의 흐름의 개략을 나타내는 플로우차트이다.
본 도면에 있어서, 웨이퍼(2)의 처리를 개시하기 전에, 표면에 텅스텐을 포함하는 막층을 포함하는 막구조가 미리 배치된 웨이퍼(2)가 처리실(1) 내의 스테이지(4) 상에 재치되고 DC 전원으로부터의 직류 전력이 정전 흡착 전극(30)에 공급되어 형성된 정전기력에 의해서 유지된다.
처리의 개시 후, 스텝 S201에서는, 처리실(1) 내에 불소를 함유하는 유기 가스가 도입된다. 여기에서 텅스텐을 포함하는 막이란 텅스텐 단체(單體)막 외에, 텅스텐을 포함하는 복수의 원소에 의해 구성된 금속막을 나타낸다. 구체적인 예를 들면, WN이나 WSi2 등이다. 또한, 불소를 함유하는 유기 가스로서는, C4F8나 CHF3, CH2F2, CH3F 등 외에, 이들 가스를 아르곤이나 질소, 산소 등으로 희석한 혼합 가스여도 된다. 또한, 본 스텝에 있어서의 웨이퍼 온도는, 웨이퍼가 재치되어 있는 스테이지의 온도 조절 기능에 의해서 일정하게 유지되고 있다.
다음으로 스텝 S202에서는, 방전 영역(2) 내부에 유기 가스를 이용해서 플라스마(10)가 생성되고 플라스마(10) 중의 불소를 포함하는 유기 가스의 원자 또는 분자가 활성화되어 생성된 CFx 등의 라디칼(활성종) 등의 반응성을 가진 입자가 가스 유로(75) 및 슬릿판(78)의 관통 구멍을 통해서 웨이퍼(2)의 표면에 공급되어 텅스텐을 포함하는 막의 표면에 부착된다. 반응성을 가진 입자는 부착된 막의 표면의 재료와 반응해서 플라스마(10)의 생성의 조건이나 스테이지(4)의 온도 등의 처리의 조건에 따라서 정해지는 두께의 플루오로카본층이 형성된다.
텅스텐을 포함하는 막의 표면에 생성되는 플루오로카본층의 조성으로서는, CFx 외에, 수소를 함유하는 플라스마를 이용한 경우에 생성되는 CHxFy 등을 들 수 있다. CHxFy에 대해서는 하이드로플루오로카본층이라 불리는 경우도 있지만, 여기에서는 플루오로카본층이라는 용어로 통일한다. 이때, 텅스텐막의 표면과 플루오로카본층의 경계에는, 처리 대상인 막층의 텅스텐 및 불소를 포함하고 자기포화성을 가진 중간층이 형성된다.
여기에서 형성되는 중간층의 두께는 스테이지(4) 혹은 웨이퍼(2)의 표면의 온도에 따라서 변화한다. 이로부터 중간층의 두께가 스테이지(4)의 온도를 조절함에 의해 조정된다. 한편, 웨이퍼(2)의 온도가 너무 낮은 경우에는 중간층의 두께가 작아져 버려서, 이하 설명하는 에칭량의 단위 시간당의 크기가 작아지고 소정의 시간에 처리되는 웨이퍼(2)의 매수(스루풋)가 저하해 버린다. 본 실시예에서는, 스텝 202의 웨이퍼(2) 또는 스테이지(4)의 온도가 0℃ 이상으로 조절되어 있다.
그 후, 소정의 두께의 중간층이 형성된 것이 막두께의 검출기에 의해 혹은 미리 정해진 시간의 경과의 확인 등에 의해 제어부(40)에 의해서 확인된 후, 조압 수단(14)이 진공 배기 배관(16)의 유로 단면적을 크게 해서 배기량을 증대시키고 처리실(1) 내부를 크게 감압시켜서 처리실(1) 내에 공급된 불소를 포함하는 유기 가스가 신속히 배기된다. 이것에 의해 플루오로카본층의 형성 처리가 종료된다(스텝 S203). 이때, 유기 가스를 치환하도록 Ar 등의 불활성(희) 가스를 처리실(1) 내부에 공급해서 유기 가스의 배출을 촉진시켜도 된다.
다음으로, 스텝 S204에서는, 플루오로카본층과 중간층을 제거하기 위한 반응 가스로서, 산소를 포함하는 가스가 처리실(1) 내에 도입된다. 산소를 포함하는 가스로서는, O2나 O3 등 외에, 이들 가스를 아르곤이나 질소 등으로 희석한 혼합 가스여도 된다. 본 스텝에 있어서의 웨이퍼(2)의 온도는, 웨이퍼(2)가 재치되어 있는 스테이지(4)의 온도 조절 기능에 의해서 일정하게 유지되고 있다.
다음으로 스텝 S205에서는, 방전 영역(3)에 산소를 포함하는 가스가 공급되어 플라스마(10)가 생성되고, 가스의 원자 또는 분자가 활성화되어 생성된 라디칼(활성종) 등의 반응성을 가진 입자가 가스 유로(75) 및 슬릿판(78)의 관통 구멍을 통해서 웨이퍼(2)의 표면에 공급된다. 그 결과, 산소의 라디칼을 포함하는 활성종과 플루오로카본층 및 중간층의 반응이 발생되어 휘발성을 가진 반응 생성물이 생성된다. 당해 반응 생성물은 그 휘발성 때문에 웨이퍼(2) 또는 그 표면의 막구조로부터 승화 혹은 탈리해서 텅스텐을 포함하는 막의 표면으로부터 제거된다.
반응 생성물의 예로서는, 예를 들면 CO나 CO2, COFx, WFx, WOxFy 등을 들 수 있다. 웨이퍼(2)로부터 탈리한 이들 반응 생성물의 입자는, 조압 수단(14) 혹은 배기 수단(15)의 동작에 의한 처리실(1) 내부의 배기의 동작 또는 이것에 의해서 발생하고 있는 처리실(1) 내부의 입자의 이동의 흐름에 의해서 처리실(1) 내부로부터 배출된다. 계속해서, 스텝 S206에 있어서 처리실(1) 내부로부터 산소를 포함하는 가스가 배기된다.
상기한 스텝 S201 내지 S206을 한 그룹으로 한 1사이클이 종료된다. 당해 사이클에 의해서 플루오로카본층과 함께 중간층이 제거되기 때문에, 텅스텐막이 이들 막층의 두께분만큼 제거되어 그 막두께가 작게 된다. 이 막두께의 변화량이, 상기한 1사이클당의 에칭량이다.
이 후, 제어기(40)에 있어서, 도시하지 않는 막두께 검출기로부터의 출력을 수신하고 이로부터 얻어진 결과로부터 원하는 에칭량의 도달의 유무, 혹은 사전 테스트 등으로부터 원하는 에칭량이 얻어지는 것이 도출된 상기 사이클의 실시의 횟수를 포함하는 종료의 조건이 충족되었는지가 판정되고(스텝 S207), 조건을 충족시킨다고 판정된 경우에는 텅스텐을 포함하는 막의 에칭 처리를 종료하고, 충족되어 있지 않다고 판정된 경우에는 스텝 S201로 되돌아가서, 다시 사이클을 실시한다. 이와 같이 본 실시예에서는, 원하는 에칭량이 얻어질 때까지 상기 사이클이 반복해서 실시된다.
이하, 본 실시예의 플라스마 처리 장치(100)를 이용한 웨이퍼(2) 상의 텅스텐을 포함하는 막의 에칭을, 플루오로카본층 및 중간층 형성용의 가스로서 CHF3를, 플루오로카본층 및 중간층을 탈리하기 위한 반응 가스로서 O2 가스를 이용해서 실시하는 경우에 대하여, 동작의 순서를 도 3, 4를 이용해서 설명한다. 도 3은, 도 1에 나타내는 실시예에 따른 웨이퍼의 처리 중의 처리의 조건에 포함되는 복수의 파라미터의 시간의 경과에 수반하는 변화를 나타내는 타임차트이다. 파라미터는, 위로부터 순서대로 가스 공급 유량, 방전 전력, 정전 흡착, 웨이퍼의 온도가 나타나 있다.
도 4는, 도 3에 나타내는 실시예에 따른 웨이퍼의 처리 중에 있어서의 텅스텐을 포함하는 막을 포함하는 막구조의 변화의 개략을 모식적으로 나타내는 도면이다. 특히, 도 4에서는, 웨이퍼(2)의 하지막(401) 상에 텅스텐막(402)이 경계를 접해서 적층되어 배치된 막구조의 텅스텐막(402)의 표면 부근의 구조와 그 변화가 모식적으로 나타나 있다.
우선, 처리 중의 시각 t0에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 처리실(1)에 설치된 반송구(도시 생략)를 통해서, 도 4의 (a)에 나타나는 하지막(401)과 에칭해야 할 텅스텐막(402)을 구비한 막구조가 미리 형성된 웨이퍼(2)가 처리실(1) 내부에 반입되어 스테이지(4)에 재치된 후에 DC 전원(31)으로부터의 전력이 정전 흡착 전극(30)에 공급되고 웨이퍼(2)가 스테이지(4) 상의 유전체막 상에 정전 흡착되어 유지된다. 또한, 제어부(40)로부터의 지령 신호에 따라서 매스 플로 컨트롤러 제어부(51)의 He 가스 대응의 매스 플로 컨트롤러(50-6)에 의해 웨이퍼(2)의 이면과 스테이지(4) 사이의 극간에 공급되는 웨이퍼 냉각용의 He 가스의 유량이 조절되어 공급되고, 당해 극간의 He 가스의 압력이 소정의 범위 내의 값으로 조절된다(331의 상태). 이 결과, 스테이지(4)와 웨이퍼(2) 사이의 열전달이 촉진되고, 웨이퍼(2)의 온도가 미리 칠러(38)에 의해 소정의 온도로 된 냉매가 냉매의 유로(39)에 공급되어 순환하는 스테이지(4)의 온도에 가까운 값 T0으로 된다. 본 실시예에서는, 웨이퍼(2)의 온도 T0은 40℃로 된다.
다음으로, 시각 t1에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 매스 플로 컨트롤러(50)의 CHF3용의 매스 플로 컨트롤러(50-2 또는 50-3)를 포함하는 복수의 가스종용의 매스 플로 컨트롤러 각각에서 공급되는 유량이 조절되어 이들 복수의 종류의 물질의 가스가 혼합된 것이 처리용의 가스로서 처리실(1) 내에 미리 정해진 범위 내의 유량으로 공급됨과 함께, 조압 수단(14)의 개도가 조절되어 처리실(1)의 내부 및 석영 챔버(12)의 내부의 방전 영역(3) 내의 압력이 소기의 범위 내의 값으로 된다. 이 상태에서, 시각 t2에 있어서, 제어부(40)로부터의 지령 신호에 따라서 고주파 전원(20)으로부터의 소정의 값 W의 고주파 전력이 ICP 코일에 공급되고(312의 상태) 석영 챔버(12)의 내부의 방전 영역(3) 내에 플라스마 방전을 개시하여, 석영 챔버(12)의 내부에 플라스마(10)가 발생된다. 이때, 플라스마(10)가 생성되고 있는 동안의 웨이퍼(2)의 온도를 생성 전과 동등하게 유지하기 위하여 IR 램프(62)에 전력은 공급되고 있지 않다.
이 상태에서, CHF3 가스의 입자의 적어도 일부가 플라스마(10)에서 여기(勵起), 해리 혹은 전리화되고, 이온 등 하전 입자 또는 활성종 등의 반응성 입자가 형성된다. 방전 영역(3)에 있어서 형성된 활성종 등의 반응성 입자 및 중성의 가스는 슬릿판(78)에 형성된 슬릿 또는 관통 구멍을 통과해서 처리실(1)에 도입되어 웨이퍼(2) 표면에 공급된다. 도 4의 (b)에 나타나는 바와 같이, CFx 등을 포함하는 활성종(403)은 웨이퍼(2)의 텅스텐막(401)의 표면에 흡착되고 텅스텐막(401)의 재료와 상호 작용을 일으켜서, 플루오로카본층(404)이 형성된다.
본 실시예에서는, 방전 영역(3) 내의 플라스마(10) 중에 생성되는 이온은, 슬릿판(78)이 가스의 유로(75) 내에 배치되어 있음에 의해, 처리실(1) 내에의 이동이 방해되어 웨이퍼(2)의 표면에 거의 입사하지 않는다. 이 때문에, 플라스마(10)에서 생성된 이온과 웨이퍼(2) 상의 막구조의 상호 작용이 저감되어 텅스텐막(402)의 에칭의 진행이 억제된다.
한편, 텅스텐막(402) 상에 형성되는 플루오로카본층(404)의 두께는 CHF3의 반응성 입자와 텅스텐막(402)의 표면의 재료 사이의 상호 작용의 시간에 의존하고, 이 시간이 길수록 두께가 커진다. 본 실시예에서는 상호 작용이 발생하고 있는 시간은 방전 영역(3) 내에 플라스마(10)가 형성되고 있는 시간과 같거나 그렇다고 간주할 수 있을 정도로 근사한 동등한 시간으로 된다.
한편, 텅스텐막(402)의 표면과 그 위에 형성된 플루오로카본층(404)의 경계에는 텅스텐이나 불소, 탄소가 혼합된 중간층(405)이 생성된다. 발명자들의 검토에 의하면, 당해 중간층(405)의 두께는, 플루오로카본층(404)과 마찬가지로, CHF3의 반응성 입자와 텅스텐막(402)의 표면의 재료 사이의 상호 작용의 시간에 의존하고, 이 시간이 길수록 두께가 커지지만, 중간층(405)의 형성이 개시되고 나서 10초 이후는 중간층(405)의 두께의 증가가 정지되는 것이 확인되었다. 이와 같은 중간층(405)의 자기포화성을 고려해서, 본 실시예에서는, 방전 영역(3) 내에서의 CHF3 가스를 이용한 플라스마(10)를 형성하는 시간을 10초로 했다.
즉, 도 3에서 시각 t2에 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력의 공급이 개시되고 10초 이상 경과한 후의 시각 t3에, 제어부(40)로부터의 지령 신호에 따라서, 고주파 전원(20)으로부터의 고주파 전력의 출력이 정지됨과 함께 방전 영역(3)에의 CHF3 가스를 포함하는 처리 가스의 공급이 정지된다. 이것에 의해, 방전 영역(3) 내에서의 플라스마(10)가 소실된다. 또한, 시각 t3으로부터 시각 t4 사이에, 처리실(1) 내의 CHF3 가스를 포함하는 처리 가스나 반응성 입자나 플루오로카본층(404), 중간층(405)의 형성 중에 생성된 생성물 등의 입자는 조압 수단(14)으로 개도가 조절된 진공 배기 배관(16) 및 배기 수단(15)을 통해서 처리실(1) 외부에 배기된다.
제어부(40)로부터의 지령 신호에 따라서, 시각 t4에 있어서, 매스 플로 컨트롤러(50-2)에 의해서 유량이 소정의 범위 내의 값으로 조절된 산소 가스를 포함하는 처리 가스가 방전 영역(3)에 공급된다. 또한, 조압 수단(14)이 진공 배기 배관(16)의 유로의 개도를 조정해서, 산소를 포함하는 처리 가스의 공급량과 진공 배기 배관(16)으로부터의 배기의 양의 밸런스에 의해, 처리실(1) 및 석영 챔버(12)의 내부의 방전 영역(3)의 압력이 소정의 허용 범위 내의 값으로 조절된다. 이 상태에서, 시각 t5에 있어서, 제어부(40)로부터의 지령 신호에 따라서 고주파 전원(20)으로부터의 고주파 전력이 ICP 코일(34)에 공급되고(312의 상태), 석영 챔버(12) 내부의 방전 영역(3)에 산소를 포함하는 처리 가스를 이용한 플라스마(10)가 생성된다.
본 실시예에서는, 시각 t5에 고주파 전원(20)으로부터 출력되는 고주파 전력의 크기는 시각 t2의 출력과 같은 W1로 되어 있지만, 처리의 조건에 따라서 서로 다른 값으로 해도 된다. 또한, 본 실시예에서는 플라스마(10)가 생성되고 있는 동안에도 웨이퍼(2)의 온도를 생성 전과 동등한 T0=40℃로 유지하기 위하여, IR 램프(62)를 동작시키는 전력은 공급되고 있지 않다.
이 상태에서, 산소(O2) 가스의 입자의 적어도 일부가 플라스마(10)에서 여기, 해리 혹은 전리화되고, 이온 등 하전 입자 또는 활성종 등의 반응성 입자가 형성된다. 방전 영역(3)에 있어서 형성된 중성의 가스 및 활성종 등의 반응성 입자는 슬릿판(78)에 형성된 슬릿 또는 관통 구멍을 통과해서 처리실(1)에 도입되어 웨이퍼(2) 표면에 공급된다. 도 4의 (c)에 나타나는 바와 같이, 산소의 라디칼을 포함하는 활성종(403)은 웨이퍼(2)의 플루오로카본층(404) 및 중간층(405)의 재료와 상호 작용을 일으켜서 휘발성을 가진 반응 생성물(406)이 생성되고, 반응 생성물(406)은 휘발되어 웨이퍼(2)의 막구조의 표면으로부터 탈리함으로써 당해 표면으로부터 제거된다.
본 실시예에서는, 방전 영역(3) 내의 플라스마(10) 중에 생성되는 이온은, 슬릿판(78)이 가스의 유로(75) 내에 배치되어 있음에 의해, 처리실(1) 내에의 이동이 방해되어 웨이퍼(2)의 표면에 거의 입사하지 않는다. 이 때문에, 플루오로카본층(404) 및 중간층(405)을 제외하고 플라스마(10)에서 생성된 이온과 웨이퍼(2) 상의 막구조의 상호 작용이 저감되어 하지로서 남는 텅스텐막(402)의 에칭의 진행이 억제된다.
한편, 플루오로카본층(404) 및 중간층(405)이 제거되는 양은, 산소라디칼을 포함하는 반응성 입자와 이들 층의 표면의 재료 사이의 상호 작용의 시간 및 상호 작용이 발생하고 있는 웨이퍼(2)의 표면의 온도에 의존하고, 이 시간이 길수록 커진다. 본 실시예에서는, 상호 작용이 발생하고 있는 시간은 방전 영역(3) 내에 플라스마가 형성되고 있는 시간과 같거나 그렇다고 간주할 수 있을 정도로 근사한 동등한 시간으로 된다. 발명자들의 검토에 의하면, 본 실시예의 웨이퍼(2)의 온도를 포함하는 처리의 조건 하에서는, 당해 시간이 10초를 경과하면, 도 2의 스텝 S203에 대응하는 시각 t2로부터 t3 사이의 처리의 공정에서 형성된 플루오로카본층(404) 및 중간층(405)은 거의 모두 반응 생성물(406)로 변화해서 막구조의 표면으로부터 탈리해서 제거된다.
즉, 도 3에서 시각 t5에 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력의 공급이 개시되고 10초 또는 이 이후의 시각 t6까지의 사이에 플루오로카본층(404) 및 중간층(405)의 에칭이 자기포화적으로 종료된다. 시각 t6에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력의 출력이 정지됨과 함께 방전 영역(3)에의 O2 가스를 포함하는 처리 가스의 공급이 정지되어 방전 영역(3) 내부에서의 플라스마(10)의 형성이 정지된다. 본 실시예에서 시각 t5로부터 시각 t6까지의 공정은 도 2에 나타내는 스텝 S206에 대응하고, 상기한 바와 같이 그 시간은 10초 또는 이보다 긴 시간으로 되어 있다.
다음으로, 제어부(40)로부터의 지령 신호에 따라서, 시각 t6으로부터 시각 t7 사이에, 처리실(1) 내의 가스는 조압 수단(14)으로 개도가 조절된 진공 배기 배관(16) 및 배기 수단(15)을 통해서 처리실(1) 외부에 배기된다. 또한, 시각 t6 이후의 시간에, 도 2에 있어서 설명한 바와 같이, 웨이퍼(2) 상의 텅스텐막(402)의 에칭량 혹은 나머지 막두께가 원하는 값에 도달했는지 판정되고(스텝 S207에 대응), 판정 결과에 따라서 다음의 사이클의 개시 또는 웨이퍼(2)의 처리의 종료의 공정이 행해진다.
다음의 사이클을 개시하는 경우는, 시각 t7 혹은 이 이후의 임의의 시각 t8에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 시각 t1로부터의 동작과 마찬가지로 CHF3 가스를 포함하는 처리 가스의 방전 영역(3)에의 도입이 개시된다. 웨이퍼(2)의 처리를 종료하는 경우는, 시각 t7에 있어서 웨이퍼(2)의 이면과 스테이지(4) 상면 사이의 극간에 공급되고 있던 He 가스의 공급을 정지함과 함께, 밸브(52)를 열어서 당해 극간으로부터 He 가스를 배출해서 극간 내의 압력을 처리실 내의 압력과 동(同)정도로 함과 함께, 정전기의 제거를 포함하는 웨이퍼(2)의 정전 흡착의 해제의 공정을 실시한다. 이상에 의해서 텅스텐막(402)의 에칭 처리의 공정을 종료한다.
본 실시예에 있어서 15㎚의 에칭량이 필요한 경우에는, 상기한 사이클을 15회 반복해서 에칭을 종료했다. 도 5는, 도 1에 나타내는 본 실시예에 따른 플라스마 처리 장치가 실시한 에칭 처리에 있어서 사이클수와 에칭의 양의 관계를 나타내는 그래프이다. 본 도면은, 횡축에 사이클의 횟수를 취하고 종축에 실시된 각 사이클 종료 후에 다음의 사이클의 개시 전에 In-situ 에리프로메트리를 이용해서 검출한 에칭량(에칭의 깊이)을 나타낸 것이다.
본 도면에 나타내는 바와 같이, 본 예에서는 사이클의 횟수의 증가에 수반해서 거의 선형으로 에칭량이 변화하고 있다. 이 도면으로부터, 본 실시예에 있어서의 텅스텐막의 1사이클당의 에칭량은, 1. 0㎚/사이클인 것을 알 수 있었다.
이상과 같이, 본 실시예의 플루오로카본층(404) 및 중간층(405)을 형성하는 제1 공정과 플루오로카본층(404)과 중간층(405)을 제거하는 제2 공정은, 모두 자기포화적인 성질을 갖는다. 특히, 중간층(405)의 형성은 자기포화성을 갖고, 이 때문에 반응 생성물(406)의 형성 및 탈리의 공정이 자기포화적으로 종료된다. 이로부터, 본 실시예에 있어서, 회로 패턴을 갖는 막구조가 미리 형성된 웨이퍼(2)를 에칭한 경우의, 1회의 사이클을 끝냈을 때의 텅스텐막(402) 표면의 에칭량은 웨이퍼(2)의 면내 방향 및 깊이 방향에 대하여 불균일이 저감되어 보다 균일에 가깝게 할 수 있다.
상기한 자기포화성을 이용하고 있으므로, 웨이퍼(2) 상면의 수평 방향이나 깊이 방향의 위치에 의해서 웨이퍼(2)에 공급되는 라디칼 등의 반응성 입자의 밀도가 서로 다른 분포를 가진 경우에도, 에칭량이 필요 이상으로 커지거나 부족한 것이 억제되고, 에칭량의 불균일이 저감된다. 또한, 전체의 에칭량은 상기 제1 및 제2 공정을 포함하는 하나의 사이클의 반복하는 횟수의 증감으로 조절할 수 있고, 본 실시예의 당해 에칭량은 1사이클당의 에칭량을 횟수의 배 또는 횟수분의 합으로 한다. 결과적으로, 본 실시예에서는, 종래의 연속적인 플라스마 처리에 의한 에칭과 비교해서, 에칭 처리에 의한 가공 후의 치수의 제어성 또한 처리의 수율을 향상시킬 수 있다.
이상 본 실시예에 따르면, 텅스텐막을, 웨이퍼 면내 방향이나 패턴 깊이 방향에 있어서의 높은 균일성, 및 원자층 레벨의 높은 가공 치수 제어성으로 에칭 가공하는, 등방성 원자층 에칭 기술을 제공할 수 있다.
〔변형예〕
상기 실시예의 변형예에 대하여, 도 6 내지 도 8 및 도 10을 이용해서 설명한다. 또, 실시예 1의 사항은 특단의 사정이 없는 한 본 실시예에도 적용할 수 있다. 본 예는, 상기 실시예와 마찬가지로 텅스텐을 포함하는 막을 등방적으로 원자층 에칭하는 예를 설명하는 것이다.
상기 실시예와 본 예의 차이는, 플루오로카본층(404)을 형성하는 공정에 있어서 C4F8/Ar 가스를 포함하는 가스를 이용한 플라스마(10)를 형성하는 것, 및 IR 램프(62)로부터의 적외선의 방사에 의해 웨이퍼(2)를 가열해서 중간층(405)을 형성하는 것, 또한 플루오로카본층(404) 및 중간층(405)을 제거하는 공정에 있어서 O2/Ar 가스를 포함하는 가스를 이용한 플라스마(10)를 형성함과 함께 IR 램프(62)의 적외선의 방사 가열에 의한 웨이퍼(2)를 가열하는 것에 있고, 열사이클을 이용해서 텅스텐을 포함하는 막의 에칭을 실시한 점에 있다. 본 예에서는, 중간층(405)의 막두께의 조절의 정밀도, 즉 1사이클당의 에칭량의 제어성을 향상시킬 수 있다.
도 6은, 도 1에 나타내는 실시예에 따른 플라스마 처리 장치가 실시하는 에칭 처리의 변형예의 처리의 흐름의 개략을 나타내는 플로우차트이다. 본 도면의 변형예에 있어서도, 플라스마 처리 장치(100)에 있어서, 웨이퍼(2)의 처리의 개시 전에, 표면에 텅스텐을 포함하는 막층을 포함하는 막구조가 미리 배치된 웨이퍼(2)가 처리실(1) 내의 스테이지(4) 상에 재치되고 DC 전원으로부터의 직류 전력이 정전 흡착 전극(30)에 공급되어 형성된 정전기력에 의해서 유지된다.
처리의 개시 후, 스텝 S601에서는, 표면측에 텅스텐을 포함하는 막을 갖는 웨이퍼(2)가 재치된 처리실(1) 내에 불소를 포함하는 유기 가스가 도입된다. 본 예에서는, 불소를 포함하는 유기 가스로서는, C4F8 및 Ar을 포함하는 가스를 이용했다. 본 스텝에 있어서의 웨이퍼(2)의 온도는, 웨이퍼(2)가 재치되어 있는 스테이지(4)의 온도 조절 기능에 의해서 소정의 허용 범위 내의 값으로 유지되고, 특히 본 예에서는 스테이지(4) 상면 혹은 웨이퍼(2)의 온도가 -5℃로 되도록 조절된다.
다음으로 스텝 S602에서는, 방전 영역(2) 내에 유기 가스를 이용해서 플라스마(10)가 생성되고, 플라스마(10) 중의 C4F8 및 Ar의 가스를 포함하는 처리 가스의 원자 또는 분자가 활성화되어 생성된 CFx 등을 포함하는 라디칼(활성종) 등의 반응성을 가진 입자가 가스 유로(75) 및 슬릿판(78)의 관통 구멍을 통해서 웨이퍼(2) 표면의 텅스텐을 포함하는 막의 표면에 부착된다. 반응성을 가진 입자는 부착된 막의 표면의 재료와 반응해서 당해 막의 상면에 플라스마(10) 생성의 조건이나 스테이지(4)의 온도 등의 처리의 조건에 따라서 정해지는 두께의 플루오로카본층이 형성된다.
형성된 플루오로카본층의 최하면과 텅스텐을 포함하는 막의 상면의 경계에는, 처리의 대상인 텅스텐이나 불소, 탄소가 혼합된 중간층이 생성되지만, 본 예의 경우 스테이지(4)의 온도가 -5℃라는 상기 실시예보다 상대적으로 낮은 값으로 유지되어 있기 때문에, 당해 중간층의 막두께는 실시예보다 작은 0.1㎚ 이하로 된다. 본 예에서는, 상기한 유기 가스를 이용한 플라스마로부터의 반응성 입자와의 상호 작용에 의해 플루오로카본층을 형성하는 스텝에서 형성한 중간층을, 다음의 IR 램프(62)로부터의 적외선의 조사에 의해 가열하는 공정에서 원하는 두께로 제어성 좋게 증대시킨다.
이 때문에, 본 예에서는 스테이지(4) 나아가서는 웨이퍼(2)의 온도를 실시예보다 낮은 온도로 유지하고 상기 스텝 S602를 실시하는 것이 바람직하다. 그러나, 스텝 S602에서의 스테이지(4)의 온도가 너무 낮으면 가열하는 공정 등의 후에 실시되는 1사이클 내의 공정에서의 온도의 조건의 차가 커지고, 승온 및 냉각에 요하는 시간을 길게 요해서 처리의 스루풋이 저하해 버릴 우려가 있다. 이로부터, 본 예에서는 스테이지 온도는 상기한 스텝 S602의 공정의 실시 중은 웨이퍼(2)의 온도를 -30℃ 이상으로 유지하는 것이 바람직하다.
스텝 S602의 종료 후, 제어부(40)로부터의 지령 신호에 따라서, 조압 수단(14) 및 배기 수단(15)의 동작에 의해 신속히 처리실(1) 내가 배기되어 반응성 입자나 유기 가스 등의 처리실(1) 내의 처리 가스의 입자가 제거되고, 플루오로카본막을 형성하는 공정이 종료된다(스텝 S603). 이때, 유기 가스를 치환하도록 Ar 등의 불활성(희) 가스를 처리실(1) 내부에 공급해서 유기 가스의 배출을 촉진시켜도 된다.
다음으로, 스텝 S604에 있어서, 웨이퍼(2) 상면을 50℃ 또는 이 이상의 값으로 승온시키고 이것을 소정의 시간 유지함으로써, 텅스텐을 포함하는 막과 플루오로카본층의 경계면에 텅스텐이나 불소를 함유하는 중간층을 원하는 두께로 형성한다. 웨이퍼(2)의 승온의 과정에서 플루오로카본층의 CFx 중에 포함되는 불소 등이 텅스텐을 포함하는 막 내에 확산해서 중간층이 형성된다. 이 후, 웨이퍼(2)를 냉각해서 신속히 이어지는 스텝 S605의 처리를 개시하는 온도 이하로 될 때까지 웨이퍼(2)의 온도를 저감한다.
스텝 S605에서는, 방전 영역(3)에 O2 및 Ar 가스를 포함하는 처리 가스가 공급된다. 다음으로 스텝 S606에 있어서, 처리 가스를 이용해서 플라스마(10)가 형성되고, 가스의 원자 또는 분자가 활성화되어 형성된 라디칼(활성종) 등의 반응성 입자가 처리실(1) 내에 도입되어 웨이퍼(2)의 텅스텐을 포함하는 막의 표면에 반응성을 가진 입자가 공급된다. 그 결과, O2 라디칼을 포함하는 활성종과 플루오로카본층 및 중간층의 재료의 반응이 발생되어, 휘발성을 가진 반응 생성물이 생성되고, 당해 반응 생성물은 그 휘발성 때문에 웨이퍼(2) 또는 그 표면의 막구조로부터 승화 혹은 탈리해서 텅스텐을 포함하는 막의 표면으로부터 제거된다.
이때 휘발하는 반응 생성물로서는, 예를 들면 CO나 CO2 등을 들 수 있다. 본 스텝에 있어서의 웨이퍼(2)의 온도는, 웨이퍼(2)가 재치되어 있는 스테이지(4)의 온도 조절 기능에 의해서 -5℃로 조정되어 있다. 웨이퍼(2)로부터 탈리한 이들 반응 생성물의 입자는, 조압 수단(14) 혹은 배기 수단(15)의 동작에 의한 처리실(1) 내부의 O2 혹은 Ar 가스의 입자를 배출하는 동작 또는 이것에 의해서 발생하고 있는 처리실(1) 내부의 입자의 이동의 흐름에 의해서 처리실(1) 내부로부터 배출되고, 플루오로카본층을 제거하는 공정이 종료된다. 계속해서, 스텝 S607에 있어서 처리실(1) 내부로부터 O2 및 Ar을 포함하는 가스가 배기된다.
다음으로, 스텝 S608에서는, 웨이퍼(2)를 가열해서 그 표면의 온도를 150℃ 또는 이 이상의 값까지 승온하고 소정의 시간 이것을 유지함에 의해, 텅스텐을 포함하는 막의 표면에 남아 있는 중간층을 제거한다. 웨이퍼(2)의 승온의 과정에서 중간층은 분해되어 휘발해서 텅스텐을 포함하는 막의 표면으로부터 제거된다.
상기한 스텝 S601 내지 S608을 한 그룹으로 한 1사이클이 종료된다. 당해 사이클에 의해서 플루오로카본층과 함께 중간층이 제거되기 때문에, 텅스텐을 포함하는 막이 이들 막층의 두께분만큼 제거되어 그 막두께가 작게 된다. 이 막두께의 변화량이, 상기한 1사이클당의 에칭량이다.
계속해서, 웨이퍼(2)가 냉각되어 그 온도가 신속히 스텝 S601을 개시할 수 있는 값까지 저감된다. 이 후, 제어기(40)에 있어서, 도시하지 않는 막두께 검출기로부터의 출력을 수신해서 이것으로부터 얻어진 결과로부터 원하는 에칭량의 도달의 유무, 혹은 사전 테스트 등으로부터 원하는 에칭량이 얻어지는 것이 도출된 상기 사이클의 실시의 횟수를 포함하는 종료의 조건이 충족되었는지가 판정되고(스텝 S609), 조건을 충족시킨다고 판정된 경우에는 텅스텐을 포함하는 막의 에칭 처리를 종료하고, 충족되어 있지 않다고 판정된 경우에는 스텝 S601로 되돌아가서, 다시 사이클을 실시한다. 이와 같이 본 실시예에서는, 원하는 에칭량이 얻어질 때까지 상기 사이클이 반복해서 실시된다.
이하, 본 예에 따른 텅스텐을 포함하는 막(텅스텐막)의 에칭을, 도 1의 플라스마 처리 장치(100)를 이용하고, 플루오로카본층 형성용의 가스로서 C4F8 및 Ar을 포함하는 처리 가스를 이용하고, 중간층을 형성하는 가열에 IR 램프(62)를 이용하고, 플루오로카본층의 제거에 O2 및 Ar 가스를 포함하는 처리 가스를 이용하고, 중간층을 제거하는 가열에 IR 램프(62)를 이용해서 행하는 예에 대하여, 동작의 순서를 도 7을 이용해서 설명한다. 도 7은, 도 6에 나타내는 변형예에 따른 웨이퍼의 처리 중의 처리의 조건에 포함되는 복수의 파라미터의 시간의 경과에 수반하는 변화를 나타내는 타임차트이다. 파라미터는, 상단으로부터 순서대로 가스 공급 유량, 방전 전력, 정전 흡착, 웨이퍼의 온도가 나타나 있다.
우선, 처리 중의 시각 t0에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 처리실(1)에 설치된 반송구(도시 생략)를 통해서, 텅스텐막을 구비한 막구조가 미리 상면에 형성된 웨이퍼(2)가 처리실(1) 내부에 반입되어 스테이지(4)에 재치된 후에 DC 전원(31)으로부터의 전력이 정전 흡착 전극(30)에 공급되고 웨이퍼(2)가 스테이지(4) 상의 유전체막 상에 정전 흡착되어 유지된다. 또한, 제어부(40)로부터의 지령 신호에 따라서 매스 플로 컨트롤러 제어부(51)의 He 가스 대응의 매스 플로 컨트롤러(50-6)에 의해 웨이퍼(2)의 이면과 스테이지(4) 사이의 극간에 공급되는 웨이퍼 냉각용의 He 가스의 유량이 조절되어 공급되고, 당해 극간의 He 가스의 압력이 소정의 범위 내의 값으로 조절된다(731의 상태). 이 결과, 스테이지(4)와 웨이퍼(2) 사이의 열전달이 촉진되고, 웨이퍼(2)의 온도가 미리 칠러(38)에 의해 소정의 온도로 된 냉매가 냉매의 유로(39)에 공급되어 순환하는 스테이지(4)의 온도에 가까운 값 T1로 된다. 본 실시예에서는, 웨이퍼(2)의 온도 T1은 -5℃로 된다.
다음으로, 시각 t1에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 매스 플로 컨트롤러(50)의 복수의 매스 플로 컨트롤러(50-1 및 50-5)에 의해 처리실(1) 내에 공급하는 C4F8 가스 및 Ar 가스의 각각 유량이 소정의 범위 내의 값으로 조절되고, 이들 복수의 종류의 물질의 가스가 혼합된 것이 처리용의 가스로서 처리실(1) 내에 미리 정해진 범위 내의 유량으로 공급됨과 함께, 조압 수단(14)의 개도가 조절되어 처리실(1)의 내부 및 석영 챔버(12)의 내부의 방전 영역(3) 내의 압력이 소기의 범위 내의 값으로 된다. 이 상태에서, 시각 t2에 있어서, 제어부(40)로부터의 지령 신호에 따라서 고주파 전원(20)으로부터의 소정의 값 W2의 고주파 전력이 ICP 코일에 공급되고(312의 상태) 석영 챔버(12)의 내부의 방전 영역(3) 내에 플라스마 방전을 개시하여, 석영 챔버(12)의 내부에 플라스마(10)가 발생된다. 이때, 플라스마(10)가 생성되고 있는 동안의 웨이퍼(2)의 온도를 생성 전과 동등하게 유지하기 위하여 IR 램프(62)에 전력은 공급되고 있지 않고, 웨이퍼(2)의 온도는 -5℃를 포함하는 소정의 허용 범위 내의 값으로 유지된다.
이 상태에서, C4F8 및 Ar을 포함하는 가스의 입자의 적어도 일부가 플라스마(10)에 의해서 여기, 해리 혹은 전리화되고, 이온 등 하전 입자 또는 활성종 등의 반응성 입자가 형성된다. 방전 영역(3)에 있어서 형성된 활성종 및 중성의 가스는 슬릿판(79)의 슬릿 또는 관통 구멍을 통해서 처리실(1)에 도입되어 웨이퍼(2) 표면에 공급되고, 당해 웨이퍼(2)의 텅스텐막의 표면에 부착 또는 흡착되고 당해 막의 재료와 상호 작용을 일으켜서, 플루오로카본층 CFx가 형성된다.
본 예에 있어서도, 방전 영역(3) 내의 플라스마(10) 중에 생성되는 이온은, 슬릿판(78)이 가스의 유로(75) 내에 배치되어 있음에 의해, 처리실(1) 내에의 이동이 방해되어 웨이퍼(2)의 표면에 거의 입사하지 않는다. 이 때문에, 플라스마(10)에서 생성된 이온과 웨이퍼(2) 상의 막구조의 상호 작용이 저감되어 텅스텐막의 에칭의 진행이 억제된다.
텅스텐막 상에 형성되는 플루오로카본층의 두께는, 이 C4F8 및 Ar을 포함하는 처리 가스를 이용한 플라스마(10)로부터의 반응성 입자와 텅스텐막의 표면의 재료의 상호 작용이 발생하고 있는 시간에 의존하고, 이 시간이 길수록 두께가 커진다. 당해 상호 작용의 시간은, 방전 영역(3) 내에 플라스마(10)가 형성되고 있는 시간과 같거나 그렇다고 간주할 수 있을 정도로 근사한 동등한 시간으로 된다. 발명자들의 지견으로서 본 예의 중간층을 형성하기 위한 시간으로서는 15초로 충분한 것이 알려져 있고, 본 예에서는 방전 영역(3) 내에서의 C4F8 및 Ar을 포함하는 처리 가스를 이용한 플라스마(10)를 형성하는 시간을 15초로 했다.
즉, 도 7에서 시각 t2에 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력의 공급이 개시되고 15초 이상 경과 후의 시각 t3에, 제어부(40)로부터의 지령 신호에 따라서, 고주파 전원(20)으로부터의 고주파 전력의 출력이 정지됨과 함께 방전 영역(3)에의 C4F8 및 Ar을 포함하는 처리 가스의 공급이 정지된다. 이것에 의해, 방전 영역(3) 내에서의 플라스마(10)가 소실된다. 또한, 시각 t3으로부터 시각 t4 사이에, 처리실(1) 내의 처리 가스나 반응성 입자, 플루오로카본층(404), 중간층(405)의 형성 중에 생성된 생성물 등의 입자는, 제어부(40)로부터의 지령 신호에 따라서 조압 수단(14)으로 개도가 조절된 진공 배기 배관(16) 및 배기 수단(15)을 통해서 처리실(1) 외부에 배기된다. 또한, 웨이퍼(2) 이면과 스테이지(4) 상면 사이의 극간에의 He 가스의 공급이 정지됨과 함께, DC 전원(31)으로부터 정전 흡착 전극(30)에 공급되고 있던 직류 전력이 정지되어 웨이퍼(2)의 정전 흡착력이 해제 또는 저감되고, 밸브(52)가 열려서 극간 내의 He 가스가 외부에 배출되어 극간 내의 압력이 처리실(1) 내의 값과 같거나 그렇다고 간주할 수 있을 정도로 근사한 동등한 것으로 된다.
다음으로, 시각 t4에 있어서, 제어부(40)로부터의 지령 신호에 따라서, IR 램프용 전원(64)으로부터 IR 램프(62)에 전력이 출력 P1로 공급되고 IR 램프(62)로부터 적외선이 처리실(1) 내의 웨이퍼(2)에 방사된다. IR 램프(62)로부터 방사된 IR광은 IR광 투과창(74)를 투과해서 웨이퍼(2)에 조사되고 웨이퍼(2)가 가열되어 온도가 상승한다. 시각 t4로부터 소정의 시간(본 예에서는 10초) 후의 시각 t5에 웨이퍼(2)의 온도는 T2=50℃ 또는 이 이상의 값에 도달한다. 시각 t5에, 제어부(40)로부터의 지령 신호에 따라서, IR 램프용 전원(64)으로부터의 전력의 출력이 정지되어 IR 램프(62)로부터의 IR광의 조사가 정지된다.
본 예에서는, 시각 t4로부터 t5 사이에, 웨이퍼(2)의 온도가 -5℃로부터 50℃ 이상으로 승온함으로써, 플루오로카본층 CFx에 함유되는 불소 등의 입자를 플루오로카본층과의 경계를 통해서 텅스텐막에 확산시켜서 이들 막층 사이에 텅스텐이나 불소를 함유하는 중간층을 생성시킨다. 이 중간층의 막두께는, 당해 중간층의 형성의 초기에 있어서 IR 램프(62)에 의한 웨이퍼(2)를 가열하는 시간에 의존하여 그 시간이 클수록 두께가 증대하지만, 소정의 시간의 경과 후는 중간층의 형성의 양은 점감(漸減)해서 두께가 일정한 값에 점근(漸近)한다. 즉, 중간층의 가열에 의한 형성은 자기포화적으로 정지되는 특성을 갖고 있다.
또, 상기 웨이퍼(2)를 가열하는 공정에서는, 시각 t4로부터 t5 사이에 웨이퍼(2)를 가열해서 그 온도가 50℃ 또는 이 이상의 값에 도달한 후에 IR 램프(62)의 방사가 정지되었지만, IR 램프용 전원(64)의 출력을 일단 크게 한 후 저감시키는 것 등의 조절을 해서 소정의 시간만큼 웨이퍼(2)의 온도를 일정하게 유지해도 된다. 또한, 웨이퍼(2)는 웨이퍼 스테이지(4)의 위에 재치한 상태에서 가열되고 있었지만 스테이지(4) 내부에 수납되고 스테이지(4) 상면으로부터 선단을 위쪽으로 돌출 또는 아래쪽으로 침강하는 리프트핀을 이용해서 웨이퍼(2)를 웨이퍼 스테이지(4) 상면과 이간시켜서 유지시킨 상태에서 IR광을 조사해서 가열해도 된다. 이 경우는, IR 램프(62)로부터 방사되고, 웨이퍼(2)를 투과해서 스테이지(4) 내부에 배치된 파이버(92-2)에 도달한 광을 이용해서, 웨이퍼(2)의 온도를 측정해도 된다. 또한, 웨이퍼의 면내의 직경 방향의 온도 분포에 의거해, IR 램프(62-1, 62-2, 62-3)의 전력비를 제어하면 된다.
다음으로, 시각 t5에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 매스 플로 컨트롤러(50-1) 및 매스 플로 컨트롤러(50-2)의 동작에 의해 유량이 조절된 Ar 가스 및 He 가스의 각각이 처리실(1)의 내부 및 웨이퍼(2) 이면과 스테이지(4) 사이의 극간에 공급된다. He 가스가 공급됨에 의해, 웨이퍼(2)와 스테이지(4) 사이의 열전달이 촉진되고, 웨이퍼(2)의 온도는 온도 T2로부터 T1=-5℃까지 냉각된다. 또, 본 예에서는, 당해 냉각에 요한 시간은 20초였다.
다음으로, 제어부(40)로부터의 지령 신호에 따라서, 시각 t6에 있어서 복수의 매스 플로 컨트롤러(50) 내부의 매스 플로 컨트롤러(50-1, 50-2)의 동작에 의해서 유량이 조절된 O2 및 Ar 가스를 포함하는 처리 가스가 방전 영역(3)에 공급된다. 또한, 조압 수단(14)이 진공 배기 배관(16)의 유로의 개도를 조정해서, 산소를 포함하는 처리 가스의 공급량과 진공 배기 배관(16)으로부터의 배기의 양의 밸런스에 의해, 처리실(1) 및 석영 챔버(12)의 내부의 방전 영역(3)의 압력이 소정의 허용 범위 내의 값으로 조절된다. 이 상태에서, 시각 t7에 있어서, 제어부(40)로부터의 지령 신호에 따라서 고주파 전원(20)으로부터의 고주파 전력이 ICP 코일(34)에 공급되고(312의 상태), 석영 챔버(12) 내부의 방전 영역(3)에 산소를 포함하는 처리 가스를 이용한 플라스마(10)가 생성된다.
본 실시예에서는, 시각 t7에 고주파 전원(20)으로부터 출력되는 고주파 전력의 크기는 시각 t2의 출력과 같은 W2로 되어 있지만, 처리의 조건에 따라서 서로 다른 값으로 해도 된다. 또한, 본 예에서는 플라스마(10)가 생성되고 있는 동안에도 웨이퍼(2)의 온도를 생성 전과 동등한 T1=-5℃로 유지하기 위하여, IR 램프(62)를 동작시키는 전력은 공급되고 있지 않다.
이 상태에서, O2 가스 및 Ar 가스의 입자의 적어도 일부가 플라스마(10)에서 여기, 해리 혹은 전리화되고, 이온 등 하전 입자 또는 활성종 등의 반응성 입자가 형성된다. 또한, 방전 영역(3)에 있어서 형성된 중성의 가스 및 활성종 등의 반응성 입자는 슬릿판(78)에 형성된 슬릿 또는 관통 구멍을 통과해서 처리실(1)에 도입되어 웨이퍼(2) 표면에 공급된다. 산소의 라디칼을 포함하는 반응성 입자는 웨이퍼(2)의 플루오로카본층의 재료와 상호 작용을 일으켜서 휘발성을 가진 반응 생성물이 생성되고, 반응 생성물은 휘발되어 웨이퍼(2)의 표면으로부터 탈리함으로써 당해 표면으로부터 제거되는 것에 의해서, 도 6의 스텝 S606에 나타낸 플루오로카본층의 에칭 처리가 진행된다.
본 예에서는, 방전 영역(3) 내의 플라스마(10) 중에 생성되는 이온은, 슬릿판(78)이 가스의 유로(75) 내에 배치되어 있음에 의해, 처리실(1) 내에의 이동이 방해되어 웨이퍼(2)의 표면에 거의 입사하지 않는다. 이 때문에, 플루오로카본층을 제외하고 플라스마(10)에서 생성된 이온과 웨이퍼(2) 상의 막구조의 상호 작용이 저감되어 하지로서 남는 텅스텐막의 에칭의 진행이 억제된다.
한편, 플루오로카본층이 제거되는 양은, 산소라디칼을 포함하는 반응성 입자와 이들 층의 표면의 재료 사이의 상호 작용의 시간 및 상호 작용이 발생하고 있는 웨이퍼(2)의 표면의 온도에 의존하고, 이 시간이 길수록 커진다. 본 실시예에서는, 상호 작용이 발생하고 있는 시간은 방전 영역(3) 내에 플라스마가 형성되고 있는 시간과 같거나 그렇다고 간주할 수 있을 정도로 근사한 동등한 시간으로 된다.
발명자들의 검토에 의하면, 본 변형예의 웨이퍼(2)의 온도를 포함하는 처리의 조건 하에서는, 당해 시간이 10초를 경과하면, 도 6의 스텝 S602에 대응하는 시각 t2로부터 t3 사이의 처리의 공정에서 형성된 플루오로카본층의 거의 모두는 반응 생성물로 변화해서 막구조의 표면으로부터 탈리해서 제거된다. 또, 이 제거는 플루오로카본층이 없어지면 종료되므로, 시각 t7로부터의 스텝 S606의 공정은 자기포화적이라고 할 수 있다. 즉, 시각 t7에 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력의 공급이 개시되고 10초 또는 이 이후의 시각 t8까지의 사이에 플루오로카본층의 에칭이 자기포화적으로 종료된다.
시각 t8에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 고주파 전원(20)으로부터 ICP 코일(34)에의 고주파 전력의 출력이 정지됨과 함께 방전 영역(3)에의 O2 가스를 포함하는 처리 가스의 공급이 정지되어 방전부(3) 내부의 플라스마(10)의 형성이 정지된다. 또한, 제어부(40)로부터의 지령 신호에 따라서, 처리실(1) 내의 가스는 조압 수단(14)으로 개도가 조절된 진공 배기 배관(16) 및 배기 수단(15)을 통해서 처리실(1) 외부에 배기된다.
또한, 웨이퍼(2) 이면과 스테이지(4) 상면 사이의 극간에의 He 가스의 공급이 정지됨과 함께, DC 전원(31)으로부터 정전 흡착 전극(30)에 공급되고 있던 직류 전력이 정지되어 웨이퍼(2)의 정전 흡착력이 해제 또는 저감되고, 밸브(52)가 열려서 극간 내의 He 가스가 외부에 배출되어 극간 내의 압력이 처리실(1) 내의 값과 같거나 그렇다고 간주할 수 있을 정도로 근사한 동등한 것으로 된다. 이상의 공정은, 도 6의 스텝 S607에 대응한다.
또한, 시각 t9에 있어서, 제어부(40)로부터의 지령 신호에 따라서, IR 램프용 전원(64)으로부터 IR 램프(62)에 전력이 출력 P1로 공급되고 IR 램프(62)로부터 적외선이 처리실(1) 내의 웨이퍼(2)에 방사된다. IR 램프(62)로부터 방사된 IR광은 IR광 투과창(74)를 투과해서 웨이퍼(2)에 조사되고 웨이퍼(2)가 가열되어 온도가 상승한다. 본 예에서는, 시각 t9로부터 소정의 시간(본 예에서는 25초) 후에 웨이퍼(2)의 온도는 T3=150℃ 또는 이 이상의 값에 도달한다.
당해 소정의 시간 경과 후의 시각 t10에, 제어부(40)로부터의 지령 신호에 따라서, IR 램프용 전원(64)으로부터의 전력의 출력이 정지되어 IR 램프(62)로부터의 IR광의 조사가 정지된다. 웨이퍼(2)의 온도가 -5℃로부터 150℃ 이상으로 승온함으로써, 중간층의 재료가 분해되고, WFx나 WOxFy 등의 휘발성을 가진 물질이 생성된다. 본 예에서는, 시각 t9로부터 t10 사이의 웨이퍼(2)의 가열의 사이에, 거의 모든 텅스텐막 상에 형성된 중간층은 이들 물질로 변화해서 웨이퍼(2)의 텅스텐막의 표면으로부터 휘발 또는 탈리해서 텅스텐막 상으로부터 제거된다. 즉, 중간층의 가열에 의한 제거는 자기포화적으로 정지되는 특성을 갖고 있다.
또, 이 가열 공정에 있어서는, 웨이퍼(2)의 온도가 150℃ 이상에 도달한 후, IR 램프(62)의 방사를 정지시켰지만, 제어부(40)에 의해 IR 램프용 전원(64)의 출력을 일단 크게 한 후에 저감시키고, 소정의 시간만큼 웨이퍼(2)의 온도가 일정하게 되도록 해도 된다. 또한, 리프트핀 등을 이용해서 웨이퍼(2)를 웨이퍼 스테이지(4)의 상면 위쪽으로 이간시켜서 IR광에 의해 가열해도 된다. 또한, 이 경우는 IR 램프(62)로부터 방사되고 웨이퍼(2)를 투과하여 스테이지(4) 내부의 파이버(92-2)에 도달한 IR광을 이용해서, 웨이퍼(2)의 온도를 측정해도 된다. 또한, 웨이퍼의 면내의 직경 방향의 온도 분포에 의거해, IR 램프(62-1, 62-2, 62-3)의 전력의 크기 또는 이들의 비율을 제어하면 된다.
다음으로, 시각 t10에 있어서, 제어부(40)로부터의 지령 신호에 따라서, 매스 플로 컨트롤러(50-1) 및 매스 플로 컨트롤러(50-2)의 동작에 의해 유량이 조절된 Ar 가스 및 He 가스의 각각이 처리실(1)의 내부 및 웨이퍼(2) 이면과 스테이지(4) 사이의 극간에 공급된다. He 가스가 공급됨에 의해, 웨이퍼(2)와 스테이지(4) 사이의 열전달이 촉진되고, 웨이퍼(2)의 온도는 온도 T3으로부터 T1=-5℃까지 냉각된다. 또, 본 예에서는, 당해 냉각에 요한 시간은 30초였다. 이상의 공정이, 도 6의 S608에 대응한다.
또한, 시각 t10 이후의 시각 t11에서, 도 6에 있어서 설명한 바와 같이, 웨이퍼(2) 상의 텅스텐막의 에칭량 혹은 나머지 막두께가 원하는 값에 도달했는지 판정되고(스텝 S609에 대응), 판정 결과에 따라서 다음의 사이클의 개시 또는 웨이퍼(2)의 처리의 종료의 공정이 행해진다.
이상과 같이, C4F8 및 Ar 가스를 포함하는 처리 가스를 이용한 플라스마(10)를 형성해서 웨이퍼(2) 상면에 플루오로카본층을 형성하는 공정, IR 램프(62)를 이용해서 웨이퍼(2)를 가열해서 중간층을 형성하는 공정, O2 및 Ar 가스를 포함하는 처리 가스를 이용한 플라스마를 형성해서 플루오로카본층을 제거하는 공정, IR 램프(62)를 이용해서 웨이퍼(2)를 가열해서 중간층을 제거하는 공정으로 구성된 스텝 S601 내지 S609를 포함하는 하나의 사이클의 에칭 처리가 종료되었다. 본 예에 있어서의 1사이클당의 텅스텐막의 에칭량은 2㎚/사이클이었다. 예를 들면, 20㎚의 에칭량이 필요한 경우는, 상기한 하나의 사이클을 10회 반복해서 소기의 에칭량을 얻은 것을 제어부(40)가 검출하고 웨이퍼(2)의 텅스텐막의 에칭 처리가 종료되었다.
도 8은, 상기 실시예 및 변형예에 따른 웨이퍼의 처리 중에 있어서의 텅스텐을 포함하는 막을 포함하는 막구조의 변화의 개략을 모식적으로 나타내는 종단면도이다. 본 도면에 나타내는 막구조는, 도 9에 나타낸 것과 동일하다. 또한 마찬가지로, 막구조는 하지막(911) 상에 배치된 다결정 실리콘막(901)에 형성된 홈 내에 텅스텐막(902) 및 이산화실리콘막(903)이 번갈아 적층된 적층막을 상하로 관통해서 형성된 고어스펙트비의 홈(911)의 내측벽의 표면에 있어서, 이산화실리콘막(903)에 대하여 텅스텐막(902)만이 횡방향으로 선택적으로 에칭되는 공정을 나타내고 있다.
도 8의 (a)는, 에칭 처리가 개시되기 전의 막구조의 상태를 나타내고 있다. 도 8의 (b)는, 도 2에 나타내는 실시예의 스텝 S202 또는 도 6에 나타내는 변형예의 스텝 S602 내지 S604가 실시된 상태의 막구조를, 도 8의 (c)는, 도 2에 나타내는 스텝 S205 또는 도 6에 나타내는 스텝 S606 내지 S608이 실시된 상태의 막구조를 나타내고 있다. 도 8의 (d)는, 도 2 또는 도 6에 나타내는 공정의 1사이클이 복수 회 실시된 상태의 막구조를 나타내고 있다.
도 8의 (c)에 나타내는 바와 같이, 상기 실시예 및 변형예에서는, 텅스텐막(902)의 표면에 형성되는 중간층(405)이 형성되는 양(특히 두께)에 자기포화성을 갖는 특성 때문에, 플루오로카본층 형성과 중간층 형성 또한 플루오로카본층 제거와 중간층 제거를 조합한 1사이클을 종료한 시점에 있어서의 에칭량은, 홈(911)의 깊이 방향의 복수의 텅스텐막(902)에서 불균일이 억제되어, 보다 균일에 가까워져 있다. 이 때문에, 도 8의 (d)에 나타내는 상기 사이클을 복수 회 반복한 후의 에칭량의 홈(911)의 깊이 방향의 불균일도 억제되어, 보다 균일에 가까워진 에칭량의 분포를 얻을 수 있다. 또, 변형예에 있어서는, 1사이클당의 에칭량은, 요구되는 가공 치수에 따라서, 플루오로카본층(404)을 형성한 후에 행하는 IR 램프(62)를 이용한 웨이퍼(2)를 가열하는 공정의 시간의 길이를 증감함으로써 적절히 조절할 수 있다.
도 10은, 도 6에 나타내는 실시예에 따른 웨이퍼의 처리 중에 있어서의 플루오로카본층을 형성시키는 처리의 시간의 길이에 대한 1사이클당 에칭량의 변화를 나타내는 그래프이다. 파라미터로서 플루오로카본층을 형성하는 공정 후에 실시하는 IR 램프(62)를 이용한 웨이퍼(2)를 가열하는 시간을 이용해서, 당해 가열하는 시간마다 플루오로카본층을 형성시키는 처리의 시간의 변화에 대한 에칭량의 변화가 실선으로 나타나 있다.
본 도면에 나타내는 바와 같이, 플루오로카본층을 형성시키는 처리의 시간의 길이가 작은 경우에는 당해 시간의 길이가 증대하는데 수반해서 1사이클당의 에칭량은 증대하지만, 당해 처리의 시간의 길이를 더 크게 하면 에칭량은 점감해서 특정의 값에 점근하는 자기포화성을 갖는 것을 알 수 있다. 또한, IR 램프(62)에 의한 웨이퍼(2)를 가열하는 시간, 즉 가열의 양 또는 온도의 변화를 증대시키면, 1사이클당의 에칭량이 증대하는 것을 알 수 있다. 본 도면에 나타내는 결과로부터, 1사이클당의 에칭량은 웨이퍼(2)를 가열하는 시간의 증감에 의해 조절할 수 있는 것을 알 수 있다.
또한, 상기한 변형예에서는, 플루오로카본층을 형성하기 위한 처리 가스로서 C4F8 및 Ar 가스를 포함하는 것을 이용했지만, CH2F2 혹은 CH3F와 Ar을 포함하는 것 등, 다른 불소를 포함한 유기 가스를 이용하는 것도 가능하다. 또, 본 발명은, 상기한 예로 한정되는 것은 아니며, 다양한 변형예가 포함된다. 상기 실시예에서 나타낸 구성과 실질적으로 동일한 구성, 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성으로 치환해도 된다.
예를 들면 상기 변형예에서는, 플루오로카본층의 형성 후에, IR 램프(62)에 의한 웨이퍼(2)의 가열을 행했지만, 플루오로카본층의 형성과 IR 램프(62)에 의한 가열을 동시에 행해도 된다. 또한, 상기한 예에서는, 플루오로카본층을 제거하는 공정 후에 IR 램프(62)에 의한 웨이퍼(2)를 가열해서 중간층의 제거를 행했지만, 플루오로카본층의 제거와 IR 램프(62)의 웨이퍼(2)의 가열에 의한 중간층의 제거를 동시에 행해도 된다.
또한, 상기 도 1의 플라스마 처리 장치(100)에 있어서는, IR 램프(62)를 방전 영역(3)을 둘러싸는 석영 챔버(12)의 외주의 처리실(1) 위쪽의 진공 용기 외부에 배치했지만, 석영 챔버(12) 또는 진공 용기의 내부에 배치해도 된다. 또한, 상기한 예는 본 발명을 알기 쉽게 설명하기 위하여 상세히 설명한 것이며, 반드시 설명한 모든 구성을 구비하는 것으로 한정되는 것은 아니다.
1 : 처리실 2 : 웨이퍼
3 : 방전 영역 4 : 스테이지
5 : 샤워플레이트 6 : 천판
10 : 플라스마 11 : 베이스 챔버
12 : 석영 챔버 14 : 조압 수단
15 : 배기 수단 16 : 진공 배기 배관
17 : 가스 분산판 20 : 고주파 전원
22 : 정합기 25 : 고주파 컷 필터
30 : 정전 흡착용 전극 31 : DC 전원
34 : ICP 코일 38 : 칠러
39 : 냉매의 유로 40 : 제어부
41 : 연산부 50 : 매스 플로 컨트롤러
51 : 매스 플로 컨트롤러 제어부 52, 53, 54 : 밸브
60 : 용기 62 : IR 램프
63 : 반사판 64 : IR 램프용 전원
70 : 열전대 71 : 열전대 온도계
74 : 광 투과창 75 : 가스의 유로
78 : 슬릿판 81 : O링
92 : 광파이버 93 : 외부 IR광원
94 : 광로 스위치 95 : 광분배기
96 : 분광기 97 : 검출기
98 : 광멀티플렉서 100 : 플라스마 처리 장치
200 : 가스 공급 유량 210 : 방전 전력
220 : IR 램프 전력 230 : 정전 흡착 및 이면 He압
240 : 웨이퍼 온도 401 : 실리콘 기판
402 : 텅스텐막 403 : 활성종
404 : 플루오로카본층 405 : 중간층
406 : 반응 생성물

Claims (5)

  1. 처리실 내에 처리 대상인 웨이퍼를 배치하고, 상기 처리실 내에 불소를 포함하는 유기성 가스의 플라스마를 공급하여, 상기 웨이퍼 상면에 미리 형성된 텅스텐을 포함하는 처리 대상인 막층의 상면에 플루오로카본층을 퇴적시킴과 함께 당해 플루오로카본층과 상기 처리 대상인 막층 사이에 상기 처리 대상인 막층의 텅스텐 및 불소를 포함하고 자기포화성을 가진 중간층을 형성하는 제1 처리 공정과, 산소를 포함하는 가스를 이용해서 상기 처리실 내에 형성된 플라스마 중의 입자를 상기 처리 대상인 막층의 상면에 공급해서 상기 플루오로카본층 및 상기 중간층을 제거하는 제2 공정을 구비한 플라스마 처리 방법.
  2. 제1항에 있어서,
    상기 제1 공정이 상기 플루오로카본층을 퇴적시킨 후에 상기 웨이퍼의 상면을 가열해서 상기 자기포화성을 가진 중간층을 형성하는 공정을 포함하고, 상기 제2 공정이 상기 산소를 포함하는 가스를 이용한 플라스마 중의 입자를 공급해서 상기 플루오로카본층을 제거한 후에 상기 웨이퍼를 가열해서 상기 중간층을 제거하는 공정을 포함하는 플라스마 처리 방법.
  3. 제2항에 있어서,
    상기 제1 공정 또는 제2 공정에 있어서 적외선을 상기 웨이퍼 상면에 조사해서 당해 웨이퍼를 가열하는 플라스마 처리 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 제2 공정에 있어서 상기 플루오로카본층을 제거하는 공정 및 상기 웨이퍼를 가열해서 상기 중간층을 제거하는 공정을 포함하는 복수의 공정을 하나의 사이클로 하고 복수 회 당해 사이클을 반복하는 플라스마 처리 방법.
  5. 텅스텐막을 에칭하는 에칭 장치에 있어서, 처리실과, 상기 처리실 내에 설치되고, 표면의 적어도 일부에 텅스텐막을 갖는 피처리체와, 상기 피처리체를 재치(載置)하는 스테이지와, 상기 피처리체를 냉각하기 위한 냉각 수단과, 상기 처리실에 불소를 포함하는 유기 가스의 플라스마 및 산소 가스의 플라스마를 공급하기 위한 플라스마원과, 상기 처리실을 감압하기 위한 진공 펌프와, 상기 피처리체를 가열하기 위한 가열 수단을 갖는 것을 특징으로 하는 에칭 장치.
KR1020207004965A 2019-04-22 2019-04-22 플라스마 처리 방법 및 플라스마 처리 장치 KR102386601B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/016930 WO2020217266A1 (ja) 2019-04-22 2019-04-22 プラズマ処理方法およびプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20200125575A true KR20200125575A (ko) 2020-11-04
KR102386601B1 KR102386601B1 (ko) 2022-04-15

Family

ID=72941582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207004965A KR102386601B1 (ko) 2019-04-22 2019-04-22 플라스마 처리 방법 및 플라스마 처리 장치

Country Status (6)

Country Link
US (1) US11217454B2 (ko)
JP (1) JP6963097B2 (ko)
KR (1) KR102386601B1 (ko)
CN (1) CN112119485B (ko)
TW (1) TWI748360B (ko)
WO (1) WO2020217266A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230058000A (ko) * 2021-10-21 2023-05-02 주식회사 히타치하이테크 에칭 방법 및 에칭 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631589B2 (en) * 2021-05-04 2023-04-18 Applied Materials, Inc. Metal etch in high aspect-ratio features
US20240191348A1 (en) * 2021-07-19 2024-06-13 Hitachi High-Tech Corporation Semiconductor manufacturing apparatus and cleaning method of semiconductor manufacturing apparatus
CN114063479B (zh) * 2021-11-12 2024-01-23 华科电子股份有限公司 应用于蚀刻机的多路输出模块的射频电源控制方法及系统
US20240304456A1 (en) * 2022-03-07 2024-09-12 Hitachi High-Tech Corporation Plasma processing method
CN117296135A (zh) * 2022-04-26 2023-12-26 株式会社日立高新技术 等离子处理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254606A (ja) 1994-03-16 1995-10-03 Toshiba Corp 半導体装置の製造方法
JP2000091321A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 表面処理方法および装置
JP2005259839A (ja) 2004-03-10 2005-09-22 Nec Electronics Corp 半導体装置の製造方法
JP2016139792A (ja) * 2015-01-05 2016-08-04 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異方性タングステンエッチングのための方法および装置
JP2017063186A (ja) * 2015-08-19 2017-03-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ タングステンおよび他の金属の原子層エッチング
KR20170077839A (ko) * 2015-12-28 2017-07-06 에이에스엠 아이피 홀딩 비.브이. 기능기-함유 플루오로카본을 사용한 원자층 식각 방법
JP2019040932A (ja) * 2017-08-23 2019-03-14 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4923562A (en) * 1987-07-16 1990-05-08 Texas Instruments Incorporated Processing of etching refractory metals
US4838990A (en) * 1987-07-16 1989-06-13 Texas Instruments Incorporated Method for plasma etching tungsten
US5195045A (en) 1991-02-27 1993-03-16 Astec America, Inc. Automatic impedance matching apparatus and method
JPH0645326A (ja) * 1992-04-08 1994-02-18 Nec Corp 半導体装置の製造方法
US5712592A (en) 1995-03-06 1998-01-27 Applied Materials, Inc. RF plasma power supply combining technique for increased stability
US5770922A (en) 1996-07-22 1998-06-23 Eni Technologies, Inc. Baseband V-I probe
JP2894304B2 (ja) * 1996-12-20 1999-05-24 日本電気株式会社 半導体装置の製造方法
EP1018088A4 (en) 1997-09-17 2006-08-16 Tokyo Electron Ltd SYSTEM AND METHOD FOR CONTROLLING AND REGULATING PLASMA TREATMENTS
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
JP3565311B2 (ja) 1997-12-17 2004-09-15 アルプス電気株式会社 プラズマ処理装置
US6492277B1 (en) 1999-09-10 2002-12-10 Hitachi, Ltd. Specimen surface processing method and apparatus
US6265831B1 (en) 1999-03-31 2001-07-24 Lam Research Corporation Plasma processing method and apparatus with control of rf bias
JP2001185542A (ja) 1999-12-27 2001-07-06 Hitachi Ltd プラズマ処理装置及びそれを用いたプラズマ処理方法
JP3593492B2 (ja) 2000-06-13 2004-11-24 株式会社日立製作所 プラズマ処理方法
JP4819244B2 (ja) 2001-05-15 2011-11-24 東京エレクトロン株式会社 プラズマ処理装置
US6677711B2 (en) 2001-06-07 2004-01-13 Lam Research Corporation Plasma processor method and apparatus
US7084832B2 (en) 2001-10-09 2006-08-01 Plasma Control Systems, Llc Plasma production device and method and RF driver circuit with adjustable duty cycle
JP2003347278A (ja) 2002-05-23 2003-12-05 Hitachi Kokusai Electric Inc 基板処理装置、及び半導体装置の製造方法
US6919689B2 (en) 2002-09-26 2005-07-19 Lam Research Corporation Method for toolmatching and troubleshooting a plasma processing system
US7029536B2 (en) 2003-03-17 2006-04-18 Tokyo Electron Limited Processing system and method for treating a substrate
US7190119B2 (en) 2003-11-07 2007-03-13 Lam Research Corporation Methods and apparatus for optimizing a substrate in a plasma processing system
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
KR100710923B1 (ko) 2004-06-02 2007-04-23 동경 엘렉트론 주식회사 플라즈마 처리장치 및 임피던스 조정방법
US20060037704A1 (en) 2004-07-30 2006-02-23 Tokyo Electron Limited Plasma Processing apparatus and method
JP4699127B2 (ja) 2004-07-30 2011-06-08 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
CN1734712A (zh) 2004-07-30 2006-02-15 东京毅力科创株式会社 等离子体处理装置以及等离子体处理方法
JP4628900B2 (ja) 2005-08-24 2011-02-09 株式会社日立ハイテクノロジーズ プラズマ処理装置
KR100657762B1 (ko) * 2005-09-07 2006-12-14 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP5041713B2 (ja) 2006-03-13 2012-10-03 東京エレクトロン株式会社 エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体
US7645357B2 (en) 2006-04-24 2010-01-12 Applied Materials, Inc. Plasma reactor apparatus with a VHF capacitively coupled plasma source of variable frequency
JP4914119B2 (ja) 2006-05-31 2012-04-11 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP5426811B2 (ja) 2006-11-22 2014-02-26 パール工業株式会社 高周波電源装置
US8129283B2 (en) 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
JP4882824B2 (ja) 2007-03-27 2012-02-22 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP2010016124A (ja) 2008-07-02 2010-01-21 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9039911B2 (en) * 2012-08-27 2015-05-26 Lam Research Corporation Plasma-enhanced etching in an augmented plasma processing system
JP5808697B2 (ja) 2012-03-01 2015-11-10 株式会社日立ハイテクノロジーズ ドライエッチング装置及びドライエッチング方法
JP2014082354A (ja) 2012-10-17 2014-05-08 Hitachi High-Technologies Corp プラズマ処理装置
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
JP6078419B2 (ja) 2013-02-12 2017-02-08 株式会社日立ハイテクノロジーズ プラズマ処理装置の制御方法、プラズマ処理方法及びプラズマ処理装置
JP2015056519A (ja) 2013-09-12 2015-03-23 東京エレクトロン株式会社 エッチング方法、エッチング装置及び記憶媒体
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
JP2015185594A (ja) 2014-03-20 2015-10-22 株式会社日立ハイテクノロジーズ エッチング装置
US9418869B2 (en) 2014-07-29 2016-08-16 Lam Research Corporation Method to etch a tungsten containing layer
US9431268B2 (en) 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
KR101990332B1 (ko) * 2016-03-28 2019-06-18 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 방법 및 플라스마 처리 장치
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254606A (ja) 1994-03-16 1995-10-03 Toshiba Corp 半導体装置の製造方法
JP2000091321A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 表面処理方法および装置
JP2005259839A (ja) 2004-03-10 2005-09-22 Nec Electronics Corp 半導体装置の製造方法
JP2016139792A (ja) * 2015-01-05 2016-08-04 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異方性タングステンエッチングのための方法および装置
JP2017063186A (ja) * 2015-08-19 2017-03-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ タングステンおよび他の金属の原子層エッチング
KR20170077839A (ko) * 2015-12-28 2017-07-06 에이에스엠 아이피 홀딩 비.브이. 기능기-함유 플루오로카본을 사용한 원자층 식각 방법
JP2019040932A (ja) * 2017-08-23 2019-03-14 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Patrick Verdonck, Jacobus Swart, Guy Brasseur, and Pascal De Geyter, Journal of Electrochemical Society, vol.142, No.6, 1971(1995).

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230058000A (ko) * 2021-10-21 2023-05-02 주식회사 히타치하이테크 에칭 방법 및 에칭 장치

Also Published As

Publication number Publication date
US20210242030A1 (en) 2021-08-05
JP6963097B2 (ja) 2021-11-05
TW202040688A (zh) 2020-11-01
TWI748360B (zh) 2021-12-01
CN112119485B (zh) 2024-01-02
US11217454B2 (en) 2022-01-04
CN112119485A (zh) 2020-12-22
JPWO2020217266A1 (ja) 2021-05-06
WO2020217266A1 (ja) 2020-10-29
KR102386601B1 (ko) 2022-04-15

Similar Documents

Publication Publication Date Title
KR102386601B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US10325781B2 (en) Etching method and etching apparatus
US7989364B2 (en) Plasma oxidation processing method
KR102102264B1 (ko) 에칭 방법 및 에칭 장치
US11295960B1 (en) Etching method
KR20160030822A (ko) 플라즈마 처리 방법
KR20200096406A (ko) 에칭 방법 및 플라스마 처리 장치
WO2023152941A1 (ja) エッチング処理方法
US20240047222A1 (en) Etching method
JP7535175B2 (ja) エッチング方法
WO2023209982A1 (en) Etching method
KR101066972B1 (ko) 플라즈마처리장치 및 플라즈마처리방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant