JP2005259839A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005259839A JP2005259839A JP2004066723A JP2004066723A JP2005259839A JP 2005259839 A JP2005259839 A JP 2005259839A JP 2004066723 A JP2004066723 A JP 2004066723A JP 2004066723 A JP2004066723 A JP 2004066723A JP 2005259839 A JP2005259839 A JP 2005259839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- mask
- conductive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【構成】 基体上に、タングステン(W)を含有する導電性材料を用いたW膜を形成するW膜形成工程(S108)と、前記W膜形成工程(S108)により形成されたW膜の上にジルコニウム(Zr)を用いたZr膜を形成するZr膜形成工程(S110)
と、前記Zr膜形成工程(S110)により形成されたZr膜をマスクとして前記W膜をエッチングするW膜エッチング工程(S128)、を備えたことを特徴とする。
【選択図】 図1
Description
基体上に、WとMoとAlとのいずれかを含有する導電膜を形成する導電膜形成工程と、
前記導電膜形成工程により形成された導電膜の上にジルコニウム(Zr)を含有するZr含有膜を形成するZr含有膜形成工程と、
前記Zr含有膜形成工程により形成されたZr含有膜をマスクとして前記導電膜をエッチングする導電膜エッチング工程と、
を備えたことを特徴とする。
前記Zr含有膜形成工程により形成されたZr含有膜の上に反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜形成工程により形成された反射防止膜の上にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜をマスクとして前記反射防止膜をエッチングする反射防止膜エッチング工程と、
前記反射防止膜エッチング工程によりエッチングされなかった前記反射防止膜と前記反射防止膜のマスクとなった前記レジスト膜とをマスクとして前記Zr含有膜をエッチングするZr含有膜エッチング工程と、
を備え、
前記導電膜エッチング工程において、前記Zr含有膜の他に、さらに、前記Zr含有膜エッチング工程においてZr含有膜のマスクとなった前記反射防止膜と前記レジスト膜とをマスクとして前記導電膜をエッチングすることを特徴とする。
前記導電膜エッチング工程において、前記導電膜と共に、前記高融点金属窒化膜をエッチングすることを特徴とする。
前記導電膜形成工程により導電膜が形成される前記基体上には、シリコン酸化膜(SiO2膜)と前記SiO2膜の上に前記高誘電率材料(High−k)膜と前記High−k膜の上に窒化ジルコニウム(ZrN)膜とが形成されており、
前記半導体装置の製造方法は、さらに、前記導電膜エッチング工程において前記導電膜のマスクとなった前記Zr含有膜をエッチングする第2のZr含有膜エッチング工程を備え、
前記第2のZr含有膜エッチング工程において、BCl3を含有するエッチングガスを用いて、前記Zr含有膜と共に、前記基体に形成された前記High−k膜と前記ZrN膜とを前記導電膜をマスクとしてエッチングすることを特徴とする。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
本実施の形態では、特に、メタルゲート電極の製造方法の要部を説明する。図1において、本実施の形態では、SiO2膜を形成するSiO2膜形成工程(S102)、High−k膜を形成するHigh−k膜形成工程(S104)、TiN(窒化チタン)膜を形成するTiN膜形成工程(S106)、W膜を形成するW膜形成工程(S108)、Zr膜を形成するZr膜形成工程(S110)、反射防止膜を形成する反射防止膜形成工程(S112)、レジスト膜を塗布するレジスト膜塗布工程(S114)、レジスト膜を露光する露光工程(S116)、露光されたレジスト膜を現像する現像工程(S118)、反射防止膜をエッチングする反射防止膜エッチング工程(S120)、Zr膜をエッチングするZr膜エッチング工程(S122)、レジスト膜を除去するレジスト膜除去工程(S124)、反射防止膜を除去する反射防止膜除去工程(S126)、W膜とTiN膜とをエッチングするW,TiN膜エッチング工程(S128)、Zr膜とHigh−k膜とをエッチングするZr,High−k膜エッチング工程(S130)、SiO2膜をエッチングするSiO2膜エッチング工程(S132)という一連の工程を実施する。
図2に示すように、W膜は、エッチングレートが2.2nm/s(132nm/min)であるのに対し、Zr膜は、エッチングレートが3.3×10−2nm/s(2nm/min)〜5×10−2nm/s(3nm/min)である。したがって、Wに対するZrの選択比は、40以上であることがわかる。
図3に示すように、Wに対するZrの選択比は、40以上、Moに対するZrの選択比は、50程度、Alに対するZrの選択比は、推定値であるが50以上であることがわかる。
よって、図2,3に示されるように、Zrは、W、Mo、及びAlに対して十分な選択比を有していることがわかる。
図4では、図1のSiO2膜形成工程(S102)からZr膜形成工程(S110)までを示している。それ以降の工程は後述する。
図5では、図1の反射防止膜形成工程(S112)から現像工程(S118)までを示している。それ以降の工程は後述する。
図6では、図1の反射防止膜エッチング工程(S120)からレジスト膜除去工程(S124)までを示している。それ以降の工程は後述する。
図7において、装置300では、チャンバ306の内部にて下部電極302の上に半導体基板としてのウエハ100を設置する。ウエハ100は下部リング309の内側に設置する。そして、上部リング308内のガス噴出し板305からチャンバ306の内部にエッチングガスとなる混合ガスを供給し、真空ポンプ307により所定のチャンバ内圧力になるように真空引きされたチャンバ306の内部の上部電極301と下部電極302との間に高周波電源となる上部RF電源303を用いてプラズマを生成させる。一方、下部RF電源304を用いてイオンエネルギーを制御する。このように、プラズマを生成するRF電源とイオンエネルギーを制御するRF電源とが独立した方式のエッチング装置が望ましい。プラズマ生成するRF電源とイオンエネルギーを制御するRF電源が独立しない平行平板型RIE(ウエハが載置される側にのみRF電源がある)ではエッチレートを増加させるためにRFパワーを上げるとイオンエネルギーも上がるために選択比を確保することが困難であるが、独立した装置ではプラズマ生成のRFパワーを増加し、イオンエネルギー制御をおこなうRFパワーを抑えることにより容易に選択比を確保することが可能となる。
図8では、図1の反射防止膜除去工程(S126)からSiO2膜エッチング工程(S132)までを示している。
実施の形態1では、ゲート絶縁膜となるHigh−k膜103とW膜105との間にTiN膜104を形成していたが、材料としてZrNを用いてもよい。ZrNを用いても同様の効果が得られる。
本実施の形態2では、実施の形態1と同様、特に、メタルゲート電極の製造方法の要部を説明する。図9において、本実施の形態では、図1におけるTiN膜形成工程(S106)の代わりに、ZrN膜を形成するZrN膜形成工程(S902)、W,TiN膜エッチング工程(S128)の代わりに、W膜をエッチングするW膜エッチング工程(S904)、Zr,High−k膜エッチング工程(S130)の代わりに、Zr膜とHigh−k膜とZrN膜とをエッチングするZr,High−k,ZrN膜エッチング工程(S906)という工程を実施する。その他の工程は、図1と同様である。
図4(c)におけるTiN膜形成の代わりにZrN膜を形成した以外は、図4〜6と同様なので、説明を省略する。
図10では、図9の反射防止膜除去工程(S126)からSiO2膜エッチング工程(S132)までを示している。
図11は、実施の形態3における半導体装置の製造方法の要部を表すフローチャートである。
本実施の形態では、ゲート電極の幅が、例えば、50nm以下のような微細メタルゲート電極形成を行う場合に特に有効なメタルゲート電極の製造方法の要部を説明する。図11において、SiO2膜形成工程(S102)〜反射防止膜エッチング工程(S120)までは、図1と同様である。反射防止膜エッチング工程(S120)に続いて、等方エッチング工程(S1102)、Zr膜エッチング工程(S1104)、W膜とTiN膜とをエッチングするW,TiN膜エッチング工程(S1106)、レジスト膜を除去するレジスト膜除去工程(S1108)、反射防止膜を除去する反射防止膜除去工程(S1110)、Zr膜とHigh−k膜とをエッチングするZr,High−k膜エッチング工程(S1112)、SiO2膜をエッチングするSiO2膜エッチング工程(S1114)という一連の工程を実施する。
図12では、図11の反射防止膜エッチング工程(S120)からZr膜エッチング工程(S1104)までを示している。それ以降の工程は後述する。
図13では、図11のW,TiN膜エッチング工程(S1106)から反射防止膜除去工程(S1110)までを示している。それ以降の工程は後述する。
図14では、図11のZr,High−k膜エッチング工程(S1112)からSiO2膜エッチング工程(S1114)までを示している。
実施の形態3では、ゲート絶縁膜となるHigh−k膜103とW膜105との間にTiN膜104を形成していたが、実施の形態2と同様、材料としてZrNを用いてもよい。ZrNを用いても同様の効果が得られる。
本実施の形態4では、実施の形態3と同様、ゲート電極の幅が、例えば、50nm以下のような微細メタルゲート電極形成を行う場合に特に有効なメタルゲート電極の製造方法の要部を説明する。図15において、本実施の形態では、図11におけるTiN膜形成工程(S106)の代わりに、ZrN膜を形成するZrN膜形成工程(S1502)、W,TiN膜エッチング工程(S1106)の代わりに、W膜をエッチングするW膜エッチング工程(S1504)、Zr,High−k膜エッチング工程(S1506)の代わりに、Zr膜とHigh−k膜とZrN膜とをエッチングするZr,High−k,ZrN膜エッチング工程(S1506)という工程を実施する。その他の工程は、図11と同様である。
図12(r)までの工程は、TiN膜形成の代わりにZrN膜を形成した以外は、実施の形態3と同様なので、説明を省略する。
図16では、図15のW膜エッチング工程(S1504)から反射防止膜除去工程(S1110)までを示している。それ以降の工程は後述する。
図17では、図15のZr,High−k,ZrN膜エッチング工程(S1506)からSiO2膜エッチング工程(S1114)までを示している。
図18は、実施の形態5における半導体装置の製造方法の要部を表すフローチャートである。
本実施の形態では、特に、半導体装置の配線の製造方法の要部を説明する。図18において、本実施の形態では、開口部形成工程(S1802)、TiN、Ti膜を形成するTiN/Ti膜形成工程(S1804)、W膜を形成するW膜形成工程(S1806)、Zr膜を形成するZr膜形成工程(S1808)、Zr膜をエッチングするZr膜エッチング工程(S1810)、W膜とTiN/Ti膜とをエッチングするW,TiN/Ti膜エッチング工程(S1812)、Zr膜をエッチングするZr膜エッチング工程(S1814)という一連の工程を実施する。図18では、レジスト膜塗布工程、レジスト膜を露光する露光工程、露光されたレジスト膜を現像する現像工程等が省略されているが、上記実施の形態同様、必要に応じて各工程を有していることは言うまでもない。
図19では、図18の開口部形成工程(S1802)からZr膜形成工程(S1808)までを示している。それ以降の工程は後述する。
図19(a)において、開口部形成工程として、絶縁膜110に絶縁膜110の下層と後述する配線層との接続を図るためのビアを形成するための開口部150を形成する。形成する手法は、例えば、異方性エッチング法を用いる。異方性エッチング法を用いることで、基体101の面に対し、垂直に絶縁膜110をエッチングすることができる。ここでは、例えば、図7に示した反応性イオンエッチング(RIE)法による装置300を用いることができる。
図20では、図18のZr膜エッチング工程(S1810)からZr膜エッチング工程(S1814)までを示している。
図21では、Si基板上にゲート電極とビアが形成され、ビアの上に金属配線501が形成された半導体装置の一例を示している。
101 基体
102 SiO2膜
103 High−k膜
104 TiN膜
105 W膜
106 Zr膜
107 反射防止膜
108 レジスト膜
109 ZrN膜
150 開口部
300 装置
301 上部電極
302 下部電極
303 上部RF電源
304 下部RF電源
305 ガス噴出し板
306 チャンバ
307 真空ポンプ
308 上部リング
309 下部リング
Claims (7)
- 基体上に、タングステン(W)とモリブデン(Mo)とアルミニウム(Al)とのいずれかを含有する導電膜を形成する導電膜形成工程と、
前記導電膜形成工程により形成された導電膜の上にジルコニウム(Zr)を含有するZr含有膜を形成するZr含有膜形成工程と、
前記Zr含有膜形成工程により形成されたZr含有膜をマスクとして前記導電膜をエッチングする導電膜エッチング工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記Zr含有膜は、前記導電膜形成工程により形成された前記導電膜の膜厚に対し、1/40〜1/10の膜厚に形成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記半導体装置の製造方法は、さらに、
前記Zr含有膜形成工程により形成されたZr含有膜の上に反射防止膜を形成する反射防止膜形成工程と、
前記反射防止膜形成工程により形成された反射防止膜の上にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜をマスクとして前記反射防止膜をエッチングする反射防止膜エッチング工程と、
前記反射防止膜エッチング工程によりエッチングされなかった前記反射防止膜と前記反射防止膜のマスクとなった前記レジスト膜とをマスクとして前記Zr含有膜をエッチングするZr含有膜エッチング工程と、
を備え、
前記導電膜エッチング工程において、前記Zr含有膜の他に、さらに、前記Zr含有膜エッチング工程においてZr含有膜のマスクとなった前記反射防止膜と前記レジスト膜とをマスクとして前記導電膜をエッチングすることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記導電膜エッチング工程において、フッ素(F)と窒素(N)とを含有するエッチングガスを用いたことを特徴とする請求項1〜3のいずれか記載の半導体装置の製造方法。
- 前記Zr含有膜エッチング工程において、三塩化ホウ素(BCl3)を含有するエッチングガスを用いたことを特徴とする請求項3記載の半導体装置の製造方法。
- 前記導電膜形成工程により導電膜が形成される前記基体の表面には、高融点金属の窒化物を材料とした高融点金属窒化膜が形成されており、
前記導電膜エッチング工程において、前記導電膜と共に、前記高融点金属窒化膜をエッチングすることを特徴とする請求項1記載の半導体装置の製造方法。 - 前記導電膜は、WとMoとのいずれかを含有する導電性材料を用い、
前記導電膜形成工程により導電膜が形成される前記基体上には、シリコン酸化膜(SiO2膜)と前記SiO2膜の上に前記高誘電率材料(High−k)膜と前記High−k膜の上にZrN膜(ジルコニウム窒化膜)とが形成されており、
前記半導体装置の製造方法は、さらに、前記導電膜エッチング工程において前記導電膜のマスクとなった前記Zr含有膜をエッチングする第2のZr含有膜エッチング工程を備え、
前記第2のZr含有膜エッチング工程において、三塩化ホウ素(BCl3)を含有するエッチングガスを用いて、前記Zr含有膜と共に、前記基体に形成された前記High−k膜と前記ZrN膜とを前記導電膜をマスクとしてエッチングすることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066723A JP2005259839A (ja) | 2004-03-10 | 2004-03-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066723A JP2005259839A (ja) | 2004-03-10 | 2004-03-10 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005259839A true JP2005259839A (ja) | 2005-09-22 |
Family
ID=35085297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004066723A Pending JP2005259839A (ja) | 2004-03-10 | 2004-03-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005259839A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059805A (ja) * | 2007-08-30 | 2009-03-19 | Hitachi High-Technologies Corp | 半導体素子加工方法 |
KR20200125575A (ko) | 2019-04-22 | 2020-11-04 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
CN112242350A (zh) * | 2020-10-19 | 2021-01-19 | 西安文理学院 | 一种用于铜互连线的Al2O3/ZrN双层扩散阻挡层及其制备方法 |
WO2024171325A1 (ja) * | 2023-02-15 | 2024-08-22 | 株式会社日立ハイテク | プラズマ処理方法 |
-
2004
- 2004-03-10 JP JP2004066723A patent/JP2005259839A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009059805A (ja) * | 2007-08-30 | 2009-03-19 | Hitachi High-Technologies Corp | 半導体素子加工方法 |
KR20200125575A (ko) | 2019-04-22 | 2020-11-04 | 주식회사 히타치하이테크 | 플라스마 처리 방법 및 플라스마 처리 장치 |
US11217454B2 (en) | 2019-04-22 | 2022-01-04 | Hitachi High-Tech Corporation | Plasma processing method and etching apparatus |
CN112242350A (zh) * | 2020-10-19 | 2021-01-19 | 西安文理学院 | 一种用于铜互连线的Al2O3/ZrN双层扩散阻挡层及其制备方法 |
WO2024171325A1 (ja) * | 2023-02-15 | 2024-08-22 | 株式会社日立ハイテク | プラズマ処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI698929B (zh) | 半導體裝置的圖案化方法 | |
JP5492381B2 (ja) | ダブルパターニング工程を用いる半導体素子の微細パターン形成方法 | |
JP4398467B2 (ja) | 半導体装置の製造方法 | |
US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
US7473647B2 (en) | Method of forming pattern using fine pitch hard mask | |
KR100734464B1 (ko) | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 | |
US20070037101A1 (en) | Manufacture method for micro structure | |
JP2009076661A (ja) | 半導体装置の製造方法 | |
US20070202445A1 (en) | Method for manufacturing micro structure | |
JPH06275568A (ja) | ドライエッチング方法 | |
US10217633B2 (en) | Substantially defect-free polysilicon gate arrays | |
US5685950A (en) | Dry etching method | |
JPH11233495A (ja) | 半導体素子の多層膜の乾式エッチング方法 | |
JP3891087B2 (ja) | ポリシリコンエッチング方法 | |
JP2005259839A (ja) | 半導体装置の製造方法 | |
US20030134513A1 (en) | Methods of forming integrated circuitry, semiconductor processing methods, and processing method of forming MRAM circuitry | |
US7935635B2 (en) | Method of forming fine patterns of semiconductor devices using double patterning | |
CN115084035A (zh) | 半导体结构及其制备方法 | |
US20080113515A1 (en) | Methods of Forming Semiconductor Devices | |
US20060216890A1 (en) | Method of fabricating flash memory device | |
JP3565132B2 (ja) | ドライエッチングプロセスおよびそれを用いた半導体装置の製造方法 | |
US20240162043A1 (en) | Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification | |
JP3780657B2 (ja) | エッチング方法 | |
JP2002026020A (ja) | 半導体装置の製造方法 | |
JP2002110643A (ja) | エッチング方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |