KR20200096982A - 진보된 콘택 홀 패터닝 방법 - Google Patents
진보된 콘택 홀 패터닝 방법 Download PDFInfo
- Publication number
- KR20200096982A KR20200096982A KR1020207020710A KR20207020710A KR20200096982A KR 20200096982 A KR20200096982 A KR 20200096982A KR 1020207020710 A KR1020207020710 A KR 1020207020710A KR 20207020710 A KR20207020710 A KR 20207020710A KR 20200096982 A KR20200096982 A KR 20200096982A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- working surface
- conformal
- pillars
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000000059 patterning Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000000463 material Substances 0.000 claims abstract description 51
- 230000008569 process Effects 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 18
- 230000002829 reductive effect Effects 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 8
- 238000012546 transfer Methods 0.000 abstract description 6
- 238000010017 direct printing Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 62
- 238000009499 grossing Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 230000005855 radiation Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000007639 printing Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010382 chemical cross-linking Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 개시에서의 기술은 콘택 홀 및 다른 피처를 형성하기 위한 에칭 마스크를 형성하는 방법을 포함한다. 본 개시에서의 기술은, 종래의 직접 인쇄 포토리소그래피 방법에 비교하여 개선된 임계 치수 균일도 및 콘택 에지 거칠기를 갖는 콘택 홀 패턴을 생성하도록 반전 방법을 사용한다. 필라가 초기 구조물로서 인쇄된다. 초기 구조물은 평활도, 균일도, 및/또는 치수를 변경하도록 재성형된다. 필라 상에 컨포멀 막이 퇴적된다. 컨포멀 막은 금속 함유 재료를 포함할 수 있다. 기판의 작업 표면 상의 컨포멀 막을 남기면서 필라를 기판의 작업 표면까지 제거하는 평탄화 프로세스가 실행된다. 그 다음, 이 컨포멀 막은 추가의 패턴 전사를 위한 에칭 마스크로서 사용될 수 있다.
Description
본 출원은, 2018년 1월 5일 출원되어 발명의 명칭이 “Method of Advanced Contact Hole Patterning”인 미국 가특허 출원 번호 제62/614,244호의 이점을 주장하며, 이는 그 전체가 참조에 의해 여기에 포함된다.
여기에 개시된 기술은 마이크로제조에 관한 것으로, 특히 포토리소그래피에 관련된 것이다.
(포토리소그래피와 같은)재료 프로세싱 방법에 있어서, 패터닝된 층을 생성하는 것은, 통상적으로 기판의 표면에 포토레지스트와 같은 방사선 감지 재료의 얇은 층을 도포하는 것을 수반한다. 이 방사선 감지 재료는, 기판 상의 하부층(underlying layer)으로 패턴을 전사하거나 에칭하는 데에 사용될 수 있는 패터닝된 마스크로 변형된다. 방사선 감지 재료의 패터닝은 일반적으로, 예를 들어 포토리소그래피 시스템을 사용하여, 방사선 감지 재료에 레티클(및 관련 광학기기)을 통한 방사선 소스에 의한 노출을 수반한다. 이 노출은 방사선 감지 재료 내에 잠재(laten) 패턴을 생성하며, 이는 그 다음에 현상될 수 있다. 현상은, 토포그래픽(topographic) 또는 물리적 패턴을 생산하도록 방사선 감지 재료의 일부를 용해시키고 제거하는 것을 지칭한다. 예를 들어, 현상은 현상 용매를 사용하여 방사선 감지 재료의 조사된 영역(포지티브 포토레지스트의 경우) 또는 조사되지 않은 영역(네가티브 레지스트의 경우)의 제거를 포함할 수 있다. 그 다음, 토포그래픽 패턴은 후속 프로세싱을 위한 마스크 층으로서 기능할 수 있다.
포토리소그래피에 있어서, 포토레지스트에서의 콘택 홀의 인쇄는 피처(feature) 피치가 축소함에 따라 감소된 프로세스 윈도우를 나타낸다. 이 결과는, 마스크를 통해 통과할 수 있는 광자의 양 또는 수에 의해 부분적으로 영향받는다(특히, 사용되는 타겟 피치가 종래의 포토리소그래피 시스템의 분해능 한계일 때에). 예를 들어, 80nm 피치에 대한 40nm 콘택 홀 타겟 임계 치수(CD; critical dimension)에서, 콘택 홀은 웨이퍼에 걸쳐 점점 더 증가하는 고주파수로써 폐쇄되거나 변형된다. 단일 폐쇄된 홀의 결과로서 최종 제품 다이에서의 수율의 100% 손실을 초래하기 때문에, 이는 바람직하지 못하다.
로컬 임계 치수 균일도(LCDU; Local critical dimension uniformity)는 리소그래피 단계에서 정의되며 광자 수의 제곱근에 반비례한다. 따라서, 광자 수가 증가함에 따라, 패턴 선명도(pattern definition)는 개선되고 이론적으로 더 낮은 LCDU가 달성 가능하다. 하지만, 더 많은 광자를 사용하는 것은, 포토리소그래피 노광 툴(스캐너, 스텝퍼) 상의 상당히 더 긴 프로세싱 시간을 의미하며, 쓰루풋 감소를 의미한다. 포토리소그래피 툴 상에서 걸리는 시간이 제조 비용의 가장 큰 부분이기에, 이러한 툴 상의 시간을 감소시키는데 많은 노력이 소요된다.
여기에서의 기술은 콘택 홀을 형성하는 방법을 포함한다. 여기에서의 기술은, 종래의 직접 인쇄 포토리소그래피 방법에 비교하여, 개선된 LCDU 및 CER(Contact Edge Roughness)을 갖는 콘택 홀 패턴을 생성하도록 반전(reversal) 방법을 사용한다. 홀을 인쇄하는 대신, 필라(pillar)가 초기 구조물로서 인쇄된다. 홀 대신 필라를 인쇄(패터닝된 화학 방사선 노출)하는 것은, 최종 홀에 대하여 설계된 바와 동일 피치를 사용하지만 더 큰 스캐너 선량-바이어스(dose-bias)를 이용하는 것을 가능하게 한다. 이는 더 많은 광자를 사용하여 초기 피처를 인쇄하는 것을 가능하게 하며, 소정의 포토리소그래피 광원에 기인한 확률적 영향을 감소시킨다. 여기에서의 반전 기술로써, 초기 구조물이 패턴을 정의하도록 더 큰 최대 수 광자를 사용할 수 있기 때문에 최종 인쇄된 홀에서의 LCDU 및 CER의 영향이 감소될 수 있다.
하나의 실시예는 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법을 포함한다. 이 방법은, 기판의 작업 표면 상에 필라들(필라 구조물들)의 릴리프 패턴을 형성하는 것을 포함한다. 필라들은 기판의 작업 표면으로부터 돌출한다. 필라들의 프로파일을 라운딩(rounding)하거나, 필라들을 축소시키거나, 그리고/또는 필라들의 거칠기를 감소시킴으로써 필라들의 형상을 수정하는(modify) 재성형(reshaping) 프로세스가 실행된다. 기판 상에 제1 컨포멀 막이 퇴적되며, 제1 컨포멀 막은 하드마스크 재료 또는 금속 함유 재료를 포함할 수 있다. 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서 필라들을 기판의 작업 표면까지 제거하는 평탄화 프로세스가 실행된다. 그 다음, 이 컨포멀 막은 패턴 전사를 위한 에칭 마스크로서 사용될 수 있다.
물론, 명확하게 하기 위해 여기에 기재된 바와는 상이한 단계들의 설명 순서가 제시되었다. 일반적으로, 이들 단계는 임의의 적합한 순서로 수행될 수 있다. 또한, 여기에서의 다양한 특징, 기술, 구성 등의 각각이 본 개시의 상이한 곳에 설명되어 있을 수 있지만, 개념의 각각은 서로 독립적으로 또는 서로 조합하여 실행될 수 있는 것으로 의도된다. 따라서, 본 발명은 많은 다양한 방식들로 구현되고 보여질 수 있다.
이 요약 부분은 본 개시 또는 청구하는 발명의 모든 실시예 및/또는 점증적인 신규 양상을 명시한 것은 아님을 유의하자. 대신, 이 요약은 단지 다양한 실시예들의 예비 설명 및 종래 기술 이상의 신규성의 대응 포인트를 제공하는 것이다. 본 발명 및 실시예의 추가적인 세부사항 및/또는 가능한 관점에 대하여, 아래에 더 설명되는 바와 같은 본 개시의 상세한 설명 부분 및 대응하는 도면을 참조한다.
첨부 도면과 함께 고려되는 다음의 상세한 설명을 참조하여 본 발명의 다양한 실시예 및 이의 많은 동반 이점의 보다 완전한 인식이 용이하게 명백하게 될 것이다. 도면은 반드시 실축척대로 도시된 것이 아니며, 대신에 특징, 원리 및 개념을 예시하는 데에 중점을 둔다.
도 1은 여기에 개시된 실시예에 따른 프로세스 흐름을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 2는 재성형된 필라 구조물을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 3은 컨포멀하게 코팅된 필라 구조물을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 4는 컨포멀하게 코팅된 필라 구조물을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 5는 필라 구조물의 평탄화를 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 6은 에칭 패턴 전사를 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 7a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 7b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
도 8a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 8b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
도 9a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 9b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
도 10a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 10b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
도 1은 여기에 개시된 실시예에 따른 프로세스 흐름을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 2는 재성형된 필라 구조물을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 3은 컨포멀하게 코팅된 필라 구조물을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 4는 컨포멀하게 코팅된 필라 구조물을 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 5는 필라 구조물의 평탄화를 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 6은 에칭 패턴 전사를 도시한 예시적인 기판 세그먼트의 단면 사시도이다.
도 7a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 7b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
도 8a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 8b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
도 9a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 9b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
도 10a는 여기에 개시된 실시예에 따른 필라 구조물의 평면도이다.
도 10b는 여기에 개시된 실시예에 따른 필라 구조물의 측면도이다.
여기에서의 기술은 콘택 홀을 포함하는 다양한 구조물 및 피처의 마이크로제조를 위한 균일하고 정확한 패터닝을 위한 방법을 포함한다. 하나의 기술은, 릴리프 패턴에 초기 크기/형상 필라를 인쇄 및 형성한 다음, 그 필라를 수정하고, 에칭 마스크를 생성하기 위한 방법으로서 패턴을 반전하는 것을 포함한다. 예를 들어, 원하는 타겟 홀 치수에 비교하여, 더 큰 치수 필라 구조물이 기판 상의 포토레지스트의 층에 인쇄되며, 이는 그 다음 추가의 프로세싱을 용이하게 하도록 아래의 재료(예컨대, 카본 하드마스크)에 전사될 수 있다. 대안으로서, 아래의 층에 전사하기 전에, 포토레지스트로 형성된 필라가 사용/수정될 수 있다. 그 다음, 초기 크기 및 형상을 갖는 이 인쇄된 필라가 수정될 수 있다. 예를 들어, 필라는 더 작은 치수 필라 또는 범프 형상 구조물 및/또는 더 매끄러운(smooth) 필라 표면으로 리사이징 및/또는 재성형될 수 있다. 추가의 평활화(smoothing)는, 에칭 프로세스 동안 추가의 SiO2 함량이 구조물에 도입되게 할 에칭 프로세스 뿐만 아니라, 폴리머 구조의 부가의 화학적 가교 및 치밀화를 유도하도록 라디칼 종 노출을 사용하여 구현될 수 있다. 집적 방식이 기판의 상부 상에 코팅될 더 높은 온도의 막의 사용을 요구하는 경우, 카본 필라/범프가 또한 SiO2의 층 또는 다른 막 층으로 전사될 수 있다.
필라/범프 형성 다음에, 기판(필라 및 “플로어(floor)” 표면을 포함함)은 저온의 고선택성(highly-selective) 컨포멀 재료(하드마스크 재료)의 막으로 코팅된다. 이러한 막은, 하프늄 산화물, 붕소 질화물, 실리콘 질화물, 알루미늄 산화물, 티타늄 질화물, 및 높은 에칭 선택도를 갖는 다른 박막 재료를 사용하여 형성될 수 있다. 하드마스크 컨포멀 막의 형성 후에, 필라는 그의 얇은 쉘형 외측 구조와 함께, 기판(필라의 베이스)의 플로어에 도달할 때까지 기계적으로 평탄화된다. 이러한 평탄화는 화학 기계적 평탄화(CMP; Chemical Mechanical Planarization) 또는 평탄화 에칭 프로세스를 사용하여 실행될 수 있다. 다르게 말하자면, 돌출 범프는 필라의 베이스에 도달할 때까지 그라인딩 제거되거나 그라인딩 다운된다. 기판이 평탄화된 후에, 남은 필라 재료(예컨대, 카본 또는 산화물 코어)는 종래의 에칭으로 제거될 수 있으며, 이어서 아래의 하나 이상의 층으로 전사될 수 있는 고충실도(high fidelity) 콘택 홀을 남길 수 있다.
하나의 예시적인 실시예는 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법을 포함한다. 이제 도 1을 참조하면, 필라(110) 또는 필라 구조물의 릴리프 패턴이 기판(100)의 작업 표면(105) 상에 형성된다. 이러한 필라 구조물은 원통형, 정사각형, 육각형, 직사각형 등일 수 있다. 필라는 임의의 어레이 또는 공간적 설계로 이루어질 수 있다. 필라는 본질적으로 기판의 작업 표면 또는 플로어 표면으로부터 돌출한다. 이 릴리프 패턴은, 광의 패턴이 노출된 포토레지스트의 층일 수 있으며, 또는 후속 프로세싱을 위한 상이한 화학적 및 물리적 특성을 갖는 상이한 재료를 갖도록 릴리프 패턴이 전사되는 하부 층일 수 있다. 예를 들어, 특정 포토레지스트 재료는 후속 프로세싱에 대한 열 한계를 가질 수 있고, 그리하여 보다 내열성 재료가 사용될 수 있다.
그 다음, 재성형 프로세스가 실행된다. 이 재성형 프로세스는 필라의 형상을 수정한다. 여기에서의 재성형은 리사이징 및/또는 평활화 또는 다른 개선을 포함할 수 있다. 예를 들어, 이러한 수정 프로세스는, 필라의 폭과 높이 축소, 필라의 폭이나 높이 증가, 필라의 에지(표면) 거칠기 값의 감소, 및 필라의 형상 또는 필라의 상부 표면의 라운딩 중의 임의의 것을 포함할 수 있다. 일부 실시예에서, 재성형은 원통형을, 본질적으로 범프 형상인 반구체(semi-spherical) 구조로 수정하는 것을 포함할 수 있다.
이러한 재성형은 구조 자체의 충실도를 개선할 수 있다. 일부 실시예에서, 이는 여러 번의 에칭 및 퇴적 단계 사이클을 포함할 수 있는데, 복수의 퇴적이 자연적인 평활화 경향을 갖기 때문이다. 또다른 결과는, 폴리머 재료의 표면을 관통하는 라디칼 종의 조합으로부터 맨드릴 코어에 경화가 발생하여, 가교 밀도를 증가시켜 보다 견고한 템플릿 구조가 된다는 것이다. 증기 평활화와 같은 다른 평활화 기술도 또한 사용될 수 있다. 도 2는 필라를 축소시키는 재성형 프로세스 후의 예시적인 결과를 예시한다. 이는 재성형의 하나의 결과만 예시한 것이며 필라에 대해 하나 이상의 재성형 결과가 실행될 수 있다는 것을 유의하자. 예를 들어, 재성형은 도 7a 내지 도 8a로부터 예시된 바와 같은 평활화 동작을 포함할 수 있다. 또다른 예에서, 재성형은, 도 8b에 예시된 필라로 시작하여 도 10b에 예시된 범프 형상 필라로 종료되며 실행될 수 있는 라운딩 동작을 포함할 수 있다. 대안으로서, 결과는 도 9b에 예시된 바와 같은 부분 라운딩 및 평활화일 수 있다. 따라서, 주어진 마이크로제조 목표 또는 설계 사양에 따라 이용가능한 많은 재성형 동작이 존재한다.
개별 재성형 프로세스 단계는 매우 매끄럽고 균일한 범프 어레이가 될 때까지 계속될 수 있다(처음에 릴리프 패턴을 형성한 포토리소그래피 패턴보다 훨씬 더 균일함). 여기에서의 기술은, 수정된 필라 또는 범프가 대략 90도 각도를 가지며 하부 층 재료와의 접촉점에 어떠한 풋팅(footing)도 없을 때 보다 성공적이다.
이제 도 3을 참조하면, 선택적으로, 제1 계면 막(121)이 기판 상에 퇴적될 수 있다. 제1 계면 막(121)은 하드마스크 컨포멀 막의 배치 및 제거에 대하여 이점을 제공할 수 있다. 예를 들어, 후속 금속-함유 막에 대하여, 초기 필라 재료에 의해 제공되는 것보다 높은 열 버짓이 요구될 수 있다. 계면 재료는 등방성 에칭을 통해 제거가능한 것으로 선택될 수 있다. 제1 계면 막(121)으로서 사용하기 위한 예시적인 막은 산화물이다. 이러한 계면 막은 개별 나노미터에서 수십 나노미터까지 비교적 두껍거나 얇을 수 있다. 이러한 퇴적은 후속 전사를 위해 필라 구조물의 폭을 증가시키도록 사용될 수 있다.
도 4에서, 제1 컨포멀 막(131)이 기판 상에 퇴적된다. 예를 들어, 제1 컨포멀 막은 직접 필라 구조물 상에, 또는 이전에 컨포멀하게 퇴적된 제1 계면 막 상에 퇴적될 수 있다. 제1 컨포멀 막은 필라의 덮이지 않은 표면 및 기판의 작업 표면을 덮는다. 이 제1 컨포멀 막은 하드마스크 재료, 금속 함유 재료, 또는 아래의 재료에 비교하여 매우 높은 내에칭성(etch resistivity)을 갖는 다른 재료를 포함한다. 이러한 내에칭성은 필라 재료 또는 아래의 재료에 비교하여 100 대 1보다 클 수 있다. 막이 모든 표면(필라 구조물 및 플로어 또는 작업 표면) 상에 동일 두께로 퇴적되며, 그리하여 표면이 수평 경사를 갖든, 수직 경사를 갖든, 또는 각도지거나 라운딩된 경사를 갖든지간에 두께가 대략 동일하다는 점에서, 막은 컨포멀하다. 금속 막 또는 금속 함유 막을 사용하는 것은, 이러한 막이 원자층 퇴적(ALD; atomic layer deposition)에 의해 퇴적될 수 있고 높은 내에칭성을 제공하면서 매우 얇을 수 있기 때문에 유리하다. 이러한 얇은 막은 효과적인 반전 효과를 제공한다.
컨포멀 막의 하드마스크 재료는, 하프늄 산화물, 붕소 질화물, 실리콘 질화물, 알루미늄 산화물, 티타늄 산화물, 및 티타늄 질화물을 포함하지만 이에 한정되는 것은 아닌 많은 옵션들로부터 선택될 수 있다. 이는 이러한 막이 높은 선택도 비를 가질 수 있기 때문에 유리하다. 예를 들어, 카본을 에칭하기 위한 마스크로서 사용된 하프늄 산화물 스킨으로써, 선택도는 1000 대 1보다 더 클 수 있다. 이는 하프늄의 비교적 얇은 스킨 또는 층이 사용될 수 있음을 의미한다. 얇은 스킨을 사용하는 것은 또한 후속 제거에 유리할 수 있는데, 일부 금속 함유 막이 완전히 제거되지 않은 경우 패터닝과 연관된 문제(오염)를 야기할 수 있기 때문이다. 계면 막을 가지면 이러한 제거를 도울 수 있다. 예를 들어, 산화물 계면 막은 기상 에칭으로 충분히 제거될 수 있으며, 이는 하프늄도 또한 충분히 제거될 것임을 의미한다. 일부 실시예에서, 막 두께는 15 나노미터 미만일 수 있다.
필라 또는 범프가 이제 하나 이상의 컨포멀 막으로 덮이며, 패턴은 반전될 수 있다. 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서 기판의 상부 표면까지 필라를 제거하는 평탄화 프로세스가 실행된다. 이는 선택적 에칭 프로세스 또는 화학 기계적 연마(CMP) 프로세스를 사용하여 실행될 수 있다. CMP 단계는, 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서 기판의 작업 표면에 도달할 때까지 실행될 수 있다. 다르게 말하자면, CMP 프로세스는, 기판으로부터 코팅된 범프를 깍아내거나 그라인딩하면서 기판의 플로어 상의 하드마스크 재료를 남기도록 사용된다.
소정의 CMP 프로세스는, 예를 들어 기판의 작업 표면 상의 하드마스크 재료에 도달시 툴이 보고 있는 재료의 양 또는 저항의 증가를 검출한 후 엔드포인트를 가질 수 있다. 범프 자체는 기판이 평탄화됨에 따라 기판의 비교적 작은 단면을 점유할 수 있다. 범프를 제거하고 CMP 패드가 작업 표면과 같은 높이가 된 후에, 상당히 더 많은 저항이 있을 것으며 그리하여 CMP 프로세스가 정지될 수 있다. 상당한 저항 증가는 평탄화를 정지할 때의 명확한 신호를 제공한다. 다르게 말하자면, 평탄화 단계는 본질적으로, 필라가 제거된 곳의 덮이지 않은 하부 층 또는 필라 재료의 디스크를 갖는 하드마스크 스킨을 남기며, 기판으로부터 범프/필라를 플러시 절단한다. 도 5는 예시적인 결과를 예시한다.
결과는, 하드마스크 막이 이제 콘택 개구의 패터닝된 마스크를 형성한다는 것이다. 하드마스크 재료가 더 이상 필라/범프를 덮지 않으며, 콘택 패턴을 하나 이상의 하부 층으로 전사하도록 방향성(이방성) 에칭이 실행될 수 있다. 도 6은 남은 제1 컨포멀 막에 의해 정의된 패턴을 하부 층으로 전사한 후의 예시적인 결과를 예시한다. 하드마스크 재료 및 임의의 계면 막이 그 다음 후속 프로세싱을 위해 제거될 수 있다.
또다른 실시예는 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법을 포함한다. 필라 구조물의 릴리프 패턴이 기판의 작업 표면 상에 형성된다. 필라 구조물은 기판의 작업 표면에 수직으로 연장한다. 초기 거칠기 값에 비교하여 필라 구조물의 감소된 거칠기 값이 되도록 필라 구조물의 형상을 수정하는 재성형 프로세스가 실행된다. 필라 구조물 및 작업 표면을 컨포멀하게 코팅하는 제1 컨포멀 막이 기판 상에 퇴적된다. 제1 컨포멀 막은 금속 함유 재료를 포함한다. 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서, 필라 구조물 및 필라 구조물을 덮는 제1 컨포멀 막을, 기판의 작업 표면을 덮는 제1 컨포멀 막까지 기계적으로(다른 제거 메커니즘에 추가하여 적어도 기계적으로) 제거하는 평탄화 프로세스가 실행된다. 제1 컨포멀 막의 남은 부분은 하나 이상의 하부 층을 에칭하기 위한 에칭 마스크로서 사용된다.
또 다른 실시예에서, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법이 개시된다. 필라 구조물의 릴리프 패턴이 기판의 작업 표면 상에 형성된다. 필라 구조물은 기판의 작업 표면에 수직으로 연장한다. 재성형 프로세스 전의 임계 치수 균일도 값에 비교하여 증가된 로컬 임계 치수 균일도가 되도록 필라 구조물의 형상을 수정하는 재성형 프로세스가 실행된다. 재성형 프로세스를 실행한 후에, 필라 구조물 및 작업 표면을 컨포멀하게 코팅하는 제1 계면 막이 기판 상에 퇴적된다. 제1 계면 막을 퇴적한 후에, 필라 구조물 및 작업 표면을 컨포멀하게 코팅하는 제1 컨포멀 막이 기판 상에 퇴적된다. 제1 컨포멀 막은 15 나노미터 미만의 두께를 갖는 금속 함유 재료를 포함한다. 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서, 필라 구조물 및 필라 구조물을 덮는 제1 컨포멀 막을, 기판의 작업 표면을 덮는 제1 컨포멀 막까지 기계적으로 제거하는 평탄화 프로세스가 실행된다. 기계적 제거는 화학 작용을 포함할 수 있다. 남은 제1 컨포멀 막 또는 제1 컨포멀 막의 남은 부분은 하나 이상의 하부 층을 에칭하기 위한 에칭 마스크로서 사용된다.
계면 막 또는 복수의 막들이 사용될 때, 패터닝 프로세스 후의 결과인 재료의 링 또는 링들이 있을 수 있다는 것을 유의하자. 기판 상에 퇴적된 각각의 컨포멀 막은 수평 및 수직 표면 상에 퇴적되며, 필라의 베이스에서 전이(transition)를 가질 것이다. 플로어 재료의 상부 표면(필라의 베이스에서 마지막 퇴적된 컨포멀 막의 상부 표면)까지 평탄화가 일어나며, 임의의 추가의 컨포멀 막은 콘택 개구 내의 링으로서 덮이지 않거나 노출될 수 있다(반전된 필라). 일부 실시예에서, 마지막 퇴적된 컨포멀 막은, 콘택(들)을 정의하기 위한 원하는 마스크일 수 있고, 따라서 임의의 추가의 컨포멀 막 또는 재료의 링이 에칭 제거될 수 있다. 다른 실시예에서, 추가의 컨포멀 막은 내에칭성을 제공하도록 선택될 수 있고, 따라서 계면 막 또는 처음 퇴적된 컨포멀 막의 내경이 콘택 개구를 정의할 수 있으며, 이는 마지막 퇴적된 컨포멀 막에 의해 정의되는 것보다 더 작을 것이다. 따라서, 계면 또는 처음 도포된 컨포멀 막의 두께 또는 마지막 퇴적된(또는 유일하게 퇴적된) 컨포멀 막의 에지가 각각의 콘택 개구의 에지 거칠기를 제어할 수 있다.
컨포멀 퇴적은 매끄럽게 하는 경향을 가질 수 있기 때문에, 달성되는 결과는 매우 매끄러운 개구이다. 또다른 이점은, 종래에 사용되거나 원하는 것에 비교하여, 필라 형성을 위한 노출 단계에서 더 큰 선량이 사용될 수 있다는 것이다. 또한, 저해상도 스캐너 및 스텝퍼가 초기 인쇄에 사용될 수 있다. 추가적으로, 홀 대신에 필라를 인쇄하는 것은 더 나은 신호-대-잡음 비를 가져다줄 수 있다. 여기에서의 기술은 다양한 기술 노드와 함께 사용될 수 있다. 비한정적인 예로서, 최종 타겟 콘택 홀 CD가 140 nm 피치를 갖는 70 nm인 경우, 필라는 80 nm 이상에서 70 nm 치수까지 축소될 수 있다. 예를 들어, 필라의 시작 높이는 80 nm 정도일 수 있으며, 그 다음 약 35-60 nm 높이까지 라운딩 및 축소될 수 있다. 여기에서의 트리밍은 대략 임의의 최종 치수로 이어질 수 있다. 따라서, 매우 작고 균일하며 매끄러운 콘택 홀이 패터닝될 수 있다.
도 7 내지 도 10은 표면 거칠기를 감소시키기만을 위한 재형성/재성형에 비교하여 초기 구조물(예컨대, 필라)의 더 많은 재성형을 갖는 범프 형성을 예시한다. 도 7은 필라의 시작 패턴을 예시한다. 도 7a는 평면도이며, 도 7b는 측면도 또는 프로파일도이다. 도 7a는 필라의 측부에 대한 거칠기의 측정이 있다는 것을 예시함을 유의하자.
필라를 인쇄하거나 필라를 달리 형성한 후에, 에칭 축소 및 퇴적 성장의 순환(cyclical) 프로세스가 실행될 수 있고, 그리고/또는 별도의 표면 평활화 기술이 또한 실행될 수 있다. 도 8a 및 도 8b는 에칭 축소 프로세스의 예시적인 결과를 예시한다. 에칭 축소는 필라의 높이를 주로 축소시키기 위해 선택적으로 방향성일 수 있거나, 또는 높이 및 폭을 균일하게 축소시키도록 등방성일 수 있다는 것을 유의하자.
이제 도 9a 및 도 9b를 참조하면, 에칭 축소 단계 후에, 재료가 필라 상에 퇴적되는 퇴적 성장 단계가 실행될 수 있다. 이러한 퇴적은 평활화 및 라운딩에 대한 자연적인 경향을 가질 수 있다. 도 9b에서 필라는 라운딩된 형상을 갖기 시작한다는 것을 유의하자. 그 다음, 소정의 에칭 축소 단계 및 퇴적 단계가 순환될 수 있으며, 원하는 결과에 도달할 때까지 여러 번 또는 수 회 반복될 수 있다.
도 10a 및 도 10b는 에칭 및 퇴적 사이클링을 갖는 이러한 재성형의 예시적인 결과를 예시한다. 필라는 구체의 대략 반인 것으로 보일 수 있는 범프로 수정될 수 있다는 것을 유의하자. 높이 감소에 추가하여, 폭이 감소될 수 있다. 즉, 최종 구조물에 비교하여 초기 구조물은 폭이 감소될 수 있다. 따라서, 결과적인 더 작은 구조물은 무엇보다도 콘택 개구를 패터닝하기에 유리할 수 있다. 컨포멀 퇴적 단계 후에 범프의 반전을 돕도록 하부 층에의 접촉점에서 범프가 수직 각도를 갖는 것이 유리할 수 있다.
여기에서의 또다른 실시예에서, 필라가 형성되지만 재성형되지 않는다. 이 실시예에서, 이러한 필라 구조물의 프로세싱은, 산화물의 상향식 충전(bottom-up filling)을 퇴적함으로써 전체 필라를 봉지하고 개구 영역을 둘러싸는 것을 포함한다. 그 다음, 기판은 에칭 단계에 의해 그 다음 발굴되는(exhumed) 필라를 노출시키도록 다시 평탄화되거나, 또는 제2 에칭 단계에 의해 그 다음 발굴되는 프로세싱 후 필라를 노출시키도록 오버코트가 다시 에칭된다.
앞의 설명에서, 프로세싱 시스템의 특정 기하학 및 여기에 사용된 다양한 컴포넌트 및 프로세스의 기재와 같은 구체적인 세부사항들이 설명되었다. 그러나, 여기에서의 기술은 이들 구체적인 세부사항에서 벗어난 다른 실시예에서 실시될 수 있고, 이러한 세부사항은 설명을 위한 목적인 것이며 한정하는 것이 아님을 이해하여야 한다. 여기에 개시된 실시예는 첨부 도면을 참조하여 기재되었다. 마찬가지로, 설명을 위한 목적으로, 완전한 이해를 제공하기 위해 특정 수치, 재료 및 구성이 서술되었다. 그러나, 실시예는 이러한 구체적인 세부사항 없이도 실시될 수 있다. 실질적으로 동일한 기능 구성을 갖는 컴포넌트는 유사한 참조 문자로 표시되고, 따라서 임의의 중복 기재는 생략되었을 수 있다.
다양한 실시예를 이해하는 것을 돕도록 다양한 기술들이 복수의 개별 동작들로서 기재되었다. 기재의 순서는 이 동작들이 반드시 순서에 따라야 함을 의미하는 것으로 해석되어서는 안 된다. 실제로, 이들 동작은 제시된 순서대로 수행되지 않아도 된다. 기재된 동작들은 기재된 실시예와 상이한 순서로 수행될 수 있다. 추가의 실시예에서 다양한 추가의 동작이 수행될 수 있고 그리고/또는 기재된 동작들이 생략될 수도 있다.
여기에서 사용될 때에 “기판” 또는 “타겟 기판”은 일반적으로 본 발명에 따라 처리되고 있는 객체를 지칭한다. 기판은 디바이스, 구체적으로 반도체 또는 기타 전자 디바이스의 임의의 재료 부분 또는 구조물을 포함할 수 있고, 예를 들어 반도체 웨이퍼, 레티클과 같은 베이스 기판 구조물이거나 박막과 같이 베이스 기판 위에 있거나 이를 덮는 층일 수 있다. 따라서, 기판은 임의의 특정 베이스 구조물, 하부층 또는 상부층, 패터닝된 또는 패터닝되지 않은 것에 한정되지 않으며, 오히려 임의의 이러한 층 또는 베이스 구조물 그리고 층 및/또는 베이스 구조물의 임의의 조합을 포함하는 것을 고려할 수 있다. 기재는 기판의 특정 유형을 참조할 수 있지만, 이는 단지 설명을 위한 목적인 것이다.
당해 기술 분야에서의 숙련자는 또한, 본 발명의 동일 목적을 여전히 달성하면서 상기에 설명된 기술의 동작에 많은 변형이 행해질 수 있다는 것을 이해할 것이다. 이러한 변형은 본 개시의 범위 내에 포함되는 것으로 의도된다. 그리하여, 본 발명의 실시예의 전술한 기재는 한정하는 것으로 의도되지 않는다. 오히려 본 발명의 실시예에 대한 임의의 한정은 다음 청구항에서 제시된다.
Claims (18)
- 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법에 있어서,
기판의 작업 표면 상에 필라(pillar)들의 릴리프 패턴을 형성하는 단계 - 상기 필라들은 상기 기판의 작업 표면으로부터 돌출함 - ;
상기 필라들의 형상을 수정하는(modify) 재성형(reshaping) 프로세스를 실행하는 단계;
상기 기판 상에 제1 컨포멀(conformal) 막 - 상기 제1 컨포멀 막은 하드마스크 재료를 포함함 - 을 퇴적하는 단계; 및
상기 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서 상기 필라들을 상기 기판의 작업 표면까지 제거하는 평탄화 프로세스를 실행하는 단계
를 포함하는, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법. - 청구항 1에 있어서, 상기 재성형 프로세스를 실행하는 단계는, 상기 필라들의 폭 및 높이를 축소시키는 단계를 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 재성형 프로세스를 실행하는 단계는, 각각의 필라의 표면의 에지 거칠기 값을 감소시키는 단계를 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 재성형 프로세스를 실행하는 단계는, 각각의 필라 구조물의 상부 표면을 라운딩(rounding)하는 단계를 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 재성형 프로세스를 실행하는 단계는, 반구체(semi-spherical) 형상이 되도록 재료를 제거하는 단계를 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 제1 컨포멀 막은 15 나노미터 미만의 막 두께가 되도록 퇴적되는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 6에 있어서, 상기 제1 컨포멀 막은, 100 대 1보다 큰, 주어진 에천트 및 상기 필라들의 재료에 대한 내에칭성(etch resistivity)을 갖도록 선택되는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서,
상기 제1 컨포멀 막을 퇴적하기 전에, 제1 계면 막을 컨포멀하게 퇴적하는 단계를 더 포함하며, 상기 제1 컨포멀 막은 상기 제1 계면 막 상에 퇴적되는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법. - 청구항 8에 있어서, 상기 계면 막은 등방성 에칭을 통해 제거 가능한 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 제1 컨포멀 막은 상기 필라들의 덮이지 않은 표면 및 상기 기판의 작업 표면을 덮는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 제1 컨포멀 막의 하드마스크 재료는, 하프늄 산화물, 붕소 질화물, 실리콘 질화물, 알루미늄 산화물, 티타늄 산화물, 및 티타늄 질화물로 구성된 그룹으로부터 선택되는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 제1 컨포멀 막의 하드마스크 재료는 금속 함유 재료인 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 재성형 프로세스를 실행하는 단계는, 상기 필라들의 표면 거칠기 값을 감소시키는 단계를 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 재성형 프로세스를 실행하는 단계는, 상기 필라들을 원통형 형상으로부터 범프 형상으로 변경하는 단계를 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 청구항 1에 있어서, 상기 평탄화 프로세스를 실행하는 단계는, 상기 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서 상기 기판의 작업 표면에 도달할 때까지 화학 기계적 연마 단계를 실행하는 단계를 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법에 있어서,
기판의 작업 표면 상에 필라 구조물들의 릴리프 패턴을 형성하는 단계 - 상기 필라 구조물들은 상기 기판의 작업 표면에 수직으로 연장됨 - ;
초기 거칠기 값에 비교하여 상기 필라 구조물들의 감소된 거칠기 값이 되도록 상기 필라 구조물들의 형상을 수정하는 재성형 프로세스를 실행하는 단계;
상기 필라 구조물들 및 상기 작업 표면을 컨포멀하게 코팅하는 제1 컨포멀 막 - 상기 제1 컨포멀 막은 금속 함유 재료를 포함함 - 을 상기 기판 상에 퇴적하는 단계;
상기 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서, 상기 필라 구조물들 및 상기 필라 구조물들을 덮는 제1 컨포멀 막을, 상기 기판의 작업 표면을 덮는 제1 컨포멀 막까지, 기계적으로 제거하는 평탄화 프로세스를 실행하는 단계; 및
상기 제1 컨포멀 막의 남은 부분을 에칭 마스크로서 사용하여 하나 이상의 하부(underlying) 층을 에칭하는 단계
를 포함하는, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법. - 청구항 16에 있어서, 상기 필라 구조물들의 형상을 수정하는 것은, 상기 필라 구조물들의 폭을 축소시키는 것을 포함하는 것인, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
- 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법에 있어서,
기판의 작업 표면 상에 필라 구조물들의 릴리프 패턴을 형성하는 단계 - 상기 필라 구조물들은 상기 기판의 작업 표면에 수직으로 연장됨 - ;
재성형 프로세스 전의 임계 치수 균일도 값에 비교하여 증가된 로컬 임계 치수 균일도가 되도록 상기 필라 구조물들의 형상을 수정하는 상기 재성형 프로세스를 실행하는 단계;
상기 재성형 프로세스를 실행한 후에, 상기 필라 구조물들 및 상기 작업 표면을 컨포멀하게 코팅하는 제1 계면 막을 상기 기판 상에 퇴적하는 단계;
상기 제1 계면 막을 퇴적한 후에, 상기 필라 구조물들 및 상기 작업 표면을 컨포멀하게 코팅하는 제1 컨포멀 막 - 상기 제1 컨포멀 막은 15 나노미터 미만의 두께를 갖는 금속 함유 재료를 포함함 - 을 상기 기판 상에 퇴적하는 단계;
상기 기판의 작업 표면 상의 제1 컨포멀 막을 남기면서, 상기 필라 구조물들 및 상기 필라 구조물들을 덮는 제1 컨포멀 막을, 상기 기판의 작업 표면을 덮는 제1 컨포멀 막까지, 기계적으로 제거하는 평탄화 프로세스를 실행하는 단계; 및
상기 제1 컨포멀 막의 남은 부분을 에칭 마스크로서 사용하여 하나 이상의 하부 층을 에칭하는 단계
를 포함하는, 콘택 개구를 갖는 패터닝된 마스크를 형성하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862614244P | 2018-01-05 | 2018-01-05 | |
| US62/614,244 | 2018-01-05 | ||
| PCT/US2019/012359 WO2019136258A1 (en) | 2018-01-05 | 2019-01-04 | Method of advanced contact hole patterning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200096982A true KR20200096982A (ko) | 2020-08-14 |
| KR102462051B1 KR102462051B1 (ko) | 2022-11-01 |
Family
ID=67144015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207020710A KR102462051B1 (ko) | 2018-01-05 | 2019-01-04 | 진보된 콘택 홀 패터닝 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10734229B2 (ko) |
| KR (1) | KR102462051B1 (ko) |
| CN (1) | CN111542919B (ko) |
| TW (1) | TWI757574B (ko) |
| WO (1) | WO2019136258A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220127417A (ko) | 2021-03-10 | 2022-09-20 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170053455A (ko) * | 2015-11-06 | 2017-05-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 및 컨택 홀 형성 방법 |
| KR20170086509A (ko) * | 2014-11-25 | 2017-07-26 | 아이엠이씨 브이제트더블유 | 반도체 디바이스의 층 내 기둥 또는 구멍 구조들을 제조하는 방법, 그리고 연관된 반도체 구조 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7517796B2 (en) * | 2005-02-17 | 2009-04-14 | Sandisk 3D Llc | Method for patterning submicron pillars |
| KR100956601B1 (ko) * | 2008-03-25 | 2010-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 |
| KR100959724B1 (ko) * | 2008-05-21 | 2010-05-25 | 주식회사 동부하이텍 | 반도체 소자의 미세 컨택홀 패턴 형성 방법 |
| TWI449084B (zh) * | 2009-06-26 | 2014-08-11 | 羅門哈斯電子材料有限公司 | 形成電子裝置之方法 |
| JP5602414B2 (ja) * | 2009-11-05 | 2014-10-08 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法および半導体装置 |
| US9005877B2 (en) * | 2012-05-15 | 2015-04-14 | Tokyo Electron Limited | Method of forming patterns using block copolymers and articles thereof |
| US8883646B2 (en) * | 2012-08-06 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-assembled monolayer for pattern formation |
| JP6496320B2 (ja) * | 2013-12-30 | 2019-04-03 | キャノン・ナノテクノロジーズ・インコーポレーテッド | サブ２０ｎｍの図案の均一なインプリントパターン転写方法 |
| US9396958B2 (en) * | 2014-10-14 | 2016-07-19 | Tokyo Electron Limited | Self-aligned patterning using directed self-assembly of block copolymers |
| US9184060B1 (en) * | 2014-11-14 | 2015-11-10 | Lam Research Corporation | Plated metal hard mask for vertical NAND hole etch |
-
2019
- 2019-01-04 CN CN201980007134.7A patent/CN111542919B/zh active Active
- 2019-01-04 WO PCT/US2019/012359 patent/WO2019136258A1/en active Application Filing
- 2019-01-04 TW TW108100332A patent/TWI757574B/zh active
- 2019-01-04 US US16/240,310 patent/US10734229B2/en active Active
- 2019-01-04 KR KR1020207020710A patent/KR102462051B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170086509A (ko) * | 2014-11-25 | 2017-07-26 | 아이엠이씨 브이제트더블유 | 반도체 디바이스의 층 내 기둥 또는 구멍 구조들을 제조하는 방법, 그리고 연관된 반도체 구조 |
| KR20170053455A (ko) * | 2015-11-06 | 2017-05-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 및 컨택 홀 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111542919B (zh) | 2024-05-10 |
| US20190214256A1 (en) | 2019-07-11 |
| TWI757574B (zh) | 2022-03-11 |
| TW201939670A (zh) | 2019-10-01 |
| US10734229B2 (en) | 2020-08-04 |
| CN111542919A (zh) | 2020-08-14 |
| KR102462051B1 (ko) | 2022-11-01 |
| WO2019136258A1 (en) | 2019-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107112212B (zh) | 使用接枝聚合物材料图案化基底 | |
| US11107682B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
| TWI620995B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| TWI625764B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| KR101860251B1 (ko) | 평탄화를 위해 기판을 패터닝하는 방법 | |
| KR102296805B1 (ko) | 다중 재료를 갖는 층을 사용하여 기판을 패터닝하는 방법 | |
| TWI633583B (zh) | 形成記憶體fin圖案的方法與系統 | |
| JP2018531506A6 (ja) | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 | |
| TWI585822B (zh) | 基板上之接觸窗開口的圖案化方法 | |
| US9263297B2 (en) | Method for self-aligned double patterning without atomic layer deposition | |
| US10332744B2 (en) | Method for patterning a substrate using a layer with multiple materials | |
| KR102230086B1 (ko) | 분해능이하 기판 패터닝 방법 | |
| KR102462051B1 (ko) | 진보된 콘택 홀 패터닝 방법 | |
| KR20220039755A (ko) | 웨이퍼 상의 패턴 밀도를 증가시키기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |