TW201939670A - 先進接觸孔圖案化方法 - Google Patents
先進接觸孔圖案化方法 Download PDFInfo
- Publication number
- TW201939670A TW201939670A TW108100332A TW108100332A TW201939670A TW 201939670 A TW201939670 A TW 201939670A TW 108100332 A TW108100332 A TW 108100332A TW 108100332 A TW108100332 A TW 108100332A TW 201939670 A TW201939670 A TW 201939670A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- conformal film
- forming
- working surface
- window opening
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 238000000059 patterning Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000007493 shaping process Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 5
- 238000009966 trimming Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 claims description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 2
- 238000012546 transfer Methods 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 74
- 239000010410 layer Substances 0.000 description 29
- 238000012545 processing Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000005855 radiation Effects 0.000 description 8
- 238000001459 lithography Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000009499 grossing Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 238000007639 printing Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005459 micromachining Methods 0.000 description 2
- 150000003254 radicals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010382 chemical cross-linking Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- DYIZHKNUQPHNJY-UHFFFAOYSA-N oxorhenium Chemical compound [Re]=O DYIZHKNUQPHNJY-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910003449 rhenium oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本文之技術包含用以形成接觸孔及其他特徵部之蝕刻遮罩形成方法。相較於習知的直接印製微影方法，本文之技術使用反轉方法，俾產生具有經改善之臨界尺寸均勻度及接觸窗邊緣粗糙度的接觸孔圖案。將柱體印製為初始結構。將初始結構整形以改變平滑度、均勻度、及/或尺寸。在柱體上沉積保形膜。保形膜可包含含金屬材料。執行一平坦化處理，其將柱體往下移除至基板之工作表面，在基板之工作表面上留下保形膜。此保形膜可接著用作蝕刻遮罩，以用於額外的圖案轉移。
Description
[相關申請案的交互參照]本申請案主張2018年1月5日提交的案名為「Method of Advanced Contact Hole Patterning」的美國臨時專利申請案第62/614,244號的權益，在此將全文引入以供參照。
本發明係關於微加工，特別係關於微影技術。
在材料處理方法中(例如微影)，圖案化層之產生通常涉及將輻射敏感材料(例如光阻)薄層塗佈於基板表面。此輻射敏感材料被轉化為圖案化遮罩，其可用於蝕刻基板上之下層、或將圖案轉移至基板上之下層中。輻射敏感材料之圖案化通常涉及：利用例如微影系統以透過光罩(及相關光學元件)使輻射源曝光於輻射敏感材料上。此曝光在輻射敏感材料內產生潛在圖案，接著可使該潛在圖案顯影。顯影指涉溶解並移除輻射敏感材料之一部分，以產生形貌或實體圖案。例如，顯影可包含使用顯影溶劑以移除輻射敏感材料的經照射區域(在正型光阻之情況下)、或未經照射之區域(在負型光阻之情況下)。形貌圖案可接著作為用於後續處理的遮罩層。
在微影技術中，隨著特徵部節距縮小，光阻中接觸孔之印製顯現出減小的製程窗。此結果係部分地受到可通過遮罩之光子的數目或數量所影響，特別係當所用之目標節距處於習知微影系統之解析度限制時。例如，在80 nm 節距之40 nm接觸孔目標臨界尺寸(CD)中，接觸孔在整個晶圓上有更高的發生率為閉合的或畸形的。此為不樂見的，因為單個閉合孔洞導致最終產品晶粒中之100%的良率損失。
局部臨界尺寸均勻度(LCDU)係在微影步驟中加以定義，且係與光子數之平方根呈反向關係。因此，隨著光子數增加，圖案定義改善，且理論上可獲得較低的LCDU。然而，使用較多光子表示在微影曝光工具(掃瞄器、步進器)上的處理時間明顯較長，其意味著產能減小。由於花費於微影工具上的時間為微加工之成本的最大部分，因此花費大量努力以減少在此等工具上的時間。
本文之技術包含接觸孔之形成方法。相較於習知的直接印製微影方法，本文之技術使用反轉方法，俾產生具有經改善之LCDU及CER(接觸窗邊緣粗糙度)的接觸孔圖案。將柱體印製為初始結構，而非印製孔洞。印製(圖案化之光化輻射曝光)柱體(而非孔洞)使得能夠使用相同於針對最終孔洞所設計者的節距，但有較大的掃瞄器用量偏差。此容許利用較多光子以印製初始特徵部，其使得受既定微影光源所影響的機率性效應減少。利用本文的反轉技術，可使最終印製孔洞中的LCDU及CER之影響減小，因為初始結構可使用更大的最大數目光子以定義圖案。
一實施例包含一種形成具有接觸窗開口的圖案化遮罩之方法。此方法包含在一基板之工作表面上形成柱體(柱體結構)的起伏圖案。該等柱體自該基板之該工作表面突出。執行一整形處理，其透過使該等柱體之輪廓圓化、或使該等柱體縮小、及/或使該等柱體之粗糙度減小而修整該等柱體的形狀。在該基板上沉積第一保形膜，該第一保形膜可包含硬遮罩材料或含金屬材料。執行一平坦化處理，其將柱體往下移除至該基板之該工作表面，在該基板之該工作表面上留下該第一保形膜。此保形膜可接著用作蝕刻遮罩以用於圖案轉移。
當然，本文所述之不同步驟的討論順序已為了清楚解釋而呈現。一般而言，可以任何適當順序執行這些步驟。此外，雖然本文之每個不同特徵、技術、構造等可於本揭露內容的不同地方討論，擬使每個概念可各自單獨或互相組合而執行。因此，可以許多不同方式實施及分析本發明。
應注意此發明內容之章節並未指明本發明或申請專利範圍之所有實施例及/或漸增之新穎態樣。而應為，此發明內容僅提供不同實施例及相對於習知技術之新穎性對應點的初步討論。關於本發明及實施例之額外的細節及/或可能的觀點，讀者將被導向如下進一步討論之本發明的實施方式之章節及對應之圖式。
本文之技術包含均勻且精確圖案化之方法，其用於包含接觸孔之各種結構與特徵部之微加工。一技術包含在起伏圖案中印製及形成初始尺寸/形狀之柱體、且接著修整該柱體並將圖案反轉，以作為蝕刻遮罩之產生方法。例如，將較大尺寸的柱體結構(與期望的目標孔洞尺寸相比)印製於基板上之光阻層中，該柱體結構可接著被轉移至底下材料(例如碳硬遮罩)，以促進額外的處理。或者，由光阻所形成之柱體可在轉移至下層之前加以使用/修整。可接著對具有初始尺寸及形狀的此印製柱體進行修整。例如，可將柱體調整大小及/或整形為較小尺寸之柱體或凸塊形之結構、及/或較平滑之柱體表面。可利用蝕刻處理以實現額外的平滑化，其具有在蝕刻處理期間被導入該結構的額外SiO2含量、以及自由基物種暴露，俾引起聚合物結構之進一步化學交聯及緻密化。若該整合架構需要使用較高溫膜層塗佈於結構之頂部，則碳柱體/凸塊亦可被轉移至結構下方的SiO2層或其他膜層中。
在柱體/凸塊形成之後，利用低溫、高選擇性保形材料(硬遮罩材料)的膜層來塗佈基板(包含柱體及「底面」表面)。可使用鉿氧化物、硼氮化物、矽氮化物、鋁氧化物、鈦氮化物、及具有高蝕刻選擇性的其他薄膜材料以形成此類膜層。在形成硬遮罩保形膜之後，以機械方式使柱體及其薄殼外結構平坦化，直到到達基板底面(柱體基底)為止。可利用化學機械研磨(CMP)或平坦化蝕刻處理以執行此等平坦化。換言之，突出的凸塊被磨除或往下磨直到到達柱體基底為止。在使基板平坦化之後，可利用習知蝕刻以將剩餘的柱體材料(例如碳或氧化物核心)移除，留下高保真度的接觸孔，其可接著被轉移至下方的一或更多層中。
一範例實施例包含具有接觸窗開口之圖案化遮罩的形成方法。現參照圖1，柱體110或柱體結構的起伏圖案係形成於基板100之工作表面105上。此等柱體結構可為圓柱形、正方形、或矩形。該等柱體本質上從基板的工作表面或底表面突出。此起伏圖案可為光阻層(其中曝光於光圖案)、或可為下層，起伏圖案被轉移進入該下層以具有不同化學與物理性質的不同材料，俾用於後續處理。例如，某些光阻材料對後續處理可能具有熱限制，因此可使用更為耐熱的材料。
接著執行整形處理。此整形處理對柱體形狀進行修整。此處的整形可包含調整大小及/或平滑化、或其他改良。例如，此等修整處理可包含以下各者之任一者：使柱體的寬度與高度縮小、使柱體的寬度與高度增加、使柱體的邊緣(表面)粗糙度值減小、以及使柱體或柱體上表面的形狀圓化。在一些實施例中，整形可包含將圓柱體修整為半球形結構，其本質上為凸塊形狀。
此等整形可改善結構本身的保真度。在一些實施例中，此可包含若干蝕刻及沉積步驟循環，因為多重沉積具有固有的平滑化傾向性。另一結果為：心軸核心發生硬化，其歸因於穿透聚合物材料表面的自由基物種之結合，其使交聯密度增加而引致更為穩健的模板結構。亦可使用其他的平滑化技術，例如蒸汽平滑化。圖2顯示在柱體結構的一些初始平滑化及縮小之後的結果。
可繼續進行個別的整形處理步驟，直到產生非常平滑且均勻的凸塊陣列為止，其甚至比最初形成起伏圖案的微影圖案更均勻。本文的技術在以下情況時係更為成功的：經修整之柱體或凸塊在與下層材料之接觸點處具有約90度之角度且沒有基腳(footing)。
現參照圖3，可選用性地將第一界面膜121沉積於基板上。第一界面膜121可為硬遮罩保形膜之設置與移除提供益處。例如，對於後續的含金屬膜，可能需要比由初始的柱體材料所提供之熱預算更高的熱預算。可選擇可經由等向性蝕刻而移除的界面材料。用作第一界面膜121的範例膜層為氧化物。此類界面膜可為相對厚或薄的，由數奈米至數十奈米。此等沉積可用以使柱體結構的寬度增加，以用於後續的轉移。
在圖4中，將第一保形膜131沉積於基板上。例如，可直接將第一保形膜沉積於柱體結構上、或沉積於先前所保形沉積的第一界面膜上。第一保形膜覆蓋柱體及基板工作表面的未覆蓋表面。此第一保形膜包含硬遮罩材料、含金屬材料、或相較於底下材料而具有非常高之耐蝕性的其他材料。與柱體材料或底下材料相比，此等耐蝕性可為大於100比1。該膜係保形的，因為該膜在所有表面(柱體結構及底面或工作表面)上以相同厚度沉積，因此無論表面具有水平坡、垂直坡、或斜向或圓形坡，厚度皆係大致相同的。使用金屬膜或含金屬膜係有利的，因為此類膜可透過原子層沉積(ALD)而加以沉積，且可為非常薄，同時提供高蝕刻選擇性。此類薄膜提供有效的反轉效應。
保形膜之硬遮罩材料可選自許多選項，其包括(但不限於)鉿氧化物、硼氮化物、矽氮化物、鋁氧化物、鈦氧化物、及鈦氮化物。此為有益的，因為此類膜可具有高選擇性比。例如，在鉿氧化物表層用作遮罩以蝕刻碳之情況下，選擇性可為大於1000比1。此表示可使用相對薄的鉿氧化物表層或膜層。使用薄表層亦可有利於後續的移除，因為有些含金屬膜若未被完全移除則可能造成圖案化之問題(汙染)。具有界面膜可協助此等移除。例如，利用氣相蝕刻可將氧化物界面膜完全移除，其表示鉿氧化物亦會被完全移除。在一些實施例中，膜厚度可小於15奈米。
由於柱體或凸塊現由一或更多保形膜所覆蓋，因此可將圖案反轉。執行平坦化處理，其將柱體往下移除至基板上表面，於基板之工作表面上留下第一保形膜。此可利用選擇性蝕刻處理或化學機械研磨(CMP)處理而加以執行。可執行CMP步驟直到到達基板之工作表面為止，於基板之工作表面上留下第一保形膜。換言之，CMP處理係用以從基板上刮下或研磨經塗佈之凸塊，同時在基板之底面上留下硬遮罩材料。
既定的CMP處理可具有一終點，例如當到達基板工作表面上的硬遮罩材料時，在偵測到阻力或材料量增加之後(工具所感知)。當基板被平坦化時，凸塊本身可佔據基板之相對小的截面。在將凸塊移除且CMP墊與工作表面齊平之後，會有明顯更大的阻力，因此可使CMP處理停止。阻力顯著增加提供了何時停止平坦化的明確信號。換言之，平坦化步驟本質上從基板上將凸塊/柱體齊平地切割，留下硬遮罩表層，其中盤形柱體材料或下層在柱體被移除之處係未被覆蓋的。圖5顯示範例結果。
結果為，此時硬遮罩膜形成接觸窗開口的圖案化遮罩。由於硬遮罩材料不再覆蓋凸塊/柱體，故可執行方向性(異向性)蝕刻以將接觸窗圖案轉移至一或更多下層中。圖6顯示將由剩餘第一保形膜所界定之圖案轉移至下層中之後的範例結果。接著可將硬遮罩材料及任何界面膜移除，以進行後續處理。
另一實施例包含一種形成具有接觸窗開口的圖案化遮罩之方法。在一基板之工作表面上形成柱體結構的起伏圖案。該等柱體結構垂直於基板之工作表面而延伸。執行一整形處理，其修整柱體結構的形狀，使得柱體結構的粗糙度值相比於初始粗糙度值而減小。在基板上沉積保形地塗佈柱體結構及工作表面的第一保形膜。該第一保形膜包含含金屬材料。執行一平坦化處理，其以機械方式(至少以機械方式(除了其他移除機制之外))將柱體結構及覆蓋柱體結構的第一保形膜往下移除至覆蓋基板之工作表面的第一保形膜，在基板之工作表面上留下第一保形膜。該第一保形膜的剩餘部分係用作蝕刻遮罩，俾蝕刻一或更多下層。
在又另一實施例中，揭示一種形成具有接觸窗開口的圖案化遮罩之方法。在一基板之工作表面上形成柱體結構的起伏圖案。該等柱體結構垂直於基板之工作表面而延伸。執行一整形處理，其修整柱體結構的形狀，使得局部臨界尺寸均勻度值相比於在該整形處理之前的臨界尺寸均勻度值而增加。在執行該整形處理之後，在基板上沉積保形地塗佈柱體結構及工作表面的第一界面膜。在沉積該第一界面膜之後，在基板上沉積保形地塗佈柱體結構及工作表面的第一保形膜。該第一保形膜包含具有小於15奈米之厚度的含金屬材料。執行一平坦化處理，其以機械方式將柱體結構及覆蓋柱體結構的第一保形膜往下移除至覆蓋基板之工作表面的第一保形膜，在基板之工作表面上留下第一保形膜。機械式移除可包含化學作用。剩餘的第一保形膜、或第一保形膜的剩餘部分係用作蝕刻遮罩，俾蝕刻一或更多下層。
應注意，當使用界面膜(或多膜層)時，在圖案化處理之後可能產生一或多個環的材料。沉積於基板上的每一保形膜係被沉積於水平及垂直表面上，且在柱體基底處會有過渡區。隨著平坦化向下進行至底面材料的上表面(在柱體基底處的最後沉積之保形膜的上表面)，可使任何另外的保形膜暴露或顯露為接觸窗開口(反轉之柱體)內的環。在一些實施例中，最後沉積之保形膜可為用以界定接觸窗的期望遮罩，因此可將任何另外的保形膜或材料環蝕刻掉。在其他實施例中，可對該等另外的保形膜加以選擇俾提供耐蝕性，因此界面膜或最先沉積之保形膜的內直徑可界定接觸窗開口，其係比由最後沉積之保形膜所界定者更小。因此界面膜或最先塗佈之保形膜的厚度、或最後沉積(或唯一沉積)之保形膜的邊緣可控制各接觸窗開口的邊緣粗糙度。
由於保形沉積可具有平滑傾向性，因此所達成之結果為非常平滑的開口。另一益處為：與習知上所使用或所期望者相比，可在用於柱體形成之曝光步驟中使用較大劑量。此外，較低解析度之掃瞄器及步進器可用於初始印製。此外，印製柱體而非孔洞可引致較佳的信號雜訊比。本文之技術可與各種技術節點一同使用。在一非限制性範例中，若最終目標接觸孔CD為70 nm且節距為140 nm，則可使柱體從80nm以上縮小至70 nm之尺寸。例如，柱體的起始高度可為約80 nm，接著被圓化並縮小至約35-60 nm之高度。此處的修整可繼續直到任一最終尺寸附近。因此，可將非常小、均勻、且平滑的接觸孔圖案化。
圖7-10顯示凸塊形成，其具有更多的初始結構(例如柱體)整形(相較於僅減小表面粗糙度的重整/整形)。圖7顯示柱體的起始圖案。圖7A為俯視圖，而圖7B為側視圖或輪廓圖。應注意，圖7A顯示出存在對於柱體側邊之粗糙度的量測。
在印製柱體或形成柱體之後，可執行蝕刻縮小及沉積成長之循環處理、及/或亦可執行單獨的表面平滑化技術。圖8A及8B顯示蝕刻縮小處理之範例結果。應注意，蝕刻縮小可選用性地為指向性的以主要使柱體高度縮小，或者可為等向性的以使高度及寬度均勻地縮小。
現參照圖9A及9B，在蝕刻縮小步驟之後，可執行沉積成長步驟，其中材料被沉積於柱體上。此等沉積可具有平滑化及圓化之固有傾向性。應注意，在圖9B中，柱體開始具有圓形的外形。接著可使既定的蝕刻縮小步驟及沉積步驟循環、重複幾次或多次直到達到期望結果為止。
圖10A及10B顯示利用蝕刻及沉積循環的此類整形之範例結果。應注意，可使柱體變形為凸塊，其可為看似約半個球體。除了減少高度之外，還可使寬度減少。亦即，相較於初始結構，最終結構可具有減小的寬度。因此，所產生之較小的結構可有利於將接觸窗開口圖案化(除其它者外)。以下可為有利的：凸塊在與下層之接觸點處具有垂直角度，以促進在保形沉積步驟之後的凸塊反轉。
在本文的另一實施例中，使柱體形成，但不加以整形。在此實施例中，此等柱體結構之處理包含沉積由下而上之氧化物填充，其因此包封整個柱體及周圍的開放區域。接著將基板往回進行平坦化以使柱體暴露(其接著藉由蝕刻步驟而挖除)，或者將該外塗層回蝕以在處理後使柱體暴露(其接著藉由第二蝕刻步驟而挖除)。
在前述中，已提出特定細節，例如處理系統之特定幾何以及其中所使用之各種元件及處理之敘述。然而，吾人應了解，本文之技術可實行於不同於這些特定細節之其他實施例，且此等細節係用於解釋之目的而非用以設限制。本文揭露之實施例已參照附圖敘述。同樣地，為了作解釋，已提到特定數目、材料、及配置以供徹底理解。然而，在無這些特定細節的情況下，亦可能實行實施例。實質上具有相同功能性結構之元件係由類似的參考符號表示，因此可能省略所有多餘的敘述。
已將各種技術描述為多重的分散操作以協助理解各實施例。不應將描述之順序解釋為隱含有這些操作必須係順序相依之意。這些操作確實並不需依描述之順序執行。所述之操作可依不同於所述之實施例的順序執行。在額外之實施例中，可執行各種額外之操作及/或可省略所述之操作。
本文所提及之「基板」或「目標基板」基本上指涉依據本發明受處理之物體。該基板可包含任何材料部分或元件之結構，特別係半導體或其他電子元件，以及可係例如一基底基板結構，如半導體晶圓、標線片，或是在基底基板結構之上方或覆蓋其上之膜層例如一薄膜。因此，基板並不限於任何特定基底結構、基底層或覆蓋層、經圖案化或未經圖案化，而係考量包含任何此類膜層或基底結構，以及任何膜層及/或基底結構之組合。該敘述可參考基板之特定類型，但僅為了說明之目的。
熟悉本技藝者亦將理解，可對前述之該技術之操作做出許多變化，而依然能達到本發明之相同目的。本發明之範圍擬包含此類變化。因此，不擬將本發明之實施例之以上敘述視為限制性者。而擬將對於本發明之實施例的任何限制於以下申請專利範圍說明。
100‧‧‧基板
105‧‧‧基板之工作表面
110‧‧‧柱體
121‧‧‧第一界面膜
131‧‧‧第一保形膜
參照結合附圖而加以考量的以下實施方式，對本發明之各種實施例的更完整理解及其許多伴隨的優點會變得清楚明白。圖式未必按比例繪製，而係著重於說明特徵、原理、及概念。
圖1為範例基板區段之橫剖面立體圖，其顯示依據本文所揭示之實施例的處理流程。
圖2為範例基板區段之橫剖面立體圖，其顯示經整形之柱體結構。
圖3為範例基板區段之橫剖面立體圖，其顯示經保形塗佈之柱體結構。
圖4為範例基板區段之橫剖面立體圖，其顯示經保形塗佈之柱體結構。
圖5為範例基板區段之橫剖面立體圖，其顯示柱體結構之平坦化。
圖6為範例基板區段之橫剖面立體圖，其顯示蝕刻圖案轉移。
圖7A為依據本文所揭示之實施例之柱體結構之俯視圖。
圖7B為依據本文所揭示之實施例之柱體結構之側視圖。
圖8A為依據本文所揭示之實施例之柱體結構之俯視圖。
圖8B為依據本文所揭示之實施例之柱體結構之側視圖。
圖9A為依據本文所揭示之實施例之柱體結構之俯視圖。
圖9B為依據本文所揭示之實施例之柱體結構之側視圖。
圖10A為依據本文所揭示之實施例之柱體結構之俯視圖。
圖10B為依據本文所揭示之實施例之柱體結構之側視圖。
Claims (18)
- 一種形成具有接觸窗開口的圖案化遮罩之方法，該方法包含： 在一基板之工作表面上形成柱體的起伏圖案，該等柱體自該基板之該工作表面突出； 執行一整形處理，其修整該等柱體的形狀； 在該基板上沉積第一保形膜，該第一保形膜包含硬遮罩材料；以及 執行一平坦化處理，其將該等柱體往下移除至該基板之該工作表面，在該基板之該工作表面上留下該第一保形膜。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中執行該整形處理之步驟包含使該等柱體之寬度及高度縮小。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中執行該整形處理之步驟包含使該等柱體之各者之表面的邊緣粗糙度值減小。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中執行該整形處理之步驟包含使該等柱體之各者之上表面圓化。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中執行該整形處理之步驟包含移除材料以形成一半球外形。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中沉積該第一保形膜以形成小於15奈米的膜厚度。
- 如申請專利範圍第6項之形成具有接觸窗開口的圖案化遮罩之方法，其中選擇該第一保形膜以相對於該等柱體之材料及一既定蝕刻劑而具有大於100比1的耐蝕性。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，更包含： 在沉積該第一保形膜之前，保形地沉積第一界面膜，其中將該第一保形膜沉積於該第一界面膜上。
- 如申請專利範圍第8項之形成具有接觸窗開口的圖案化遮罩之方法，其中該第一界面膜係可經由等向性蝕刻而移除。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中該第一保形膜覆蓋該等柱體及該基板之該工作表面的未覆蓋表面。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中該第一保形膜的該硬遮罩材料係選自由下列各者所組成之群組：鉿氧化物、硼氮化物、矽氮化物、鋁氧化物、鈦氧化物、及鈦氮化物。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中該第一保形膜的該硬遮罩材料為含金屬材料。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中執行該整形處理之步驟包含使該等柱體之表面粗糙度值減小。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中執行該整形處理之步驟包含使該等柱體由圓柱形變成凸塊形。
- 如申請專利範圍第1項之形成具有接觸窗開口的圖案化遮罩之方法，其中執行該平坦化處理之步驟包含執行一化學機械研磨步驟，直到到達該基板之該工作表面為止，於該基板之該工作表面上留下該第一保形膜。
- 一種形成具有接觸窗開口的圖案化遮罩之方法，該方法包含： 在一基板之工作表面上形成柱體結構的起伏圖案，該等柱體結構垂直於該基板之該工作表面而延伸； 執行一整形處理，其修整該等柱體結構的形狀，使得該等柱體結構的粗糙度值相比於初始粗糙度值而減小； 在該基板上沉積保形地塗佈該等柱體結構及該工作表面的第一保形膜，該第一保形膜包含含金屬材料； 執行一平坦化處理，其以機械方式將該等柱體結構及覆蓋該等柱體結構的該第一保形膜往下移除至覆蓋該基板之該工作表面的該第一保形膜，在該基板之該工作表面上留下該第一保形膜；以及 使用該第一保形膜的剩餘部分作為蝕刻遮罩，俾蝕刻一或更多下層。
- 如申請專利範圍第16項之形成具有接觸窗開口的圖案化遮罩之方法，其中修整該等柱體結構的形狀之步驟包含使該等柱體結構之寬度縮小。
- 一種形成具有接觸窗開口的圖案化遮罩之方法，該方法包含： 在一基板之工作表面上形成柱體結構的起伏圖案，該等柱體結構垂直於該基板之該工作表面而延伸； 執行一整形處理，其修整該等柱體結構的形狀，使得局部臨界尺寸均勻度值相比於在該整形處理之前的臨界尺寸均勻度值而增加； 在執行該整形處理之後，在該基板上沉積保形地塗佈該等柱體結構及該工作表面的第一界面膜； 在沉積該第一界面膜之後，在該基板上沉積保形地塗佈該等柱體結構及該工作表面的第一保形膜，該第一保形膜包含具有小於15奈米之厚度的含金屬材料； 執行一平坦化處理，其以機械方式將該等柱體結構及覆蓋該等柱體結構的該第一保形膜往下移除至覆蓋該基板之該工作表面的該第一保形膜，在該基板之該工作表面上留下該第一保形膜；以及 使用該第一保形膜的剩餘部分作為蝕刻遮罩，俾蝕刻一或更多下層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862614244P | 2018-01-05 | 2018-01-05 | |
| US62/614,244 | 2018-01-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201939670A true TW201939670A (zh) | 2019-10-01 |
| TWI757574B TWI757574B (zh) | 2022-03-11 |
Family
ID=67144015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108100332A TWI757574B (zh) | 2018-01-05 | 2019-01-04 | 先進接觸孔圖案化方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10734229B2 (zh) |
| KR (1) | KR102462051B1 (zh) |
| CN (1) | CN111542919B (zh) |
| TW (1) | TWI757574B (zh) |
| WO (1) | WO2019136258A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220127417A (ko) | 2021-03-10 | 2022-09-20 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7517796B2 (en) * | 2005-02-17 | 2009-04-14 | Sandisk 3D Llc | Method for patterning submicron pillars |
| KR100956601B1 (ko) * | 2008-03-25 | 2010-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 |
| KR100959724B1 (ko) * | 2008-05-21 | 2010-05-25 | 주식회사 동부하이텍 | 반도체 소자의 미세 컨택홀 패턴 형성 방법 |
| TWI449084B (zh) * | 2009-06-26 | 2014-08-11 | 羅門哈斯電子材料有限公司 | 形成電子裝置之方法 |
| JP5602414B2 (ja) * | 2009-11-05 | 2014-10-08 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法および半導体装置 |
| US9005877B2 (en) * | 2012-05-15 | 2015-04-14 | Tokyo Electron Limited | Method of forming patterns using block copolymers and articles thereof |
| US8883646B2 (en) * | 2012-08-06 | 2014-11-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-assembled monolayer for pattern formation |
| JP6496320B2 (ja) * | 2013-12-30 | 2019-04-03 | キャノン・ナノテクノロジーズ・インコーポレーテッド | サブ２０ｎｍの図案の均一なインプリントパターン転写方法 |
| US9396958B2 (en) * | 2014-10-14 | 2016-07-19 | Tokyo Electron Limited | Self-aligned patterning using directed self-assembly of block copolymers |
| US9184060B1 (en) * | 2014-11-14 | 2015-11-10 | Lam Research Corporation | Plated metal hard mask for vertical NAND hole etch |
| EP3026692A1 (en) * | 2014-11-25 | 2016-06-01 | IMEC vzw | Method for manufacturing pillar or hole structures in a layer of a semiconductor device, and associated semiconductor structure |
| KR102258317B1 (ko) * | 2015-11-06 | 2021-06-01 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 및 컨택 홀 형성 방법 |
-
2019
- 2019-01-04 CN CN201980007134.7A patent/CN111542919B/zh active Active
- 2019-01-04 WO PCT/US2019/012359 patent/WO2019136258A1/en active Application Filing
- 2019-01-04 TW TW108100332A patent/TWI757574B/zh active
- 2019-01-04 US US16/240,310 patent/US10734229B2/en active Active
- 2019-01-04 KR KR1020207020710A patent/KR102462051B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN111542919B (zh) | 2024-05-10 |
| US20190214256A1 (en) | 2019-07-11 |
| KR20200096982A (ko) | 2020-08-14 |
| TWI757574B (zh) | 2022-03-11 |
| US10734229B2 (en) | 2020-08-04 |
| CN111542919A (zh) | 2020-08-14 |
| KR102462051B1 (ko) | 2022-11-01 |
| WO2019136258A1 (en) | 2019-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI620995B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| CN107112212B (zh) | 使用接枝聚合物材料图案化基底 | |
| JP7009681B2 (ja) | 複数の材料を有する層を用いて基板をパターン化する方法 | |
| TWI625764B (zh) | 次解析度基板圖案化所用之蝕刻遮罩的形成方法 | |
| KR101860251B1 (ko) | 평탄화를 위해 기판을 패터닝하는 방법 | |
| KR101860249B1 (ko) | 다수의 패터닝된 층을 교차시켜 패턴 밀도를 증가시키는 방법 | |
| TWI633583B (zh) | 形成記憶體fin圖案的方法與系統 | |
| KR102296805B1 (ko) | 다중 재료를 갖는 층을 사용하여 기판을 패터닝하는 방법 | |
| JP2018531506A6 (ja) | サブ解像度基板パターニングのためのエッチングマスクを形成する方法 | |
| TWI665715B (zh) | 使用具有多種材料之一層的基板圖案化方法 | |
| TWI721231B (zh) | 次解析度基板圖案化方法 | |
| TW201939670A (zh) | 先進接觸孔圖案化方法 | |
| KR20220039755A (ko) | 웨이퍼 상의 패턴 밀도를 증가시키기 위한 방법 | |
| TW202119497A (zh) | 旋塗且藉cvd法沉積之有機膜的平坦化方法 |