KR20200091502A - Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선 - Google Patents

Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선 Download PDF

Info

Publication number
KR20200091502A
KR20200091502A KR1020207021355A KR20207021355A KR20200091502A KR 20200091502 A KR20200091502 A KR 20200091502A KR 1020207021355 A KR1020207021355 A KR 1020207021355A KR 20207021355 A KR20207021355 A KR 20207021355A KR 20200091502 A KR20200091502 A KR 20200091502A
Authority
KR
South Korea
Prior art keywords
light emitting
light
emitting device
layer
light extraction
Prior art date
Application number
KR1020207021355A
Other languages
English (en)
Other versions
KR102264072B1 (ko
Inventor
라제이윈더 싱
존 에드워드 에플러
Original Assignee
루미리즈 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미리즈 홀딩 비.브이. filed Critical 루미리즈 홀딩 비.브이.
Publication of KR20200091502A publication Critical patent/KR20200091502A/ko
Application granted granted Critical
Publication of KR102264072B1 publication Critical patent/KR102264072B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

발광 디바이스(200)의 광 출사 표면의 구조적 특성들은 표면이 조면화될 경우 그 표면(225)의 광 추출 효율을 증가시키도록 제어된다. 조면화 공정에 대한 상이한 내구성을 갖는 재료 층들을 포함하는 발광 표면(225)은 동일한 조면화 공정에 노출된 실질적으로 균일한 발광 표면보다 더 높은 광 추출 효율을 나타낸다. GaN-형 발광 디바이스(200)에서, 광 출사 표면(225) 상의 또는 광 출사 표면(225) 근방의 AlGaN 재료의 박층(240)은 식각 후에, GaN 재료만을 포함하는 표면을 종래와 같이 식각함으로써 생성된 피처들에 비해 더 예리한 피처들을 생성한다.

Description

LED 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선{IMPROVED LIGHT EXTRACTION USING FEATURE SIZE AND SHAPE CONTROL IN LED SURFACE ROUGHENING}
본 발명은 반도체 발광 디바이스(LED) 분야, 및 특히 LED의 표면으로부터 광 추출 효율을 증가시키기 위한 방법에 관한 것이다.
발광 디바이스는 일반적으로 n-형 및 p-형 반도체 층 사이에 개재된 활성 발광 층을 포함하고, 생성된 광이 이들 반도체 층들 중 하나를 통해 방출된다. 하지만, 광이 반도체 표면의 광 출사 표면(light-exit surface)에 충돌할 경우, 광-출사 면과 공기 또는 광이 통과하여 방출되는 다른 매질 간의 굴절률 차로 인해 광의 일부가 활성층을 향해 되(back) 반사된다('내부 반사'). 반사된 광의 일부는 이후에 광 출사 표면을 나올 수 있지만, 일부는 발광 디바이스 내의 재료에 흡수될 것이다.
내부 반사되는 광의 양을 감소시켜 발광 디바이스로부터 추출되는 광의 양을 증가시키기 위해, 광 출사 표면을 고의로 조면화한다. 비-평탄 면은, 활성층으로부터 다양한 방향으로 전파되는 활성층으로부터의 광이, 광이 표면을 빠져나가는 것을 가능하게 하는 조면화된 표면의 일부 피처(feature)에 충돌할 가능성을 증가시킨다.
도 1a-1d는 광 추출 효율이 증가된 발광 디바이스(100)를 생성하기 위한 종래의 공정을 예시한다.
도 1a는 성장 기판(110) 상에 반도체 디바이스의 생성을 예시한다. 성장 기판(110) 상에 n-형 층(120)을 성장시킨 다음, 활성층(130) 및 p-형 층(140)을 성장시킨다. n-형 및 p-형 층에 대한 외부 콘택을 위해 콘택 패드(150)들이 제공되며; 이러한 연결을 제공하기 위한 절연 및 내부 구성요소들은 예시의 간편성을 위해 도시되지 않는다. 유사한 방식으로, 층들(120,130,140)은 복수의 재료 층을 포함할 수 있으며, 다른 층들 또는 비아들도 또한 존재할 수 있다. 다른 배치에서, p-형 층(140)을 기판(110)상에 성장시킨 다음, 활성층(130) 및 n-형 층(120)을 성장시킬 수 있다.
콘택 패드(150)들은 통상적으로 불투명하므로, 활성층(130)으로부터 방출된 광은 콘택 패드(150)들에 대향하는 표면으로부터 추출된다. 성장 기판(110)이 투명할 경우, 이는 원래대로 남아있을 수 있다. 그렇지 않을 경우, 방출된 광의 흡수를 방지하기 위해서 또는 구조에 추가 산란을 추가하기 위해서, 성장 기판(110)을 제거하여 박막 디바이스를 형성하고, n-형 층(120)으로부터 광을 방출한다. 도 1b는, 당해 분야에 보통 "플립-칩" 실시형태로 공지된, 디바이스(100)의 "하부(bottom)" 상에 콘택 패드(150)들을 갖고 디바이스(100)의 "상부(top)" 상에 광 출사 층(120)을 갖는, 기판(110)을 제거한 후의 발광 디바이스(100)의 예시의 종래 배향(orientation)을 예시한다.
위에서 언급한 바와 같이, 내부 반사 및 흡수된 광의 양에 비해, 층(120)의 광 출사 표면(125)으로부터 빠져나올 수 있는 광의 양('광 추출 효율')을 증가시키기 위해, 발광 표면(light emitting surface)(125)을 조면화한다. 표면(125)을 조면화하기 위해 다수의 기술을 사용할 수 있으며, 2개의 통상적인 기술은 PEC(photo-electrochemical) 습식 식각 및 PC(photochemical) 습식 식각이다.
문헌 [MICROMACHINING OF GaN USING PHOTOELECTROCHEMICAL ETCHING, A PhD Dissertation submitted to the Graduate School of the University of Notre Dame, by Bo Yang, Patrick Fay, Director, Graduate Program in Electrical Engineering, April 2005]에 설명된 바와 같이, 고강도 소스로부터의 광은 반도체-전해질 계면 근방 또는 반도체-전해질 계면의 반도체 층들에 흡수된다. 생성된 홀들은 계면을 향한 원자가 전자대 휨(valence band bending)의 영향하에 표류(drift)한다. 거기서 홀들은 파괴된 결정 결합들을 나타내고 조명(illumination) 없이는 발생하지 않을 식각을 가능하게 한다. 식각의 거칠기는 표면상에 홀들이 불균일하게 분포되어 불균일한 국소 식각률을 초래하는 것에 기인한다. 재료 특성들은 식각 결과에 상당히 영향을 미친다. 예를 들어, 섹션 2.3.5 및 그 안의 참조문헌에 설명된 바와 같이, 지형학적 피처들(topographical features)의 밀도는 재료의 전위 밀도(dislocation density)와 직접적으로 관련된다. AlGaN와 같이, GaN에 비해 결함 포텐셜(defect potential)이 더 높은 층들은 피처 밀도가 더 높을 것이다. 두 번째 예로서, 고 강도 소스의 스펙트럼을 필터링 함으로써, 밴드 갭이 상이한 2개 재료의 상대 식각률이 수정될 수 있다. 최종적으로, 광 강도 및 몰 농도를 조정함으로써, 결함 밀도가 상이한 층들의 상대 식각률이 영향을 받을 수 있다.
도 1c는 발광 디바이스(100)의 광 출사 표면(125) 상의 조면화 공정의 결과를 개념적으로 예시한 것이고, 도 1d는 PEC 식각에 의해 조면화된 종래의 LED의 실제 표면 이미지를 제공한다. 예시된 바와 같이, 조면화 공정은 상당히 랜덤한 3차원 토폴로지(fairly random three-dimensional topology)를 생성하며, 상기 토폴로지는 식각되는 층들(120)의 재료의 조성뿐만 아니라, 사용된 식각제의 농도 및 종류, 식각의 온도 및 지속기간, 인가된 전기 바이어스 등과 같은 조면화 공정의 파라미터들에 의존한다. 종래에는, 식각되는 특정 재료로 상이한 세트들의 식각 공정 파라미터들을 테스트하여, 그 재료에 대해 최상의 광 추출 효율을 제공하는 세트를 결정한다. 이후에, 결정된 최상의 세트를 사용하여 이 재료를 이용한 LED를 제조한다.
발광 디바이스의 광 추출 효율을 더욱 증가시키는 것이 유리할 것이다. 당해 분야에서 통상적인 조면화 공정을 통해 광 추출 효율을 더욱 증가시키는 것도 또한 유리할 것이다.
상기 하나 이상의 관심사들을 더 잘 해결하기 위해, 본 발명의 한 실시형태에서, 표면이 조면화될 때 그 표면의 광 추출 효율을 증가시키도록 발광 디바이스의 광 출사 표면의 구조적 특성들을 제어한다. 조면화 공정에 대해 상이한 내구성을 갖는 재료들의 층들을 포함하는 발광 표면은 동일한 조면화 공정에 노출된 실질적으로 균일한 발광 표면보다 더 높은 광 추출 효율을 나타냄을 확인하였다. GaN-형 발광 디바이스에서, 광 출사 표면 상의 또는 광 출사 표면 근방의 AlGaN 재료의 박층은, GaN 재료만을 포함하는 표면을 종래와 같이 식각함으로써 생성된 피처들에 비해, 식각 후에 좀더 뚜렷한 피처들을 생성한다.
본 발명을 하기와 같은 첨부 도면들을 참조로 더욱 상세히 예로서 설명한다:
도 1a-1d는 광 추출 효율을 증가시키는 조면화된 표면을 갖는 발광 디바이스를 생성하기 위한 예시적인 종래의 공정을 예시한다.
도 2a-2d는 광 추출 효율을 더욱 증가시키는 조면화된 표면의 조성을 갖는 발광 디바이스를 생성하기 위한 예시적인 공정을 예시한다.
도 3은 광 추출 효율을 더욱 증가시키는 조면화된 표면의 조성을 갖는 발광 디바이스를 생성하기 위한 예시적인 흐름도를 예시한다.
도면들 전반에 걸쳐, 동일한 참조 번호는 유사하거나 상응하는 피처들 또는 기능들을 나타낸다. 도면들은 예시적 목적을 위해 포함되며 본 발명의 범위를 한정하고자 의도되지 않는다.
후속하는 설명에서, 제한보다는 설명의 목적을 위해, 본 발명의 개념의 철저한 이해를 제공하도록 특정 아키텍쳐, 인터페이스, 기술 등과 같은 특정 상세사항들이 서술된다. 하지만, 본 발명은 이들 특정 상세사항들에서 벗어난 다른 실시형태들에서 본 발명이 실시될 수 있음이 당업자에게 명백할 것이다. 유사한 방식으로, 본 설명의 글은 도면들에 예시된 예시적 실시형태들에 관한 것이며, 청구항들에 명확히 포함된 제한들을 넘어 특허청구된 발명을 제한하고자 의도되지 않는다. 간결성 및 명확성의 목적을 위해, 공지된 디바이스들, 회로들 및 방법들의 상세한 설명들은 불필요하게 상세하여 본 발명의 설명을 모호하게 하지 않도록 생략된다.
예시 및 이해의 용이성을 위해, 비록 당업자는 본 개시내용을 고려하여, 본 발명의 원리가 GaN 반도체를 사용하는 것으로 제한되지 않음을 명백하게 인식할 것이지만, 본 발명은 GaN 반도체 층들을 포함하는 발광 디바이스의 맥락에서 제시된다. 유사한 방식으로, 본 발명은 플립-칩 발광 디바이스의 맥락에서 제시되며, 비록 본 발명은 높은 광 추출 효율을 갖는 반도체 발광 디바이스들을 생성하기에 특히 적합하지만, 본 발명의 원리들이 플립-칩들에 의존하지 않으며 광원으로서 반도체 광 에미터를 사용하는 것에 반드시 의존하지는 않음을 당업자가 명백히 인식할 것이다. 즉, 광 출사 표면을 조면화함으로써 광 추출 효율을 개선하는 것에 의존하는 임의의 응용은 본 출원에 제시된 원리들을 이용함으로써 유리할 수 있고, 유리한 정도(degree of benefit)는 광원에 의해 방출된 광의 속성, 예를 들어, 파장, 시준 정도(degree of collimation), 및 광 출사 표면의 조성에 의존한다.
도 2a-2d는 도 1a-1d의 종래의 발광 디바이스(100)의 광 추출 효율에 비해 광 추출 효율을 더욱 증가시키는 조면화된 에피택셜 표면의 조성을 갖는 발광 디바이스(200)를 생성하기 위한 예시적 공정을 예시한다.
본 발명의 실시형태들에서, 조면화된 표면은 조면화 공정에 상이하게 반응하는 재료 특성들을 갖는 재료들의 혼합물을 포함한다. 특성들은, 예를 들어, 재료 조성(화학양론), 결정 결함 밀도, 결정 결함들의 종류, 캐리어 농도, 에피택셜 응력 등을 포함할 수 있다. 이러한 특성들은 퇴적 조건들을 제어함으로써 변화할 수 있다. 예를 들어, 문헌 ["Organometallic Vapor-Phase Epitaxi, Second Edition: Theory and Practice" by G.B.Stringfellow]에 설명된 바와 같이, 결함 밀도는 성장 온도가 최적값 미만으로 감소함에 따라 증가한다. 수득된 토폴로지에 대한 층 특성들의 영향은 일반적으로 식각 또는 다른 조면화 공정의 파라미터들에 의존할 것이다.
예시적 발광 디바이스(200)에서, 에피택셜 '템플릿(template)' 층(240)은 위에 발광 스택(n-형 층(120), 활성층(130) 및 p-형 층(140))이 성장하는 표면을 제공한다. 하기에 추가로 상세히 설명한 바와 같이, n-형 층(120)의 특성들과 다른 식각 특성들을 제공하도록 에피택셜 층(240)이 추가된다. 디바이스(200)를 형성/성장시키기 위해 사용된 특정 기술에 따라, 때로는 성장 개시 층으로 지칭되는 얇은 '스타터(starter)' 층(230)을 기판(110)상에 성장시켜, 기판(110)상에 에피택셜 성장을 개시하기 위한 적절한 시딩 막(seeding film)을 제공할 수 있다.
기판(110)을 제거한 후, 도 2b에 예시된 바와 같이, 디바이스(200)에, 종래의 KOH-기반 PEC 식각을 포함할 수 있는 조면화 공정을 수행한다. 광 방출 표면 을 종래와 같이 식각할 경우, 최적의 조면화를 달성하기 위한 식각 레시피를 결정하기 위해서는 일반적으로 식각 공정 파라미터들의 복수의 세트를 테스트할 필요가 있다. 최적의 식각 파라미터들은 방출된 광의 특정 파장, 및 에피택셜 층(240) 및 n-형 층(120)을 형성하기 위해 사용된 특정 재료들에 의존할 것이다. 예시적 디바이스(200)에서, 식각 공정 파라미터들은, 도 2c에 예시된 바와 같이, 식각이 에피택셜 층(240)의 일부를 통과하여 n-형 층(120)까지 연장되도록 하는 것이다.
GaN 발광 디바이스의 예에서, 에피택셜 층(240)은 AlxGa1-xN의 박층을 포함하며, 여기서 x는 Ga의 양에 대한 층에서의 Al의 분획량(fractional amount)이다. 에피택셜 층(AlGaN)(240) 및 n-형 층(GaN)(120)의 상이한 조성으로 인해, 식각 공정은 이들 층들(240,120)에 대해 상이한 효과를 가질 것이다.
다시 도 1c 및 1d의 예에 있어서, GaN 표면의 종래의 식각은 대부분의 피처들 상에서 비교적 편평한 피크들을 갖는 토폴로지를 초래한다. 즉, 식각이 아래로 연장되어 "언덕들(hills)" 사이에 "계곡들(valleys)"을 형성함에 따라, 이 언덕들의 모서리들 및 꼭대기들도 또한 식각에 의해 마모된다.
대조적으로, AlGaN의 식각은 일반적으로, 구조의 Al의 존재로 인해, 더 예리한 모서리들을 갖는 토폴로지를 생성할 것이다. 추가로, 일단 내구성이 더 적은 GaN 층으로 식각이 연장되면, GaN 층을 식각하기 위해 필요한 시간은 AlGaN 피크들의 모서리들 및 꼭대기들을 마모시킬 만큼 충분히 길지 않을 수 있다. 본 발명의 목적을 위해, 제1 토폴로지의 피처들이 제2 토폴로지의 피처들보다 더 많은 포인트들 또는 모서리들을 나타내거나 제2 토폴로지의 피처들보다 프로파일에 있어서 더 적은 곡면을 나타낼 경우, 제1 토폴로지는 제2 토폴로지보다 '더 예리하다'. 추가로, 거친 피처들의 크기 및 상호 격리는 에피택셜 AlGaN 층(240)에 대한 조성 및 성장 조건들을 제어함으로써 조절될 수 있다.
도 2c는 식각된 제1층(240)이 제2층(120)보다 식각 공정에 대해 더 내구성이 있는 2-층 구조를 식각한 결과의 개념적 예시를 제공한다. 선택적인 스타터 층(230)을 이용하였을 경우, 습식 식각 공정, 또는 건식 식각과 같은 다른 적절한 공정을 이용하여 이를 제거할 수 있다. 더 일반적으로, 건식 식각 단계를 이용하여 PEC 식각에 대한 출발점을 가장 유리한 위치에 배치할 수 있다. 산업 표준 건식 식각 장비를 이용한 시간적 또는 종점에 의한 건식 식각(timed or endpointed dry etch)을 이용하여 PEC 식각에 대한 시작점을 정확하게 생성할 수 있다. 스타터 층(230)으로서 AlN을 이용한 경우 생성된 예시적 AlN/AlGaN/GaN 층 스택에 있어서, Cl2, BCl3 또는 그의 혼합물과 같은, 염소-포함 플라즈마(건식) 식각 화학을 이용하여 이러한 목적을 달성할 수 있다. 아르곤 또는 헬륨과 같은 불활성 기체들을 플라즈마 화학에 추가하여 식각 공정을 정확하게 제어하고 식각률, 선택도 및 균일도와 같은 식각 공정 성능 메트릭들(metrics)을 개선할 수 있다. 건식 식각 공정을 제어하기 위한 추가 공정 파라미터들은 구성 기체들의 압력, 유동률 및 비율들, 건식 식각 챔버로의 마이크로파 또는 무선 주파수 전력 입력 또는 입력들, 웨이퍼 또는 패키지 온도, 및 세라믹 또는 도전성 실드들 및 균일도-개선 링들과 같은 챔버 하드웨어 구성요소들을 포함한다.
예시된 바와 같이, 식각 후 디바이스(200)의 도 2c(및 예시적 도 2d)의 토폴로지 구조의 표면(225)의 상부 팁(tip)들은 도 1c(및 예시적 도 1d)의 디바이스(100)의 토폴로지의 상부 팁들보다 상당히 '더 예리한', 에피택셜 층(240)의 조면화된 기하학적 구조를 나타낸다. 또한 도 1c에 예시된 바와 같이, 에피택셜 층(240)에 형성된 피처들의 토폴로지는 N-형 층(120)에 형성된 피처들의 토폴로지보다 실질적으로 더 예리하다. 즉, 프로파일에 있어서, 에피택셜 층(240)에 형성된, 피처들의 상부 팁들(언덕들)의 형상은 N-형 층(120)에 형성된 피처들(계곡들)의 형상보다 실질적으로 덜 곡선이다. 이러한 거친 피처들의 크기는 추출 효율에 중요한 역할을 하는데, 그것은 추출 효율이 특정 피처 기하학적 구조 및 크기에 대해 방출된 광의 파장에 따라 변화하기 때문이다. 에피택셜 층(240)을 추가함으로써, 광범위한 파장에 걸쳐 높은 광 추출 효율을 위해, 피처 크기 조절에 의해 거친 표면을 최적화하는 것이 가능하다.
조면화된 표면(225)의 테이퍼 각(taper angle) 및 피처 크기는 AlxGa1-xN 층(240)의 Al의 분획비(fractional ratio)뿐만 아니라 에피택셜 층(240)의 재료 품질에 의존할 것이다. 더 예리하고 더 조밀하게 밀집된 피처들을 제공하고 상응하게 광 추출 효율을 증가시키기 위해서, 0.3과 0.8 사이, 및 일부 실시형태들에서는 0.5와 0.7 사이의 Al의 분획비(x)가 유효할 것이다.
AlGaN 층(240)의 굴절률은 GaN 층(120)의 굴절률보다 더 낮고; 내부 반사를 방지하기 위해, AlGaN의 두께는 50 nm 미만일 수 있다. 또는 PEC 식각 이전에 건식 식각 단계를 이용하여 AlGaN 층(240)을 50 nm 이하 외에 모두 제거할 수 있다.
도 2d는 종래의 GaN n-형 층 위에 Al0.6Ga0.4N 에피택셜 층을 포함하는 디바이스의 표면을 KOH-PEC 식각한 후의 실제 표면의 이미지를 예시한다. 도 1d의 이미지와 대조적으로, 각 피처들/언덕들의 피크들이 더 예리하고 더 확연함이 명백하다. 에피택셜 층(AlGaN)의 Al의 존재에 의해 거친 피처들의 테이퍼 각이 더 예리하게 되고, 도 1d에 예시된 종래의 GaN 거칠기에 비해 거친 표면의 편평도가 감소한다. 이러한 거친 피처들의 첨예화(sharpening)에 의해, LED 칩으로부터 나오는 광이 더 효율적으로 커플링되어, 광 추출 효율을 증가시킨다.
도 3은 증가된 광 추출 효율을 제공하는 조면화된 표면을 갖는 발광 디바이스를 제조하기 위한 예시적 흐름도를 예시한다. 본 예에서, 비록 당업자들은 본 발명에 제시된 원리들이 다양한 재료들에 대해 적용될 것임을 인식하겠지만, 발광 디바이스의 반도체 재료는 GaN인 것으로 추정된다.
선택적으로, 단계 310에서, GaN 또는 AlGaN 또는 AlN의 얇은 스타터 층을 성장 기판상에 형성할 수 있다. 예를 들어, Si이 성장 기판일 경우, 기판을 분리하고 스트레인(strain)을 제어하기 위해 AlN 층을 형성할 것이다.
단계 320에서, 바람직하게는 500 nm 미만의 두께로 AlGaN 층을 형성한다.
단계 330-350에서, 종래의 기술들을 이용하여 발광 디바이스를 형성한다. 단계 330에서, N-형 GaN 층을 형성하고; 단계 340에서, 활성층을 형성하고; 단계 340에서, 형성할 경우 P-형 GaN 층을 형성한다.
단계 360에서, "웨이퍼 팹(wafer fab)"으로 당해 분야에 통상적으로 공지된 디바이스 제조 공정 동안 콘택 패드들을 형성하여, N 및 P 형 층들에 대한 외부 연결을 용이하게 한다. 본 예에서는 AlGaN 층의 표면이 될, 발광 표면에 대향하는, 디바이스의 동일한 표면상에 두 콘택 패드들이 존재하도록, 절연 비아들을 사용하여 활성층 및 P-형 층을 통해 N-형 층을 연결할 수 있다. 이들 콘택 패드들은 '플립-칩' 구성에서 디바이스를 인쇄 회로 기판 또는 조명 기구상에 실장하는 것을 용이하게 한다.
단계 370에서 성장 기판을 제거하고, 단계 380에서 노출된 표면을 조면화한다. 조면화는 PEC 식각의 1-단계 공정으로 구성될 수 있으며, 선택사항인 스타터 층을 제거할 수 있고 AlGaN 층을 통해 N-형 GaN 층까지 연장될 수 있다. 대안적으로, 건식 식각 및 습식 식각 공정을 조합한 다단계 공정을 이용하여, 초기 AlN과 같은 바람직하지 않은 층들을 제거하고, 제2 식각 단계인 PET 식각이 가장 뚜렷한 피처들(most distinct features)을 제공할 때 구조의 층 상에서 멈출 수 있다.
단계 390에서, 예를 들어 조면화된 표면상에 파장 변환(인광체) 층을 형성하고/형성하거나 유리 또는 에폭시 돔(dome)과 같은 투명 재료로 발광 디바이스를 캡슐화(encapsulating)하는 것을 포함하여, 디바이스를 추가 처리할 수 있다.
본 발명은 도면들 및 상술한 설명에서 상세히 예시 및 설명되었지만, 이러한 예시 및 설명은 예시적 또는 모범적인 것으로 간주되며 제한적인 것으로 간주되지 않고; 본 발명은 개시된 실시형태들로 제한되지 않는다. 예를 들어, LED 디바이스에 대한 n-콘택이 조면화된 측 상에 제조된 "수직 박막" LED로서 당해 분야에 공지된 실시형태에서 본 발명을 수행하는 것이 가능하다. n-콘택은 공정 흐름에서 조면화 단계 이전 또는 이후에 제조될 수 있다.
추가로, 증가된 광 추출 효율은 조면화 공정에 대한 상이한 내구성을 갖는 층들을 이용함으로써 유발된, 상이한 조면화 토폴로지의 결과이므로, 본 발명의 원리들은 상이한 내구성을 갖는 2개의 층만을 사용하는 것에 한정되지 않고, 상이한 층들의 특정 배열에 한정되지도 않는다.
도면들, 개시내용 및 첨부 청구항들의 연구로부터, 청구된 본 발명의 실시에 있어서 개시된 실시형태들에 대한 다른 변형들이 당업자에 의해 이해 및 달성될 수 있다. 청구항들에서, 용어 "포함하는"은 다른 요소들 또는 단계들을 배제하지 않으며, "부정관사(a, an)"는 복수를 배제하지 않는다. 청구항들에서 임의의 참조 부호들은 범위를 제한하는 것으로 해석되지 않아야 한다.

Claims (15)

  1. 발광 디바이스로서,
    발광 구조체를 포함하고, 상기 발광 구조체는,
    광 추출 표면 - 상기 광 추출 표면은,
    x가 0.2와 0.8 사이인 AlxGa1-xN을 포함하는 제1 도전층;
    x가 0과 0.2 사이인 AlxGa1-xN을 포함하는 제2 도전층; 및
    상기 광 추출 표면의 제1 도전층에서의 피크들 및 상기 광 추출 표면의 제2 도전층에서의 계곡들을 포함하고, 상기 제1 도전층에서의 피크들은 상기 제2 도전 층에서의 계곡들보다 더 예리함 -;
    활성층; 및
    상기 광 추출 표면에 대향하는 동일한 표면 상의 n-형 콘택 및 p-형 콘택을 포함하는 발광 디바이스.
  2. 제1항에 있어서, 상기 피크들 및 상기 계곡들은 PEC(photo-electrochemical) 습식 식각 기술을 통해 식각된 발광 디바이스.
  3. 제1항에 있어서, 상기 피크들 및 상기 계곡들은 건식 식각 및 습식 식각 공정을 포함하는 다단계 공정을 통해 식각된 발광 디바이스.
  4. 제1항에 있어서, 파장 변환 층을 더 포함하는 발광 디바이스.
  5. 제4항에 있어서, 상기 파장 변환 층은 조면화된 표면 상에 형성된 발광 디바이스.
  6. 발광 디바이스로서,
    발광 구조체를 포함하고, 상기 발광 구조체는,
    광 추출 표면 - 상기 광 추출 표면은,
    x가 0.5와 1.0 사이인 InAlxGa1-xP를 포함하는 제1 도전층;
    x는 0과 0.4 사이인 InAlxGa1-xP를 포함하는 제2 도전층; 및
    상기 광 추출 표면의 제1 도전층에서의 피크들 및 상기 광 추출 표면의 제2 도전층에서의 계곡들을 포함하고, 상기 제1 도전층에서의 피크들은 상기 제2 도전 층에서의 계곡들보다 더 예리함 -;
    활성층; 및
    상기 광 추출 표면에 대향하는 동일한 표면 상의 n-형 콘택 및 p-형 콘택을 포함하는 발광 디바이스.
  7. 제6항에 있어서, 상기 피크들 및 상기 계곡들은 PEC 습식 식각 기술을 통해 식각된 발광 디바이스.
  8. 제6항에 있어서, 상기 피크들 및 상기 계곡들은 건식 식각 및 습식 식각 공정을 포함하는 다단계 공정을 통해 식각된 발광 디바이스.
  9. 제6항에 있어서, 파장 변환 층을 더 포함하는 발광 디바이스.
  10. 제9항에 있어서, 상기 파장 변환 층은 조면화된 표면 상에 형성된 발광 디바이스.
  11. 발광 디바이스를 형성하는 방법으로서,
    발광 구조체를 생성하는 단계를 포함하고, 상기 발광 구조체를 생성하는 단계는,
    광 추출 표면을,
    x가 0.2와 0.8 사이인 AlxGa1-xN을 포함하는 제1 도전층을 형성하는 단계;
    x가 0과 0.2 사이인 AlxGa1-xN을 포함하는 제2 도전층을 형성하는 단계; 및
    상기 광 추출 표면의 제1 도전층에서 피크들을 식각하고 상기 광 추출 표면의 제2 도전층에서 계곡들을 식각하는 단계 - 상기 제1 도전층에서의 피크들은 상기 제2 도전 층에서의 계곡들보다 더 예리함 -
    에 의해 생성하는 단계;
    활성층을 형성하는 단계; 및
    상기 광 추출 표면에 대향하는 동일한 표면 상에 n-형 콘택 및 p-형 콘택을 형성하는 단계를 포함하는 발광 디바이스 형성 방법.
  12. 제11항에 있어서, 상기 피크들 및 상기 계곡들은 PEC 습식 식각 기술을 통해 식각되는 발광 디바이스 형성 방법.
  13. 제11항에 있어서, 상기 피크들 및 상기 계곡들은 건식 식각 및 습식 식각 공정을 포함하는 다단계 공정을 통해 식각되는 발광 디바이스 형성 방법.
  14. 제11항에 있어서, 파장 변환 층을 형성하는 단계를 더 포함하는 발광 디바이스 형성 방법.
  15. 제14항에 있어서, 상기 파장 변환 층은 조면화된 표면 상에 형성되는 발광 디바이스 형성 방법.
KR1020207021355A 2012-06-01 2013-05-22 Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선 KR102264072B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261654112P 2012-06-01 2012-06-01
US61/654,112 2012-06-01
PCT/IB2013/054224 WO2013179185A1 (en) 2012-06-01 2013-05-22 Improved light extraction using feature size and shape control in led surface roughening
KR1020147036929A KR102138714B1 (ko) 2012-06-01 2013-05-22 Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020147036929A Division KR102138714B1 (ko) 2012-06-01 2013-05-22 Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선

Publications (2)

Publication Number Publication Date
KR20200091502A true KR20200091502A (ko) 2020-07-30
KR102264072B1 KR102264072B1 (ko) 2021-06-14

Family

ID=48747638

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207021355A KR102264072B1 (ko) 2012-06-01 2013-05-22 Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선
KR1020147036929A KR102138714B1 (ko) 2012-06-01 2013-05-22 Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147036929A KR102138714B1 (ko) 2012-06-01 2013-05-22 Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선

Country Status (7)

Country Link
US (3) US9559258B2 (ko)
EP (1) EP2856522B8 (ko)
JP (2) JP2015524167A (ko)
KR (2) KR102264072B1 (ko)
CN (1) CN104364916B (ko)
TW (1) TWI600180B (ko)
WO (1) WO2013179185A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160141446A1 (en) * 2014-11-18 2016-05-19 PlayNitride Inc. Method for manufacturing light emitting device
TWI622190B (zh) * 2014-11-18 2018-04-21 錼創科技股份有限公司 發光元件
KR101660637B1 (ko) * 2015-04-20 2016-09-27 포항공과대학교 산학협력단 전하 패터닝을 이용한 질화갈륨계 반도체의 나노 구조 형성방법
KR102369933B1 (ko) 2015-08-03 2022-03-04 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
EP3428977A4 (en) * 2016-03-08 2019-10-02 ALPAD Corporation LIGHT-EMITTING SEMICONDUCTOR ELEMENT AND METHOD OF MANUFACTURING THE SAME
FR3089746A1 (fr) 2018-12-06 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d’adaptation de l’extraction lumineuse d’une diode electroluminescente
CN110707183B (zh) * 2019-08-23 2021-04-02 华灿光电(苏州）有限公司 砷化镓基红外发光二极管芯片及其制备方法
CN114664654A (zh) * 2022-05-25 2022-06-24 常州英诺激光科技有限公司 半导体光刻方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000884A (ko) * 2005-06-28 2007-01-03 서울옵토디바이스주식회사 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
JP2009252860A (ja) * 2008-04-03 2009-10-29 Hitachi Cable Ltd 半導体発光素子
US20110240958A1 (en) * 2010-04-05 2011-10-06 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
KR20120010437A (ko) * 2010-07-26 2012-02-03 삼성전자주식회사 발광소자 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3736319B2 (ja) * 2000-09-08 2006-01-18 三菱電機株式会社 半導体装置の製造方法
JP3466144B2 (ja) 2000-09-22 2003-11-10 士郎 酒井 半導体の表面を荒くする方法
EP1492209B1 (en) 2003-06-27 2008-01-09 Nichia Corporation Nitride semiconductor laser device having current blocking layer and method of manufacturing the same
JP4534435B2 (ja) * 2003-06-27 2010-09-01 日亜化学工業株式会社 窒化物半導体レーザ素子及びその製造方法
JP4151560B2 (ja) * 2003-10-28 2008-09-17 沖電気工業株式会社 半導体装置の製造方法
WO2005088743A1 (en) 2004-03-15 2005-09-22 Tinggi Technologies Private Limited Fabrication of semiconductor devices
US7442644B2 (en) 2004-07-21 2008-10-28 Nichia Corporation Method for manufacturing nitride semiconductor wafer or nitride semiconductor device; nitride semiconductor wafer or nitride semiconductor device made by the same; and laser irradiating apparatus used for the same
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
JP2006253172A (ja) 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2007165409A (ja) 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
US7692203B2 (en) * 2006-10-20 2010-04-06 Hitachi Cable, Ltd. Semiconductor light emitting device
CN100587984C (zh) * 2007-06-26 2010-02-03 广镓光电股份有限公司 具有不规则且高低起伏多层量子井的发光元件外延结构
CN102089864A (zh) 2008-05-12 2011-06-08 加利福尼亚大学董事会 P型半导体异质结构的光电化学刻蚀
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP2010219310A (ja) * 2009-03-17 2010-09-30 Sharp Corp 光デバイスおよび光デバイス構造
JP2011171640A (ja) 2010-02-22 2011-09-01 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
EP2597687B1 (en) * 2011-11-23 2016-02-03 Imec Method for producing a GaN LED device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000884A (ko) * 2005-06-28 2007-01-03 서울옵토디바이스주식회사 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
JP2009252860A (ja) * 2008-04-03 2009-10-29 Hitachi Cable Ltd 半導体発光素子
US20110240958A1 (en) * 2010-04-05 2011-10-06 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
KR20120010437A (ko) * 2010-07-26 2012-02-03 삼성전자주식회사 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
TW201405867A (zh) 2014-02-01
US20190035976A1 (en) 2019-01-31
US10818821B2 (en) 2020-10-27
CN104364916B (zh) 2018-01-19
US10121937B2 (en) 2018-11-06
CN104364916A (zh) 2015-02-18
EP2856522B1 (en) 2017-12-06
JP2018160705A (ja) 2018-10-11
US9559258B2 (en) 2017-01-31
KR102264072B1 (ko) 2021-06-14
US20150155437A1 (en) 2015-06-04
WO2013179185A1 (en) 2013-12-05
EP2856522A1 (en) 2015-04-08
KR20150027770A (ko) 2015-03-12
US20160329466A1 (en) 2016-11-10
TWI600180B (zh) 2017-09-21
KR102138714B1 (ko) 2020-07-29
JP2015524167A (ja) 2015-08-20
EP2856522B8 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
KR102138714B1 (ko) Led 표면 조면화에서의 피처 크기 및 형상 제어를 이용한 광 추출 개선
US8299479B2 (en) Light-emitting devices with textured active layer
JP2006332383A (ja) 半導体発光素子およびその製造方法
US10008634B2 (en) Thin-film flip-chip light emitting diode having roughening surface and method for manufacturing the same
JP2019004164A (ja) シリコン基板上に成長される発光デバイス
JP5237764B2 (ja) 半導体素子の製造方法
CN102569541B (zh) 半导体发光芯片制造方法
US8697463B2 (en) Manufacturing method of a light-emitting device
US9620670B2 (en) Solid state lighting dies with quantum emitters and associated methods of manufacturing
JP2011249384A (ja) 半導体素子およびその製造方法
KR20130105993A (ko) 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
TWI420704B (zh) 半導體發光晶片製造方法
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
KR102296170B1 (ko) 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR102213462B1 (ko) 반도체 제조 공정을 이용한 질화물 반도체 발광소자 제조 방법
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법
WO2015154551A1 (zh) 具有表面微结构的高亮度发光二极管及其制备和筛选方法
JP2008060493A (ja) 半導体発光装置およびその製造方法
TW201401571A (zh) 用以裝載電子元件的基板的製造方法
KR20090002162A (ko) 반도체 발광소자 및 반도체 발광소자의 제조 방법
JP2007129242A (ja) プラズマ加工方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant