KR20070000884A - 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 - Google Patents

Abstract

본 발명은 플립칩 구조의 발광 소자 및 이의 제조 방법에 관한 것으로, N형 반도체층과 상기 N형 반도체층 상에 형성된 P형 반도체층을 포함하는 발광 셀이 형성된 기판 및 상기 기판이 플립칩 본딩되는 서브 마운트 기판을 포함하고, 상기 기판의 적어도 일면에는 요철이 형성된 것을 특징으로 한다.

또한, 일면에 요철이 형성된 N형 반도체층과 상기 N형 반도체층의 타면 상에 형성된 P형 반도체층을 포함한 반도체 적층 구조 및 상기 반도체 적층 구조가 플립칩 본딩되는 서브 마운트 기판을 포함하는 것을 특징으로 한다.

본 발명에 의한 발광 소자 및 이의 제조 방법은 발광 효율, 외부 양자 효율, 추출 효율 등의 특성을 향상시키고 신뢰성을 확보하여, 고광도, 고휘도의 광을 발광할 수 있는 장점이 있다.

발광 소자, LED, 플립칩, 고휘도, 발광 효율

Description

다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광 소자 및 이의 제조 방법 {Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same}

도 1은 종래 플립칩 구조의 발광 소자를 도시한 단면도.

도 2a 내지 도 2g는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도.

도 3은 제 1 실시예를 도시한 단면도.

도 4a 내지 도 4f는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도.

도 5a 내지 도 5d는 제 2 실시예의 다른 예를 설명하기 위한 단면도.

도 6a 내지 도 6g은 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도.

도 7은 본 발명에 따른 제 4 실시예를 도시한 단면도.

<도면의 주요 부분에 대한 부호의 설명>

1, 20, 30 : 기판 2, 100 : 서브 마운트 기판

3, 4 : 전극 5, 40 : N형 반도체층

6, 50 : 활성층 7, 60 : P형 반도체층

8 : 투명전극층 9 : P형 솔더

10 :N형 솔더 22, 35 : 요철

25 : Ga 또는 In 박막 70 : N형 금속 범프

75 : P형 금속 범프 80 : 배선

110 : N형 본딩패드 115 : P형 본딩패드

120 : 전극층 130 : 본딩층

본 발명은 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 플립칩(Flip-Chip) 구조의 발광 소자에 있어서 발광 효율과 휘도를 향상시키기 위한 발광 소자 및 이의 제조 방법에 관한 것이다.

발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.

이러한 발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명용, 대형 LCD-TV 백라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.

이러한 문제를 해결하기 위해 최근에 플립칩 형태의 반도체 발광 소자에 대한 관심이 날로 높아지고 있다.

도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다.

도 1을 참조하면, 소정의 기판(1) 상에 N형 반도체층(5), 활성층(6), P형 반도체층(7)을 순차적으로 형성한다. P형 반도체층(7)과 활성층(6)의 일부를 식각하여 N형 반도체층(5)을 노출시킨 후, P형 반도체층(7) 상에 투명전극층(8)을 형성하여 발광 셀을 제조한다. 상기 투명전극층(8)으로는 P형 반도체층(7)과 오믹접촉을 이루는 금속층을 형성하는데, 일반적으로 Au와 Ni을 함유하는 재료를 사용한다. 또한, 별도의 서브 마운트 기판(2)을 준비하여 제 1 및 제 2 전극(3, 4)을 형성하고, 제 1 전극(3) 상에는 P형 솔더(9)를 형성하고, 제 2 전극(4) 상에는 N형 솔더(10)를 형성한다. 이후, 상기 발광 셀을 상기 서브 마운트 기판(2)에 본딩하되, 발광 셀의 P 전극을 P형 솔더(9)에, N 전극을 N형 솔더(10)에 본딩한다. 발광 셀이 본딩된 기판을 봉지하는 몰딩부(미도시)를 형성하여 발광 소자를 제작한다.

이와 같은 종래 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고, 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있고, 발광 소자의 구동을 위한 금선이 필요하지 않기 때문에 여러 소형 패키지에도 많은 응용을 고려하고 있다.

그러나 종래의 플립칩 구조의 반도체 발광 소자는 발광층에서 생성된 광자의 많은 양이 발광 소자의 외부로 잘 빠져나가지 못하고, 내부에서 전반사를 일으키며 순환하다가 흡수되어 소멸된다. 즉, 전기 에너지가 빛 에너지로 변환되어 소자의 외부로 빠져나오는 발광 효율이 낮은 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 발광 효율, 외부 양자 효율, 추출 효율 등의 특성을 향상시키고 신뢰성을 확보하여, 고광도, 고휘도의 광을 발광할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.

상술한 목적을 달성하기 위하여, 본 발명은 N형 반도체층과 상기 N형 반도체층 상에 형성된 P형 반도체층을 포함하는 발광 셀이 형성된 기판 및 상기 기판이 플립칩 본딩되는 서브 마운트 기판을 포함하고, 상기 기판의 적어도 일면에는 요철이 형성된 것을 특징으로 한다.

여기서 상기 기판 상에 서로 이격된 발광 셀이 다수개 형성되고, 상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결될 수 있으며, 이 때 상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하기 위한 배선을 더 포함할 수 있다.

상기 요철은 발광 파장의 0.01 내지 5.0배 이내의 진폭 및 주기를 갖는 것을 특징으로 할 수 있다.

발광 소자는 상기 기판의 요철이 형성된 일면에 상기 발광 셀이 형성된 것을 특징으로 할 수 있다. 또한, 상기 요철은 볼록부 상에 부분적으로 얇은 박막을 더 포함할 수 있다.

또한 본 발명은 일면에 요철이 형성된 N형 반도체층과 상기 N형 반도체층의 타면 상에 형성된 P형 반도체층을 포함한 반도체 적층 구조 및 상기 반도체 적층 구조가 플립칩 본딩되는 서브 마운트 기판을 포함하는 발광 소자를 제공한다.

여기서 상기 서브 마운트 기판에는 다수개의 상기 발광층이 플립칩 본딩되고, 상기 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체층이 연결될 수 있으며, 이 때 상기 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체층을 연결하기 위한 배선을 더 포함할 수 있다.

또한, 본 발명은 요철이 형성된 기판을 마련하는 단계, 상기 기판 상에 순차적으로 N형 반도체층, P형 반도체층을 형성하는 단계 및 상기 N형 반도체층과 상기 P형 반도체층이 형성된 상기 기판을 별도의 서브 마운트 기판에 플립칩 본딩하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.

상기 요철이 형성된 기판을 마련하는 단계는 상기 요철의 볼록부에 얇은 박막을 부분적으로 증착시키는 단계를 포함할 수 있으며, 이는 상기 기판의 직상에 TMG(Trimethylgalium) 또는 TMI(Trimethylindium)를 주입하여 얇은 Ga 또는 In 박막을 증착시킬 수 있다.

또한 본 발명은 기판 상에 순차적으로 N형 반도체층, P형 반도체층을 형성하 는 단계, 상기 N형 반도체층과 상기 P형 반도체층이 형성된 상기 기판을 별도의 서브 마운트 기판에 플립칩 본딩하는 단계, 상기 기판을 제거하여 상기 N형 반도체층을 노출시키는 단계 및 상기 노출된 N형 반도체층에 요철을 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.

상기 요철을 형성하는 단계는, 상기 노출된 N형 반도체층을 KOH 또는 NaOH 내에서 UV 광을 조사하여 에칭하는 것을 특징으로 할 수 있다.

본 발명의 발광 소자의 제조 방법에 있어서, 상기 기판 상에 순차적으로 N형 반도체층, P형 반도체층을 형성하는 단계 이후에, 상기 N형 반도체층 및 P형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계 및 브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 더 포함할 수 있다. 상기 브리지 배선은 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 발광 소자 및 이의 제조 방법에 대하여 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

본 발명은 플립칩 구조의 반도체 발광 소자에 있어서, 기판과 반도체층 사이에 발광 파장의 0.01 내지 5.0배 이내의 진폭 및 주기를 갖는 요철을 형성함으로써, 각 계면에서 광의 미세 산란 현상을 유도하여 발광 효율을 향상시킨다. 또는 플립칩 구조의 반도체 발광 소자에 있어서, 플립칩 본딩된 상부 기판을 제거하고 노출된 반도체층을 화학식각하여 표면의 요철을 형성함으로써, 광의 임계각을 변화시키고 용이하게 광을 추출할 수 있어 발광 소자의 발광 효율을 개선할 수 있다.

도 2a 내지 도 2g는 본 발명에 따른 제 1 실시예의 제조 공정을 설명하기 위한 단면도들이다.

도 2a를 참조하면, 먼저 표면에 요철(22)이 형성된 베이스 기판(20)을 마련한다.

베이스 기판(20)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al₂O₃, SiC, ZnO, Si, GaAs, GaP, LiAl₂O₃, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어로 구성된 투명한 기판을 사용한다. 베이스 기판(20)의 표면에 화학적 또는 기계적 처리를 실시하여 오목볼록한 요철(22)이 1000 내지 1000000개/㎠ 정도 존재하도록 한다. 이 때 요철의 진폭 및 주기가 발광 파장의 0.01 내지 5.0배 이내인 것이 바람직하다.

도 2b에 도시한 바와 같이, Ga 또는 In 박막(25)은 상기 요철(22)의 볼록부에 얇게 도포된다. 이는 상기 요철(22)이 형성된 베이스 기판(20)의 상부에 직상으로 TMG(Trimethylgalium) 또는 TMI(Trimethylindium)을 약 100 내지 10000초 동안 주입하면, 상기 요철(22)의 볼록부에만 증착되어 얇은 Ga 또는 In 박막(25)을 형성할 수 있다. 그리하여 요철(22)의 깊이를 더 크게 하고 다양한 각을 갖는 계면을 형성할 수 있다. 또한, 상기 기판 상에 성장되는 반도체층과 동일한 물질을 이용함으로써, 격자 부정합으로 인한 박막 품질의 저하를 방지할 수 있다.

도 2c를 참조하면, Ga 또는 In 박막(25)이 부분적으로 증착된 요철(22)이 형성된 베이스 기판(20) 상에 발광층, 즉 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 형성한다.

상기 베이스 기판(20) 상에 결정 성장시 기판(20)과 후속층들의 격자 부정합을 줄이기 위해 버퍼층(미도시)을 더 형성할 수 있다. 버퍼층은 반도체 재료인 GaN 또는 AlN을 포함하여 형성할 수 있다.

N형 반도체층(40)은 전자가 생성되는 층으로서, N형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N형 Al_xGa_1-xN(0≤x≤1)을 포함하는 N형 반도체층(40)을 형성한다. 또한, P형 반도체층(60)은 정공이 생성되는 층으로서, P형 불순물이 주입된 질화갈륨(GaN)을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 P형 Al_xGa_1-xN(0≤x≤1)을 포함하는 P형 반도체층(60)을 형성한다. 뿐만 아니라 상기 반도체층으로 InGaN을 사용할 수 있다. 또한 상기의 N형 반도체층(40) 및 P형 반도체층(60)은 다층막으로 형성할 수도 있다.

활성층(50)은 소정의 밴드 갭을 가지며 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 활성층(50)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(50)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.

상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.

이후, 도 2d에 도시한 바와 같이 소정의 식각 공정을 통해 P형 반도체층(60) 및 활성층(50)의 일부를 제거하여 N형 반도체층(40)의 일부를 노출시킨다. P형 반도체층(60) 상에 식각 마스크 패턴을 형성한 다음, 건식 또는 습식 식각 공정을 실시하여 P형 반도체층(60) 및 활성층(50)을 제거하여 N형 반도체층(40)을 노출시킨다.

이로써, 베이스 기판(20)과 반도체층 사이에 발광 파장의 0.01 내지 5.0배 이내의 진폭 및 주기를 갖는 요철(22)을 포함한 발광 셀이 제조된다.

상기 P형 반도체층(60) 상부에 P형 반도체층(60)의 저항을 줄이고 광의 투과율을 향상시키기 위해 투명전극층을 더 형성할 수 있으며, P형 반도체층(60) 또는 노출된 N형 반도체층(40) 상부에 전류의 공급을 원활히 하기 위한 별도의 오믹금속 층을 더 형성할 수도 있다. 상기 투명전극층으로는 ITO(Indium Tin Oxide), ZnO 또는 전도성을 갖는 투명 금속을 사용할 수 있고, 상기 오믹금속층으로는 Cr, Au를 사용할 수 있다. 또한, 전압의 인가를 위해 P형 반도체층(60)의 상부에 P형 전극을 더 형성할 수 있고, N형 반도체층(40)의 상부에 N형 전극을 더 형성할 수 있다.

또한, 도 2e에 도시한 바와 같이 P형 반도체층(60) 상에 범핑용으로 형성된 P형 금속범프(75, metal bumper)와, N형 반도체층(40) 상에 범핑용으로 형성된 N형 금속범프(70)를 더 포함한다. P형 및 N형 금속범프(75, 70)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용할 수 있고, 이들의 합금을 사용할 수 있다. 이를 위해, 전체 구조 상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진 식각 공정을 실시하여 P형 전극(75)과 N형 반도체층(70)의 일부를 노출시킨 감광막 패턴(미도시)을 형성한다. 전체 구조상에 금속막을 증착한 다음, 상기 감광막 패턴에 의해 노출된 P형 반도체층(60) 상부에 형성된 금속막과, N형 반도체층(40)의 상부에 형성된 금속막을 제외한 나머지 영역의 금속막 및 상기 감광막 패턴을 제거한다. 이로써, P형 반도체층(60) 상에는 P형 금속범프(75)가 형성되고, N형 반도체층(40) 상에는 N형 금속범프(70)가 형성된다.

다음으로, 도 2f를 참조하면 별도의 서브 마운트 기판(100)을 마련하여 상기 P형 금속범프(75) 및 N형 금속범프(70)와 각각 접속될 P형 본딩패드(115) 및 N형 본딩패드(110)를 형성한다.

이 때 기판(100)으로는 열전도성이 우수한 SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 본 실시예에서는 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용 한다. 물론 이에 한정되지 않고, 열전도율이 크며 전기 전도성이 우수한 금속성 물질을 사용할 수 있다. 이 경우에는 기판(100) 상에 절연막 또는 유전체막을 형성하여 충분한 절연 역할을 하도록 한다. 유전체막으로 SiO₂, MgO 및 SiN, 또는 절연성 물질을 사용할 수 있다. 또한, 상기 N형 본딩 패드(110)) 및 P형 본딩 패드(115)는 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다.

이후, 상기 서브 마운트 기판과, 상기 요철을 포함한 발광 셀을 플립칩 본딩한다.

도 2g를 참조하면, 본 발명의 발광 소자는 발광 셀의 상부에 형성된 N형 및 P형 금속범프(70, 75)와 서브 마운트 기판의 N형 본딩패드(110) 및 P형 본딩패드(115)가 접속되도록 본딩된다.

이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 금속범프(70, 75)와 하부 본딩 패드(110, 115)와의 접속은 다양한 본딩 방법을 통해 본딩된다.

또한, 발광 셀의 상부에 N형 및 P형 금속범프(70, 75)가 형성되지 않고, 서브 마운트 기판 상에 각각의 금속범프(70, 75)가 형성될 수도 있다.

도면에서 볼 수 있듯이, 다수 개의 발광 소자를 하나의 기판(20) 상에 제작할 수 있고, 이러한 경우 추후에 각각의 발광 소자로 절단하여 사용하게 된다. 이 때, 도 2g의 (가) 부분은 이러한 다수 개의 발광 소자를 개별적으로 절단하기 위한 절단부이다.

상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.

이와 같이 플립칩 구조의 발광 소자에 있어서, 요철이 형성된 기판 상에 발광층을 성장시킴으로써, 구동시 계면에서 빛의 산란이 일어나 종래에 비해 향상된 발광 효율을 갖는 발광 소자를 제조할 수 있다. 이는 종래의 평탄한 표면에서 반사되었던 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문이다.

도 3은 상기와 같이 제조된 본 발명의 제 1 실시예를 도시한 단면도이다.

도면을 참조하면, Ga 또는 In 박막이 부분적으로 증착된 요철(22)이 형성된 베이스 기판(20) 상에 순차적으로 형성된 발광층, 즉 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 포함하고, 금속범프(70, 75)를 이용하여 상기 발광층이 형성된 베이스 기판(20)과 플립칩 본딩되는 서브 마운트 기판(100)을 포함한다.

이와 같은 본 발명의 발광 소자는 서브 마운트 기판을 통한 열방출을 통해 발광 소자의 열적 부담을 줄일 수 있고, 요철이 형성된 기판 상에 발광층을 성장시킴으로써 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문에 높은 휘도와 발광 효율을 얻을 수 있다.

도 4a 내지 도 4f는 본 발명에 따른 제 2 실시예의 제조 공정을 설명하기 위한 단면도들이다.

이는 제 1 실시예의 경우와 거의 동일하며, 단지 제 2 실시예는 웨이퍼 레벨에서 다수의 발광 셀을 직렬, 병렬 또는 직병렬 연결하여 소자의 크기를 줄이고, 적정 전압 및 전류에 구동되도록 하여 조명용으로 사용가능하며 교류 전원에서도 구동할 수 있는 발광 소자를 제공한다.

도 4a를 참조하면, Ga 또는 In 박막(25)이 부분적으로 증착된 요철(22)이 형성된 베이스 기판(20) 상에 유기금속 화학 증착법, 화학 증착법, 플라즈마 화학 증착법, 분자선 성장법, 수소화물 기상 성장법 등의 다양한 증착 방법을 통해 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 형성한다. 상기 베이스 기판(20)은 평탄한 기판을 화학적 또는 기계적 표면처리하여 오목볼록한 요철(22)을 1000 내지 1000000개/㎠ 정도 형성하고, 요철(22)이 형성된 기판(20)의 상부에 직상으로 TMG(Trimethylgalium) 또는 TMI(Trimethylindium)을 약 100 내지 10000초 동안 주입함으로써 마련된다. 상기 베이스 기판(20) 상에 결정 성장시 기판(20)과 후속층들의 격자 부정합을 줄이기 위한 버퍼층(미도시)을 더 형성할 수 있다. 이는 도 3a의 경우와 동일하며, 이와 중복되는 설명은 생략한다.

도 4b에 도시한 바와 같이 소정의 식각 공정을 통해 P형 반도체층(60) 및 활성층(50)의 일부를 제거하여 N형 반도체층(40)의 일부를 노출한다. P형 반도체층(60) 상에 소정의 식각 마스크 패턴을 형성한 다음, 건식/습식 식각 공정을 실시하여 P형 반도체층(60) 및 활성층(50)을 제거하여 N형 반도체층(40)을 노출시킨다. 노출된 N형 반도체층(40)의 일부를 더 제거할 수 있다.

다음으로 베이스 기판(20) 상에 다수 개의 발광 셀을 형성하기 위하여 노출 된 N형 반도체층(40)의 소정 영역을 베이스 기판(20)이 노출되도록 제거한다. 이를 위해 상기 베이스 기판(20)이 노출될 소정 영역을 제외한 모든 부분에 소정의 마스크 패턴을 형성한 다음, 상기 마스크 패턴에 의해 노출된 영역의 N형 반도체층(40)을 식각하여 도 4c에 도시한 바와 같이 다수개의 발광 셀을 전기적으로 분리한다.

P형 반도체층(60) 상부에 P형 반도체층(60)의 저항을 줄이고 광의 투과율을 향상시키기 위해 ITO와 같은 투명전극층을 더 형성할 수 있으며, P형 반도체층(60) 또는 노출된 N형 반도체층(40) 상부에 Cr, Au를 사용하여 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다.

이후, 도 4d에서 볼 수 있듯이 P형 반도체층(60) 상에 P형 금속범프(75)를 형성하고, N형 반도체층(40) 상에 N형 금속범프(70)를 형성한다.

다음으로, 도 4e를 참조하면 별도의 서브 마운트 기판(100)을 마련하여 상기 P형 및 N형 금속범프(75, 70)와 접속될 전극층(120)과, 일 가장자리에 위치한 P형 본딩 패드(115)와, 다른 일 가장자리에 위치한 N형 본딩 패드(110)를 형성한다.

상기 기판(100)은 다수의 N영역(B)과 P영역(A)이 정의되어, 기판(100)에 형성된 다수개의 전극층(120)은 인접한 N영역(B)과 P영역(A)을 각기 하나로 연결한다. 상기의 N영역(B)은 상기 발광 셀의 상부에 형성된 N형 금속범프(70)가 접속될 영역을 지칭하고, P영역(A)은 상기 발광 셀의 상부에 형성된 P형 금속범프(75)가 접속될 영역을 지칭한다.

이 때 기판(100)으로는 열전도성이 우수한 다양한 기판(100)을 사용한다. 본 실시예는 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용한다. 물론 이에 한정 되지 않고, 열전도율이 크며 전기 전도성이 우수한 물질인 금속성 물질을 사용할 수 있다. 이 경우에는 기판 상에 절연막 또는 유전체막을 형성하여 충분한 절연 역할을 하도록 한다. 또한, 상기 다수개의 전극층(120)과 N형 본딩 패드(110) 및 P형 본딩 패드(115)는 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다.

이후, 상기 서브 마운트 기판과(100), 상기 요철(22)이 형성된 베이스 기판(20) 상에 형성된 다수개의 발광 셀을 플립칩 본딩한다.

도 4f를 참조하면, 본 발명의 발광 소자는 발광 셀의 N형 및 P형 금속범프(70, 75)와 서브 마운트 기판(100)의 N영역(B) 및 P영역(A)이 접속되도록 본딩하되, 상기 인접한 발광 셀의 N형 금속범프(70)와 P형 금속범프(75)가 서브 마운트 기판(100)의 전극층(120)에 의해 연결되도록 접속시킨다. 일 가장자리에 위치한 발광 셀의 P형 금속범프(175)는 서브 마운트 기판(100)의 P형 본딩 패드(115)에 접속되고, 타 가장자리에 위치한 발광 셀의 N형 금속범프(70)는 서브 마운트 기판(100)의 N형 본딩 패드(110)에 접속된다.

이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본딩할 수 있다. 금속범프와 하부 전극층 및 본딩 패드와의 접속은 다양한 본딩 방법을 통해 본딩된다. 이뿐 아니라, 발광 셀에 N형 및 P형 금속범프(70, 75)가 형성되지 않고, 서브 마운트 기판(100) 상의 N영역(B) 및 P영역(A)에 각각의 금속범프가 형성될 수도 있다.

본 발명의 발광 소자의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변 형과 다양한 물질막이 더 추가될 수 있다. 즉, 발광 셀간의 분리를 위해 P형 반도체층, 활성층, N형 반도체층의 일부를 제거한 다음, 소정 영역의 P형 반도체층과 활성층을 추가로 제거하여 N형 반도체층을 노출시킬 수도 있다.

이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판 상에 어레이된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다. 또한, 요철이 형성된 기판 상에 발광층을 성장시킴으로써 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문에 높은 휘도와 발광 효율을 얻을 수 있다.

본 실시예는 다수개의 발광 셀과 서브 마운트 기판의 플립칩 본딩시 금속범프를 이용하여 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되도록 한다. 그러나 이에 한정되지 않고, 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩할 수도 있다. 이에 관한 구체적인 설명은 후술한다.

도 5a 내지 도 5d는 제 2 실시예의 다른 예를 설명하기 위한 단면도들이다.

도 5a를 참조하면, Ga 또는 In 박막(25)이 부분적으로 증착된 요철(22)이 형성된 베이스 기판(20) 상에 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)이 순차적으로 형성된 다수개의 발광 셀을 포함한다. 이는 상술한 도 4c의 경우와 동일하며, 중복되는 설명은 생략한다.

도 5b를 참조하면, 일 발광 셀의 N형 반도체층(40)과 인접한 타 발광 셀의 P 형 반도체층(60)을 연결하기 위한 브리지 배선(80)을 포함한다. 브리지 배선(80)은 도전성의 물질을 이용하되, 금속을 이용하여 형성한다. 물론, 불순물로 도핑된 실리콘 화합물을 이용할 수도 있다. 상기 브리지 배선(80)은 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 등의 공정을 통해 형성된다.

상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.

또한, 스탭 커버(Step Cover) 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮인 이외의 부분은 다 제거되고 이 덮혀진 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 되다.

또한 각 발광 셀의 상부에 범핑용으로 형성된 다수개의 금속범프를 포함하고, 일 가장자리에 위치한 발광 셀의 P형 반도체층(60)과 다른 일 가장자리에 위치한 발광 셀의 N형 반도체층(40) 상에 각각 형성된 P형 금속범프(75) 및 N형 금속범 프(70)를 더 포함한다. 금속범프로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 한가지 또는 이들 물질의 합금을 적용한다.

다음으로, 도 5c에 도시한 바와 같이 별도의 서브 마운트 기판(100)을 마련하여, 기판(100) 상부에 다수개의 본딩층(130)과, 서브 마운트 기판(100)의 일 가장자리에 위치한 P형 본딩 패드(115))와, 다른 일 가장자리에 위치한 N형 본딩 패드(110)를 형성한다. 이 때, 기판(100)으로 도전성의 물질을 사용하는 경우에, 전극층(120)과 P형 및 N형 본딩패드(115, 110)를 형성하기 이전에 기판(100)의 전체 구조 상에 절연 및 유전체막을 형성한다.

이후, 도 5d에서 볼 수 있듯이 앞서 설명한 다수개의 발광 셀과, 서브 마운트 기판(100)을 플립칩 본딩하여 발광 소자를 제작한다. 상기 발광 셀의 상부에 형성된 금속범프(70, 75)와 상기 서브 마운트 기판(100)에 형성된 본딩층(130)을 통해 본딩한다. 서브 마운트 기판(100)의 일 가장자리에 위치한 P형 본딩 패드(115)는 일 가장자리에 위치한 발광 셀의 P형 금속범프(75)에 접속되고, 타 가장자리에 위치한 N형 본딩 패드(110)는 다른 가장자리에 위치한 발광 셀의 N형 반도체층(40)에 접속된다. 본 실시예는 플립칩 본딩 이전에 브리지 배선(80)을 통해 이미 전기적 연결이 완료된 상태이므로, 플립칩 본딩시 전기 연결을 위해 별도의 패턴을 형성하거나, 그에 따라 정확한 얼라인을 고려해야 하는 등의 번거로움을 줄일 수 있는 장점이 있다.

상술한 본 발명의 발광 소자의 제조 방법은 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다. 본 실시예는 열방출을 향상시키기 위하여, 다수의 발광 셀들이 서브 마운트 기판 상에 어레이된 플립칩 형태의 구조로 형성하였다. 그러나 이에 한정되지 않고, 요철을 포함한 다수개의 발광 셀에 있어서 상술한 브리지 공정 또는 스탭 커버 등의 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 타 발광 셀의 P형 반도체층을 연결한 후, 일 가장자리의 발광 셀의 N형 반도체층 상에 N형 본딩패드를 형성하고 다른 가장자리의 발광 셀의 P형 반도체층 상에 P형 본딩패드를 형성할 수 있다. 그리하여 플립칩 구조가 아닌 형태의 발광 소자에도 본 발명의 기술적 요지를 응용할 수 있다.

도 6a 내지 도 6g은 본 발명에 따른 제 3 실시예의 제조 공정을 설명하기 위한 단면도들이다.

도 6a를 참조하면, 베이스 기판(30) 상에 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 형성한다.

다음으로, 도 6b에 도시한 바와 같이 P형 반도체층(60), 활성층(50) 및 N형 반도체층(40)의 일부를 제거하여 발광 셀 간을 분리한 후, 소정의 식각 공정을 통해 P형 반도체층(60) 및 활성층(50)의 일부를 제거하여 N형 반도체층(40)의 일부를 노출한다.

소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(40)과 P형 반도체층(60)을 연결한다. 즉, 일 발광 셀의 노출된 N형 반도체층(40)과 이와 인접한 다른 일 발광 셀의 P형 반도체층(60)을 배선으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀 의 N형 반도체층(40)과 P형 반도체층(60) 간을 전기적으로 연결하는 도전성 배선을 형성한다.

이후, 발광 셀의 상부에 다수개의 금속범프를 형성하고, 일 가장자리에 위치한 발광 셀의 P형 반도체층(60)과 다른 일 가장자리에 위치한 발광 셀의 N형 반도체층(40) 상에 P형 금속범프(75) 및 N형 금속범프(70)를 각각 형성한다.

다음으로, 도 6d에 도시한 바와 같이 별도의 서브 마운트 기판(100)을 마련하여, 서브 마운트 기판(100) 상부에 다수개의 본딩층(130)과, 기판(100)의 일 가장자리에 위치한 P형 본딩 패드(115)와, 다른 일 가장자리에 위치한 N형 본딩 패드(110)를 형성한다. 이 때, 기판(100)으로 도전성의 물질을 사용하는 경우에, 전극층(120)과 P형 및 N형 본딩패드(115, 110)를 형성하기 이전에 기판(100)의 전체 구조 상에 절연 및 유전체막을 형성한다.

이후, 도 6e에서 볼 수 있듯이 앞서 설명한 다수개의 발광 셀과, 서브 마운트 기판(100)을 플립칩 본딩하여 발광 소자를 제작한다. 상기 발광 셀에 형성된 금속범프와 상기 서브 마운트 기판(100)에 형성된 본딩층(130)을 통해 본딩한다. 서브 마운트 기판(100)의 일 가장자리에 위치한 P형 본딩 패드(115)는 일 가장자리에 위치한 발광 셀의 P형 금속범프(75)에 접속되고, 타 가장자리에 위치한 N형 본딩 패드(70)는 다른 가장자리에 위치한 발광 셀의 N형 금속범프(70)에 접속된다.

도 6f를 참조하면, 플립칩 본딩된 발광 셀들의 베이스 기판(20)을 제거한다. 이는 엑시머 레이저(Eximer laser)를 이용하여 제거할 수 있으며, 이에 한정되지 않고 다양한 방법을 사용할 수 있다. 베이스 기판(20)을 제거하면 도면에 도시한 바와 같이 N형 반도체층(40)이 상부에 노출된다. 본 실시예는 PEC 공정을 이용하여 상기 노출된 N형 반도체층(40)에 요철(35)을 형성한다.

즉, N형 반도체층(40)이 노출된 발광 소자를 KOH 또는 NaOH계 용액에 담그고 자외선 램프(UV lamp)를 이용하여 수 분 내지 수십분간 조사한다. 이와 같이 조사하면 상기 노출된 N형 반도체층(40)의 표면에서 광화학 반응이 일어나고, 도 6g에 도시한 바와 같은 표면 형상을 얻을 수 있다. 이러한 형상은 광추출 효율(light extration efficiency)이 편평한 표면 대비 2배 이상 우수한 것으로 알려져 있다. 이는 종래의 평탄한 표면에서 반사되었던 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문이다.

이로써, 플립칩 형태의 다수의 발광 셀들이 서브 마운트 기판 상에 어레이된 발광 소자를 제조할 수 있다. 상기 발광 셀들은 원하는 목적에 따라 직렬, 병렬 또는 직병렬로 다양하게 연결될 수 있다. 또한, 베이스 기판을 제거하여 노출된 N형 반도체층에 요철을 형성함으로써, 광자가 다양한 각의 표면에 의해 반사되지 않고 외부로 빠져나가기 때문에 높은 휘도와 발광 효율을 얻을 수 있다.

상술한 본 발명의 발광 소자의 제조 방법은 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다. 예를 들어 본 실시예는 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 브리지 배선을 형성한 후, 서브 마운트 기판과 플립칩 본딩하도록 한다. 그러나 이에 한정되지 않고, 제 1 실시예와 마찬가지로 플립칩 본딩시 금속범프를 이용 하여 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되도록 할 수도 있다. 또한 상기 제 2 실시예와 동시에 적용할 수도 있다. 즉, 요철이 형성된 베이스 기판 상에 다수개의 발광 셀을 형성하여 서브 마운트 기판과 플립칩 본딩한 후, 상기 베이스 기판을 제거하고 상술한 광화학 에칭을 실시하여 노출된 N형 반도체층의 요철을 더욱 깊게 할 수도 있다.

본 발명의 발광 소자는 상술한 설명에 한정되지 않고 다양한 실시예가 가능하다.

도 7에 도시된 제 4 실시예와 같이 다수개의 발광 셀이 웨이퍼 레벨에서 연결된 형태가 아닌 개개의 발광 셀이 서브 마운트 기판 상에 플립칩 본딩되어 발광 소자를 형성할 수 있다.

발광 소자의 광효율은 내부 양자 효율과 외부 양자 효율로 나타낼 수 있는데, 내부 양자 효율은 활성층의 설계나 품질에 따라서 결정된다. 외부 양자 효율의 경우 활성층에서 생성되는 광자가 발광 소자의 외부로 나오는 정도에 따라서 결정된다. 종래 발광 소자의 경우에, 일부의 광자가 발광 소자의 내부에서 투과하지 못하고 반사되어 나오며, 임계각보다 큰 각도로 활성층에서 방출된 광은 계면에서 전반사되어 외부로 투과하지 못한다. 그러나, 도 7에서와 같이 노출된 N형 반도체층 상에 요철을 형성하는 경우에, 표면의 요철이 광의 임계각을 변화시켜 보다 용이하게 광을 추출할 수 있게 돕는다. 따라서 활성층에서 발생한 광이 전반사되지 않고 발광 소자의 외부로 방출될 확률이 높아져 외부 양자 효율이 현저하게 향상된다.

본 발명에 의한 발광 소자 및 이의 제조 방법은 반도체층 상의 요철 형상으로 발광 효율, 외부 양자 효율, 추출 효율 등의 특성을 향상시키고 신뢰성을 확보하여, 고광도, 고휘도의 광을 발광할 수 있는 장점이 있다.

Claims (16)

1. N형 반도체층과 상기 N형 반도체층 상에 형성된 P형 반도체층을 포함하는 발광 셀이 형성된 기판; 및

   상기 기판이 플립칩 본딩되는 서브 마운트 기판을 포함하고,

   상기 기판의 적어도 일면에는 요철이 형성된 것을 특징으로 하는 발광 소자.
2. 청구항 1에 있어서,

   상기 기판 상에 서로 이격된 발광 셀이 다수개 형성되고, 상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층이 연결되는 것을 특징으로 하는 발광 소자.
3. 청구항 2에 있어서,

   상기 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하기 위한 배선을 더 포함하는 것을 특징으로 하는 발광 소자.
4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,

   상기 요철은 발광 파장의 0.01 내지 5.0배 이내의 진폭 및 주기를 갖는 것을 특징으로 하는 발광 소자.
5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,

   상기 기판의 요철이 형성된 일면에 상기 발광 셀이 형성된 것을 특징으로 하는 발광 소자.
6. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,

   상기 요철은 볼록부 상에 부분적으로 얇은 박막을 더 포함하는 것을 특징으로 하는 발광 소자.
7. 일면에 요철이 형성된 N형 반도체층과 상기 N형 반도체층의 타면 상에 형성된 P형 반도체층을 포함한 반도체 적층 구조; 및

   상기 반도체 적층 구조가 플립칩 본딩되는 서브 마운트 기판을 포함하는 발광 소자.
8. 청구항 7에 있어서,

   상기 서브 마운트 기판에는 다수개의 상기 발광층이 플립칩 본딩되고, 상기 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체층이 연결되는 것을 특징으로 하는 발광 소자.
9. 청구항 8에 있어서,

   상기 일 발광층의 N형 반도체층과 그에 인접한 다른 일 발광층의 P형 반도체 층을 연결하기 위한 배선을 더 포함하는 것을 특징으로 하는 발광 소자.
10. 요철이 형성된 기판을 마련하는 단계;

    상기 기판 상에 순차적으로 N형 반도체층, P형 반도체층을 형성하는 단계; 및

    상기 N형 반도체층과 상기 P형 반도체층이 형성된 상기 기판을 별도의 서브 마운트 기판에 플립칩 본딩하는 단계를 포함하는 발광 소자의 제조 방법.
11. 청구항 10에 있어서,

    상기 요철이 형성된 기판을 마련하는 단계는,

    상기 요철의 볼록부에 얇은 박막을 부분적으로 증착시키는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
12. 청구항 11에 있어서,

    상기 요철의 볼록부에 얇은 박막을 부분적으로 증착하는 단계는,

    상기 기판의 직상에 TMG 또는 TMI를 주입하여 얇은 Ga 또는 In 박막을 증착시키는 것을 특징으로 하는 발광 소자의 제조 방법.
13. 기판 상에 순차적으로 N형 반도체층, P형 반도체층을 형성하는 단계;

    상기 N형 반도체층과 상기 P형 반도체층이 형성된 상기 기판을 별도의 서브 마운트 기판에 플립칩 본딩하는 단계;

    상기 기판을 제거하여 상기 N형 반도체층을 노출시키는 단계; 및

    상기 노출된 N형 반도체층에 요철을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
14. 청구항 13에 있어서,

    상기 요철을 형성하는 단계는,

    상기 노출된 N형 반도체층을 KOH 또는 NaOH 내에서 UV 광을 조사하여 에칭하는 것을 특징으로 하는 발광 소자의 제조 방법.
15. 청구항 10 내지 청구항 14 중 어느 한 항에 있어서,

    상기 기판 상에 순차적으로 N형 반도체층, P형 반도체층을 형성하는 단계 이후에,

    상기 N형 반도체층 및 P형 반도체층의 일부를 제거하여 다수개의 발광 셀을 형성하는 단계; 및

    브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
16. 청구항 15에 있어서,

    상기 브리지 배선은 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 것을 특징으로 하는 발광 소자의 제조 방법.

Images