KR20200071150A - 접촉면의 본딩을 위한 방법 - Google Patents

접촉면의 본딩을 위한 방법 Download PDF

Info

Publication number
KR20200071150A
KR20200071150A KR1020207016609A KR20207016609A KR20200071150A KR 20200071150 A KR20200071150 A KR 20200071150A KR 1020207016609 A KR1020207016609 A KR 1020207016609A KR 20207016609 A KR20207016609 A KR 20207016609A KR 20200071150 A KR20200071150 A KR 20200071150A
Authority
KR
South Korea
Prior art keywords
sacrificial layer
substrate
contact surface
bond
prebonding
Prior art date
Application number
KR1020207016609A
Other languages
English (en)
Other versions
KR102158960B1 (ko
Inventor
베른하르트 레브한
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Publication of KR20200071150A publication Critical patent/KR20200071150A/ko
Application granted granted Critical
Publication of KR102158960B1 publication Critical patent/KR102158960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05561—On the entire surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2781—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/27845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Manufacture Of Switches (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 제1 기판의 특히 적어도 부분적으로 금속성의 제1 접촉면을 제2 기판의 특히 적어도 부분적으로 금속성의 제2 접촉면에 본딩하기 위한 방법과 관련되며, 상기 방법은,
접촉면들 중 적어도 하나의 물질에 적어도 부분적으로, 특히 주로 용해 가능한 희생 층을 접촉면들 중 적어도 하나에 도포하는 단계,
접촉면들 중 적어도 하나에서의 상기 희생 층의 적어도 부분적인 용해에 의해 상기 기판들을 본딩하는 단계
를, 특히 순서대로, 포함한다.

Description

접촉면의 본딩을 위한 방법{METHOD FOR BONDING METALLIC CONTACT AREAS WITH DISSOLUTION OF A SACRIFICIAL LAYER APPLIED ON ONE OF THE CONTACT AREAS IN AT LEAST ONE OF THE CONTACT AREAS}
본 발명은 청구항 1에 따르는 제1 기판의 제1 접촉면을 제2기판의 제2 접촉면으로 본딩하기 위한 방법과 관련된다.
반도체 산업에서 이른바 본딩 기법이 수년 동안 사용되어왔다. 본딩 기법에 의해 서로에 대해 매우 정밀하게 정렬되는 둘 이상의 기판의 접합이 가능하다. 대부분의 경우, 이 접합은 영구적으로, 즉, 비가역적으로 발생하는데, 이는 본딩 공정 후에는 2개의 기판의 파괴 또는 적어도 부분적 파괴 없이는 상기 2개의 기판의 분리가 더는 가능하지 않음을 의미한다. 기판들이 접합될 때, 영구적 연결을 야기하는 서로 다른 화학적 및 물리적 메커니즘이 존재한다. 비금속성 표면이 특히 흥미롭다. 비금속성 표면에서 순수 접촉에 의해 이른바 프리본드(prebond)의 형성이 발생한다.
표면 효과를 통해 발생하는 2개의 기판의 이러한 자연스럽게 형성되는 가역적인 연결은, 추가 열 처리에 의해 발생하며, 더는 분리 가능하지 않고, 따라서 비가역적인 차후의 실제 본드로부터 이를 구별하기 위해, 프리본드라고 불리운다. 이러한 방식으로 제작된 프리본드는 과소평가되지 않아야 하는 강도에 의해 여전히 특징 지어진다. 이러한 방식으로 서로 접합된 웨이퍼들이 영구 본드를 위해 고온으로 열-처리되어야 하지만, 다음 공정 단계까지 프리본드의 강도는 2개의 기판을 고정하기에 충분하다. 상기 프리본드는 주로 정렬 공정 후에 2개의 기판을 예비로 고정하기 위한 매우 유용한 수단인데, 왜냐하면 정렬 공정 후 2개의 기판은 서로를 향해 더는 이동하지 않아야 하기 때문이다. 상기 프리본드는 주로 기판의 표면 상의 영구적인 유발 쌍극자로 인해 존재하는 반데르발스 힘(van der Waals force)을 기초로 해야 한다. 반데르발스 힘은 매우 약하기 때문에, 기판들 사이에 주목할만한 접착 동작이 발생하기 위해 대응하는 높은 접촉 면적이 필요하다. 그러나 연마되지 않은 고체 표면은 이에 따른 높은 거칠기에서 최적의 접촉을 만들지 않는다. 순수 고체 접촉의 경우, 따라서 프리본드는 매우 편평하게 연마된 기판 표면들 사이에서 주로 발생한다. 실온에서, 이미 고립된 특정 환경에서, 추가적인 온도 및/또는 힘을 기판에 적용하지 않고도, 기판 표면들 사이에서 공유 결합이 또한 형성될 수 있다. 실온에서 형성된 공유 결합의 수는 무시할만한 수준으로 작아야 한다.
주로, 액체의 사용이 기판들 간의 대응하는 접착 반응을 증가시킨다. 바람직하게도, 액체는 기판의 표면 상의 요철을 균등하게 하며 고른 영구 쌍극자를 형성한다. 뛰어난 프리본드 능력이 주로 비금속 표면 상에서 확립된다. 연마되고 매우 평평해진 반도체, 가령, 실리콘, 세라믹, 여기서 주로, 옥사이드, 금속 옥사이드가, 접촉 시, 대응하는 거동을 보여준다.
비금속 표면, 따라서 주로 공유 결합 특성을 보이는 표면, 가령, Si, SiO2 등의 경우, 사전에 도포된 액체 필름이 열 처리 동안 발생하는 공유 결합에 의한 영구 본드의 강화에 고르게 기여할 수 있다. 비금속 표면이 프리본드 후 열 처리의 대상이 된다. 열 활성화가 표면들 간에 공유 결합을 생성하고 따라서 비가역적 연결을 생성한다. 따라서 주로 실리콘 원자들 간 공유 결합의 형성에 의해 단결정질의, 고도로 정교하게 절단되고 연마된 실리콘 웨이퍼가 서로 용접(weld)된다. 실리콘 옥사이드가 실리콘 웨이퍼 상에 있는 경우, 주로 공유 실리콘 옥사이드 결합 및/또는 옥사이드-옥사이드 결합이 형성된다. 매우 얇은 액체 층, 일반적으로, 물의 사용이 표면들 간 공유 결합의 형성을 야기 또는 적어도 개선할 수 있다. 액체 층은 수 나노미터 두께이거나 심지어 액체의 단일 단분자층(monolayer)으로만 구성된다. 따라서 액체 층은 프리본드 거동만 개선할 뿐 아니라 공유 연결의 형성에도 상당히 기여한다. 물의 경우, 이유는 서로 본딩될 기판 표면들의 원자들 간 연결 원자로서 이용 가능한 산소를 만들 수 있기 때문이다. 물 분자의 수소와 산소 간 결합 에너지는, 인가된 에너지로 끊어지기에 충분히 낮다. 산소에 대한 새로운 반응 파트너가 주로 기판 표면의 원자이다. 어느 경우라도, 액체의 원자가 기판 표면의 영구 본드 프로세스에 직접 참여하는 이들 프로세스가 반드시 발생할 필요는 없는 표면이 존재함이 언급되어야 한다.
순수 금속 표면을 위한 본드 프로세스가 꽤 다르게 실행된다. 금속들은 이들의 금속 결합 속성 때문에 화학적으로 그리고 물리적으로 완전히 상이하게 거동하기 때문에, 완전히 상이한 본드 전략이 요구된다. 금속들은 주로 더 높은 온도에서 그리고 매우 높은 압력에서 서로 본딩된다. 고온은 표면 및/또는 결정립계 및/또는 볼륨을 따라 심화된 확산을 야기한다. 원자의 증가되는 이동성 때문에, 2개의 표면의 용접을 야기하는 서로 다른 물리적 및 화학적 효과가 발생한다. 따라서 이들 금속 본드의 단점은 주로, 2개의 기판의 접합을 보장하기 위해 매우 높은 온도와 압력을 사용한다는 것을 포함한다. 많은 경우에서, 사전에 순수 금속 표면이 발견되지 않을 것이다. 매우 비활성인 금속, 가령, Pt, Au 및 Ag를 제외한 거의 모든 금속이 대기 중에서 산화물 층으로, 심지어 매우 얇은 층으로라도 코팅된다. 이 옥사이드 층은 매우 얇은 옥사이드 층으로 덮인 금속 표면들 사이에라도 프리본드를 생성하기에 충분하다. 어느 경우라도, 이 옥사이드 층은 2개의 금속을 서로 직접 본딩, 가령, 2개의 전도성 접촉부를 서로 접합시키려는 의도를 갖기 때문에, 차후 원치 않아진다.
기판의 열 처리는 대응하는 긴 가열 및 냉각 시간을 나타낸다. 고온이 기능 유닛, 가령, 마이크로칩 및 주로 메모리 칩의 고장을 야기하고 이들을 사용할 수 없도록 손상시킨다.
덧붙여, 대응하는 표면을 갖는 기판이 실제 본딩 단계 전에 서로에 대해 정렬될 수 있다. 이 정렬은, 수행되면, 최종적인, 따라서 영구적인 본딩 프로세스까지 더는 파괴되지 않아야 한다. 어느 경우라도, 주로 더 고온에서, 서로 다른 물질의 서로 다른 열팽창계수 및 최종 열 응력 때문에, 일반적으로 기판의 서로 다른 구성요소 영역의 서로에 대한 편이가 발생한다. 최악의 경우, 서로에 대해 접합될 2개의 기판은 서로 다른 열팽창계수를 갖는 서로 다른 2개의 물질로 구성된다. 이들의 편이가 커질수록, 서로 다른 물질의 열팽창계수의 차이가 커진다.
본 발명의 목적은 물질의 저온 및/또는 저압력 본딩을 위해 가능한 효율적인 방법을 고안하는 것이다.
이 목적은 청구항 1의 특징에 의해 이뤄진다. 본 발명의 바람직한 형태는 독립 청구항에서 제공된다. 상세한 설명, 청구항 및/또는 도면에서 제공되는 특징들 중 적어도 2개의 모든 조합이 본 발명의 범위 내에 속한다. 특정 값 범위에서, 지시된 한계 내에 속하는 값들이 경계 값으로 개시된 것으로 간주되며 임의의 조합으로 청구될 것이다.
본 발명은 본딩될 기판들의 접촉면들 중 적어도 하나의 기판 접촉면 상에 적어도 하나의 초박막 희생 층을 증착하는 아이디어를 기초로 하며, 본딩 단계 중 상기 희생 층이 이를 둘러싸는 물질에 용해되거나 계면 상에서 소비된다. 본 발명의 또 다른 양태는 물질, 특히 주로 액체, 바람직하게는, 주로 물에 의한 사전 습윤 프로세스에 의한 금속 표면의 본딩이 기판들 간 프리본드를 생성하기 위해 사용됨을 특징으로 가진다. 수직으로 증착되는 복수의 희생 층의 조합이 또한 고려되며, 특히 바람직하게는, 고체 희생 층 및 이 위에 증착된 액체 희생 층의 증착이 고려된다. 따라서 일반적으로 복수의 희생 층이 수직으로 증착될 수 있다.
개시된 본 발명이 기본적으로 필요한 전제 조건을 충족하는 모든 유형의 물질에 적합하지만, 본 발명에서 청구되는 실시예에 주로 금속이 적합하다. 추가 개시 내용에서, 본 발명에 따르는 실시예가 예시로서 금속 표면 상에서 설명된다.
기판은 특히 실리콘, 특히, 바람직하게는 기판 상의 적어도 본드 영역에 도포되는 Cu로 구성된 금속 본드 층으로 구성된다. 본드 층이 전체 기판을 덮지 않는 한, 본드 영역은 벌크 물질, 특히, 기판의 벌크 물질에 의해 둘러싸이며, 특히 공동으로 평면 접촉면을 형성한다.
본 발명의 또 다른 독립 양태에 따르면, 서로 본딩될 본드 영역이, 한편으로는 원자를 갖는 프리본드를 생성할 수 있고 다른 한편으로는 차후 프리본드가 본드 영역의 물질에 가능한 거의 용해되지 않게 하는 희생 층으로 코팅된다. 바람직하게는 물질 층은 희생 층의 물질에 대한 용해 한계에 도달한 적이 없는 물질로 구성된다. 본 발명에 따르면 희생 층의 물질은 접촉면들 중 적어도 하나, 바람직하게는 두 접촉면 상의 물질 층에서 완전히 파괴된다. 농도는 원자 퍼센티지(원자%)로 제공되는 것이 바람직하다. 본 발명에 따르면, 특히 접촉면들 중 적어도 하나의 금속 물질에서의 희생 층의 물질의 용해도는 0 원자% 내지 10 원자%, 바람직하게는 0 원자% 내지 1 원자%, 더 바람직하게는 0 원자% 내지 0.1 원자%, 더 바람직하게는 0 원자% 내지 0.01 원자%, 더 바람직하게는 0 원자% 내지 0.001 원자%, 가장 바람직하게는 0 원자% 내지 0.0001 원자%이다.
본 발명에 따르는 희생 층의 두께는 1000㎚ 미만, 바람직하게는 100㎚ 미만, 더 바람직하게는 10㎚ 미만, 가장 바람직하게는 1㎚ 미만이다. 기판의 두께, 특히 기판의 본드 영역의 두께에 대한 희생 층의 두께의 비는 1 미만, 바람직하게는 10-2 미만, 더 바람직하게는 10-4 미만, 더 바람직하게는 10-6 미만, 가장 바람직하게는 10-8 미만이다.
희생 층이 임의의 증착 방법에 의해 접촉면들 중 적어도 하나에 도포될 수 있다. 가능한 굵은 입자(coarse-grain)로 된 및/또는 적어도 주로 단결정인 희생 층을 생성하는 증착 방법이 선호된다. 본 발명에서 고려될 수 있는 증착 방법은 특히 다음과 같다:
- 원자 층 증착,
- 전자화학적 증착,
- 물리 기상 증착(PVD),
- 화학 기상 증착(CVD),
- 응결 및/또는 승화에 의한 기상 증착, 가령, 표면 상에 수증기의 물을 직접 증착,
- 플라스마 증착,
- 습식 화학 증착 법
- 스퍼터링 및/또는
- 분자 빔 에피택시.
본 발명에 따르면, 희생 층, 특히 Si가 본드 층, 특히, Cu와 공동으로 인-시추(in-situ)로 기판 상으로 도포된다. 이는 본드 층 상의 옥사이드의 형성을 막는다.
본 발명에 따르면, 희생 층은 프리본드의 형성에 적합하고 서로 접촉될 기판들 중 적어도 하나의 기판의 접촉면 상의 본드 영역 및/또는 벌크 영역에서 용해될 수 있는 물질로 구성된다. 상기 희생 층은 다음의 물질 또는 재료 중 적어도 하나로 특히 적어도 부분적으로, 바람직하게는 주로 구성된다:
- 금속, 특히
- Cu, Ag, Au, Al, Fe, Ni, Co, Pt, W, Cr, Pb, Ti, Te, Sn 및/또는 Zn,
- 합금,
- (대응하는 도핑을 갖는) 반도체, 특히
- 원소 반도체, 바람직하게는
- Si, Ge, Se, Te, B 및/또는 (
Figure pat00001
)-Sn,
- 화합물 반도체, 바람직하게는,
- GaAs, GaN, InP, InxGE1-xN, InSb, InAs, GaSb, AlN, InN, GaP, BeTe, ZnO, CuInGaSe2, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, Hg(1-x)Cd(x)Te, BeSe, HgS, AlxGa1 - xAs, GaS, GaSe, GaTe, InS, InSe, InTe, CuInSe2, CuInS2, CuInGaS2, SiC 및/또는 SiGe,
- 유기 반도체, 바람직하게는,
- 플라반톤(flavanthone), 페린온(perinone), Alq3, 테트라센(tetracene), 시나크리돈(chinacridone), 펜타센(pentacene), 프탈로시아닌(phthalocyanine), 폴리티오펜(polythiophene), PTCDA, MePTCDI, 아크리돈(acridone) 및/또는 인단트론(indanthrone).
- 액체, 특히
- 물,
- 알코올,
- 알데하이드,
- 케톤,
- 에테르,
- 산,
- 염기.
첫 번째 실시예에서, 본드 영역은 기판의 전체 접촉면 위에 뻗어 있는 층이다. 본드 영역의 표면의 거칠기는 특히 알려진 방법에 의해 감소된다. 바람직하게는 화학-기계적 연마 공정(CMP)가 사용된다. 따라서 본 발명에 따라 전체 본드 영역 표면이 희생 층으로 덮인다. 상기 희생 층은 평균 거칠기가 1㎛ 미만, 바람직하게는 500㎚ 미만, 더 바람직하게는 100㎚ 미만, 더 바람직하게는 10㎚ 미만, 가장 바람직하게는 1㎚ 미만이도록 도포되거나 도포 후 처리된다.
두 번째 실시예에서, 전체 접촉면 위에 분산되어 있는 복수의 본드 영역이 있다. 상기 본드 영역은 특히 기판들 중 적어도 하나의 기판의 접촉면 위에 돌출되어 있는, 따라서 표면 너머까지 돌출되어 있는 토포그래피를 형성한다. 바람직하게는 본드 영역이 임의의 벌크 물질에 의해 둘러싸인다. 벌크 물질 및 본드 영역 표면이 공통 평면 E를 형성한다. 전도성 영역으로 구성되고 비전도성 영역으로 둘러 싸이는 표면이 또한 하이브리드 표면이라고 알려져 있다. 비전도성 영역은 유전체로 구성되고 전도성 영역을 절연한다. 생각될 수 있는 가장 단순한 실시예는 전하 수송을 위한 유전체에 의해 절연되는 접촉 사이트일 것이다. 이들 하이브리드 표면을 본딩함으로써 기판들 사이의 전도성 연결이 본딩된 접촉 사이트를 통해 이뤄질 수 있다.
본 발명에 따르면 희생 층이 블랭킷 방식으로 접촉면 상에 따라서 벌크 물질 표면과 또한 본드 영역 표면 모두 상에 증착된다. 국소 본드 영역이 패키징을 위한 구리 패드, 금속 접합부 또는 금속 프레임이다. 서로 다른 층 시스템에서 기능 유닛들 간 전기적 연결을 위해 특히 Cu 패드가 사용된다. 금속 접합부는 관통 실리콘 비아(TSV)일 수 있다. 금속 프레임은 예를 들어 MEMS 소자를 위한 마이크로패키징일 수 있다. 이들 기능 유닛은 명료성을 위해 도면에서는 도시되지 않는다.
세 번째 실시예에서, 기판 내에 직접 전체 접촉면 위에 분산되어 있는 복수의 본드 영역이 존재하며, 상기 기판은 에칭 기법에 의해 먼저 구조화되고 그 후 대응하는 본드 영역 물질로 충전되며 그 후 희생 물질로 덮인다.
본드 단계에서, 임의의 층 시스템으로 만들어진 2개의 기판이 서로 접근되어, 접촉면에 도포된 희생 층(들)이 서로 접촉하게 되고 프리본드를 형성한다. 희생 층 표면의 거칠기가 화학 및/또는 기계적 방법에 의해 크게 감소될 수 있고, 바람직하게는 제거될 수 있다. 특정 층 시스템에서, 층 시스템은 프리본드 전에 정렬기에서 서로 정렬될 수 있다.
프리본드 전에, 희생 층 표면은 액체, 바람직하게는 물로 습윤될 수 있다. 바람직하게는 도포된 액체 층의 두께는 100㎚ 미만, 바람직하게는 10㎚ 미만, 더 바람직하게는 1㎚ 미만, 가장 바람직하게는, 단지 단분자층 두께이다. 친수성 표면의 경우, 기판을 주변 대기에 노출시키는 것이 충분하다. 그 후 표면이 주변 대기로부터의 수증기에 의해 습윤된다.
액체는, 특히, 응결에 의해 도포될 수 있다. 하나의 특수 실시예에서, 바람직하게는 냉각된 생태의 코팅될 기판이 증기로 포화된 대기를 갖는 가열된 공간에 위치하게 된다. 기판의 저온으로 인해 액체는 기판 표면 상에 갑자기 응결된다.
본 발명의 대안적 형태에서, 희생 층의 물질, 특히, 액체가 스핀 레지스터 도포 공정에 의해 적용된다.
본 발명의 또 다른 대안적 형태에서, 희생 층의 물질이, 분사 레지스트 도포 유닛에 의해, 특히, 액체로, 기판들 중 적어도 하나의 접촉 면 상으로 분사된다.
특수 실시예에서, 물은 기판이 위치하고 있는 반응 챔버로 버블러(bubbler)에 의해 도입된다. 이를 위해, 비활성 가스, 가령, 아르곤, 헬륨 및 질소가 수조로 넣어진다. 상기 비활성 가스는 증발 동안 물을 지원하고 반응 챔버를 수증기로 포화시킨다. 물이 기판의 표면 상에 응결되어 매우 얇은 수막이 형성된다. 기판을 냉격시키는 것이 물의 응결을 보조한다.
또 다른 특수 실시예에서, 물이 단순한 기화기에서 기화되고 기판의 표면 상으로 향해진다. 버블러와 달리, 비활성 가스가 반드시 사용되지는 않고, 물 온도가 가능한 끓는 점까지로 만들어짐으로써, 물의 운동 에너지를 증가시키고 따라서 기화를 가속화시킬 수 있다. 반응 챔버를 배기함으로써, 끓는 점이 낮아지고 따라서 프로세스가 최적화된다.
본 발명에 따르는 희생 층을 정교하게 증착할 수 있는 특수 반응 챔버가 구축될 수 있다는 점을 고려하면, 본 발명에 따르는 유닛이 또한 떠오를 수 있으며, 여기서 반응 챔버라고 지칭된다.
프리본드가 접촉면의 하나의 접촉점에서 개시되고 본드 파(bond wave)에 의해 전체 표면에 걸쳐 확산되는 것이 바람직하다. 2개의 기판 중 하나를 휘어지게 하여 이 기판의 접촉면을 볼록하게 변형시켜 수용 표면 상에서 평평하게 놓인 또 다른 기판의 희생 층 표면과 접촉하게 만드는 핀에 의해 특히 2개의 희생 층 표면의 접촉이 생성될 수 있다.
프리본드의 형성 후 2개의 본딩된 기판이 열 처리된다. 가능한 낮은 온도에서, 이상적으로는 실온에서 열 처리가 발생한다. 여기서 온도는 500℃ 미만, 바람직하게는 400℃ 미만, 더 바람직하게는 300℃ 미만, 더 바람직하게는 200℃ 미만, 더 바람직하게는 100℃ 미만, 가장 바람직하게는 50℃ 미만이다.
매우 얇은 희생 층의 한 가지 형태에 의해, 본드 영역으로의 희생 층의 원자의, 특히, 단독으로, 빠른 확산이 가능해진다. 본 발명에 따르는 확산은 열 처리에 의해 가속 및/또는 촉진된다. 바람직하게는 본 발명에 따라 희생 층의 원자가 본드 영역의 물질 및/또는 벌크 물질에서 완전히 용해된다. 본 발명에 따르면 본드 영역의 원자가 희생 층에서 용해되는 공정이 또한 고려되며, 기술적인 관점에서 보면, 상기 공정은 희생 층의 극히 작은 두께 때문에 앞서 기재된 버전과 동일하다.
바람직하게는 본 발명에 따르는 희생 층의 원자의 본드 영역으로의 확산 공정 동안 기판이 압력에 노출된다. 표면 상의 압력은 특히 0.01MPa 내지 10MPa, 바람직하게는 0.1MPa 내지 8MPa, 더 바람직하게는 1MPa 내지 5MPa, 가장 바람직하게는 1.5MPa 내지 3MPa이다. 이들 값은 대략 200mm 기판의 경우 1kN 내지 320kN의 힘의 적용에 대응한다.
본 발명에 따르는 프리본드 공정에 앞선 희생 층의 표면에 오염이 없거나 및/또는 적어도 주로, 바람직하게는 완전히 산화물이 없어야 한다. 특히, 희생 층이 도포되기 전에 상기 희생 층이 도포될 물질로부터 산화물을 제거하는 것이 필수이다. 본 발명에 따르는 프리본드 공정에 앞서, 희생 층 표면이 세정되는 것이 바람직하다. 해당 분야의 기술자에게 알려진 물리적 및/또는 화학적 수단에 의해 산화물의 제거가 이뤄질 수 있다. 이들은 대응하는 폐기물의 제거에 의한 기체 및/또는 액체에 의한 화학적 환원, 스퍼터링 및/또는 플라스마 및/또는 CMP 및/또는 다음의 방법 중 하나 이상의 기계적 제거를 포함한다:
- 화학적 산화물 제거, 특히
- 기체 환원제,
- 액체 환원제,
- 물리적 산화물 제거, 특히
- 플라스마,
- 이온 보조 화학 에칭,
- 고속 이온 충돌(FAB, 스퍼터링),
- 그라인딩,
- 연마(polishing).
화학적 산화물 제거는 화학 공정에 의한 산화물의 제거로서 정의된다. 화학 공정은 변환으로 정의된다. 이 경우, 산화물이 기체 및/또는 액체 상태의 환원제에 의해 환원되고 따라서 환원제는 새로운 화합물로 산화된다. 산화된 환원제, 따라서 반응 산물이 제거된다. 통상의 환원제의 예시가 수소이다.
물리적 산화물 제거가 물리적 공정에 의한 산화물의 제거로 정의된다. 물리적 공정에서, 변환은 발생하지 않고, 기판의 표면으로부터의 산화물의 순수 기계적 제거가 발생한다. 가장 빈번하게 사용되는 물리적 환원 기법이 플라스마 기법이다. 여기서 대응하는 필드에 의해 가속된 플라스마가 기판의 표면 상으로 생성되고 대응하는 물리적 산화물 제거가 이뤄진다. 스퍼터 기법의 사용이 또한 고려될 수 있다. 플라스마와 달리, 이는 반응 챔버에서 생성되는 통계적 다입자 시스템이 아니고 프리챔버(prechamber)에서 생성되고 특화된 방식으로 기판 상으로 가속되는 이온이다. 마지막으로 그라인딩 및 연마가 산화물 제거 공정으로서 언급되어야 한다. 상기 산화물은 그라인딩 및 연마 툴에 의해 점진적으로 제거된다. 수 마이크로미터 범위의 두꺼운 산화물 층이 포함될 때 특히 그라인딩 및 연마가 사전 처리 공정으로서 적합하다. 이들 방법은 나노미터 범위의 산화물 층의 올바른 제거에는 덜 적합하다.
접촉각 법(contact angle method)에 의해 표면 청정도의 검출이 매우 빠르고 손쉽게 이뤄질 수 있다. 이는 산화물 표면이 아니라 주로 오히려 친수성을 갖는 순수 구리의 표면임이 알려져 있다. 매우 작은 접촉각으로 주로 나타난다. 표면이 산화되어 산화물이 된 경우, 특히, 구리가 구리 산화물이 된 경우, 표면 특성은 더 혐수성(water-repellent)이 된다. 따라서 측정된 접촉각이 큰 경우, 시간의 함수로서 따라서 증가하는 구리 산화물 두께의 함수로서 접촉각의 변화를 표시하기 위해, 순수 구리 산화물의 완전한 산화물 제거의 순간으로부터 지정 시간 단위 후 물방울의 접촉각이 측정되었다. 시간이 증가할수록 상기 접촉각은 포화 값에 도달한다. 이 관계는 빠르게 성장하는 구리 산화물에 의한 표면의 전자 구조의 변화에 의해 설명될 수 있다. 특정 구리 산화물 층 두께로부터 시작하여, 산화물의 추가 증가가 표면의 전자 구조의 변화에 더는 유의미하게 기여하지 않는데, 이는 접촉각의 대수 감소로 반영된다(도 4 참조).
이러한 방식으로 발생하는 산화물이 본드 영역 표면 및/또는 희생 층 표면과 함께 벌크 물질 표면의 코팅 전에 및/또는 희생 층 표면을 서로 본딩하기 전에 제거되는 것이 바람직하다. 여기서 언급되는 접촉각 법이 산화물 상태의 신속하고, 정밀하며, 비용 효율적인 평가이다. 복잡한 화학적 및/도는 물리적 분석 장치 없이 이뤄질 수 있다. 접촉각 측정 장치는 표면의 완전히 자동화된 측정 및 특징화를 위해 장치의 대응하는 모듈 그룹에 설치될 수 있다. 대안적인 측정 방법이 타원 편광법 또는 그 밖의 다른 임의의 알려진 광학 및/또는 전기적 방법일 것이다.
또 다른 실시예에서, 본드 영역 표면들 간 본드 공정이 희생 층으로서 물을 이용해 수행된다. 본 발명의 아이디어는 본드 영역 표면으로부터 완전히 산화물을 제거하고 본드 영역 표면을 물로 습윤시키는 것으로 구성되며, 물은 산화물 제거 바로 후의 단계에서 실온에서 본드 영역 표면들 간 프리본드를 가능하게 한다. 습윤은 앞서 언급된 가능성, 가령, PVD, CVD, 스핀 레지스트 도포, 기판 표면의 기상 증착 또는 비교적 높은 대기 습도를 갖고, 바람직하게는 수증기로 포화되는 대기에의 노출 중 하나에 의해 발생한다.
희생 층의 도포가 반응 챔버에서 발생한다. 바람직하게는 반응 챔버가 배기될 수 있다. 대기의 특화된 설정을 가능하게 할 수 있는 반응 챔버의 특히 연속적인 배기가 추가로 바람직하다. 반응 챔버가 진공 클러스터의 모듈의 일부분, 바람직하게는 저진공 클러스터의 일부분, 더 바람직하게는 고진공 클러스터의 일부분, 가장 바람직하게는 초고진공 클러스터의 일부분이다. 반응 챔버 내 압력은 1 bar 미만, 바람직하게는 10-1 mbar 미만, 더 바람직하게는 10-3 mbar 미만, 더 바람직하게는 10-5 mbar 미만, 가장 바람직하게는 10-8 mbar 미만이다.
본 발명의 또 다른 이점, 특징 및 상세사항이 도면을 이용해 바람직한 예시적 실시예에 대한 다음의 기재로부터 자명해질 것이다.
도 1은 블랭킷 본드 영역을 갖는 본 발명에 따르는 첫 번째 실시예의 측방도를 나타낸다.
도 2는 복수의 국소 본드 영역을 갖는 본 발명에 따르는 두 번째 실시예의 측방도이다.
도 3은 기판에 복수의 국소 본드 영역을 갖는 본 발명에 따르는 세 번째 실시예의 측방도이다.
도 4는 시간의 흐름에 따른, 물방울 가장자리와 구리/구리 산화물의 표면 간 접촉각의 경험 측정 데이터를 도시한다.
도 5는 장치를 포함하는 클러스터 시스템의 개략적 평면도를 도시한다.
도면에서, 동일한 구성요소 또는 동일한 효과를 갖는 구성요소들이 동일한 도면 부호로 식별된다. 도면은 본 발명에 따르는 실시예를 단지 개략적으로 나타맬 뿐이며 실제 비율로 도시되지 않는다. 따라서 희생 층, 본드 영역 및 기판의 상대적 두께가 서로에 대해 비례하는 것이 아니며, 기판의 지름에 대한 지시된 두께의 비도 마찬가지이다.
도 1은 계면(1o)을 갖는 제1 기판(1), 본드 영역 표면(3o)을 갖는 본드 영역(3), 및 희생 층 표면(4o)을 갖는 희생 층(4)으로 구성된 층 시스템(7)을 도시한다. 제1 실시예에서 본드 영역(3)은 기판(1)의 전체 계면(1o) 위에 뻗어 있다. 이 경우 상기 본드 영역 표면(3o)은 제1 기판(1)의 제1 접촉면을 형성한다. 본드 영역(3)은 특히 제1 기판(1)과 물질-일체형(따라서 동일한 물질로 구성됨) 및/또는 제1 기판(1)과 모놀리식 구성요소일 수 있다. 희생 층(4)이 제1 접촉면 상에 블랭킷(blanket) 방식으로 도포된다.
도 2는 계면(1o) 상에 바람직하게는 규칙적으로 분포되어 있고 대응하는 본드 영역 표면(3o')을 갖는 복수의 본드 영역(3')이 제1 기판 상에 도포되는 층 시스템(7')을 나타낸다. 따라서 본드 영역(3')은 기판(1)의 표면(1o) 위에 토포그래피를 형성한다. 도시된 바람직한 실시예에서, 본드 영역(3')은 벌크 물질(5)에 의해 둘러싸인다. 상기 벌크 물질은 임의의 금속, 비금속, 세라믹 또는 폴리머, 가령, 레지스트일 수 있다. 바람직하게는, 세라믹, 특히, SixN4 또는 SixOxNx, 더 바람직하게는 옥사이드 세라믹, 특히 SiO2일 것이다. 본드 영역 표면(3') 및 벌크 물질 표면(5o)이 공통 평면(E), 특히, 제1 접촉면을 형성한다. 본드 영역 표면(3') 및 벌크 물질 표면(5o)의 균일성(evenness)과 동평면성(coplanarity)에 의해 제1 접촉면 상에 희생 층(4)의 최적 증착이 가능해진다.
도 3은 계면(1o')을 갖는 구조화된 제1 기판(1'), 기판(1')에 바람직하게는 규칙적으로 분포되어 있고 본드 영역 표면(3o')를 갖는 복수의 본드 영역(3')으로 구성된 층 시스템(7")을 도시한다. 공동(2)이 기판(1') 내에 형성되도록 에칭에 의해 기판(1)은 구조화되었다. 이러한 방식으로 형성된 상기 공동(2)에, 가령, PVD 또는 CVD 공정을 이용해, 본드 영역(3')을 위한 물질이 충전된다. 공통 평면(E) 위에 증착된 본드 영역(3')의 물질은 백씨닝(backthinning) 공정에 의해 제거된다. 그라인딩, 연마, 화학-기계 연마 등의 공정에 의해 평면(E)까지 제거하는 것이 가능할 것이다. 물질이 채워짐으로써 본드 영역(3') 및 따라서 공동 접촉면이 되는 공동(2)을 갖도록 이러한 방식으로 생성된 기판(1')이, 희생 층(4)을 갖는 후자에 대한 본 발명에 의해 청구되는 바와 같이 덮인다.
본 발명에 따르는 모든 실시예의 희생 층(4)의 증착이, 필요한 층 두께가 얻어질 때까지 상기 희생 층(4)에 대한 물질이 증착되도록 발생할 수 있다. 두 번째 방법은 제1 단계에서 요구되는 것보다 희생 층(4)을 더 두껍게 만들고 제2 단계, 즉, 백씨닝 공정에서 원하는 두께까지로 감소시키는 단계를 포함한다. 이 경우, 그라인딩 공정 및/또는 연마 공정 및/또는 화학-기계 연마의 사용이 또한 고려될 것이다. 액체 희생 층의 경우, 희생 층이 성장하도록 함으로써 요구되는 층 두께가 또한 연속적으로 구축될 수 있다. 따라서 예를 들어, 대응하는 주변 습도를 갖는 대기가 생성될 때 어느 평형 층 두께가 기판의 표면 상에서 발생하는지가 알려져 있다. 온도, 압력 및 수분 함량의 특화된 제어에 의해 기판 표면 상의 잘 정의된 층 두께가 생성될 수 있다.
2개의 층 시스템(7, 7', 7")이 생성된 후, 이들은 프리모드가 형성된 본드 영역 상에 저온에서 및/또는 저 압력으로 서로 본딩된다.
프리본딩 전에, 액체, 바람직하게는, 물의 첨가에 의해, 희생 층 표면(4o)이 습윤될 수 있다. 바람직하게는 도포된 물 층의 두께는 100㎚ 미만, 바람직하게는 10㎚ 미만, 더 바람직하게는 1㎚ 미만, 가장 바람직하게는 단분자층(monolayer) 정도이다. 예를 들어, 하나의 SiO2 층과 상기 층 상에 위치하는 하나의 물 층으로 구성된 이분자층(bilayer) 시스템의 사용이 가능할 것이다. 상기 SiO2 층은 대략 1.5㎚ 두께를 가지며, 상기 SiO2 층 상의 물 층은 대기 중에서 물 분자의 응결에 의해서만 생성된다.
접근 공정 중 및/또는 전에, 평면 E를 따라 x 및/또는 y 방향으로 정렬 마크 및/또는 그 밖의 다른 정렬 특징부를 통해 2개의 기판(7, 7', 7")이 정렬될 수 있다. 2개의 희생 층(4)을 서로 접촉시키는 것이, 2개의 기판(1, 1') 중 하나가 핀에 의해 볼록하게 성형됨으로써 한 점에서 발생하는 것이 바람직하다. 2개의 희생 층 표면(4o)이 접촉한 후, 프리본드에 의해 2개의 희생 층 표면을 서로 강력하게 접합시키는 본드 파(bond wave)가 형성된다.
본 발명에 따르는 또 다른 방법에서, 열 처리 및/또는 본드 단계가 저온에서 수행된다. 증가된 온도 및/또는 힘의 작용이 본드 영역(3, 3')으로의 희생 층(4)의 원자의 확산을 야기한다. 바람직하게는 희생 층(4)의 원자가 본드 영역(3, 3') 및/또는 이들을 둘러싸는 벌크 물질(5)에서 완전히 용해되어 가능한 낮은 온도에서 본드 영역 물질의 본 발명에 따르는 직접 본드를 야기한다. 예를 들어, 본 발명이 참조로서 인용하는 특허 EP2372755 또는 특허 PCT/EP2012/069268의 방법들 중 하나에 의해, 직접 본드가 발생할 수 있다.
희생 층을 생성하기 위한 본 발명의 실시예가 클러스터(9), 특히, 저 진공 클러스터, 바람직하게는 고 진공 클러스터, 더 바람직하게는 초고 진공 클러스터의 모듈(8)(희생 층 모듈)의 일부이다. 상기 클러스터(9)는 모듈 잠금 문(110)을 통해 배기될 수 있고 모든 기존의 모듈에 밀폐 분리될 수 있는 내부 공간(10)으로 구성된다. 내부 공간(10) 내에서 로봇(12)이 제품 웨이퍼(1)를 한 모듈에서 다른 모듈로 이송한다. 제품 웨이퍼(1)가 들어오는 제품 웨이퍼에 대한 하나의 입력 FOUP(13)의 클러스터 록(15)을 통해 내부 공간(10)으로 이동한다. 클러스터(9) 내 제품 웨이퍼(1)의 성공적인 처리 후, 로봇(12)이 하나의 출력 FOUP(14)에서 FOUP 록(15)을 통해 다시 제품 웨이퍼(1)를 놓는다.
1, 1' 기판
1o, 1o' 계면
2 공동
3, 3' 본드 영역
3o, 3o' 본드 영역 표면
4 희생 층
4o 희생 층 표면
5 벌크 물질
5o 벌크 물질 표면
7, 7', 7" 층 시스템
8 모듈
9 클러스터
10 내부 공간
11 모듈 록 도어
12 로봇
13 투입 FOUP
14 출력 FOUP
15 클러스터 록 도어

Claims (6)

  1. 제1 기판(1, 1')의 적어도 부분적으로 금속성의 제1 접촉면을 제2 기판의 적어도 부분적으로 금속성의 제2 접촉면에 프리본딩(prebonding)하기 위한 방법으로서, 제1 접촉면 및 제2 접촉면은 비전도성 영역으로 둘러싸이는 전도성 영역으로 구성되는 하이브리드 표면으로서 형성되며, 상기 방법은,
    프리본딩하기 위해 고체 희생층과 액체 희생층을 포함하는 적어도 부분적으로 용해 가능한 희생 층(4)을 제1 접촉면 및 제2 접촉면 중 적어도 하나에 도포하는 단계,
    제1 접촉면 및 제2 접촉면 중 적어도 하나의 접촉면에서의 희생 층(4)의 용해에 의해 제1 기판과 제2 기판을 프리본딩하는 단계를 포함하며,
    상기 희생 층(4)이 본드 영역(3, 3') 및/또는 이들을 둘러싸는 벌크 물질(5)에서 용해되어 본드 영역 물질의 직접 본드를 야기하는, 프리본딩하기 위한 방법.
  2. 제1항에 있어서, 희생 층(4)은 1000㎚ 미만의 두께로 도포되는, 프리본딩하기 위한 방법.
  3. 제1항에 있어서, 제1 기판 및 제2 기판(1, 1')의 두께에 대한 희생 층(4) 두께의 비는, 1 미만인, 프리본딩하기 위한 방법.
  4. 제1항에 있어서, 상기 희생 층(4)을 제1 접촉면 및 제2 접촉면 중 적어도 하나에 도포하기 전에 상기 제1 접촉면 및 제2 접촉면으로부터 옥사이드를 제거하는 단계를 더욱 포함하는, 프리본딩하기 위한 방법.
  5. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 고체 희생 층은:
    Cu, Ag, Au, Al, Fe, Ni, Co, Pt, W, Cr, Pb, Ti, Te, Sn 및/또는 Zn으로 구성된 금속,
    합금,
    다음과 같은 반도체 중 어느 하나 또는 모두;
    Si, Ge, Se, Te, B 및/또는 (
    Figure pat00002
    )-Sn으로 구성된 원소 반도체,
    GaAs, GaN, InP, InxGE1 - xN, InSb, InAs, GaSb, AlN, InN, GaP, BeTe, ZnO, CuInGaSe2, ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, Hg(1-x)Cd(x)Te, BeSe, HgS, AlxGa1-xAs, GaS, GaSe, GaTe, InS, InSe, InTe, CuInSe2, CuInS2, CuInGaS2, SiC 및/또는 SiGe으로 구성된 화합물 반도체,
    플라반톤(flavanthone), 페린온(perinone), Alq3, 테트라센(tetracene), 시나크리돈(chinacridone), 펜타센(pentacene), 프탈로시아닌(phthalocyanine), 폴리티오펜(polythiophene), PTCDA, MePTCDI, 아크리돈(acridone) 및/또는 인단트론(indanthrone)으로 구성된 유기 반도체,
    상기 물질 중 적어도 한 물질로 구성되는, 프리본딩하기 위한 방법.
  6. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 액체 희생 층은:
    물,
    알코올,
    알데하이드,
    케톤,
    에테르,
    산,
    염기,
    상기 물질 중 적어도 한 물질로 구성되는, 프리본딩하기 위한 방법.
KR1020207016609A 2013-07-05 2013-07-05 접촉면의 본딩을 위한 방법 KR102158960B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/064239 WO2015000527A1 (de) 2013-07-05 2013-07-05 Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000125A Division KR102124233B1 (ko) 2013-07-05 2013-07-05 접촉면의 본딩을 위한 방법

Publications (2)

Publication Number Publication Date
KR20200071150A true KR20200071150A (ko) 2020-06-18
KR102158960B1 KR102158960B1 (ko) 2020-09-23

Family

ID=48746543

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167000125A KR102124233B1 (ko) 2013-07-05 2013-07-05 접촉면의 본딩을 위한 방법
KR1020207016609A KR102158960B1 (ko) 2013-07-05 2013-07-05 접촉면의 본딩을 위한 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167000125A KR102124233B1 (ko) 2013-07-05 2013-07-05 접촉면의 본딩을 위한 방법

Country Status (8)

Country Link
US (1) US9640510B2 (ko)
EP (2) EP2994935A1 (ko)
JP (1) JP6282342B2 (ko)
KR (2) KR102124233B1 (ko)
CN (2) CN110310896B (ko)
SG (1) SG11201600043RA (ko)
TW (4) TWI775080B (ko)
WO (1) WO2015000527A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4102544A1 (de) 2014-06-24 2022-12-14 EV Group E. Thallner GmbH Verfahren und vorrichtung zur oberflächenbehandlung von substraten
SG11201704557PA (en) 2014-12-23 2017-07-28 Ev Group E Thallner Gmbh Method and device for prefixing substrates
US20170330855A1 (en) * 2016-05-13 2017-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Immersion Bonding
US10037975B2 (en) 2016-08-31 2018-07-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
JP2020508564A (ja) 2017-02-21 2020-03-19 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板を接合する方法および装置
CN108324201B (zh) * 2018-05-08 2023-11-17 杨勇 拖把
KR20210021626A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 반도체 장치
WO2021127527A1 (en) * 2019-12-20 2021-06-24 Ohio State Innovation Foundation Method of forming an impact weld
CN112897454B (zh) * 2021-01-20 2024-02-23 杭州士兰集成电路有限公司 Mems器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JP2671419B2 (ja) * 1988-08-09 1997-10-29 株式会社日本自動車部品総合研究所 半導体装置の製造方法
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US7320928B2 (en) * 2003-06-20 2008-01-22 Intel Corporation Method of forming a stacked device filler
US20050003652A1 (en) 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
FR2857953B1 (fr) * 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
DE102004015017B4 (de) * 2004-03-26 2006-11-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Erzeugung von mechanischen und elektrischen Verbindungen zwischen den Oberflächen zweier Substrate
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
KR100560721B1 (ko) * 2004-08-23 2006-03-13 삼성전자주식회사 금속 챔버층을 구비하는 잉크젯 헤드의 제조방법 및 그에의하여 제조된 잉크젯 헤드
US8283208B2 (en) * 2004-12-28 2012-10-09 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
DE102006031405B4 (de) 2006-07-05 2019-10-17 Infineon Technologies Ag Halbleitermodul mit Schaltfunktionen und Verfahren zur Herstellung desselben
KR100748723B1 (ko) * 2006-07-10 2007-08-13 삼성전자주식회사 기판 접합 방법
JP2008166529A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置の製造方法
CN102292835B (zh) * 2009-01-23 2015-03-25 日亚化学工业株式会社 半导体装置及其制造方法
DE102009050426B3 (de) * 2009-10-22 2011-03-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum ausgerichteten Aufbringen von Bauteilen auf einem Trägersubstrat und ein Verfahren zur Herstellung eines Trägersubstrats dafür und ein Verfahren zur Bestückung eines Zielsubstrats damit.
EP2654074B1 (de) 2010-03-31 2016-10-26 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
WO2011152423A1 (ja) 2010-05-31 2011-12-08 三洋電機株式会社 金属の接合方法
FR2966283B1 (fr) * 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
TWI458072B (zh) * 2010-12-16 2014-10-21 Soitec Silicon On Insulator 將半導體構造直接黏附在一起之方法以及應用此等方法所形成之黏附半導體構造
CN108766873B (zh) * 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
WO2012133760A1 (ja) 2011-03-30 2012-10-04 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
KR101550121B1 (ko) * 2011-04-08 2015-09-03 에베 그룹 에. 탈너 게엠베하 웨이퍼 영구 결합 방법
CN103548129B (zh) * 2011-08-30 2017-05-10 Ev 集团 E·索尔纳有限责任公司 通过借助固体扩散或相变的结合层永久粘合晶片的方法
US8431436B1 (en) 2011-11-03 2013-04-30 International Business Machines Corporation Three-dimensional (3D) integrated circuit with enhanced copper-to-copper bonding
FR2983845A1 (fr) * 2012-05-25 2013-06-14 Commissariat Energie Atomique Procede de realisation d'une microstructure comportant deux substrats relies mecaniquement
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
US9358765B2 (en) 2012-09-28 2016-06-07 Ev Group E. Thallner Gmbh Method for coating and bonding substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
JP2011119717A (ja) * 2009-11-04 2011-06-16 Bondtech Inc 接合システムおよび接合方法

Also Published As

Publication number Publication date
TWI826971B (zh) 2023-12-21
KR102158960B1 (ko) 2020-09-23
JP6282342B2 (ja) 2018-02-21
TW202236441A (zh) 2022-09-16
TWI645476B (zh) 2018-12-21
EP3301706A1 (de) 2018-04-04
CN105340070B (zh) 2019-08-16
KR20160030164A (ko) 2016-03-16
CN110310896B (zh) 2023-08-15
TWI775080B (zh) 2022-08-21
KR102124233B1 (ko) 2020-06-18
JP2016524335A (ja) 2016-08-12
TW201921519A (zh) 2019-06-01
US20160071817A1 (en) 2016-03-10
WO2015000527A1 (de) 2015-01-08
SG11201600043RA (en) 2016-02-26
TW201513234A (zh) 2015-04-01
CN110310896A (zh) 2019-10-08
EP2994935A1 (de) 2016-03-16
US9640510B2 (en) 2017-05-02
CN105340070A (zh) 2016-02-17
TWI735814B (zh) 2021-08-11
TW202034409A (zh) 2020-09-16

Similar Documents

Publication Publication Date Title
KR102124233B1 (ko) 접촉면의 본딩을 위한 방법
CN107004639B (zh) 衬底制造方法
US10115698B2 (en) Method for direct adhesion via low-roughness metal layers
JP2011200933A (ja) 接合方法
US20190148335A1 (en) Systems enabling lower-stress processing of semiconductor device structures and related structures
JP6570636B2 (ja) 基板を仮固定するための方法と装置
TWI606491B (zh) 塗佈及接合基板之方法
Lim et al. Low temperature bump-less Cu-Cu bonding enhancement with self assembled monolayer (SAM) passivation for 3-D integration
JP6590961B2 (ja) 接触面の少なくとも一方において、接触面の一方に施与された犠牲層を溶解させながら金属接触面を接合する方法
Tan Application of self-assembled monolayer (SAM) in low temperature bump-less Cu-Cu bonding for advanced 3D IC
Lim et al. Temporary passivation of Cu for low temperature (< 300° C) 3D wafer stacking
Suga Low temperature bonding for 3D integration—A review of the surface activated bonding (SAB)
US20240071984A1 (en) Next generation bonding layer for 3d heterogeneous integration
CN116686066A (zh) 用于制造包括包含聚集体的界面区域的半导体结构的方法
CN115443203A (zh) 化学结合法和封装型电子部件、以及电子器件的混合接合法
JP2022020710A (ja) 基板を表面処理するための方法及び装置
EIBELHUBER et al. wafer bonding

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant