KR20200064324A - 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법 - Google Patents

입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법 Download PDF

Info

Publication number
KR20200064324A
KR20200064324A KR1020180150331A KR20180150331A KR20200064324A KR 20200064324 A KR20200064324 A KR 20200064324A KR 1020180150331 A KR1020180150331 A KR 1020180150331A KR 20180150331 A KR20180150331 A KR 20180150331A KR 20200064324 A KR20200064324 A KR 20200064324A
Authority
KR
South Korea
Prior art keywords
metal pattern
matching network
power amplifier
network metal
input
Prior art date
Application number
KR1020180150331A
Other languages
English (en)
Other versions
KR102129556B1 (ko
Inventor
이상훈
한규진
Original Assignee
주식회사 웨이브피아
주식회사 코스텍시스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웨이브피아, 주식회사 코스텍시스 filed Critical 주식회사 웨이브피아
Priority to KR1020180150331A priority Critical patent/KR102129556B1/ko
Priority to US16/766,483 priority patent/US11264251B2/en
Priority to PCT/KR2018/014926 priority patent/WO2020111321A1/ko
Priority to JP2020533283A priority patent/JP7102525B2/ja
Publication of KR20200064324A publication Critical patent/KR20200064324A/ko
Application granted granted Critical
Publication of KR102129556B1 publication Critical patent/KR102129556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Amplifiers (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 유전체 기판에 전력 증폭기 칩이 배치될 전력 증폭기 홀을 형성하는 단계와, 상기 전력 증폭기 홀의 좌측에 입력 매칭 네트워크 금속 패턴을 인쇄하며 상기 전력 증폭기 홀의 우측에 출력 매칭 네트워크 금속 패턴을 인쇄하는 단계와, 상기 유전체 기판에 인쇄된 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 소결하는 단계로 구성되는 유전체 회로 기판을 준비하는 단계, 합금(alloy) 42를 식각하고, 니켈로 도금하여 리드프레임을 준비하는 단계 및 상기 유전체 회로 기판의 하면에 상기 히트싱크를 부착하고, 상기 유전체 회로 기판의 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴에 상기 리드프레임을 부착한 후에, 상기 유전체 회로 기판의 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴 및 상기 리드프레임을 니켈/금으로 도금하는 단계를 포함하는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법이 제공된다.

Description

입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법{Method for manufacturing power amplifier package for incorporating input circuit and output circuit}
본 발명은 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 유전체 기판에 집적화된 입출력회로를 내장시키고, 상술한 입출력회로와 동일한 평면상에 전력 증폭기를 배치시킴으로써, 유전체 기판과 리드프레임을 동일한 평면상에 배치시킬 수 있는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법에 관한 것이다.
ICT(Information and Communications Technologies) 기술의 확산으로 인해 실외공간에서 이루어지던 다양한 활동들이 점차 실내에서 진행되고 있다. 이로 인해, 일상생활에서 실내공간이 차지하는 비율은 점차 높아지고 있으며, 더불어 내비게이션 등과 같이 실외공간을 대상으로 제공되어 오던 서비스들이 점차 실내공간을 대상으로 확장되어 가고 있다.
이러한 서비스 수요를 만족시키기 위해서, 고성능을 제공하는 알에프(RF; Radio Frequency) 제품이 제안되고 있으며, 상기 고성능 알에프 제품을 구현하기 위해서는 고출력 및 고효율의 전력 증폭기가 필수적이다.
종래에는 상술한 고출력 및 고효율의 전력 증폭기는 유전체 회로 기판과 유전체 패키지가 적층형으로 구성되어, 전력 증폭기를 제조하는 공정이 복잡하고, 제조 비용이 증가되는 문제점이 있었다.
본 발명의 배경기술은 대한민국 등록특허공보 10-1686745에 게시되어 있다.
따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 이루고자 하는 기술적 과제는, 유전체 기판에 집적화된 입출력회로를 내장시키고, 상술한 입출력회로와 동일한 평면상에 전력 증폭기를 배치시킴으로써, 유전체 기판과 리드프레임을 동일한 평면상에 배치시킬 수 있는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법에 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법은 유전체 기판에 전력 증폭기 칩이 배치될 전력 증폭기 홀을 형성하는 단계와, 상기 전력 증폭기 홀의 좌측에 입력 매칭 네트워크 금속 패턴을 인쇄하며 상기 전력 증폭기 홀의 우측에 출력 매칭 네트워크 금속 패턴을 인쇄하는 단계와, 상기 유전체 기판에 인쇄된 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 소결하는 단계로 구성되는 유전체 회로 기판을 준비하는 단계, 합금(alloy) 42를 식각하고, 니켈로 도금하여 리드프레임을 준비하는 단계 및 상기 유전체 회로 기판의 하면에 상기 히트싱크를 부착하고, 상기 유전체 회로 기판의 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴에 상기 리드프레임을 부착한 후에, 상기 유전체 회로 기판의 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴 및 상기 리드프레임을 니켈/금으로 도금하는 단계를 포함한다.
본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법은, 상기 유전체 회로 기판을 준비하는 단계에서, 상기 유전체 기판은 알루미나(A12O3) 세라믹 기판인 것을 특징으로 한다.
본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법은, 상기 유전체 회로 기판을 준비하는 단계에서, 상기 입력 매칭 네트워크 금속 패턴 및 상기 출력 매칭 네트워크 금속 패턴은 텅스텐(W) 또는 몰리브덴 망간 합금(MoMn)으로 인쇄되는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법은, 상기 유전체 회로 기판을 준비하는 단계에서, 상기 유전체 기판에 인쇄된 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 전기로에서 1250 ℃ ~ 1500 ℃로 소결하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법은, 상기 유전체 회로 기판을 준비하는 단계에서, 상기 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 인쇄한 후에, 상기 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 니켈/파라듐/금으로 표면처리하는 것을 특징으로 한다.
본 발명의 실시예들에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법은 유전체 기판에 집적화된 입출력회로를 내장시키고, 유전체 기판과 리드프레임을 동일한 평면상에 배치시킬 수 있으므로, 제조 공정이 효율적이며, 제조 비용을 효과적으로 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 유전체 기판의 도면.
도 2는 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 유전체 회로 기판의 도면.
도 3은 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 히트싱크의 도면.
도 4는 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 리드프레임의 도면.
도 5는 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법으로 완성된 입출력회로가 내장된 전력 증폭기용 패키지의 도면.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다.
따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 유전체 기판의 도면이고, 도 2는 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 유전체 회로 기판의 도면이며, 도 3은 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 히트싱크의 도면이고, 도 4는 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법의 리드프레임의 도면이며, 도 5는 본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법으로 완성된 입출력회로가 내장된 전력 증폭기용 패키지의 도면이다.
본 발명의 일 실시예에 따른 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법으로 제조되는 입출력회로가 내장된 전력 증폭기용 패키지는 도 5에 도시된 것처럼, 유전체 회로 기판(100), 히트 싱크(200) 및 리드프레임(311, 312, 313, 321, 322, 323)을 포함하여 구성될 수 있다.
먼저, 도 1에 도시된 것처럼, 유전체 기판(110)에 전력 증폭기 칩이 배치될 전력 증폭기 홀(111)을 레이저 커팅 공정으로 형성한다. 여기에서, 유전체 기판(110)은 알루미나(A12O3) 세라믹 기판이 이용될 수 있다.
다음으로, 도 2에 도시된 것처럼, 상기 전력 증폭기 홀(111)의 좌측에 입력 매칭 네트워크 금속 패턴(121)을 인쇄하며 상기 전력 증폭기 홀(111)의 우측에 출력 매칭 네트워크 금속 패턴(122)을 스크린 프린트 공정 또는 레이저 프린트 공정으로 인쇄한다. 여기에서, 입력 매칭 네트워크 금속 패턴(121)은 입력 임피던스를 매칭시키기 위한 것이며, 출력 매칭 네트워크 금속 패턴(122)은 출력 임피던스를 매칭시키기 위한 것이다.
한편, 상기 입력 매칭 네트워크 금속 패턴(121) 및 상기 출력 매칭 네트워크 금속 패턴(122)은 텅스텐(W) 또는 몰리브덴 망간 합금(MoMn)으로 인쇄될 수 있다.
이후에, 상기 입력 매칭 네트워크 금속 패턴(121) 및 출력 매칭 네트워크 금속 패턴(122)은 니켈/파라듐/금으로 표면처리될 수 있다.
다음으로, 상기 유전체 기판(110)에 인쇄된 입력 매칭 네트워크 금속 패턴(121) 및 출력 매칭 네트워크 금속 패턴(122)을 소결한다. 구체적으로, 상기 유전체 기판(110)에 인쇄된 입력 매칭 네트워크 금속 패턴(121) 및 출력 매칭 네트워크 금속 패턴(122)을 전기로에서 1250 ℃ ~ 1500 ℃로 소결한다.
다음으로, 도 4에 도시된 것처럼, 합금(alloy) 42를 식각하고, 니켈로 도금하여 리드프레임(311, 312, 313, 321, 322, 323)을 준비한다.
다음으로, 도 5에 도시된 것처럼, 상기 유전체 회로 기판(100)의 하면에 도 3의 히트 싱크(200)를 브레이징 공정으로 부착한다.
다음으로, 도 5에 도시된 것처럼, 상기 유전체 회로 기판(100)의 입력 매칭 네트워크 금속 패턴(121) 및 출력 매칭 네트워크 금속 패턴(122)에 상기 리드프레임(311, 312, 313, 321, 322, 323)을 브레이징 공정으로 부착한다.
다음으로, 상기 유전체 회로 기판(100)의 입력 매칭 네트워크 금속 패턴(121) 및 출력 매칭 네트워크 금속 패턴(122) 및 상기 리드프레임(311, 312, 313, 321, 322, 323)을 니켈/금으로 도금한다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.
오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
100 : 유전체 회로 기판
110 : 유전체 기판
111 : 전력 증폭기 홀
121 : 입력 매칭 네트워크 금속 패턴
122 : 출력 매칭 네트워크 금속 패턴
200 : 히트 싱크
311, 312, 313, 321, 322, 323 : 리드프레임

Claims (5)

  1. 유전체 회로 기판, 히트싱크 및 리드프레임을 포함하는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법에 있어서,
    유전체 기판에 전력 증폭기 칩이 배치될 전력 증폭기 홀을 형성하는 단계와, 상기 전력 증폭기 홀의 좌측에 입력 매칭 네트워크 금속 패턴을 인쇄하며 상기 전력 증폭기 홀의 우측에 출력 매칭 네트워크 금속 패턴을 인쇄하는 단계와, 상기 유전체 기판에 인쇄된 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 소결하는 단계로 구성되는 유전체 회로 기판을 준비하는 단계;
    합금(alloy) 42를 식각하고, 니켈로 도금하여 리드프레임을 준비하는 단계; 및
    상기 유전체 회로 기판의 하면에 상기 히트싱크를 부착하고, 상기 유전체 회로 기판의 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴에 상기 리드프레임을 부착한 후에, 상기 유전체 회로 기판의 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴 및 상기 리드프레임을 니켈/금으로 도금하는 단계를 포함하는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법.
  2. 청구항 1에 있어서,
    상기 유전체 회로 기판을 준비하는 단계에서, 상기 유전체 기판은 알루미나(A12O3) 세라믹 기판인 것을 특징으로 하는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법.
  3. 청구항 1에 있어서,
    상기 유전체 회로 기판을 준비하는 단계에서, 상기 입력 매칭 네트워크 금속 패턴 및 상기 출력 매칭 네트워크 금속 패턴은 텅스텐(W) 또는 몰리브덴 망간 합금(MoMn)으로 인쇄되는 것을 특징으로 하는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법.
  4. 청구항 1에 있어서,
    상기 유전체 회로 기판을 준비하는 단계에서, 상기 유전체 기판에 인쇄된 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 전기로에서 1250 ℃ ~ 1500 ℃로 소결하는 것을 특징으로 하는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법.
  5. 청구항 1에 있어서,
    상기 유전체 회로 기판을 준비하는 단계에서, 상기 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 인쇄한 후에, 상기 입력 매칭 네트워크 금속 패턴 및 출력 매칭 네트워크 금속 패턴을 니켈/파라듐/금으로 표면처리하는 것을 특징으로 하는 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법.
KR1020180150331A 2018-11-29 2018-11-29 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법 KR102129556B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180150331A KR102129556B1 (ko) 2018-11-29 2018-11-29 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법
US16/766,483 US11264251B2 (en) 2018-11-29 2018-11-29 Method of manufacturing power amplifier package embedded with input-output circuit
PCT/KR2018/014926 WO2020111321A1 (ko) 2018-11-29 2018-11-29 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법
JP2020533283A JP7102525B2 (ja) 2018-11-29 2018-11-29 入出力回路が内蔵された電力増幅器用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180150331A KR102129556B1 (ko) 2018-11-29 2018-11-29 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200064324A true KR20200064324A (ko) 2020-06-08
KR102129556B1 KR102129556B1 (ko) 2020-07-02

Family

ID=70853307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180150331A KR102129556B1 (ko) 2018-11-29 2018-11-29 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법

Country Status (4)

Country Link
US (1) US11264251B2 (ko)
JP (1) JP7102525B2 (ko)
KR (1) KR102129556B1 (ko)
WO (1) WO2020111321A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113015349A (zh) * 2021-03-01 2021-06-22 哈尔滨工业大学 内置输入输出电路的功率放大器的封装制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140071A1 (en) * 2000-01-28 2002-10-03 Larry Leighton Multiple ground signal path LDMOS power package
JP2015213297A (ja) * 2014-04-14 2015-11-26 株式会社東芝 並列キャパシタおよび高周波半導体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258575A (en) * 1990-05-07 1993-11-02 Kyocera America, Inc. Ceramic glass integrated circuit package with integral ground and power planes
JPH0746007A (ja) * 1993-07-28 1995-02-14 Matsushita Electric Ind Co Ltd 電力用基板および高周波用電力増幅器
JPH09153586A (ja) * 1995-12-01 1997-06-10 Texas Instr Japan Ltd 半導体装置、その製造方法、及びリードフレーム
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
CN100578778C (zh) * 2000-12-21 2010-01-06 株式会社日立制作所 电子器件
JP4728490B2 (ja) 2001-02-23 2011-07-20 日本インター株式会社 半導体装置の製造方法
US6829148B2 (en) * 2001-09-14 2004-12-07 Honeywell International Inc. Apparatus and method for providing a ground reference potential
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
WO2003101166A1 (fr) * 2002-05-28 2003-12-04 Sumitomo Electric Industries, Ltd. Pastille frittee a base de nitrure d'aluminium comportant une couche metallisee et procede de preparation associe
KR100477006B1 (ko) * 2002-12-10 2005-03-17 전자부품연구원 전력 증폭기 모듈
US20040150489A1 (en) * 2003-02-05 2004-08-05 Sirenza Microdevices, Inc On-carrier impedance transform network
JP2004253714A (ja) 2003-02-21 2004-09-09 Kyocera Corp リードフレーム付き配線基板
KR20050000918A (ko) * 2003-06-25 2005-01-06 삼성전기주식회사 개선된 전자 기기용 전력 증폭기 모듈의 인쇄회로기판,전력 증폭기 모듈의 제조 방법 및 이를 이용한 전력증폭기 모듈
US6982879B1 (en) * 2003-07-19 2006-01-03 Intel Corporation Apparatus to provide connection between a microelectronic device and an antenna
US6917098B1 (en) * 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
JP4804343B2 (ja) * 2004-03-19 2011-11-02 電気化学工業株式会社 セラミックシートの製造方法
JP4519637B2 (ja) * 2004-12-28 2010-08-04 株式会社東芝 半導体装置
US8736034B2 (en) * 2005-02-24 2014-05-27 Freescale Semiconductor, Inc. Lead-frame circuit package
US20070175660A1 (en) * 2006-01-27 2007-08-02 Yeung Betty H Warpage-reducing packaging design
JP4496176B2 (ja) * 2006-02-13 2010-07-07 株式会社東芝 半導体の入出力接続構造
JP2007312031A (ja) * 2006-05-17 2007-11-29 Matsushita Electric Ind Co Ltd 電子デバイス
US8110932B2 (en) * 2007-10-12 2012-02-07 Infineon Technologies Ag Semiconductor circuit with amplifier, bond wires and inductance compensating bond wire
US7911271B1 (en) * 2007-12-14 2011-03-22 Pengcheng Jia Hybrid broadband power amplifier with capacitor matching network
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP5670806B2 (ja) * 2011-04-01 2015-02-18 日本特殊陶業株式会社 セラミック基板及びその製造方法
KR101680511B1 (ko) 2012-06-14 2016-11-28 스카이워크스 솔루션즈, 인코포레이티드 계조를 갖는 쌍극성 트랜지스터 및 관련된 시스템, 장치, 및 방법을 포함하는 전력 증폭기 모듈
US9252089B2 (en) * 2014-04-17 2016-02-02 Infineon Technologies Ag Universal lead frame for flat no-leads packages
JP6372900B2 (ja) 2014-04-30 2018-08-15 エルジー・ケム・リミテッド 有機太陽電池およびその製造方法
CN104218018B (zh) * 2014-08-26 2017-08-29 深圳三星通信技术研究有限公司 一种射频功放模块及其组装方法、射频模块、基站
US9721902B2 (en) * 2014-08-26 2017-08-01 Samsung Electronics Co., Ltd. Method of manufacturing RF power amplifier module, RF power amplifier module, RF module, and base station
KR101686745B1 (ko) * 2015-08-07 2016-12-15 재단법인 다차원 스마트 아이티 융합시스템 연구단 파워 앰프 모듈 패키지 및 그 패키징 방법
US9859382B2 (en) * 2015-12-04 2018-01-02 Globalfoundries Inc. Integrated CMOS wafers
BR112020014674A2 (pt) * 2018-01-18 2020-12-01 Viasat, Inc. chip semicondutor embalado, amplificador de potência, e, método de fabricação de um amplificador de potência

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020140071A1 (en) * 2000-01-28 2002-10-03 Larry Leighton Multiple ground signal path LDMOS power package
JP2015213297A (ja) * 2014-04-14 2015-11-26 株式会社東芝 並列キャパシタおよび高周波半導体装置

Also Published As

Publication number Publication date
WO2020111321A1 (ko) 2020-06-04
JP7102525B2 (ja) 2022-07-19
JP2021510235A (ja) 2021-04-15
US20210013050A1 (en) 2021-01-14
US11264251B2 (en) 2022-03-01
KR102129556B1 (ko) 2020-07-02

Similar Documents

Publication Publication Date Title
US7541981B2 (en) Fractal antenna based on Peano-Gosper curve
US20220007499A1 (en) Module, terminal assembly, and method for producing module
CN102621470A (zh) 一种半导体微波功率芯片封装外壳性能测试方法
TW201832461A (zh) 90度集總與分散式杜赫阻抗反相器
CN110088893A (zh) 组装半导体器件的方法
KR102129556B1 (ko) 입출력회로가 내장된 전력 증폭기용 패키지의 제조 방법
TWI717276B (zh) 製造內埋有輸入-輸出電路之功率放大器封裝之方法
US10568214B2 (en) Method for producing multi-level metalization on a ceramic substrate
CN107750478B (zh) 无埋块rf功率放大器
JP2009105873A (ja) 特定形状を有する集積受動デバイス
JP2002093931A (ja) 高周波用セラミックパッケージ
KR20190111549A (ko) 알에프 칩 패키지
JP2022551884A (ja) 半導体デバイスの信頼性を高めるためのシステムおよびプロセス
KR100768917B1 (ko) 페놀ｐｃｂ 제조방법
JP3984107B2 (ja) 高周波用半導体素子収納用パッケージの製造方法
JP2005080229A (ja) チップアンテナ及びその製造方法
JP3838570B2 (ja) 高周波用パッケージの製造方法
JP2008159975A (ja) 半導体素子収納用パッケージ及びその製造方法
CN113015349A (zh) 内置输入输出电路的功率放大器的封装制造方法
JP7276627B1 (ja) 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置
CN114364133B (zh) 一种金属化陶瓷基板及其制作方法
KR102298516B1 (ko) 임피던스 매칭 기능이 내장된 허매틱 알에프 칩 패키지용 리드 프레임
JP2009158537A (ja) 半導体素子収納用パッケージ
JPH0746007A (ja) 電力用基板および高周波用電力増幅器
JP2006324541A (ja) 配線基板の製造方法および半導体装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right