KR20200056521A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200056521A
KR20200056521A KR1020180139825A KR20180139825A KR20200056521A KR 20200056521 A KR20200056521 A KR 20200056521A KR 1020180139825 A KR1020180139825 A KR 1020180139825A KR 20180139825 A KR20180139825 A KR 20180139825A KR 20200056521 A KR20200056521 A KR 20200056521A
Authority
KR
South Korea
Prior art keywords
line
gate
data line
edge
display device
Prior art date
Application number
KR1020180139825A
Other languages
English (en)
Other versions
KR102623558B1 (ko
Inventor
김인우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180139825A priority Critical patent/KR102623558B1/ko
Priority to EP19208709.6A priority patent/EP3654093B1/en
Priority to US16/683,081 priority patent/US11233073B2/en
Priority to CN201911111209.4A priority patent/CN111261638A/zh
Publication of KR20200056521A publication Critical patent/KR20200056521A/ko
Priority to US17/548,866 priority patent/US11784192B2/en
Priority to US18/228,743 priority patent/US20230378192A1/en
Priority to KR1020240002291A priority patent/KR20240008390A/ko
Application granted granted Critical
Publication of KR102623558B1 publication Critical patent/KR102623558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects
    • G02F2001/136263—
    • G02F2001/136272—
    • G02F2001/13629—
    • G02F2001/136295—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
    • G02F2201/508—Pseudo repairing, e.g. a defective part is brought into a condition in which it does not disturb the functioning of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 제1방향으로 연장된 데이터선, 상기 데이터선과 교차하는 선부를 포함하는 게이트선, 상기 게이트선이 포함하는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 트랜지스터, 그리고 상기 데이터선과 상기 소스 전극 사이에 위치하고, 상기 데이터선 및 상기 소스 전극과 연결되어 있으며, 상기 제1방향과 다른 제2방향으로 연장되어 상기 게이트 전극의 엣지와 교차하는 연결 부재를 포함하고, 상기 데이터선의 엣지와 상기 연결 부재의 엣지가 연결된 연결부는 상기 게이트선 및 상기 게이트 전극과 중첩하지 않고, 상기 데이터선은 상기 게이트선과 교차하는 제1부분, 그리고 상기 제1부분과 연결되어 있으며 상기 게이트선과 평면상 중첩하지 않는 제2부분을 포함하고, 상기 제2부분은 상기 연결부를 포함하고, 상기 제2부분의 폭은 상기 제1부분의 폭보다 작다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 등의 표시 장치는 영상을 표시할 수 있는 복수의 화소, 복수의 신호선을 포함하는 표시 패널을 포함한다. 각 화소는 데이터 신호를 인가받는 화소 전극을 포함하고, 화소 전극은 적어도 하나의 트랜지스터에 연결되어 데이터 신호를 인가받을 수 있다. 표시 패널은 기판 위에 적층된 복수의 층을 포함할 수 있다.
기판 위에 적층된 복수의 층 각각 또는 두 개 이상의 층은 사진 식각 공정 등의 패터닝 공정을 통해 다양한 형태로 패터닝될 수 있다.
본 기재는 표시 장치의 도전층의 패턴 정밀도를 향상시키고, 화소 리페어 성공률을 높이며, 트랜지스터의 누설 전류의 증가를 방지하여 화질을 개선하기 위한 것이다.
본 발명의 한 실시예에 따른 표시 장치는 제1방향으로 연장된 데이터선, 상기 데이터선과 교차하는 선부를 포함하는 게이트선, 상기 게이트선이 포함하는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 트랜지스터, 그리고 상기 데이터선과 상기 소스 전극 사이에 위치하고, 상기 데이터선 및 상기 소스 전극과 연결되어 있으며, 상기 제1방향과 다른 제2방향으로 연장되어 상기 게이트 전극의 엣지와 교차하는 연결 부재를 포함하고, 상기 데이터선의 엣지와 상기 연결 부재의 엣지가 연결된 연결부는 상기 게이트선 및 상기 게이트 전극과 중첩하지 않고, 상기 데이터선은 상기 게이트선과 교차하는 제1부분, 그리고 상기 제1부분과 연결되어 있으며 상기 게이트선과 평면상 중첩하지 않는 제2부분을 포함하고, 상기 제2부분은 상기 연결부를 포함하고, 상기 제2부분의 폭은 상기 제1부분의 폭보다 작다.
평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고, 상기 제1영역을 정의하는 상기 데이터선의 부분은 상기 제2부분을 포함할 수 있다.
상기 데이터선의 마주하는 두 엣지 중, 상기 연결 부재에 직접 연결된 엣지는 상기 제1부분과 상기 제2부분이 연결된 지점에서 꺾여 굴곡부를 이룰 수 있다.
상기 데이터선, 상기 연결 부재, 상기 소스 전극 및 상기 드레인 전극과 중첩하는 반도체층을 더 포함하고, 상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 채널 영역을 포함할 수 있다.
상기 게이트선의 상기 선부는 상기 제2부분을 사이에 두고 서로 마주하는 제1선부 및 제2선부를 포함할 수 있다.
상기 연결 부재는, 상기 데이터선과 연결되어 있는 제3부분, 그리고 상기 제3부분과 상기 소스 전극 사이에 위치하는 제4부분을 포함하고, 상기 제3부분의 폭은 상기 제4부분의 폭보다 작을 수 있다.
상기 제3부분은 상기 게이트 전극과 평면상 중첩하지 않고, 평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고, 상기 제1영역을 정의하는 상기 연결 부재의 부분은 상기 제3부분을 포함할 수 있다.
상기 제4부분은 상기 게이트 전극의 상기 엣지와 교차할 수 있다.
상기 게이트선의 상기 선부는 꺾여 굴곡부를 이룰 수 있다.
상기 선부는 일정한 폭을 가질 수 있다.
평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고, 상기 제1영역을 정의하는 상기 게이트선의 상기 선부의 부분은 상기 굴곡부를 포함할 수 있다.
한 실시예에 따른 표시 장치는 제1방향으로 연장된 데이터선, 상기 데이터선과 교차하는 선부를 포함하는 게이트선, 상기 게이트선이 포함하는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 트랜지스터, 그리고 상기 데이터선과 상기 소스 전극 사이에 위치하고, 상기 데이터선 및 상기 소스 전극과 연결되어 있으며, 상기 제1방향과 다른 제2방향으로 연장되어 상기 게이트 전극의 엣지와 교차하는 연결 부재를 포함하고, 상기 데이터선의 엣지와 상기 연결 부재의 엣지가 연결된 연결부는 상기 게이트선 및 상기 게이트 전극과 중첩하지 않고, 상기 연결 부재는 상기 데이터선과 연결되어 있는 제1부분, 그리고 상기 제1부분과 상기 소스 전극 사이에 위치하는 제2부분을 포함하고, 상기 제1부분은 상기 연결부를 포함하고, 상기 제1부분의 폭은 상기 제2부분의 폭보다 작다.
상기 제1부분은 상기 게이트 전극과 평면상 중첩하지 않을 수 있다.
평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고, 상기 제1영역을 정의하는 상기 연결 부재의 부분은 상기 제3부분을 포함할 수 있다.
상기 제2부분은 상기 게이트 전극의 상기 엣지와 교차할 수 있다.
상기 게이트선의 상기 선부는 상기 제1부분을 사이에 두고 서로 마주하는 제1선부 및 제2선부를 포함할 수 있다.
한 실시예에 따른 표시 장치는 제1방향으로 연장된 데이터선, 상기 데이터선과 교차하는 선부를 포함하는 게이트선, 상기 게이트선이 포함하는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 트랜지스터, 그리고 상기 데이터선과 상기 소스 전극 사이에 위치하고, 상기 데이터선 및 상기 소스 전극과 연결되어 있으며, 상기 제1방향과 다른 제2방향으로 연장되어 상기 게이트 전극의 엣지와 교차하는 연결 부재를 포함하고, 상기 데이터선의 엣지와 상기 연결 부재의 엣지가 연결된 연결부는 상기 게이트선 및 상기 게이트 전극과 중첩하지 않고, 상기 게이트선의 상기 선부는 꺾여 굴곡부를 이룬다.
상기 선부는 일정한 폭을 가질 수 있다.
평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고, 상기 제1영역을 정의하는 상기 게이트선의 상기 선부의 부분은 상기 굴곡부를 포함할 수 있다.
상기 게이트선의 상기 선부는 상기 연결부를 사이에 두고 서로 마주하는 제1선부 및 제2선부를 포함할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치의 도전층의 패턴 정밀도를 향상시키고, 화소의 리페어 성공률을 높이며, 트랜지스터의 누설 전류의 증가를 방지하여 화질을 개선할 수 있다.
도 1은 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고,
도 2는 도 1에 도시한 표시 장치의 일부를 확대한 도면이고,
도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이고,
도 4는 한 실시예에 따른 표시 장치의 제조 공정에서 사용되는 광마스크의 일부의 평면 구조와 이에 대응하는 표시 장치의 패턴을 함께 도시한 평면도이고,
도 5, 도 6, 도 7 및 도 8은 각각 한 실시예에 따른 표시 장치의 한 화소의 일부를 확대한 평면도이고,
도 9는 한 실시예에 따른 표시 장치의 제조 공정에서 사용되는 광마스크의 일부의 평면 구조와 이에 대응하는 표시 장치의 패턴을 함께 도시한 평면도이고,
도 10, 도 11 및 도 12는 각각 한 실시예에 따른 표시 장치의 한 화소의 일부를 확대한 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
먼저 도 1 내지 도 3을 참조하여 한 실시예에 따른 표시 장치의 구조에 대해 설명한다.
도 1은 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고, 도 2는 도 1에 도시한 표시 장치의 일부를 확대한 도면이고, 도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이다.
한 실시예에 따른 표시 장치는 다양한 표시 장치일 수 있으며, 여기서는 액정 표시 장치를 예로 들어 설명한다. 한 실시예에 따른 표시 장치는 도 2에 도시한 바와 같이 단면 뷰에서 제1 표시판(100) 및 제2 표시판(200)과 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함할 수 있다.
표시 장치는 평면 뷰에서 영상을 표시할 수 있는 표시 영역을 포함하며, 표시 영역은 복수의 화소(PX)를 포함한다.
제1 표시판(100)은 유리, 플라스틱 등의 절연 물질을 포함하는 기판(110) 위에 위치하는 게이트선(121), 유지 전극선(131), 더미 패턴(129) 등을 포함하는 게이트 도전층을 포함한다.
게이트선(121)은 주로 제1방향(DR1)으로 연장되어 있으며, 게이트 신호를 전달할 수 있다. 게이트선(121)은 각 화소(PX)에 위치하는 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함할 수 있다. 제1 게이트 전극(124a)과 제2 게이트 전극(124b)은 제1방향(DR1)으로 인접하여 서로 연결되어 있을 수 있다. 게이트선(121) 중 제1 및 제2 게이트 전극(124a, 12b)을 제외한 부분을 게이트선(121)의 선부라 하며, 게이트선(121)의 선부는 제1 및 제2 데이터선(171a, 171b)과 교차할 수 있다. 게이트 전극(124a, 124b)의 엣지 중 게이트선(121)의 선부에 직접 연결된 엣지는 대체로 게이트선(121)의 선부에 직각으로 연결되어 있을 수 있으며 제2방향(DR2)으로 연장되어 있을 수 있다.
도 2를 참조하면, 제2 게이트 전극(124b)의 아래쪽 엣지는 게이트선(121)의 제1방향(DR1)으로 연장된 부분인 선부의 하단 엣지에 비해 아래쪽으로 돌출되어 있을 수 있다. 이 경우에도 제2 게이트 전극(124b)의 아래쪽 엣지는 도 1에 도시하였고 뒤에서 설명할 차광 부재(220)와 중첩하는 영역 안에 위치할 수 있다.
게이트선(121)은 한 화소(PX)에 대응하여 위치하는 개구부(20a, 20b)를 포함할 수 있다. 개구부(20a)는 제1 게이트 전극(124a)의 좌측에 인접하여 위치하고 개구부(20b)는 제2 게이트 전극(124b)의 우측에 인접하여 위치할 수 있다. 이에 따라, 게이트선(121)은 개구부(20a, 20b)를 중심으로 위 및 아래에 위치하며 서로 마주하는 선부(line portion)(21a, 21b)를 포함할 수 있다. 개구부(20a)와 개구부(20b)는 서로 동일한 형태 및 크기를 가질 수 있다. 선부(21a, 21b)는 데이터선(171a, 171b)과 교차할 수 있다.
유지 전극선(131)은 게이트선(121)에 대체로 나란하게 연장된 가로부(131a) 및 가로부(131a)에 연결되어 있는 세로부(131b)를 포함할 수 있다. 유지 전극선(131)의 세로부(131b)는 화소(PX)의 가장자리를 따라 연장되어 있을 수 있다.
더미 패턴(129)은 유지 전극선(131)의 가로부(131a)와 게이트선(121) 사이에 위치할 수 있고, 각 화소(PX)에 한 쌍의 더미 패턴(129)이 위치할 수 있다. 각 더미 패턴(129)은 각 화소(PX)에 위치하는 섬형일 수 있다.
게이트 도전층 위에는 게이트 절연층(gate insulating layer)(140)이 위치한다. 게이트 절연층(140)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소 등과 같은 절연 물질을 포함할 수 있다.
게이트 절연층(140) 위에는 제1 반도체(154a) 및 제2 반도체(154b)를 포함하는 반도체층(151)이 위치한다. 제1 반도체(154a)는 제1 게이트 전극(124a)과 중첩하고, 제2 반도체(154b)는 제2 게이트 전극(124b)과 중첩할 수 있다.
반도체층(151)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 또는 금속 산화물(metal oxide) 등을 포함할 수 있다.
반도체층(151) 위에는 저항성 접촉 부재(ohmic contact member)(163a, 165a)를 포함하는 저항성 접촉층(161)이 위치할 수 있다. 한 쌍의 저항성 접촉 부재(163a, 165a)는 제1 반도체(154a) 위에 위치하고, 다른 한 쌍의 저항성 접촉 부재는 제2 반도체(154b) 위에 위치할 수 있다. 저항성 접촉층(161)은 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다. 저항성 접촉층(161)은 생략될 수도 있다.
저항성 접촉층(161) 위에는 제1 데이터선(171a) 및 제2 데이터선(171b)을 포함하는 복수의 데이터선, 복수의 제1 소스 전극(173a), 복수의 제2 소스 전극(173b), 복수의 연결 부재(73a, 73b), 복수의 제1 드레인 전극(175a), 그리고 복수의 제2 드레인 전극(175b)을 포함하는 데이터 도전층이 위치할 수 있다.
제1 데이터선(171a) 및 제2 데이터선(171b)은 데이터 신호를 전달하며 주로 제2방향(DR2)으로 연장되어 게이트선(121) 및 유지 전극선(131)의 가로부(131a)와 교차할 수 있다.
각 화소(PX)에 대응하여 위치하는 제1 데이터선(171a)과 제2 데이터선(171b)은 하나의 영상 신호에 대해 서로 다른 휘도를 나타낼 수 있는 데이터 전압을 각각 전달할 수 있다. 예를 들어, 어느 한 계조의 영상 신호에 대해 제2 데이터선(171b)이 전달하는 데이터 전압이 제1 데이터선(171a)이 전달하는 데이터 전압보다 낮거나 같을 수 있다. 인접한 화소(PX)에 각각 위치하는 제1 및 제2 데이터선(171a, 171b)은 별개의 영상 신호에 대한 데이터 전압을 전달할 수 있다.
제1 소스 전극(173a)은 평면 뷰에서 제1 게이트 전극(124a)과 중첩하고 제1 데이터선(171a)과 연결되어 있다. 제2 소스 전극(173b)은 평면 뷰에서 제2 게이트 전극(124b)과 중첩하고 제2 데이터선(171b)과 연결되어 있다. 제1 및 제2 소스 전극(173a, 173b) 각각은 대체로 U자 형태로 굽어 있을 수 있다.
제1 소스 전극(173a)은 제1 데이터선(171a)과 직접 연결되어 있는 연결 부재(73a)를 통해 제1 데이터선(171a)과 연결되어 있고, 제2 소스 전극(173b)은 제2 데이터선(171b)과 직접 연결되어 있는 연결 부재(73b)를 통해 제2 데이터선(171b)과 연결되어 있다. 각 연결 부재(73a, 73b)는 각 데이터선(171a, 171b)과 각 소스 전극(173a, 173b) 사이에 위치할 수 있다. 각 연결 부재(73a, 73b)는 대체로 제1방향(DR1)으로 연장되어 게이트 전극(124a, 124b)의 엣지와 교차할 수 있다. 즉, 각 연결 부재(73a, 73b)는 게이트 전극(124a, 124b)의 엣지를 기준으로, 게이트 전극(124a, 124b)과 평면상 중첩하는 영역과 중첩하지 않는 영역을 포함할 수 있다.
각 연결 부재(73a, 73b)는 제1 및 제2 데이터선(171a, 171b)과 대략 직각을 이루며 제1 및 제2 데이터선(171a, 171b)과 연결되어 있을 수 있다. 연결 부재(73a, 73b)와 제1 및 제2 데이터선(171a, 171b)이 연결된 부근에서 연결 부재(73a, 73b)의 엣지와 데이터선(171a, 171b)의 엣지가 연결된 부분을 연결부(connecting portion)(CP)라 한다. 연결부(CP)는, 연결 부재(73a, 73b)의 엣지와 데이터선(171a, 171b)의 엣지가 연결된 부분으로서 가장 많이 꺾여 있는 부분(곡률 반지름이 가장 큰 부분)일 수 있다.
연결 부재(73a, 73b)가 제1 및 제2 데이터선(171a, 171b)에 완벽한 직각을 이루며 연결되어 있다면 연결부(CP)는 직각을 이루고 있을 것이다. 연결부(CP)는 게이트선(121) 및 게이트 전극(124a, 124b)과 평면상 중첩하지 않고 이격되어 있다.
제1 드레인 전극(175a) 및 제2 드레인 전극(175b)은 각각 막대형인 한 쪽 끝 부분과 넓은 끝 부분인 확장부(177a, 177b)를 포함할 수 있다. 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 확장부(177a, 177b)는 유지 전극선(131)과 게이트선(121) 사이에 위치할 수 있다.
각 드레인 전극(175a, 175b)은 게이트 도전층의 더미 패턴(129)과 평면상 중첩할 수 있다. 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 막대형 끝 부분 각각은 제1 소스 전극(173a) 및 제2 소스 전극(173b)에 의해 일부 둘러싸여 있을 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 트랜지스터(Qa)를 이루고, 제2 게이트 전극(124b), 제2 소스 전극(173b), 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 트랜지스터(Qb)를 이룬다. 제1 및 제2 트랜지스터(Qa, Qb)의 채널은 서로 마주하는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이에 위치하는 제1 반도체(154a), 그리고 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이에 위치하는 제2 반도체(154b)에 각각 위치할 수 있다.
평면 뷰에서 데이터 도전층이 위치하는 영역에는 반도체층(151)이 중첩하여 위치할 수 있다. 즉, 데이터 도전층 하부에는 반도체층(151)이 평면상 중첩하여 위치할 수 있다. 평면 뷰에서 데이터 도전층의 형태는 제1 및 제2 트랜지스터(Qa, Qb)의 채널 영역을 제외한 반도체층(151)의 형태와 닮은꼴일 수 있다. 평면 뷰에서 데이터 도전층의 평면 사이즈는 제1 및 제2 트랜지스터(Qa, Qb)의 채널 영역을 제외한 반도체층(151)의 평면 사이즈와 같거나 작을 수 있다. 데이터 도전층의 평면 사이즈가 제1 및 제2 트랜지스터(Qa, Qb)의 채널 영역을 제외한 반도체층(151)의 평면 사이즈와 같은 경우, 데이터 도전층의 엣지는 반도체층(151)의 엣지와 실질적으로 정렬되어 평면 뷰에서 서로 일치할 수 있다. 데이터 도전층의 평면 사이즈가 제1 및 제2 트랜지스터(Qa, Qb)의 채널 영역을 제외한 반도체층(151)의 평면 사이즈보다 작은 경우, 데이터 도전층의 엣지는 평면 뷰에서 반도체층(151)의 엣지의 안쪽에 위치하며 반도체층(151)의 엣지와 실질적으로 나란하게 연장될 수 있다.
이러한 경우, 표시 장치의 제조 공정에서 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)은 하프톤 영역을 포함하는 하나의 광마스크를 이용한 사진 식각 공정을 통해 형성될 수 있다.
각 화소(PX)에 위치하는 제1 및 제2 트랜지스터(Qa, Qb)는 게이트선(121)이 연장된 방향, 즉 제1방향(DR1)으로 배열되어 있을 수 있다. 평면 뷰에서 제1 및 제2 트랜지스터(Qa, Qb)는 각 화소(PX)에 대응하는 제1 데이터선(171a)과 제2 데이터선(171b) 사이에 위치할 수 있다.
제1 및 제2 트랜지스터(Qa, Qb)는 게이트선(121)이 전달하는 게이트 신호에 따라 제1 및 제2 데이터선(171a, 171b)이 전달하는 데이터 전압을 전달하는 스위칭 소자로서 기능할 수 있다.
게이트선(121)의 개구부(20a)는 제1 데이터선(171a)의 일부 및 제1 소스 전극(173a)의 연결 부재(73a)의 일부와 중첩하고, 게이트선(121)의 개구부(20b)는 제2 데이터선(171b)의 일부 및 제2 소스 전극(173b)의 연결 부재(73b)의 일부와 중첩할 수 있다.
게이트선(121), 유지 전극선(131)의 가로부(131a) 및 제1 및 제2 트랜지스터(Qa, Qb)가 위치하는 영역은 차광 부재(220)에 의해 가려져 있을 수 있다. 차광 부재(220)는 대체로 제1방향(DR1)으로 연장되어 각 화소(PX)의 차광 영역을 형성할 수 있다.
데이터 도전층 위에는 제1 절연층(180a)이 위치할 수 있다. 제1 절연층(180a)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
제1 절연층(180a) 위에는 복수의 색필터(230a, 230b)가 위치할 수 있다.
각 색필터(230a, 230b)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230a, 230b)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 황색(yellow), 백색 계열의 기본색을 표시할 수도 있다. 제1방향(DR1)으로 이웃한 화소(PX)에 각각 대응하는 색필터(230a, 230b)는 서로 다른 색을 나타낼 수 있다. 예를 들어, 색필터(230a)는 적색을 나타내고 색필터(230b)는 녹색을 나타낼 수 있다.
각 색필터(230a, 230b)는 제2방향(DR2)으로 길게 연장되어 한 열(column)에 위치하는 복수의 화소(PX)에 대응할 수 있다.
제1방향(DR1)으로 이웃한 두 화소(PX) 사이에서 두 개 이상의 색필터(230a, 230b)가 서로 중첩할 수 있고, 서로 중첩하는 두 색필터(230a, 230b)는 두 화소(PX) 사이의 빛샘을 방지하는 차광 기능을 가질 수 있다.
각 색필터(230a, 230b)는 제1 및 제2 드레인 전극(175a, 175b)의 확장부(177a, 177b)와 각각 중첩하는 개구부(235a, 235b)를 포함할 수 있다.
색필터(230a, 230b) 위에는 제2 절연층(180b)이 위치할 수 있다. 제2 절연층(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있는데, 특히 유기 절연 물질을 포함하여 대체로 평탄한 윗면을 이룰 수 있다.
제1 절연층(180a)과 제2 절연층(180b)은 제1 드레인 전극(175a)의 확장부(177a) 위에 위치하는 접촉 구멍(185a), 그리고 제2 드레인 전극(175b)의 확장부(177b) 위에 위치하는 접촉 구멍(185b)을 포함할 수 있다. 평면 뷰에서 접촉 구멍(185a, 185b)은 각각 색필터(230a, 230b)의 개구부(235a, 235b)의 안에 위치할 수 있다.
제2 절연층(180b) 위에는 복수의 제1 부화소 전극(191a) 및 복수의 제2 부화소 전극(191b)을 포함하는 화소 전극, 그리고 차폐 전극(199)을 포함하는 화소 전극층이 위치할 수 있다. 각 화소(PX)에 대해 제1 및 제2 트랜지스터(Qa, Qb)가 위치하는 영역을 기준으로 한 쪽에 제1 부화소 전극(191a)이 위치하고 반대쪽에 제2 부화소 전극(191b)이 위치할 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각의 전체적인 모양은 사각형일 수 있다. 제1 부화소 전극(191a)은 가로 줄기부(192a) 및 세로 줄기부(193a)를 포함하는 십자형 줄기부, 그리고 십자형 줄기부로부터 바깥쪽으로 뻗는 복수의 가지부(194a)를 포함할 수 있다. 제2 부화소 전극(191b)은 가로 줄기부(192b) 및 세로 줄기부(193b)를 포함하는 십자형 줄기부, 그리고 십자형 줄기부로부터 바깥쪽으로 뻗는 복수의 가지부(194b)를 포함할 수 있다.
제1 부화소 전극(191a)의 평면 사이즈는 제2 부화소 전극(191b)의 평면 사이즈보다 작을 수 있다.
제1 부화소 전극(191a)은 제1 드레인 전극(175a)의 확장부(177a)를 향하여 돌출된 연장부(195a) 및 연장부(195a) 끝에 연결된 접촉부(196a)를 포함하고, 제2 부화소 전극(191b)은 제2 드레인 전극(175b)의 확장부(177b)를 향하여 돌출된 연장부(195b) 및 연장부(195b) 끝에 연결된 접촉부(196b)를 포함할 수 있다. 접촉부(196a)는 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)의 확장부(177a)와 전기적으로 연결되어 있고, 접촉부(196b)는 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)의 확장부(177b)와 전기적으로 연결되어 있을 수 있다.
제1 트랜지스터(Qa) 및 제2 트랜지스터(Qb)가 턴온되면 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 각각의 데이터 전압을 인가받을 수 있다.
차폐 전극(199)은 제1방향(DR1)으로 인접한 화소(PX) 사이에서 제2방향(DR2)으로 연장되어 인접한 화소(PX) 사이의 커플링 및 빛샘을 방지할 수 있다. 차폐 전극(199)은 유지 전극선(131)의 세로부(131b)와 중첩할 수 있다.
화소 전극층은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 금속 박막 등과 같은 투명한 도전 물질을 포함할 수 있다.
본 실시예에서 설명한 화소(PX)의 배치, 형태, 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 다양한 변형이 가능하다.
화소 전극층과 제2 절연층(180b) 위에는 배향막(alignment layer)(11)이 위치할 수 있다. 배향막(11)은 수직 배향막일 수 있다. 배향막(11)은 적어도 한 방향으로 러빙되어 있을 수도 있고 광반응 물질을 포함하는 광배향막일 수도 있다.
제2 표시판(200)은 유리, 플라스틱 등의 절연 물질을 포함하는 기판(210) 위에(도 3에서는 기판(210)의 아래) 차광 부재(220)가 위치할 수 있다. 앞에서 설명한 바와 같이 차광 부재(220)는 평면 뷰에서 제1방향(DR1)으로 연장된 부분을 포함하며 복수의 화소(PX)들이 포함하는 제1 및 제2 트랜지스터(Qa, Qb)와 중첩할 수 있다. 다른 실시예에 따르면 차광 부재(220)는 제2 표시판(200)이 아닌 제1 표시판(100)에 위치할 수도 있다.
차광 부재(220) 위에는(도 3에서는 차광 부재(220)의 아래에) 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 기판(210) 전면 위에 하나의 연속체로 형성되어 있을 수 있다. 즉, 공통 전극(270)에는 슬릿 등과 같이 제거된 부분이 없을 수 있다. 공통 전극(270)은 일정한 크기의 공통 전압(Vcom)을 전달할 수 있다.
공통 전극(270)은 ITO, IZO, 금속 박막 등의 투명한 도전 물질을 포함할 수 있다.
공통 전극(270) 위에는(도 3에서는 공통 전극(270)의 아래) 배향막(21)이 위치할 수 있다. 배향막(21)은 수직 배향막일 수 있다. 배향막(21)은 적어도 한 방향으로 러빙되어 있을 수도 있고 광반응 물질을 포함하는 광배향막일 수도 있다.
액정층(3)은 복수의 액정 분자(31)를 포함한다. 액정 분자(31)는 음의 유전율 이방성을 가질 수 있고, 액정층(3)에 전기장이 생성되지 않은 상태에서 기판(110, 210)에 대략 수직한 방향으로 배향되어 있을 수 있다. 액정 분자(31)는 액정층(3)에 전기장이 생성되지 않을 때 일정한 방향으로 선경사를 이룰 수도 있다. 예를 들어, 액정 분자(31)는 제1 및 제2 부화소 전극(191a, 191b)의 가지부(194a, 194b)에 대략 나란한 방향으로 선경사를 이루며 기울어져 있을 수 있다.
제1 표시판(100)의 아래 또는 뒤에는 빛을 공급하는 백라이트가 위치할 수 있다.
표시 장치의 제조 공정 중 화소(PX)에 불량이 생겼을 때 화소(PX)에 대한 리페어가 필요할 수 있는데, 본 실시예에서는 개구부(20a, 20b)를 통해 도 2에 도시한 게이트선(121)의 선부(21a, 21b)의 부분들(A, B, C, D, E, F, G, H) 중 적어도 일부에 레이저를 조사하여 게이트 신호를 전달하는 게이트선(121)으로부터 제1 트랜지스터(Qa) 및/또는 제2 트랜지스터(Qb)를 전기적으로 분리시켜 불량 화소(PX)를 항상 오프시켜 리페어할 수 있다. 이와 함께 또는 별도로, 개구부(20a, 20b)를 통해 도 2에 도시한 제1 및/또는 제2 소스 전극(173a, 173b)의 연결 부재(73a)의 부분(I) 및/또는 연결 부재(73b)의 부분(J)에 레이저를 조사하여 데이터선(171a, 171b)으로부터 제1 트랜지스터(Qa) 및/또는 제2 트랜지스터(Qb)를 전기적으로 분리시켜 불량 화소(PX)를 항상 오프시켜 리페어할 수 있다. 레이저는 도 3에 도시한 기판(110)의 아래쪽에서 조사될 수 있다.
이러한 리페어 과정에서, 레이저가 의도하는 위치에 정확히 조사될 필요가 있다. 그런데, 데이터선(171a, 171b)과 연결 부재(73a, 73b)가 연결된 부분인 연결부(CP)의 패턴이 정밀하게 형성되지 않으면 연결부(CP) 부근의 엣지가 둥글게 형성될 수 있다. 그러면, 개구부(20a, 20b)의 영역 중 데이터선(171a, 171b), 연결 부재(73a, 73b), 그리고 게이트선(121)의 선부(21a, 21b)로 둘러싸인 영역(AA, BB, CC, DD)의 면적이 줄어들어 레이저 조사에 필요한 충분한 공간의 마진이 확보되기 어렵고, 레이저 조사의 정밀도가 떨어져 화소(PX)의 리페어 성공률이 낮아질 수 있다.
특히, 앞에서 설명한 바와 같이 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)을 하나의 광마스크를 이용한 사진 식각 공정으로 패터닝하는 경우, 세 층 중 가장 아래에 위치하는 반도체층(151)은 데이터선(171a, 171b)과 연결 부재(73a, 73b)가 연결된 부분에서 데이터 도전층의 엣지 바깥쪽으로 돌출되어 형성될 수 있다. 그러면, 개구부(20a, 20b) 중 영역(AA, BB, CC, DD)의 면적이 더욱 줄어들어 레이저 조사에 필요한 충분한 공간이 더욱 줄어들 수 있다. 또한, 데이터선(171a, 171b)과 연결 부재(73a, 73b)가 연결된 연결부(CP) 부근에서 데이터 도전층의 엣지의 바깥쪽으로 돌출되어 형성된 반도체층(151)이 과도하게 돌출되면 이 부분의 반도체층(151)에 도달한 빛에 의해 제1 및 제2 트랜지스터(Qa, Qb)의 누설 전류가 증가할 수 있다. 그러면, 얼룩과 같은 화질 불량이 발생할 수 있다.
이러한 문제의 발생을 막기 위한 다양한 실시예에 대해, 앞에서 설명한 도 1 내지 도 3과 함께 도 4 내지 도 12를 참조하여 설명한다.
도 4는 한 실시예에 따른 표시 장치의 제조 공정에서 사용되는 광마스크(500)의 일부의 평면 구조와 이에 대응하는 표시 장치의 패턴(점선으로 도시함)을 함께 도시한 평면도이다.
도 4를 참조하면, 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)을 패터닝하기 위해 도포한 포토레지스트에 빛을 조사하기 위한 광마스크(500)의 일부는 도 1 및 도 2에 도시한 데이터선(171a) 및 연결 부재(73a)에 각각 대응하는 영역(50a)과 영역(50b)을 포함할 수 있다. 네거티브형(negative type) 포토레지스트인 경우 광마스크(500)의 영역(50a, 50b)은 빛이 투과되는 투광 영역이고, 나머지 영역이 차광 영역일 수 있고, 포지티브형(positive type) 포토레지스트인 경우 광마스크(500)의 영역(50a, 50b)은 차광 영역이고, 나머지 영역이 투광 영역일 수 있다. 본 실시예에서는 네거티브형 포토레지스트를 예로 들어 설명한다.
한 실시예에 따른 광마스크(500)는 연결부(CP)에 대응하는 코너 패턴(50c)을 포함할 수 있다. 코너 패턴(50c)은 연결부(CP)가 둥글게 패터닝되는 것을 막기 위한 OPC(optical proximity correction)로서, 다양한 형태일 수 있다. 예를 들어, 코너 패턴(50c)은 사각형, 삼각형 등 다각형이나 원형일 수 있다. 코너 패턴(50c)은 형성하고자 하는 데이터 도전층의 연결부(CP)의 엣지에서 안쪽으로 오목하게 들어간 형태를 가질 수 있다.
이러한 코너 패턴(50c)을 포함하는 광마스크(500)를 통해 빛을 조사하고 현상 및 식각하여 형성된 연결부(CP)의 형태는 도 1, 도 2 및 도 4에 도시한 바와 같이 실질적으로 뾰족한 직각을 이루도록 형성될 수 있다. 데이터선(171a, 171b) 및 연결 부재(73a, 73b)의 엣지에 실질적으로 나란한 반도체층(151)의 엣지 중 연결부(CP)에 대응하여 꺾인 굴곡부(51a, 51b)도 오목한 형태를 이룰 수 있다. 그리고, 표시 장치가 모두 제조된 후에는 데이터선(171a, 171b), 연결 부재(73a, 73b), 그리고 게이트선(121)의 선부(21a, 21b)로 둘러싸인 영역(AA, BB)의 면적이 줄어들지 않을 수 있다. 따라서, 연결부(CP) 부근의 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)의 패턴의 정밀도를 향상시킬 수 있고, 화소(PX)의 리페어 과정에서 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다. 또한, 연결부(CP) 부근에서 반도체층(151)의 돌출부의 발생을 막아 트랜지스터(Qa, Qb)의 누설 전류의 증가를 막을 수 있다.
도 5 내지 도 8은 한 실시예에 따른 표시 장치의 한 화소의 일부를 확대한 평면도이다.
먼저 도 5를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 표시 장치와 대부분 동일하나, 연결부(CP) 부근에서 데이터선(171a, 171b)의 형태가 다를 수 있다. 이후로는 제1 데이터선(171a)과 연결 부재(73a)를 예로 들어 설명하겠으나 제2 데이터선(171b)와 연결 부재(73b)에도 동일한 구조가 적용될 수 있다.
데이터선(171a)은 게이트선(121)의 선부(21a, 21b)와 교차하는 메인부(72) 및 게이트선(121)의 선부(21a, 21b)와 평면상 중첩하지 않으며 개구부(20a) 안에 위치하는 얇은 부분(thinner portion)(71)을 포함할 수 있다. 얇은 부분(71)은 평면상 게이트선(121)의 두 선부(21a, 21b) 사이에 위치할 수 있다.
연결 부재(73a)는 얇은 부분(71)에 연결되어 있으며, 얇은 부분(71)과 연결 부재(73a)는 연결부(CP)를 포함할 수 있다. 데이터선(171a)의 양쪽 엣지는 메인부(72)와 얇은 부분(71)의 연결 지점에서 꺾여 굴곡부를 이룰 수 있다. 얇은 부분(71)의 폭(W1)은 메인부(72)의 폭(W2)보다 작을 수 있다. 얇은 부분(71)의 폭(W1)은 대략 3 마이크로미터 이상일 수 있다.
반도체층(151)의 엣지도 데이터선(171a)과 연결 부재(73a)의 엣지에 나란하게 형성되어, 데이터선(171a)의 메인부(72)와 얇은 부분(71)의 연결 지점에서 꺾인 굴곡부(52)를 가질 수 있다. 또한, 반도체층(151)의 엣지 중 연결부(CP)에 대응하여 꺾인 굴곡부(51c, 51d)는 굴곡부(52)에 인접하고 오목한 형태를 이룰 수 있다. 즉, 반도체층(151)의 엣지의 굴곡부(51c, 51d)는 개구부(20a) 중 영역(AA, BB) 쪽으로 돌출되지 않고 오목한 형태를 가져, 영역(AA, BB)의 면적이 줄어들지 않을 수 있다. 따라서, 연결부(CP) 부근의 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)의 패턴의 정밀도를 향상시킬 수 있고, 화소(PX)의 리페어 과정에서 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다. 또한, 연결부(CP) 부근에서 반도체층(151)의 돌출부의 발생을 막아 트랜지스터(Qa, Qb)의 누설 전류의 증가를 막을 수 있다.
도 5에 도시한 달리, 노광 장치의 성능에 따라 반도체층(151)의 엣지의 굴곡부(51c, 51d)는 실질적으로 직각을 이루거나 둥글게 형성될 수도 있다. 이 경우에도, 반도체층(151)은 개구부(20a)의 영역(AA, BB) 쪽으로 돌출되지 않아 영역(AA, BB)의 충분한 면적을 확보할 수 있다.
다음 도 6을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 5에 도시한 표시 장치와 대부분 동일하나, 연결부(CP) 부근에서 데이터선(171a, 171b)의 형태가 다를 수 있다.
데이터선(171a)은 앞에서 설명한 바와 같은 메인부(72) 및 게이트선(121)의 선부(21a, 21b)와 평면상 중첩하지 않으며 개구부(20a) 안에 위치하는 얇은 부분(71a)을 포함할 수 있다. 얇은 부분(71a)은 평면상 게이트선(121)의 두 선부(21a, 21b) 사이에 위치할 수 있다. 도 5에서와 달리, 데이터선(171a)의 양쪽 엣지 중 연결 부재(73a)에 직접 연결된 엣지는 메인부(72)와 얇은 부분(71a)의 연결 지점에서 꺾여 굴곡부를 이루고, 반대쪽 엣지는 메인부(72)의 엣지와 정렬되어 실질적으로 하나의 직선을 이룰 수 있다. 얇은 부분(71a)의 폭(W1a)은 메인부(72)의 폭(W2)보다 작을 수 있다. 얇은 부분(71a)의 폭(W1a)은 대략 3 마이크로미터 이상일 수 있다.
도 6에 도시한 실시예에 따른 효과는 도 5에 도시한 실시예에 따른 효과와 동일할 수 있다. 즉, 반도체층(151)의 엣지는, 연결 부재(73a)와 연결된 얇은 부분(71a)의 엣지와 데이터선(171a)의 메인부(72)의 엣지의 연결 지점에서 꺾인 굴곡부(52)를 가질 수 있다. 또한, 반도체층(151)의 엣지 중 연결부(CP)에 대응하여 꺾인 굴곡부(51c, 51d)는 굴곡부(52)에 인접하고 오목한 형태를 이룰 수 있다. 즉, 반도체층(151)의 엣지의 굴곡부(51c, 51d)는 영역(AA, BB) 쪽으로 돌출되지 않고 오목한 형태를 가져, 영역(AA, BB)의 면적이 줄어들지 않을 수 있다. 따라서, 연결부(CP) 부근의 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)의 패턴의 정밀도를 향상시킬 수 있고, 화소(PX)의 리페어 과정에서 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다. 또한, 연결부(CP) 부근에서 반도체층(151)의 돌출부의 발생을 막아 트랜지스터(Qa, Qb)의 누설 전류의 증가를 막을 수 있다.
도 6에 도시한 달리, 노광 장치의 성능에 따라 반도체층(151)의 엣지의 굴곡부(51c, 51d)는 실질적으로 직각을 이루거나 둥글게 형성될 수도 있다. 이 경우에도, 반도체층(151)은 개구부(20a)의 영역(AA, BB) 쪽으로 돌출되지 않아 영역(AA, BB)의 충분한 면적을 확보할 수 있다.
다음 도 7을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예들과 대부분 동일하나, 연결 부재(73a)의 형태가 다를 수 있다.
연결 부재(73a)는 데이터선(171a)과 직접 연결되어 있는 얇은 부분(73aa) 및 얇은 부분(73aa)과 제1 소스 전극(173a) 사이에 위치하는 메인부(73ab)를 포함할 수 있다. 연결 부재(73a)의 양쪽 엣지는 메인부(73ab)와 얇은 부분(73aa)의 연결 지점에서 꺾여 굴곡부를 이룰 수 있다. 얇은 부분(73aa)은 연결부(CP)를 포함할 수 있다. 얇은 부분(73aa)은 평면상 게이트선(121)의 두 선부(21a, 21b) 사이에 위치할 수 있다. 얇은 부분(73aa)의 폭(W3)은 메인부(73ab)의 폭(W4)보다 작을 수 있다. 얇은 부분(73aa)의 폭(W3)은 대략 3 마이크로미터 이상일 수 있다.
다르게 표현하면, 연결 부재(73a)는 데이터선(171a)과 연결된 연결부(CP) 부근에 위치하는 오목부(70)를 포함할 수 있다. 오목부(70)를 포함하는 연결 부재(73a)의 부분은 얇은 부분(73aa)에 대응한다.
얇은 부분(73aa) 또는 오목부(70)는 게이트 전극(124a)과 평면상 중첩하지 않을 수 있다.
반도체층(151)의 엣지는, 연결부(CP)에 대응하여 꺾여 오목한 형태를 이룰 수 있는 굴곡부(51e, 51f)를 가질 수 있다. 반도체층(151)의 엣지의 굴곡부(51e, 51f)는 개구부(20a) 중 영역(AA, BB) 쪽으로 돌출되지 않고 오목한 형태를 가져, 영역(AA, BB)의 면적이 줄어들지 않을 수 있다. 따라서, 연결부(CP) 부근의 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)의 패턴의 정밀도를 향상시킬 수 있고, 화소(PX)의 리페어 과정에서 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다. 또한, 연결부(CP) 부근에서 반도체층(151)의 돌출부의 발생을 막아 트랜지스터(Qa, Qb)의 누설 전류의 증가를 막을 수 있다.
도 7에 도시한 달리, 노광 장치의 성능에 따라 반도체층(151)의 엣지의 굴곡부(51e, 51f)는 실질적으로 직각을 이루거나 둥글게 형성될 수도 있다. 이 경우에도, 반도체층(151)은 개구부(20a)의 영역(AA, BB) 쪽으로 돌출되지 않아 영역(AA, BB)의 충분한 면적을 확보할 수 있다.
본 실시예에 따른 표시 장치의 데이터선(171)은 얇은 부분(71, 71a)을 포함하지 않고 실질적으로 균일한 두께를 가질 수도 있다.
다음 도 8을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 실시예들과 대부분 동일하나 게이트선(121)의 형태가 다를 수 있다.
게이트선(121)은 개구부(20c)를 중심으로 위 및 아래에 위치하며 서로 마주하는 선부(21c, 21d)를 포함할 수 있다. 선부(21c, 21d)는 앞에서 설명한 선부(21a, 21b)와 달리 개구부(20c)를 기준으로 바깥쪽 방향으로 꺾여 굴곡부를 이룰 수 있다. 각 선부(21c, 21d)는 적어도 두 번 꺾여 있을 수 있다.
구체적으로, 선부(21c)는 대체로 제1방향(DR1)으로 연장된 상단 엣지(21cc) 및 제1방향(DR1)과 제2방향(DR2)에 비스듬한 사선부 엣지(21cd)를 포함할 수 있다. 상단 엣지(21cc)는 제1 게이트 전극(124a)의 상단 엣지(24c)보다 평면상 더 바깥쪽, 즉 더 위에 위치할 수 있고, 사선부 엣지(21cd)는 상단 엣지(21cc)와 제1 게이트 전극(124a)의 상단 엣지(24c)를 연결할 수 있다.
선부(21d)는 대체로 제1방향(DR1)으로 연장된 하단 엣지(21dd) 및 제1방향(DR1)과 제2방향(DR2)에 비스듬한 사선부 엣지(21de)를 포함할 수 있다. 하단 엣지(21dd)는 제1 게이트 전극(124a)의 하단 엣지(24d)보다 평면상 더 바깥쪽, 즉, 더 아래에 위치할 수 있고, 사선부 엣지(21de)는 하단 엣지(21dd)와 제1 게이트 전극(124a)의 하단 엣지(24d)를 연결할 수 있다.
하단 엣지(21dd)가 제1 게이트 전극(124a)의 하단 엣지(24d)을 기준으로 아래쪽으로 돌출된 길이는 앞에서 설명한 제2 게이트 전극(124b)의 아래쪽 엣지가 게이트선(121)의 제1방향(DR1)으로 연장된 선부를 기준으로 아래쪽으로 돌출된 길이와 유사할 수 있다. 즉, 하단 엣지(21dd)도 앞에서 설명한 차광 부재(220)와 중첩하는 영역 안에 위치할 수 있다.
이에 따라, 데이터선(171a)과 중첩하는 게이트선(121)의 개구부(20c)는 사각형이 아닌 대략 팔각형 또는 대략 원형의 형태를 가질 수 있다. 그리고, 개구부(20c)의 영역 중 데이터선(171a), 연결 부재(73a), 그리고 게이트선(121)의 선부(21c, 21d)로 둘러싸인 영역(AAL, BBL)은 앞에서 설명한 실시예의 영역(AA, BB)보다 면적이 증가할 수 있다.
선부(21c, 21d)의 폭은 대체로 일정할 수 있다.
연결부(CP)는 평면상 게이트선(121)의 두 선부(21c, 21d) 사이에 위치할 수 있다.
반도체층(151)의 엣지 중 연결부(CP)에 대응하는 굴곡부(51g, 51h)는 오목한 형태를 가질 수도 있고 영역(AAL, BBL) 쪽으로 돌출될 수도 있다. 굴곡부(51g, 51h)가 영역(AAL, BBL) 쪽으로 돌출된 경우에도, 영역(AAL, BBL)의 경계를 정하는 게이트선(121)의 선부(21c, 21d)가 바깥쪽으로 휘어져 있으므로 영역(AAL, BBL)의 면적이 앞에서 설명한 실시예의 영역(AA, BB)의 면적에 비해 실질적으로 줄어들지 않을 수 있다. 따라서, 화소(PX)의 리페어 과정에서 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다.
게이트선(121)의 부근에서 데이터선(171)과 연결 부재(73a)는 각각 실질적으로 일정한 두께를 가질 수 있다.
도 9는 한 실시예에 따른 표시 장치의 제조 공정에서 사용되는 광마스크(500a)의 일부의 평면 구조와 이에 대응하는 표시 장치의 패턴(점선으로 표시함)을 함께 도시한 평면도이다.
도 9를 참조하면, 본 실시예에 따른 광마스크(500a)로 제조하려는 표시 장치는 앞에서 설명한 표시 장치와 대부분 동일하나, 게이트선(121)의 서로 마주하는 두 선부(21a, 21b) 중 하나의 선부(21a)가 생략될 수 있다. 이 경우, 선부(21a)로 정의되었던 영역(AA)이 사라질 수 있다. 이에 따라, 본 실시예에 따른 광마스크(500a)는 앞에서 설명한 광마스크(500)와 대부분 동일하나, 한 쌍의 연결부(CP) 중 선부(21b)에 더 가까이 위치하는 연결부(CP)에 대응하는 코너 패턴(50c)만 포함할 수 있다.
데이터선(171a) 및 연결 부재(73a)의 엣지에 실질적으로 나란한 반도체층(151)의 엣지 중 아래쪽의 연결부(CP)에 대응하여 꺾인 굴곡부(51b)는 오목한 형태를 이룰 수 있고, 표시 장치가 모두 제조된 후에 데이터선(171a), 연결 부재(73a), 그리고 게이트선(121)의 선부(21b)로 둘러싸인 영역(BB)의 면적이 줄어들지 않을 수 있다. 따라서, 연결부(CP) 부근의 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)의 패턴의 정밀도를 향상시킬 수 있고, 화소(PX)의 리페어 과정에서 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다. 또한, 연결부(CP) 부근에서 반도체층(151)의 돌출부의 발생을 막아 트랜지스터(Qa, Qb)의 누설 전류의 증가를 막을 수 있다.
반면, 반도체층(151)의 엣지 중 위쪽의 연결부(CP)에 대응하여 꺾인 굴곡부(51)는 아래쪽의 연결부(CP)에 대응하는 굴곡부(51b)와는 다른 형태를 가질 수 있다. 예를 들어, 굴곡부(51)는 오목하면서 굴곡부(51b)보다 둥근 형태를 가지거나 바깥쪽으로 돌출될 수도 있다.
도 10 내지 도 12는 한 실시예에 따른 표시 장치의 한 화소의 일부를 확대한 평면도이다.
먼저 도 10을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 5 또는 도 6에 도시한 실시예에 따른 표시 장치와 대부분 동일하나, 게이트선(121)의 서로 마주하는 두 선부(21a, 21b) 중 하나의 선부(21a)가 생략될 수 있다. 이 경우, 선부(21a)로 정의되었던 영역(AA)이 사라질 수 있다.
본 실시예에 따른 데이터선(171a)은 앞에서 설명한 바와 같은 메인부(72) 및 얇은 부분(71b)을 포함할 수 있다. 데이터선(171a)의 양쪽 엣지 중 연결 부재(73a)의 아래쪽 엣지에 연결된 엣지는 메인부(72)와 얇은 부분(71b)의 연결 지점에서 꺾여 굴곡부를 이루고, 반대쪽 엣지는 메인부(72)의 엣지와 실질적으로 정렬되어 직선을 이룰 수 있다. 얇은 부분(71b)은 연결부(CP)를 포함할 수 있다. 얇은 부분(71b)의 폭(W1b)은 메인부(72)의 폭(W2)보다 작을 수 있다. 얇은 부분(71b)의 폭은 대략 3 마이크로미터 이상일 수 있다.
도 10에 도시한 실시예에 따른 효과는 도 5 또는 도 6에 도시한 실시예에 따른 효과와 동일할 수 있다. 즉, 반도체층(151)의 엣지는, 연결 부재(73a)와 연결된 얇은 부분(71b)의 엣지와 데이터선(171a)의 메인부(72)의 엣지의 연결 지점에서 꺾인 굴곡부(52)를 가질 수 있다. 또한, 반도체층(151)의 엣지 중 아래쪽 연결부(CP)에 대응하여 꺾인 굴곡부(51d)는 굴곡부(52)에 인접하고 오목한 형태를 이룰 수 있다. 즉, 반도체층(151)의 엣지의 굴곡부(51d)는 영역(BB) 쪽으로 돌출되지 않고 오목한 형태를 가져, 영역(BB)의 면적이 줄어들지 않을 수 있다. 따라서, 연결부(CP) 부근의 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)의 패턴의 정밀도를 향상시킬 수 있고, 화소(PX)의 리페어 과정에서 게이트선(121)의 선부(21b)에 대한 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다. 또한, 연결부(CP) 부근에서 반도체층(151)의 돌출부의 발생을 막아 트랜지스터(Qa, Qb)의 누설 전류의 증가를 막을 수 있다.
반도체층(151)의 엣지 중 위쪽의 연결부(CP)에 대응하여 꺾인 굴곡부(51)는 아래쪽의 연결부(CP)에 대응하는 굴곡부(51d)와는 다른 형태를 가질 수 있다. 예를 들어, 굴곡부(51)는 오목하면서 굴곡부(51d)보다 둥근 형태를 가지거나 바깥쪽으로 돌출될 수도 있다.
다음 도 11을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 7에 도시한 실시예와 대부분 동일하나, 게이트선(121)의 서로 마주하는 두 선부(21a, 21b) 중 하나의 선부(21a)가 생략될 수 있다. 이 경우, 선부(21a)로 정의되었던 영역(AA)이 사라질 수 있다.
본 실시예에 따른 연결 부재(73a)는 데이터선(171a)과 직접 연결되어 있는 얇은 부분(73ac) 및 얇은 부분(73ac)과 제1 소스 전극(173a) 사이에 위치하는 메인부(73ad)를 포함할 수 있다. 연결 부재(73a)의 양쪽 엣지 중 아래쪽 엣지는 메인부(73ad)와 얇은 부분(73ac)의 연결 지점에서 꺾여 굴곡부를 이룰 수 있다. 얇은 부분(73ac)은 연결부(CP)를 포함할 수 있다. 얇은 부분(73ac)의 폭은 메인부(73ad)의 폭보다 작을 수 있다. 얇은 부분(73ac)의 폭은 대략 3 마이크로미터 이상일 수 있다.
다르게 표현하면, 연결 부재(73a)의 양쪽 엣지 중 아래쪽 엣지는 데이터선(171a)과 연결된 연결부(CP) 부근에 위치하는 오목부(70)를 포함할 수 있다. 오목부(70)를 포함하는 연결 부재(73a)의 부분은 얇은 부분(73ac)에 대응한다.
반도체층(151)의 엣지는, 연결부(CP)에 대응하여 꺾여 오목한 형태를 이룰 수 있는 굴곡부(51f)를 가질 수 있다. 즉, 반도체층(151)의 엣지의 굴곡부(51f)는 영역(BB) 쪽으로 돌출되지 않고 오목한 형태를 가져, 영역(BB)의 면적이 줄어들지 않을 수 있다. 따라서, 연결부(CP) 부근의 데이터 도전층, 저항성 접촉층(161) 및 반도체층(151)의 패턴의 정밀도를 향상시킬 수 있고, 화소(PX)의 리페어 과정에서 게이트선(121)의 선부(21b)에 대한 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다. 또한, 연결부(CP) 부근에서 반도체층(151)의 돌출부의 발생을 막아 트랜지스터(Qa, Qb)의 누설 전류의 증가를 막을 수 있다.
반도체층(151)의 엣지 중 위쪽의 연결부(CP)에 대응하여 꺾인 굴곡부(51)는 아래쪽의 연결부(CP)에 대응하는 굴곡부(51f)와는 다른 형태를 가질 수 있다. 예를 들어, 굴곡부(51)는 오목하면서 굴곡부(51f)보다 둥근 형태를 가지거나 바깥쪽으로 돌출될 수도 있다.
다음 도 12를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 8에 도시한 실시예와 대부분 동일하나, 게이트선(121)의 서로 마주하는 두 선부(21c, 21d) 중 하나의 선부(21c)가 생략될 수 있다. 이 경우, 선부(21c)로 정의되었던 영역(AAL)이 사라질 수 있다.
반도체층(151)의 엣지 중 연결부(CP)에 대응하는 굴곡부(51g, 51h)는 오목한 형태를 가지거나 바깥쪽으로 돌출될 수도 있으나, 영역(BBL)의 경계를 정하는 게이트선(121)의 선부(21d)가 바깥쪽으로 휘어져 있으므로 영역(BBL)의 면적이 앞에서 설명한 실시예의 영역(BB)에 비해 실질적으로 줄어들지 않을 수 있다. 따라서, 화소(PX)의 리페어 과정에서 레이저 조사에 필요한 충분한 공간의 마진이 확보될 수 있어 화소(PX)의 리페어 성공률이 낮아지는 것을 방지할 수 있다.
앞에서 설명한 여러 실시예의 두 개 이상의 특징이 한 표시 장치에 동시에 적용될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 제1방향으로 연장된 데이터선,
    상기 데이터선과 교차하는 선부를 포함하는 게이트선,
    상기 게이트선이 포함하는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 트랜지스터, 그리고
    상기 데이터선과 상기 소스 전극 사이에 위치하고, 상기 데이터선 및 상기 소스 전극과 연결되어 있으며, 상기 제1방향과 다른 제2방향으로 연장되어 상기 게이트 전극의 엣지와 교차하는 연결 부재
    를 포함하고,
    상기 데이터선의 엣지와 상기 연결 부재의 엣지가 연결된 연결부는 상기 게이트선 및 상기 게이트 전극과 중첩하지 않고,
    상기 데이터선은, 상기 게이트선과 교차하는 제1부분, 그리고 상기 제1부분과 연결되어 있으며 상기 게이트선과 평면상 중첩하지 않는 제2부분을 포함하고,
    상기 제2부분은 상기 연결부를 포함하고,
    상기 제2부분의 폭은 상기 제1부분의 폭보다 작은
    표시 장치.
  2. 제1항에서,
    평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고,
    상기 제1영역을 정의하는 상기 데이터선의 부분은 상기 제2부분을 포함하는
    표시 장치.
  3. 제2항에서,
    상기 데이터선의 마주하는 두 엣지 중, 상기 연결 부재에 직접 연결된 엣지는 상기 제1부분과 상기 제2부분이 연결된 지점에서 꺾여 굴곡부를 이루는 표시 장치.
  4. 제3항에서,
    상기 데이터선, 상기 연결 부재, 상기 소스 전극 및 상기 드레인 전극과 중첩하는 반도체층을 더 포함하고,
    상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 채널 영역을 포함하는
    표시 장치.
  5. 제3항에서,
    상기 게이트선의 상기 선부는 상기 제2부분을 사이에 두고 서로 마주하는 제1선부 및 제2선부를 포함하는 표시 장치.
  6. 제1항에서,
    상기 연결 부재는, 상기 데이터선과 연결되어 있는 제3부분, 그리고 상기 제3부분과 상기 소스 전극 사이에 위치하는 제4부분을 포함하고,
    상기 제3부분의 폭은 상기 제4부분의 폭보다 작은
    표시 장치.
  7. 제6항에서,
    상기 제3부분은 상기 게이트 전극과 평면상 중첩하지 않고,
    평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고,
    상기 제1영역을 정의하는 상기 연결 부재의 부분은 상기 제3부분을 포함하는
    표시 장치.
  8. 제7항에서,
    상기 제4부분은 상기 게이트 전극의 상기 엣지와 교차하는 표시 장치.
  9. 제1항에서,
    상기 게이트선의 상기 선부는 꺾여 굴곡부를 이루는 표시 장치.
  10. 제9항에서,
    상기 선부는 일정한 폭을 가지는 표시 장치.
  11. 제10항에서,
    평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고,
    상기 제1영역을 정의하는 상기 게이트선의 상기 선부의 부분은 상기 굴곡부를 포함하는
    표시 장치.
  12. 제1방향으로 연장된 데이터선,
    상기 데이터선과 교차하는 선부를 포함하는 게이트선,
    상기 게이트선이 포함하는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 트랜지스터, 그리고
    상기 데이터선과 상기 소스 전극 사이에 위치하고, 상기 데이터선 및 상기 소스 전극과 연결되어 있으며, 상기 제1방향과 다른 제2방향으로 연장되어 상기 게이트 전극의 엣지와 교차하는 연결 부재
    를 포함하고,
    상기 데이터선의 엣지와 상기 연결 부재의 엣지가 연결된 연결부는 상기 게이트선 및 상기 게이트 전극과 중첩하지 않고,
    상기 연결 부재는, 상기 데이터선과 연결되어 있는 제1부분, 그리고 상기 제1부분과 상기 소스 전극 사이에 위치하는 제2부분을 포함하고,
    상기 제1부분은 상기 연결부를 포함하고,
    상기 제1부분의 폭은 상기 제2부분의 폭보다 작은
    표시 장치.
  13. 제12항에서,
    상기 제1부분은 상기 게이트 전극과 평면상 중첩하지 않는 표시 장치.
  14. 제13항에서,
    평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고,
    상기 제1영역을 정의하는 상기 연결 부재의 부분은 상기 제3부분을 포함하는
    표시 장치.
  15. 제14항에서,
    상기 제2부분은 상기 게이트 전극의 상기 엣지와 교차하는 표시 장치.
  16. 제15항에서,
    상기 게이트선의 상기 선부는 상기 제1부분을 사이에 두고 서로 마주하는 제1선부 및 제2선부를 포함하는 표시 장치.
  17. 제1방향으로 연장된 데이터선,
    상기 데이터선과 교차하는 선부를 포함하는 게이트선,
    상기 게이트선이 포함하는 게이트 전극, 상기 데이터선과 연결되어 있는 소스 전극, 그리고 드레인 전극을 포함하는 트랜지스터, 그리고
    상기 데이터선과 상기 소스 전극 사이에 위치하고, 상기 데이터선 및 상기 소스 전극과 연결되어 있으며, 상기 제1방향과 다른 제2방향으로 연장되어 상기 게이트 전극의 엣지와 교차하는 연결 부재
    를 포함하고,
    상기 데이터선의 엣지와 상기 연결 부재의 엣지가 연결된 연결부는 상기 게이트선 및 상기 게이트 전극과 중첩하지 않고,
    상기 게이트선의 상기 선부는 꺾여 굴곡부를 이루는
    표시 장치.
  18. 제17항에서,
    상기 선부는 일정한 폭을 가지는 표시 장치.
  19. 제18항에서,
    평면 뷰에서, 상기 데이터선, 상기 연결 부재, 상기 게이트 전극의 상기 엣지, 상기 게이트선의 상기 선부에 의해 둘러싸인 제1영역을 포함하고,
    상기 제1영역을 정의하는 상기 게이트선의 상기 선부의 부분은 상기 굴곡부를 포함하는
    표시 장치.
  20. 제19항에서,
    상기 게이트선의 상기 선부는 상기 연결부를 사이에 두고 서로 마주하는 제1선부 및 제2선부를 포함하는 표시 장치.
KR1020180139825A 2018-11-14 2018-11-14 표시 장치 KR102623558B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020180139825A KR102623558B1 (ko) 2018-11-14 2018-11-14 표시 장치
EP19208709.6A EP3654093B1 (en) 2018-11-14 2019-11-12 Display device including a patterned conductive layer
US16/683,081 US11233073B2 (en) 2018-11-14 2019-11-13 Display device including a patterned conductive layer
CN201911111209.4A CN111261638A (zh) 2018-11-14 2019-11-14 包括图案化的导电层的显示设备
US17/548,866 US11784192B2 (en) 2018-11-14 2021-12-13 Display device including a patterned conductive layer
US18/228,743 US20230378192A1 (en) 2018-11-14 2023-08-01 Display device including a patterned conductive layer
KR1020240002291A KR20240008390A (ko) 2018-11-14 2024-01-05 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139825A KR102623558B1 (ko) 2018-11-14 2018-11-14 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240002291A Division KR20240008390A (ko) 2018-11-14 2024-01-05 표시 장치

Publications (2)

Publication Number Publication Date
KR20200056521A true KR20200056521A (ko) 2020-05-25
KR102623558B1 KR102623558B1 (ko) 2024-01-10

Family

ID=68581323

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180139825A KR102623558B1 (ko) 2018-11-14 2018-11-14 표시 장치
KR1020240002291A KR20240008390A (ko) 2018-11-14 2024-01-05 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240002291A KR20240008390A (ko) 2018-11-14 2024-01-05 표시 장치

Country Status (4)

Country Link
US (3) US11233073B2 (ko)
EP (1) EP3654093B1 (ko)
KR (2) KR102623558B1 (ko)
CN (1) CN111261638A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001425A (ko) * 2000-06-28 2002-01-09 주식회사 현대 디스플레이 테크놀로지 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
KR20020058281A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 액정표시장치용 어레이 기판
CN105425435A (zh) * 2015-10-08 2016-03-23 友达光电股份有限公司 像素阵列及像素单元的修补方法
KR20170012711A (ko) * 2015-07-22 2017-02-03 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223901B1 (ko) * 1996-10-11 1999-10-15 구자홍 액정 표시장치 및 제조방법
JP2925007B2 (ja) 1997-01-30 1999-07-26 日本電気株式会社 薄膜トランジスタの製造方法
KR100269520B1 (ko) 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
US20030203627A1 (en) 2002-04-30 2003-10-30 Jia-Pang Pang Method for fabricating thin film transistor
KR100925458B1 (ko) * 2003-01-17 2009-11-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101213489B (zh) 2005-04-26 2015-05-13 瑞萨电子株式会社 半导体装置及其制造方法和半导体制造用掩模、光接近处理方法
KR101248003B1 (ko) 2006-05-09 2013-03-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR20080030799A (ko) 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 기판
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN102360146A (zh) * 2011-10-14 2012-02-22 深圳市华星光电技术有限公司 Tft-lcd阵列基板及其制造方法
KR20140006281A (ko) * 2012-07-02 2014-01-16 삼성디스플레이 주식회사 표시 장치
KR20170041962A (ko) * 2015-10-07 2017-04-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법 및 박막 트랜지스터 표시판
KR20170044783A (ko) * 2015-10-15 2017-04-26 삼성디스플레이 주식회사 표시 장치
KR102566788B1 (ko) * 2016-06-17 2023-08-14 삼성디스플레이 주식회사 액정 표시 장치
KR102627343B1 (ko) 2016-11-30 2024-01-22 엘지디스플레이 주식회사 표시장치
US10886355B2 (en) * 2018-04-17 2021-01-05 Samsung Display Co., Ltd. Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020001425A (ko) * 2000-06-28 2002-01-09 주식회사 현대 디스플레이 테크놀로지 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치
KR20020058281A (ko) * 2000-12-29 2002-07-12 구본준, 론 위라하디락사 액정표시장치용 어레이 기판
KR20170012711A (ko) * 2015-07-22 2017-02-03 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN105425435A (zh) * 2015-10-08 2016-03-23 友达光电股份有限公司 像素阵列及像素单元的修补方法

Also Published As

Publication number Publication date
US20200152664A1 (en) 2020-05-14
US11233073B2 (en) 2022-01-25
US11784192B2 (en) 2023-10-10
EP3654093A1 (en) 2020-05-20
US20230378192A1 (en) 2023-11-23
US20220109007A1 (en) 2022-04-07
KR102623558B1 (ko) 2024-01-10
CN111261638A (zh) 2020-06-09
EP3654093B1 (en) 2022-08-03
KR20240008390A (ko) 2024-01-18

Similar Documents

Publication Publication Date Title
KR101320494B1 (ko) 수평전계방식 액정표시장치 및 그 제조방법
KR101595818B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102314111B1 (ko) 액정 표시 장치
JP2015092295A (ja) 液晶表示装置アレイ基板及びその製造方法
KR20080102045A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
US20070153206A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
KR102378211B1 (ko) 마스크 및 이를 이용한 표시장치의 제조방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2005055897A (ja) 多重ドメイン液晶表示装置
KR20160053261A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101392741B1 (ko) 표시 기판 및 이를 포함하는 표시 패널
JP2005107504A (ja) 露光マスク、これを含む露光装置及びこれを利用した表示装置用表示板の製造方法
JP5016404B2 (ja) 表示基板及びこれを有する表示パネル
US9780127B2 (en) Liquid crystral display and manufacturing method thereof
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR102067964B1 (ko) 액정표시장치 및 이의 제조방법
KR102623558B1 (ko) 표시 장치
KR20080053804A (ko) 액정표시장치와 그 제조방법
KR20200016420A (ko) 표시 장치
KR20210010731A (ko) 표시 장치
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20170122905A (ko) 액정 표시 장치 및 그 수리 방법
KR101856662B1 (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법
KR100796493B1 (ko) 액정표시장치
KR20040026978A (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant