KR20200016420A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200016420A
KR20200016420A KR1020180091272A KR20180091272A KR20200016420A KR 20200016420 A KR20200016420 A KR 20200016420A KR 1020180091272 A KR1020180091272 A KR 1020180091272A KR 20180091272 A KR20180091272 A KR 20180091272A KR 20200016420 A KR20200016420 A KR 20200016420A
Authority
KR
South Korea
Prior art keywords
color filter
transistor
data line
pixel
filter pattern
Prior art date
Application number
KR1020180091272A
Other languages
English (en)
Inventor
차나현
이성영
김경호
김해진
이용희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180091272A priority Critical patent/KR20200016420A/ko
Priority to JP2019029654A priority patent/JP2020024361A/ja
Priority to US16/293,643 priority patent/US20200041855A1/en
Priority to TW108119061A priority patent/TW202015015A/zh
Priority to CN201910510923.4A priority patent/CN110806664A/zh
Publication of KR20200016420A publication Critical patent/KR20200016420A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F2001/136222—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 개시는 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 제1 트랜지스터 및 제2 트랜지스터, 상기 제1 트랜지스터의 제1 드레인 전극과 전기적으로 연결되어 있는 제1 부화소 전극, 상기 제2 트랜지스터의 제2 드레인 전극과 전기적으로 연결되어 있는 제2 부화소 전극, 그리고 상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 부화소 전극 사이에 위치하는 색필터층들을 포함하고, 상기 색필터층들은, 상기 제1 트랜지스터 및 상기 제1 부화소 전극과 중첩하는 제1 색필터, 그리고 상기 제1 색필터와 다른 색을 나타내며 상기 제1 트랜지스터 및 상기 제2 트랜지스터와 중첩하는 제1 색필터 패턴을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display) 등의 표시 장치는 일반적으로 영상을 표시하는 단위인 복수의 화소를 포함하는 표시 패널을 포함한다.
액정 표시 장치의 표시 패널은 액정을 포함하는 액정층, 액정층의 액정의 배향을 제어하기 위한 전기장 생성 전극, 그리고 전기장 생성 전극의 적어도 일부에 전압을 인가하기 위한 복수의 신호선 및 이에 연결되어 있는 복수의 스위칭 소자를 포함한다. 전기장 생성 전극에 전압이 인가되면 액정층에 전기장이 생성되어 액정은 재배열되고, 이에 따라 투과되는 빛의 양을 조절하여 원하는 영상을 표시할 수 있다. 투과되는 빛의 양을 조절하기 위해 표시판은 적어도 하나의 편광자를 포함할 수 있다.
액정 표시 장치가 포함하는 전기장 생성 전극은 데이터 전압을 인가받을 수 있는 화소 전극, 공통 전압을 인가받을 수 있는 공통 전극을 포함한다. 화소 전극은 트랜지스터일 수 있는 스위칭 소자를 통해 데이터 전압을 인가받을 수 있다.
본 기재는 표시 장치가 포함하는 트랜지스터의 문턱 전압 변화를 줄이며 패턴의 사이즈의 균일성을 효과적으로 관리하며, 패턴의 박리 등의 불량률을 줄일 수 있는 표시 장치를 제공하기 위한 것이다.
본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 위치하는 제1 트랜지스터 및 제2 트랜지스터, 상기 제1 트랜지스터의 제1 드레인 전극과 전기적으로 연결되어 있는 제1 부화소 전극, 상기 제2 트랜지스터의 제2 드레인 전극과 전기적으로 연결되어 있는 제2 부화소 전극, 그리고 상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 부화소 전극 사이에 위치하는 색필터층들을 포함하고, 상기 색필터층들은, 상기 제1 트랜지스터 및 상기 제1 부화소 전극과 중첩하는 제1 색필터, 그리고 상기 제1 색필터와 다른 색을 나타내며 상기 제1 트랜지스터 및 상기 제2 트랜지스터와 중첩하는 제1 색필터 패턴을 포함한다.
하나의 영상 신호에 대해 서로 다른 데이터 전압을 전달할 수 있는 제1 데이터선 및 제2 데이터선을 더 포함하고, 상기 제1 트랜지스터는 상기 제1 데이터선에 전기적으로 연결되어 있는 제1 소스 전극을 포함하고, 상기 제2 트랜지스터는 상기 제2 데이터선에 전기적으로 연결되어 있는 제2 소스 전극을 포함하고, 상기 제1 트랜지스터와 상기 제2 트랜지스터는 평면 뷰에서 상기 제1 데이터선과 상기 제2 데이터선 사이에 위치할 수 있다.
상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 연결되어 있는 게이트선을 더 포함하고, 상기 게이트선은 상기 제1 소스 전극과 중첩하는 제1 개구부 및 상기 제2 소스 전극과 중첩하는 제2 개구부를 가지고, 상기 제1 색필터 패턴은 상기 제1 개구부 및 상기 제2 개구부와 중첩하지 않을 수 있다.
상기 색필터층들은 상기 제1 색필터 패턴과 동일한 색을 나타내는 제2 색필터를 더 포함하고, 상기 제1 색필터 패턴은 상기 제2 색필터와 이격되어 있을 수 있다.
상기 제2 색필터와 중첩하는 제3 트랜지스터 및 제4 트랜지스터를 더 포함할 수 있다.
상기 제1 트랜지스터가 포함하는 제1 소스 전극과 전기적으로 연결되어 있는 제1 데이터선, 그리고 상기 제2 트랜지스터가 포함하는 제2 소스 전극과 전기적으로 연결되어 있는 제2 데이터선을 더 포함하고, 상기 제1 데이터선과 상기 제2 데이터선은 각각 별개의 영상 신호에 대한 데이터 전압을 전달할 수 있다.
상기 제1 색필터 패턴은 상기 제1 데이터선 및 상기 제2 데이터선과 중첩할 수 있다.
상기 색필터층들은, 상기 제2 트랜지스터 및 상기 제2 부화소 전극과 중첩하는 제2 색필터, 그리고 상기 제1 색필터 패턴과 동일한 색을 나타내는 제3 색필터를 더 포함하고, 상기 제2 색필터는 상기 제1 색필터 패턴과 다른 색을 나타내고, 상기 제1 색필터 패턴은 상기 제3 색필터와 이격되어 있을 수 있다.
상기 제3 색필터와 중첩하는 제3 트랜지스터 및 제4 트랜지스터를 더 포함하고, 평면 뷰에서 상기 제2 트랜지스터와 상기 제4 트랜지스터 사이에 위치하는 제5 트랜지스터를 더 포함하고, 상기 색필터층들은, 상기 제3 색필터에 연결되어 있으며 상기 제5 트랜지스터와 중첩하는 제2 색필터 패턴을 더 포함할 수 있다.
상기 제1 색필터 패턴은 상기 기판과 상기 제1 색필터 사이에 위치할 수 있다.
상기 제1 색필터 패턴은 적색을 나타낼 수 있다.
한 실시예에 따른 표시 장치는 제1방향으로 차례대로 인접한 제1화소, 제2화소 및 제3화소, 제1 데이터선 및 제2 데이터선, 그리고 색필터층들을 포함하고, 상기 제2화소는, 상기 제1 데이터선과 전기적으로 연결되어 있는 제1 소스 전극을 포함하는 제1 트랜지스터 및 상기 제2 데이터선과 전기적으로 연결되어 있는 제2 소스 전극을 포함하는 제2 트랜지스터를 포함하고, 상기 색필터층들은, 상기 제1화소에 대응하는 제1 색필터, 상기 제2화소에 대응하는 제2 색필터, 그리고 상기 제1 트랜지스터 및 상기 제2 트랜지스터와 중첩하며 상기 제2 색필터와 다른 색을 나타내는 제1 색필터 패턴을 포함한다.
상기 제1 색필터 패턴은 상기 제1 색필터와 이격되어 있을 수 있다.
상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 연결되어 있는 게이트선을 더 포함하고, 상기 게이트선은 상기 제1 소스 전극과 중첩하는 제1 개구부 및 상기 제2 소스 전극과 중첩하는 제2 개구부를 가지고, 상기 제1 색필터 패턴은 상기 제1 개구부 및 상기 제2 개구부와 중첩하지 않을 수 있다.
한 실시예에 따른 표시 장치는 제1방향으로 차례대로 인접한 제1화소, 제2화소 및 제3화소, 제1 데이터선 및 제2 데이터선, 그리고 색필터층들을 포함하고, 상기 제3화소는 상기 제1 데이터선과 전기적으로 연결되어 있는 제1 소스 전극을 포함하는 제1 트랜지스터를 포함하고, 상기 제2화소는 상기 제2 데이터선과 전기적으로 연결되어 있는 제2 소스 전극을 포함하는 제2 트랜지스터를 포함하고, 상기 색필터층들은, 상기 제1화소에 대응하는 제1 색필터, 상기 제2화소에 대응하는 제2 색필터, 그리고 상기 제1 트랜지스터 및 상기 제2 트랜지스터와 중첩하며 상기 제2 색필터와 다른 색을 나타내는 제1 색필터 패턴을 포함한다.
상기 제1 색필터 패턴은 상기 제1 색필터와 이격되어 있을 수 있다.
상기 제1 색필터 패턴은 상기 제1 데이터선 및 상기 제2 데이터선과 중첩할 수 있다.
상기 제2화소는 제3 트랜지스터를 더 포함하고, 상기 색필터층들은, 상기 제1 색필터에 연결되어 있으며 상기 제3 트랜지스터와 중첩하는 제2 색필터 패턴을 더 포함할 수 있다.
상기 제1 색필터 패턴과 상기 제2 색필터 패턴은 상기 제1 색필터와 같은 색을 나타낼 수 있다.
상기 제2 색필터는 상기 제2화소와 상기 제3화소의 경계에서 상기 제2화소의 안쪽으로 오목하게 들어간 오목부를 포함하고, 상기 오목부는 상기 제1 색필터 패턴과 중첩하고, 상기 오목부와 중첩하는 차광부를 더 포함할 수 있다.
본 기재의 실시예들에 따르면, 트랜지스터의 문턱 전압 변화를 줄일 수 있고, 패턴의 사이즈의 균일성을 효과적으로 관리할 수 있으며, 패턴의 박리 등의 불량률을 줄일 수 있다.
도 1은 한 실시예에 따른 표시 장치의 인접한 세 화소에 대한 배치도이고,
도 2는 한 실시예에 따른 표시 장치의 인접한 세 화소의 일부에 대한 배치도이고,
도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이고,
도 4는 한 실시예에 따른 표시 장치의 인접한 세 화소의 일부에 대한 배치도이고,
도 5는 도 4에 도시한 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도이고,
도 6 및 도 7은 각각 한 실시예에 따른 표시 장치의 인접한 세 화소의 일부에 대한 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
이제, 도 1 내지 도 3을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 한 실시예에 따른 표시 장치의 인접한 세 화소에 대한 배치도이고, 도 2는 한 실시예에 따른 표시 장치의 인접한 세 화소의 일부에 대한 배치도이고, 도 3은 도 2에 도시한 표시 장치를 IIIa-IIIb 선을 따라 잘라 도시한 단면도이다.
한 실시예에 따른 표시 장치는 액정 표시 장치로서 도 3에 도시한 바와 같이 단면 뷰에서 제1 표시판(100) 및 제2 표시판(200)과 두 표시판(100, 200) 사이에 위치하는 액정층(3)을 포함한다.
액정 표시 장치는 평면 뷰에서 영상을 표시할 수 있는 표시 영역을 포함하며, 표시 영역은 복수의 화소(PXa, PXb, PXc)를 포함한다. 화소들(PXa, PXb, PXc)은 제1방향(DR1)으로 교대로 배열되어 있을 수 있다.
제1 표시판(100)은 유리, 플라스틱 등의 절연 물질을 포함하는 기판(110) 위에 위치하는 게이트선(121), 유지 전극선(131), 더미 패턴(129) 등을 포함하는 게이트 도전층을 포함한다.
게이트선(121)은 주로 제1방향(DR1)으로 연장되어 있으며, 게이트 신호를 전달할 수 잇다. 게이트선(121)은 각 화소(PXa, PXb, PXc)에 위치하는 제1 게이트 전극(124a) 및 제2 게이트 전극(124b)을 포함할 수 있다.
게이트선(121)은 한 화소(PXa, PXb, PXc)의 제2 게이트 전극(124b)과 인접한 화소(PXa, PXb, PXc)의 제1 게이트 전극(124a) 사이에 위치하는 일부가 제거되어 개구부(21a, 21b)를 이루거나 가질 수 있다. 개구부(21a)는 제1 게이트 전극(124a)에 인접하여 위치하고 개구부(21b)는 제2 게이트 전극(124b)에 인접하여 위치할 수 있다.
유지 전극선(131)은 게이트선(121)에 대체로 나란하게 연장된 가로부(131a) 및 가로부(131a)에 연결되어 있는 세로부(131b)를 포함할 수 있다. 유지 전극선(131)의 세로부(131b)는 인접한 두 화소(PXa, PXb, PXc) 사이의 경계를 따라 연장되어 있을 수 있다.
더미 패턴(129)은 인접한 유지 전극선(131)의 가로부(131a)와 게이트선(121) 사이에 위치할 수 있고, 각 화소(PXa, PXb, PXc)에 한 쌍의 더미 패턴(129)이 위치할 수 있다. 각 더미 패턴(129)은 섬형일 수 있다.
게이트 도전층 위에는 게이트 절연막(gate insulating layer)(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소 등과 같은 절연 물질을 포함할 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154a) 및 제2 반도체(154b)를 포함하는 반도체층이 위치한다. 제1 반도체(154a)는 제1 게이트 전극(124a)과 중첩하고, 제2 반도체(154b)는 제2 게이트 전극(124b)과 중첩할 수 있다.
반도체층은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 또는 금속 산화물(metal oxide) 등을 포함할 수 있다.
반도체층 위에는 저항성 접촉 부재(ohmic contact member)(163a, 165a)가 위치할 수 있다. 한 쌍의 저항성 접촉 부재(163a, 165a)는 제1 반도체(154a) 위에 위치하고, 다른 한 쌍의 저항성 접촉 부재는 제2 반도체(154b) 위에 위치할 수 있다. 저항성 접촉 부재는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다. 저항성 접촉 부재(163a, 165a)는 생략될 수도 있다.
저항성 접촉 부재(163a, 165a) 위에는 제1 데이터선(171a) 및 제2 데이터선(171b)을 포함하는 복수의 데이터선, 복수의 제1 드레인 전극(175a), 그리고 복수의 제2 드레인 전극(175b)을 포함하는 데이터 도전층이 위치한다.
제1 데이터선(171a) 및 제2 데이터선(171b)은 데이터 신호를 전달하며 주로 제2방향(DR2)으로 연장되어 게이트선(121) 및 유지 전극선(131)의 가로부(131a)와 교차할 수 있다.
각 화소(PXa, PXb, PXc)에 대응하는 제1 데이터선(171a)과 제2 데이터선(171b)은 하나의 영상 신호에 대해 서로 다른 휘도를 나타낼 수 있는 데이터 전압을 각각 전달할 수 있다. 예를 들어 어느 한 계조의 영상 신호에 대해 제2 데이터선(171b)이 전달하는 데이터 전압이 제1 데이터선(171a)이 전달하는 데이터 전압보다 낮거나 같을 수 있다. 인접한 화소(PXa, PXb, PXc)에 각각 위치하는 제1 및 제2 데이터선(171a, 171b)은 별개의 영상 신호에 대한 데이터 전압을 전달할 수 있다.
제1 데이터선(171a)은 제1 게이트 전극(124a)과 중첩하는 제1 소스 전극(173a)을 포함하고, 제2 데이터선(171b)은 제2 게이트 전극(124b)과 중첩하는 제2 소스 전극(173b)을 포함할 수 있다.
제1 드레인 전극(175a) 및 제2 드레인 전극(175b)은 각각 막대형인 한 쪽 끝 부분과 넓은 끝 부분인 확장부(177a, 177b)를 포함할 수 있다. 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 확장부(177a, 177b)는 유지 전극선(131)과 게이트선(121) 사이에 위치할 수 있다.
각 드레인 전극(175a, 175b)은 게이트 도전층의 더미 패턴(129)과 중첩할 수 있다. 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)의 막대형 끝 부분은 각각 제1 소스 전극(173a) 및 제2 소스 전극(173b)에 의해 일부 둘러싸여 있을 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a), 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 트랜지스터(Qa)를 이루고, 제2 게이트 전극(124b), 제2 소스 전극(173b), 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 트랜지스터(Qb)를 이룬다. 제1 및 제2 트랜지스터(Qa, Qb)의 채널은 서로 마주하는 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이에 위치하는 제1 반도체(154a), 그리고 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이에 위치하는 제2 반도체(154b)에 위치할 수 있다.
각 화소(PXa, PXb, PXc)에 위치하는 제1 및 제2 트랜지스터(Qa, Qb)는 게이트선(121)이 연장된 방향, 즉 제1방향(DR1)으로 배열되어 있을 수 있다. 또한, 평면 뷰에서 제1 및 제2 트랜지스터(Qa, Qb)는 각 화소(PXa, PXb, PXc)에 대응하는 제1 데이터선(171a)과 제2 데이터선(171b) 사이에 위치할 수 있다.
제1 및 제2 트랜지스터(Qa, Qb)는 게이트선(121)이 전달하는 게이트 신호에 따라 제1 및 제2 데이터선(171a, 171b)이 전달하는 데이터 전압을 전달하는 스위칭 소자로서 기능할 수 있다.
도 1 및 도 2를 참조하면, 게이트선(121), 유지 전극선(131)의 가로부(131a) 및 제1 및 제2 트랜지스터(Qa, Qb)가 위치하는 영역은 차광 부재(220)에 의해 가려져 있을 수 있다. 차광 부재(220)는 대체로 제1방향(DR1)으로 연장되어 각 화소(PXa, PXb, PXc)의 차광 영역을 형성할 수 있다.
데이터 도전층 위에는 제1 절연층(180a)이 위치한다. 제1 절연층(180a)은 유기 절연 물질 또는 무기 절연 물질을 포함할 수 있다.
제1 절연층(180a) 위에는 복수의 색필터(230a, 230b, 230c) 및 색필터 패턴(230D)을 포함하는 색필터층들이 위치할 수 있다.
각 색필터(230a, 230b, 230c)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색(primary color) 중 하나를 표시할 수 있다. 색필터(230a, 230b, 230c)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 황색(yellow), 백색 계열의 기본색을 표시할 수도 있다. 예를 들어, 색필터(230a)는 적색을 나타내고, 색필터(230b)는 녹색을 나타내고, 색필터(230c)는 청색을 나타낼 수 있다.
색필터(230a)는 화소(PXa)에 대응하여 위치하고, 색필터(230b)는 화소(PXb)에 대응하여 위치하고, 색필터(230c)는 화소(PXc)에 대응하여 위치할 수 있다. 각 색필터(230a, 230b, 230c)는 제2방향(DR2)으로 길게 연장되어 한 열(column)에 위치하는 복수의 화소에 대응할 수 있다. 세 색필터(230a, 230b, 230c)를 포함하는 한 그룹의 색필터들은 제1방향(DR1)으로 반복적으로 배치되어 있을 수 있다. 즉, 세 색필터(230a, 230b, 230c)는 제1방향(DR1)으로 교대로 배치되어 있을 수 있다.
인접한 두 화소(PXa, PXb, PXc)의 경계에서 인접한 두 화소(PXa, PXb, PXc)에 대응하는 두 색필터(230a, 230b, 230c)는 기판(110) 위에서 제3방향(DR3)으로 서로 중첩할 수 있다. 예를 들어, 화소(PXa)의 색필터(230a)는 인접한 두 화소(PXa, PXb) 사이의 경계에서 인접한 화소(PXb)의 색필터(230b)와 중첩할 수 있다. 서로 중첩하는 두 색필터(230a, 230b)의 중첩 부분은 유지 전극선(131)의 세로부(131b)와 중첩할 수 있다.
인접한 두 화소(PXa, PXb, PXc) 사이에서 서로 중첩하는 두 색필터(230a, 230b, 230c)는 인접한 두 화소(PXa, PXb, PXc) 사이의 빛샘을 방지하는 차광 기능을 가질 수 있다.
각 색필터(230a, 230b, 230c)는 제1 및 제2 드레인 전극(175a, 175b)의 확장부(177a, 177b)와 각각 중첩하는 개구부(235a, 235b)를 포함할 수 있다.
색필터 패턴(230D)은 색필터(230a)와 같은 색을 나타내며 같은 층에 위치하고 같은 물질을 포함하고 같은 공정에서 동시에 형성될 수 있다. 특히 색필터 패턴(230D)은 적색을 나타낼 수 있다.
색필터 패턴(230D)은 색필터 패턴(230D)과 같은 색을 나타내는 색필터(230a) 또는 화소(PXa)와 이격되어 있으며, 색필터(230a)와 다른 색을 나타내는 색필터(230b, 230c)가 위치하는 화소(PXb, PXc)에 각각 하나씩의 색필터 패턴(230D)이 위치할 수 있다.
각 화소(PXb, PXc)에 위치하는 색필터 패턴(230D)은 제1 및 제2 트랜지스터(Qa, Qb) 모두와 중첩한다. 특히, 각 화소(PXb, PXc)에 위치하는 색필터 패턴(230D)은 제1 및 제2 트랜지스터(Qa, Qb)의 제1 및 제2 반도체(154a, 154b)의 채널 모두와 중첩할 수 있다.
이에 따라, 위쪽에서 제1 및 제2 트랜지스터(Qa, Qb)의 채널 쪽으로 입사되는 빛의 대부분이 색필터 패턴(230D)에서 흡수되어 제1 및 제2 트랜지스터(Qa, Qb)에 도달하지 않을 수 있다. 따라서, 제1 및 제2 트랜지스터(Qa, Qb)의 초기 문턱 전압을 개선하고 문턱 전압의 변화량을 줄일 수 있으며, 표시 장치의 색변화를 줄여 신뢰성을 높일 수 있다.
색필터 패턴(230D)은 단면 뷰에서 색필터(230b, 230c)와 제1 절연층(180a) 사이에 위치할 수 있다. 평면 뷰에서 색필터 패턴(230D)은 차광 부재(220)가 위치하는 영역에 위치할 수 있다. 또한, 각 색필터 패턴(230D)은 한 화소(PXb, PXc)에 대응하는 제1 데이터선(171a)과 제2 데이터선(171b) 사이에 위치할 수 있다.
각 색필터 패턴(230D)의 제1방향(DR1)의 길이는 제2방향(DR2)의 길이보다 길 수 있다. 각 색필터 패턴(230D)의 제1방향(DR1)의 길이는 대략 30 마이크로미터보다 클 수 있다.
이와 같이, 각 화소(PXb, PXc)에 위치하여 트랜지스터로 입사되는 광을 차단하는 색필터 패턴(230D)이 각 화소(PXb, PXc)의 복수의 트랜지스터(Qa, Qb) 모두와 중첩하는 하나의 통 패턴으로 형성됨으로써, 각 트랜지스터(Qa, Qb)에 각각의 색필터 패턴이 형성되어 있는 경우에 비해 색필터 패턴(230D)의 사이즈를 확장할 수 있어 표시 장치의 제조 공정에서 색필터 패턴(230D)의 사이즈의 균일성을 효과적으로 관리할 수 있다. 또한, 각 화소(PXb, PXc)에서 복수의 트랜지스터(Qa, Qb)에 대해 하나의 색필터 패턴(230D)만 형성되어 있으므로 색필터 패턴(230D)의 박리 발생률을 낮출 수 있다.
색필터 패턴(230D)이 적용되지 않는 화소(PXa)의 제1 트랜지스터(Qa)와 제2 트랜지스터(Qb) 사이에는 데이터 도전층에 위치하는 더미 패턴(170a, 170b)이 위치할 수 있다. 그러나, 색필터 패턴(230D)이 위치하는 화소(PXb, PXc)에서 색필터 패턴(230D)과 중첩하는 데이터 도전층은 제1 및 제2 트랜지스터(Qa, Qb)의 소스 전극(173a, 173b) 및 드레인 전극(175a, 175b)만 포함할 수 있다. 이에 따라, 화소(PXb, PXc)에서 색필터 패턴(230D)이 위로 비정상적으로 솟는 것을 방지할 수 있다.
게이트선(121)의 개구부(21a)는 제1 데이터선(171a) 및 제1 소스 전극(173a)의 일부와 중첩하고, 게이트선(121)의 개구부(21b)는 제2 데이터선(171b) 및 제2 소스 전극(173b)의 일부와 중첩할 수 있다. 화소에 불량이 생겼을 때, 레이저를 개구부(21a, 21b)를 통해 제1 소스 전극(173a) 및/또는 제2 소스 전극(173b)에 조사하여 제1 트랜지스터(Qa) 및/또는 제2 트랜지스터(Qb)를 제1 데이터선(171a) 및/또는 제2 데이터선(171b)으로부터 절단시켜 불량 화소를 리페어할 수 있다.
도 1 내지 도 3을 참조하면, 색필터 패턴(230D)은 개구부(21a, 21b)와 중첩하지 않을 수 있다. 따라서, 각 화소(PXa, PXb, PXc)의 개구부(21a, 21b) 위에 하나의 색필터(230a, 230b, 230c)만 위치하므로, 불량 화소에 대한 리페어시 두 개 이상의 색필터가 레이저로 조사되어 발생할 수 있는 블랙 스팟과 같은 표시 불량이 발생할 가능성이 낮다.
색필터(230a, 230b, 230c)와 색필터 패턴(230D) 위에는 제2 절연층(180b)이 위치할 수 있다. 제2 절연층(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있는데, 특히 유기 절연 물질을 포함하여 대체로 평탄한 윗면을 이룰 수 있다. 제2 절연층(180b)은 색필터(230a, 230b, 230c)와 색필터 패턴(230D)에 대한 덮개막으로 역할을 하여 색필터(230a, 230b, 230c)와 색필터 패턴(230D)가 노출되는 것을 방지하고, 안료 등의 불순물이 액정층(3)으로 유입되는 것을 방지할 수 있다.
제1 절연층(180a)과 제2 절연층(180b)은 제1 드레인 전극(175a)의 확장부(177a) 위에 위치하는 접촉 구멍(185a), 그리고 제2 드레인 전극(175b)의 확장부(177b) 위에 위치하는 접촉 구멍(185b)을 포함한다. 평면 뷰에서 접촉 구멍(185a, 185b)은 각각 색필터(230a, 230b, 230c)의 개구부(235a, 235b)의 안에 위치할 수 있다.
제2 절연층(180b) 위에는 복수의 제1 부화소 전극(191a) 및 복수의 제2 부화소 전극(191b)을 포함하는 화소 전극, 그리고 차폐 전극(199)을 포함하는 화소 전극층이 위치할 수 있다. 각 화소(PXa, PXb, PXc)에 대해 제1 및 제2 트랜지스터(Qa, Qb)가 위치하는 영역을 기준으로 한 쪽에 제1 부화소 전극(191a)이 위치하고 반대쪽에 제2 부화소 전극(191b)이 위치할 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각의 전체적인 모양은 사각형일 수 있다. 제1 부화소 전극(191a)은 가로 줄기부(192a) 및 세로 줄기부(193a)를 포함하는 십자형 줄기부, 그리고 십자형 줄기부로부터 바깥쪽으로 뻗는 복수의 가지부(194a)를 포함할 수 있다. 제2 부화소 전극(191b)은 가로 줄기부(192b) 및 세로 줄기부(193b)를 포함하는 십자형 줄기부, 그리고 십자형 줄기부로부터 바깥쪽으로 뻗는 복수의 가지부(194b)를 포함할 수 있다.
제1 부화소 전극(191a)의 평면 뷰에서의 사이즈는 제2 부화소 전극(191b)의 평면 뷰에서의 사이즈보다 작을 수 있다.
제1 부화소 전극(191a)은 제1 드레인 전극(175a)의 확장부(177a)를 향하여 돌출된 연장부(195a) 및 연장부(195a) 끝에 연결된 접촉부(196a)를 포함하고, 제2 부화소 전극(191b)은 제2 드레인 전극(175a)의 확장부(177a)를 향하여 돌출된 연장부(195a) 및 연장부(195a) 끝에 연결된 접촉부(196a)를 포함할 수 있다. 접촉부(196a)는 접촉 구멍(185a)을 통해 제1 드레인 전극(175a)의 확장부(177a)와 전기적으로 연결되어 있고, 접촉부(196b)는 접촉 구멍(185b)을 통해 제2 드레인 전극(175b)의 확장부(177b)와 전기적으로 연결되어 있다.
제1 트랜지스터(Qa) 및 제2 트랜지스터(Qb)가 턴온되면 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)으로부터 각각의 데이터 전압을 인가받을 수 있다.
차폐 전극(199)은 제1방향(DR1)으로 연장된 가로부 및/또는 제2방향(DR2)을 연장된 세로부를 포함할 수 있다. 차폐 전극(199)은 제1방향(DR1)으로 인접한 화소들(PXa, PXb, PXc) 사이 및/또는 제2방향(DR2)으로 인접한 화소들(PXa, PXb, PXc) 사이를 뻗어 인접한 화소(PXa, PXb, PXc) 사이의 커플링 및 빛샘을 방지할 수 있다. 차폐 전극(199)의 세로부는 유지 전극선(131)의 세로부(131b)와 중첩할 수 있다.
화소 전극층은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 금속 박막 등과 같은 투명한 도전 물질을 포함할 수 있다.
본 실시예에서 설명한 화소(PXa, PXb, PXc)의 배치, 형태, 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 다양한 변형이 가능하다.
도시하지 않았으나 화소 전극층과 제2 절연층(180b) 위에는 복수의 스페이서가 위치할 수 있다. 스페이서는 더미 패턴(170a, 170b)과 중첩하는 위치에 형성되어 있을 수 있다.
화소 전극층과 제2 절연층(180b) 위에는 배향막(alignment layer)(11)이 도포되어 있을 수 있다. 배향막(11)은 수직 배향막일 수 있다. 배향막(11)은 적어도 한 방향으로 러빙되어 있을 수도 있고 광반응 물질을 포함하는 광배향막일 수도 있다.
다음, 제2 표시판(200)은 유리, 플라스틱 등의 절연 물질을 포함하는 기판(210) 위에(도 3에서는 기판(210)의 아래) 차광 부재(220)가 위치할 수 있다. 앞에서 설명한 바와 같이 차광 부재(220)는 제1방향(DR1)으로 연장된 부분을 포함하며 복수의 화소(PXa, PXb, PXc)들이 포함하는 제1 및 제2 트랜지스터(Qa, Qb)와 중첩할 수 있다. 다른 실시예에 따르면 차광 부재(220)는 제2 표시판(200)이 아닌 제1 표시판(100)에 위치할 수도 있다.
차광 부재(220) 위에는(도 3에서는 차광 부재(220)의 아래에) 공통 전극(270)이 위치할 수 있다. 공통 전극(270)은 기판(210) 전면 위에 통판으로 형성되어 있을 수 있다. 즉, 공통 전극(270)에는 슬릿 등과 같이 제거된 부분이 없을 수 있다. 공통 전극(270)은 일정한 크기의 공통 전압(Vcom)을 전달할 수 있다.
공통 전극(270)은 ITO, IZO, 금속 박막 등의 투명한 도전 물질을 포함할 수 있다.
공통 전극(270) 위에는(도 3에서는 공통 전극(270)의 아래) 배향막(21)이 도포되어 있을 수 있다. 배향막(21)은 수직 배향막일 수 있다. 배향막(21)은 적어도 한 방향으로 러빙되어 있을 수도 있고 광반응 물질을 포함하는 광배향막일 수도 있다.
액정층(3)은 복수의 액정 분자(31)를 포함한다. 액정 분자(31)는 음의 유전율 이방성을 가질 수 있고, 액정층(3)에 전기장이 생성되지 않은 상태에서 기판(110, 210)에 대략 수직한 방향으로 배향되어 있을 수 있다. 액정 분자(31)는 액정층(3)에 전기장이 생성되지 않을 때 일정한 방향으로 선경사를 이룰 수도 있다. 예를 들어 액정 분자(31)는 제1 및 제2 부화소 전극(191a, 191b)의 가지부(194a, 194b)에 대략 나란한 방향으로 선경사를 이루며 기울어져 있을 수 있다.
제1 표시판(100)의 아래 또는 뒤에는 빛을 공급하는 백라이트가 위치할 수 있다. 도 3에 도시한 바와 같이 백라이트의 빛이 게이트 도전층 및 데이터 도전층 사이를 통과하여 제2 표시판(200)의 공통 전극(270) 등에서 반사되어 다시 제1 표시판(100)의 제1 트랜지스터(Qa) 또는 제2 트랜지스터(Qb)를 향하여 입사될 때, 빛의 대부분이 색필터 패턴(230D)에서 흡수되어 제1 트랜지스터(Qa) 또는 제2 트랜지스터(Qb)에 도달하지 않게 되어 앞에서 설명한 바와 같이 표시 장치의 신뢰성을 높일 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 4 및 도 5를 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 4는 한 실시예에 따른 표시 장치의 인접한 세 화소의 일부에 대한 배치도이고, 도 5는 도 4에 도시한 표시 장치를 Va-Vb 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 1 내지 도 3에 도시한 표시 장치와 대부분 동일하나, 복수의 색필터(230a, 230b, 230c)의 구조가 다를 수 있고, 색필터 패턴(230D)과 같은 층에 위치하나 색필터 패턴(230D)과 다른 구조의 색필터 패턴(230D1, 230D2, 230D3)이 위치할 수 있다.
화소(PXa)에 대응하는 색필터(230a)와 같은 층에 위치하며 같은 색을 나타낼 수 있는 색필터 패턴(230D1)이 색필터(230a) 또는 화소(PXa)와 이격되어 있으며, 인접한 두 화소(PXb, PXc)에 걸쳐 연속적으로 형성되어 있을 수 있다.
구체적으로, 색필터 패턴(230D1)은 화소(PXb)의 오른쪽에 위치하는 제2 트랜지스터(Qb) 및 화소(PXc)의 왼쪽에 위치하는 제1 트랜지스터(Qa) 모두와 중첩할 수 있다. 특히, 색필터 패턴(230D1)은 화소(PXb)의 오른쪽에 위치하는 제2 트랜지스터(Qb) 및 화소(PXc)의 왼쪽에 위치하는 제1 트랜지스터(Qa)의 반도체(154a, 154b)의 채널 모두와 중첩할 수 있다. 하나의 색필터 패턴(230D1)과 중첩하는 두 화소(PXb, PXc)의 제1 트랜지스터(Qa) 및 제2 트랜지스터(Qb)는 대체로 제1방향(DR1)을 배열되어 있을 수 있다.
색필터 패턴(230D1)은, 화소(PXb)의 오른쪽에 위치하는 제2 트랜지스터(Qb)와 전기적으로 연결된 제2 데이터선(171b)과 화소(PXc)의 왼쪽에 위치하는 제1 트랜지스터(Qa)와 전기적으로 연결된 제1 데이터선(171a)과 중첩할 수 있다.
색필터(230a)와 같은 층에 위치하며 같은 색을 나타낼 수 있는 색필터 패턴(230D2)은 색필터(230a)의 왼쪽 부분과 연결되어 있으며, 화소(PXa)에 인접한 화소(PXc)의 제2 트랜지스터(Qb)와 중첩할 수 있다. 특히, 색필터 패턴(230D2)은 화소(PXc)의 제2 트랜지스터(Qb)의 제2 반도체(154b)의 채널과 중첩할 수 있다.
색필터(230a)와 같은 층에 위치하며 같은 색을 나타낼 수 있는 색필터 패턴(230D3)은 색필터(230a)의 오른쪽 부분과 연결되어 있으며, 화소(PXa)에 인접한 화소(PXb)의 제1 트랜지스터(Qa)와 중첩할 수 있다. 특히, 색필터 패턴(230D3)은 화소(PXb)의 제1 트랜지스터(Qa)의 제1 반도체(154a)의 채널과 중첩할 수 있다.
즉, 색필터 패턴(230D2)와 색필터 패턴(230D3)은 색필터(230a)와 분리되어 있지 않고 색필터(230a)에서 돌출된 패턴일 수 있다. 이에 따라, 인접한 세 화소(PXa, PXb, PXc)에는 색필터(230a)와 분리된 섬형의 색필터 패턴으로서 색필터 패턴(230D1) 하나만 존재할 수 있다. 색필터 패턴(230D1)의 제1방향(DR1)의 길이는 제2방향(DR2)의 길이보다 길 수 있고, 색필터 패턴(230D1)의 제1방향(DR1)의 길이는 대략 30 마이크로미터보다 클 수 있다.
이와 같이, 인접한 세 화소(PXa, PXb, PXc)에 대해 섬형의 패턴으로서 하나의 색필터 패턴(230D1)만 존재하므로, 각 트랜지스터(Qa, Qb)에 각각의 색필터 패턴이 형성되어 있는 경우에 비해 색필터 패턴(230D)의 사이즈를 확장할 수 있어 표시 장치의 제조 공정에서 색필터 패턴(230D)의 사이즈의 균일성을 효과적으로 관리할 수 있고, 색필터 패턴(230D1, 230D2, 230D3)의 박리 발생률을 줄일 수 있다.
앞에서 설명한 색필터 패턴(230D)과 같이, 색필터 패턴들(230D1, 230D2, 230D3)도 위쪽에서 제1 및 제2 트랜지스터(Qa, Qb)의 채널 쪽으로 입사되는 빛의 대부분이 색필터 패턴(230D1, 230D2, 230D3)에서 흡수되어 제1 및 제2 트랜지스터(Qa, Qb)에 도달하지 않을 수 있다. 이에 의해, 제1 및 제2 트랜지스터(Qa, Qb)의 초기 문턱 전압을 개선하고 문턱 전압의 변화량을 줄일 수 있으며, 표시 장치의 색변화를 줄여 신뢰성을 높일 수 있다.
색필터 패턴(230D1, 230D2, 230D3)은 차광 부재(220)가 위치하는 영역에 위치할 수 있다.
색필터 패턴(230D1)이 위치하는 인접한 두 화소(PXb, PXc) 사이의 경계에서, 색필터(230b)는 화소(PXb)의 안쪽을 향하여 오목하게 들어간 오목부(23b2)를 포함하고, 색필터(230c)는 화소(PXc)의 안쪽을 향하여 오목하게 들어간 오목부(23c)를 포함할 수 있다. 오목부(23b2)와 오목부(23c)는 색필터 패턴(230D1)과 중첩할 수 있다.
이에 따라, 색필터 패턴(230D1)이 위치하는 인접한 두 화소(PXb, PXc) 사이의 경계에서 색필터(230b, 230c)가 서로 중첩하지 않을 수 있다. 즉, 인접한 두 화소(PXb, PXc) 사이의 경계 중 색필터 패턴(230D1)과 중첩하지 않는 경계에서만 인접한 두 색필터(230b, 230c)가 서로 중첩하고, 색필터 패턴(230D1)과 중첩하는 경계에서는 색필터 패턴(230D1)만 존재하여 인접한 두 화소(PXb, PXc) 사이에서 색필터층 중 세 개의 색필터 또는 색필터 패턴이 서로 중첩하여 단차가 비정상적으로 높아지는 것을 막을 수 있다.
도 4에 도시한 오목부(23b2) 및 오목부(23c) 중 하나는 생략될 수도 있다.
도 4를 참조하면, 인접한 두 화소(PXa, PXb) 사이의 경계에서, 색필터(230b)는 화소(PXb)의 안쪽을 향하여 오목하게 들어간 오목부(23b1)를 더 포함할 수도 있다. 오목부(23b1)는 색필터 패턴(230D3)과 중첩할 수 있다. 오목부(23b1)는 생략될 수도 있다.
도시하지 않았으나, 인접한 두 화소(PXc, PXa) 사이의 경계에서도, 색필터(230c)는 화소(PXc)의 안쪽을 향하여 오목하게 들어간 오목부를 더 포함할 수도 있다.
다음, 앞에서 설명한 도면들과 함께 도 6 및 도 7을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 6 및 도 7은 각각 한 실시예에 따른 표시 장치의 인접한 세 화소의 일부에 대한 배치도이다.
먼저 도 6을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4 및 도 5에 도시한 표시 장치와 대부분 동일하나, 게이트선(121)이 다를 수 있다.
본 실시예에 따르면, 게이트 도전층은 차광 부재(220)가 위치하지 않는 영역에 위치하는 오목부(23b1, 23b2, 23c)와 중첩하는 차광부(125, 126)를 더 포함할 수 있다. 차광부(125, 126)는 게이트선(121)과 연결되어 있을 수 있다.
인접한 화소(PXa, PXb, PXc) 사이의 경계에서 오목부(23b1, 23b2, 23c)가 위치하는 영역에서는 인접한 두 색필터(230a, 230b, 230c)가 서로 중첩하지 않으므로 차광 효과가 낮아지고 특히 차광 부재(220)가 위치하지 않는 영역에서는 오목부(23b1, 23b2, 23c) 부근에서 빛이 샐 수 있다. 그러나, 본 실시예에 따르면, 차광 부재(220)가 위치하지 않는 영역에서는 오목부(23b1, 23b2, 23c)와 중첩하는 차광부(125, 126)에 의해 빛샘이 방지될 수 있다.
다음 도 7을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4 및 도 5에 도시한 표시 장치와 대부분 동일하나, 차광 부재(220)가 다를 수 있다.
본 실시예에 따르면, 차광 부재(220)는 오목부(23b1, 23b2, 23c)의 전체 영역과 중첩할 수 있다. 특히, 게이트선(121)의 아래쪽으로 형성된 오목부(23b1, 23b2, 23c)의 아래쪽 부분은 차광 부재(220)가 포함하는 차광부(221, 222)에 의해 덮여 있을 수 있다.
본 실시예에 따르면, 차광 부재(220)가 오목부(23b1, 23b2, 23c)의 모든 영역과 중첩하므로, 인접한 화소(PXa, PXb, PXc) 사이의 경계에서 오목부(23b1, 23b2, 23c)가 위치하는 영역에서는 인접한 두 색필터(230a, 230b, 230c)가 서로 중첩하지 않아도 빛샘이 방지될 수 있다.
지금까지 한 실시예에 따른 표시 장치의 한 화소(PXa, PXb, PXc)가 두 개의 트랜지스터(Qa, Qb)를 포함하는 예에 대해서 주로 설명하였으나 이에 한정되지 않고 한 화소(PXa, PXb, PXc)가 세 개 이상의 트랜지스터를 포함할 수도 있다. 이 경우, 색필터 패턴은 한 화소에서 두 개 이상의 트랜지스터와 동시에 중첩하는 사이즈 및 모양을 가질 수도 있고, 인접한 두 개 이상의 화소의 두 개 이상의 트랜지스터와 동시에 중첩하는 사이즈 및 모양을 가질 수도 있다. 이에 따라, 트랜지스터로 광이 유입되는 것을 막는 색필터 패턴의 사이즈 균일성을 효과적으로 관리할 수 있고, 색필터 패턴의 사이즈를 크게 유지할 수 있어서 색필터 패턴의 박리 가능성을 낮출 수 있고, 표시 장치의 제조 공정을 용이하게 할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110, 210: 기판
121: 게이트선
124a, 124b: 게이트 전극
131: 유지 전극선
140: 게이트 절연막
154a, 154b: 반도체
171a, 171b: 데이터선
220: 차광 부재
230a, 230b, 230c: 색필터
230D1, 230D2, 230D3: 색필터 패턴
191a, 191b: 부화소 전극

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 제1 트랜지스터 및 제2 트랜지스터,
    상기 제1 트랜지스터의 제1 드레인 전극과 전기적으로 연결되어 있는 제1 부화소 전극,
    상기 제2 트랜지스터의 제2 드레인 전극과 전기적으로 연결되어 있는 제2 부화소 전극, 그리고
    상기 제1 및 제2 트랜지스터와 상기 제1 및 제2 부화소 전극 사이에 위치하는 색필터층들
    을 포함하고,
    상기 색필터층들은,
    상기 제1 트랜지스터 및 상기 제1 부화소 전극과 중첩하는 제1 색필터, 그리고
    상기 제1 색필터와 다른 색을 나타내며 상기 제1 트랜지스터 및 상기 제2 트랜지스터와 중첩하는 제1 색필터 패턴
    을 포함하는 표시 장치.
  2. 제1항에서,
    하나의 영상 신호에 대해 서로 다른 데이터 전압을 전달할 수 있는 제1 데이터선 및 제2 데이터선을 더 포함하고,
    상기 제1 트랜지스터는 상기 제1 데이터선에 전기적으로 연결되어 있는 제1 소스 전극을 포함하고,
    상기 제2 트랜지스터는 상기 제2 데이터선에 전기적으로 연결되어 있는 제2 소스 전극을 포함하고,
    상기 제1 트랜지스터와 상기 제2 트랜지스터는 평면 뷰에서 상기 제1 데이터선과 상기 제2 데이터선 사이에 위치하는
    표시 장치.
  3. 제2항에서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 연결되어 있는 게이트선을 더 포함하고,
    상기 게이트선은 상기 제1 소스 전극과 중첩하는 제1 개구부 및 상기 제2 소스 전극과 중첩하는 제2 개구부를 가지고,
    상기 제1 색필터 패턴은 상기 제1 개구부 및 상기 제2 개구부와 중첩하지 않는
    표시 장치.
  4. 제1항에서,
    상기 색필터층들은 상기 제1 색필터 패턴과 동일한 색을 나타내는 제2 색필터를 더 포함하고,
    상기 제1 색필터 패턴은 상기 제2 색필터와 이격되어 있는
    표시 장치.
  5. 제4항에서,
    상기 제2 색필터와 중첩하는 제3 트랜지스터 및 제4 트랜지스터를 더 포함하는 표시 장치.
  6. 제1항에서,
    상기 제1 트랜지스터가 포함하는 제1 소스 전극과 전기적으로 연결되어 있는 제1 데이터선, 그리고
    상기 제2 트랜지스터가 포함하는 제2 소스 전극과 전기적으로 연결되어 있는 제2 데이터선
    을 더 포함하고,
    상기 제1 데이터선과 상기 제2 데이터선은 각각 별개의 영상 신호에 대한 데이터 전압을 전달하는
    표시 장치.
  7. 제6항에서,
    상기 제1 색필터 패턴은 상기 제1 데이터선 및 상기 제2 데이터선과 중첩하는 표시 장치.
  8. 제7항에서,
    상기 색필터층들은, 상기 제2 트랜지스터 및 상기 제2 부화소 전극과 중첩하는 제2 색필터, 그리고 상기 제1 색필터 패턴과 동일한 색을 나타내는 제3 색필터를 더 포함하고,
    상기 제2 색필터는 상기 제1 색필터 패턴과 다른 색을 나타내고,
    상기 제1 색필터 패턴은 상기 제3 색필터와 이격되어 있는
    표시 장치.
  9. 제8항에서,
    상기 제3 색필터와 중첩하는 제3 트랜지스터 및 제4 트랜지스터를 더 포함하고,
    평면 뷰에서 상기 제2 트랜지스터와 상기 제4 트랜지스터 사이에 위치하는 제5 트랜지스터를 더 포함하고,
    상기 색필터층들은, 상기 제3 색필터에 연결되어 있으며 상기 제5 트랜지스터와 중첩하는 제2 색필터 패턴을 더 포함하는
    표시 장치.
  10. 제1항에서,
    상기 제1 색필터 패턴은 상기 기판과 상기 제1 색필터 사이에 위치하는 표시 장치.
  11. 제1항에서,
    상기 제1 색필터 패턴은 적색을 나타내는 표시 장치.
  12. 제1방향으로 차례대로 인접한 제1화소, 제2화소 및 제3화소,
    제1 데이터선 및 제2 데이터선, 그리고
    색필터층들
    을 포함하고,
    상기 제2화소는, 상기 제1 데이터선과 전기적으로 연결되어 있는 제1 소스 전극을 포함하는 제1 트랜지스터 및 상기 제2 데이터선과 전기적으로 연결되어 있는 제2 소스 전극을 포함하는 제2 트랜지스터를 포함하고,
    상기 색필터층들은,
    상기 제1화소에 대응하는 제1 색필터,
    상기 제2화소에 대응하는 제2 색필터, 그리고
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 중첩하며 상기 제2 색필터와 다른 색을 나타내는 제1 색필터 패턴
    을 포함하는 표시 장치.
  13. 제12항에서,
    상기 제1 색필터 패턴은 상기 제1 색필터와 이격되어 있는 표시 장치.
  14. 제13항에서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 전기적으로 연결되어 있는 게이트선을 더 포함하고,
    상기 게이트선은 상기 제1 소스 전극과 중첩하는 제1 개구부 및 상기 제2 소스 전극과 중첩하는 제2 개구부를 가지고,
    상기 제1 색필터 패턴은 상기 제1 개구부 및 상기 제2 개구부와 중첩하지 않는
    표시 장치.
  15. 제1방향으로 차례대로 인접한 제1화소, 제2화소 및 제3화소,
    제1 데이터선 및 제2 데이터선, 그리고
    색필터층들
    을 포함하고,
    상기 제3화소는 상기 제1 데이터선과 전기적으로 연결되어 있는 제1 소스 전극을 포함하는 제1 트랜지스터를 포함하고,
    상기 제2화소는 상기 제2 데이터선과 전기적으로 연결되어 있는 제2 소스 전극을 포함하는 제2 트랜지스터를 포함하고,
    상기 색필터층들은,
    상기 제1화소에 대응하는 제1 색필터,
    상기 제2화소에 대응하는 제2 색필터, 그리고
    상기 제1 트랜지스터 및 상기 제2 트랜지스터와 중첩하며 상기 제2 색필터와 다른 색을 나타내는 제1 색필터 패턴
    을 포함하는 표시 장치.
  16. 제15항에서,
    상기 제1 색필터 패턴은 상기 제1 색필터와 이격되어 있는 표시 장치.
  17. 제16항에서,
    상기 제1 색필터 패턴은 상기 제1 데이터선 및 상기 제2 데이터선과 중첩하는 표시 장치.
  18. 제17항에서,
    상기 제2화소는 제3 트랜지스터를 더 포함하고,
    상기 색필터층들은, 상기 제1 색필터에 연결되어 있으며 상기 제3 트랜지스터와 중첩하는 제2 색필터 패턴을 더 포함하는
    표시 장치.
  19. 제18항에서,
    상기 제1 색필터 패턴과 상기 제2 색필터 패턴은 상기 제1 색필터와 같은 색을 나타내는 표시 장치.
  20. 제15항에서,
    상기 제2 색필터는 상기 제2화소와 상기 제3화소의 경계에서 상기 제2화소의 안쪽으로 오목하게 들어간 오목부를 포함하고,
    상기 오목부는 상기 제1 색필터 패턴과 중첩하고,
    상기 오목부와 중첩하는 차광부를 더 포함하는
    표시 장치.
KR1020180091272A 2018-08-06 2018-08-06 표시 장치 KR20200016420A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180091272A KR20200016420A (ko) 2018-08-06 2018-08-06 표시 장치
JP2019029654A JP2020024361A (ja) 2018-08-06 2019-02-21 表示装置
US16/293,643 US20200041855A1 (en) 2018-08-06 2019-03-06 Display device
TW108119061A TW202015015A (zh) 2018-08-06 2019-05-31 顯示裝置
CN201910510923.4A CN110806664A (zh) 2018-08-06 2019-06-13 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180091272A KR20200016420A (ko) 2018-08-06 2018-08-06 표시 장치

Publications (1)

Publication Number Publication Date
KR20200016420A true KR20200016420A (ko) 2020-02-17

Family

ID=69229666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180091272A KR20200016420A (ko) 2018-08-06 2018-08-06 표시 장치

Country Status (5)

Country Link
US (1) US20200041855A1 (ko)
JP (1) JP2020024361A (ko)
KR (1) KR20200016420A (ko)
CN (1) CN110806664A (ko)
TW (1) TW202015015A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114442388A (zh) * 2021-12-29 2022-05-06 长沙惠科光电有限公司 显示面板及其制备方法及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102347665B1 (ko) * 2017-03-21 2022-01-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US20200041855A1 (en) 2020-02-06
CN110806664A (zh) 2020-02-18
JP2020024361A (ja) 2020-02-13
TW202015015A (zh) 2020-04-16

Similar Documents

Publication Publication Date Title
KR101222955B1 (ko) 액정표시소자 및 그 제조방법
CN107479287B (zh) 阵列基板及其制作方法
US9575377B2 (en) Curved liquid crystal display
US9086587B2 (en) Liquid crystal display and manufacturing method thereof
JP2011113085A (ja) 液晶ディスプレイ
KR20080102045A (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR20110042668A (ko) 표시 장치
US20130321736A1 (en) Liquid crystal display
KR20170092747A (ko) 액정 표시 장치
US9411188B2 (en) Liquid crystal display
KR20150086821A (ko) 액정 표시 장치 및 그 제조 방법
US9780127B2 (en) Liquid crystral display and manufacturing method thereof
KR20200016420A (ko) 표시 장치
US20210018779A1 (en) Display device
KR102223139B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
US20160195789A1 (en) Liquid crystal display
KR102607452B1 (ko) 액정 표시 장치 및 그 수리 방법
US11215879B2 (en) Display device
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
US11003031B2 (en) Display apparatus
US8901560B2 (en) Display device and manufacturing method therefor
KR102623558B1 (ko) 표시 장치
KR102529614B1 (ko) 표시 장치
KR20040026978A (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR20120044780A (ko) 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법