KR20200049799A - 유체로 기판을 코팅하기 위한 방법 및 시스템 - Google Patents

유체로 기판을 코팅하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20200049799A
KR20200049799A KR1020207008379A KR20207008379A KR20200049799A KR 20200049799 A KR20200049799 A KR 20200049799A KR 1020207008379 A KR1020207008379 A KR 1020207008379A KR 20207008379 A KR20207008379 A KR 20207008379A KR 20200049799 A KR20200049799 A KR 20200049799A
Authority
KR
South Korea
Prior art keywords
substrate
fluid
gas
physical features
coating
Prior art date
Application number
KR1020207008379A
Other languages
English (en)
Other versions
KR102433947B1 (ko
Inventor
호영 강
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200049799A publication Critical patent/KR20200049799A/ko
Application granted granted Critical
Publication of KR102433947B1 publication Critical patent/KR102433947B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers

Abstract

유체로 기판을 코팅하기 위한 방법 및 시스템이 설명된다. 일 실시형태에서, 방법은 기판 공정 장치에 기판을 수용하는 단계를 포함할 수 있으며, 기판은 기판의 표면 상에 형성된 하나 이상의 물리적 형상부를 갖는다. 방법은 기판의 표면의 환경으로 가스를 유입시키는 단계를 포함할 수 있다. 추가적으로, 방법은 기판의 표면에 유체를 도포하는 단계를 포함할 수 있으며, 가스는 기판의 표면 상에 형성된 하나 이상의 물리적 형상부에 대한 유체의 분배를 촉진한다. 방법은 소자 구조 목표를 달성하기 위해, 유체의 분배와 관련된 하나 이상의 공정 파라미터를 제어하는 단계를 더 포함할 수 있다.

Description

유체로 기판을 코팅하기 위한 방법 및 시스템
관련 출원
본 출원은 2017년 9월 29일자로 출원된 "유체로 기판을 코팅하기 위한 방법 및 시스템"이라는 명칭의 미국 가특허출원 번호 제62/565,864호에 대한 우선권을 주장하며, 그 개시물은 그 전체 내용이 본원에 참조로 명백히 포함된다.
본 발명은 기판 공정을 위한 시스템 및 방법에 관한 것으로서, 보다 구체적으로는 유체로 기판을 코팅하기 위한 방법 및 시스템에 관한 것이다.
미세 기계, 미세 전기, 및 나노스케일 소자 공정을 포함하는 반도체 소자 공정은 흔히 다양한 공정 챔버에서 수행되는 다수의 공정 단계를 포함한다. 기판의 표면을 코팅하는 단계를 포함하는 공정 단계는 물, 세척액, 용제 등으로 표면을 세척하는 단계를 포함한다. 추가적인 공정 단계는 습식 에칭 공정을 포함할 수 있다. 공정 단계는 포토레지스트와 같은 유기 폴리머 층으로 기판을 코팅하는 단계를 더 포함할 수 있다. 이러한 단계들은 기판 표면을 코팅하기 위한 스핀-온(spin-on) 공정을 포함할 수 있다.
기판의 표면 상에 물리적 형상부(feature)가 흔히 형성된다. 물리적 형상부는 하나 이상의 층으로 형성될 수 있다. 유체의 표면 장력으로 인해, 그리고 물리적 형상부에 의해 형성된 함입부(recess)에 포획된 공기로 인해, 소규모 형상부는 유체 재료로 완전히 충전하기가 어려울 수 있다. 유체가 함입부 내에 침전됨에 따라, 공기는 압축될 수 있지만, 유체 내에 완전히 분해되지 않을 수 있다. 결과적으로, 유체는 물리적 형상부에 의해 형성된 함입부를 완전히 충전하지 못할 수 있다.
유체로 기판을 코팅하기 위한 방법 및 시스템이 설명된다. 일 실시형태에서, 방법은 기판 공정 장치에 기판을 수용하는 단계를 포함할 수 있으며, 기판은 기판의 표면 상에 형성된 하나 이상의 물리적 형상부를 갖는다. 방법은 기판의 표면의 환경으로 가스를 유입시키는 단계를 포함할 수 있다. 추가적으로, 방법은 기판의 표면에 유체를 도포하는 단계를 포함할 수 있으며, 가스는 기판의 표면 상에 형성된 하나 이상의 물리적 형상부에 대한 유체의 분배를 촉진한다. 방법은 소자 구조(formation) 목표를 달성하기 위해, 유체의 분배와 관련된 하나 이상의 공정 파라미터를 제어하는 단계를 더 포함할 수 있다.
본 명세서에 포함되어 본 명세서의 일부를 구성하는 첨부된 도면은 본 발명의 실시형태를 도시하며, 위에 주어진 본 발명의 전반적인 설명 및 아래에 주어지는 상세한 설명과 함께, 본 발명을 설명하는 역할을 한다.
도 1은 반도체 소자 공정을 위한 세척 도구의 일 실시형태를 도시한다.
도 2는 반도체 소자 공정을 위한 습식 에칭 도구의 일 실시형태를 도시한다.
도 3은 반도체 소자 공정을 위한 스핀-온 코팅 도구의 일 실시형태를 도시한다.
도 4a는 유체로 기판을 코팅하기 위한 종래기술 공정의 일 실시형태를 도시한다.
도 4b는 유체로 기판을 코팅하기 위한 종래기술 공정의 일 실시형태를 도시한다.
도 5a는 유체로 기판을 코팅하기 위한 공정의 일 실시형태를 도시한다.
도 5b는 유체로 기판을 코팅하기 위한 공정의 일 실시형태를 도시한다.
도 5c는 유체로 기판을 코팅하기 위한 공정의 일 실시형태를 도시한다.
도 6은 유체로 기판을 코팅하기 위한 방법의 일 실시형태를 도시한다.
도 7은 유체로 기판을 코팅하기 위한 공정을 제어하기 위한 제어기의 일 실시형태를 도시한다.
도 8은 유체로 기판을 코팅하기 위한 방법에 의해 형성된 소자를 포함하는 시스템의 일 실시형태를 도시한다.
유체로 기판을 코팅하기 위한 방법 및 시스템이 제시된다. 그러나, 관련 기술 분야의 당업자는 다양한 실시형태가 하나 이상의 구체적인 세부 사항 없이 실시될 수 있거나, 다른 대체 및/또는 추가적인 방법, 재료, 또는 구성 요소로 실시될 수 있음을 인식할 것이다. 다른 실시예에서, 널리 알려진 구조, 재료, 또는 작업은 본 발명의 다양한 실시형태의 양태를 불명료하게 하는 것을 방지하기 위해 상세히 도시되거나 설명되지 않는다.
유사하게, 설명의 목적으로, 본 발명의 완전한 이해를 제공하기 위해 구체적인 수, 재료, 및 구성이 기술된다. 그럼에도 불구하고, 본 발명은 구체적인 세부 사항 없이 실시될 수 있다. 또한, 도면에 도시된 다양한 실시형태는 예시적인 표현이며, 반드시 일정한 비율로 도시된 것은 아니라는 점을 이해한다. 도면을 참조할 때, 유사한 참조 번호는 전반적으로 유사한 부분을 지칭한다.
본 명세서 전반에 걸쳐서, "일 실시형태" 또는 "실시형태" 또는 이의 변형예라는 언급은 실시형태와 관련하여 설명된 구체적인 특징, 구조, 재료, 또는 특성이 본 발명의 적어도 하나의 실시형태에 포함됨을 의미하지만, 이들이 모든 실시형태에 존재한다는 것을 의미하지 않는다. 따라서, 본 명세서 전반에 걸친 다양한 곳에서, "일 실시형태에서" 또는 "실시형태에서"와 같은 문구의 출현은 반드시 본 발명의 동일한 실시형태를 지칭하는 것은 아니다. 또한, 구체적인 특징, 구조, 재료, 또는 특성은 하나 이상의 실시형태에서 임의의 적합한 방식으로 조합될 수 있다. 다양한 추가적인 층 및/또는 구조물이 포함될 수 있거나/포함될 수 있고, 설명된 특징이 다른 실시형태에서 생략될 수 있다.
추가적으로, "a" 또는 "an"은 달리 명시적으로 기술되지 않는 한, "하나 이상"을 의미할 수 있음을 이해해야 한다.
다양한 작업은 본 발명을 이해하는 데 가장 유용한 방식으로, 다수의 개별 작업으로서 차례로 설명될 것이다. 그러나, 설명의 순서는 이들 작업이 반드시 순서에 의존하는 것임을 의미하는 것으로 해석되어서는 안된다. 특히, 이들 작업은 제시된 순서로 수행될 필요가 없다. 설명된 작업은 설명된 실시형태와 상이한 순서로 수행될 수 있다. 다양한 추가적인 작업이 수행될 수 있거나/수행될 수 있고, 설명된 작업이 추가적인 실시형태에서 생략될 수 있다.
본원에서 사용된 바와 같은 "기판"이라는 용어는 재료가 그 위에 형성되는 기재 또는 구조물을 의미하고 포함한다. 기판은 단일 재료, 상이한 재료의 복수의 층, 그 안에 상이한 구조물 또는 상이한 재료의 영역을 갖는 층 또는 층들 등을 포함할 수 있음을 이해할 것이다. 이러한 재료는 반도체, 절연체, 전도체, 또는 이들의 조합물을 포함할 수 있다. 예를 들어, 기판은 반도체 기판, 지지 구조물 상의 베이스 반도체 층, 하나 이상의 층, 구조물 또는 영역이 그 위에 형성된 반도체 기판 또는 금속 전극일 수 있다. 기판은 통상적인 실리콘 기판, 또는 반도체 재료층을 포함하는 다른 벌크 기판일 수 있다. 본원에서 사용된 바와 같은 "벌크 기판"이라는 용어는 실리콘 웨이퍼 뿐만 아니라, 실리콘-온-글래스(“SOG”) 기판 및 실리콘-온-사파이어("SOS") 기판과 같은, 실리콘-온-절연체("SOI") 기판, 베이스 반도체 토대 상의 실리콘의 에피택셜 층, 그리고 실리콘-게르마늄, 게르마늄, 갈륨 비소, 갈륨 질화물, 및 인듐 인화물과 같은 다른 반도체 또는 광전자 재료를 의미하고 포함한다. 기판은 도핑될 수 있거나 도핑되지 않을 수 있다.
이제 유사한 참조 번호가 다수의 도면 전반에 걸쳐서 동일하거나 상응하는 부분을 나타내는 도면을 참조한다.
기판 세척을 위한 시스템(100)의 일 실시예가 도 1에 도시된다. 이러한 실시형태에서, 시스템(100)은 물, 세척제, 약산, 또는 다른 세척액 또는 혼합물을 포함할 수 있는 세척 유체(116)를 수용하기 위한 세척 챔버(110)를 포함한다. 세척 유체(116)의 실시예는 냉 또는 온 탈이온수, 용제 등을 포함할 수 있다.
일 실시형태에서, 기판(102)은 세척 챔버(110) 내에서 플레이트 또는 척과 같은 회전식 기판 홀더(112) 상에 배치된다. 회전식 기판 홀더(112)는 전동 베이스(118)에 의해 다양한 회전 속도로 회전될 수 있다. 일 실시형태에서, 전동 베이스(118)는 세척 제어기(120)에 의해 제어될 수 있다. 추가적으로, 세척 제어기(120)는, 노즐 또는 샤워헤드와 같은 세척 유체 분배기(115)가 탈이온수와 같은 세척 유체(116)를 분배할 수 있는 속도를 제어할 수 있다. 세척 유체는 원심력에 의해 기판(102)의 표면에 걸쳐서 흡입될 수 있으므로, 기판 표면으로부터 재료의 입자를 제거할 수 있다. 세척 속도는 회전 속도, 분배 속도, 또는 둘 모두를 조정함으로써, 세척 제어기(120)에 의해 제어될 수 있다.
일 실시형태에서, 세척 챔버(110)는 세척 공정을 촉진하기 위한 가스(126)로 충전될 수 있다. 노즐, 유량 조절기, 가스 라인, 가스 소스 등을 포함할 수 있는 가스 분사 시스템(122)에 의해 세척 챔버(110) 내로 가스(126)가 분사될 수 있다. 당업자는 다양한 적합한 가스 분사 시스템을 인식할 것이다. 일 실시형태에서, 가스 분사 시스템(122)의 유량은 세척 제어기(120)에 의해 제어될 수 있다. 다양한 실시형태에서, 가스(126)는 세척 유체(116)를 통한 기판(102)의 표면의 코팅을 촉진하도록 선택될 수 있다. 예를 들어, 세척 유체(116)가 물인 경우, 가스(126)는 수증기를 포함할 수 있다.
다른 실시형태에서, 유체(116)가 물인 경우, 가스(126)는 표면을 친수성으로 만들기 위해 기판(102)의 표면 상에 극성 개체(polar entity)를 생성하도록 선택될 수 있다. 이러한 가스의 실시예는, 카보닐, 카르복실, 에스테르, 에테르, 히드록실, 및 히드로퍼옥실기 등을 생성할 수 있는 산소를 포함할 수 있다. 또한, 질소는 포토레지스트와 같은 폴리머 표면이 친수성이 되도록 하는 아미노기를 생성할 수 있다. 암모니아는 다양한 조성 및 밀도의 아미노기를 생성할 수 있다. 또한, 아르곤에 의해 생성된 자유 라디칼은 기판의 표면 상의 물리적 형상부에 의해 형성된 함입부 내로 세척 유체를 흡입할 수 있다.
다른 실시형태에서, CxHy, CxHyFz, CxHyClz, CxFyClz(여기서, x, y 및 z는 정수임)와 같은 용제 가스가 세척 챔버(110)에 사용될 수도 있으며, 이러한 가스는 선택된 특정 세척 유체(116) 내에 보다 용이하게 흡수될 수 있다.
예를 들어, 습식 에칭 시스템을 포함하는 공정 챔버의 추가적인 실시형태는 소자 공정 동안 유체 코팅을 사용할 수 있다. 습식 에칭을 위한 시스템(200)의 일 실시예는 도 2에 도시된다. 이러한 실시형태에서, 시스템(200)은 일부 실시형태에서 강산(harsh acid)을 포함할 수 있는 습식 에칭 화학제를 수용하기 위한 습식 에칭 챔버(210)를 포함한다. 습식 에칭 산의 실시예는 약한 플루오르화수소산(HF) 희석제(예를 들어, HF/HCl), 또는 당업자에게 알려진 다른 덜 강한 에칭 배합제(recipe)를 포함할 수 있다.
일 실시형태에서, 기판(102)은 챔버(210) 내에서 플레이트 또는 척과 같은 회전식 기판 홀더(212) 상에 배치된다. 회전식 기판 홀더(212)는 전동 베이스(218)에 의해 다양한 회전 속도로 회전될 수 있다. 일 실시형태에서, 전동 베이스(218)는 제어기(220)에 의해 제어될 수 있다. 추가적으로, 에칭 제어기(220)는, 노즐 또는 샤워헤드와 같은 에칭액 분배기(215)가 HF 희석제와 같은 에칭 유체(216)를 분배할 수 있는 속도를 제어할 수 있다. 에칭액은 원심력에 의해 기판(102)의 표면에 걸쳐서 흡입될 수 있으므로, 기판 표면으로부터 재료의 입자를 제거할 수 있다. 에칭 속도는 회전 속도, 분배 속도, 또는 둘 모두를 조정함으로써, 에칭 제어기(220)에 의해 제어될 수 있다.
유사하게, 가스 분사 시스템(222)에 의해 습식 에칭 챔버(210) 내로 가스(226)가 유입될 수 있다. 가스 분사 시스템(222)은 도 1에서 설명된 가스 분사 시스템(122)과 실질적으로 유사할 수 있지만, 습식 에칭 화학제에 특정된 가스를 분사하도록 구성될 수 있다. 가스 분사 시스템(222)은 에칭 제어기(220)에 연결되어 에칭 제어기(220)에 의해 제어될 수 있다. 다양한 실시형태에서, 가스(226)는 선택된 습식 에칭 화학 특성에 따라 선택될 수 있으며, 습식 에칭 화학제(216)를 통한 기판(102)의 표면의 커버리지를 촉진할 수 있다. 예를 들어, 에칭 유체가 HF 희석제인 실시형태에서, 가스(226)는 기상 플루오르화수소(HF)일 수 있다. 당업자는 유리할 수 있는 가스(226) 및 에칭 유체(216)의 다양한 다른 조합을 인식할 것이다.
도 3은, 코팅 챔버(310); 코팅 챔버(310)에 연결되어 기판(302)을 지지하도록 구성된 기판 홀더(320); 및 유기 용액과 같은 코팅 유체(304)를 분배하도록 구성된 용액 노즐 조립체(330)를 포함하는 코팅 시스템(300)을 도시한다. 유기 용액의 일 실시형태는 포토레지스트 재료이다. 추가적으로, 코팅 시스템(300)은, 용액 노즐 조립체(330) 및 기판 홀더(320)에 연결되어, 용액 노즐 조립체(330) 및 기판 홀더(320)와 데이터, 정보, 및 제어 신호를 교환하도록 구성된 코팅 제어기(350)를 포함한다.
기판 홀더(320)는 용액 노즐 조립체(330)로부터 기판(302)의 상부 표면 상에 코팅 유체(304)를 분배하는 동안, 기판(302)을 회전(또는 스핀)시키도록 구성된다. 기판 홀더(320)에 연결된 구동 장치(322)는 기판 홀더(320)를 회전시키도록 구성됨으로써, 코팅 유체(304)가 기판(302)의 표면 상에 코팅(306)을 형성하게 한다. 구동 장치(322)는 예를 들어, 기판 홀더 회전(324)의 가속도, 및 회전 속도를 설정할 수 있게 할 수 있다.
용액 노즐 조립체(330)는, 실질적으로 기판(302)의 중심 근처에 그리고 이의 상부 표면의 위에 위치된 단일 노즐(330)을 포함한다. 노즐(332)은 예를 들어, 유기 평탄화 층(OPL), 실리콘-함유 반사 방지 코팅(SiARC), 및 감광성 패터닝 가능 포토레지스트 층을 포함하는 삼층 포토레지스트 막 용액과 같은 용액을 기판(302)의 상부 표면에 실질적으로 수직인 방향으로 기판(302)의 상부 표면 상에 분배하도록 구성된다. 노즐(332)은 제어 밸브(334)의 배출구 단부(336)에 연결된다. 제어 밸브(334)의 흡입구 단부(338)는 용액 공급 시스템(340)에 연결된다. 제어 밸브(334)는 기판(302) 상의 용액 분배를 조절하도록 구성될 수 있다. 개방된 경우, 용액이 기판(302) 상에 분배된다. 폐쇄된 경우, 용액은 기판(302) 상에 분배되지 않는다. 용액 공급 시스템(340)은 유체 공급 밸브(342), 필터(344), 및 유량 측정/제어 장치(346) 중 적어도 하나를 포함할 수 있다. 추가적으로, 노즐(332)은 노즐(332)의 고스트 이미지로 도시된 바와 같이 용액을 분배하면서, 병진 이동 구동 조립체(360)를 사용하여 기판(302)의 중심으로부터 기판(302)의 주변 에지로 반경 방향으로 병진 이동하도록 구성된다.
추가적으로, 제어기(350)는, 기판 홀더(320)의 구동 장치(322), 용액 노즐 조립체(330)(예를 들어, 제1 제어 밸브(334)), 용액 공급 시스템(340), 및 병진 이동 구동 시스템(360)과 통신하여 입력을 활성화시킬 뿐만 아니라, 이들 시스템으로부터의 출력을 모니터링하기에 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트(잠재적으로 D/A 및/또는 A/D 변환기를 포함함), 메모리, 및 마이크로프로세서를 포함한다. 메모리에 저장된 프로그램은 저장된 공정 방식에 따라 이들 시스템과 상호 작용하기 위해 사용된다.
제어기(350)는 코팅 시스템(300)에 대해 국부적으로 위치될 수 있거나, 인터넷 또는 인트라넷을 통해 코팅 시스템(300)에 대해 원격으로 위치될 수 있다. 따라서, 제어기(350)는 직접 연결, 인트라넷, 및 인터넷 중 적어도 하나를 사용하여, 코팅 시스템(300)과 데이터를 교환할 수 있다. 제어기(350)는 고객 사이트(즉, 소자 제조사 등)의 인트라넷에 연결될 수 있거나, 공급자 사이트(즉, 장비 제조사)의 인트라넷에 연결될 수 있다. 또한, 직접 연결, 인트라넷, 및 인터넷 중 적어도 하나를 통해 데이터를 교환하기 위해 다른 컴퓨터(즉, 제어기, 서버 등)가 제어기(350)에 액세스할 수 있다.
일 실시형태에서, 가스 분사 시스템(327)을 통해 코팅 챔버(310) 내로 가스(326)가 유입될 수 있다. 가스는 공기보다 더 용이하게 코팅(306) 내에 분해될 수 있는 용제 가스를 포함할 수 있다. 일 실시형태에서, CxHy, CxHyFz, CxHyClz, CxFyClz(여기서, x, y 및 z는 정수임)와 같은 용제 가스가 사용될 수 있다. 당업자는 선택된 코팅 재료와 조합하여 사용될 수 있는 다양한 가스를 인식할 것이다.
설명된 다양한 실시형태에서, 도 1 내지 도 3의 시스템 내로 유입되는 특정 가스는 가연성일 수 있다. 그러한 실시형태에서, 도 1의 시스템은 특히 모터 및 구동 장치 근처에서, 화염 또는 스파크 방지기(arrestor)를 포함하는 특정 화재 또는 폭발 방지 기구를 포함할 수 있다. 추가적으로, 도 1 내지 도 3의 시스템은 챔버(110, 210, 및 310) 내로 CO2 또는 다른 화재 경감 가스를 분사하는 기능을 포함하는 화재 경감 기구를 포함할 수 있다.
도 4a는 유체로 기판을 코팅하기 위한 공정의 일 실시형태를 도시한다. 도 4a의 공정에서, 포토레지스트(306)와 같은 유체가 기판(102)의 표면에 도포된다. 표면(102)은, 하나 이상의 물리적 형상부(406)가 그 안에 형성된 패터닝된 층(402)을 포함할 수 있다. 물리적 형상부(406) 사이의 함입부에서 포토레지스트(306)와 기판(102) 사이에 갭(408)이 형성될 수 있다. 도 4a의 공정에서, 공기(404)가 갭(408)을 충전할 수 있다. 도 4b에 도시된 바와 같이, 포토레지스트(306)가 함입부 내에 침전됨에 따라, 갭(408)은 크기가 감소될 수 있다. 갭(408)이 감소됨에 따라, 공기(404)는 압축될 수 있다. 갭(408)의 압축된 공기(404)는 포토레지스트(306)가 물리적 형상부(406) 사이에 형성된 함입부를 완전히 충전하지 못하게 할 수 있다.
도 5a 내지 도 5c에서 설명되는 실시형태에서, 기판(102)의 표면에 가스(326)가 유입될 수 있다. 일 실시형태에서, 가스(326)는 유체를 위한 용제일 수 있다. 도 3의 실시예에서, 유체는 포토레지스트 재료(306)일 수 있다. 예시적인 목적을 위해, 도 3의 포토레지스트 재료가 도 5a 내지 도 5c에서 사용되지만, 당업자는 도 1 및 도 2의 시스템과 관련된 유사한 실시형태가 또한 존재함을 인식할 것이다. 실제로, 당업자는 도 1 내지 도 3의 실시형태 외에, 도 5a 내지 도 5c의 실시형태가 적용되는 다양한 시스템 및 실시예를 인식할 것이다. 도 5a에 도시된 바와 같이, 패터닝된 층(402)에 형성된 물리적 형상부(406)에 의해 형성된 함입부를 포함하는 기판(102)의 표면 근처의 영역에 가스(326)가 분사되거나 분배될 수 있다. 이러한 예시적인 포토레지스트(306)의 유체가 기판(102) 상에 분배될 수 있다. 유체(306)와 기판(102) 사이의 갭(408)은 물리적 형상부(406)에 의해 형성된 함입부에서, 포획되는 가스(326)를 그 안에 형성할 수 있다.
일 실시형태에서, 공기보다 더 용이하게 유체(326) 내에 분해되도록 가스(326)가 선택된다. 결과적으로, 유체(326)가 함입부 내로 분산되어 갭(408)을 충전하므로, 도 5b에 도시된 바와 같이 갭(408)을 제거한다. 도 5c에 도시된 바와 같이, 공정은 그 안의 물리적 형상부(406)에 의해 형성된 패터닝된 층(402)의 함입부에서도 코팅 유체(326)의 커버리지를 갖는 소자를 산출한다.
다른 실시형태에서, 가스가 유체 내에 흡수되는 것이 아니라, 오히려 표면이 친수성이 되게 함으로써, 물리적 형상부(406)에 의해 형성된 함입부 내로 유체를 흡입한다. 코팅 공정을 향상시키기 위해 선택된 가스를 사용하여 유체의 코팅으로 기판의 표면의 커버리지를 향상시키기 위한 다른 유체 역학 원리가 활용될 수 있다. 이러한 실시형태는 도 4a 및 도 4b에 설명된 공정과 비교하여, 소자 구조 목표를 개선할 수 있다. 소자 구조 목표의 실시예는 기판 표면 상의 형상부의 윤곽(profile) 및 높이의 균일성을 포함한다.
도 6은 유체로 기판을 코팅하기 위한 방법(600)의 일 실시형태를 도시한다. 일 실시형태에서, 방법(600)은 블록(602)에 나타낸 바와 같이, 기판 공정 장치에 기판을 수용하는 단계를 포함할 수 있으며, 기판은 기판의 표면 상에 형성된 하나 이상의 물리적 형상부를 갖는다. 방법(600)은 블록(604)에서, 기판의 표면의 환경으로 가스를 유입시키는 단계를 포함할 수 있다. 추가적으로, 블록(606)에서, 방법(600)은 기판의 표면에 유체를 도포하는 단계를 포함할 수 있으며, 가스는 기판의 표면 상에 형성된 하나 이상의 물리적 형상부에 대한 유체의 분배를 촉진한다. 방법(600)은 블록(608)에 나타낸 바와 같이, 소자 구조 목표를 달성하기 위해, 유체의 분배와 관련된 하나 이상의 공정 파라미터를 제어하는 단계를 더 포함할 수 있다.
다른 실시형태는 기판 상에 액체를 증착하는 방법을 포함한다. 방법은 코팅기-현상기(coater-developer) 모듈, 세척 모듈, 또는 에칭 챔버와 같은 기판 공정 장치에 기판을 수용하는 단계를 포함한다. 기판은 기판의 표면 상에 형성된 하나 이상의 물리적 형상부를 갖는다. 예를 들어, 이러한 형상부는 반도체 기판의 미세 가공에 의한, 트렌치, 홀, 핀, 나노시트, 또는 다른 표면 형태(topography)일 수 있다.
제1 유체 내에 분해될 수 있는 제1 가스가 식별된다. 따라서, 제1 유체 및 제1 가스는 제1 가스가 제1 유체 내에 용이하게 흡수될 수 있다는 점에서 친화성이다. 제1 가스가 기판의 표면의 환경으로 유입됨으로써, 제1 가스는 기판 상에 형성된 물리적 형상부 사이의 공간을 충전한다. 즉, 제1 가스는 물리적 형상부를 둘러싸고 있던 초기 또는 대기 가스를 치환한다. 이는 예를 들어, 제1 유체의 증착 동안 또는 제1 유체의 증착 직전에, 제1 가스(제1 가스의 흐름)를 기판 표면으로 지향시킴으로써, 또는 제1 가스로 전체 챔버를 퍼지(purging)함으로써 수행될 수 있다. 제1 가스는 예를 들어, 사용될 특정 포토레지스트 또는 에천트의 용제일 수 있다.
제1 유체가 기판의 표면 상에 증착됨으로써 제1 가스가 제1 유체 내에 분해되어, 기판 상에 형성된 물리적 형상부 사이의 공간에 남아 있는 가스 없이, 제1 유체가 기판 상에 형성된 물리적 형상부 사이의 공간을 충전하게 된다. 따라서, 본원에서 유체를 증착하기 전에 분해성/흡수성 가스를 기판에 공급하는 것은, 구조물 사이의 공간의 완전한 "습윤"을 막아서 공간의 완전한 충전을 막는 대기 또는 비-분해성 가스 없이, 유체가 가스에 의해 점유된 모든 공간을 신속하게 충전할 수 있게 하는 기판 사전-습윤(pre-wetting) 기술을 제공한다. 즉, 공간에 가스를 흡수함으로써 유체가 공간에 신속하게 진입/충전할 수 있기 때문에, 에어 포켓 또는 에어 갭이 남지 않는다.
일부 실시형태에서, 선택된 가스는 본질적으로 즉시 또는 수 초 미만으로, 증착된 유체 내에 분해될 수 있다(증착된 유체에 의해 흡수될 수 있음). 선택된 가스는 적어도, 공기(대기)가 유체 내에 분해되는 것보다 더 빠르게, 증착된 유체 내에 분해된다. 따라서, 주어진 기판 표면 형태는 주어진 액체에 의해 신속하게 충전될 수 있으며, 이는 처리량을 증가시키고, 공정 시간을 감소시키며, 세척/에칭 효율을 개선하고, 포토레지스트 막과 같은 증착된 막의 결함을 감소시킨다.
도 7은 유체로 기판을 코팅하기 위해 구성 가능한 제어기(700)의 일 실시형태를 도시하는 개략적인 블록도이다. 일 실시형태에서, 세척 제어기(120)는 도 7에서 설명되는 제어기(700)와 유사한 컴퓨터 시스템을 통해 구현될 수 있다. 유사하게, 습식 에칭 제어기(220)는 도 7에서 설명되는 제어기(700)와 유사한 컴퓨터 시스템을 통해 구현될 수 있다. 또한, 코팅 제어기(320)는 제어기(700)와 유사한 컴퓨터 시스템을 통해 구현될 수 있다. 다양한 실시형태에서, 제어기(700)는 마이크로컨트롤러, 프로그램 가능 로직 칩(PLC), 컴퓨터 워크스테이션, 랩탑 등일 수 있다.
도시된 바와 같이, 제어기(700)는 데이터 상호 접속부(706)를 통해 시스템 메모리(704)에 연결된 하나 이상의 프로세서(702A-N)를 포함한다. 제어기(700)는, 데이터 상호 접속부(706)에 연결된 네트워크 인터페이스(708); 및 커서 제어 장치(712), 키보드(714), 및 디스플레이(들)(716)와 같은 장치에 연결된 입력/출력(I/O) 제어기(들)(710)를 더 포함한다. 일부 실시형태에서, 주어진 엔티티는 제어기(700)의 단일 인스턴스(instance)를 사용하여 구현될 수 있는 반면에, 다른 실시형태에서, 제어기(700)를 구성하는 다수의 그러한 시스템 또는 다수의 노드는 실시형태의 상이한 부분 또는 인스턴스를 호스팅하도록 구성될 수 있다.
다양한 실시형태에서, 제어기(700)는 하나의 프로세서(702A)를 포함하는 단일-프로세서 시스템일 수 있거나, 둘 이상의 프로세서(702A-N)(예를 들어, 2개, 4개, 8개, 또는 다른 적합한 수)를 포함하는 다중-프로세서 시스템일 수 있다. 프로세서(들)(702A-N)는 프로그램 명령을 실행할 수 있는 임의의 프로세서일 수 있다. 예를 들어, 다양한 실시형태에서, 프로세서(들)(702A-N)는 임의의 다양한 명령 세트 아키텍처(ISA)(예를 들어, x86, POWERPC®, ARM®, SPARC®, 또는 MIPS® ISA, 또는 임의의 다른 적합한 ISA)를 구현하는 범용 또는 임베디드(embedded) 프로세서일 수 있다. 다중-프로세서 시스템에서, 각각의 프로세서(들)(702A-N)는 통상적으로 동일한 ISA를 구현할 수 있지만, 반드시 그런 것은 아니다. 또한, 일부 실시형태에서, 적어도 하나의 프로세서(들)(702A-N)는 그래픽 처리 장치(GPU) 또는 다른 전용 그래픽 렌더링 장치일 수 있다.
시스템 메모리(704)는 프로세서(들)(702A-N)에 의해 액세스 가능한 프로그램 명령 및/또는 데이터를 저장하도록 구성될 수 있다. 예를 들어, 메모리(704)는 도 6에 나타낸 소프트웨어 프로그램 및/또는 데이터베이스를 저장하기 위해 사용될 수 있다. 다양한 실시형태에서, 시스템 메모리(704)는 정적 랜덤 액세스 메모리(SRAM), 동기식 동적 RAM(SDRAM), 비휘발성/플래시-유형 메모리, 또는 임의의 다른 유형의 메모리와 같은, 임의의 적합한 메모리 기술을 사용하여 구현될 수 있다. 도시된 바와 같이, 예를 들어, 전술한 것과 같은 특정 작업을 구현하는 프로그램 명령 및 데이터는 프로그램 명령(718) 및 데이터 저장소(720)로서 시스템 메모리(704) 내에 각각 저장될 수 있다. 다른 실시형태에서, 프로그램 명령 및/또는 데이터는 상이한 유형의 컴퓨터 액세스 가능 매체에, 또는 시스템 메모리(704)나 제어기(700)와 분리된 유사한 매체에 수신, 전송 또는 저장될 수 있다. 일반적으로 말하면, 컴퓨터 액세스 가능 매체는, 데이터 상호 접속부(706)를 통해 제어기(700)에 연결된 전자, 자기, 또는 광학 매체(예를 들어, 디스크 또는 CD/DVD-ROM)와 같은, 임의의 실체적인(tangible) 비-일시적 저장 매체 또는 메모리 매체, 또는 비휘발성 메모리 저장 장치(예를 들어, "플래시" 메모리)를 포함할 수 있다.
일 실시형태에서, 데이터 상호 접속부(706)는, 프로세서(702A-N), 시스템 메모리(704), 및 네트워크 인터페이스(708), 또는 I/O 제어기(들)(710)를 통해 연결된 다른 주변 장치 인터페이스를 포함하는 임의의 주변 장치 간에 I/O 트래픽을 조정하도록 구성될 수 있다. 일부 실시형태에서, 데이터 상호 접속부(706)는 하나의 구성 요소(예를 들어, 시스템 메모리(704))로부터의 데이터 신호를 다른 구성 요소(예를 들어, 프로세서(들)(702A-N))에 의해 사용하기에 적합한 포맷으로 변환하기 위해, 임의의 필요한 프로토콜, 타이밍 또는 다른 데이터 변환을 수행할 수 있다. 일부 실시형태에서, 데이터 상호 접속부(706)는 예를 들어, 주변 구성 요소 상호 접속(PCI) 버스 표준 또는 범용 직렬 버스(USB) 표준의 변형예과 같은, 다양한 유형의 주변 장치 버스를 통해 연결된 장치를 위한 지원을 포함할 수 있다. 일부 실시형태에서, 데이터 상호 접속부(706)의 작업은 예를 들어 노스 브리지 및 사우스 브리지와 같은, 둘 이상의 별도의 구성 요소로 분할될 수 있다. 또한, 일부 실시형태에서, 시스템 메모리(704)와의 인터페이스와 같은, 데이터 상호 접속부(706)의 작업의 일부 또는 전부는 프로세서(들)(702A-N)에 직접 통합될 수 있다.
네트워크 인터페이스(708)는 제어기(700)와 제어기(700)에 연결된 다른 컴퓨터 시스템과 같은 다른 장치 간에 데이터가 교환될 수 있도록 구성될 수 있다. 다양한 실시형태에서, 네트워크 인터페이스(708)는, 예를 들어, 임의의 적합한 유형의 이더넷 네트워크와 같은 유선 또는 무선 범용 데이터 네트워크를 통해; 아날로그 음성 네트워크 또는 디지털 광섬유 통신 네트워크와 같은 통신/전화 네트워크를 통해; 광섬유 채널 SAN과 같은 스토리지 영역 네트워크를 통해, 또는 임의의 다른 적합한 유형의 네트워크 및/또는 프로토콜을 통해, 통신을 지원할 수 있다.
I/O 제어기(들)(710)는 일부 실시형태에서, 하나 이상의 디스플레이 단말기, 키보드, 키패드, 터치 스크린, 스캐닝 장치, 음성 또는 광학 인식 장치, 또는 하나 이상의 컴퓨터 시스템에 의해 데이터를 입력하거나 데이터를 검색하기 위해 적합한 임의의 다른 장치와의 연결을 가능하게 할 수 있다. 다수의 입력/출력 장치가 제어기(700)에 존재할 수 있거나, 제어기(700)의 다양한 노드를 통해 분산될 수 있다. 일부 실시형태에서, 유사한 I/O 장치는 제어기(700)와 분리될 수 있으며, 예를 들어 네트워크 인터페이스(708)를 통한, 유선 또는 무선 연결을 통해 제어기(700)와 상호 작용할 수 있다.
본원에 사용된 바와 같은 "실체적인" 및 "비-일시적"이라는 용어는 전파되는 전자기 신호를 배제하는 컴퓨터 판독 가능 저장 매체(또는 "메모리")를 기술하도록 의도된다; 그러나, "컴퓨터 판독 가능 매체 또는 메모리"라는 문구에 의해 포함되는 물리적 컴퓨터 판독 가능 저장 장치의 유형을 달리 제한하려는 의도가 아니다. 예를 들어, "비-일시적 컴퓨터 판독 가능 매체" 또는 "실체적인 메모리"라는 용어는 예를 들어, RAM을 포함하는, 반드시 정보를 영구적으로 저장할 필요는 없는 저장 장치의 유형을 포함하도록 의도된다. 비-일시적 형태의 실체적인 컴퓨터 액세스 가능 저장 매체에 저장된 프로그램 명령 및 데이터는, 네트워크 및/또는 무선 링크와 같은 통신 매체를 통해 전달될 수 있는 전기, 전자기, 또는 디지털 신호와 같은 신호 또는 전송 매체에 의해 이후에 전송될 수 있다.
도 7에 도시된 바와 같이, 메모리(704)는, 본원에서 설명된 특정 실시형태를 구현하도록 구성된 프로그램 명령(718), 및 프로그램 명령(718)에 의해 액세스 가능한 다양한 데이터를 포함하는 데이터 저장소(720)를 포함할 수 있다. 일 실시형태에서, 프로그램 명령(718)은 소프트웨어 요소를 포함할 수 있다. 예를 들어, 프로그램 명령(718)은 임의의 원하는 프로그래밍 언어, 스크립팅 언어, 또는 프로그래밍 언어 및/또는 스크립팅 언어의 조합을 사용하여, 다양한 실시형태로 구현될 수 있다. 데이터 저장소(720)는 예를 들어, 구조 목표를 위한 설정과 같은, 이들 실시형태에 사용될 수 있는 데이터를 포함할 수 있다. 다른 실시형태에서, 다른 또는 상이한 소프트웨어 요소 및 데이터가 포함될 수 있다.
당업자는 제어기(700)가 단지 예시적인 것일 뿐이며, 본원에서 설명된 개시물의 범위를 제한하려는 의도가 아님을 이해할 것이다. 특히, 컴퓨터 시스템 및 장치는 지시된 작업을 수행할 수 있는 하드웨어 또는 소프트웨어의 임의의 조합을 포함할 수 있다. 또한, 도시된 구성 요소에 의해 수행되는 작업은 일부 실시형태에서, 더 적은 수의 구성 요소에 의해 수행될 수 있거나, 추가적인 구성 요소에 걸쳐서 분산될 수 있다. 유사하게, 다른 실시형태에서, 예시된 구성 요소 중 일부의 작업은 수행되지 않을 수 있거나/수행되지 않을 수 있고, 다른 추가적인 작업이 이용 가능할 수 있다. 따라서, 본원에서 설명된 시스템 및 방법은 다른 컴퓨터 시스템 구성으로 구현될 수 있거나 실행될 수 있다.
본원에서 설명된 제어기(700)는 기판의 표면 상의 형상부의 윤곽 및 높이의 균일성을 포함하는 소자 구조 목표를 추가로 제어하도록 도 6의 실시형태에 따라 프로그래밍될 수 있다. 제어기(700)는 가스 선택, 챔버(110, 210, 310) 내의 가스 농도, 가스 압력, 가스 온도, 유체 유량, 기판 스핀 속도 등을 제어할 수 있는 소자 구조 목표를 제어할 수 있다.
본원에서 설명된 공정 및 방법의 실시형태는 상업용 제품에 포함하기 위한 반도체 기반 제품을 제조하기 위해 상업용 공정에 사용될 수 있다. 예를 들어, 도 8은 인쇄 회로 기판(PCB)을 포함하는 전기 장치(802)를 도시한다. 전기 장치(802)는 예를 들어, 컴퓨터, 컴퓨터 모니터, 텔레비전, 음성 증폭기, 카메라, 스마트폰 및 개인 휴대용 단말기, 태블릿 컴퓨팅 장치, 스마트 시계, 주문형 처리 장비, 센서 기기, 의료 기기 등을 포함하는, 다수의 상업적으로 입수 가능한 제품 중 하나일 수 있다. 당업자는 본 실시형태에 따라 제조된 장치가 임의의 특정 분야로 제한되지 않음을 인식할 것이다.
전기 장치(802)는 하나 이상의 PCB(804)를 포함할 수 있으며, PCB(804)는 칩 패키지(806)와 같은 하나 이상의 반도체 기반 전기 부품을 포함한다. 칩 패키지(806)는 그 위에 배치되는 도 5a 내지 도 5c에서 설명된 반도체 소자와 같은, 하나 이상의 형상부를 갖는 웨이퍼의 세그먼트화 칩을 포함할 수 있다. 칩은 예를 들어, 기판(102)을 포함할 수 있다. 칩은 그 위에 배치된 형상부의 보호를 위해 내구성 패키지로 패키징될 수 있다. 칩 패키지(806)는 칩 상의 특정 접점에 대한 외부 액세스를 제공하도록 구성된 하나 이상의 접점 핀을 더 포함할 수 있다.
유리하게는, 칩 패키지(806)의 칩 상에 배치된 형상부(406)의 크기 및 밀도는, 소자의 공정에 사용된 높은 갭 충전 스핀 코팅 공정의 사용으로 인해, 다른 기술로 제조된 소자에 비해 작을 수 있다. 또한, 설명된 방법은 이전의 제거 방법에 비해, 공정 동안 소자의 용이한 세척 및 습식 에칭을 가능하게 한다.
추가적인 장점 및 변형예는 당업자에게 용이하게 확인될 것이다. 따라서, 더 넓은 양태의 본 발명은 구체적인 세부 사항, 대표적인 장치 및 방법, 그리고 도시되어 설명된 예시적인 실시예로 제한되지 않는다. 따라서, 전반적인 본 발명의 개념의 범위를 벗어나지 않으면서, 그러한 세부 사항으로부터 변경이 이루어질 수 있다.

Claims (20)

  1. 방법으로서,
    기판 공정 장치에 기판을 수용하는 단계로서, 상기 기판은 상기 기판의 표면 상에 형성된 하나 이상의 물리적 형상부를 갖는, 단계;
    상기 기판의 상기 표면의 환경으로 가스를 유입시키는 단계;
    상기 기판의 상기 표면에 유체를 도포하는 단계로서, 상기 가스는 상기 기판의 상기 표면 상에 형성된 상기 하나 이상의 물리적 형상부에 대한 상기 유체의 분배를 촉진하는, 단계;
    소자 구조 목표를 달성하기 위해, 상기 유체의 분배와 관련된 하나 이상의 공정 파라미터를 제어하는 단계를 포함하는,
    방법.
  2. 제1항에 있어서,
    상기 기판의 상기 표면 위에 상기 유체를 스피닝하는 단계를 더 포함하는, 방법.
  3. 제1항에 있어서,
    상기 가스는 유기성인, 방법.
  4. 제3항에 있어서,
    상기 가스는 CxHy, CxHyFz, CxHyClz, 및 CxFyClz를 포함하는 그룹으로부터 선택되며, 여기서 x, y 및 z는 정수인, 방법.
  5. 제1항에 있어서,
    상기 유체는 유기 재료인, 방법.
  6. 제5항에 있어서,
    상기 유기 재료는 포토레지스트인, 방법.
  7. 제1항에 있어서,
    상기 기판의 상기 표면을 세척하는 단계를 더 포함하는, 방법.
  8. 제7항에 있어서,
    상기 유체는 물을 포함하는, 방법.
  9. 제7항에 있어서,
    상기 유체는 세척액인, 방법.
  10. 제7항에 있어서,
    상기 가스는 친수성인, 방법.
  11. 제1항에 있어서,
    습식 에칭액으로 상기 기판의 상기 표면을 에칭하는 단계를 더 포함하는, 방법.
  12. 제11항에 있어서,
    상기 유체는 습식 화학 에칭액을 포함하는, 방법.
  13. 제12항에 있어서,
    상기 습식 화학 에칭액 내에 분해되도록 상기 가스가 선택되는, 방법.
  14. 제1항에 있어서,
    상기 전체 챔버 내로 상기 가스를 분사하는 단계를 더 포함하는, 방법.
  15. 제1항에 있어서,
    상기 기판의 상기 표면을 따라 상기 가스를 분사하는 단계를 더 포함하는, 방법.
  16. 제1항에 있어서,
    상기 가스는 상기 유체의 증기를 포함하는, 방법.
  17. 제1항에 있어서,
    상기 하나 이상의 공정 파라미터를 제어하는 단계는 상기 기판의 표면의 가스 농도를 제어하는 단계를 포함하는, 방법.
  18. 제1항에 있어서,
    상기 하나 이상의 공정 파라미터를 제어하는 단계는 상기 챔버 내의 가스 압력을 제어하는 단계를 포함하는, 방법.
  19. 제1항에 있어서,
    상기 소자 구조 목표는 상기 기판의 상기 표면 상의 형상부의 윤곽 및 높이의 균일성을 포함하는, 방법.
  20. 방법으로서,
    기판 공정 장치에 기판을 수용하는 단계로서, 상기 기판은 상기 기판의 표면 상에 형성된 하나 이상의 물리적 형상부를 갖는, 단계;
    제1 유체 내에 분해될 수 있는 제1 가스를 식별하는 단계;
    상기 제1 가스가 상기 기판 상에 형성된 상기 물리적 형상부 사이의 공간을 충전하도록, 상기 기판의 상기 표면의 환경으로 상기 제1 가스를 유입시키는 단계;
    상기 기판의 상기 표면 상에 상기 제1 유체를 증착하는 단계를 포함하며,
    상기 제1 가스는 상기 제1 유체 내에 분해되어, 상기 기판 상에 형성된 상기 물리적 형상부 사이의 상기 공간에 남아 있는 가스 없이, 상기 제1 유체가 상기 기판 상에 형성된 상기 물리적 형상부 사이의 상기 공간을 충전하게 되는,
    방법.
KR1020207008379A 2017-09-29 2018-09-26 유체로 기판을 코팅하기 위한 방법 및 시스템 KR102433947B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762565864P 2017-09-29 2017-09-29
US62/565,864 2017-09-29
PCT/US2018/052853 WO2019067538A1 (en) 2017-09-29 2018-09-26 METHODS AND SYSTEMS FOR COATING A SUBSTRATE WITH A FLUID

Publications (2)

Publication Number Publication Date
KR20200049799A true KR20200049799A (ko) 2020-05-08
KR102433947B1 KR102433947B1 (ko) 2022-08-18

Family

ID=65898042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008379A KR102433947B1 (ko) 2017-09-29 2018-09-26 유체로 기판을 코팅하기 위한 방법 및 시스템

Country Status (5)

Country Link
US (1) US10707070B2 (ko)
JP (1) JP7074956B2 (ko)
KR (1) KR102433947B1 (ko)
TW (1) TWI746891B (ko)
WO (1) WO2019067538A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020226329A1 (ko) 2019-05-03 2020-11-12 주식회사 엘지화학 촉매점이 도입된 기능성 분리막, 그 제조 방법 및 이를 포함하는 리튬 이차전지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021091635A1 (en) * 2019-11-04 2021-05-14 Tokyo Electron Limited Methods and systems to monitor, control, and synchronize dispense systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519195A (ja) * 1998-07-02 2002-07-02 ミリポア・コーポレイション 固体表面を液状配合物で被覆する方法
JP2002343698A (ja) * 2001-05-14 2002-11-29 Toshiba Corp アルカリ液の製造方法，アルカリ液，パターン形成方法，レジスト膜の剥離方法，薬液塗布装置，基板処理方法，及び薬液供給方法
US20080146801A1 (en) * 2003-09-18 2008-06-19 Nec Lcd Technologies, Ltd. Method of processing substrate and chemical used in the same
US20150123300A1 (en) * 2013-11-06 2015-05-07 Canon Kabushiki Kaisha Method for determining pattern of mold for imprint, imprint method, and apparatus
JP2016058665A (ja) * 2014-09-12 2016-04-21 株式会社Ｓｃｒｅｅｎホールディングス 基板洗浄方法および基板洗浄装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210840A (ja) * 1984-03-06 1985-10-23 Fujitsu Ltd スピン処理装置
KR101127294B1 (ko) 2003-02-14 2012-03-30 어플라이드 머티어리얼스, 인코포레이티드 수소-함유 라디칼을 이용한 자연 산화물 세정
US7250374B2 (en) 2004-06-30 2007-07-31 Tokyo Electron Limited System and method for processing a substrate using supercritical carbon dioxide processing
KR100839349B1 (ko) * 2005-06-28 2008-06-19 삼성전자주식회사 포토레지스트 처리 방법 및 포토레지스트의 제거 방법.
US20070031609A1 (en) * 2005-07-29 2007-02-08 Ajay Kumar Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
KR100685598B1 (ko) * 2005-12-30 2007-02-22 주식회사 하이닉스반도체 이온주입용 마스크 패턴 형성 방법
JP5128421B2 (ja) * 2008-09-04 2013-01-23 東京エレクトロン株式会社 プラズマ処理方法およびレジストパターンの改質方法
NL2003875A (en) * 2009-02-04 2010-08-05 Asml Netherlands Bv Imprint lithography method and apparatus.
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US9653327B2 (en) * 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
WO2013086149A1 (en) * 2011-12-07 2013-06-13 The Trustees Of Princeton University Scaffolds for tissues and uses thereof
JP5726807B2 (ja) * 2012-04-24 2015-06-03 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
JP6391524B2 (ja) * 2015-03-31 2018-09-19 株式会社Ｓｃｒｅｅｎホールディングス 脱酸素装置および基板処理装置
US10355257B2 (en) * 2017-05-16 2019-07-16 Cornell University Hybrid separators and the manufacture thereof
US10890843B2 (en) * 2017-07-28 2021-01-12 Tokyo Electron Limited Fast imprint lithography

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002519195A (ja) * 1998-07-02 2002-07-02 ミリポア・コーポレイション 固体表面を液状配合物で被覆する方法
US6428852B1 (en) * 1998-07-02 2002-08-06 Mykrolis Corporation Process for coating a solid surface with a liquid composition
JP2002343698A (ja) * 2001-05-14 2002-11-29 Toshiba Corp アルカリ液の製造方法，アルカリ液，パターン形成方法，レジスト膜の剥離方法，薬液塗布装置，基板処理方法，及び薬液供給方法
US20080146801A1 (en) * 2003-09-18 2008-06-19 Nec Lcd Technologies, Ltd. Method of processing substrate and chemical used in the same
US20150123300A1 (en) * 2013-11-06 2015-05-07 Canon Kabushiki Kaisha Method for determining pattern of mold for imprint, imprint method, and apparatus
JP2016058665A (ja) * 2014-09-12 2016-04-21 株式会社Ｓｃｒｅｅｎホールディングス 基板洗浄方法および基板洗浄装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020226329A1 (ko) 2019-05-03 2020-11-12 주식회사 엘지화학 촉매점이 도입된 기능성 분리막, 그 제조 방법 및 이를 포함하는 리튬 이차전지

Also Published As

Publication number Publication date
JP7074956B2 (ja) 2022-05-25
JP2021501986A (ja) 2021-01-21
TW201929038A (zh) 2019-07-16
KR102433947B1 (ko) 2022-08-18
TWI746891B (zh) 2021-11-21
US20190103268A1 (en) 2019-04-04
US10707070B2 (en) 2020-07-07
WO2019067538A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
TWI698906B (zh) 基板處理方法以及基板處理裝置
US11413662B2 (en) Substrate cleaning apparatus and substrate cleaning method
KR101422621B1 (ko) 화학 물질 분사 방법 및 장치
US20060266389A1 (en) Method and apparatus for wafer cleaning
US20060240661A1 (en) Method of preventing damage to porous low-K materials during resist stripping
JP5771035B2 (ja) 基板処理方法および基板処理装置
JP7454773B2 (ja) 自己律速型で有限溶解度の反応を使用した湿式原子層エッチングのための処理システム及びプラットフォーム
TWI584370B (zh) A substrate processing method, a substrate processing apparatus, and a memory medium
KR102433947B1 (ko) 유체로 기판을 코팅하기 위한 방법 및 시스템
WO2015147237A1 (ja) 基板処理装置および基板処理方法
KR20180112063A (ko) 선택적 SiARC 제거
TWI804635B (zh) 基板洗淨方法、基板洗淨系統及記憶媒體
KR102075244B1 (ko) 기판 처리 방법 및 기판 처리 장치
US11919051B2 (en) Substrate cleaning apparatus and substrate cleaning method
KR20210137178A (ko) 기판 처리 방법 및 기판 처리 장치
US10395942B2 (en) Etching device, substrate processing apparatus, etching method and substrate processing method
JPH1041261A (ja) 基板処理装置および方法
KR20150000671A (ko) 기판 세정장치
JP2020155709A (ja) 基板処理装置、基板処理方法および半導体製造方法
JP7201494B2 (ja) 基板処理方法および基板処理装置
US9299593B2 (en) Semiconductor device cleaning method and apparatus
JP7013309B2 (ja) 基板処理方法および基板処理装置
JP2001038310A (ja) 枚葉式薬液洗浄方法および装置
KR20080021307A (ko) 반도체 소자 제조장비에서의 아이피에이 베이퍼 생성장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant