KR20200049605A - 적층체, 도통 체크 방법 및 전자 디바이스의 제조 방법 - Google Patents

적층체, 도통 체크 방법 및 전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20200049605A
KR20200049605A KR1020190133988A KR20190133988A KR20200049605A KR 20200049605 A KR20200049605 A KR 20200049605A KR 1020190133988 A KR1020190133988 A KR 1020190133988A KR 20190133988 A KR20190133988 A KR 20190133988A KR 20200049605 A KR20200049605 A KR 20200049605A
Authority
KR
South Korea
Prior art keywords
substrate
main surface
electronic device
laminate
resin layer
Prior art date
Application number
KR1020190133988A
Other languages
English (en)
Inventor
유이치 히노
Original Assignee
에이지씨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이지씨 가부시키가이샤 filed Critical 에이지씨 가부시키가이샤
Publication of KR20200049605A publication Critical patent/KR20200049605A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/283—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysiloxanes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays

Landscapes

  • Laminated Bodies (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유리제의 지지 기재와, 상기 지지 기재 상에 배치되는 폴리이미드 수지 기판을 구비하고, 상기 폴리이미드 수지 기판은, 상기 지지 기재측의 제 1 주면과, 상기 제 1 주면과는 반대측의 제 2 주면과, 상기 제 1 주면과 상기 제 2 주면에 접속하는 단면을 갖고, 상기 단면의 적어도 일부가, 상기 제 2 주면으로부터 상기 제 1 주면을 향함에 따라 돌출되는 경사면인, 적층체가 제공된다. 본 발명의 적층체에 의해, 폴리이미드 수지 기판 상에 형성되는 전자 디바이스용 부재의 도통 체크를 양호한 정밀도로 실시할 수 있다.

Description

적층체, 도통 체크 방법 및 전자 디바이스의 제조 방법{LAMINATE, METHOD FOR CHECKING CONDUCTION, AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은, 적층체, 도통 체크 방법 및 전자 디바이스의 제조 방법에 관한 것이다.
태양 전지 (PV) ; 액정 패널 (LCD) ; 유기 EL 패널 (OLED) ; 전자파, X 선, 자외선, 가시광선, 적외선 등을 감지하는 수신 센서 패널 ; 등의 전자 디바이스의 박형화, 경량화가 진행되고 있다. 그에 수반하여, 전자 디바이스에 사용하는 폴리이미드 수지 기판 등의 기판의 박판화도 진행되고 있다. 박판화에 의해 기판의 강도가 부족하면, 기판의 핸들링성이 저하되어, 기판 상에 전자 디바이스용 부재를 형성하는 공정 (부재 형성 공정) 등에 있어서 문제가 발생하는 경우가 있다.
그래서, 최근에는, 기판의 핸들링성을 양호하게 하기 위해, 지지 기재 상에 폴리이미드 수지 기판을 배치한 적층체를 사용하는 기술이 제안되어 있다 (특허문헌 1). 이 기술에 있어서는, 적층체의 폴리이미드 수지 기판 상에 전자 디바이스용 부재를 형성하고, 그 후, 전자 디바이스용 부재가 형성된 폴리이미드 수지 기판 (즉, 전자 디바이스) 을 분리한다.
일본 공개특허공보 2015-104843호
본 발명자는, 지지 기재 상에 폴리이미드 수지 기판이 배치된 적층체를 사용하여 전자 디바이스를 제조하는 도중 과정에 있어서, 전자 디바이스용 부재가 정상적으로 작동하는지의 여부를 확인하기 위해서, 도통 체크를 실시하였다.
보다 구체적으로는, 폴리이미드 수지 기판 상의 전자 디바이스용 부재로부터 외부로 연장되는 배선을 스퍼터에 의해 형성하고, 테스터를 사용하여, 도통 체크를 실시하였다.
그 결과, 본 발명자는, 스퍼터에 의해 형성되는 배선이 폴리이미드 수지 기판의 단면 (端面) 에 있어서 얇아지거나 단선되거나 하기 쉬워지는 것, 및 그것에 의해, 도통 체크가 정확하게 실시되지 않아, 정밀도가 불충분한 경우가 있는 것을 알아냈다.
그래서, 본 발명은, 폴리이미드 수지 기판 상에 형성되는 전자 디바이스용 부재의 도통 체크를 양호한 정밀도로 실시할 수 있는 적층체를 제공하는 것을 목적으로 한다.
또한 본 발명은, 상기 적층체를 사용한 도통 체크 방법 및 전자 디바이스의 제조 방법을 제공하는 것도 목적으로 한다.
본 발명자들은, 예의 검토한 결과, 이하의 구성에 의해 상기 목적을 달성할 수 있는 것을 알아냈다.
[1] 유리제의 지지 기재와, 상기 지지 기재 상에 배치되는 폴리이미드 수지 기판을 구비하고, 상기 폴리이미드 수지 기판은, 상기 지지 기재측의 제 1 주면과, 상기 제 1 주면과는 반대측의 제 2 주면과, 상기 제 1 주면과 상기 제 2 주면에 접속하는 단면을 갖고, 상기 단면의 적어도 일부가, 상기 제 2 주면으로부터 상기 제 1 주면을 향함에 따라 돌출되는 경사면인, 적층체.
[2] 상기 경사면과, 상기 제 1 주면이 이루는 각도가, 10°이상인, 상기 [1] 에 기재된 적층체.
[3] 상기 지지 기재의 두께가, 0.3 ㎜ 이상인, 상기 [1] 또는 [2] 에 기재된 적층체.
[4] 상기 지지 기재와 상기 폴리이미드 수지 기판 사이에, 추가로 실리콘 수지층을 구비하는, 상기 [1] ∼ [3] 중 어느 하나에 기재된 적층체.
[5] 상기 [1] ∼ [4] 중 어느 하나에 기재된 적층체의 상기 폴리이미드 수지 기판의 상기 제 2 주면 상에 전자 디바이스용 부재를 형성하는 공정과, 상기 전자 디바이스용 부재로부터 외부로 연장되는 배선을 스퍼터 또는 증착에 의해 형성하는 공정과, 상기 배선을 테스터에 접속하고, 상기 전자 디바이스용 부재의 도통 체크를 실시하는 공정을 구비하고, 상기 배선은, 상기 전자 디바이스용 부재로부터 연장되고, 상기 폴리이미드 수지 기판의 상기 제 2 주면, 상기 폴리이미드 수지 기판의 상기 경사면 및 상기 지지 기재의 표면을 따라 형성되는, 도통 체크 방법.
[6] 상기 [1] ∼ [4] 중 어느 하나에 기재된 적층체의 상기 폴리이미드 수지 기판의 상기 제 2 주면 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재가 부착된 적층체를 얻는 부재 형성 공정과, 상기 전자 디바이스용 부재가 부착된 적층체로부터, 상기 폴리이미드 수지 기판 및 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는 전자 디바이스의 제조 방법.
본 발명에 의하면, 폴리이미드 수지 기판 상에 형성되는 전자 디바이스용 부재의 도통 체크를 양호한 정밀도로 실시할 수 있는 적층체를 제공할 수 있다.
또한 본 발명에 의하면, 상기 적층체를 사용한 도통 체크 방법 및 전자 디바이스의 제조 방법을 제공할 수도 있다.
도 1 은, 제 1 실시형태의 적층체를 모식적으로 나타내는 단면도이다.
도 2 는, 도통 체크의 일례를 나타내는 단면도이다.
도 3 은, 도통 체크의 다른 일례를 나타내는 단면도이다.
도 4 는, 제 2 실시형태의 적층체를 모식적으로 나타내는 단면도이다.
도 5 는, 폴리이미드 수지 기판의 단부를 확대하여 나타내는 단면도이다.
도 6 은, 부재 형성 공정을 모식적으로 나타내는 단면도이다.
도 7 은, 분리 공정을 모식적으로 나타내는 단면도이다.
이하, 본 발명의 실시형태에 대해 도면을 참조하여 설명한다. 단, 본 발명은, 이하의 실시형태에 제한되지 않고, 본 발명의 범위를 일탈하지 않으며, 이하의 실시형태에 여러 가지의 변형 및 치환을 더할 수 있다.
＜적층체＞
(제 1 실시형태)
도 1 은, 제 1 실시형태의 적층체 (10) 를 모식적으로 나타내는 단면도이다.
제 1 실시형태의 적층체 (10) 는, 유리제의 지지 기재 (12) 및 지지 기재 (12) 상에 배치되는 폴리이미드 수지 기판 (16) (이하, 간단히「기판 (16)」이라고 기재하는 경우가 있다) 을 구비한다.
기판 (16) 은, 지지 기재 (12) 측의 제 1 주면 (16a), 제 1 주면 (16a) 과는 반대측의 제 2 주면 (16b) 및 제 1 주면 (16a) 과 제 2 주면 (16b) 에 접속하는 단면 (16c) 을 갖는다.
기판 (16) 의 단면 (16c) 의 적어도 일부는, 제 2 주면 (16b) 으로부터 제 1 주면 (16a) 을 향함에 따라 돌출되는 경사면 (16d) 이다.
제 1 실시형태의 적층체 (10) 에 있어서는, 기판 (16) 의 제 1 주면 (16a) 이, 지지 기재 (12) 에 접한다. 지지 기재 (12) 는, 기판 (16) 을 보강하는 보강판으로서 기능한다. 제 1 실시형태의 적층체 (10) 에, 지지 기재 (12) 와 기판 (16) 을 박리하는 방향의 응력을 가하면, 지지 기재 (12) 와 기판 (16) 으로 분리된다.
자세한 것은 후술하지만, 적층체 (10) 의 기판 (16) 의 제 2 주면 (16b) 상에, 전자 디바이스용 부재를 형성하고, 그 후, 전자 디바이스용 부재가 형성된 기판 (16) (즉, 전자 디바이스) 을 분리한다. 이렇게 하여, 전자 디바이스를 제조한다.
전자 디바이스를 제조하는 도중 과정에 있어서, 전자 디바이스용 부재가 정상적으로 작동하는지의 여부를 확인하기 위해서, 도통 체크를 실시한다.
도 2 는, 도통 체크의 일례를 나타내는 단면도이다. 먼저, 기판 (16) 의 제 2 주면 (16b) 상에, 전자 디바이스용 부재 (20) 를 형성한다. 이어서, 전자 디바이스용 부재 (20) 로부터 외부로 연장되는 배선 (40) 을, 스퍼터 ; CVD (chemical vapor deposition) 등의 증착 ; 등 (이하, 이들을 통합하여「스퍼터 등」이라고도 한다) 에 의해 형성한다. 스퍼터 등은 스퍼터 또는 증착이 바람직하다. 배선 (40) 은, 예를 들어, 도전성을 갖는 금속으로 이루어진다.
배선 (40) 은, 보다 상세하게는, 도 2 에 나타내는 바와 같이, 전자 디바이스용 부재 (20) 로부터 연장되어, 기판 (16) 의 제 2 주면 (16b), 경사면 (16d) 및 지지 기재 (12) 의 표면을 따라 형성된다. 배선 (40) 을, 도시하지 않은 테스터에 접속하고, 전자 디바이스용 부재 (20) 의 도통 체크를 실시한다.
그런데, 기판 (16) 의 단면 (16c) 이 경사져 있지 않은 수직면이고, 또한, 이 수직면을 따라 배선 (40) 을 스퍼터 등에 의해 형성하는 경우가 있다.
도 3 은, 도통 체크의 다른 일례를 나타내는 단면도이다. 도 3 에 나타내는 바와 같이, 수직면인 단면 (16c) 을 따라, 배선 (40) 을 스퍼터 등에 의해 형성하는 경우가 있다. 이 경우, 도 3 에 나타내는 바와 같이, 수직면인 단면 (16c) 에 대해서는, 배선 (40) 이 부착되기 어려워, 배선 (40) 이 부분적으로 얇아지거나 단선되거나 하기 쉽다. 배선 (40) 이 부분적으로 얇아지거나 단선되거나 한 상태에 있어서는, 전자 디바이스용 부재 (20) 의 도통 체크가 정확하게 실시되지 않아, 정밀도가 불충분해지는 경우가 있다.
그러나, 도 2 에 기초하여 설명한 바와 같이, 제 1 실시형태에 있어서는, 배선 (40) 은, 수직면이 아닌 경사면 (16d) 을 따라 형성되므로, 부분적으로 얇아지거나 단선되거나 하기 어렵다. 이 때문에, 전자 디바이스용 부재 (20) 의 도통 체크는 정확하게 실시되고, 정밀도는 양호해진다.
기판 (16) 의 형상 (주면의 형상) 이 사각형상인 경우, 4 개 있는 단면 (16c) 모두가 경사면 (16d) 인 것이 바람직하다. 이로써, 어느 경사면 (16d) 에 배선 (40) 을 형성하는 경우라도, 도통 체크의 정밀도가 양호해진다.
(제 2 실시형태)
도 4 는, 제 2 실시형태의 적층체 (10) 를 모식적으로 나타내는 단면도이다. 제 1 실시형태와 동일한 부분에 대해서는, 동일한 부호로 나타내고, 설명도 생략한다 (이하, 동일).
제 2 실시형태의 적층체 (10) 는, 지지 기재 (12) 와, 실리콘 수지층 (14) 과, 기판 (16) 을 이 순서로 구비한다. 바꾸어 말하면, 제 2 실시형태의 적층체 (10) 는, 지지 기재 (12) 와 기판 (16) 사이에, 추가로 실리콘 수지층 (14) 을 구비한다. 실리콘 수지층 (14) 은, 일방의 면 (제 1 주면 (14a)) 이 지지 기재 (12) 에 접하고, 타방의 면 (제 2 주면 (14b)) 이 기판 (16) 의 제 1 주면 (16a) 에 접한다.
이하, 실리콘 수지층 (14) 을 갖는 적층체 (10) 에 대해 언급하는 경우에는, 특별히 언급이 없는 한, 제 2 실시형태의 적층체 (10) 를 의미한다.
제 2 실시형태의 적층체 (10) 에 있어서도, 기판 (16) 의 단면 (16c) 의 적어도 일부는, 제 2 주면 (16b) 으로부터 제 1 주면 (16a) 을 향함에 따라 돌출되는 경사면 (16d) 이다.
도 4 에 나타내는 바와 같이, 실리콘 수지층 (14) 의 단면에 대해서도, 기판 (16) 의 경사면 (16d) 과 연속하는 단면인 경우에는, 경사면 (16d) 과 마찬가지로 경사진 경사면 (14d) 인 것이 바람직하다.
제 2 실시형태에 있어서도, 배선 (40) 은, 수직면이 아닌 경사면 (16d) 을 따라 형성되므로, 부분적으로 얇아지거나 단선되거나 하기 어렵다. 이 때문에, 전자 디바이스용 부재 (20) 의 도통 체크는 정확하게 실시되고, 정밀도는 양호해진다.
제 2 실시형태의 적층체 (10) 에 있어서는, 지지 기재 (12) 및 실리콘 수지층 (14) 으로 이루어지는 2 층 부분 (이하,「실리콘 수지층이 부착된 지지 기재 (18)」라고도 한다) 은, 기판 (16) 을 보강하는 보강판으로서 기능한다.
적층체 (10) 에 가열 처리가 실시됨으로써, 실리콘 수지층 (14) 과 기판 (16) 사이의 박리 강도보다, 지지 기재 (12) 와 실리콘 수지층 (14) 사이의 박리 강도 쪽이 커지는 것이 바람직하다. 이것은, 가열 처리에 의해, 지지 기재 (12) 의 하이드록시기와 실리콘 수지층 (14) 의 하이드록시기가 결합하는 것 등에 의해 발생할 수 있다.
그 결과, 지지 기재 (12) 와 기판 (16) 을 박리하는 방향의 응력이 가해지면, 실리콘 수지층 (14) 과 기판 (16) 사이에서 박리된다.
(경사면의 각도)
도 5 는, 폴리이미드 수지 기판 (16) 의 단부를 확대하여 나타내는 단면도이다. 기판 (16) 에 있어서, 경사면 (16d) 과 제 1 주면 (16a) 이 이루는 각도 (θ1) 는, 경사면 (16d) 은 수직면은 아닌 점에서, 당연히 90°미만이다.
한편, 경사면 (16d) 의 각도 (θ1) 가 예각을 넘으면, 지지 기재 (12) 로부터 기판 (16) 을 분리할 때에 (실리콘 수지층 (14) 을 갖는 경우에는 실리콘 수지층 (14) 으로부터 기판 (16) 을 분리할 때에), 지지 기재 (12) 와 기판 (16) 사이에 (실리콘 수지층 (14) 을 갖는 경우에는 실리콘 수지층 (14) 과 기판 (16) 사이에), 예리한 칼날상인 것을 찔러 넣기 어려운 경우가 있다. 이 때문에, 지지 기재 (12) 와 기판 (16) 사이에 (실리콘 수지층 (14) 을 갖는 경우에는 실리콘 수지층 (14) 과 기판 (16) 사이에) 예리한 칼날상인 것을 찔러 넣기 쉬워, 박리성이 우수하다는 이유로부터, 경사면 (16d) 과 제 1 주면 (16a) 이 이루는 각도 (θ1) 는, 10°이상이 바람직하고, 30°이상이 보다 바람직하고, 50°이상이 더욱 바람직하다.
또한, 기판 (16) 의 경사면 (16d) 은, 칼날을 사용하여 기판 (16) 을 절단하여 형성되는 절단면인 것이 바람직하다. 이 경우, 예를 들어, 도포액이 평면 상에서 퍼져 형성되는 면과 비교하여, 상기 각도가 얻어지기 쉽다.
기판 (16) 에 있어서의, 경사면 (16d) 과 제 1 주면 (16a) 이 이루는 각도 (θ1) 는, 미타카코키 주식회사 제조의 비접촉 표면 성상 측정 장치「PF-60」을 사용하여, 기판 (16) 의 단면 형상으로부터 구한다. 보다 상세하게는, 도 5 에 나타내는 바와 같이, 기판 (16) 의 단면도로부터, 선분 AB 의 길이 및 선분 AC 의 길이를 측정하고, 하기 식으로부터, 각도 (θ1) 를 산출한다.
θ1 = arctan(AC/AB)
또한, 실리콘 수지층 (14) 의 경사면 (14d) 은, 도 5 에 나타내는 바와 같이, 기판 (16) 의 경사면 (16d) 과 연속한 면인 것이 바람직하다. 이 때, 실리콘 수지층 (14) 에 있어서, 경사면 (14d) 과 제 1 주면 (14a) 이 이루는 각도 (θ2) 는, 경사면 (16d) 과 제 1 주면 (16a) 이 이루는 각도 (θ1) 와 동일한 것이 바람직하다. 각도 (θ2) 의 측정 방법은, 각도 (θ1) 와 동일하다.
이하에서는, 먼저, 적층체 (10) 를 구성하는 각 층 (지지 기재 (12), 기판 (16), 실리콘 수지층 (14)) 에 대해 상세히 서술하고, 그 후, 적층체 (10) 의 제조 방법에 대해 상세히 서술한다.
＜지지 기재＞
지지 기재 (12) 는, 기판 (16) 을 지지하여 보강하는 부재이며, 예를 들어, 유리판이다.
지지 기재 (12) 는, 유리제인 점에서 표면에 하이드록시기를 갖는다.
유리의 종류는 특별히 제한되지 않지만, 무알칼리 붕규산 유리, 붕규산 유리, 소다라임 유리, 고실리카 유리, 그 밖의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로는, 산화물 환산에 의한 산화규소의 함유량이 40 ∼ 90 질량％ 인 유리가 바람직하다.
유리판으로서, 보다 구체적으로는, 무알칼리 붕규산 유리로 이루어지는 유리판 (AGC 주식회사 제조 상품명「AN100」) 을 들 수 있다.
유리판의 제조 방법은 특별히 제한되지 않고, 통상적으로 유리 원료를 용융하고, 용융 유리를 판상으로 성형하여 얻어진다. 이와 같은 성형 방법은, 일반적인 것이어도 되고, 예를 들어, 플로트법, 퓨전법, 슬롯 다운 드로법 등을 들 수 있다.
지지 기재 (12) 의 두께는, 기판 (16) 보다 두꺼워도 되고, 얇아도 된다. 적층체 (10) 의 취급성의 점에서는, 지지 기재 (12) 의 두께는 기판 (16) 보다 두꺼운 것이 바람직하다.
지지 기재 (12) 는, 플렉시블이 아닌 것이 바람직하다. 그 때문에, 지지 기재 (12) 의 두께는, 0.3 ㎜ 이상이 바람직하고, 0.5 ㎜ 이상이 보다 바람직하다.
한편, 지지 기재 (12) 의 두께는, 1.0 ㎜ 이하가 바람직하다.
＜기판 (폴리이미드 수지 기판)＞
기판 (16) 은, 폴리이미드 수지 기판이다.
폴리이미드 수지 기판은, 폴리이미드 수지로 이루어지는 기판이며, 예를 들어, 폴리이미드 필름이 사용되고, 그 시판품으로는, 토요보 주식회사 제조의「제노막스」, 우베 흥산 주식회사 제조의「유피렉스 25S」등을 들 수 있다.
폴리이미드 수지 기판 상에 전자 디바이스의 고정세한 배선 등을 형성하기 위해서, 폴리이미드 수지 기판의 표면은 평활한 것이 바람직하다. 구체적으로는, 폴리이미드 수지 기판의 표면 조도 Ra 는, 50 ㎚ 이하가 바람직하고, 30 ㎚ 이하가 보다 바람직하고, 10 ㎚ 이하가 더욱 바람직하다.
폴리이미드 수지 기판의 두께는, 제조 공정에서의 핸들링성의 관점에서, 1 ㎛ 이상이 바람직하고, 5 ㎛ 이상이 보다 바람직하고, 10 ㎛ 이상이 더욱 바람직하다. 유연성의 관점에서는, 1 ㎜ 이하가 바람직하고, 0.2 ㎜ 이하가 보다 바람직하다.
폴리이미드 수지 기판의 열팽창 계수는, 전자 디바이스나 지지 기재와의 열팽창 계수차가 작은 쪽이 가열 후 또는 냉각 후의 적층체의 휨을 억제할 수 있기 때문에 바람직하다. 구체적으로는, 폴리이미드 수지 기판과 지지 기재의 열팽창 계수의 차는, 0 ∼ 90 × 10-6/℃ 가 바람직하고, 0 ∼ 30 × 10-6/℃ 가 보다 바람직하다.
기판 (16) 의 면적 (제 1 주면 (16a) 및 제 2 주면 (16b) 의 면적) 은, 특별히 제한되지 않지만, 전자 디바이스의 생산성의 점에서, 300 ㎠ 이상이 바람직하다.
기판 (16) 의 형상도 특별히 제한되지 않아, 사각형상이어도 되고, 원형상이어도 된다. 기판 (16) 에는, 오리엔테이션 플랫 (이른바 오리푸라. 기판의 외주에 형성된 평탄 부분) 이나, 노치 (기판의 외주 가장자리에 형성된 하나 또는 그 이상의 V 형의 절결) 가 형성되어 있어도 된다.
단, 상기 서술한 바와 같이, 기판 (16) 의 단면 (16c) 의 적어도 일부는, 제 2 주면 (16b) 으로부터 제 1 주면 (16a) 을 향함에 따라 돌출되는 경사면 (16d) 이다. 단면 (16c) 의 전부가 경사면 (16d) 인 것이 바람직하다.
기판 (16) 에 있어서, 경사면 (16d) 과 제 1 주면 (16a) 이 이루는 각도에 대해서도, 상기 서술한 바와 같다.
＜실리콘 수지층＞
실리콘 수지층 (14) 은, 주로, 실리콘 수지로 이루어진다. 실리콘 수지의 구조는 특별히 제한되지 않는다. 실리콘 수지는, 통상적으로 경화 처리에 의해 실리콘 수지가 될 수 있는 경화성 실리콘을 경화 (가교 경화) 하여 얻어진다.
경화성 실리콘은, 그 경화 기구에 의해 축합 반응형 실리콘, 부가 반응형 실리콘, 자외선 경화형 실리콘 및 전자선 경화형 실리콘으로 분류되지만, 모두 사용할 수 있다. 경화성 실리콘의 중량 평균 분자량 (Mw) 은, 5,000 ∼ 60,000 이 바람직하고, 5,000 ∼ 30,000 이 보다 바람직하다.
실리콘 수지층 (14) 의 제조 방법으로는, 기판 (16) 의 제 1 주면 (16a) 에 상기 실리콘 수지가 되는 경화성 실리콘을 포함하는 경화성 조성물을 도포하고, 필요에 따라 용매를 제거하고, 도막을 형성하고, 도막 중의 경화성 실리콘을 경화시켜, 실리콘 수지층 (14) 으로 하는 것이 바람직하다.
경화성 조성물은, 경화성 실리콘 외에, 용매, 백금 촉매 (경화성 실리콘으로서 부가 반응형 실리콘을 사용하는 경우), 레벨링제, 금속 화합물 등을 포함하고 있어도 된다. 금속 화합물에 포함되는 금속 원소로는, 3d 천이 금속, 4d 천이 금속, 란타노이드계 금속, 비스무트 (Bi), 알루미늄 (Al) 및 주석 (Sn) 등을 들 수 있다. 금속 화합물의 함유량은, 특별히 제한되지 않고, 적절히 조정된다.
실리콘 수지층 (14) 은, 하이드록시기를 갖는 것이 바람직하다. 실리콘 수지층 (14) 의 실리콘 수지를 구성하는 Si-O-Si 결합의 일부가 끊어져, 하이드록시기가 나타날 수 있다. 또, 축합 반응형 실리콘을 사용하는 경우에는, 그 하이드록시기가, 실리콘 수지층 (14) 의 하이드록시기가 될 수 있다.
실리콘 수지층 (14) 의 두께는, 100 ㎛ 이하가 바람직하고, 50 ㎛ 이하가 보다 바람직하고, 30 ㎛ 이하가 더욱 바람직하다. 한편, 실리콘 수지층 (14) 의 두께는, 1 ㎛ 초과가 바람직하고, 4 ㎛ 이상이 보다 바람직하다. 상기 두께는, 5 점 이상의 임의의 위치에 있어서의 실리콘 수지층 (14) 의 두께를 접촉식 막두께 측정 장치로 측정하고, 그것들을 산술 평균한 것이다.
그리고, 상기 서술한 바와 같이, 실리콘 수지층 (14) 의 단면에 대해서도, 기판 (16) 의 경사면 (16d) 과 연속하는 단면인 경우에는, 경사면 (16d) 과 마찬가지로 경사진 경사면인 것이 바람직하다.
＜제 1 실시형태의 적층체의 제조 방법＞
제 1 실시형태의 적층체 (10) 를 제조하는 방법은, 지지 기재 (12) 의 표면 상에, 기판 (16) 을 적층시키는 방법이 바람직하다.
이 때, 예를 들어, 지지 기재 (12) 상에 기판 (16) 을 적층시키고 나서, 지지 기재 (12) 상의 기판 (16) 의 단부를 비스듬하게 절단 (칼날을 기울여 절단) 함으로써, 기판 (16) 의 경사면 (16d) 을 형성한다 (양태 A). 양태 A 의 경우, 지지 기재 (12) 에 고정된 상태로 기판 (16) 을 절단하기 때문에, 양호한 치수 정밀도를 얻기 쉽다.
또, 미리 기판 (16) 에 경사면 (16d) 을 형성해 두고, 경사면 (16d) 이 형성된 기판 (16) 을, 지지 기재 (12) 의 표면 상에 적층시켜도 된다 (양태 B). 양태 B 의 경우, 절단한 기판 (16) 의 단재 (사재 (捨材)) 를 처리하는 공정을 도중에 형성할 필요가 없기 때문에, 시간적인 제약을 잘 받지 않는다.
또한, 양태 A 라도 양태 B 라도, 지지 기재 (12) 에 기판 (16) 을 적층시키기 전에, 지지 기재 (12) 의 표면 상에 공지된 실란 커플링제를 도포하고, 그 후, 실란 커플링제가 도포된 지지 기재 (12) 의 표면 상에 기판 (16) 을 적층할 수 있다.
＜제 2 실시형태의 적층체의 제조 방법＞
제 2 실시형태의 적층체 (10) 를 제조하는 방법은, 기판 (16) 의 제 1 주면 (16a) 에 실리콘 수지층 (14) 을 형성하는 방법이 바람직하다.
구체적으로는, 경화성 실리콘을 포함하는 경화성 조성물을 기판 (16) 의 제 1 주면 (16a) 에 도포하고, 얻어진 도막에 대해 경화 처리를 실시하여 실리콘 수지층 (14) 을 얻은 후, 실리콘 수지층 (14) 의 표면에 지지 기재 (12) 를 적층하여, 적층체 (10) 를 제조하는 방법이 바람직하다.
보다 상세하게는, 제 2 실시형태의 적층체 (10) 를 제조하는 방법은, 경화성 실리콘의 층을 기판 (16) 의 제 1 주면 (16a) 에 형성하고, 기판 (16) 의 제 1 주면 (16a) 에 실리콘 수지층 (14) 을 형성하는 공정 (수지층 형성 공정) 과, 실리콘 수지층 (14) 의 표면에 지지 기재 (12) 를 적층하여 적층체 (10) 를 얻는 공정 (적층 공정) 을 적어도 갖는다.
이하, 상기 각 공정의 순서에 대해 상세히 서술한다.
(수지층 형성 공정)
수지층 형성 공정은, 경화성 실리콘의 층을 기판 (16) 의 제 1 주면 (16a) 에 형성하고, 기판 (16) 의 제 1 주면 (16a) 에 실리콘 수지층 (14) 을 형성하는 공정이다. 본 공정에 의해, 기판 (16) 과 실리콘 수지층 (14) 을 이 순서로 구비하는 실리콘 수지층이 부착된 기판이 얻어진다.
실리콘 수지층이 부착된 기판은, 롤상으로 감은 기판 (16) 의 제 1 주면 (16a) 에 실리콘 수지층 (14) 을 형성하고 나서 다시 롤상으로 권취하는, 이른바 롤 투 롤 (Roll to Roll) 방식에 의한 제조가 가능하고, 생산 효율이 우수하다.
본 공정에 있어서, 기판 (16) 의 제 1 주면 (16a) 에 경화성 실리콘의 층을 형성하기 위해서는, 상기 서술한 경화성 조성물을, 기판 (16) 의 제 1 주면 (16a) 에 도포한다. 이어서, 경화성 실리콘의 층에 대해 경화 처리를 실시함으로써 경화층을 형성하는 것이 바람직하다.
기판 (16) 의 제 1 주면 (16a) 에 경화성 조성물을 도포하는 방법은 특별히 제한되지 않고, 공지된 방법을 들 수 있다. 예를 들어, 스프레이 코트법, 다이 코트법, 스핀 코트법, 딥 코트법, 롤 코트법, 바 코트법, 스크린 인쇄법, 그라비아 코트법을 들 수 있다.
이어서, 기판 (16) 의 제 1 주면 (16a) 에 있어서의 경화성 실리콘을 경화시켜, 경화층 (실리콘 수지층 (14)) 을 형성한다.
경화의 방법은 특별히 제한되지 않고, 사용되는 경화성 실리콘의 종류에 따라 적절히 최적의 처리가 실시된다. 예를 들어, 축합 반응형 실리콘 및 부가 반응형 실리콘을 사용하는 경우에는, 경화 처리로는 열 경화 처리가 바람직하다.
열 경화 처리의 조건은, 기판 (16) 의 내열성의 범위 내에서 실시되고, 예를 들어, 열 경화시키는 온도 조건은, 50 ∼ 400 ℃ 가 바람직하고, 100 ∼ 300 ℃ 가 보다 바람직하다. 가열 시간은, 통상적으로 10 ∼ 300 분이 바람직하고, 20 ∼ 120 분이 보다 바람직하다.
형성되는 실리콘 수지층 (14) 의 양태는, 상기 서술한 바와 같다.
(적층 공정)
적층 공정은, 실리콘 수지층 (14) 의 표면에 지지 기재 (12) 를 적층함으로써 적층체 (10) 를 얻는 공정이다. 적층 공정은, 실리콘 수지층이 부착된 기판과, 지지 기재 (12) 를 사용하여 적층체 (10) 를 형성하는 공정이다.
지지 기재 (12) 를 실리콘 수지층 (14) 의 표면 상에 적층하는 방법은 특별히 제한되지 않고, 공지된 방법을 들 수 있다.
예를 들어, 상압 환경하에서 실리콘 수지층 (14) 의 표면 상에 지지 기재 (12) 를 중첩하는 방법을 들 수 있다. 필요에 따라, 실리콘 수지층 (14) 의 표면 상에 지지 기재 (12) 를 중첩한 후, 롤이나 프레스를 사용하여 실리콘 수지층 (14) 에 지지 기재 (12) 를 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 실리콘 수지층 (14) 과 지지 기재 (12) 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.
진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입이 억제되고, 또한, 양호한 밀착을 실현할 수 있어, 바람직하다. 진공하에서 압착함으로써, 미소한 기포가 잔존한 경우라도, 가열 처리에 의해 기포가 성장되기 어렵다는 이점도 있다.
지지 기재 (12) 를 적층할 때에는, 실리콘 수지층 (14) 에 접촉하는 지지 기재 (12) 의 표면을 충분히 세정하여, 클린도가 높은 환경에서 적층하는 것이 바람직하다.
(절단)
제 2 실시형태의 적층체 (10) 를 제조할 때에는, 예를 들어, 실리콘 수지층 (14) 이 형성된 기판 (16) 과, 지지 기재 (12) 를 적층시키고 나서, 지지 기재 (12) 상의 기판 (16) 및 실리콘 수지층 (14) 의 단부를 비스듬하게 절단 (칼날을 기울여 절단) 함으로써, 기판 (16) 의 경사면 (16d) 및 실리콘 수지층 (14) 의 경사면 (14d) 을 형성한다. 이 경우, 지지 기재 (12) 에 고정된 상태로 기판 (16) 및 실리콘 수지층 (14) 을 절단하기 때문에, 양호한 치수 정밀도를 얻기 쉬워진다.
또, 미리, 실리콘 수지층 (14) 이 형성된 기판 (16) 에 대하여, 기판 (16) 의 경사면 (16d) 및 실리콘 수지층 (14) 의 경사면 (14d) 을 형성해 두고, 이것을, 지지 기재 (12) 에 적층시켜도 된다. 이 경우, 절단한 기판 (16) 및 실리콘 수지층 (14) 의 단재 (사재) 를 처리하는 공정을 도중에 형성할 필요가 없기 때문에, 시간적인 제약을 잘 받지 않는다.
＜적층체의 용도＞
적층체 (10) 는, 여러 가지의 용도에 사용할 수 있고, 예를 들어, 후술하는 표시 장치용 패널, PV, 박막 이차 전지, 표면에 회로가 형성된 반도체 웨이퍼, 수신 센서 패널 등의 전자 부품을 제조하는 용도를 들 수 있다. 이들 용도에서는, 적층체가 대기 분위기하에서, 고온 조건 (예를 들어, 450 ℃ 이상) 에서 노출되는 (예를 들어, 20 분 이상) 경우도 있다.
표시 장치용 패널은, LCD, OLED, 전자 페이퍼, 플라즈마 디스플레이 패널, 필드 이미션 패널, 양자 도트 LED 패널, 마이크로 LED 디스플레이 패널, MEMS (Micro Electro Mechanical Systems) 셔터 패널 등을 포함한다.
수신 센서 패널은, 전자파 수신 센서 패널, X 선 수광 센서 패널, 자외선 수광 센서 패널, 가시광선 수광 센서 패널, 적외선 수광 센서 패널 등을 포함한다. 수신 센서 패널에 사용하는 기판은, 수지 등의 보강 시트 등에 의해 보강되어 있어도 된다.
＜전자 디바이스의 제조 방법＞
적층체 (10) 를 사용하여, 기판 (16) 및 전자 디바이스용 부재 (20) 를 포함하는 전자 디바이스가 제조된다.
전자 디바이스의 제조 방법은, 예를 들어, 적층체 (10) 의 기판 (16) 의 제 2 주면 (16b) 상에 전자 디바이스용 부재 (20) 를 형성하고, 전자 디바이스용 부재가 부착된 적층체를 얻는 부재 형성 공정과, 전자 디바이스용 부재가 부착된 적층체로부터, 기판 (16) 및 전자 디바이스용 부재 (20) 를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는 방법이다.
이하에서는, 제 2 실시형태의 적층체 (10) 를 사용하는 경우를 예로 들어, 보다 상세하게 설명하지만, 제 1 실시형태의 적층체 (10) 를 사용하는 경우도 동일하다.
전자 디바이스의 제조 방법은, 적층체 (10) 의 기판 (16) 상에 전자 디바이스용 부재 (20) 를 형성하여 전자 디바이스용 부재가 부착된 적층체 (22) 를 얻은 후, 얻어진 전자 디바이스용 부재가 부착된 적층체 (22) 로부터, 실리콘 수지층 (14) 과 기판 (16) 의 계면을 박리면으로 하여, 전자 디바이스 (부재가 부착된 기판 (24)) 와 실리콘 수지층이 부착된 지지 기재 (18) 으로 분리하는 방법이 바람직하다.
이하, 전자 디바이스용 부재 (20) 를 형성하는 공정을「부재 형성 공정」, 부재가 부착된 기판 (24) 과 실리콘 수지층이 부착된 지지 기재 (18) 로 분리하는 공정을「분리 공정」이라고 한다.
부재 형성 공정의 도중, 또는, 부재 형성 공정의 후에, 기판 (16) 상의 전자 디바이스용 부재 (20) 에 대하여, 도통 체크해도 된다. 도통 체크용의 배선 (40) 은 경사면 (16d) 을 따라 형성되므로 (도 2 참조), 도통 체크의 정밀도는 양호해진다.
이하에, 각 공정에서 사용되는 재료 및 순서에 대해 상세히 서술한다.
(부재 형성 공정)
부재 형성 공정은, 적층체 (10) 의 기판 (16) 상에 전자 디바이스용 부재를 형성하는 공정이다. 보다 구체적으로는, 도 6 에 나타내는 바와 같이, 기판 (16) 의 제 2 주면 (16b) (노출 표면) 상에 전자 디바이스용 부재 (20) 를 형성하여, 전자 디바이스용 부재가 부착된 적층체 (22) 를 얻는다.
먼저, 본 공정에서 사용되는 전자 디바이스용 부재 (20) 에 대해 상세히 서술하고, 그 후 공정의 순서에 대해 상세히 서술한다.
(전자 디바이스용 부재)
전자 디바이스용 부재 (20) 는, 적층체 (10) 중의 기판 (16) 상에 형성되어 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재 (20) 로는, 표시 장치용 패널, 태양 전지, 박막 이차 전지, 또는 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품, 수신 센서 패널 등에 사용되는 부재 (예를 들어, LTPS 등의 표시 장치용 부재, 태양 전지용 부재, 박막 이차 전지용 부재, 전자 부품용 회로, 수신 센서용 부재) 를 들 수 있고, 예를 들어, 미국 특허출원 공개 제2018/0178492호 명세서의 단락 [0192] 에 기재된 태양 전지용 부재, 동 단락 [0193] 에 기재된 박막 이차 전지용 부재, 동 단락 [0194] 에 기재된 전자 부품용 회로를 들 수 있다.
(공정의 순서)
상기 서술한 전자 디바이스용 부재가 부착된 적층체 (22) 의 제조 방법은 특별히 제한되지 않고, 전자 디바이스용 부재의 구성 부재의 종류에 따라 종래 공지된 방법으로, 적층체 (10) 의 기판 (16) 의 제 2 주면 (16b) 상에, 전자 디바이스용 부재 (20) 를 형성한다.
전자 디바이스용 부재 (20) 는, 기판 (16) 의 제 2 주면 (16b) 에 최종적으로 형성되는 부재의 전부 (이하,「전체 부재」라고 한다) 가 아니라, 전체 부재의 일부 (이하,「부분 부재」라고 한다) 여도 된다. 실리콘 수지층 (14) 으로부터 박리된 부분 부재가 부착된 기판을, 그 후의 공정에서 전체 부재가 부착된 기판 (후술하는 전자 디바이스에 상당) 으로 할 수도 있다.
실리콘 수지층 (14) 으로부터 박리된, 전체 부재가 부착된 기판에는, 그 박리면 (제 1 주면 (16a)) 에 다른 전자 디바이스용 부재가 형성되어도 된다. 또한 전체 부재가 부착된 적층체를 2 장 사용하여 조립하고, 그 후, 전체 부재가 부착된 적층체로부터 2 장의 실리콘 수지층이 부착된 지지 기재 (18) 를 박리하여, 2 장의 부재가 부착된 기판 (24) 을 제조할 수도 있다.
예를 들어, OLED 를 제조하는 경우를 예로 들면, 적층체 (10) 의 기판 (16) 의 실리콘 수지층 (14) 측과는 반대측의 표면 (제 2 주면 (16b)) 상에 유기 EL 구조체를 형성하기 위해서, 투명 전극을 형성하거나, 또한 투명 전극을 형성한 면 상에 홀 주입층·홀 수송층·발광층·전자 수송층 등을 증착하거나, 이면 전극을 형성하거나, 봉지판을 사용하여 봉지하거나 하는 등의 각종 층 형성이나 처리가 실시된다. 이들 층 형성이나 처리로서, 구체적으로는, 예를 들어, 성막 처리, 증착 처리, 봉지판의 접착 처리 등을 들 수 있다.
(분리 공정)
분리 공정은, 도 7 에 나타내는 바와 같이, 상기 부재 형성 공정에서 얻어진 전자 디바이스용 부재가 부착된 적층체 (22) 로부터, 실리콘 수지층 (14) 과 기판 (16) 의 계면을 박리면으로 하여, 전자 디바이스용 부재 (20) 가 적층된 기판 (16) (부재가 부착된 기판 (24)) 과, 실리콘 수지층이 부착된 지지 기재 (18) 로 분리하고, 전자 디바이스용 부재 (20) 및 기판 (16) 을 포함하는 부재가 부착된 기판 (24) (전자 디바이스) 을 얻는 공정이다.
박리된 기판 (16) 상의 전자 디바이스용 부재 (20) 가 필요한 전체 구성 부재의 형성의 일부인 경우에는, 분리 후, 나머지의 구성 부재를 기판 (16) 상에 형성할 수도 있다.
기판 (16) 과 실리콘 수지층 (14) 을 박리하는 방법은, 특별히 제한되지 않는다. 예를 들어, 기판 (16) 과 실리콘 수지층 (14) 의 계면에 예리한 칼날상의 것을 찔러 넣어, 박리의 계기를 부여한 다음, 물과 압축 공기의 혼합 유체를 분사하거나 하여 박리할 수 있다.
바람직하게는, 전자 디바이스용 부재가 부착된 적층체 (22) 를, 지지 기재 (12) 가 상측, 전자 디바이스용 부재 (20) 측이 하측이 되도록 정반 상에 설치하고, 전자 디바이스용 부재 (20) 측을 정반 상에 진공 흡착하고, 이 상태로 먼저 칼날상의 것을 기판 (16) 과 실리콘 수지층 (14) 의 계면에 침입시킨다. 그 후, 지지 기재 (12) 측을 복수의 진공 흡착 패드로 흡착하고, 칼날상의 것을 찔러 넣은 지점 부근으로부터 순서대로 진공 흡착 패드를 상승시킨다. 그렇게 하면, 실리콘 수지층이 부착된 지지 기재 (18) 를 용이하게 박리할 수 있다.
전자 디바이스용 부재가 부착된 적층체 (22) 로부터 부재가 부착된 기판 (24) 을 분리할 때에 있어서는, 이오나이저에 의한 분사나 습도를 제어함으로써, 실리콘 수지층 (14) 의 조각이 부재가 부착된 기판 (24) 에 정전 흡착하는 것을 보다 억제할 수 있다.
상기 서술한 전자 디바이스 (부재가 부착된 기판 (24)) 의 제조 방법은, 예를 들어, 미국 특허출원 공개 제2018/0178492호 명세서의 단락 [0210] 에 기재된 표시 장치의 제조에 바람직하고, 부재가 부착된 기판 (24) 으로는, 예를 들어, 동 단락 [0211] 에 기재된 것을 들 수 있다.
실시예
이하에, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들 예에 의해 제한되는 것은 아니다.
이하에서는, 지지 기재로서, 무알칼리 붕규산 유리로 이루어지는 유리판 (선팽창 계수 38 × 10-7/℃, AGC 주식회사 제조 상품명「AN100」) 을 사용하였다. 적층 전의 유리판의 표면에는, 현미 적외 분광 분석에 의해, 하이드록시기 (OH 기) 가 존재하는 것이 확인되었다.
또, 이하에서는, 기판 (폴리이미드 수지 기판) 으로서, 폴리이미드 필름 (토요보 주식회사 제조 상품명「제노막스」) 을 사용하였다.
이하, 예 1 ∼ 예 2 는 실시예이고, 예 3 은 비교예이다.
＜예 1＞
(경화성 실리콘 1 의 조제)
오르가노하이드로젠실록산과 알케닐기 함유 실록산을 혼합함으로써, 경화성 실리콘 1 을 얻었다. 경화성 실리콘 1 의 조성은, M 단위, D 단위, T 단위의 몰비가 9 : 59 : 32, 유기기의 메틸기와 페닐기의 몰비가 44 : 56, 전체 알케닐기와 전체 규소 원자에 결합된 수소 원자의 몰비 (수소 원자/알케닐기) 가 0.7, 평균 OX 기 수가 0.1 이었다. 평균 OX 기 수는, Si 원자 1 개에 평균적으로 몇 개의 OX 기 (X 는 수소 원자 또는 탄화수소기) 가 결합되어 있는지를 나타낸 수치이다.
또한, M 단위는, (R)3SiO1/2 로 나타내는 1 관능 오르가노실록시 단위를 의미한다. D 단위는, (R)2SiO2/2 (R 은, 수소 원자 또는 유기기를 나타낸다) 로 나타내는 2 관능 오르가노실록시 단위를 의미한다. T 단위는, RSiO3/2 (R 은, 수소 원자 또는 유기기를 나타낸다) 로 나타내는 3 관능 오르가노실록시 단위를 의미한다. M 단위, D 단위 및 T 단위의 수 (몰량) 의 비율은, 29Si-NMR 에 의한 피크 면적비의 값으로부터 계산하였다.
(경화성 조성물 1 의 조제)
경화성 실리콘 1 에, Platinum(0)-1,3-divinyl-1,1,3,3-tetramethyldisiloxane (CAS No.68478-92-2) 을 백금 원소의 함유량이 60 ppm 이 되도록 첨가하여, 혼합물 A 를 얻었다. 혼합물 A (200 g) 와, 2-에틸헥산산비스무트 (「푸캐트 25」, 니혼 화학 산업 주식회사 제조, 금속 함유율 25 ％) (0.08 g) 와, 용매로서 디에틸렌글리콜디에틸에테르 (「하이소르브 EDE」, 토호 화학 공업 주식회사 제조) (84.7 g) 를 혼합하고, 얻어진 혼합액을, 구멍 직경 0.45 ㎛ 의 필터를 사용하여 여과함으로써, 경화성 조성물 1 을 얻었다.
(적층체의 제작)
조제한 경화성 조성물 1 을, 폴리이미드 수지 기판으로서의 두께 0.038 ㎜ 의 폴리이미드 필름 (토요보 주식회사 제조 상품명「제노막스」) 에 도포하고, 핫 플레이트를 사용하여 140 ℃ 에서 10 분간 가열함으로써, 실리콘 수지층을 형성하였다. 실리콘 수지층의 두께는, 10 ㎛ 였다.
계속해서, 수계 유리 세정제 (주식회사 파카 코퍼레이션 제조「PK-LGC213」) 로 세정 후, 순수로 세정한 200 × 200 ㎜, 두께 0.5 ㎜ 의 유리판「AN100」(지지 기재) 을 실리콘 수지층 상에 두고, 첩합 장치를 사용하여 첩합하여, 적층체를 제작하였다.
또한, 현미 적외 분광 분석에 의해 경화 후의 실리콘 수지층에 하이드록시기 (OH 기) 가 존재하는 것을 확인하였다.
(경사면의 형성)
제작한 적층체에 있어서, 지지 기재 (유리판) 상의 폴리이미드 수지 기판 및 실리콘 수지층의 단부를, 칼날을 기울여 비스듬하게 절단함으로써, 경사면을 형성하였다. 폴리이미드 수지 기판의 경사면과 실리콘 수지층의 경사면을, 서로 연속한 연속면으로 하였다. 폴리이미드 수지 기판에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ1) 및 실리콘 수지층에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ2) 를, 모두 10°로 하였다.
＜예 2＞
폴리이미드 수지 기판에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ1) 및 실리콘 수지층에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ2) 를 모두 60°로 하였다. 그 이외에는, 예 1 과 동일하게 하여, 적층체를 제작하였다.
＜예 3＞
폴리이미드 수지 기판에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ1) 및 실리콘 수지층에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ2) 를 모두 90°으로 하였다. 그 이외에는, 예 1 과 동일하게 하여, 적층체를 제작하였다.
＜평가＞
제작한 적층체를 사용하여, 이하의 평가를 실시하였다. 평가 결과를 하기 표 1 에 나타낸다.
(도통 체크)
제작한 적층체에 있어서, 폴리이미드 수지 기판의 제 2 주면 상에 형성되는 전자 디바이스용 부재의 도통 체크를 모의한 시험을 실시하였다.
구체적으로는, 폴리이미드 수지 기판의 제 2 주면, 폴리이미드 수지 기판의 경사면 (예 3 에서는 경사면이 아닌 수직면인 단면) 및 지지 기재 (유리판) 의 표면에 연속하여 따르는 선상의 배선 (금속 종 : Al/Nd 합금, 선폭 : 100 ㎛, 두께 : 50 ㎚) 을, 적층체마다 100 개씩 형성하였다.
각 배선에 대하여, 시판되는 테스터를 사용하여 도통 체크를 실시하였다. 모든 배선에서 도통이 확인된 경우에는「A」를, 배선이 1 개라도 도통하지 않은 경우에는「B」를, 하기 표 1 에 기재하였다.
「A」이면, 실제로, 폴리이미드 수지 기판의 제 2 주면 상에 전자 디바이스용 부재를 형성하고, 이 전자 디바이스용 부재로부터 연장되는 배선을 스퍼터 등에 의해 형성하여 도통 체크를 실시하는 경우에도, 양호한 정밀도로 실시할 수 있다고 평가할 수 있다.
(박리성)
제작한 적층체에 있어서, 폴리이미드 수지 기판과 지지 기재 (유리판) 사이에, 두께 0.1 ㎜ 의 스테인리스제의 칼날을 찔러 넣는 작업을 10 회 실시하였다. 또한, 칼날을 찔러 넣는 위치는, 각 회 상이하게 하였다.
모든 작업 회에서 칼날이 폴리이미드 수지 기판과 지지 기재 사이에 들어간 경우에는「A」를, 1 회라도 칼날이 폴리이미드 수지 기판과 지지 기재 사이에 들어가지 않은 경우에는「B」를 하기 표 1 에 기재하였다.
「A」이면, 지지 기재로부터 폴리이미드 수지 기판을 분리 (박리) 할 때에, 지지 기재와 폴리이미드 수지 기판 사이에 칼날을 찔러 넣기 쉬워, 박리성이 우수하다고 평가할 수 있다.
Figure pat00001
＜평가 결과의 정리＞
상기 표 1 에 나타내는 바와 같이, 예 1 ∼ 예 2 에서는, 도통 체크의 정밀도는 양호했지만, 예 3 에서는, 도통 체크의 정밀도는 불충분하였다.
예 1 ∼ 예 2 를 대비하면, 폴리이미드 수지 기판에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ1), 및 실리콘 수지층에 있어서의 경사면과 제 1 주면이 이루는 각도 (θ2) 가 60°인 예 2 는, 동 각도가 10°인 예 1 보다, 박리성이 양호하였다.
본 발명을 상세하게 또한 특정한 실시양태를 참조하여 설명했지만, 본 발명의 정신과 범위를 일탈하지 않고 여러 가지 변경이나 수정을 가할 수 있는 것은 당업자에게 있어서 분명하다.
본 출원은, 2018년 10월 31일 출원된 일본 특허출원 2018-204918 에 기초하는 것으로, 그 내용은 여기에 참조로서 받아들여진다.
10 : 적층체
12 : 지지 기재
14 : 실리콘 수지층
14a : 실리콘 수지층의 제 1 주면
14b : 실리콘 수지층의 제 2 주면
14d : 실리콘 수지층의 경사면
16 : 기판 (폴리이미드 수지 기판)
16a : 기판의 제 1 주면
16b : 기판의 제 2 주면
16c : 기판의 단면
16d : 기판의 경사면
18 : 실리콘 수지층이 부착된 지지 기재
20 : 전자 디바이스용 부재
22 : 전자 디바이스용 부재가 부착된 적층체
24 : 부재가 부착된 기판 (전자 디바이스)
40 : 배선

Claims (10)

  1. 유리제의 지지 기재와, 상기 지지 기재 상에 배치되는 폴리이미드 수지 기판을 구비하고,
    상기 폴리이미드 수지 기판은, 상기 지지 기재측의 제 1 주면과, 상기 제 1 주면과는 반대측의 제 2 주면과, 상기 제 1 주면과 상기 제 2 주면에 접속하는 단면을 갖고,
    상기 단면의 적어도 일부가, 상기 제 2 주면으로부터 상기 제 1 주면을 향함에 따라 돌출되는 경사면인, 적층체.
  2. 제 1 항에 있어서,
    상기 경사면과, 상기 제 1 주면이 이루는 각도가, 10°이상인, 적층체.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 지지 기재의 두께가, 0.3 ㎜ 이상인, 적층체.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    기판의 경사면은, 칼날을 사용하여 기판을 절단하여 형성되는 절단면인, 적층체.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 지지 기재와 상기 폴리이미드 수지 기판 사이에, 추가로 실리콘 수지층을 구비하는, 적층체.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    기판의 형상이 사각형상인 경우, 4 개 있는 단면 모두가 경사면인, 적층체.
  7. 제 5 항에 있어서,
    상기 실리콘 수지층의 경사면은, 기판의 경사면과 연속한 면인, 적층체.
  8. 제 7 항에 있어서,
    상기 실리콘 수지층에 있어서, 실리콘 수지층의 경사면과 실리콘 수지층의 제 1 주면이 이루는 각도는, 상기 기판의 경사면과 상기 기판의 제 1 주면이 이루는 각도와 동일한, 적층체.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 적층체의 상기 폴리이미드 수지 기판의 상기 제 2 주면 상에 전자 디바이스용 부재를 형성하는 공정과,
    상기 전자 디바이스용 부재로부터 외부로 연장되는 배선을 스퍼터 또는 증착에 의해 형성하는 공정과,
    상기 배선을 테스터에 접속하고, 상기 전자 디바이스용 부재의 도통 체크를 실시하는 공정을 구비하고,
    상기 배선은, 상기 전자 디바이스용 부재로부터 연장되고, 상기 폴리이미드 수지 기판의 상기 제 2 주면, 상기 폴리이미드 수지 기판의 상기 경사면 및 상기 지지 기재의 표면을 따라 형성되는, 도통 체크 방법.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 적층체의 상기 폴리이미드 수지 기판의 상기 제 2 주면 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재가 부착된 적층체를 얻는 부재 형성 공정과,
    상기 전자 디바이스용 부재가 부착된 적층체로부터, 상기 폴리이미드 수지 기판 및 상기 전자 디바이스용 부재를 갖는 전자 디바이스를 얻는 분리 공정을 구비하는 전자 디바이스의 제조 방법.
KR1020190133988A 2018-10-31 2019-10-25 적층체, 도통 체크 방법 및 전자 디바이스의 제조 방법 KR20200049605A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-204918 2018-10-31
JP2018204918A JP7103163B2 (ja) 2018-10-31 2018-10-31 積層体、導通チェック方法、および、電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
KR20200049605A true KR20200049605A (ko) 2020-05-08

Family

ID=70495499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190133988A KR20200049605A (ko) 2018-10-31 2019-10-25 적층체, 도통 체크 방법 및 전자 디바이스의 제조 방법

Country Status (3)

Country Link
JP (1) JP7103163B2 (ko)
KR (1) KR20200049605A (ko)
CN (1) CN111114058B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740709B (zh) * 2020-11-10 2021-09-21 禾聚實業有限公司 苯乙烯共聚物組成物

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015104843A (ja) 2013-11-29 2015-06-08 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 積層体とその製造方法、及び該積層体を用いた電子デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629662A (ja) * 1992-07-10 1994-02-04 Toray Ind Inc 多層配線構成体およびポリイミド系絶縁膜のパターン加工方法
JP2005150535A (ja) * 2003-11-18 2005-06-09 Hitachi Ltd 電子部品
WO2013191052A1 (ja) * 2012-06-20 2013-12-27 東洋紡株式会社 積層体の作成方法および、積層体および、この積層体を利用したデバイス付き積層体の作成方法および、デバイス付き積層体
JP2016035832A (ja) * 2014-08-01 2016-03-17 旭硝子株式会社 電子デバイスの製造方法、ガラス積層体の製造方法
JP6240789B2 (ja) * 2014-09-08 2017-11-29 富士フイルム株式会社 タッチパネル用導電フィルムおよびタッチパネル
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
CN109982834B (zh) * 2016-11-15 2021-05-18 Ａｇｃ株式会社 层叠基板和电子器件的制造方法
CN108248159B (zh) * 2016-12-28 2023-04-14 Ａｇｃ株式会社 层叠体、带有机硅树脂层的支撑基材、带有机硅树脂层的树脂基板、电子器件的制造方法
CN117021715A (zh) * 2018-01-17 2023-11-10 Ａｇｃ株式会社 层叠体、层叠体的制造方法和电子设备的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015104843A (ja) 2013-11-29 2015-06-08 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 積層体とその製造方法、及び該積層体を用いた電子デバイスの製造方法

Also Published As

Publication number Publication date
TW202035146A (zh) 2020-10-01
JP7103163B2 (ja) 2022-07-20
JP2020069713A (ja) 2020-05-07
CN111114058A (zh) 2020-05-08
CN111114058B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
JP7136275B2 (ja) 積層体、電子デバイスの製造方法、積層体の製造方法
JP5842821B2 (ja) 積層体、支持板付き表示装置用パネル、表示装置用パネル、および表示装置
JP6610563B2 (ja) ガラス積層体、電子デバイスの製造方法、ガラス積層体の製造方法、ガラス板梱包体
KR102475698B1 (ko) 적층 기판 및 전자 디바이스의 제조 방법
JPWO2015098886A1 (ja) ガラス積層体およびその製造方法
WO2015018370A1 (zh) 玻璃膜层叠板及其制造方法
JP6194893B2 (ja) ガラス積層体およびその製造方法、並びに、シリコーン樹脂層付き支持基材
KR20200110329A (ko) 적층체, 적층체의 제조 방법, 및, 전자 디바이스의 제조 방법
WO2017006801A1 (ja) キャリア基板、積層体、電子デバイスの製造方法
TW201422425A (zh) 玻璃膜積層體及電子－電元件的製造方法
JP7140158B2 (ja) 積層基板、積層体の製造方法、積層体、電子デバイス用部材付き積層体、電子デバイスの製造方法
KR102526047B1 (ko) 유리 적층체 및 그의 제조 방법
JP2017087417A (ja) ガラス積層体
KR20200049605A (ko) 적층체, 도통 체크 방법 및 전자 디바이스의 제조 방법
KR102510793B1 (ko) 적층 기판, 적층체의 제조 방법, 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법
KR20200140718A (ko) 적층 기판, 전자 디바이스의 제조 방법 및 적층 기판의 제조 방법
KR20230148116A (ko) 적층체, 전자 디바이스용 부재 구비 적층체, 전자 디바이스의 제조 방법
KR20230024273A (ko) 적층체, 전자 디바이스용 부재를 구비하는 적층체, 전자 디바이스의 제조 방법
KR20230069849A (ko) 적층체, 전자 디바이스용 부재를 구비한 적층체 및 전자 디바이스의 제조 방법
KR20240027550A (ko) 적층체
JP2019188677A (ja) 積層体および電子デバイスの製造方法