JP2005150535A

JP2005150535A - 電子部品

Info

Publication number: JP2005150535A
Application number: JP2003388222A
Authority: JP
Inventors: Masahiko Ogino; 雅彦荻野; Toshiya Sato; 俊也佐藤; Bouro Hojo; 房朗北條; Narihisa Motowaki; 成久元脇; Satoru Amo; 天羽　　悟
Original assignee: Hitachi Cable Ltd; Hitachi Ltd
Current assignee: Hitachi Cable Ltd; Hitachi Ltd
Priority date: 2003-11-18
Filing date: 2003-11-18
Publication date: 2005-06-09

Abstract

【課題】密集して配置され層数が多い配線パターンであっても、電気めっき用給電膜を確実に形成でき、めっき配線の欠損や不良の無い電子部品を提供する。
【解決手段】基板１と配線層と絶縁層９，１２，１５，１８と外部接続端子とを含み、基板１上に配線層と絶縁層とが交互に形成された積層構造の電子部品において、絶縁層端部９，１２，１５，１８の一部にのみ電気めっき給電用傾斜構造が少なくとも１個所形成されている電子部品。
配線層および絶縁層の層数を重ね、絶縁層端部が急峻な形状になっても、給電ラインを確保できる。その結果、積層数が増えても、確実に配線層が形成され、配線欠損の無い電子部品を提供できる。
【選択図】図４

Description

本発明は、電子部品に係り、特に、受動素子を内蔵した電子部品に関する。

近年、携帯電話などの移動体通信システムの実用化に伴い、受動素子を用いた電子部品および受動素子と能動部品とを用いた電子部品の小型化が進んでいる。

高周波回路に用いる電子部品のうち、ＲＦ(radio frequency)モジュールの分野では、セラミックまたは樹脂の多層配線基板上にチップ部品を表面実装したモジュールが知られている。

配線パターンが形成されたセラミックや樹脂の多層配線基板上にチップコンデンサ，チップインダクタ，チップ抵抗などの受動部品をはんだ接続したモジュールが開発されている。また、受動部品に加えて、トランジスタ，ダイオード，ＩＣなどの能動部品をはんだやワイヤボンディングなどで基板上の配線パターンに接続したモジュールも開発されている。

近年、携帯電話などの携帯端末の小型化，高機能化に伴い、搭載される電子部品が小型化され、部品点数が増加してきた。最近では、配線層と絶縁層とを交互に積層する逐次積層薄膜配線プロセスを用い、微細なコンデンサ，インダクタ，抵抗などを内蔵し小型化した電子部品が開発されている。

基板と配線層と絶縁層との剥離を防止するために、積層するごとにポリイミド系絶縁層の断面積を縮小し、周囲全体を階段状にした多層配線構成体も知られている(例えば、特許文献１参照。)。

特開平６−２４４５５２号公報 (第３〜４頁、図１，図３，図４)

上記逐次積層薄膜配線プロセスを用いて電子部品を作成する場合、１つの基板上に多数の電子部品を一括して形成し、最後に個々のチップ部品に切断すると、電子部品を効率よく作成できる。

このような場合、切断時の応力により基板と絶縁層との界面の密着度が低下しないようにするため、スクライブラインすなわち切断線付近の基板表面には絶縁層が形成されていない。配線層の数が増えるに従い、スクライブラインに沿い非常に急峻な端部を持った電子部品が近接して配列される。

部品製造プロセスにおいて、電気めっきにより配線を形成するために各パターンへの給電膜をスパッタ法により形成した場合、特に絶縁層端部の急峻な側面には給電膜が形成されず、給電膜の断絶が発生する。

その結果、電気めっき時に絶縁層上部の給電膜に電気が流れないためにめっき配線が形成されず、配線の欠損や不良を生ずる問題があった。

一方、上記従来技術のように、積層するごとにポリイミド系絶縁層の断面積を縮小し、周囲全体を階段状にした場合は、階段状の部分に給電膜を形成できる。しかし、チップ部品を実装できる表面積が縮小し、実装効率が低下する欠点があった。

本発明の目的は、密集して配置され層数が多い配線パターンであっても、電気めっき用給電膜を確実に形成できて、めっき配線の欠損や不良の無い電子部品を提供することである。

本発明は、上記目的を達成するために、基板と配線層と絶縁層と外部接続端子とを含み、基板上に配線層と絶縁層とが交互に形成された積層構造の電子部品において、絶縁層端部の一部にのみ他の絶縁層端部よりもゆるい傾斜角度の斜面構造が、少なくとも１個所形成されている電子部品を提案する。

本発明は、また、基板と配線層と絶縁層と外部接続端子とを含み、基板上に配線層と絶縁層とが交互に形成された積層構造の電子部品において、絶縁層端部の一部にのみ上層ほど狭くなる階段構造が、少なくとも１個所形成されている電子部品を提案する。

本発明は、さらに、基板と配線層と絶縁層と外部接続端子とを含み、基板上に配線層と絶縁層とが交互に形成された積層構造の電子部品において、絶縁層端部の一部にのみ他の絶縁層端部よりもゆるい傾斜角度の斜面構造と上層ほど狭くなる階段構造とが、それぞれ少なくとも１個所形成されている電子部品を提案する。

斜面構造または／および階段構造上には、電気めっき給電用導体が形成される。傾斜構造または／および階段構造は、電子部品の絶縁層形成面において対称となる偶数個所に形成される。

本発明によれば、電子部品の絶縁層端部の一部にのみ電気めっき給電用傾斜構造または階段構造を形成したので、配線層および絶縁層の層数を重ね、絶縁層端部が急峻な形状になっても、給電ラインを確保できる。その結果、積層数が増えても、確実に配線層が形成され、配線欠損の無い電子部品を提供できる。

本発明の斜面構造は、絶縁層端部の一部にのみ他の絶縁層端部よりもゆるい角度で形成されており、ほぼ垂直面となる他の絶縁層端部と比較して、電気めっき給電用導体(金属薄膜)を形成しやすい形状となっている。したがって、基板面から絶縁層上部まで確実に給電ラインを形成できる。

さらに、この斜面部分に電気めっき給電用導体を形成していてもよい。

本発明の階段構造は、絶縁層を積層する際に、絶縁層端部の一部を各層ごとに後退させて、最終的な形状として階段状に加工される。この場合、各絶縁層において後退させる大きさは、マスクの位置あわせ精度以上にする必要がある。具体的には、１０μｍ以上後退させることが好ましい。

本発明の電気めっき給電用導体は、絶縁層端部側面の一部にのみ絶縁層底部から絶縁層上面にかけて形成され、基板から絶縁層上部までの給電ラインを確保する。

これら斜面構造，階段構造，電気めっき給電用導体は、絶縁層端部の少なくとも１個所形成する。

絶縁層のスクライブラインを挟んで対称の位置に斜面構造や階段構造を形成すると、電子部品を各チップに分ける前の基板上に配列された状態では、各ユニットの絶縁層端部に形成された電気めっき給電用導体同士が隣り合わせの位置に形成される。絶縁層を積層するに従い、絶縁層端部間の距離が離れるため、給電用金属薄膜が形成され易くなる。電気めっき給電用導体は、その他の配線パターンと干渉しない限り、任意に配置できる。

感光性の層間絶縁材料を用い、電気めっき給電用導体の部位を形成するマスクの光透過率を段階的に変化させ、感光性材料の反応を制御すると、傾斜構造を形成できる。給電部位のマスクパターンを各層ごとに後退させると、階段構造を形成できる。

本発明の基板としては、ガラス基板，セラミック基板，有機樹脂基板，シリコン基板などを使用できる。本発明の基板は、これらの材質には限定されない。

基板の上下に配線層が形成されていてもよい。基板は、具体的には、レーザやサンドブラストなどによりビアviaすなわち通路となる孔を開けた後、スパッタやＣＶＤなどによりビア内壁に金属層を形成する。ビア内壁に金属層を形成した後、更にめっきをしてもよい。または、導電性の樹脂などをビア内部に充填し上下の配線層を接続することもできる。

ガラス基板は、絶縁性が高く、基板表面の平坦性が良好であり、電気特性や微細配線のしやすさに関して特に好ましい。

セラミック基板の場合、アルミナやアルミナ−ガラス系セラミック材を使用する。

有機樹脂基板では、スルーホール，レーザ加工，フォトリソグラフィプロセスにより上下配線層間の導通を確保することも可能である。

シリコン基板では、酸化膜やイオンドーピングなどにより基板抵抗を高くすると、基板内部に発生する渦電流を抑制し、ロスが軽減されるため、電気特性を改善できる。

本発明の配線層は、電子部品内に形成された各素子を接続する配線と、コンデンサの下部電極および上部電極となる配線と、インダクタと、外部接続端子とを含み、これらを電気的に接続するために基板上および絶縁層上に形成される。

本発明の配線層は、電気抵抗が小さい膜であれば、特に制限は無い。配線層は、具体的には、金，銅，ニッケル，アルミニウム，プラチナなど電気めっき可能な金属を採用できる。特に、銅はめっき速度が速く、電気抵抗が小さいので好ましい。

本発明の配線層は、複数の層から構成されていてもよい。配線層は、具体的には、絶縁層との接着を促進させるためにクロムが形成され、その上に銅が形成された後、更にその上にバリア層としてクロムやニッケルが形成された３層構造からなる場合もある。

配線層の厚さには、特に限定は無い。微細パターン形成の容易さと電気抵抗とを考慮すると、３μｍ〜１５μｍ程度が好ましい。

初めにスパッタ法により給電用金属薄膜を形成し、レジストなどによりパターニングマスクを作成し、電気めっきにより配線膜を形成し、レジストおよび給電用金属薄膜を除去し、残った膜を配線層とする。

給電用金属薄膜は、絶縁層との接着性が良く電気抵抗が小さい材料であれば、特に限定は無い。給電用金属薄膜は最後に除去してしまうので、薄い方がよい。０.５μｍ以下程度であれば、実用上問題ない。

給電用金属薄膜において、クロムやチタンなどの絶縁層との接着性を向上させるため薄膜をスパッタ法により成膜した後、銅などの金属膜を形成した２層構造のものは、絶縁層との接着性が良く電気抵抗が小さいので、特に好ましい。

本発明の絶縁層は、一般に絶縁膜として用いられている絶縁材料であり、特に制限は無い。絶縁層は、具体的には、ポリイミド樹脂，ベンゾシクロブテン樹脂，エポキシ樹脂，不飽和ポリエステル樹脂，エポキシイソシアネート樹脂，マレイミド樹脂，マレイミドエポキシ樹脂，シアン酸エステル樹脂，シアン酸エステルエポキシ樹脂，シアン酸エステルマレイミド樹脂，フェノール樹脂，ジアリルフタレート樹脂，ウレタン樹脂，シアナミド樹脂，マレイミドシアナミド樹脂，シリコーン樹脂，カルド樹脂などの各種熱硬化性樹脂、これらの樹脂を２種以上組み合わせた材料、更に無機フィラーなどを配合した材料でもよい。

特に、感光性有機材料は、絶縁性に加え、絶縁層や層間接続のための開口部を形成する上で好ましい。感光性有機材料として、具体的には、耐熱性や耐薬品性に優れたポリイミド樹脂や、誘電正接が低く高周波領域での電気信号のロスが少なくなるベンゾシクロブテン樹脂がある。

図１は、低誘電正接樹脂組成物の化学構造の一例を示す図である。この図において、Ｒは置換基を有していてもよい炭化水素骨格を示し、Ｒ^１は水素，メチル，またはエチルを示す。ｍは１〜４のいずれかであり、ｎは２以上の正数である。

図１に示すような一般式で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量５０００以上の高分子量体を含有する低誘電正接樹脂組成物も、伝送ロスが低減されるので、コンデンサを含む高周波部品としては、好ましい。

この樹脂組成物のスチレン基間を結合する骨格には、メチレン，エチレンなどのアルキレン基を含む炭化水素骨格が好ましい。骨格は、具体的には、１,２−ビス（ｐ−ビフェニル）エタン，１,２−ビス（ｍ−ビフェニル）エタン，その類似体，側鎖にビニル基を有するジビニルベンゼンの単独重合体，スチレンなどとの共重合体などのオリゴマーである。

骨格は、これ以外にも、フッ素ゴム，シリコーンゴム，フッ化シリコーンゴム，アクリルゴム，水素化ニトリルゴム，エチレンプロピレンゴム，クロロスルホン化ポリスチレン，エピクロルヒドリンゴム，ブチルゴム，ウレタンゴムや，ポリカーボネート／アクリロニトリルブタジエンスチレンアロイ，ポリシロキサンジメチレンテレフタレート／ポリエチレンテレフタレート共重合ポリブチレンテレフタレート／ポリカーボネートアロイ，ポリテトラフルオロエチレン，フロリネイテッドエチレンプロピレン，ポリアリレート，ポリアミド／アクリロニトリルブタジエンスチレンアロイ，変性エポキシ，変性ポリオレフィン，シロキサン変性ポリアミドイミドなどの弾性率の低い樹脂でもよい。

これら絶縁層の形成法としては、フォトリソグラフィプロセスにより絶縁膜や層間接続のための開口部を形成する方法の他に、スピンコート法などで絶縁材を塗布した後レーザやドライエッチングなどで絶縁膜や層間接続のための開口部を形成する方法や、それらを組み合わせた方法がある。

絶縁層の１層当たりの厚さは、配線層の層間絶縁を確保するため、配線層よりも厚く形成することが好ましい。

本発明の電子部品内で、受動素子として形成されるインダクタは、誘導性回路要素であれば特に制限は無い。例えば、平面に形成されたスパイラル型構造，スパイラル型のインダクタを複数個重ねた構造，またはソレノイド型構造などが用いられる。さらに、インダクタはコンデンサの下部電極や上部電極と同一の素材であっても異なる素材であってもよく、電気伝導性，周囲の材料との接着性，形成方法などに応じて、適宜選択される。

本発明の電子部品内で、受動素子として形成される抵抗は、配線の一部にのみ抵抗体を挿入した構造であり、抵抗体材料に制限は無い。例えば、ＣｒＳｉ，ＴａＮなどが用いられる。抵抗体は、スパッタ法，プラズマＣＶＤ法などで成膜した後、レジストパターンを塗布し、膜をエッチングして形成される。

本発明の電子部品内で、受動素子として形成されるコンデンサは、下部電極，バリア層，誘電体，上部電極からなる。下部電極は、低電気抵抗の導電性材料が好ましい。具体的には、金，銅，ニッケル，アルミニウム，プラチナなどであり、特に、銅は、電気抵抗が小さく、最適である。

下部電極の表面は、平坦でなければならず、表面の凹凸が誘電体厚さの１／２５以下であることが好ましい。平坦さは、誘電体の欠陥によるリーク不良を改善する。

下部電極は、導電性材料を所定の膜厚に成膜した後、レジストパターンを形成し、ドライエッチングまたはウエットエッチングにより形成する。または、レジストパターンを形成し、電解めっきまたは無電解めっきにより形成する。

バリア層は、下部電極上に形成される。バリア層は、酸素透過性が小さく誘電体形成時に酸素が下部電極内部に拡散しない材料が好ましい。具体的には、クロム，タングステン，プラチナ，ニッケルなどの金属と、酸化タングステン，酸化ストロンチウム，タングステン／ストロンチウムの酸化物，ＢａＷＯ_４，Ａｌ_２Ｏ_３，ＣｅＯ_２，バリウム／ストロンチウム／タングステンの酸化物などとが挙げられる。これらのバリア層は、スパッタ装置などにより下部電極上に形成される。

誘電体層は、一般にコンデンサ材料として用いられている誘電体材料であり，特に制限は無い。具体的には、Ｔａ_２Ｏ_５，ＢＳＴ，ＳｒＴｉＯ_３，ＴｉＯ_２,ＭｎＯ_２，Ｙ_２Ｏ_３，ＳｎＯ_２，ＭｇＴｉＯ_３などの酸化物と、バリウムチタン酸化合物やバリウムチタン酸化合物にジルコニウムや錫をドープした化合物と、ＷＯ_３，ＳｒＯ，混合されたバリウム／ストロンチウムの酸化物と、ＢａＷＯ_４，ＣｅＯ_２などとが挙げられる。このなかでも、Ｔａ_２Ｏ_５は、絶縁耐圧が高く特に好ましい。

誘電体の形成法も特に制限は無く，スパッタ法，プラズマＣＶＤ法などのドライ法，陽極酸化法などのウエット法を用いることもできる。ポリイミドやベンゾシクロブテンなどの有機絶縁層として用いられるポリマー材料も、誘電体として使用できる。誘電正接が小さい材料が好ましい。さらに、無機誘電体を微粒子状にし、有機材料中に分散したハイブリット材料も、誘電体として使用できる。

本発明の外部接続端子は、電子部品を実装基板などに搭載し、電気的に接続するための導電体である。具体的には、最上部の配線の一部が絶縁層から露出し、その表面にニッケルなどのバリアメタルが形成され、その最表面に金めっきされたパッド状端子である。または、錫，亜鉛，鉛を含む半田合金，銀，銅，それらを金で被覆した金属，金などをボール状に成形した端子が用いられる。

次に、図２〜図２８を参照して、本発明による電子部品の実施形態およびその製造方法を説明する。

実施形態１

図２は、本発明による電子部品の実施形態１の配線形成面側から見た構造を示す平面図であり、図３は、実施形態１の切断面ａ−ｂに沿う断面構造を示す図であり、図４は、実施形態１の切断面ｃ−ｄに沿う断面構造を示す図であり、図５は、切断前の２つの電子部品が並んでいる状態を示す模式図である。

本実施形態１の電子部品２は、切断面ａ−ｂに沿う断面構造から明らかなように、基板１の上に、下部電極６および配線を含む第１配線層７と、誘電体８と、第１絶縁層９と、上部電極１０と、第２配線層１１と、第２絶縁層１２と、インダクタ１３と、第３配線層１４と、第３絶縁層１５と、第４配線層１６と、外部接続端子１７と、表面保護層１８とを含んでいる。

第１絶縁層９，第２絶縁層１２，第３絶縁層１５，表面保護層１８の端部の一部にのみ、他の絶縁層端部よりもゆるい傾斜角度の斜面構造１９が少なくとも１個所形成されている。

斜面構造１９は、基板上に複数の電子部品２が規則的に並べて形成されるときに、スクラブライン５を挟んで隣り合うチップ上で対向する位置に配置することが望ましい。このような位置に配置すると、スクラブライン５の両側に斜面構造１９が集中して存在するので、斜面に沿って電気めっき給電用導体を形成しやすくなる。

本実施形態１の電子部品２は、０.５ｍｍ厚の無アルカリガラス基板１：ＯＡ−１０（日本電気硝子製）上にスパッタ法でクロムを５０ｎｍ成膜し、更に銅を５００ｎｍ成膜し、この膜を銅めっき給電用種膜とする。

銅膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００(東京応化製)をスピン塗布し、ホットプレートでプリベークし、露光，現像工程を経て、レジストマスクを形成した。

レジスト開口部に１Ａ／ｄｍ^２の電流密度で銅を１０μｍの厚さにめっきした。レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅種膜を除去した。

更に過マンガン酸系クロムエッチング液を用いてクロム種膜を除去し、コンデンサ用下部電極６および配線を含む第１配線層７を形成した。

コンデンサ用誘電体８の形成時における第１配線層７の酸化防止のためバリア膜としてクロムを５０ｎｍスパッタ法により形成した。

バリア層表面に誘電体８としてＴａ_２Ｏ_５をスパッタ法により５００ｎｍの厚さに成膜した。Ｔａ_２Ｏ_５膜上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程を経て、誘電体８のレジストマスクを形成した。

ＣＦ_４ガスを用いてドライエッチングし、コンデンサ下部電極上以外の不要部分のＴａ_２Ｏ_５を除去した後、レジストマスクを除去し、更に不要部分のバリア層を過マンガン酸系クロムエッチング液によりエッチングして誘電体８を形成した。

感光性ポリイミドＨＤ６０００（Hitachi Dupont MicrosystemsＨＤＭＳ製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、絶縁層の外形，コンデンサ誘電体部分，層間接続のための開口部，電気めっきの際に給電ラインを確保するため、絶縁層端部のコーナーに幅２０μｍの斜面構造１９を形成した。斜面構造１９を形成する部分の露光時に使用するマスクは、絶縁層端部ほどｉ線の透過率が低く、最終的に０％になるように設計したマスクを用いた。

パターニングされたポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ、厚さ１０μｍの第１絶縁層９を形成した。

次に、スパッタ法を用いて、基板表面，第１絶縁層９，その他開口部上にクロムを５０ｎｍ成膜し、更に銅を５００ｎｍ成膜し、電気めっき用給電膜とした。

電気めっき用給電膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、コンデンサ上部電極１０や配線形成するためのレジストマスクを塗布した。

レジストマスク開口部に１Ａ／ｄｍ^２の電流密度で銅を１０μｍの厚さにめっきした。レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で電気めっき用給電膜を除去した。さらに、過マンガン酸系クロムエッチング液を用いて、クロム給電膜を除去し、第２配線層１１を作成した。

次に、第１絶縁層９と同様の工程により、第２絶縁層１２を形成した。第１絶縁層９の斜面構造１９に連続的に連なるように、第２絶縁層１２の斜面構造を形成した。

第２配線層１２と同様の工程により、第３配線層１４を形成した。第３配線層１４には、スパイラル状のインダクタ１３および配線を形成した。

第１絶縁層９と同様の工程により、第３絶縁層１５を形成した。

第１絶縁層９および第２絶縁層１２まで連続的に形成した斜面構造１９に連なるように、第３絶縁層１５にも斜面構造１９を形成した。

第３絶縁層１５上に、第１配線層９と同様の工程により、第４配線層１６を形成した。配線を第４配線層１６中に、接続端子１７を形成した。

最後に、表面保護層として感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしプリベークした後、露光，現像し、スクライブライン５および接続端子開口部を形成した後、２５０℃／１ｈ硬化させ、表面保護層１８を形成した。

表面保護層開口部から露出した接続端子１７表面にニッケル／ホウ素系無電解ニッケルめっきを１μｍ施し、更にこの無電解ニッケルめっき表面に無電解金めっきを０.５μｍ施し、外部接続端子１７を形成した。

最後に、ダイサーを用いて、露出したガラス基板をスクライブライン５に沿って切断し、各電子部品２に分けた。

本実施形態１の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態２

図６は、本発明による電子部品の実施形態２の配線形成面側から見た構造を示す平面図であり、図７は、実施形態２の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態２の電子部品２においては、実施形態１の構造に加えて、電気めっき給電ラインを確保するため斜面構造１９に電気めっき給電用導体２０を形成した。

本実施形態２の電子部品２は、実施形態１と同様の方法により、基板１上に第１配線層７および第１絶縁層９を形成した。

第２配線層１１を形成するときに、電気めっき給電ラインを確保するため、斜面構造１９上にも電気めっき給電用導体２０を形成した。

第２配線層１１上に第２絶縁層１２を形成した。

第３配線層１４を形成するときに、第２絶縁層１１端部に形成した斜面構造１９上にも電気めっき給電用導体２０を形成した。

第３配線層１４上に第３絶縁層１５および第４配線層１６，表面保護層１８を形成した。

次に、表面保護層１８の開口部から露出した接続端子１７表面にニッケル／ホウ素系無電解ニッケルめっきを１μｍ施し、この無電解ニッケルめっき表面に無電解金めっきを０.５μｍ施し、外部接続端子１７を形成した。

本実施形態２の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態３

図８は、本発明による電子部品の実施形態３の配線形成面側から見た構造を示す平面図であり、図９は、実施形態３の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態３の電子部品２においては、第１絶縁層９，第２絶縁層１２，第３絶縁層１５，表面保護層１８の端部の一部にのみ、階段構造２１が少なくとも１個所形成されている。

本実施形態３の電子部品２は、実施形態１と同様の方法により、ガラス基板１上に第１配線層７および誘電体８を形成した。

次に、感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、絶縁層の外形，コンデンサ誘電体部分，層間接続のための開口部を形成した。

このパターニングされたポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ、厚さ１０μｍの第１絶縁層９を形成した。

銅膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、コンデンサ上部電極、配線形成のためのレジストマスクを形成した。

レジストマスク開口部に１Ａ／ｄｍ^２の電流密度で銅を１０μｍの厚さにめっきした。レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅給電膜を除去した。さらに、過マンガン酸系クロムエッチング液を用い、クロム給電膜を除去し、第２配線層１１を作成した。

第１絶縁層９と同様の工程により、第２絶縁層１２を形成した。その際、電気めっきによる給電ラインを確保するために、第２絶縁層１２の端部に幅２０μｍで第１絶縁層９端部から１０μｍ内側に端部がくるように、階段構造２１を形成した。

この上に、第２配線層１１と同様の工程により、第３配線層１４を形成した。第３配線層１４には、スパイラル状のインダクタや配線を形成した。

さらに、第１絶縁層９と同様の工程により、第３絶縁層１５を形成した。この際、第２絶縁層１２に形成した階段構造２１に連なるように、第３絶縁層１５にも第２絶縁層１２の端部よりも１０μｍ内側に後退させた階段構造２１を形成した。

第３絶縁層１５上に、第１配線層７と同様の工程により、第４配線層１６を形成した。その際に、接続端子１７や配線を第４配線層１６中に形成した。

最後に、表面保護層１８として感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光，現像工程を経て、スクライブライン５および接続端子開口部を形成した後、２５０℃／１ｈ硬化させ、表面保護層１８を形成した。

次に表面保護層開口部から露出した接続端子表面にニッケル／ホウ素系無電解ニッケルめっきを１μｍ施し、この無電解ニッケルめっき表面に無電解金めっきを０.５μｍ施し、外部接続端子１７を形成した。

本実施形態３の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態４

図１０は、本発明による電子部品の実施形態４の配線形成面側から見た構造を示す平面図であり、図１１は、実施形態４の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態４の電子部品２においては、実施形態３の構造に加えて、電気めっき給電ラインを確保するため階段構造２１に電気めっき給電用導体２０を形成した。

本実施形態４の電子部品２は、実施形態３と同様の方法により、基板１上に第１配線層７，誘電体８，第１絶縁層９，第２配線層１２を形成した。その際、電気めっき給電ラインを確保するため、階段構造２１上にも電気めっき給電用導体２０を形成した。

第２配線層１２上に、実施形態３と同様の方法により、第３配線層１４および絶縁層１５を形成した。

第３配線層１４形成時に、第２絶縁層１２上に形成した階段構造２１上にも、電気めっき給電用導体２０を形成した。

第３配線層１４上に、実施形態２と同様の方法により、第３絶縁層１５，第４配線層１６，表面保護層１８を形成した。

表面保護層１８の開口部から露出した接続端子表面に、ニッケル／ホウ素系無電解ニッケルめっきを１μｍ施し、この無電解ニッケルめっき表面に無電解金めっきを０.５μｍ施し、外部接続端子１７を形成した。

本実施形態４の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態５

図１２は、本発明による電子部品の実施形態５の配線形成面側から見た構造を示す平面図であり、図１３は、実施形態５の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態５の電子部品２においては、実施形態３および４の構造と比較すると明らかなように、最終段だけを階段構造２１とし、電気めっき給電ラインを確保するため、階段構造２１に電気めっき給電用導体２２を形成した。

本実施形態５の電子部品２は、実施形態３と同様の方法により、ガラス基板１上に第１配線層７，誘電体層８，第１絶縁層９を形成した。

基板表面，第１絶縁層，その他開口部上にスパッタ法を用い、クロムを５０ｎｍ成膜し、更に銅を５００ｎｍ成膜し、電気めっき用給電膜２２とした。

銅膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、コンデンサ上部電極，配線，第３配線層１４以降の絶縁層側面部における電気めっきの給電ラインを確保するために第１絶縁層９側面部に電気めっき給電用導体２２を形成するレジストマスクを形成した。

このレジストマスク開口部に１Ａ／ｄｍ^２の電流密度で銅を１０μｍの厚さにめっきした。レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅給電膜を除去した。過マンガン酸系クロムエッチング液を用い、クロム給電膜を除去し、第２配線層１１および電気めっき給電用導体２２を作成した。

第１絶縁層９と同様の工程により、第２絶縁層１２を形成し、第２配線層１１と同様の工程により、その上に第３配線層１４を形成した。

第３配線層１４には、スパイラル状のインダクタ，配線，第２絶縁層１２端部側面に電気めっき給電用導体２２を、第１絶縁層９端部側面に形成された電気めっき給電用導体２２と接続するよう形成した。

第３絶縁層１５上に、第１配線層７と同様の工程により、第４配線層１６を形成した。

その際に、接続端子１７および配線を第４配線層１６中に形成した。

表面保護層１８として感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートし、プリベークした後、露光，現像工程を経て、スクライブライン５および接続端子開口部を形成し、２５０℃／１ｈ硬化させ、表面保護層１８を形成した。

表面保護層開口部から露出した接続端子１７の表面にニッケル／ホウ素系無電解ニッケルめっきを１μｍ施し、この無電解ニッケルめっき表面に無電解金めっきを０.５μｍ施し、外部接続端子１７を形成した。

本実施形態５の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態６

図１４は、本発明による電子部品の実施形態６の配線形成面側から見た構造を示す平面図であり、図１５は、実施形態６の切断面ａ−ｂに沿う断面構造を示す図であり、図１６は、実施形態６の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態６の電子部品２は、基板の上下両面に配線層が形成されており、第１絶縁層９，第２絶縁層１２，第３絶縁層１５，第２表面保護層２６の端部の一部にのみ、他の絶縁層端部よりもゆるい傾斜角度の斜面構造１９が少なくとも１個所形成されている。

本実施形態６の電子部品２は、０.５ｍｍ厚の無アルカリガラス基板１：ＯＡ−１０（日本電気硝子製）に１００μｍのサンドブラスト用フィルムレジスト材オーディル(東京応化製)をラミネートし、露光，現像工程を経て、エッチング用レジストを形成した。

マイクロサンドブラスト法により、ガラス基板にビアviaすなわち通路を形成した。

次にレジストフィルムを剥離し、スパッタ法により、ガラス基板表面およびビア内壁に電気めっき用給電膜クロムを５０ｎｍ成膜し、銅を５００ｎｍ成膜した。

銅膜上にめっき用フィルムレジストＨＮ９２０（ＨＤＭＳ製）をラミネートし、露光，現像工程を経て、ビア内壁に導通膜を形成するためのめっきレジストマスクを形成し、銅を電気めっきした。

フィルムレジストを剥離し、再度、配線および接続端子を形成するために、同様の工程により、レジストマスクを作成し、銅を電気めっきした後、給電膜を剥離し、ビア内導通体２３，外部端子１７，配線層を形成した。

外部端子１７および配線が形成された表面に表面保護層として感光性ベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル社製）をスピンコートし、プリベークした後，露光，現像工程を経て、外部端子開口部とスクライブライン５とをパターニングし、窒素雰囲気中で２５０℃/１ｈ加熱硬化させた後、開口部の残渣除去のためにＣＦ_４/Ｏ_２でプラズマアッシングし、第１表面保護層２５を形成した。

表面保護層から露出した接続端子１７にニッケル／ホウ素系無電解ニッケルめっきを１μｍ施し、この無電解ニッケルめっき表面に無電解金めっきを０.５μｍ施し、外部接続端子１７を形成した。

外部接続端子１７を形成した面の反対側に抵抗体を形成するため、スパッタ法により、ＴａＮ膜を５００ｎｍ成膜した。

この上にポジ型液状レジストＯＦＰＲ８００，１００ｃｐをスピンコートし、プリベークした後、露光，現像工程を経て、レジストパターンマスクを形成した。

このマスクを使ってＴａＮ膜をＣＦ_４ドライエッチングした。

レジストを剥離して複数の抵抗体２４を形成した。

抵抗体２４が形成された面に電気めっき用給電膜クロムを５０ｎｍ成膜し、銅を５００ｎｍ成膜した。

銅膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートし、プリベークした後、露光，現像工程を経て、抵抗体およびビア内導通体２３と接続するための配線，コンデンサ用下部電極６を形成するためのめっきレジストマスクを形成した後、電気めっきにより、１０μｍの銅めっき膜を形成した。

最後にレジストを剥離し、電気めっき用給電膜を剥離し、抵抗体２４およびビア内導通体２３と接続した配線，コンデンサ用下部電極６が形成された第１配線層７を形成した。

次に、コンデンサ用誘電体形成時における第１配線層の酸化防止バリア膜として、スパッタ法により、クロムを５０ｎｍ形成した。

スパッタ法により、バリア層表面に誘電体としてＴａ_２Ｏ_５を５００ｎｍの厚さに成膜した。

Ｔａ_２Ｏ_５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程を経て、誘電体のレジストマスクを形成した。

ＣＦ_４ガスを用いてドライエッチングし、コンデンサ下部電極以外の不要部分のＴａ_２Ｏ_５を除去した後、レジストマスクを除去し、更に不要部分のバリア層を過マンガン酸系クロムエッチング液によりエッチングし、誘電体８を形成した。

感光性ベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル社製）をスピンコートにより塗布し、ホットプレートでプリベークし、露光，現像工程を経て、絶縁層の外形，コンデンサ誘電体部分，層間接続のための開口部，電気めっき給電ラインを確保するための斜面構造１９を形成した。

斜面構造１９を形成する部分の露光時に使用するマスクには、絶縁層端部ほどｉ線の透過率が低く設計されたマスクを用いた。

パターニングされたベンゾシクロブテン樹脂を窒素雰囲気中で２５０℃／２時間硬化させ、厚さ１０μｍの第１絶縁層９を形成した。

基板表面，第１絶縁層９，その他開口部上にスパッタ法により、クロムを５０ｎｍ成膜し、更に銅を５００ｎｍ成膜し、この銅膜を電気めっき用給電膜とした。

銅膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００(東京応化製)をスピン塗布し、ホットプレートでプリベークし、露光，現像工程を経て、コンデンサ上部電極，配線形成するためのレジストマスクを形成した。

レジストマスク開口部に１Ａ／ｄｍ^２の電流密度で銅を１０μｍの厚さにめっきした。レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅給電膜を除去した。過マンガン酸系クロムエッチング液を用いてクロム給電膜を除去し、第２配線層１１を作成した。

第１絶縁層９と同様の工程により、第２絶縁層１２を形成した。

その際、第１絶縁層９に形成した斜面構造１９に連続的に傾斜部が連なるように第２絶縁層１２にも斜面構造１９を形成した。

第２配線層１２と同様の工程により、第３配線層１４を形成した。

第３配線層１４にはスパイラル状のインダクタ１３および配線層を形成した。

その際、第１絶縁層９および第２絶縁層１２まで連続的に形成した斜面構造１９に連なるように第３絶縁層１５にも斜面構造１９を形成した。

表面保護層としてベンゾシクロブテン樹脂（ダウケミカル社製）をスピンコートし、プリベークし、露光，現像工程を経て、スクライブライン５を形成した後、２５０℃／１ｈ硬化させ、第２表面保護層２６を形成した。

本実施形態６の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態７

図１７は、本発明による電子部品の実施形態７の配線形成面側から見た構造を示す平面図であり、図１８は、実施形態７の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態７の電子部品２は、基板の上下両面に配線層が形成されており、実施形態６の構造に加えて、電気めっき給電ラインを確保するため斜面構造１９に電気めっき給電用導体２０を形成した。

本実施形態７の電子部品２は、実施形態６と同様の方法により、基板にビアおよびビア内導通体２３、接続端子、第１表面保護層２５を形成した後、第１配線層７，第１絶縁層９を形成した。

さらに、第２配線層１１を形成した。その際、電気めっき給電ラインを確保するため斜面構造１９に電気めっき給電用導体２０を形成した。

実施形態６と同様の方法により、第２配線層１１上に第３配線層１４，第３絶縁層１５を形成した。第３配線層１４を形成するときに、第２絶縁層１２上に形成した斜面構造１９上にも電気めっき給電用導体２０を形成した。
実施形態６と同様の方法により、第３配線層上に第３絶縁層１５，第４配線層１６，第２表面保護層２６を形成した。

本実施形態７の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態８

図１９は、本発明による電子部品の実施形態８の配線形成面側から見た構造を示す平面図であり、図２０は、実施形態８の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態８の電子部品２は、基板の上下両面に配線層が形成されており、第１絶縁層９，第２絶縁層１２，第３絶縁層１５，表面保護層１８の端部の一部にのみ、階段構造２１が少なくとも１個所形成されている。

本実施形態８の電子部品２は、実施形態６と同様の方法により、ガラス基板にビアおよびビア内導通体２３を形成し、基板の一方の面に接続端子および第１表面保護層２５を形成し、もう１方の面に抵抗体、第１配線層７，誘電体８を形成した。

次に、感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートにより、塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、絶縁層の外形およびコンデンサ誘電体部分や層間接続のための開口部を形成した。

次に、基板表面、第１絶縁層９およびその他開口部上にスパッタ法を用いクロムを５０ｎｍ成膜し、更に銅を５００ｎｍ成膜し、これを電気めっき用給電膜とした。

銅膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、コンデンサ上部電極、配線形成するためのレジストマスクを形成した。

レジストマスク開口部に１Ａ／ｄｍ^２の電流密度で銅を１０μｍの厚さにめっきした。レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅給電膜を除去した。さらに、過マンガン酸系クロムエッチング液を用いてクロム給電膜を除去し、第２配線層１１を形成した。

次に第１絶縁層９と同様の工程により、第２絶縁層１２を形成した。

その際、電気めっき給電ラインを確保するために第２絶縁層１２端部に第１絶縁層端部から１０μｍ内側に後退した部分を形成し、階段状となるようにした。

この上に、第２配線層１１と同様の工程により、第３配線層１４を形成した。第３配線層１４にはスパイラル状のインダクタ，配線を形成した。

さらに、第１絶縁層９と同様の工程により、第３絶縁層１５を形成した。その際、第２絶縁層１２に形成した階段構造２１に連なるように第３絶縁層１５にも第２絶縁層１２端部よりも１０μｍ後退した部分を形成した。

第１配線層９と同様の工程により、第３絶縁層１５上に第４配線層１６を形成した。最後に、第２表面保護層２６として感光性ベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル社製）をスピンコートし、プリベークした後、露光，現像工程を経て、スクライブライン５を形成した後、２５０℃／１ｈ硬化させ、第２表面保護層２６を形成した。

本実施形態８の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態９

図２１は、本発明による電子部品の実施形態９の配線形成面側から見た構造を示す平面図であり、図２２は、実施形態９の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態９の電子部品２は、基板の上下両面に配線層が形成されており、実施形態８の構造に加えて、電気めっき給電ラインを確保するため、階段構造２１に電気めっき給電用導体２０を形成した。

本実施形態９の電子部品２は、実施形態８と同様の方法により、ガラス基板にビアおよびビア内導通体２３を形成し、基板の一方の面に接続端子および第１表面保護層２５を形成し、もう１方の面に抵抗体，第１配線層７，誘電体８，第１絶縁層９，更に第２配線層１１を形成した。その際、電気めっき給電ラインを確保するため、階段構造２１に電気めっき給電用導体２０を形成した。実施形態９と同様の方法により、第２配線層１１上に第２絶縁層１２，第３配線層１４を形成した。第３配線層１４形成時に第２絶縁層１２上に形成した階段構造２１にも電気めっき給電用導体を形成した。実施形態６と同様の方法により、第３配線層１４上に第３絶縁層１５および第４配線層１６，第２表面保護層２６を形成した。

本実施形態９の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態１０

図２３は、本発明による電子部品の実施形態１０の配線形成面側から見た構造を示す平面図であり、図２４は、実施形態１０の切断面ｃ−ｄに沿う断面構造を示す図である。

本実施形態７の電子部品２は、基板の上下両面に配線層が形成されており、実施形態７および実施形態８の構造と比較すると明らかなように、最終段だけを階段構造２１とし、電気めっき給電ラインを確保するため、階段構造２１に電気めっき給電用導体２２を形成した。

本実施形態１０の電子部品２は、実施形態８と同様の方法により、ガラス基板にビアおよびビア内導通体２３を形成し、基板の一方の面に接続端子および第１表面保護層２５を形成し、もう１方の面に抵抗体，第１配線層７，誘電体８，第１絶縁層９を形成した。

次に、スパッタ法により、基板表面，第１絶縁層９，その他開口部上にクロムを５０ｎｍ成膜し、銅を５００ｎｍ成膜し、これを電気めっき用給電膜とした。

銅膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００(東京応化製)をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経て、コンデンサ上部電極，配線，第３配線層１４以降の電気めっき給電ラインを確保するための第２絶縁層１２端部側面に形成された電気めっき電気めっき給電用導体２２などを形成するためのレジストマスクを形成した。

レジストマスク開口部に１Ａ／ｄｍ^２の電流密度で銅を１０μｍの厚さにめっきした。レジストマスクを除去し、銅エッチング液コブラエッチ(荏原電産製)で銅給電膜を除去した。過マンガン酸系クロムエッチング液を用いてクロム給電膜を除去し、第２配線層１１および第２絶縁層１２端部側面の一部にのみ電気めっき給電用導体２２を形成した。

第１絶縁層９と同様の工程により、第２絶縁層１２を形成し、第２配線層１２と同様の工程により、その上に第３配線層１４を形成した。第３配線層１４にはスパイラル状のインダクタ，配線層を形成した。第１絶縁層９端部側面に形成された電気めっき給電用導体２２と接続するように、第２絶縁層１２端部側面に電気めっき給電用導体２２を形成した。

さらに、第１絶縁層９と同様の工程により、第３絶縁層１５を形成した。第１配線層７と同様の工程により、第３絶縁層１５上に第４配線層１６を形成した。

表面保護層として感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしプリベークした後、露光，現像工程を経て、スクライブライン５を形成し、２５０℃／１ｈ硬化させ、第２表面保護層２６を形成した。

最後に、ダイサーを用いて、露出したガラス基板をスクライブライン５に沿って切断し、各電子部品２を分けた。

本実施形態１０の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率は０％であった。

実施形態１１

これまでの実施形態では、傾斜構造だけを採用した電子部品と階段構造だけを採用した電子部品を説明したが、１つの電子部品に傾斜構造と階段構造とを混合して配置することもできる。

比較例１

図２５は、比較例１の電子部品の配線形成面側から見た構造を示す平面図であり、図２６は、比較例１の切断面ａ−ｂに沿う断面構造を示す図である。

本比較例１の電子部品２は、実施形態１と同様の方法により、作成した。ただし、各層には電気めっき給電のための傾斜構造や階段構造を形成していない。配線層と絶縁層とを交互に積層した後、スクライブライン５に沿って基板を切断し、各チップに分け、電子部品２を作成した。

本比較例１の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率はおよそ４０％であった。

比較例２

図２７は、比較例２の電子部品２の配線形成面側から見た構造を示す平面図であり、図２８は、比較例２の切断面ａ−ｂに沿う断面構造を示す図である。

本比較例２の電子部品２は、実施形態６と同様の方法により、作成した。ただし、各層には電気めっき給電のための傾斜構造や階段構造を形成していない。配線層と絶縁層とを交互に積層した後、スクライブライン５に沿って基板を切断し、各チップに分け、電子部品２を作成した。

本比較例２の電子部品２について、第４配線層１６形成後に検査すると、めっき不良による配線欠損の発生比率はおよそ４０％であった。

低誘電正接樹脂組成物の化学構造の一例を示す図である。本発明による電子部品の実施形態１の配線形成面側から見た構造を示す平面図である。実施形態１の切断面ａ−ｂに沿う断面構造を示す図である。実施形態１の切断面ｃ−ｄに沿う断面構造を示す図である。切断前の２つの電子部品が並んでいる状態を示す模式図である。本発明による電子部品の実施形態２の配線形成面側から見た構造を示す平面図である。実施形態２の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態３の配線形成面側から見た構造を示す平面図である。実施形態３の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態４の配線形成面側から見た構造を示す平面図である。実施形態４の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態５の配線形成面側から見た構造を示す平面図である。実施形態５の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態６の配線形成面側から見た構造を示す平面図である。実施形態６の切断面ａ−ｂに沿う断面構造を示す図である。実施形態６の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態７の配線形成面側から見た構造を示す平面図である。実施形態７の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態８の配線形成面側から見た構造を示す平面図である。実施形態８の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態９の配線形成面側から見た構造を示す平面図である。実施形態９の切断面ｃ−ｄに沿う断面構造を示す図である。本発明による電子部品の実施形態１０の配線形成面側から見た構造を示す平面図である。実施形態１０の切断面ｃ−ｄに沿う断面構造を示す図である。比較例１の電子部品の配線形成面側から見た構造を示す平面図である。比較例１の切断面ａ−ｂに沿う断面構造を示す図である。比較例２の電子部品の配線形成面側から見た構造を示す平面図である。比較例２の切断面ａ−ｂに沿う断面構造を示す図である。

符号の説明

１基板
２電子部品
３層間絶縁層
４配線層
５スクライブライン
６下部電極
７第１配線層
８誘電体
９第１絶縁層
１０上部電極
１１第２配線層
１２第２絶縁層
１３インダクタ
１４第３配線層
１５第３絶縁層
１６第４配線層
１７外部接続端子
１８表面保護層
１９斜面構造
２０電気めっき給電用導体
２１階段構造
２２電気めっき給電用導体
２３ビア内導通体
２４抵抗体
２５第１表面保護層
２６第２表面保護層

Claims

基板と配線層と絶縁層と外部接続端子とを含み、前記基板上に前記配線層と前記絶縁層とが交互に形成された積層構造の電子部品において、
前記絶縁層端部の一部にのみ他の絶縁層端部よりもゆるい傾斜角度の斜面構造が、少なくとも１個所形成されていることを特徴とする電子部品。
請求項１に記載の電子部品において、
前記斜面構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。
請求項１に記載の電子部品において、
前記傾斜構造が、前記電子部品の絶縁層形成面において対称となる偶数個所に形成されていることを特徴とする電子部品。
請求項３に記載の電子部品において、
前記斜面構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。
基板と配線層と絶縁層と外部接続端子とを含み、前記基板上に前記配線層と前記絶縁層とが交互に形成された積層構造の電子部品において、
前記絶縁層端部の一部にのみ上層ほど狭くなる階段構造が、少なくとも１個所形成されていることを特徴とする電子部品。
請求項５に記載の電子部品において、
前記階段構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。
請求項５に記載の電子部品において、
前記階段構造が、前記電子部品の絶縁層形成面において対称となる偶数個所に形成されていることを特徴とする電子部品。
請求項７に記載の電子部品において、
前記階段構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。
請求項５に記載の電子部品において、
前記階段構造が、最終絶縁層端部の一部にのみ形成されていることを特徴とする電子部品。
請求項９に記載の電子部品において、
前記階段構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。
請求項９に記載の電子部品において、
前記階段構造が、前記電子部品の絶縁層形成面において対称となる偶数個所に形成されていることを特徴とする電子部品。
請求項１１に記載の電子部品において、
前記階段構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。
基板と配線層と絶縁層と外部接続端子とを含み、前記基板上に前記配線層と前記絶縁層とが交互に形成された積層構造の電子部品において、
前記絶縁層端部の一部にのみ他の絶縁層端部よりもゆるい傾斜角度の斜面構造と上層ほど狭くなる階段構造とが、それぞれ少なくとも１個所形成されていることを特徴とする電子部品。
請求項１３に記載の電子部品において、
前記斜面構造および階段構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。
請求項１３に記載の電子部品において、
前記傾斜構造および階段構造が、前記電子部品の絶縁層形成面において対称となる偶数個所に形成されていることを特徴とする電子部品。
請求項１５に記載の電子部品において、
前記斜面構造および階段構造上に電気めっき給電用導体が形成されていることを特徴とする電子部品。