KR20200045577A - 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법 - Google Patents

웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법 Download PDF

Info

Publication number
KR20200045577A
KR20200045577A KR1020207011864A KR20207011864A KR20200045577A KR 20200045577 A KR20200045577 A KR 20200045577A KR 1020207011864 A KR1020207011864 A KR 1020207011864A KR 20207011864 A KR20207011864 A KR 20207011864A KR 20200045577 A KR20200045577 A KR 20200045577A
Authority
KR
South Korea
Prior art keywords
overlay
error
dose
wafer
lithography process
Prior art date
Application number
KR1020207011864A
Other languages
English (en)
Other versions
KR102169564B1 (ko
Inventor
지노 마쿠치리
아미르 위드만
엘리스 창
존 로빈슨
알렌 박
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20200045577A publication Critical patent/KR20200045577A/ko
Application granted granted Critical
Publication of KR102169564B1 publication Critical patent/KR102169564B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Abstract

웨이퍼를 검사하기 위한 방법 및 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법이 제공된다. 하나 방법은, 웨이퍼 상에 프린트된 복수의 다이에 대한 영상을 획득하는 단계로서, 상기 복수의 다이의 각각은 웨이퍼 상에 이중 패터닝 리소그래피 프로세스를 수행함으로써 프린트되며, 복수의 다이는, 이중 패터닝 리소그래피 프로세스에 대한 오버레이의 공칭값들로 프린트된 2개 이상의 다이 및 오버레이의 변조된 값들로 프린트된 하나 이상의 다이를 구비하는 것인 복수의 다이에 대한 영상을 획득하는 단계와, 공칭값들로 프린트된 복수의 다이에 대하여 획득된 영상을 변조된 값들로 프린트된 복수의 다이에 대하여 획득된 영상과 비교하는 단계와, 비교 단계의 결과에 기초하여 변조된 값들로 프린트된 상기 복수의 다이에서의 결함을 검출하는 단계를 포함한다.

Description

웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법{INSPECTING A WAFER AND/OR PREDICTING ONE OR MORE CHARACTERISTICS OF A DEVICE BEING FORMED ON A WAFER}
본 발명은 웨이퍼를 검사하는 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하기 위한 방법에 관한 것이다.
이하의 설명 및 예들은 이 섹션 내에 이들이 포함되기 때문에 종래 기술로서 허용되지 않는다.
집적 회로들과 같은 반도체 디바이스들을 제조하는 것은 웨이퍼 상에 복수의 층을 형성하는 것을 포함한다. 상이한 구조들이 웨이퍼의 상이한 층들 상에 형성되며, 상이한 층들 상의 일부 구조들은 서로 전기적으로 연결되도록 의도되는 반면에 상이한 층들 상의 다른 구조들은 서로 절연되도록 의도된다. 하나의 층 상의 구조들은 다른 층들의 다른 구조들과 적절하게 정렬되지 않으면, 구조들의 오정렬이 일부 구조들의 적절한 전기적 연결 및/또는 다른 구조들에 대한 적절한 절연을 방지할 수 있다. 그러므로, 웨이퍼 상의 복수의 층들의 정렬을 측정 및 제어하는 것은, 작업 중인 반도체 디바이스들의 성공적인 제조에 있어서 중요하다.
일반적으로, 웨이퍼 상의 하나 층에 대한 다른 층의 정렬은 웨이퍼 상에 수행되는 리소그래피 프로세스의 노광 단계에서의 웨이퍼의 정렬에 의해 결정된다. 특히, 리소그래피 프로세스는, 다른 제조 프로세서들을 이용하여 디바이스 재료에 이송되는 레지스트 재료 내에 패터닝된 특징부들을 형성하는 것을 수반하므로, 리소그래피 프로세스는, 일반적으로 패터닝된 특징부들이 웨이퍼 상에 형성되는 곳(및 패터닝된 특징부들로부터 디바이스 구조들이 형성되는 곳)을 제어한다. 따라서, 리소그래피 프로세스 이전에, 리소그래피 프로세스 동안에 및/또는 리소그래피 프로세스 이후에 웨이퍼의 정렬을 측정 및 제어하는 것과, 다른 층 상의 특징부에 대하여 하나의 층 상의 특징부들의 오버레이는 제조 프로세스에 있어서 중요한 단계이다.
오버레이 이외의 리소그래피 프로세스의 파라미터들은 또한 웨이퍼 상에 형성되는 결과적으로 생성된 패터닝된 특징부에 영향을 준다. 예를 들어, 리소그래피 프로세스에 사용되는 노광(exposure) 툴의 초점 및 도즈(dose)는 임계 치수, 측벽 각도 및 높이와 같은 패터닝된 특징부들의 여러 가지 특징들에 영향을 줄 수 있다. 만일 패터닝된 특징부들이 이러한 특징들에 대한 명세서들 내에 형성되지 않으면, 패터닝된 특징부들로부터 형성된 디바이스 구조들은 서로에 대하여 적절하게 절연되지 않거나 또는 서로 적절하게 연결되지 않게 될 수 있다. 또한, 이러한 특징들은 또한 웨이퍼 상에 형성된 디바이스들의 전기적 특징들에 영향을 줄 수 있다. 그러므로, 작업중인 디바이스들이 제조되고 있음을 보증하고, 또한 적절한 기능을 가진 디바이스들이 제조되고 있음을 보증하기 위하여 리소그래피 프로세스의 복수의 파라미터들을 모니터 및 제어하는 것이 중요하다.
이에 따라서, 디바이스들이 제조되기 이전에 설계 문제점들을 제거하고, 리소그래피 프로세스를 모니터링 및 제어함으로써 웨이퍼들 상에 제조된 디바이스들을 개선시키는데 사용될 수 있는 시스템들 및/또는 방법들을 개발하는 것이 유리하다.
여러 가지 실시형태들의 이하의 설명은, 어떤 방식으로든 첨부된 청구항들의 주제를 제한하는 것으로 구성되어서는 안된다.
일 실시형태는 웨이퍼를 검사하기 위한 방법에 관한 것이다. 이 방법은 웨이퍼 상에 프린트된 복수의 다이에 대한 영상들을 획득하는 것을 포함한다. 복수의 다이의 각각은 웨이퍼 상에서 이중 패터닝 리소그래피 프로세스를 수행함으로써 프린트된다. 복수의 다이는, 이중 패터닝 리소그래피 프로세스에 대한 오버레이의 공칭값들로 프린트된 2개 이상의 다이 및 오버레이의 변조된 값들로 프린트된 1개 이상의 다이를 포함한다. 이 방법은 또한 공칭값들로 프린트된 복수의 다이에 대하여 획득된 영상들을 변조된 값들로 프린트된 복수의 다이에 대한 획득된 영상들과 비교하는 것을 포함한다. 또한, 이 방법은 비교 단계의 결과에 기초한 변조된 값들로 프린트된 복수의 다이에서의 결함들을 검출하는 것을 포함한다.
다른 실시형태는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하기 위한 방법에 관한 것이다. 이 방법은 리소그래피 프로세스를 이용하여 웨이퍼 상에 형성되는 하나 이상의 다이에 대한 계측(metrology)을 수행하는 것을 포함한다. 이 방법은 또한 계측의 결과에 기초하여 하나 이상의 다이에서의 리소그래피 프로세스의 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 결정하는 것을 포함한다. 또한, 이 방법은 하나 이상의 다이에 대한 설계 데이터에 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 적용함으로써 하나 이상의 다이로부터 형성되는 디바이스의, 윤곽(contour)과 같은 하나 이상의 특징을 시뮬레이션하는 것을 포함한다.
전술한 방법 실시형태들의 단계들의 각각은 여기서 추가로 설명되는 바와 같이 수행될 수도 있다. 전술한 방법들은, 여기서 설명된 임의의 다른 방법(들)의 임의 다른 단계(들)을 포함할 수도 있고, 여기서 설명된 시스템들 중 임의의 것을 이용하여 수행될 수도 있다.
본 발명의 다른 목적 및 이점은, 이하의 상세한 설명부를 읽고 첨부 도면을 참조할 때 명백하게 된다.
도 1은 이중 패터닝 리소그래피 프로세스의 파라미터의 공칭값들로 프린트된 2개 이상의 다이 및 파라미터의 변조된 값들로 프린트된 하나 이상의 다이를 포함하는, 웨이퍼 상의 프린트된 복수의 다이의 일 실시형태를 예시하는 개략도이다.
도 2는 웨이퍼를 검사하기 위하여 구성된 시스템의 일 실시형태의 측면 뷰를 예시하는 개략도이다.
도 3은 여기서 설명되는 하나 이상의 방법을 수행하기 위한 컴퓨터 시스템 상에서 실행가능한 프로그램 명령어들을 저장하는 비일시적인 컴퓨터 판독 가능한 매체의 일 실시형태를 예시하는 블록도이다.
도 4는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하기 위하여 구성된 시스템의 일 실시형태의 측면 뷰를 예시하는 개략도이다.
본 발명은 여러 가지 변형 및 대안 형태를 허용할 수 있지만, 이것의 특정 실시형태들은 도면들에서 일례로서 도시되고 여기서 상세히 설명된다. 그러나, 도면 및 이것의 상세한 설명은, 본 발명을 개시된 특정 형태로 제한하도록 의도되지 않지만, 이와 반대로, 첨부된 청구항들에 의해 규정된 바와 같이 본 발명의 사상 및 범위 내에 포함되는 모든 변형물, 등가물 및 대안물을 커버하기 위한 것임을 이해해야 한다.
이제 도면으로 돌아가서, 도면은 축척대로 도시되어 있지 않음에 주목해야 한다. 특히, 도면의 요소들의 일부의 축척은 요소의 특징을 강조하기 위하여 크게 과장된다. 도면은 동일한 축척으로 도시되지 않음에 또한 주목해야 한다. 유사하게 구성될 수 있는 하나보다 더 많은 도면에 도시된 요소들은 동일한 참조 부호를 이용하여 표시되어 있다.
일 실시형태는 웨이퍼를 검사하는 방법에 관한 것이다. 이 방법은 웨이퍼 상에 프린트된 복수의 다이에 대한 영상을 획득하는 것을 포함한다. 복수의 다이 각각은 웨이퍼 상의 이중 패터닝 리소그래피(double patterning lithography; DPL) 프로세스를 수행함으로써 프린트된다. DPL 프로세스는 2개의 별도의 리소그래피 패터닝 단계들을 수반할 수도 있다. 각 리소그래피 패터닝 단계 이후에, 에칭 프로세스(허용 가능하게는, 다른 프로세스 단계들에 후속함)가 수행될 수도 있다. DPL 프로세스는, 2개 보다 많은 별도의 노광을 포함하는 리소그래피 프로세스 내에 포함되는 프로세스이거나 그 리소그래피 프로세스의 일부일 수도 있다. 예컨대, 웨이퍼 상에 수행되는 리소그래피 프로세스는, 3중 패터닝 리소그래피(TPL) 프로세스 또는 4중 패터닝 리소그래피(QPL) 프로세스일 수도 있다. 이러한 방식으로, 여기서 사용되는 바와 같은“DPL”프로세스라는 용어는, 적어도 2개의 별도의 리소그래피 단계들을 포함하는 임의의 복수의 패턴 리소그래피(multiple pattern lithography; MPL) 프로세스를 의미하도록 의도된다.
복수의 다이는 DPL 프로세스에 대한 오버레이의 공칭값들로 프린트된 2개 이상의 다이 및 상기 오버레이의 변조된 값들로 프린트된 하나 이상의 다이를 포함한다. 이러한 방식으로, 여기서 설명된 실시형태들은, 레티클 오버레이 에러가 증가할 때 결함들을 의도적으로 야기시키기 위하여 다이간(또는 필드간)의 오버레이의 의도적 변경(modulation)을 이용한다.
웨이퍼 상의 복수의 다이의 레이아웃의 일 실시형태를 도 1에 도시한다. 도 1에 도시된 바와 같이, 복수의 다이는 행(22) 및 열(24)로 웨이퍼(20) 상에 프린트될 수도 있다. 도 1에 추가로 도시되는 바와 같이, 웨이퍼는 “A”다이의 매 열마다 “B”다이의 2개의 열을 포함할 수도 있다. “B”다이는 오버레이의 공칭값들로 프린트되고, “A”다이는 오버레이의 변조된 값들로 프린트된다. 따라서, 웨이퍼 상의 “B”다이의 각각은 동일한 값으로 프린트될 수도 있다. 또한, 임의의 1열에서의 “A”다이의 각각은 서로에 대하여 오버레이의 상이한 값들로 프린트될 수도 있다. 이러한 방식으로, 오버레이의 값들은 웨이퍼 상의 행 사이에서 변경될 수도 있다. 오버레이 값들은 임의의 적절한 증분에 있어서 변경될 수도 있고, 변경된 오버레이 값들의 범위는 에컨대 웨이퍼 상에 프린트될 수 있는 변경된 다이의 개수에 따라서 변화할 수도 있다. 오버레이는 x 방향 및 y 방향으로 변경될 수도 있다. 예컨대, 오버레이의 x 방향의 변조된 값들은, x 방향의 정렬에 대한 공칭값에 정렬의 x 방향의 일부 에러를 더한 것일 수도 있다. y 방향의 오버레이는 유사한 방식으로 변경될 수도 있다.
복수의 다이에 대한 영상을 획득하는 것은, DPL 프로세스의 양쪽 노광 단계들이 웨이퍼 상에서 수행된 이후에 수행될 수도 있다. 이러한 방식으로, 오버레이 특징은 웨이퍼의 제2 노광 이후에 수행될 수 있다. 웨이퍼 상의 복수의 다이에 대한 영상을 획득하는 것은, 캘리포니아주 밀피타스 소재의 KLA-tencor로부터 상업적으로 입수가능한 브라이트-필드(Bright-Field) 툴 또는 당해 분야에 알려진 임의의 다른 적절한 검사 툴 중 하나와 같은 브로드밴드 패터닝된 웨이퍼 결함 검사 시스템을 이용함으로써 수행될 수도 있다. 복수의 다이에 대한 영상을 획득하는 것은 대안적으로 영상이 영상 획득 시스템에 의해 저장되어 있었던 컴퓨터 판독 가능한 저장 매체로부터 영상을 획득하는 것을 포함할 수도 있다. 따라서, 영상을 획득하는 것은 웨이퍼를 이용하여 수행되거나 또는 웨이퍼를 이용하여 수행되지 않을 수도 있다. 또한, 오버레이의 공칭값들로 프린트된 2개 이상의 다이에 대한 영상을 획득하는 것은, 2개 이상의 다이가 웨이퍼 상에서 공칭값들로 어떻게 프린트되는지를 시뮬레이팅하는 것 또는 컴퓨터 판독 가능한 저장 매체로부터 이러한 시뮬레이팅된 영상을 획득하는 것을 포함할 수도 있다. 이러한 영상은 임의의 적절한 방식으로 시뮬레이팅될 수도 있다. 그러므로, 공칭값들에 대한 영상은 복수의 다이가 노광 시스템을 이용하여 프린트되었던 웨이퍼의 시뮬레이팅된 공칭 영상들 또는 실제의 공칭 영상들을 포함할 수도 있다. 이와 같이, 시뮬레이팅된 공칭 영상은 여기서 추가로 설명되는 비교 단계들에 대한 영상 소스로서 사용될 수도 있다.
이 방법은 또한 공칭값들로 프린트된 복수의 다이에 대하여 획득된 영상을 변조된 값들로 프린트된 복수의 다이에 대하여 획득된 영상과 비교하는 것을 포함한다. 이러한 방식으로 영상을 비교하는 것은 임의의 적절한 방식으로 수행될 수도 있다. 영상을 비교하는 것은, 또한 변조된 값들로 프린트된 복수의 다이 중 하나에 대하여 획득된 영상을 공칭값들로 프린트된 복수의 다이 중 2개의 다이에 대하여 획득된 영상과 비교하는 것을 포함할 수도 있다. 대안적으로, 영상을 비교하는 것은, 변조된 값들로 프린트된 복수의 다이 중 하나에 대하여 획득된 영상을 공칭값들로 프린트된 복수의 다이 중 단지 하나에 대하여 획득된 영상과 비교하는 것을 포함할 수도 있다.
이 방법은 또한 비교 단계의 결과에 기초하여 변조된 값들로 프린트된 복수의 다이에서의 결함을 검출하는 것을 포함한다. 결함은 임의의 적절한 결함 검출 알고리즘 및/또는 방법을 이용하여 검출될 수도 있다. 예컨대, 결함을 검출하는 것은, 결함 검출 임계값을 비교 단계의 결과(예컨대, 비교된 영상들 사이의 차이)에 적용하는 것을 포함할 수도 있고, 결함 검출 임계값 위에 있는 것으로 발견되는 임의의 결과는 결함 또는 발생가능한 결함으로서 식별될 수도 있다.
그러므로, 여기서 설명되는 방법들은, 피터슨 등에 의한 미국 특허 제6,902,855호, 피터슨 등에 의한 미국 특허 제7,418,124호 및 케카레(Kekare) 등에 의한 미국 특허 제7,769,225호에 설명된 절차와 같은 프로세스 윈도우 자격(process window qualification; PWQ) 검사 절차와 유사하며, 이들은 여기서 충분히 설명되는 것처럼 참조에 의해 통합된다. 그러나, 이들 특허에 설명된 시스템 및 방법과는 달리, 여기서 설명된 실시형태들은, 검사 PWQ 절차와 오버레이 측정 사이에 연결 장치(linkage)를 제공한다. 이러한 방식으로, 여기서 설명된 실시형태들은, DPL 프로세스의 제2 노광이 웨이퍼 상에서 수행된 이후에 수행되는 오버레이에 대한 PWQ 분석을 포함할 수도 있다. 오버레이에 대한 PWQ 분석 이후에, 웨이퍼는 최종 에칭 절차를 이용하여 프로세싱될 수도 있고, 이러한 절차는 최종 특징화 단계가 후속될 수도 있다.
일 실시형태에서, 방법은 다른 웨이퍼 상에 프린트된 복수의 다이에 대한 화상을 획득하는 단계를 포함하며, 다른 웨이퍼 상의 복수의 다이의 각각은 다른 웨이퍼 상에 DPL 프로세스를 수행함으로써 프린트되며, 다른 웨이퍼 상의 복수의 다이는 DPL 프로세스에 대한 초점 및 노광의 공칭값들로 프린트된 2개 이상의 다이 및 상기 초점 및 노광의 변조된 값들로 프린트된 1개 이상의 다이를 포함한다. 이러한 실시형태는 또한 초점 및 노광의 공칭값들로 프린트된 복수의 다이에 대하여 획득된 영상을 초점 및 노광의 변조된 값들로 프린트된 복수의 다이에 대하여 획득된 영상과 비교하는 단계와, 초점 및 노광의 변조된 값들로 프린트된 복수의 다이에서의 결함들을 상기 비교 단계의 결과에 기초하여 검출하는 단계를 포함한다. 복수의 다이는 전술한 방식(예컨대, 공칭값들로 프린트된 다이의 2개의 열에 이어서 변조된 값들로 프린트된 다이의 1개의 열이 존재하는 방식)과 유사한 방식으로 다른 웨이퍼 상에서 프린트될 수도 있다. 초점 및 노광의 값들은 공칭값으로부터 0.1 증분으로 변조될 수도 있다(예를 들어, 공칭값이 0.00이면, 변조된 값들은 0.6 내지 -0.6 사이에서 변할 수 있음). 변도된 값들의 범위는, 예를 들어 웨이퍼 상에서 변조된 값들로 프린트될 수 있는 다이의 수에 따라서 변할 수도 있다. 이러한 방식으로, 여기서 설명된 실시형태들은, DPL 프로세스의 제2 노광이 웨이퍼 상에서 수행된 이후에 수행되는 토포그래피에 대한 PWQ 분석을 포함할 수도 있다. 다른 웨이퍼 상의 복수의 다이에 대한 영상을 획득하는 것은 KLA-Tencor로부터 상업적으로 입수가능한 28xx 툴 중 하나와 같은 브로드밴드 패터닝된 웨이퍼 결함 검사 시스템을 이용하여 수행될 수도 있다. 이 실시형태에서 영상을 비교하는 것과 결함을 검출하는 것은 여기서 추가로 설명되는 바와 같이 수행될 수도 있다.
하나의 이러한 실시형태에서, 방법은 초점 및 노광의 변조된 값들로 프린트된 복수의 다이의 다이 위치 내에서 실질적으로 동일하게 검출되는 결함들을 비교하는 단계와, 결함들의 비교 결과 및 그 결함들에 대응하는 초점 및 노광의 변조된 값들에 기초하여, 복수의 다이에 대한 설계에서 초점 및 노광의 변조로 인한 결함들에 가장 민감한 포인트들을 결정하는 단계를 포함한다. 다이 위치 내에서 실질적으로 동일하게 검출되는 결함들을 비교하는 것은, 결함들이 변조된 다이 중 하나 보다 더 많은 다이 내에서 실질적으로 동일한 위치에 존재하는지 여부를 결정하기 위하여 수행될 수도 있다. 이러한 방식으로, 다이 위치 내에서 실질적으로 동일하게 검출된 결함들을 비교하는 것은, 다이 내의 실질적으로 동일한 위치에서 반복적으로 발생하는 결함들을 식별할 수도 있다. 그러므로, 이러한 결함들은 잠재적으로 체계적인 결함들로서 식별될 수도 있다. 이러한 결함들의 존재는, 그 위치의 설계(예컨대, 설계는 이 설계가 웨이퍼 상에 적절하게 프린트되는 것을 방지하는 하나 이상의 특징을 가짐)에 대하여 문제점이 있다는 것을 나타낼 수도 있다. 또한, 잠재적으로 체계적인 결함들에 대응하는 초점 및 노광의 변조된 값들은, 설계에서의 어느 영역이 그 값들의 변조로 인한 결함들에 가장 민감한지를 나타낼 수도 있다. 즉, 잠재적으로 체계적인 결함들에 대응하는 초점 및 노광의 변조된 값들은, 잠재적으로 체계적인 결함들의 위치에서 설계가 어떻게 민감해지는지를 나타낼 수도 있다. 예컨대, 잠재적으로 체계적인 결함들이 설계에서의 다른 영역보다 공칭값에 더 가까운 값에서 발생하는 설계에서의 영역은, 다른 영역보다 결함에 민감하거나 또는 더욱 민감하게 될 수도 있다. 그 후, 이러한 영역들은 설계에서 중요한 영역으로서 식별될 수도 있다.
다른 이러한 실시형태에서, 방법은 설계 데이터 공간에서, 초점 및 노광의 변조된 값들로 프린트된 복수의 다이에서 검출된 결함들의 위치에 근접한 설계 데이터의 부분들을 비교하는 단계와, 그 부분들에서의 설계 데이터가 그 부분들의 비교 결과에 기초하여 적어도 유사한지 여부를 결정하는 단계와, 그룹들의 각각에서의 결함들의 위치에 근접한 설계 데이터의 부분들이 적어도 유사하도록 상기 초점 및 노광의 변조된 값들로 프린트된 복수의 다이에서 검출된 결함들을 그룹들로 비닝(binning)하는 단계와, 상기 초점 및 노광의 변조된 값들로 프린트된 복수의 다이에서 검출된 결함들 중 어느 것이 상기 비닝하는 단계의 결과에 기초한 체계적인 결함인지를 결정하는 단계를 포함한다. 따라서, 실시형태들은 PWQ에 의해 검출된 결함들에 대하여 설계 기반 비닝을 수행하는 것을 포함할 수도 있다. 설계 기반 비닝은 자파(Zafar) 등에 의한 미국 특허 제7,570,796호에 설명된 바와 같이 수행될 수 있으며, 이는 여기서 충분히 설명되는 것처럼 참조에 의해 통합된다. 예컨대, 설계 데이터 공간에서의 결함들의 위치에 근접한 설계 데이터의 부분들을 비교하는 것은, 결함들의 각각에 대한 설계 클립들을 추출하는 것을 포함할 수도 있고, 추출된 설계 클립들은 설계 데이터 공간에서의 결함들의 위치에 기초하여 결정될 수도 있다. 설계 데이터 공간에서의 결함들의 위치는 설계 데이터 공간에서의 설계 데이터에 대하여 검사 데이터 공간에서의 검사 데이터를 정렬하는 것의 결과에 기초하여 결정될 수도 있고, 이는 상기 참조된 특허에서 설명된 바와 같이 또한 수행될 수도 있다. 비교 단계는, 또한 다른 클립들의 각각에 대한 클립들을 비교하는 것 내지 추출된 클립들 중 어느 것이 적어도 유사한지를 결정하는 것을 포함할 수도 있다. 그 후, 적어도 유사한 추출된 클립들은, 임의의 하나의 그룹에서의 추출된 클립들의 전체가 적어도 유사하도록 그룹화될 수도 있다. 그 후, 임의의 하나의 그룹에서의 추출된 클립들에 대응하는 결함들은, 대응하는 그룹으로 비닝될 수도 있다. 이러한 방식으로, 그룹들에서의 결함들은 그룹들의 각각에서의 결함들의 위치에 근접한 설계 데이터의 부분들이 적어도 유사하도록 비닝된다. 체계적인 결함들이 설계 데이터에서의 유사한 위치들에서 반복적으로 발생하므로, 결함들의 미리 정해진 수보다 더 많은 수를 포함하는 결함들의 그룹들은 체계적인 결함들의 그룹으로서 식별될 수 있고, 이러한 그룹에서의 결함들의 각각은 체계적인 결함들로서 식별될 수 있다.
부가적인 이러한 실시형태에서, 방법은 초점 및 노광의 변조된 값들로 프린트된 복수의 다이에서 검출된 결함들에 기초하여 상기 복수의 다이에 프린트되는 패터닝된 특징부에서의 문제점을 식별하는 것을 포함한다. 이러한 방식으로, 오버레이 계측은 DPL에서의 프린트 문제점을 결정하는데 사용될 수도 있다. 보다 상세하게는, PWQ는 임의의 토포그래피 문제점에 대한 초점 및 노광의 값의 영향을 결정하기 위하여 수행될 수도 있다. 예컨대, 초점 및 노광의 변조된 값들에서 검출된 결함들은, 결함들이 웨이퍼 상에 프린트된 토포그래피 또는 패터닝된 특징부들에서의 결함들인지 여부를 결정하기 위하여 조사될 수 있다. 이 결함들은 웨이퍼 상의 결함들의 위치에서 획득되는 영상을 이용하거나, 또는 웨이퍼 검사 시스템, 결함 리뷰 시스템 또는 계측 시스템을 이용하여 결함들에 대한 새로운 영상 또는 정보를 획득함으로써 조사될 수 있다. 초점 및 노광의 변조된 값들의 영향은, 패터닝된 특징부 또는 토포그래피에서의 결함들의 하나 이상의 특징에 기초하여 결정될 수 있다. 이러한 특징들은 예컨대 결함이 있는 패터닝된 특징부 또는 토포그래피의 위치, 치수, 측벽 각도 등을 포함할 수도 있다.
추가적인 이러한 실시형태에서, 이 방법은 초점 및 노광의 변조된 값들로 프린트된 복수의 다이에서 검출된 결함들에 기초하여 복수의 다이에 대한 설계에서의 문제점들을 식별하는 것을 포함한다. 이러한 방식으로, PWQ는 임의의 설계 문제점에 대한 초점 및 노광의 값들의 영향을 결정하기 위하여 수행될 수도 있다. 예컨대, 초점 및 노광의 변조된 값들에서 검출된 결함들은, 이 결함들이 웨이퍼 상에 프린트되는 설계에서의 문제점 또는 문제에 의해 야기되는지 여부를 결정하기 위하여 임의의 적절한 방식으로 사용될 수 있다.
일 실시형태에서, 이 방법은 결함들에 기초하여 DPL 프로세스에 대한 프로세스 윈도우를 결정하는 것을 포함한다. 예컨대, 이 방법은 풀 필드의 설계에 대한 오버레이 에러에 대한 프로세스 윈도우의 결정을 포함할 수도 있다. 여기서 추가로 설명되는 바와 같이 이중 패터닝 설계의 노광에서의 취약 영역들을 결정하는 것은 프로세스 윈도우의 결정을 허용한다. 프로세스 윈도우를 결정하는 것은, 예컨대 웨이퍼 상의 패터닝된 특징부에 대한 오버레이의 변조된 값들 중 어느 것이 허용가능한 특징(예컨대, 패터닝된 특징부에 대한 미리 정해진 명세서 내에 포함되는 특징)을 이용하여 프린트되는지를 결정하는 것 및 오버레이의 다른 변조된 값들을 배제하면서 오버레이의 이러한 변조된 값들을 포함하도록 프로세스 윈도우를 규정하는 것을 포함할 수도 있다.
다른 실시형태에서, 결함들은 오버레이의 변조된 값들에 의해 야기되는 체계적인 결함들을 포함한다. 이러한 방식으로, 이 방법은 DPL 내의 체계적인 결함에 영향을 주는 오버레이를 결정하기 위하여 사용될 수도 있다. 예컨대, 여기서 추가로 설명되는 툴과 같은 브라이트 필드(bright field; BF) 검사 툴들은, 체계적인 결함들을 검출할 수 있도록 웨이퍼를 검사하는데 이용될 수도 있다. 특히, 체계적인 결함들은 웨이퍼 상의 프린트된 복수의 변조된 다이 내의 실질적으로 동일한 위치에서 나타나는 이러한 결함들로서 식별될 수도 있다. 여기서 설명되는 실시형태들과는 대조적으로, 현재 사용되는 방법들은 정렬 성능을 산출하기 위하여 필드에서의 타겟들의 측정에 의존하며, 정렬 마진은 설계 시뮬레이션들에 기초한다.
일 실시형태에서, 이 방법은 설계 데이터 공간에서의 결함들의 위치에 근접한 설계 데이터의 부분들을 비교하는 단계와, 그 부분들에서의 설계 데이터가 부분들의 비교 결과에 기초하여 적어도 유사한지 여부를 결정하는 단계와, 그룹들의 각각에서의 결함들의 위치에 근접한 설계 데이터의 부분들이 적어도 유사하게 되도록 상기 결함들을 그룹들로 비닝하는 단계와, 결함들 중 어느 것이 체계적인 결함들인지를 상기 비닝하는 단계의 결과에 기초하여 결정하는 단계를 포함한다. 이러한 방식으로, 여기서 설명된 실시형태들은, 오버레이 변조에 의해 검출된 결함들에 대하여 설계 기반 비닝을 수행할 수도 있다. 설계 기반 비닝은 여기서 추가로 설명되는 바와 같이 수행될 수도 있다.
하나의 이러한 실시형태에서, 이 방법은 패턴 그룹들 중 2개 이상으로 비닝된 결함들의 수를 예시하는 파레토 차트를 생성하는 것을 포함한다. 파레토 차트에서, 결함들이 비닝되었던 상이한 그룹들은 x 축을 따라서 식별될 수도 있고, 각 그룹으로 비닝된 결함들의 수는 y 축을 따라서 예시될 수도 있다. 이러한 방식으로, 파레토 차트는 결함들이 가장 빈번하게 발생하는 그룹들(및 설계의 대응하는 부분 및/또는 다이 또는 필드)을 식별하는데 사용될 수도 있다. 그 후, 그 정보는, 검사 프로세스를 생성하는 것, 웨이퍼에 대한 설계를 변경하는 것 등과 같은 여기서 설명된 다른 단계들을 수행하는데 이용될 수도 있다.
다른 실시형태에서, 이 방법은 오버레이의 변조된 값들로 프린트된 복수의 다이에서의 다이 위치 내에 실질적으로 동일하게 검출된 결함들을 비교하는 단계와, 상기 결함들 및 그 결함들에 대응하는 오버레이의 변조된 값들에 기초하여, 복수의 다이에 대한 설계에 있어서 상기 오버레이의 변조로 인한 결함들에 가장 민감한 포인트들을 결정하는 단계를 포함한다. 이들 단계들은 전술한 바와 같이 수행될 수도 있다. 이러한 방식으로, 이 방법은 패턴 설계와 관련된 취약 포인트들을 결정하기 위한 웨이퍼 검사 절차를 이용하는 것을 포함할 수도 있다. 특히, 검사 (PWQ) 절차와 오버레이 측정의 상관 관계 사이에서, 여기서 설명된 연결 장치는, 오버레이에 대하여 개별적인 설계들에 대한 취약 위치의 결정을 허용한다. 여기서 설명된 실시형태들은 이중 패터닝 설계의 노광에서의 취약 영역들을 결정하기 위하여 새로운 레티클 세트를 도입하여 대량 생산 공장(fab)에서 구현될 수도 있다. 이러한 방식으로, 실시형태들은 오버레이 관련된 설계 문제에 대한 피드백을 제공할 수도 있다. 여기서 설명된 실시형태들과는 대조적으로, 현재에 사용되는 방법들은, 웨이퍼 검사 절차들을 이용하여 단지 임의의 설계 에러가 검출될 수 있을 때, 재해적 실패를 초래할 수 있는 필드 내의 임의의 설계 에러를 고려하지 않는다. 이들은 또한 DPL에서의 오버레이 에러에 의해 영향받을 수 있다.
하나의 이러한 실시형태에서, 이 방법은, 설계에서의 상기 결함들에 가장 민감한 포인트들에 대한 오버레이의 변조의 영향을 결정하는 것을 포함한다. 이러한 방식으로, 여기서 설명된 실시형태들은, 필드의 한계(marginal) 영역들에 대한 오버레이 변조의 영향을 결정하는데 이용될 수도 있다. 상기 결함들에 가장 민감한 포인트들 상의 오버레이 변조의 영향은 여기서 추가로 설명되는 바와 같이 결정될 수도 있다.
일부 실시형태들에서, 이 방법은 결함들에 기초하여 DPL 프로세스에서 사용되는 하나 이상의 레티클의 하나 이상의 특징을 결정하는 것을 포함한다. 예컨대, 여기서 설명되는 실시형태들에서 사용되는 레이아웃 및 검사는 이중 패터닝된 레티클의 특징화를 허용한다. 레이클(들)의 특징화는, 특징부들이 레티클(들)에 대한 명세서 내에서 프린트되었는지 여부를 결정하는 것을 포함할 수도 있다. 예컨대, 체계적인 결함들이 발생하도록 결정되는 다이 또는 필드의 영역들은, 레티클(들) 내의 대응하는 영역들을 식별하는데 이용될 수도 있고, 이러한 영역들은 그 후 레티클의 발생가능한 문제가 많은 영역들로서 식별될 수 있다. 그 후, 레티클의 이러한 영역들은, 문제점들이 레티클(들)의 자격 부여 동안에 레티클 검사에 의해 검출되지 않을 수도 있는 이러한 영역들에서 존재하는지 여부를 결정하기 위하여 추가로 조사될 수 있다.
다른 실시형태에서, 이 방법은 결함들에 기초하여 DPL 프로세스의 하나 이상의 파라미터를 변경하는 것을 포함한다. 예컨대, 이 방법은 DPL 프로세스에 대하여 사용되는 오버레이의 공칭값들을 변경하는 것을 포함할 수도 있다. 하나의 이러한 예에서, 여기서 추가로 설명되는 바와 같이 결정된 프로세스 윈도우는, DPL 프로세스에 대한 초기 프로세스 윈도우 셋업과는 다를 수도 있다. 2개의 프로세스 윈도우가 상이하면, 여기서 설명되는 바와 같이 결정된 프로세스 윈도우는 DPL에 대한 프로세스 윈도우로서 사용될 수도 있고, 공칭값들은 결정된 프로세스 윈도우의 중앙에서(또는 중앙 부근에서)의 오버레이의 값들로서 설정될 수도 있다.
일부 실시형태들에서, 이 방법은 결함들에 기초하여 DPL 프로세스에 대하여 사용되는 제어 프로세스의 하나 이상의 파라미터를 변경하는 것을 포함한다. 예컨대, 여기서 추가로 설명되는 바와 같이 이중 패터닝 설계의 노광에서의 취약 영역들을 결정하는 것은 프로세스의 제어를 허용한다. 결정된 제어 프로세스는, DPL 프로세스를 수행하는 방법을 결정하는데 사용되는 검사 또는 계측 동안에 검사 또는 측정되는 웨이퍼 상의 영역을 포함할 수도 있다. 예컨대, 제어 프로세스의 하나 이상의 파라미터를 결정하는 것은, 상기 영역들 또는 포인트들이 제어 프로세스 동안에 모니터링될 수 있도록, 체계적인 결함들이 검출되는 설계에서의 영역들 또는 그 설계에서의 취약 포인트들을 식별하는 것을 포함할 수도 있다. 또한, 제어 프로세스를 결정하는 것은 DPL 프로세스에 대하여 사용된 검사 또는 계측 프로세스의 임의의 다른 파라미터들을 결정하는 것을 포함할 수 있다. 변경되는 제어 프로세스의 하나 이상의 파라미터는 또한 DPL 프로세스에 대하여 사용되는 피드백 제어 또는 인시츄 제어 기법의 하나 이상의 파라미터를 포함할 수도 있다.
추가적인 실시형태에서, 이 방법은 결함들에 기초하여 복수의 다이에 대한 설계의 하나 이상의 파라미터를 변경하는 것을 포함한다. 예컨대, 여기서 추가로 설명되는 바와 같이 이중 패터닝 설계의 노광에서의 취약 영역을 결정하는 것은 미래의 디바이스에 대한 설계에 대하여 행해질 필요가 있는 임의로 변경된 설계에 대한 피드백을 허용한다.
전술한 비교 및 검출 단계는, 웨이퍼 상의 변조된 다이 또는 필드의 오버레이를 특징화하는데 이용될 수도 있다. 유사한 비교 및 검출 단계가 웨이퍼 상의 비변조된 영역의 오버레이를 특징화하도록 비변조된 다이 또는 필드를 이용하여 수행될 수도 있다. 예컨대, 하나의 실시형태에서, 이 방법은, 공칭값들로 프린트된 복수의 다이에 대하여 획득된 영상들 중 2개 이상을 서로 비교하는 단계와, 상기 공칭값들로 프린트된 복수의 다이에 대하여 획득된 2개 이상의 영상을 서로 비교하는 단계의 결과에 기초하여 공칭값들로 프린트된 복수의 다이에서의 결함들을 검출하는 단계를 포함한다. 이러한 방식으로, 이 방법은 비변조된 필드 또는 다이 상의 오버레이 베이스라인 특징화를 포함할 수도 있다.
다른 실시형태에서, 이 방법은 복수의 다이 중 하나 이상에 대하여 계측을 수행하는 단계와, 계측의 결과에 기초하여 DPL 프로세스의 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 결정하는 단계와, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 하나 이상의 복수의 다이에 대한 설계 데이터에 적용함으로써 하나 이상의 복수의 다이로부터 형성되는 디바이스의 하나 이상의 특징을 시뮬레이팅하는 단계를 포함한다. 이들 단계는 여기서 추가로 설명되는 바와 같이 수행될 수도 있다.
도 2는 여기서 설명되는 실시형태들 중 임의의 실시형태에 따라 웨이퍼를 검사하는데 사용될 수 있는 시스템의 일 실시형태를 예시한다. 도 2에 도시된 시스템은 웨이퍼 상에 프린트된 복수의 다이에 대한 영상을 획득하도록 구성되는 영상 획득 서브시스템(200)을 포함한다. 영상 획득 서브시스템은 광을 생성하도록 구성되는 광원(202)을 포함한다. 이 광원은 브로드밴드 광원과 같은 임의의 적절한 광원을 포함할 수도 있다. 광원으로부터의 광은 빔 스플리터(204)로 향하고, 이 빔 스플리터는 광원으로부터 굴절 광학 소자(206)로 광을 지향시키도록 구성된다. 굴절 광학 소자(206)는 빔 스플리터로부터의 광을 웨이퍼(208)에 포커싱하도록 구성된다. 웨이퍼(208)는 스테이지(210)에 의해 지지 및 변경된다. 빔 스플리터(204), 굴절 광학 소자(206) 및 스테이지(210)는 당해 분야에 알려진 임의의 적절한 요소들을 포함할 수도 있다. 또한, 굴절 광학 소자(206)가 단일 굴절 광학 소자로서 도 2에 도시되어 있지만, 굴절 광학 소자는 하나 이상의 굴절 광학 소자 및/또는 하나 이상의 반사 광학 소자를 포함할 수도 있다.
웨이퍼로부터 반사된 광은 굴절 광학 소자(206)에 의해 집광되고, 빔 스플리터(204)를 통하여 검출기(212)로 지향된다. 검출기는 반사된 광을 검출하고, 그 반사된 광에 응답하여 영상을 생성하도록 구성된다. 검출기는 당해 분야에 알려진 임의의 적절한 검출기를 포함할 수도 있다. 영상 획득 서브시스템은 또한 광원과 웨이퍼 및/또는 검출기와 웨이퍼 사이에 위치되는 임의의 다른 적절한 광학 소자들을 포함할 수도 있다. 이러한 광학 소자는 파장 필터, 공간 필터, 편광자, 분석자 등을 포함할 수도 있다. 시스템은 컴퓨터 서브시스템이 검출기에 의해 생성된 영상을 수신할 수 있도록 검출기(212)를 컴퓨터 서브시스템(216)에 연결하는 전송 매체(214)를 포함할 수도 있다.
컴퓨터 서브시스템은, 여기서 설명된 방법들의 여러 가지 단계들을 수행하는데 이용되는 여기서 설명된 컴퓨터 시스템으로서 구성될 수도 있다. 예컨대, 웨이퍼 상에 프린트된 복수의 다이에 대한 영상을 획득하는 단계, 영상을 비교하는 단계, 결함들을 검출하는 단계는 컴퓨터 시스템을 이용하여 수행된다. 컴퓨터 시스템은 당해 분야에 알려진 임의의 적절한 컴퓨터 시스템을 포함할 수도 있다. 예컨대, 컴퓨터 시스템은, 퍼스널 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 영상 컴퓨터, 병렬 프로세서 또는 당해 분야에 알려진 임의의 다른 디바이스를 포함하여, 여러 가지 형태를 가질 수도 있다. 일반적으로, “컴퓨터 시스템”이라는 용어는 하나 이상의 프로세서를 가지는 임의의 디바이스를 포함하도록 넓게 규정될 수 있고, 상기 하나 이상의 프로세서는 메모리 매체로부터의 명령어를 실행한다. 도 2에 도시된 시스템은 여기서 설명되는 바와 같이 추가로 구성될 수도 있다.
여기서 설명된 방법들 모두는 방법들의 하나 이상의 단계들의 결과를 저장 매체에 저장하는 단계를 포함할 수도 있다. 이 결과는 여기서 설명되는 결과들 중 임의의 결과를 포함할 수도 있고, 당해 분야에 알려진 임의의 방식으로 저장될 수도 있다. 저장 매체는 당해 분야에 알려진 임의의 적절한 비일시적인 컴퓨터 판독 가능한 저장 매체를 포함할 수도 있다. 결과가 저장된 이후에, 그 결과는 저장 매체에 액세스되고 여기서 설명된 방법 또는 시스템 실시형태 중 임의의 것에 의해 사용되고, 사용자에게 디스플레이하기 위하여 포맷화되고, 다른 소프트웨어 모듈, 방법 또는 시스템 등에 의해 사용될 수 있다.
도 3은 방법을 수행하기 위한 컴퓨터 시스템(304) 상에서 실행가능한 프로그램 명령어(302)를 저장하는 비일시적인 컴퓨터 판독 가능한 매체(300)의 일 실시형태를 나타낸다. 프로그램 명령어(302)를 컴퓨터 시스템(304) 상에서 실행할 수 있는 방법은 여기서 설명된 임의의 방법(들)의 임의의 단계(들)을 포함할 수도 있다. 일부 실시형태에서, 컴퓨터 시스템(304)은 여기서 추가로 설명되는 바와 같이 영상 획득 서브시스템에 연결될 수 있거나 또는 검사 또는 계측 시스템의 컴퓨터 서브시스템일 수도 있다. 그러나, 다른 실시형태들에서, 컴퓨터 시스템(304)은 영상 획득 서브시스템, 검사 시스템 또는 계측 시스템에 연결되지 않거나 또는 영상 획득 서브시스템, 검사 시스템 또는 계측 시스템 내에 포함되지 않을 수도 있다. 일부 이러한 실시형태에서, 컴퓨터 시스템(304)은 독립형 컴퓨터 시스템으로서 구성될 수 도 있다. 컴퓨터 판독 가능한 매체(300), 프로그램 명령어(302) 및 컴퓨터 시스템(304)은 여기서 설명되는 바와 같이 추가적으로 구성될 수도 있다.
여기서 설명되는 방법들과 같은 방법들을 구현하는 프로그램 명령어(302)는 컴퓨터 판독 가능한 매체(300) 상에 저장될 수도 있다. 컴퓨터 판독 가능한 매체는 판독 전용 메모리, 랜덤 액세스 메모리, 자기 디스크 또는 광학 디스크, 자기 테이프 또는 기타 비일시적인 컴퓨터 판독 가능한 매체와 같은 저장 매체일 수도 있다.
프로그램 명령어는 무엇보다도 절차 기반 기법, 구성요소 기반 기법 및/또는 객체 지향 기법을 포함하여, 여러 가지 방식들 중 임의의 방식으로 구현될 수도 있다. 예컨대, 프로그램 명령어들은, 원하는 바에 따라 ActiveX 제어, C++ 객체, JavaBeans, MFC("Microsoft Foundation Classes") 또는 기타 기법 및 계측을 이용하여 구현될 수도 있다.
다른 실시형태는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하기 위한 방법에 관한 것이다. 이 방법은 리소그래피 프로세스를 이용하여 웨이퍼 상에 형성된 하나 이상의 다이에 대하여 계측을 수행하는 것을 포함한다. 계측은 집적된 형태 또는 독립된 형태로 하나 또는 수개의 계측 센서를 가진 하나 또는 수개의 계측 툴을 이용하여 수행될 수도 있다. 계측은 당해 분야에 알려진 임의의 적절한 계측을 포함할 수도 있고, 리소그래피 프로세스는 여기서 설명된 임의의 리소그래피 프로세스 또는 당해 분야에 알려진 임의의 다른 적절한 리소그래피 프로세스를 포함할 수도 있다.
이 방법은 또한 계측의 결과에 기초하여 하나 이상의 다이에서의 리소그래피 프로세스의 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 결정하는 것을 포함한다. 예컨대, 계측의 결과는 하나 이상의 다이에 형성된 특징부의 라인 폭을 포함할 수 있고, 이 라인 폭에 기초하여, 이러한 라인 폭을 가진 패터닝된 특징부를 형성하는데 이용되었던 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합은, 라인 폭을 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합과 관련시키는 실험적인 결과에 기초하여(또는 모델을 이용하여) 결정될 수도 있다.
이 방법은 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 하나 이상의 다이에 대한 설계 데이터에 적용시킴으로써 하나 이상의 다이로부터 형성되는 디바이스의 하나 이상의 특징을 시뮬레이팅하는 것을 더 포함한다. 예컨대, 시뮬레이팅 단계는, 실제 디바이스 변동을 시뮬레이팅하기 위하여, 상기 디바이스에 대한 다각형 파일에 모델링된 오버레이, 초점, 및 도즈를 적용하는 단계를 포함할 수도 있다. 이러한 방식으로, 여기서 설명된 실시형태들은, 부분적으로 샘플링된 레이어 커버리지 또는 풀(full) 레이어 커버리지 중 어느 하나로, 실제 웨이퍼 오버레이, 초점 및 도즈 데이터를 GDS 설계 레이아웃에 적용할 수도 있다. 예컨대, 시뮬레이팅 단계는, 특정 사이트에서의 오버레이 및 CD를 포함하여 계측 툴로부터 입수가능한 정보, KLA-tencor로부터 상업적으로 입수가능한 K-T 분석자로부터의 모델링된 결과, 오버레이 수정물(correctables), 초점/프로파일 수정물 및 도즈/CD 수정물을 취하는 단계와, GDS에서의 특정 다각형에 대하여 이 정보를 함께 또는 개별적으로 적용하는 단계를 포함할 수도 있다.
여기서 설명된 실시형태들과는 대조적으로, 현재 사용되는 방법들은 오버레이 및 CD에 대하여 완전히 분리되어 있다. 오버레이에 있어서, 계측 결과는 회귀를 통하여 모델링된다. 모델링된 결과는 스캐너를 수정하고 웨이퍼를 배치하기 위해 이용된다. CD 프로세스 윈도우는 개별적으로 분석되고, 일반적으로 선형 웨이퍼/로트 평균 도즈 수정 및 배치를 위하여 사용된다. 또한, 현재 사용되는 방법들은 패턴 요소의 전체를 동일하게 처리하고, 오버레이, 초점 및 도즈에 대하여 별개로 필드 전반에 걸쳐서 하나의 모델을 적용한다. 이는 현재의 프로세스 윈도우 하에서의 실제 동작에 기초하여 결정을 드라이빙하는 것을 허용하지 않는다.
오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 결정하는 것과 하나 이상의 특징을 시뮬레이팅하는 것은, 컴퓨터 시스템을 이용하여 수행되고, 이러한 컴퓨터 시스템은 여기서 추가로 설명되는 바와 같이 구성될 수도 있다. 또한, 자동화된 소프트웨어/하드웨어 솔루션은, 여기서 설명된 여러 가지 단계들이 더욱 효과적으로 수행될 수 있도록 계측 시스템, GDS 시스템 등을 연결시키는데 사용될 수도 있다.
일 실시형태에서, 이 방법은 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 대한 디바이스의 하나 이상의 특징의 감도를 결정하는 것을 포함한다. 예컨대, 설계에 대하여 모델들을 적용함으로써, 임계적 디바이스 영역이 되는 영역이 식별될 수 있다. 이러한 방식으로, 여기서 설명된 실시형태는 중요한 패턴 관련 문제를 발견하고 모니터하는데 이용될 수 있다.
다른 실시형태에서, 이 방법은 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 대한 디바이스의 하나 이상의 특징의 감도에 기초하여 리소그래피 프로세스를 이용하여 다른 웨이퍼들 상에 형성되는 하나 이상의 계측 타겟의 하나 이상의 위치를 결정하는 것을 포함한다. 예컨대, 하나 이상의 계측 타겟의 하나 이상의 위치는, 디바이스의 다른 영역들 보다 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 대하여 더 높은 감도를 가지는 영역 내에 또는 그 영역 부근에 위치될 수도 있다. 즉, 계측 타겟은, 디바이스의 감도가 더 큰 영역에 배치될 수도 있다. 이러한 방식으로, 여기서 설명된 실시형태들의 이점은, 디바이스에 대한 위험이 더 높은 고 우선순위 영역에서의 모니터링이, 프로세스가 프로세스 윈도우 내에서 양호한 상태에 있음을 보증하는데 이용될 수 있다는 것이다.
여기서 설명된 실시형태들과는 대조적으로, 현재 사용되는 방법들은, 노광 필드에서의 특정 영역을 모니터링하기 위한 목적 없이, 노광 필드의 에지들에서 또는 그 노광 필드의 중앙에서 레이클 내에/상에 오버레이 타겟들을 배치한다. 필드를 가로지르는 4-6개의 오버레이 타겟은 노광 필드 전반에 걸쳐서 오버레이를 모델링하는데 이용된다. 이러한 접근 방식은 모델링 방법론을 이용하여 비교적 큰 영역들 전반에 걸쳐서 오버레이를 평균화한다.
일부 실시형태들에서, 이 방법은 디바이스의 하나 이상의 특징에 기초하여 웨이퍼를 배치하는 것을 포함한다. 웨이퍼를 배치하는 것은, 웨이퍼에 대하여 행해져야 하는 것을 결정하는 것을 포함한다. 예를 들어, 디바이스의 하나 이상의 특징에 기초하여, 만일 하나 이상의 디바이스 특징이 허용될 수 있다면 추가적인 생산이 웨이퍼 상에서 수행될 수 있다는 점, 또는 하나 이상의 디바이스 특징이 허용되지 않는다면 웨이퍼가 스크레이핑되거나 또는 재작업되어야 한다는 점이 결정될 수 있다.
다른 실시형태에서, 시뮬레이팅 단계는, 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합으로 인한 하나 이상의 실패 메카니즘을 가질 수 있는 설계 데이터에서의 영역들을 결정하기 위하여 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 설계 데이터에서의 개별적인 다각형을 리사이징하는 단계를 포함한다. 예컨대, GDS 설계 레이아웃의 개별적인 다각형은 개방, 쇼트 또는 다른 실패 메카니즘을 가질 수 있는 임계 영역들을 결정하기 위하여 리사징될 수도 있다. 또한, 리소그래픽 시뮬레이션의 역할은 이애플리케이션에서 고려될 수도 있다. 예컨대, 기하학적인 고려라기 보다는, 물리적 시뮬레이션을 통한 영향이 고려될 수도 있다. 특히, 설계 레이아웃을 조정한 이후에, 단지 오버레이 모델이 아닌 기존 OPC 시뮬레이션은, 조정된 설계 레이아웃에 적용될 수도 있다. 이러한 방식으로, 프로세스 모델링의 매 스테이지가 사용되거나 캡쳐될 수 있다.
추가적인 실시형태에서, 이 방법은 디바이스의 하나 이상의 특징에 기초한 리소그래피 프로세스를 포함하는 제조 프로세스의 수율을 예측하는 것과 그 수율이 인라인으로 수행된다는 것을 예측하는 것을 포함한다. 예컨대, 설계에 대하여 모델들을 적용하는 것의 결과는 수율 문제점을 표시한다. 또한, 디바이스의 시뮬레이트된 하나 이상의 특징들은 인라인 수율 예측을 위하여 이용될 수도 있다. 또한, 여기서 설명된 실시형태들은, 오버레이, 초점 및 도즈 측정 이후의 더 나은 인라인 수율 예측을 가능하게 한다. 예를 들어, 여기서 설명된 실시형태들은 오버레이 및 CD 측정에 기초하여 더 나은 인라인 수율 예측을 허용한다.
또 다른 실시형태에서, 본 방법은 디바이스의 하나 이상의 특징을 기초로 하여 웨이퍼에 대한 샘플링 방식을 결정하는 단계, 및 샘플링 방식이 인-라인으로 수행되는지를 결정하는 단계를 포함한다. 예를 들어, 디바이스의 시뮬레이팅된 하나 이상의 특징이 인-라인 수율 샘플링 권장사항(in-line yield sampling recommendations)에 이용될 수 있다. 이러한 방식으로, 본 명세서에 기술된 실시형태들은 파라미터 샘플링 및 모델링을 동적으로 증강하는데 이용될 수 있다. 샘플링 방식은 검사, 결함 검토 또는 계측과 같은 임의의 공정에 대하여 결정될 수 있다. 게다가, 샘플링 방식은, 결함이 보다 발생하기 쉽고 하나 이상의 특징에서 문제를 야기하는 디바이스의 영역이, 결함이 하나 이상의 디바이스 특징에서 문제를 쉽게 야기하지 않은 디바이스의 영역보다 더 과도하게 샘플링되도록 결정될 수 있다.
하나의 실시형태에서, 본 방법은 리소그래피 공정이 디바이스의 하나 이상의 특징을 기초로 하여 수행되는 웨이퍼 또는 다른 웨이퍼에 대하여 수행될 수 있는 검사 공정의 하나 이상의 파라미터를 결정하는 단계를 포함한다. 예를 들어, 디바이스의 시뮬레이팅된 하나 이상의 특징이 결함 검사 권장사항(defect inspection recommendations)에 이용될 수 있다. 특히, 검사 공정의 하나 이상의 파라미터를 결정하는 단계는 (예를 들어, 레시피 감도를 최적화하는) 웨이퍼 검사를 위한 임계 영역을 규정하는 것을 포함할 수 있다. 이러한 방식으로, 본 명세서에서 기술된 실시형태들은 보다 우수한 웨이퍼 검사 전략(예를 들어, 언제 그리고 어디를 검사할 지)을 제공한다. 사실, 설계에 모델을 적용한 결과는 보다 우수한 웨이퍼 검사 전략을 유도한다. 이러한 방식으로, 본 명세서에 기술된 실시형태들은 최적화된 웨이퍼 검사 레시피를 개발하는데 이용될 수 있다.
일부 실시형태에서, 본 방법은 리소그래피 프로세스가 디바이스의 하나 이상의 특징으로 기초로 하여 수행되는 웨이퍼 또는 다른 웨이퍼에 대하여 수행될 수 있는 계측 프로세스의 하나 이상의 파라미터를 결정하는 단계를 포함한다. 예를 들어, 디바이스의 시뮬레이팅된 하나 이상의 특징이 임계 치수 주사 전자 현미경(CDSEM) 측정 부위 귄장사항(critical dimension scanning electron microscopy measurement site recommendations)에 이용될 수 있다. 게다가, 본 명세서에 기술된 실시형태들이 보다 우수한 파라미터 계측 및 CDSEM 측정 전략(언제 그리고 어디를 측정할 지)을 제공한다. 예를 들어, 시뮬레이팅 단계의 결과를 기초로 하여, 오버레이 및 CD 계측이 보다 임계적 영역이 계측 프로세스에 의해 측정될 수 있는 부위로서 확인 및 선택될 수 있다. 이러한 방식으로, 본 명세서에 기술된 실시형태들은 최적화된 CDSEM 측정 레시피를 개발하는데 이용될 수 있다.
하나의 실시형태에서, 시뮬레이팅 단계는 오버레이 에러, 초점 오차, 도즈 에러 또는 이들의 일부 조합으로부터 오버레이 교정, 초점 교정, 도즈 교정 또는 이들의 일부 조합을 각각 결정함으로써 디바이스의 하나 이상의 특징을 시뮬레이팅하는 것, 및 오버레이 교정, 초점 교정, 도즈 교정, 또는 이들의 일부 조합을 하 나 이상의 다이를 위한 설계 데이터에 적용하는 것을 포함한다. 그 오버레이 교정, 초점 교정, 도즈 교정, 또는 이들의 일부 조합은 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합으로부터 임의의 적합한 방식으로 각각 결정될 수 있다. 오버레이 교정, 초점 교정, 도즈 교정, 또는 이들의 일부 조합을 설계 데이터에 적용하는 것은 본 명세서에 기술된 바와 같이 수행될 수 있다.
또 다른 실시형태에서, 본 방법은 하나 이상의 특징 및 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 기초로 하여 설계 데이터에 대한 프로세스 윈도우(process window)을 결정하는 단계를 포함한다. 이러한 방식으로, 프로세스 윈도우을 결정하는 단계는 동시에 오버레이, 초점, 도즈, 베이크 플레이트 등 프로세스 윈도우를 포함할 수 있는 전체적인 접근을 수반할 수 있다. 본 명세서에 기술된 실시형태들과는 대조적으로, 현재 이들 양태 각각은 독립적인 것으로 간주된다(예를 들어, 별도의 계측, 별도의 분석, 별도의 의사 결정 등). 실제로, 리소그래피 공정의 상이한 모든 파라미터들이 연관되어 있으므로, 계측, 분석 및/또는 의사 결정은 연관/조직/조합되어야 한다. 이러한 방식으로, 본 명세서에 기술된 실시형태들은 새로운 공정 개발 시간을 절약하고 프로세스 램프 시간(process ramp time)을 개선시키는데 이용될 수 있다.
하나의 실시형태에서, 본 방법은 리소그래피 프로세스가 하나 이상의 특징 및 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 기초로 하여 수행되는 웨이퍼 또는 다른 웨이퍼를 위한 재작업(rework) 전략을 결정하는 단계를 포함한다. 예를 들어, GDS에 걸친 프로세스 윈도우의 분석을 기초로 하여, 실행 시간 인-스펙 결정(run time in-spec decision)일 수 있는 전체적인 수율-관련 재 작업(holistic and yield-relevant rework) 전략이 개발될 수 있다. 이러한 방식으로, 본 명세서에 기술된 실시형태들은 (알파 및 베타 위험을 감소시키는) 개선된 리워크에 이용될 수 있다. 사실, 본 명세서에 기술된 실시형태들은 제조 환경에서 익스커션 해소 시간(excursion resolution time)을 감소시키는데 이용될 수 있다.
또 다른 실시형태에서, 본 방법은 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합이 디바이스의 하나 이상의 특징에 대하여 보다 임계적인 설계 데이터에서 하나 이상의 영역을 결정하는 단계를 포함한다. 예를 들어, 본 방법은 오버레이 및 CD 계측이 보다 임계적인 영역을 확인하는 단계를 포함할 수 있다. 이러한 방식으로, 실시형태들은 임계적 패턴 관련 문제를 발견하여 모니터링하는 단계를 포함할 수 있다.
한가지 그러한 실시형태에서, 본 방법은 오버레이, 도즈 및 초점의 로컬 모델을 하나 이상의 영역 중 하나 이상에 적용하는 단계를 포함한다. 예를 들어, 본 방법은 확인된 특정 영역(들)(예를 들면, 필드의 사분면)에 오버레이, 도즈 및 초점의 로컬 모델을 적용하는 단계를 포함할 수 있다. 로컬 모델은 임의의 적합한 모델을 포함할 수 있다. 그러한 실시형태는 또한 그 로컬 모델을 적용하는 결과와 오버레이, 도즈 및 초점의 글로벌 모델을 설계 데이터에 적용하는 결과를 비교하여 글로벌 모델의 정확도를 결정하는 단계를 포함할 수도 있다. 예를 들어, 현재 적용된 정규(또는 전체) 모델이 그 정규 모델의 정확도를 입증하기 위해서 로컬 모델과 비교될 수 있다. 로컬 모델은 글로벌 모델 및 로컬 모델이 일치하지 않는 경우 정밀도 보정 및 조정에 이용될 수 있다.
하나의 실시형태에서, 리소그래피 프로세스는 DPL 프로세스이고, 계측은 리소그래피 프로세스의 제1 패턴화 단계 후에 수행되며, 본 방법은 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 기초로 하여 리소그래피 프로세스의 제2 패턴화 단계의 하나 이상의 파라미터를 결정하는 단계를 포함한다. 이러한 방식으로, 본 명세서에 기술된 실시형태들은 제1 인쇄 단계를 기초로 하여 DPL 프로세스의 제2 인쇄 단계를 강화시키는데 이용될 수 있다.
하나의 실시형태에서, 리소그래피 프로세스는 DPL 프로세스이고, 하나 이상의 다이는 오버레이의 공칭값으로 인쇄된 2개 이상의 다이 및 오버레이의 변조된 값으로 프린트된 하나 이상의 다이를 포함하며, 본 방법은 오버레이의 공칭값으로 프린트된 2개 이상의 다이 중 하나 이상의 영상 및 오버레이의 변조된 값으로 프린트된 하나 이상의 다이 중 하나 이상의 영상을 획득하는 단계, 오버레이의 공칭값으로 프린트된 2개 이상의 다이 중 하나 이상에 대하여 획득된 영상을 오버레이의 변조된 값으로 프린트된 하나 이상의 다이 중 하나 이상에 대하여 획득된 영상와 비교하는 단계, 및 비교 단계의 결과를 기초로 하여 변조된 값으로 프린트된 하나 이상의 다이에서 결함을 검출하는 단계를 포함한다. 이들 단계는 본 명세서에 보다 상세히 설명되어 있는 바와 같이 수행될 수 있다.
도 4는 웨이퍼 상에 형성되어 있는 디바이스의 하나 이상의 특징을 예측하도록 구성된 시스템의 한 실시형태를 예시한 것이다. 도 4에 도시되어 있는 바와 같이, 그 시스템은 리소그래피 프로세스를 이용하여 웨이퍼 상에 형성된 하나 이상의 다이에 대하여 계측을 수행하도록 구성되어 있는 계측 도구(400)를 포함한다. 그 계측 도구는 광원(402)을 포함한다. 광원(402)은 당해 기술 분야에 공지된 임의의 적합한 광원을 포함할 수 있다. 광원(402)으로부터의 광은 편광자일 수 있는 광학 소자(404)와 같은 하나 이상의 광학 소자를 통해 유도될 수 있다. 평관자로부터 나오는 광은 경사 입사각으로 웨이퍼(406)에 입사될 수 있다.
조도의 결과로서 웨이퍼로부터 회절된 광은 광학 소자(408)에 의해 집광될 수 있으며, 그 부재는 집광기일 수 있고, 하나 이상의 굴절 광학 소자 및/또는 하나 이상의 반사 광학 소자를 포함할 수 있다. 광학 소자(408)로부터 나오는 광은 분석기일 수 있는 광학 소자(410)와 같은 하나 이상의 부재를 통해 유도될 수 있다. 광학 소자(410)로부터 나오는 광은 검출기(412)로 유도될 수 있으며, 이 검출기는 당해 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수 있다. 검출기(412)는 검출기에 의해 검출되는 회절된 광에 대응하는 출력을 발생시킬 수 있다.
조도의 결과로서 웨이퍼로부터 회절된 광은 또한 광학 소자(414)에 의해 집광될 수 있으며, 그 부재는 집광기일 수 있고 하나 이상의 굴절 광학 소자 및/또는 하나 이상의 반사 광학 소자를 포함할 수 있다. 광학 소자(414)로부터 나오는 광은 분석기일 수 있는 광학 소자(416)와 같은 하나 이상의 광학 소자를 통해 유도될 수 있다. 광학 소자(416)로부터 나오는 광은 검출기(418)로 유도될 수 있으며, 이 검출기는 당해 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수 있다. 검출기(418)는 검출기에 의해 검출된 회절된 광에 반응하는 출력을 발생시킬 수 있다.
상기 시스템은 또한 컴퓨터 서브시스템이 검출기(들)에 의해 생성된 출력을 수신할 수 있도록 검출기(들)에 연결된 컴퓨터 서브시스템(420)을 포함한다. 컴퓨터 서브시스템은 계측 서브시스템의 검출기(들)에 의해 발생된 출력을 사용하여 웨이퍼의 하나 이상의 특징 또는 웨이퍼 상의 패턴화 특색을 결정하도록 구성되어 있다. 컴퓨터 서브시스템은 또한 본 명세서에 기술된 방법들 중 임의의 방법의 하나 이상의 단계를 수행하도록 구성될 수도 있다. 예를 들어, 컴퓨터 서브시스템은, 본 명세서에 보다 상세히 기술되어 있는 바와 같이, 계측의 결과들을 기초로 하여 하나 이상의 다이에서 리소그래피 프로세스의 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 시뮬레이팅하도록 구성될 수 있다. 컴퓨터 서브시스템은 또한 본 명세서에 보다 상세히 설명되어 있는 바와 같이, 하나 이상의 다이를 위한 설계 데이터에 오버레이 에러, 초점 에러, 도즈 에러, 또는 이들의 일부 조합을 적용함으로써 하나 이상의 다이로부터 형성되어 있는 디바이스의 하나 이상의 특징을 시뮬레이팅하도록 구성될 수도 있다. 컴퓨터 서브시스템은 본 명세서에서 기술된 바와 같이 추가 구성될 수 있다. 도 4에 도시된 시스템은 본 명세서에 기술된 바와 같이 추가 구성될 수 있다.
본 발명의 각종 양태의 추가 변형예들 및 대안 실시형태들은 본 명세서에 비추어 볼 때 당해 기술 분야의 당업자에게 명백히 이해될 수 있을 것이다 . 예를 들면, 웨이퍼를 검사하고/하거나, 웨이퍼 상에 형성되어 있는 디바이스의 하나 이상의 특징을 예측하는 방법들이 제공된다. 따라서, 본 명세서는 단지 예시적인 것으로만 해석되어야 하고, 본 발명을 수행하는 일반적인 방식을 당해 기술 분야의 당업자에게 교시하기 위한 것이다. 또한, 본 명세서에 제시 및 설명되어 있는 본 발명의 형태들은 현재 바람직한 실시형태들로서 취급된다는 점도 이해되어야 한다. 요소들 및 물질들이 본 명세서에서 예시 및 기술된 것들로 대체될 수 있고, 부분 및 프로세스가 정반대될 수 있으며, 본 발명의 특정 특색들이 독립적으로 이용될 수 있고, 이들 모두가 본 발명의 상기 설명의 이익을 갖게 된 후에 당해 기술 분야의 당업자에게 명백히 이해된다. 후술하는 청구범위에 기술된 바와 같이 본 발명의 기술적 사상 및 영역으로부터 벗어나는 일 없이 본 발명에 기술된 요소들에서의 변경이 이루어질 수 있다.

Claims (34)

  1. 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법에 있어서,
    리소그래피 프로세스를 이용하여 웨이퍼 상에 형성된 하나 이상의 다이에 대하여 계측을 수행하는 단계와,
    상기 하나 이상의 다이에서의 상기 리소그래피 프로세스의 오버레이 에러, 초점 에러, 도즈 에러 및 이들의 일부 조합을 상기 계측의 결과에 기초하여 결정하는 단계와,
    상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 상기 하나 이상의 다이에 대한 설계 데이터에 적용함으로써 상기 하나 이상의 다이로부터 형성되는 디바이스의 하나 이상의 특징을 시뮬레이팅하는 단계를 포함하며,
    상기 결정하는 단계 및 상기 시뮬레이팅하는 단계는 컴퓨터 시스템을 이용하여 수행되는 것인 디바이스의 하나 이상의 특징을 예측하는 방법.
  2. 제1항에 있어서, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 대한 상기 디바이스의 하나 이상의 특징의 감도를 결정하는 단계를 더 포함하는 디바이스의 하나 이상의 특징을 예측하는 방법.
  3. 제1항에 있어서, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 대한 상기 디바이스의 하나 이상의 특징의 감도에 기초하여 리소그래피 프로세스를 이용하여 다른 웨이퍼들 상에 형성될 하나 이상의 계측 타겟의 하나 이상의 위치를 결정하는 단계를 더 포함하는 디바이스의 하나 이상의 특징을 예측하는 방법.
  4. 제1항에 있어서, 상기 디바이스의 하나 이상의 특징에 기초하여 상기 웨이퍼를 배치하는 단계를 더 포함하는 디바이스의 하나 이상의 특징을 예측하는 방법.
  5. 제1항에 있어서, 상기 시뮬레이팅하는 단계는, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합으로 인한 하나 이상의 실패 메카니즘을 가질 수 있는 설계 데이터 내의 영역(area)을 결정하기 위하여 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 상기 설계 데이터에서의 개별적인 다각형을 리사이징(re-sizing)하는 단계를 포함하는 것인 디바이스의 하나 이상의 특징을 예측하는 방법.
  6. 제1항에 있어서, 상기 디바이스의 하나 이상의 특징에 기초하여 상기 리소그래피 프로세스를 포함하는 제조 프로세스의 수율을 예측하는 단계를 더 포함하며, 상기 수율을 예측하는 단계는 인라인으로 수행되는 것인 디바이스의 하나 이상의 특징을 예측하는 방법.
  7. 제1항에 있어서, 상기 디바이스의 하나 이상의 특징에 기초하여 상기 웨이퍼에 대한 샘플링 방식을 결정하는 단계를 더 포함하며, 상기 샘플링 방식을 결정하는 단계는, 인라인으로 수행되는 것인 디바이스의 하나 이상의 특징을 예측하는 방법.
  8. 제1항에 있어서, 리소그래피 프로세스가 수행되는 웨이퍼 또는 다른 웨이퍼들 상에 수행될 검사 프로세스의 하나 이상의 파라미터를 상기 디바이스의 하나 이상의 특징에 기초하여 결정하는 단계를 더 포함하는 디바이스의 하나 이상의 특징을 예측하는 방법.
  9. 제1항에 있어서, 리소그래피 프로세스가 수행되는 웨이퍼 또는 다른 웨이퍼들 상에 수행될 계측 프로세스의 하나 이상의 파라미터를 상기 디바이스의 하나 이상의 특징에 기초하여 결정하는 단계를 더 포함하는 디바이스의 하나 이상의 특징을 예측하는 방법.
  10. 제1항에 있어서, 상기 시뮬레이팅하는 단계는, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합으로부터 오버레이 교정, 초점 교정, 도즈 교정 또는 이것의 일부 조합을 각각 결정하고, 상기 오버레이 교정, 도즈 교정 또는 이들의 일부 조합을 상기 하나 이상의 다이에 대한 설계 데이터에 적용함으로써 상기 디바이스의 하나 이상의 특징을 시뮬레이팅하는 단계를 포함하는 것인 디바이스의 하나의 특징을 예측하는 방법.
  11. 제1항에 있어서, 상기 하나 이상의 특징 및 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 상기 설계 데이터에 대한 프로세스 윈도우를 결정하는 단계를 더 포함하는 디바이스의 하나의 특징을 예측하는 방법.
  12. 제1항에 있어서, 상기 하나 이상의 특징 및 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 리소그래피 프로세스가 수행되는 웨이퍼 또는 다른 웨이퍼들에 대한 재작업(rework) 전략을 결정하는 단계를 더 포함하는 디바이스의 하나의 특징을 예측하는 방법.
  13. 제1항에 있어서, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합이 상기 디바이스의 하나 이상의 특징에 대하여 더욱 중요한 설계 데이터에서의 하나 이상의 영역을 결정하는 단계를 더 포함하는 디바이스의 하나의 특징을 예측하는 방법.
  14. 제1항에 있어서, 오버레이, 도즈 및 초점의 로컬 모델을 상기 하나 이상의 영역 중 적어도 하나에 적용하는 단계를 더 포함하는 디바이스의 하나의 특징을 예측하는 방법.
  15. 제14항에 있어서, 오버레이, 도즈 및 초점의 글로벌 모델의 정확도를 결정하기 위하여 상기 로컬 모델을 적용하는 단계의 결과를, 상기 글로벌 모델을 적용하는 단계의 결과와 비교하는 단계를 더 포함하는 디바이스의 하나의 특징을 예측하는 방법.
  16. 제1항에 있어서, 상기 리소그래피 프로세스는 이중 패터닝 리소그래피 프로세스이며, 상기 계측을 수행하는 단계는 상기 리소그래피 프로세스의 제1 패터닝 단계 이후에 수행되며, 상기 방법은 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 상기 리소그래피 프로세스의 제2 패터닝 단계의 하나 이상의 파라미터를 결정하는 단계를 더 포함하는 디바이스의 하나의 특징을 예측하는 방법.
  17. 제1항에 있어서, 상기 리소그래피 프로세스는 이중 패터닝 리소그래피 프로세스이며, 상기 하나 이상의 다이는, 오버레이의 공칭값들로 프린트된 2개 이상의 다이 및 상기 오버레이의 변조된 값들로 프린트된 하나 이상의 다이를 포함하며, 이 방법은, 상기 오버레이의 공칭값들로 프린트된 2개 이상의 다이 중 적어도 하나 및 상기 오버레이의 변조된 값들로 프린트된 2개 이상의 다이 중 적어도 하나의 영상을 획득하는 단계와, 상기 오버레이의 공칭값들로 프린트된 2개 이상의 다이 중 적어도 하나에 대하여 획득된 영상을 상기 오버레이의 변조된 값들로 프린트된 하나 이상의 다이 중 적어도 하나에 대하여 획득된 영상과 비교하는 단계와, 상기 비교하는 단계의 결과에 기초하여 상기 변조된 값들로 프린트된 상기 하나 이상의 다이에서의 결함들을 검출하는 단계를 더 포함하는 디바이스의 하나의 특징을 예측하는 방법.
  18. 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 시스템에 있어서,
    리소그래피 프로세스를 이용하여 웨이퍼 상에 형성된 하나 이상의 다이에 대하여 계측을 수행하도록 구성되는 계측 서브시스템과,
    상기 계측 서브시스템에 연결되는 하나 이상의 컴퓨터 서브시스템
    을 구비하며,
    상기 하나 이상의 컴퓨터 서브시스템은,
    상기 하나 이상의 다이에서의 상기 리소그래피 프로세스의 오버레이 에러, 초점 에러, 도즈 에러 및 이들의 일부 조합을 상기 계측의 결과에 기초하여 결정하고,
    상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합을 상기 하나 이상의 다이에 대한 설계 데이터에 적용함으로써 상기 하나 이상의 다이로부터 형성되는 디바이스의 하나 이상의 특징을 시뮬레이팅하도록
    구성되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  19. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 대한 상기 디바이스의 하나 이상의 특징의 감도를 결정하도록 구성되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  20. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 대한 상기 디바이스의 하나 이상의 특징의 감도에 기초하여 리소그래피 프로세스를 이용하여 다른 웨이퍼들 상에 형성될 하나 이상의 계측 타겟의 하나 이상의 위치를 결정하도록 구성되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  21. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 디바이스의 하나 이상의 특징에 기초하여 상기 웨이퍼를 배치하도록 구성되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  22. 제18항에 있어서, 상기 시뮬레이팅하는 것은, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합으로 인한 하나 이상의 실패 메카니즘을 가질 수 있는 설계 데이터 내의 영역을 결정하기 위하여 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 상기 설계 데이터에서의 개별적인 다각형을 리사이징(re-sizing)하는 것을 포함하는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  23. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 디바이스의 하나 이상의 특징에 기초하여 상기 리소그래피 프로세스를 포함하는 제조 프로세스의 수율을 예측하도록 구성되며, 상기 수율을 예측하는 것은 인라인으로 수행되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  24. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 디바이스의 하나 이상의 특징에 기초하여 상기 웨이퍼에 대한 샘플링 방식을 결정하도록 구성되며, 상기 샘플링 방식을 결정하는 것은, 인라인으로 수행되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  25. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 리소그래피 프로세스가 수행되는 웨이퍼 또는 다른 웨이퍼들 상에 수행될 검사 프로세스의 하나 이상의 파라미터를 상기 디바이스의 하나 이상의 특징에 기초하여 결정하도록 구성되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  26. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 리소그래피 프로세스가 수행되는 웨이퍼 또는 다른 웨이퍼들 상에 수행될 계측 프로세스의 하나 이상의 파라미터를 상기 디바이스의 하나 이상의 특징에 기초하여 결정하도록 구성되는 것인 디바이스의 하나 이상의 특징을 예측하는 시스템.
  27. 제18항에 있어서, 상기 시뮬레이팅하는 것은, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합으로부터 오버레이 교정, 초점 교정, 도즈 교정 또는 이것의 일부 조합을 각각 결정하고, 상기 오버레이 교정, 도즈 교정 또는 이들의 일부 조합을 상기 하나 이상의 다이에 대한 설계 데이터에 적용함으로써 상기 디바이스의 하나 이상의 특징을 시뮬레이팅하는 것을 포함하는 것인 디바이스의 하나의 특징을 예측하는 시스템.
  28. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 하나 이상의 특징 및 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 상기 설계 데이터에 대한 프로세스 윈도우를 결정하도록 구성되는 것인 디바이스의 하나의 특징을 예측하는 시스템.
  29. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 하나 이상의 특징 및 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 리소그래피 프로세스가 수행되는 웨이퍼 또는 다른 웨이퍼들에 대한 재작업(rework) 전략을 결정하도록 구성되는 것인 디바이스의 하나의 특징을 예측하는 시스템.
  30. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합이 상기 디바이스의 하나 이상의 특징에 대하여 더욱 중요한 설계 데이터에서의 하나 이상의 영역을 결정하도록 구성되는 것인 디바이스의 하나의 특징을 예측하는 시스템.
  31. 제18항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 오버레이, 도즈 및 초점의 로컬 모델을 상기 하나 이상의 영역 중 적어도 하나에 적용하도록 구성되는 것인 디바이스의 하나의 특징을 예측하는 시스템.
  32. 제31항에 있어서, 상기 하나 이상의 컴퓨터 서브시스템은 또한, 오버레이, 도즈 및 초점의 글로벌 모델의 정확도를 결정하기 위하여 상기 로컬 모델을 적용하는 것의 결과를, 상기 글로벌 모델을 적용하는 것의 결과와 비교하도록 구성되는 것인 디바이스의 하나의 특징을 예측하는 시스템.
  33. 제18항에 있어서, 상기 리소그래피 프로세스는 이중 패터닝 리소그래피 프로세스이며, 상기 계측을 수행하는 것은 상기 리소그래피 프로세스의 제1 패터닝 단계 이후에 수행되며, 상기 시스템은 상기 오버레이 에러, 초점 에러, 도즈 에러 또는 이들의 일부 조합에 기초하여 상기 리소그래피 프로세스의 제2 패터닝 단계의 하나 이상의 파라미터를 결정하는 것을 더 포함하는 디바이스의 하나의 특징을 예측하는 시스템.
  34. 제18항에 있어서, 상기 리소그래피 프로세스는 이중 패터닝 리소그래피 프로세스이며, 상기 하나 이상의 다이는, 오버레이의 공칭값들로 프린트된 2개 이상의 다이 및 상기 오버레이의 변조된 값들로 프린트된 하나 이상의 다이를 포함하며, 상기 시스템은, 상기 오버레이의 공칭값들로 프린트된 2개 이상의 다이 중 적어도 하나 및 상기 오버레이의 변조된 값들로 프린트된 2개 이상의 다이 중 적어도 하나의 영상을 획득하는 것과, 상기 오버레이의 공칭값들로 프린트된 2개 이상의 다이 중 적어도 하나에 대하여 획득된 영상을, 상기 오버레이의 변조된 값들로 프린트된 하나 이상의 다이 중 적어도 하나에 대하여 획득된 영상과 비교하는 것과, 상기 비교하는 것의 결과에 기초하여 상기 변조된 값들로 프린트된 상기 하나 이상의 다이에서의 결함들을 검출하는 것을 더 포함하는 디바이스의 하나의 특징을 예측하는 시스템.
KR1020207011864A 2012-08-01 2013-08-01 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법 KR102169564B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261678576P 2012-08-01 2012-08-01
US61/678,576 2012-08-01
US13/783,291 US8948495B2 (en) 2012-08-01 2013-03-02 Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US13/783,291 2013-03-02
PCT/US2013/053252 WO2014022682A1 (en) 2012-08-01 2013-08-01 Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005345A Division KR102129826B1 (ko) 2012-08-01 2013-08-01 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법

Publications (2)

Publication Number Publication Date
KR20200045577A true KR20200045577A (ko) 2020-05-04
KR102169564B1 KR102169564B1 (ko) 2020-10-26

Family

ID=50025524

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157005345A KR102129826B1 (ko) 2012-08-01 2013-08-01 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
KR1020207011864A KR102169564B1 (ko) 2012-08-01 2013-08-01 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157005345A KR102129826B1 (ko) 2012-08-01 2013-08-01 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법

Country Status (8)

Country Link
US (1) US8948495B2 (ko)
EP (1) EP2880427A1 (ko)
JP (4) JP6282650B2 (ko)
KR (2) KR102129826B1 (ko)
CN (1) CN104620097B (ko)
IL (2) IL236957B (ko)
TW (1) TWI591326B (ko)
WO (1) WO2014022682A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5960198B2 (ja) * 2013-07-02 2016-08-02 キヤノン株式会社 パターン形成方法、リソグラフィ装置、リソグラフィシステムおよび物品製造方法
KR102211093B1 (ko) 2014-02-12 2021-02-03 에이에스엠엘 네델란즈 비.브이. 프로세스 윈도우를 최적화하는 방법
US10576603B2 (en) 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
CN106575630B (zh) 2014-07-13 2021-05-25 科磊股份有限公司 使用叠加及成品率关键图案的度量
US10712289B2 (en) 2014-07-29 2020-07-14 Kla-Tencor Corp. Inspection for multiple process steps in a single inspection process
KR101994385B1 (ko) * 2014-12-19 2019-06-28 에이에스엠엘 네델란즈 비.브이. 비대칭 측정 방법, 검사 장치, 리소그래피 시스템 및 디바이스 제조 방법
US10036964B2 (en) * 2015-02-15 2018-07-31 Kla-Tencor Corporation Prediction based chucking and lithography control optimization
GB2536056B (en) * 2015-03-06 2017-07-12 Blatchford Products Ltd Lower Limb Prosthesis
US10012599B2 (en) * 2015-04-03 2018-07-03 Kla-Tencor Corp. Optical die to database inspection
KR102377411B1 (ko) * 2015-04-10 2022-03-21 에이에스엠엘 네델란즈 비.브이. 검사와 계측을 위한 방법 및 장치
US9767548B2 (en) * 2015-04-24 2017-09-19 Kla-Tencor Corp. Outlier detection on pattern of interest image populations
US9410902B1 (en) 2015-05-05 2016-08-09 United Microelectronics Corp. Overlay measurement method
US9940429B2 (en) 2015-06-29 2018-04-10 International Business Machines Corporation Early overlay prediction and overlay-aware mask design
KR20170016681A (ko) * 2015-08-04 2017-02-14 에스케이하이닉스 주식회사 레지스트레이션 제어된 포토마스크의 결함 검출 방법
US9679100B2 (en) * 2015-08-21 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Environmental-surrounding-aware OPC
US9916965B2 (en) * 2015-12-31 2018-03-13 Kla-Tencor Corp. Hybrid inspectors
US10181185B2 (en) 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
JP6752593B2 (ja) * 2016-03-07 2020-09-09 東レエンジニアリング株式会社 欠陥検査装置
US10068323B2 (en) * 2016-04-10 2018-09-04 Kla-Tencor Corporation Aware system, method and computer program product for detecting overlay-related defects in multi-patterned fabricated devices
US10740888B2 (en) * 2016-04-22 2020-08-11 Kla-Tencor Corporation Computer assisted weak pattern detection and quantification system
WO2017194289A1 (en) * 2016-05-12 2017-11-16 Asml Netherlands B.V. Method of obtaining measurements, apparatus for performing a process step and metrology apparatus
US10902576B2 (en) * 2016-08-12 2021-01-26 Texas Instruments Incorporated System and method for electronic die inking after automatic visual defect inspection
US10679909B2 (en) * 2016-11-21 2020-06-09 Kla-Tencor Corporation System, method and non-transitory computer readable medium for tuning sensitivies of, and determining a process window for, a modulated wafer
US10761128B2 (en) * 2017-03-23 2020-09-01 Kla-Tencor Corporation Methods and systems for inline parts average testing and latent reliability defect detection
US10262408B2 (en) * 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
JP6778666B2 (ja) 2017-08-24 2020-11-04 株式会社日立製作所 探索装置及び探索方法
EP3451061A1 (en) * 2017-09-04 2019-03-06 ASML Netherlands B.V. Method for monitoring a manufacturing process
KR102454303B1 (ko) 2018-01-24 2022-10-12 에이에스엠엘 네델란즈 비.브이. 컴퓨테이션 계측법 기반 샘플링 스킴
US10867877B2 (en) * 2018-03-20 2020-12-15 Kla Corporation Targeted recall of semiconductor devices based on manufacturing data
CN111426701B (zh) * 2019-06-25 2024-01-30 合肥晶合集成电路股份有限公司 一种晶圆缺陷检测方法及其装置
US11494895B2 (en) * 2020-02-14 2022-11-08 KLA Corp. Detecting defects in array regions on specimens
DE102020104167B4 (de) * 2020-02-18 2023-01-26 Carl Zeiss Smt Gmbh Verfahren zur Vermessung von Photomasken
KR20220163476A (ko) * 2020-05-04 2022-12-09 에이에스엠엘 네델란즈 비.브이. 기판의 표면에 대한 레벨 데이터를 생성하기 위한 시스템 및 방법
CN111721779B (zh) * 2020-05-27 2023-02-28 联宝(合肥)电子科技有限公司 一种产品重工方法、装置及存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032581A1 (en) * 2002-01-15 2004-02-19 Mehrdad Nikoonahad Systems and methods for inspection of specimen surfaces
JP2005536887A (ja) * 2002-08-22 2005-12-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 製造中にデバイスの電気パラメータを予測する方法および装置
KR20070091633A (ko) * 2004-12-07 2007-09-11 케이엘에이-텐코 테크놀로지스 코퍼레이션 레티클의 설계 패턴에서의 결함들을 검출 및/또는 분류하기위한 컴퓨터 구현 방법들
JP2009206453A (ja) * 2008-02-29 2009-09-10 Hitachi High-Technologies Corp 製造プロセスモニタリングシステム
JP2010085138A (ja) * 2008-09-30 2010-04-15 Hitachi High-Technologies Corp 試料計測方法、及び計測装置
JP2011524635A (ja) * 2008-06-11 2011-09-01 ケーエルエー−テンカー・コーポレーション ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
KR20120052323A (ko) * 2009-07-17 2012-05-23 케이엘에이-텐코 코포레이션 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215896B1 (en) * 1995-09-29 2001-04-10 Advanced Micro Devices System for enabling the real-time detection of focus-related defects
JPH09260446A (ja) * 1996-03-26 1997-10-03 Fujitsu Ltd 半導体装置の位置ずれ測定方法
JP3757482B2 (ja) * 1996-08-09 2006-03-22 ソニー株式会社 半導体装置の製造方法
JPH11186132A (ja) * 1997-12-19 1999-07-09 Sony Corp 半導体装置の製造工程のフィードバック方法
JPH11274037A (ja) * 1998-03-23 1999-10-08 Hitachi Ltd 半導体装置の製造方法および装置
US6020957A (en) 1998-04-30 2000-02-01 Kla-Tencor Corporation System and method for inspecting semiconductor wafers
US6910203B2 (en) * 2001-12-10 2005-06-21 Toppan Photomasks, Inc. Photomask and method for qualifying the same with a prototype specification
JP2003257838A (ja) * 2002-03-06 2003-09-12 Hitachi Ltd 露光方法およびそのシステム
US6902855B2 (en) 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
US7418124B2 (en) 2002-07-15 2008-08-26 Kla-Tencor Technologies Corp. Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7403264B2 (en) * 2004-07-08 2008-07-22 Asml Netherlands B.V. Lithographic projection apparatus and a device manufacturing method using such lithographic projection apparatus
US7769225B2 (en) * 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US8238645B2 (en) * 2005-08-30 2012-08-07 Camtek Ltd. Inspection system and a method for detecting defects based upon a reference frame
JP2007081292A (ja) * 2005-09-16 2007-03-29 Toshiba Corp 検査方法、検査システムおよびプログラム
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP4333770B2 (ja) * 2007-04-12 2009-09-16 ソニー株式会社 マスクパターン作成プログラム、半導体製造方法、マスクパターン作成方法および半導体設計プログラム
JP2008294352A (ja) * 2007-05-28 2008-12-04 Nuflare Technology Inc 露光方法及び露光用フォトマスク
US20080304025A1 (en) * 2007-06-08 2008-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for immersion lithography
JP4973876B2 (ja) * 2007-08-22 2012-07-11 信越化学工業株式会社 パターン形成方法及びこれに用いるパターン表面コート材
DE102008017645A1 (de) 2008-04-04 2009-10-08 Carl Zeiss Smt Ag Vorrichtung zur mikrolithographischen Projektionsbelichtung sowie Vorrichtung zur Inspektion einer Oberfläche eines Substrats
US8041106B2 (en) 2008-12-05 2011-10-18 Kla-Tencor Corp. Methods and systems for detecting defects on a reticle
JP5235719B2 (ja) * 2009-02-27 2013-07-10 株式会社日立ハイテクノロジーズ パターン測定装置
NL2004531A (nl) * 2009-05-29 2010-11-30 Asml Netherlands Bv Apparatus and method for providing resist alignment marks in a double patterning lithographic process.
JP5644290B2 (ja) * 2010-09-08 2014-12-24 凸版印刷株式会社 フォトマスクの製造方法
JP5661194B2 (ja) 2010-11-12 2015-01-28 エーエスエムエル ネザーランズ ビー．ブイ． メトロロジ方法及び装置、リソグラフィシステム並びにデバイス製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040032581A1 (en) * 2002-01-15 2004-02-19 Mehrdad Nikoonahad Systems and methods for inspection of specimen surfaces
JP2005536887A (ja) * 2002-08-22 2005-12-02 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 製造中にデバイスの電気パラメータを予測する方法および装置
KR20070091633A (ko) * 2004-12-07 2007-09-11 케이엘에이-텐코 테크놀로지스 코퍼레이션 레티클의 설계 패턴에서의 결함들을 검출 및/또는 분류하기위한 컴퓨터 구현 방법들
JP2009206453A (ja) * 2008-02-29 2009-09-10 Hitachi High-Technologies Corp 製造プロセスモニタリングシステム
JP2011524635A (ja) * 2008-06-11 2011-09-01 ケーエルエー−テンカー・コーポレーション ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのためのシステムおよび方法
JP2010085138A (ja) * 2008-09-30 2010-04-15 Hitachi High-Technologies Corp 試料計測方法、及び計測装置
KR20120052323A (ko) * 2009-07-17 2012-05-23 케이엘에이-텐코 코포레이션 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭

Also Published As

Publication number Publication date
JP2018097376A (ja) 2018-06-21
KR102129826B1 (ko) 2020-07-06
CN104620097B (zh) 2017-08-29
CN104620097A (zh) 2015-05-13
IL236957B (en) 2018-07-31
US8948495B2 (en) 2015-02-03
JP2015527740A (ja) 2015-09-17
KR20150036789A (ko) 2015-04-07
JP2021182162A (ja) 2021-11-25
TW201415008A (zh) 2014-04-16
JP2020057008A (ja) 2020-04-09
WO2014022682A1 (en) 2014-02-06
IL255772A (en) 2018-01-31
TWI591326B (zh) 2017-07-11
EP2880427A1 (en) 2015-06-10
KR102169564B1 (ko) 2020-10-26
US20140037187A1 (en) 2014-02-06
JP6282650B2 (ja) 2018-02-21
IL255772B (en) 2020-09-30

Similar Documents

Publication Publication Date Title
KR102129826B1 (ko) 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
JP7093828B2 (ja) 自動式パターン忠実度測定計画生成
JP6326465B2 (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法
TWI616721B (zh) 針對極紫外光光罩之臨界尺寸均勻性監測
TWI784018B (zh) 用於使用半導體製造程序中之深度學習預測缺陷及臨界尺寸之系統及方法
KR102287785B1 (ko) 반도체 타겟의 계측을 위한 차동 방법 및 장치
US7853920B2 (en) Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
US7749666B2 (en) System and method for measuring and analyzing lithographic parameters and determining optimal process corrections
US8213704B2 (en) Methods and systems for detecting defects in a reticle design pattern
US10074036B2 (en) Critical dimension uniformity enhancement techniques and apparatus
CN106158679B (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
US20170309009A1 (en) Computer Assisted Weak Pattern Detection and Quantification System
TWI780470B (zh) 用於微影製程效能判定之方法及設備
US20230175983A1 (en) Process window qualification modulation layouts
KR20230059132A (ko) 반도체 시편 제조를 위한 마스크 검사

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant