KR20120052323A - 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭 - Google Patents

설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭 Download PDF

Info

Publication number
KR20120052323A
KR20120052323A KR1020127004021A KR20127004021A KR20120052323A KR 20120052323 A KR20120052323 A KR 20120052323A KR 1020127004021 A KR1020127004021 A KR 1020127004021A KR 20127004021 A KR20127004021 A KR 20127004021A KR 20120052323 A KR20120052323 A KR 20120052323A
Authority
KR
South Korea
Prior art keywords
wafer
golden
spatial signature
tool
defects
Prior art date
Application number
KR1020127004021A
Other languages
English (en)
Other versions
KR101732750B1 (ko
Inventor
알렌 파크
엘리스 창
마사미 아오키
크리스 치-치엔 영
마틴 플리할
리엣 마이클 존 반
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20120052323A publication Critical patent/KR20120052323A/ko
Application granted granted Critical
Publication of KR101732750B1 publication Critical patent/KR101732750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70516—Calibration of components of the microlithographic apparatus, e.g. light sources, addressable masks or detectors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70641—Focus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

설계 및 결함 데이터를 사용하여 다수의 스캐너를 매칭하는 시스템 및 방법이 기재된다. 골든 웨이퍼가 골든 툴을 사용하여 처리된다. 제2 웨이퍼가 제2 툴을 사용하여 처리된다. 둘 다의 툴은 포커스/노광 조정을 제공한다. 둘 다의 웨이퍼에 대한 임계 구조의 웨이퍼 레벨 공간 서명을 비교하여 스캐너의 거동을 평가할 수 있다. 임계 구조는 유사한 패턴을 갖는 골든 웨이퍼 상의 결함들을 비닝함으로써 식별될 수 있다. 하나의 실시예에서, 서명들은 특정 비율 내에서 매칭되어야 하거나, 또는 제2 툴은 "매칭 안됨"으로 특징지어진다. 레티클들이 마찬가지 방식으로 비교될 수 있으며, 골든 및 제2 웨이퍼가 각각 골든 레티클 및 제2 레티클을 사용하여 처리된다.

Description

설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭{SCANNER PERFORMANCE COMPARISON AND MATCHING USING DESIGN AND DEFECT DATA}
관련 출원
본 출원은 2009년 7월 17일 제출된 발명의 명칭이 "설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭(Scanner Performance Comparison And Matching Using Design And Defect Data)"인 미국 가출원 번호 제61/226,654호의 우선권을 주장한다.
기술분야
본 발명은 설계(design) 및 결함(defect) 데이터를 사용한 스캐너 성능 비교 및 매칭(matching) 방법에 관한 것이다. 보다 구체적으로, 본 발명은 프로세스 윈도우가 다양한 스캐너에 걸쳐 동등하게 됨을 보장하도록 생산 환경에서 설계 레이아웃 및 결함 검사 데이터를 사용하여 다수의 스캐너들을 매칭하는 방법에 관한 것이며, 그리하여 반도체 디바이스에서의 임계 구조(critical structure)의 인쇄적성(printability)에 있어서 다수의 스캐너 및 플랫폼에 걸쳐 일관성(consistency)을 제공한다.
생산 환경에서, 다수의 스캐너들 사이에 성능을 매칭하는 것은 반도체 웨이퍼 상의 구조물의 반복되는 정확한 인쇄적성을 보장하도록 유사한 프로세스 윈도우에서 동작하기 위해 중요하다. 종래에는, 이러한 웨이퍼의 CD(critical dimension) 계측학(metrology)이 다수의 툴들에 걸쳐 프로세스 윈도우를 식별하는데 사용되었다. CD 계측학은 웨이퍼 상의 구조물들의 라인 및/또는 공간의 변동을 측정하는데 사용될 수 있지만, 반도체 웨이퍼 상의 다양한 패턴과 연관된 모든 문제점들이 이 방식으로 해결될 수 있는 것은 아니다.
예를 들어, 표준 CD 계측학은 제한된 고정 샘플링 사이트(sampling site)를 사용한다. 그 결과, 샘플링 사이트는 레티클(reticle) 또는 웨이퍼에 걸친 프로세스 상호작용에서 미묘한 변동에 민감하지 않을 수 있다. 또한, 샘플링 사이트는 소정의 디바이스의 가장 임계적인 구조를 나타내지 못할 수 있다. 따라서, 고정 샘플링이 커버하지 못하는 영역에서 CD가 변할 때, 중요한 익스커션(excursion)이 누락될 것이다. 중요한 익스커션의 분석은 45 nm에 대하여 프로세스 개발을 넘어 결정적이다. 제한된 고정 사이트 샘플링 때문에, 스캐너 프로세스 윈도우 일관성의 정확한 평가가 가능하도록 추가의 상보적 접근을 제공하기 위해 결함 검사의 스캐닝 커버리지가 필요할 수 있다.
일반적으로, 반도체 제조 툴, 예를 들어 노광 툴 또는 스텝퍼(stepper)는 웨이퍼 로트(lot)에 대해 일련의 처리 단계들을 수행한다. 이들 단계를 수행하기 위해, 제조 툴은 장비/기계 인터페이스를 통하여 처리 모듈의 네트워크 또는 제조 프레임워크와 통신한다. 통상적으로, 장비/기계 인터페이스는 APC(advanced process control) 시스템의 일부를 형성할 수 있다. APC 시스템은 제조 모델에 기초하여 컨트롤 스크립트를 개시하며, 이는 제조 프로세스를 실행하는데 필요한 데이터를 자동으로 검색하는 소프트웨어 프로그램일 수 있다.
웨이퍼는 통상적으로 처리된 반도체 디바이스의 품질에 관한 데이터를 발생시키도록 다수의 프로세스에 대한 다수의 제조 툴을 통하여 스테이징된다(staged). 그러나, 이들 웨이퍼의 처리 동안 생기는 오류, 즉 공정 변이(process variation)는 처리되는 반도체 디바이스 상의 특징부의 CD에 있어서 상당한 불일치를 야기할 수 있다. CD 변이는 사용중일 때 연관된 디바이스의 오작동 또는 심지어는 고장을 야기할 수 있다. 따라서, 이어서 CD 변이를 감소시키도록 후속 제조 프로세스의 설정을 조정하는데 사용될 수 있는 정확한 제조 데이터를 얻는데 있어서 제조 툴의 성능을 미세 조절(fine tuning)하는 것이 중요하다.
본 발명은 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭을 제공하고자 한다.
생산 환경에서 스캐너의 성공적인 매칭은 반도체 웨이퍼 상의 구조물의 반복되는 정확한 인쇄적성을 보장할 수 있다. 설계 레이아웃 및 결함 데이터를 사용하여 스캐너를 비교하기 위한 개선된 방법이 제공된다. 이 방법에서, 골든 웨이퍼(golden wafer)가 골든 툴(golden tool)(예를 들어, 사전 자격이 갖춰진(pre-qualified) 스캐너)을 사용하여 처리될 수 있다. 이 처리는 포커스 및 노광 조정(modulation)을 포함한다. 골든 웨이퍼 상의 결함이 설계 데이터를 사용하여 식별될 수 있다. 유사한 패턴을 갖는 결함들이 함께 비닝될(binned) 수 있다. 비닝된 결함들을 검토함으로써 임계 구조가 식별될 수 있다. 하나의 실시예에서, 임계 구조를 식별하는 것은 결함들의 SEM(scanning electron microscope) 이미지의 사용자 검토를 포함할 수 있다. 식별된 임계 구조의 웨이퍼 레벨 공간 서명(spatial signature)이 발생될 수 있다. 웨이퍼 레벨 공간 서명은 수치(numerical), 방사상(radial), 사분면(quadrant), 및/또는 특수 서명을 포함할 수 있다. 수치 서명은 설계로부터의 패턴의 의도한 형상 또는 공칭 형상으로부터의 패턴 편차(pattern deviation)를 보여주는 메트릭일 수 있다. 웨이퍼 레벨 공간 서명 및 특정 구조 패턴이 패턴 라이브러리에 저장될 수 있다.
방법은 제2 툴을 사용하여 제2 웨이퍼를 처리하는 것을 더 포함할 수 있다. 다시 한 번, 제2 웨이퍼 상의 결함이 설계 데이터를 사용하여 식별될 수 있다. 제2 웨이퍼의 웨이퍼 레벨 공간 서명은 식별된 임계 구조를 사용하여 발생될 수 있다. 이 시점에서, 골든 웨이퍼와 제2 웨이퍼의 웨이퍼 레벨 공간 서명은 제2 툴이 골든 툴과 매칭되는지(match) 여부를 결정하도록 비교될 수 있다. 하나의 실시예에서, 서명이 특정 비율 내에서 매칭되어야 하거나, 또는 제2 툴은 "매칭되지 않음(no match)"으로 특징지어진다. 하나의 실시예에서, 제2 툴은 나중 시점에 실제로 골든 툴이 되며, 그리하여 그 자체에 대해 골든 툴 또는 임의의 툴의 모니터링을 가능하게 한다.
스캐너를 비교하기 위한 시스템이 또한 제공된다. 이 시스템은 골든 툴을 사용하여 골든 웨이퍼를 처리하기 위한 골든 툴 프로세서를 포함할 수 있다. 골든 툴 프로세서는 골든 웨이퍼에 대한 노광 및 포커스 조정을 제어한다는 것을 유의하자. 비닝(binning) 발생기는 골든 웨이퍼의 결함 데이터를 수신하고, 패턴에 기초하여 결합들을 빈(bin)으로 그룹화할 수 있다. 제1 공간 서명 발생기는 골든 웨이퍼 상의 임계 구조의 웨이퍼 레벨 공간 서명을 발생시킬 수 있다. 이들 임계 구조는 패턴을 사용하여 식별된다. 시스템에서의 이차 툴 프로세서는 이차 툴을 사용하여 제2 웨이퍼를 처리할 수 있다. 이차 툴 프로세서는 골든 툴 프로세서와 유사하게 노광 및 포커스 조정을 제어한다. 제2 공간 서명 발생기는 제2 웨이퍼의 결함 데이터를 수신하고, 임계 구조를 사용하여 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 발생시킬 수 있다. 비교기는 유리하게 골든 웨이퍼와 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 비교할 수 있다.
하나의 실시예에서, 제1 공간 서명 발생기는 선택된 결함의 SEM 이미지를 수신할 수 있다. 선택된 결함은 다양한 포커스 및 노광 조건 하의 미리 결정된 구조의 한계성(marginality)에 기초하여 자동으로 선택될 수 있다. 하나의 실시예에서, 제1 및/또는 제2 공간 서명 발생기는 방사상, 사분면, 및/또는 특수 서명일 수 있는 공간 서명을 발생시킬 수 있다.
레티클을 비교하기 위한 방법 또한 제공된다. 이 방법에서, 골든 웨이퍼가 골든 레티클(예를 들어, 사전 자격이 갖춰진 레티클)을 사용하여 처리될 수 있다. 이 처리는 포커스 및 노광 조정을 포함한다. 골든 웨이퍼 상의 결함이 설계 데이터를 사용하여 식별될 수 있다. 유사한 패턴을 갖는 결함들이 함께 비닝될(binned) 수 있다. 임계 구조는 비닝된 결함들을 검토함으로써 식별될 수 있다. 하나의 실시예에서, 임계 구조를 식별하는 것은 결함의 SEM 이미지의 사용자 검토를 포함할 수 있다. 식별된 임계 구조의 웨이퍼 레벨 공간 서명이 발생될 수 있다. 웨이퍼 레벨 공간 서명은 방사상, 사분면, 및/또는 특수 서명을 포함할 수 있다. 웨이퍼 레벨 공간 서명은 패턴 라이브러리에 저장될 수 있다.
방법은 제2 레티클을 사용하여 제2 웨이퍼를 처리하는 것을 더 포함할 수 있다. 다시 한번, 제2 웨이퍼 상의 결함이 설계 데이터를 사용하여 식별될 수 있다. 제2 웨이퍼의 웨이퍼 레벨 공간 서명은 식별된 임계 구조를 사용하여 발생될 수 있다. 이 시점에서, 골든 웨이퍼와 제2 웨이퍼의 웨이퍼 레벨 공간 서명은 제2 레티클이 골든 레티클과 매칭되는지 여부를 결정하도록 비교될 수 있다. 하나의 실시예에서, 서명이 특정 비율 내에서 일치하여야 하거나, 또는 제2 레티클이 "매칭되지 않음"으로 특징지어진다.
레티클의 프로세스 윈도우를 자동으로 추정하기 위한 방법이 또한 제공된다. 이 방법에서, 레티클에 의해 형성된 웨이퍼 상의 결함이 식별될 수 있다. 유사한 패턴을 갖는 결함들이 함께 비닝될 수 있다. 임계 구조는 비닝된 결함들을 검토함으로써 식별될 수 있다. 식별된 임계 구조의 웨이퍼 레벨 공간 서명이 발생될 수 있다. 이 시점에서, 웨이퍼 레벨 공간 서명에 기초하여, 웨이퍼 상의 클린(clean) 영역, 더티(dirty) 영역, 및 전이(transition) 영역이 식별될 수 있다. 유리하게는, 이제 프로세스 윈도우의 외곽 한계(outer limit)가 정의될 수 있으며, 외곽 한계는 전이 영역(내) 내에 있다.
하나의 실시예에서, 방법은 외곽 한계의 미세 조절을 위해 전이 영역(들)으로부터 임계 구조의 위치에 대응하는 SEM 이미지를 샘플링하는 것을 더 포함할 수 있다. 이 샘플링은 랜덤이거나 사용자 지정일 수 있음을 유의하자. 하나의 실시예에서, 샘플링은 결함 밀도에 기초하여 바이어싱된다(biased). 예를 들어, 샘플링은 적어도 2개의 결함 밀도 범위에 기초한 다중 레벨 샘플링을 포함할 수 있다.
본 발명에 따라 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭 방법을 제공할 수 있다.
도 1은 스캐너를 매칭 및/또는 모니터링하기 위한 예시적인 기술을 예시한다.
도 2는 표시된 결함을 갖는 처리되는 웨이퍼의 표현을 예시한다.
도 3은 결함 패턴들의 예시적인 그룹화 및 연관된 파레토 차트를 예시한다.
도 4는 골든 공간 서명을 2개의 다른 툴로부터의 것과 비교하는 것을 예시한다.
도 5는 다수의 스캐너들을 매칭 및/또는 모니터링하기 위한 예시적인 시스템을 예시한다.
도 6은 레티클을 매칭 및/또는 모니터링하기 위한 예시적인 기술을 예시한다.
도 7은 골든 레티클 및 제2 레티클과 연관된 결과에 대하여 다이당 패턴 실패 비율 대 노광 에너지 매트릭스를 그린 그래프를 예시한다.
도 8은 레티클에 대한 프로세스 윈도우를 자동으로 추정하기 위한 예시적인 기술을 예시한다.
도 9는 지정된 클린, 더티, 및 전이 영역을 갖는 웨이퍼를 예시한다.
다양한 스캐너들 사이에 성능을 매칭하는 것은 반도체 웨이퍼 상의 구조물의 반복되는 정확한 인쇄적성을 보장하도록 유사한 프로세스 윈도우에서 동작하기 위해 중요하다. 하나의 실시예에서, 다수의 스캐너들은 조정된 웨이퍼와 연관된 설계 데이터 및 조정된 웨이퍼로부터의 결함 데이터를 사용하여 매칭될 수 있다.
도 1은 스캐너 매칭을 위한 예시적인 기술(100)을 예시한다. 단계 101은 "골든 툴"을 사용하여 제1 웨이퍼를 패터닝할 수 있다. 골든 툴은 생산 용도를 위해 적합한 품질인 것으로 이미 식별된 툴이다. 기술 100에서, 이 골든 툴은 기준 툴인 것을 특징으로 할 수 있다.
웨이퍼는 웨이퍼 상의 포토레지스트 표면을 노광시키도록 마스크 또는 레티클을 통해 광 또는 기타 방사선을 통과시킴으로써 패터닝될 수 있다. 이 패터닝에 사용된 마스크는 테스트 마스크이거나 생산 마스크일 수 있지만, 단계 101-107에 대하여 하나의 마스크만 사용되어야 함을 유의하자.
도 2는 복수의 다이(정사각형으로 도시됨)를 갖는 웨이퍼(200)의 표현을 예시한다. 통상적으로, 웨이퍼는 다이 및 웨이퍼 크기에 따라 수백개 또는 심지어는 수천 개의 다이를 포함할 수 있다. 단순화를 위해, 웨이퍼(200)는 적은 수의 다이만 갖는다.
특히, 단계 101에 관련하여, 제1 웨이퍼는 FEM 또는 PWQ 웨이퍼이다. FEM(focus-exposure modulation) 웨이퍼는 웨이퍼에 걸쳐 빈도 및 노광 둘 다를 조정함으로써 처리되었다. 구체적으로, FEM 웨이퍼의 각각의 다이는 임의의 자신의 주변 다이와는 증가적으로 상이한 노광 및/또는 포커스를 가질 수 있다. FEM 웨이퍼의 조정은 방사상(radial) 방식으로 행해진다. PWQ(process window qualification) 웨이퍼는 마찬가지의 조정 변이(modulation variation)를 사용하여, 하지만 컬럼(columnar)(방사상이 아님) 방식으로 패터닝된다. 본 명세서에서 사용될 때, 용어 "조정된" 웨이퍼는 FEM이나 PWQ 웨이퍼를 지칭할 수 있다. 기술 100은 분석을 위해 한 유형의 조정된 웨이퍼만, 즉 FEM 웨이퍼나 PWQ 웨이퍼만 사용한다. 참조를 용이하게 하기 위해, 제1 웨이퍼는 또한 골든 웨이퍼로 불린다.
골든 웨이퍼를 진행한 후에, 단계 101은 골든 웨이퍼 상의 임의의 결함을 식별할 수 있다. 예를 들어, 도 2는 웨이퍼(200) 상에 점으로 표시된 결함 위치(201)를 보여준다. 종래의 검사 툴은 이러한 결함 위치를 식별할 수 있다는 것을 유의하자.
이 시점에서, 설계 레이아웃은 결함 위치(201)와 연관된 레이아웃 패턴을 결정하는데 사용될 수 있다. 실질적으로 동일한 구조를 갖는 레이아웃 패턴은 빈에서 함께 그룹화될 수 있다. 설계 기반의 비닝(DBB; design-based binning)이라 불리는 이러한 그룹화가 단계 102에서 수행될 수 있다. 패턴이 더 클수록 더 많은 잡음(noise)이 잠재적으로 존재함을 유의하자. 그러므로, 하나의 실시예에서, 패턴 범위는 1 마이크론 이하의 구조에 의해 정의될 수 있다.
도 3은 예시적인 빈(301, 302, 303 및 304)을 예시하며, 각각의 빈은 특정 IC 레이아웃 패턴과 연관된다. 파레토 차트(300)는 빈(301-304)으로부터의 결함 및 설계 데이터를 사용하여 형성될 수 있다. 파레토 차트(300)는 각각의 빈(301-304)에 대한 결함 빈도를 나타내는 바를 가지며(내림차순), 즉 빈(303)은 가장 높은 결함 빈도를 갖고, 빈(301)은 다음으로 가장 높은 결함 빈도를 갖는 등등이다. 파레토 차트(300)는 또한 누계를 나타내는 라인을 갖는다. 이 경우에, 빈(301-304)과 연관된 패턴은 모든 결함(100%)을 나타낸다.
결함들은 디바이스 오작동을 야기하거나 디바이스 성능을 크게 손상시킬 수 있는 심각한 결함을 포함할 수 있다는 것을 유의하자. 예시적인 심각한 결함은 쇼트 및/또는 오픈(open)을 포함할 수 있다. 결함은 또한 최소한의 또는 무시할만한 디바이스 성능 열화를 야기할 수 있는 미미한(marginal) 결함을 포함할 수 있다. 예시적인 미미한 결함은 선 변형, 씨크닝(thickening), 또는 씨닝(thinning)을 포함할 수 있다.
하나의 실시예에서, 결함 위치의 하나 이상의 SEM 이미지가 각각의 빈(301-304)과 연관될 수 있으며, 그리하여 사용자는 이들 패턴 중의 어느 것이 "임계" 구조인지를 지정할 수 있다. 예를 들어, 사용자는 실제 샘플링된 결함 위치의 SEM 이미지의 검토 후에 빈(303)과 연관된 결함을 잡음인 것으로 특징지을 수 있다. 따라서, 빈(303)은 가장 높은 결함 빈도를 갖더라도 임계 구조를 갖는 것으로 특징지어지지 않을 수 있다.
DBB는 조정 코너를 유리하게 식별할 수 있음을 유의하자. 예를 들어, 한 유형의 레이아웃 패턴이 결함에 취약하게 될 수 있고 또는 그의 결함이 특정 조정으로(빈도 및 노광 조합) 더 두드러지게 될 수 있다. 빈의 결함이 미미한 것으로 특징지어질 때에도, 사용자는 여전히 그 빈을 임계 구조를 갖는 것으로 특징지을 수 있다는 것을 더 유의하자. 예를 들어, 미미한 결함은 프로세스 노드 의존형일 수 있으며, 그리하여 더 작은 프로세스 노드로의 이동이 미미한 결함을 심각한 결함으로 변환할 수 있다. 따라서, 발전된 프로세스 노드로의 이동을 고려할 때, 사용자는 현재 프로세스 노드에서 미미한 결함으로 특징지어짐에도 불구하고 임계 구조를 포함한 것으로서 빈을 특징지을 수 있다.
도 1로 다시 돌아가서, 단계 103은 식별된 임계 구조에 기초하여 웨이퍼 레벨 공간 서명을 발생시킬 수 있다. 공간 서명은 웨이퍼 상의 임계 구조의 공간적 분포이다. 하나의 실시예에서, 공간 서명은 임계 구조의 웨이퍼 상의 영역(들), 이들 영역에 의해 형성된 패턴(들), 및 임계 구조의 유형을 나타낼 수 있다. 공간 서명은 상이한 임계 구조를 나타내는 컬러 코딩된(color-coded) 영역으로 웨이퍼 표현에 대해 그래픽 포맷될 수 있다(예를 들어, 빈(301)의 임계 구조는 적색 컬러이고 빈(304)의 임계 구조는 청색 컬러임(둘 다 임계 구조로 특징지어졌다고 가정함)). 골든 툴에 대해, 공간 서명은 골든 서명을 형성하도록 수집될 수 있다. 단계 104는 패턴 라이브러리에 골든 서명을 저장할 수 있다.
FEM 웨이퍼가 분석되고 있는 경우, 그의 공간 서명은 다른 유형의 패턴보다 더 방사상의 임계 구조 패턴을 제시할 수 있음을 유의하자. 분석되고 있는 PWQ 웨이퍼는 방사상 공간 서명, 컬럼별 패턴, 또는 사분면(quadrant) 패턴을 포함할 수 있다. 하나의 실시예에서, 골든 웨이퍼는 사용되는 조정 패턴에 관계없이 레이아웃 의존적인 공간 서명을 가질 수 있다. 임의의 조정된 웨이퍼의 중심은 통상적으로 공칭 조건(nominal condition)을 나타내기 때문에, 중심보다 웨이퍼의 주변에서 더 많은 실패 구조가 예상될 수 있다는 것을 유의하자.
단계 105는 또다른 (제2) 툴을 사용하여 또다른 조정된 웨이퍼를 처리할 수 있다. 상기 나타낸 바와 같이, 이 처리는 동일한 유형의 조정된 웨이퍼(즉, FEM 또는 PWQ) 및 동일한 마스크/레티클을 포함한다. 단계 105는 또한 제2 웨이퍼의 결함을 식별하는 것을 포함할 수 있다. 골든 웨이퍼에 대한 임계 구조가 이미 확립되었기 때문에, DBB는 제2 웨이퍼에 대하여 불필요하다. 그 결과, 제2 웨이퍼로부터의 결함 데이터 및 패턴 라이브러리를 사용함으로써, 단계 106은 제2 웨이퍼 상의 임계 구조의 웨이퍼 레벨 공간 서명을 직접 발생시킬 수 있다.
단계 107에서, 골든 툴 및 제2 툴로부터의 결과적인 공간 서명이 비교될 수 있다. 도 4는 골든 공간 서명 및 스코어(411)를 갖는 예시적인 골든 툴(401), 제2 공간 서명 및 스코어(412)를 갖는 제2 툴(402) 및 제3 공간 서명 및 스코어(413)를 갖는 제3 툴(403)을 예시한다. 단순화를 위해, 서명(411, 412, 및 413)은 "F"(failed; 실패)로서 라벨링된 위치이다. 첨자는 의도한 패턴으로부터의 스코어를 나타낸다(즉, 편차(deviation)의 엄격도(severity), 편차가 더 클수록 스코어가 더 큼). 상기 언급한 바와 같이, 다른 실시예는 특정 임계 구조를 나타내는 컬러 코딩된 영역을 포함할 수 있다.
하나의 실시예에서, 사용자는 골든 공간 서명(411)으로부터 얼마나 많은 변동(variance)이 매칭 조건에 허용되는지 결정할 수 있다. 다른 실시예에서, 변동은 자동으로 설정될 수 있다. 예시적인 변동은 패턴 변이의 공간적 분포 또는 스코어링(scoring)에 기초하여 10-15%일 수 있다. 공간 서명을 비교하기 위한 메트릭은 수치, 방사상, 사분면, 또는 기타 특수 공간 서명 분석을 수반할 수 있다. 수치 서명은 설계로부터 패턴의 공칭 형상이나 의도한 형상 중의 어느 하나로부터의 패턴 편차를 보여주는 메트릭일 수 있다. 도 4는 제2 공간 서명(412)이 골든 공간 서명(411)과 매칭되지 않으며 제3 공간 서명(413)은 골든 공간 서명(411)과 매칭됨을 나타낸다.
하나의 실시예에서, (도 4에 도시된 것과 같은) 공간 서명의 그래픽 표현은 사용자 검토를 위한 출력으로서 발생될 수 있다. 예를 들어, 공간 서명(411, 412, 및 413)의 시각적 검토에서, 제2 툴(제2 웨이퍼(402)를 발생시킴)은 골든 툴(골든 웨이퍼(401)를 발생시킴)에 비교하여 그에 미치지 않으며, 제3 툴(제3 웨이퍼(403)를 발생시킴)은 골든 툴에 비교하여 그를 넘어섬을 보여준다. 또한, 공간 서명은 임계 구조를 나타낼 수 있기 때문에(예를 들어, 컬러 코딩에 의해), 이러한 사용자 검토로 인해, 또한 임계 구조의 선택이 골든 툴이 아닌 툴의 성능 지정에 어떻게 영향을 미칠 수 있는지 더 잘 이해할 수 있다.
도 5는 스캐너와 같은 툴을 비교하기 위한 시스템(500)의 블록도이다. 이 실시예에서, 시스템(100)은 골든 툴을 사용하여 조정된 웨이퍼(FEM 또는 PWQ)를 처리할 수 있는 골든 툴 프로세서(501)를 포함할 수 있다(처리되는 조정된 웨이퍼는 골든 웨이퍼임). 검출기(502)는 골든 웨이퍼 상의 결함을 식별할 수 있다.
비닝 발생기(binning generator)(503)는 결함 검사 데이터 및 설계 레이아웃 데이터를 사용하여 설계 기반의 비닝(DBB)을 수행할 수 있다. 패턴 그룹으로부터의 샘플을 사용하여 SEM 이미지를 선택함으로써, 사용자는 임계 구조를 식별하는데 제1 공간 서명 발생기(503)를 사용할 수 있다. 이 시점에서, 제1 서명 발생기(503)는 이들 임계 구조의 웨이퍼 레벨 공간 서명을 발생시킬 수 있다. 그 다음, 골든 툴과 연관된 공간 서명은 패턴 라이브러리(505)에 저장될 수 있다.
이차 툴 프로세서(511)는 이차 툴을 사용하여 또다른 조정된(제2) 웨이퍼를 처리할 수 있다. 이차 툴에 대하여, 공간 서명은 특정 비율 내에서 일치해야 한다. 메트릭은 방사상, 사분면, 또는 다른 특수 공간 서명 분석과 같은 특정 공간적 분석을 수반할 수 있다. 제2 웨이퍼의 결함이 검출기(502)에 의해 식별된 후에, 제2 공간 서명 발생기(512)는 골든 웨이퍼(골든 공간 서명의 일부를 형성함) 및 설계 레이아웃 데이터에 대하여 정의된 임계 구조를 사용하여 제2 웨이퍼 상에 공간 서명을 발생시킬 수 있다. 하나의 실시예에서, 이차 툴과 연관되어 발생된 제2 공간 서명은 또한 패턴 라이브러리(505)에 저장될 수 있다. 비교기(514)는 골든 툴 및 이차 툴과 연관된 공간 서명을 비교할 수 있다.
이 구성에서, 시스템(500)은 다수의 툴들의 거동을 효율적으로 평가할 수 있다. 시스템(500)은 또한 시간이 지남에 따른 단일 툴의 성능을 모니터링할 수 있다는 것을 주목하자. 즉, 제2 조정된 웨이퍼는 나중의 시점에 처리될 수 있다. 이 제2 조정된 웨이퍼의 공간 서명은 동일한 툴을 사용하여 초기 조정된 웨이퍼의 공간 서명과 비교될 수 있다. 이러한 비교는 툴이 열화되고 있는지의 여부 그리고 어느 정도인지를 결정할 수 있다.
다수의 툴들에 의해 발생된 조정된 웨이퍼에 대한 웨이퍼 레벨 공간 서명은 표준 실시에 비교하여 툴 매칭 및 툴 모니터링 능력을 상당히 개선할 수 있다. 구체적으로, 표준 스캐너 매칭 기술은 고정 사이트에서의 제한된 샘플링을 사용한다. 따라서, 표준 스캐너 매칭 기술은 패턴 선택 및 계측학 샘플링의 품질에 한정된다. 대조적으로, 설계 기반의 비닝(DBB)은 웨이퍼 레벨 공간 서명의 효율적인 발생을 용이하게 할 수 있다. 이들 웨이퍼 레벨 공간 서명은 추가적인 패턴 유형을 갖는 웨이퍼에 걸쳐 더 넓은 영역 커버리지를 포함하며, 이는 특히 (EUV 툴과 같은) 에지 컷팅 툴의 평가에 대하여 결정적이다.
특히, 웨이퍼 레벨 공간 서명을 발생시키는 것은 또한 레티클 비교에 대하여 수행될 수 있다(용어 "레티클" 및 "마스크"는 여기에서 사용될 때 상호교환 가능함을 유의함). 예를 들어, 도 6은 레티클 매칭을 위한 예시적인 기술(600)을 예시한다. 단계 601은 "골든 레티클"을 사용하여 제1 웨이퍼를 패터닝할 수 있다. 골든 레티클은 생산 용도로 적합한 품질인 것으로 이미 식별된 레티클이다. 기술 600에서, 이 골든 레티클은 기준 레티클인 것으로 특징지어질 수 있다. 이 제1 웨이퍼는 조정된 웨이퍼, 예를 들어 PWQ 또는 FEM이다. 단계 601-607에 대하여 하나의 스캐너만 사용되어야 함을 유의하자. 그 다음, 패터닝된 웨이퍼 상의 결함이 식별될 수 있다.
단계 602는 임계 구조를 식별하도록 DBB를 진행할 수 있다. 이들 임계 구조를 사용하여, 단계 603에서 제1 웨이퍼의 웨이퍼 레벨 공간 서명이 발생될 수 있다. 단계 604는 웨이퍼 레벨 공간 서명의 패턴 라이브러리를 발생시킬 수 있다. 단계 605는 또다른 레티클을 사용하여 제2 조정된 웨이퍼를 진행할 수 있다. 하나의 실시예에서, 이 레티클은 골든 레티클의 수정일 수 있다. 다른 실시예에서, 이 레티클은 레티클 자격에 대하여 테스트될 수 있으며, 예를 들어 생산 환경에서 웨이퍼의 병렬 처리를 위해 잠재적인 제2 골든 레티클로서 테스트될 수 있다. 단계 602에서 식별된 임계 구조를 사용하여, 단계 606에서 제2 웨이퍼의 웨이퍼 레벨 공간 서명이 발생되고 패턴 라이브러리에 저장될 수 있다. 단계 607은 골든 레티클 및 제2 레티클에 의해 발생된 공간 서명들을 비교할 수 있다.
예를 들어, 도 7은 골든 레티클(곡선 701) 및 제2 레티클(곡선 702)과 연관된 결과에 대하여 다이당 패턴 실패 비율 대 노광 에너지 매트릭스를 도시한 그래프(700)를 예시한다. 패턴 실패 비율/다이 정보 및 노광 에너지는 유리하게 패턴 라이브러리에 저장될 수 있다는 것을 유의하자. 그래프(700)는 또한 곡선 701 및 702과 각각 연관되어 있는 기울기 703 및 704를 나타낸다. 기울기 703 및 704는 패턴 실패 비율 대 에너지 변화(델타)로서 계산될 수 있다. 도 7에서, 곡선 701 및 기울기 703과 연관된 레티클은 곡선 702 및 기울기 704와 연관된 레티클보다 더 느린 노광 응답 및 더 넓은 윈도우를 갖는다.
도 8에 도시된 하나의 실시예에서, 레티클의 프로세스 윈도우를 자동으로 추정하기 위한 기술(800)이 또한 제공된다. 리소그래피 분야에서의 숙련자라면 알 수 있듯이, 프로세스 윈도우는 사양 내에서 최종 포토레지스트 프로파일을 유지하는 포커스 및 노광 영역을 정의한다. 기술 800에서, 단계 801은 레티클을 사용하여 형성된 조정된 웨이퍼 상의 결함을 식별하고, DBB를 수행하고, 공간 서명을 발생시킬 수 있다(전부 도 6에 관련하여 상기에 상세하게 기재됨). 그 다음, 단계 802는 웨이퍼 상의 임의의 클린 영역, "더티(dirty)" 영역(즉, 미리 결정된 높은 임계값 이상의 결함 밀도를 갖는 영역), 및 전이(transition) 영역(즉, 클린 또는 더티 영역과 다른 영역)을 자동으로 결정할 수 있다. 프로세스 윈도우의 외곽 한계(outer limit)는 하나 이상의 전이 영역 내에 있을 것임을 유의하자(프로세스 윈도우는 또한 클린 영역을 포함함). 리소그래피 분야에서의 숙련자에게 잘 알려져 있으며, 조정된 웨이퍼의 포커스/노광 셀에 의해 정의되는 바와 같이, 프로세스 윈도우는 직사각형이거나 정사각형임을 더 유의하자. 이 시점에서, 단계 803은 이들 전이 영역으로부터 SEM 이미지를 자동으로 수집할 수 있다.
이 기능을 구현하기 위해, 시스템(500)(도 5)에서의 프로세스 윈도우 분석기(515)는 하나 이상의 웨이퍼에 대하여 프로세스 윈도우를 추정하기 위해 패턴 라이브러리(505)에서의 정보를 사용할 수 있다. 프로세스 윈도우 분석기(515)는 또한 전이 영역(들)에서의 이미지를 캡쳐하도록 SEM(도시되지 않음)을 트리거할 수 있다. 하나의 실시예에서, 샘플링은 랜덤일 수 있다. 또다른 실시예에서, 샘플링은 전이 영역(들)에서 특정 위치를 향할 수 있다.
하나의 실시예에서, 프로세스 윈도우 분석기(515)는 수집하기 위한 샘플의 분포, 즉 바이어싱(biasing)을 만들어낼 수 있다(formulate). 예를 들어, 바이어싱은 결함 밀도에 기초하여 만들어질 수 있으며, 더 많은 결함을 갖는 전이 영역은 더 적은 결함을 갖는 전이 영역보다 더 많은 수집된 SEM 이미지를 가져야 한다. 프로세스 윈도우 분석기(515)는 전이 영역에 대하여 임의의 수의 샘플링 레벨을 지정할 수 있다는 것을 유의하자.
도 9는 지정된 클린(901), 더티(902), 및 전이(903) 영역을 갖는 웨이퍼(900)를 예시한다. 이들 영역은 방사상으로서 도시되어 있지만, 다른 웨이퍼가 특정 결함 밀도에 대하여 하나보다 많은 영역 그리고 상이한 결함 밀도 영역 경계(예를 들어, 정사각형, 직사각형, 불규칙형)를 가질 수 있다는 것을 유의하자. 하나의 실시예에서, 결함 밀도는 모든 결함 데이터를 사용하여 각각의 샷(shot)에 기초하여 계산될 수 있다. 샷은 결함 밀도가 증가하기 시작하는 영역, 즉 전이 영역(903)을 식별하기 위해 밀도에 기초하여 랭킹되어질(ranked) 수 있다. 전이 영역에 기초하여, 전이 영역 근방에서 더 많은 결함이 샘플링될 수 있도록 결함 샘플링은 바이어싱될 수 있다. 예를 들어, 그래프(904)는 클린 영역(901), 전이 영역(903), 및 더티 영역(902)에 대하여 사용될 수 있는 가변 샘플링 레이트를 나타낸다. 하나의 실시예에서, 사용자는 프로세스 윈도우 분석기(515)에 의해 결함 밀도 영역에 대하여 지정된 자동 샘플링 레벨을 무시할 수 있다.
다시 도 8을 참조하여, 단계 804에서 사용자는 수집된 SEM 이미지를 검토한 다음, 프로세스 윈도우를 오프라인(off-line) 식별할 수 있다. 따라서, 기술 800은 대략의 프로세스 윈도우를 객관적으로 제공할 수 있으며, 이는 그 다음 사용자 분석에 기초하여 조정될 수 있다. 기술 800은 유리하게 수동 검토 프로세스를 대신함으로써, 사용자 검토 시간을 절약하고 사용자 주관성을 감소시킬 수 있다.
상기 기재된 서명 및 패턴 발생기는 데이터 저장 시스템, 적어도 하나의 입력 디바이스, 및 적어도 하나의 출력 디바이스에 대하여 데이터 및 명령을 수신하고 전송하도록 연결된 적어도 하나의 프로그램 가능한 프로세서를 포함한 프로그램 가능한 시스템에서 구현될 수 있다. 프로그램 가능한 시스템 상에서 실행하기 위한 각각의 컴퓨터 프로그램은 원하는 경우 어셈블리 또는 기계 언어로 또는 하이레벨 절차 또는 객체 지향 프로그래밍 언어로 구현될 수 있고, 어느 경우든 언어는 컴파일 또는 해석된 언어일 수 있다. 적합한 프로세서는 예로써 범용 및 특수 용도 마이크로프로세서 뿐만 아니라 다른 유형의 마이크로컨트롤러를 포함한다. 일반적으로, 프로세서는 판독 전용 메모리 및/또는 랜덤 액세스 메모리로부터 명령 및 데이터를 수신할 것이다. 일반적으로, 컴퓨터는 데이터 파일을 저장하기 위한 하나 이상의 대용량 저장 디바이스를 포함할 것이며, 이러한 디바이스는 내부 하드 디스크 및 분리식 디스크와 같은 자기 디스크, 광자기(magneto-optical) 디스크, 및 광 디스크를 포함한다. 컴퓨터 프로그램 명령 및 데이터를 유형(tangibly) 구현하기에 적합한 저장 디바이스는, 예로써 EPROM, EEPROM, 및 플래시 메모리 디바이스와 같은 반도체 메모리 디바이스, 내부 하드 디스크 및 분리식 디스크와 같은 자기 디스크, 광자기 디스크, 및 CDROM 디스크를 포함하는 모든 유형의 비휘발성 메모리를 포함한다. 임의의 전술한 것은 ASIC(application-specific integrated circuits)에 의해 보충되거나 통합될 수 있다.
명확하게 하기 위하여, 실제 구현의 모든 특징들이 상기에 기재된 것은 아니다. 임의의 이러한 실제 실시예의 개발에서, 각각의 구현마다 달라질 시스템 관련 및 비즈니스 관련 제약에 따른 것과 같은 개발자의 특정 목표를 달성하기 위해 다수의 구현 특정의 결정이 이루어져야 한다는 것을 알 것이다. 또한, 이러한 개발 노력이 복잡하고 시간 소모적일 수 있지만, 그럼에도 불구하고 본 개시의 이점을 가지며 당해 기술 분야에서의 통상의 지식을 가진 자에 대하여 착수하는 루틴일 것임을 알 것이다.
본 발명에 대한 바람직한 실시예의 전술한 설명은 예시 및 설명 목적을 위해 제시되었다. 개시된 정확한 형태에 본 발명을 제한한다거나 총망라한 것이 아니고자 한다. 상기 교시에 비추어 명백한 수정 또는 변형이 가능하다. 실시예는 본 발명의 원리 및 이의 실제 응용의 가장 나은 예시를 제공하고 그리하여 당해 기술 분야에서의 통상의 지식을 가진 자가 다양한 실시예에서 본 발명을 이용하고 고안되는 특정 용도에 적합한 다양한 수정과 함께 이용하려는 노력으로 선택되고 기재된 것이다. 예를 들어, 스캐너를 포함하는 실시예가 여기에 기재되어 있지만, 본 발명은 스텝퍼 뿐만 아니라 포커스 및 노광을 조정할 수 있는 임의의 툴에 동등하게 적용가능하다. 모든 이러한 수정 및 변형은 공정하게 법적으로 그리고 정당하게 권리가 있는 폭에 따라 해석될 때 첨부된 청구항에 의해 결정되는 본 발명의 범위 내에 속한다.

Claims (18)

  1. 스캐너를 비교하는 방법에 있어서,
    골든 툴(golden tool)을 사용하여 골든 웨이퍼(golden wafer)를 처리하는 단계로서, 상기 처리는 포커스 및 노광 조정(modulation)을 포함하는 것인 단계와;
    설계 데이터 및 검사 데이터를 사용하여 상기 골든 웨이퍼 상의 결함을 식별하는 단계와;
    유사한 패턴을 갖는 결함들을 비닝(binning)하는 단계와;
    비닝된 결함들을 검토함으로써 임계 구조(critical structure)를 식별하는 단계와;
    식별된 임계 구조의 웨이퍼 레벨 공간 서명(spatial signature)을 발생시키는 단계와;
    제2 툴을 사용하여 제2 웨이퍼를 처리하는 단계와;
    설계 데이터를 사용하여 상기 제2 웨이퍼 상의 결함을 식별하는 단계와;
    식별된 임계 구조를 사용하여 상기 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 발생시키는 단계와;
    상기 골든 웨이퍼와 상기 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 비교하여 상기 제2 툴이 상기 골든 툴과 매칭되는지(match) 여부를 결정하는 단계를 포함하는 스캐너의 비교 방법.
  2. 청구항 1에 있어서, 상기 제2 툴은 나중의 시점에 골든 툴이 됨으로써 상기 골든 툴의 모니터링을 허용하는 것인 스캐너의 비교 방법.
  3. 청구항 1에 있어서, 상기 임계 구조를 식별하는 단계는 결함들의 SEM 이미지의 사용자 검토를 포함하는 것인 스캐너의 비교 방법.
  4. 청구항 1에 있어서, 상기 웨이퍼 레벨 공간 서명은 수치(numerical), 방사상(radial), 사분면(quadrant), 및 특수 서명 중의 적어도 하나를 포함하는 것인 스캐너의 비교 방법.
  5. 스캐너를 비교하는 시스템에 있어서,
    골든 툴을 사용하여 골든 웨이퍼를 처리하기 위한 골든 툴 프로세서로서, 상기 골든 웨이퍼에 대한 노광 및 포커스를 조정하는 골든 툴 프로세서와;
    골든 웨이퍼의 결함 데이터를 수신하고 패턴에 기초하여 상기 골든 웨이퍼 상의 결함들을 빈으로 그룹화하기 위한 비닝 발생기와;
    상기 골든 웨이퍼의 임계 구조의 웨이퍼 레벨 공간 서명을 발생시키기 위한 제1 공간 서명 발생기로서, 상기 임계 구조는 패턴을 사용하여 식별되는 것인 제1 공간 서명 발생기와;
    이차 툴을 사용하여 제2 웨이퍼를 처리하기 위한 이차 툴 프로세서로서, 상기 골든 툴 프로세서와 유사하게 노광 및 포커스를 조정하는 이차 툴 프로세서와;
    제2 웨이퍼의 결함 데이터를 수신하고 임계 구조를 사용하여 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 발생시키기 위한 제2 공간 서명 발생기와;
    골든 웨이퍼와 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 비교하기 위한 비교기를 포함하는 시스템.
  6. 청구항 5에 있어서, 상기 제1 공간 서명 발생기는 선택된 결함의 SEM 이미지를 수신하는 것인 시스템.
  7. 청구항 6에 있어서, 상기 선택된 결함은 다양한 포커스 및 노광 조건 하의 미리 결정된 구조의 한계성(marginality)에 기초하여 자동으로 선택되는 것인 시스템.
  8. 청구항 5에 있어서, 상기 제1 공간 서명 발생기는 수치, 방사상, 사분면 및 특수 서명 중의 적어도 하나인 공간 서명을 발생시키는 것인 시스템.
  9. 청구항 5에 있어서, 상기 제2 공간 서명 발생기는 수치, 방사상, 사분면 및 특수 서명 중의 적어도 하나인 공간 서명을 발생시키는 것인 시스템.
  10. 레티클(reticle)을 비교하는 방법에 있어서,
    골든 레티클(golden reticle)을 사용하여 골든 웨이퍼를 처리하는 단계로서, 상기 처리는 포커스 및 노광 조정을 포함하는 것인 단계와;
    설계 데이터를 사용하여 상기 골든 웨이퍼 상의 결함을 식별하는 단계와;
    유사한 패턴을 갖는 결함들을 비닝하는 단계와;
    비닝된 결함들을 검토함으로써 임계 구조를 식별하는 단계와;
    식별된 임계 구조의 웨이퍼 레벨 공간 서명을 발생시키는 단계와;
    제2 레티클을 사용하여 제2 웨이퍼를 처리하는 단계와;
    설계 데이터를 사용하여 상기 제2 웨이퍼 상의 결함을 식별하는 단계와;
    식별된 임계 구조를 사용하여 상기 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 발생시키는 단계와;
    상기 골든 웨이퍼와 상기 제2 웨이퍼의 웨이퍼 레벨 공간 서명을 비교하여 상기 제2 레티클이 상기 골든 레티클과 매칭되는지 여부를 결정하는 단계를 포함하는 레티클의 비교 방법.
  11. 청구항 10에 있어서, 상기 임계 구조를 식별하는 단계는 결함들의 SEM 이미지의 사용자 검토를 포함하는 것인 레티클의 비교 방법.
  12. 청구항 10에 있어서, 상기 웨이퍼 레벨 공간 서명은 수치, 방사상, 사분면, 및 특수 서명 중의 적어도 하나를 포함하는 것인 레티클의 비교 방법.
  13. 레티클의 프로세스 윈도우를 자동으로 추정하는 방법에 있어서,
    레티클을 사용하여 형성된 웨이퍼 상의 결합을 식별하는 단계로서, 상기 웨이퍼는 상기 레티클에 의해 포커스 및 노광 조정된 것인 단계와;
    유사한 패턴을 갖는 결함들을 비닝하는 단계와;
    비닝된 결함들을 검토함으로써 임계 구조를 식별하는 단계와;
    식별된 임계 구조의 웨이퍼 레벨 공간 서명을 발생시키는 단계와;
    상기 웨이퍼 레벨 공간 서명에 기초하여 상기 웨이퍼 상의 클린(clean) 영역, 더티(dirty) 영역, 및 전이(transition) 영역을 식별하는 단계와;
    상기 프로세스 윈도우의 외곽 한계(outer limit)를 추정하는 단계로서, 상기 외곽 한계는 하나 이상의 전이 영역 내에 있는 것인 단계를 포함하는, 레티클의 프로세스 윈도우를 자동으로 추정하는 방법.
  14. 청구항 13에 있어서, 상기 외곽 한계의 미세 조절(fine tuning)을 위해 하나 이상의 전이 영역으로부터 임계 구조의 위치에 대응하는 SEM 이미지를 샘플링하는 단계를 더 포함하는, 레티클의 프로세스 윈도우를 자동으로 추정하는 방법.
  15. 청구항 14에 있어서, 상기 샘플링은 랜덤인 것인, 레티클의 프로세스 윈도우를 자동으로 추정하는 방법.
  16. 청구항 14에 있어서, 상기 샘플링은 사용자 지정인 것인, 레티클의 프로세스 윈도우를 자동으로 추정하는 방법.
  17. 청구항 14에 있어서, 상기 샘플링은 결함 밀도에 기초하여 바이어싱되는(biased) 것인, 레티클의 프로세스 윈도우를 자동으로 추정하는 방법.
  18. 청구항 17에 있어서, 상기 샘플링은 적어도 2개의 결함 밀도 범위에 기초한 다중레벨 샘플링을 포함하는 것인, 레티클의 프로세스 윈도우를 자동으로 추정하는 방법.
KR1020127004021A 2009-07-17 2010-07-12 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭 KR101732750B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US22665409P 2009-07-17 2009-07-17
US61/226,654 2009-07-17
PCT/US2010/041697 WO2011008688A2 (en) 2009-07-17 2010-07-12 Scanner performance comparison and matching using design and defect data

Publications (2)

Publication Number Publication Date
KR20120052323A true KR20120052323A (ko) 2012-05-23
KR101732750B1 KR101732750B1 (ko) 2017-05-24

Family

ID=43450114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004021A KR101732750B1 (ko) 2009-07-17 2010-07-12 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭

Country Status (5)

Country Link
US (1) US8594823B2 (ko)
JP (1) JP5719843B2 (ko)
KR (1) KR101732750B1 (ko)
CN (1) CN102484084B (ko)
WO (1) WO2011008688A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036789A (ko) * 2012-08-01 2015-04-07 케이엘에이-텐코 코포레이션 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
KR101865105B1 (ko) 2018-04-09 2018-06-08 대흥전력기술 주식회사 지상 또는 주상 변압기용 가스 압력 자동 조절기 및 그 설치방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078234B2 (ja) * 2012-04-13 2017-02-08 株式会社日立ハイテクノロジーズ 荷電粒子線装置
US9478019B2 (en) 2014-05-06 2016-10-25 Kla-Tencor Corp. Reticle inspection using near-field recovery
US9547892B2 (en) 2014-05-06 2017-01-17 Kla-Tencor Corporation Apparatus and methods for predicting wafer-level defect printability
US9678442B2 (en) * 2014-05-28 2017-06-13 Applied Materials Israel Ltd. Aerial mask inspection based weak point analysis
GB2526796A (en) * 2014-06-02 2015-12-09 Ibm Checking layout integrity
US9766186B2 (en) 2014-08-27 2017-09-19 Kla-Tencor Corp. Array mode repeater detection
US9766187B2 (en) 2014-08-27 2017-09-19 Kla-Tencor Corp. Repeater detection
US10395361B2 (en) 2015-08-10 2019-08-27 Kla-Tencor Corporation Apparatus and methods for inspecting reticles
CN111340762B (zh) 2015-08-10 2021-06-25 科磊股份有限公司 用于预测晶片级缺陷可印性的设备及方法
US10181185B2 (en) 2016-01-11 2019-01-15 Kla-Tencor Corp. Image based specimen process control
US9984454B2 (en) * 2016-04-22 2018-05-29 Kla-Tencor Corporation System, method and computer program product for correcting a difference image generated from a comparison of target and reference dies
US10503078B2 (en) 2017-09-01 2019-12-10 Kla-Tencor Corporation Criticality analysis augmented process window qualification sampling
KR102529085B1 (ko) 2018-06-25 2023-05-08 에이에스엠엘 네델란즈 비.브이. 성능 매칭에 기초하는 튜닝 스캐너에 대한 파면 최적화
EP4104017A1 (en) * 2020-02-14 2022-12-21 ASML Netherlands B.V. Determining lithographic matching performance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6553332B2 (en) * 1999-12-22 2003-04-22 Texas Instruments Incorporated Method for evaluating process chambers used for semiconductor manufacturing
JP2002124447A (ja) * 2000-10-13 2002-04-26 Sony Corp リソグラフィー条件のマージン検出方法および半導体装置の製造方法
JP2002190443A (ja) * 2000-12-20 2002-07-05 Hitachi Ltd 露光方法およびその露光システム
JP2003100599A (ja) * 2001-09-25 2003-04-04 Nikon Corp 露光装置の調整方法及び露光システム
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
JP3875158B2 (ja) * 2002-08-09 2007-01-31 株式会社東芝 露光装置判定システム、露光装置判定方法、露光装置判定プログラム及び半導体装置の製造方法
US7624003B2 (en) 2005-01-10 2009-11-24 Applied Materials, Inc. Split-phase chamber modeling for chamber matching and fault detection
US9037280B2 (en) * 2005-06-06 2015-05-19 Kla-Tencor Technologies Corp. Computer-implemented methods for performing one or more defect-related functions
EP1955225A4 (en) * 2005-11-18 2009-11-04 Kla Tencor Tech Corp METHOD AND SYSTEMS FOR USE OF DESIGN DATA IN COMBINATION WITH TEST DATA
US7570796B2 (en) * 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP2007142275A (ja) * 2005-11-21 2007-06-07 Toshiba Corp フォトマスクの判定方法、半導体装置の製造方法及びプログラム
JP2007184364A (ja) * 2006-01-05 2007-07-19 Hitachi High-Technologies Corp パターン欠陥の検査装置及び検査方法
JP2008047598A (ja) * 2006-08-11 2008-02-28 Fujitsu Ltd 半導体装置の製造方法
US7904845B2 (en) * 2006-12-06 2011-03-08 Kla-Tencor Corp. Determining locations on a wafer to be reviewed during defect review
US8038897B2 (en) * 2007-02-06 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for wafer inspection
US7813895B2 (en) * 2007-07-27 2010-10-12 Applied Materials, Inc. Methods for plasma matching between different chambers and plasma stability monitoring and control
KR101286240B1 (ko) * 2007-10-23 2013-07-15 삼성전자주식회사 반도체 구조물의 형상을 예정하는 공정 파라 메타의 예측시스템, 상기 공정 파라 메타의 예측 시스템을 가지는반도체 제조 장비 및 그 장비의 사용방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036789A (ko) * 2012-08-01 2015-04-07 케이엘에이-텐코 코포레이션 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
KR20200045577A (ko) * 2012-08-01 2020-05-04 케이엘에이 코포레이션 웨이퍼 검사 방법 및/또는 웨이퍼 상에 형성되는 디바이스의 하나 이상의 특징을 예측하는 방법
KR101865105B1 (ko) 2018-04-09 2018-06-08 대흥전력기술 주식회사 지상 또는 주상 변압기용 가스 압력 자동 조절기 및 그 설치방법

Also Published As

Publication number Publication date
US20110172804A1 (en) 2011-07-14
CN102484084A (zh) 2012-05-30
JP2012533884A (ja) 2012-12-27
KR101732750B1 (ko) 2017-05-24
US8594823B2 (en) 2013-11-26
WO2011008688A3 (en) 2011-05-05
WO2011008688A2 (en) 2011-01-20
JP5719843B2 (ja) 2015-05-20
CN102484084B (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
KR101732750B1 (ko) 설계 및 결함 데이터를 사용한 스캐너 성능 비교 및 매칭
US7853920B2 (en) Method for detecting, sampling, analyzing, and correcting marginal patterns in integrated circuit manufacturing
JP6326465B2 (ja) ウェーハー上の設計欠陥および工程欠陥の検出、ウェーハー上の欠陥の精査、設計内の１つ以上の特徴を工程監視特徴として使用するための選択、またはそのいくつかの組み合わせのための方法
KR102513021B1 (ko) 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법
CN107004060B (zh) 用于半导体制造工艺的经改进工艺控制技术
US10672588B1 (en) Using deep learning based defect detection and classification schemes for pixel level image quantification
JP5334956B2 (ja) 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法
US8150140B2 (en) System and method for a semiconductor lithographic process control using statistical information in defect identification
TWI780476B (zh) 用於判定缺陷圖案之方法及系統
TWI594067B (zh) 在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法
CN106158679B (zh) 结合晶圆实体测量与数位模拟以改善半导体元件制程方法
KR20180034677A (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
CN113168116B (zh) 用于确定影响半导体制造过程中的产率的根本原因的方法
JP3641604B2 (ja) リソグラフィツールの調整方法
TWI758533B (zh) 設計關鍵性分析擴充之製程窗合格取樣
US8741511B1 (en) Determination of lithography tool process condition
Lee et al. Hot spot management through design based metrology: measurement and filtering
US20230175983A1 (en) Process window qualification modulation layouts
Yu et al. Implementation of an efficient defect classification methodology for advanced reticle inspection
Choi et al. Control of CD errors and hotspots by using a design based verification system
Streller et al. Development and implementation of PWQ on patterned wafer darkfield inspection systems
Su et al. Inspection of integrated circuit database through reticle and wafer simulation: the lithography process window performance monitoring
Vasek et al. Accurate litho model tuning using design-based defect binning
Whittey et al. Measurement sampling frequency impact on determining magnitude of pattern placement errors on photomasks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant