KR20200034919A - 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널 - Google Patents

추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널 Download PDF

Info

Publication number
KR20200034919A
KR20200034919A KR1020190029653A KR20190029653A KR20200034919A KR 20200034919 A KR20200034919 A KR 20200034919A KR 1020190029653 A KR1020190029653 A KR 1020190029653A KR 20190029653 A KR20190029653 A KR 20190029653A KR 20200034919 A KR20200034919 A KR 20200034919A
Authority
KR
South Korea
Prior art keywords
layer
touch panel
sandwich layer
alloy
copper metal
Prior art date
Application number
KR1020190029653A
Other languages
English (en)
Inventor
충-허 예
쿠오-첸 수
신-구앙 충
Original Assignee
플렉스 텍 코., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플렉스 텍 코., 엘티디. filed Critical 플렉스 텍 코., 엘티디.
Publication of KR20200034919A publication Critical patent/KR20200034919A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C47/00—Making alloys containing metallic or non-metallic fibres or filaments
    • C22C47/02—Pretreatment of the fibres or filaments
    • C22C47/025—Aligning or orienting the fibres
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C49/00—Alloys containing metallic or non-metallic fibres or filaments
    • C22C49/14—Alloys containing metallic or non-metallic fibres or filaments characterised by the fibres or filaments
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2301/00—Metallic composition of the powder or its coating
    • B22F2301/10—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2301/00—Metallic composition of the powder or its coating
    • B22F2301/25—Noble metals, i.e. Ag Au, Ir, Os, Pd, Pt, Rh, Ru
    • B22F2301/255—Silver or gold
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2304/00—Physical aspects of the powder
    • B22F2304/05—Submicron size particles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/026—Nanotubes or nanowires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Position Input By Displaying (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 제1샌드위치층, 구리금속층, 제2샌드위치층으로 조합된 참신한 합금에 관한 것으로서, 특히 본 발명의 합금을 은나노터치패널의 복수 개의 제1에피택시 전극과 복수 개의 제2에피택시 전극(즉, 추적전극(trace circuit))에 사용한 후, 추적전극과/ 혹은(터치제어) 감지전극유닛의 에칭 과정에서 깃털형상의 미세구조가 생성되는 것을 효과적으로 감소시키거나 방지할 수 있으며, 다른 한 편으로 본 발명의 합금은 제작 과정 중 패턴화된 은나노 와이어 전극 형성에 사용되어 에칭액의 공격을 완전히 방지할 수 있기 때문에 에칭 제작 과정을 이용하여 패턴화된 은나노 와이어 전극 제작을 완료한 후, 제1샌드위치층, 구리금속층, 제2샌드위치층이 에칭액에 의해 공격을 받는 현상을 방지할 수 있으며, 이를 통해 본 발명인 참신한 합금을 추적전극의 은나노 와이어터치패널로 사용하는 상황 하에서 터치패널의 제작 과정 양률과 신뢰도가 에칭 제작 과정의 조작 범위의 확대에 따라 현저하게 상승하는 것을 알 수 있다.

Description

추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널{ALLOY FOR MAKING TRACE WIRES AND TOUCH PANEL USING THE SAME}
본 발명은 터치패널의 기술영역에 관한 것으로서, 특히 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널을 말한다.
현재 투명 도전기판에 컨트롤 회로와 감지 회로로 구성된 터치패널을 함께 사용하는 방법은 이미 스마트폰이나 테블릿 PC 등과 같이 스크린 사이즈가 비교적 작은 전자 장치 상에 광범위하게 사용되고 있다. 그러나 All-in-one PC, 대형 사이즈의 노트북, 대형 터치제어 스크린 등의 시장 수요가 점차 늘어남에 따라 대형 사이즈의 투명 도전기판의 제작가격 및 인듐 주석 산화물 전극층(Indium tin oxide, ITO)의 시트 저항값이 대형사이즈 터치패널의 주요 관건이 되고 있다. 장기적으로 투명 도전기판을 제작해 왔던 기술자들이 알고 있듯이, 인듐 주석 산화물 전극층의 제작 원가가 전체 투명 도전기판 원가의 약 40%에 달하며, 또한 인듐 주석 산화물 전극층의 시트 저항값은 약 100-150 ohm/sq이다.
ITO터치패널은 단면 ITO(Single-sided ITO)와 양면 ITO(Double-sided ITO)형식으로 구분된다. 도1은 종래의 양면 ITO식 터치패널의 상면도이고, 도2는 종래의 양면 ITO식 터치패널의 단면도이다. 도면에 나타난 바와 같이, 종래의 양면 ITO식 터치패널1'(이하 “터치패널1'로 통칭)은 그 구조상 투명기판10', 해당 투명기판10' 표면에 형성된 복수 개의 제1감지금속유닛11', 해당 투명기판10' 바닥면에 형성된 복수 개의 제2감지금속유닛12', 복수 개의 제1에피택시 전극13', 복수 개의 제2에피택시 전극14'을 포함하고 있다. 도1 중에 그려진 사각 허선에 나타난 바와 같이, 해당 복수 개의 제1감지금속유닛11'과 해당 복수 개의 제2감지금속유닛12'은 보통 터치패널1'의 가시 구역VR'내에 위치하게 된다. 한편, 도1 중의 사각 실선과 사각 허선은 비가시 구역IVR'으로 정의되며, 복수 개의 제1에피택시 전극13'과 복수 개의 제2에피택시 전극14'이 그 안에 설치되도록 기획된다.
제1에피택시 전극13'과 제2에피택시 전극14'은 추적회로(Trace circuit)라고 통칭되며, 보통 은 혹은 구리를 제작 재료로 사용한다. 그러나 터치패널1'의 전체 단가와 판매가격 사이의 밸런스를 고려하여 제작업체에서는 보통 구리를 선택해 추적 회로의 제작 재료로 사용하고 있다. 여기서 특별히 설명이 필요한 부분은 인듐 생산량이 해마다 감소하고 있는 추세라 인듐 재료의 단가가 해마다 오르고 있는 실정이라는 사실이다. 그러므로 원료 단가를 낮추기 위하여 투명 도전기판 혹은 터치패널 제작업체에서는 탁월한 도전성을 가지고 있는 은나노 와이어(Silver nanowire, AgNW)로 ITO를 대체하여 해당 복수 개의 제1감지금속유닛11'과 복수 개의 제2감지금속유닛12'의 제작 재료로 사용하고 있으며, 이렇게 은나노 와이어로 제작 완성된 제1감지금속유닛11'과 제2감지금속유닛12'의 시트 저항값은 약 30-50 ohm/sq이다.
도3a와 3b는 은나노 와이어를 복수 개의 제1감지금속유닛과 복수 개의 제1에피택시 전극으로 사용하는 제작 흐름을 나타낸 사시도이다. 도3에 나타난 바와 같이, 제작 흐름은 우선 순서S1': 투명기판10'상에 순서대로 은나노 와이어층SNW'과 구리금속층CL'을 형성한다. 더 나아가 순서S2'와 순서S3'에서 패턴화된 제1빛저항층PR1'이 해당 구리금속층CL'상에 형성되고, 제1에칭 처리를 통해 제1빛저항층PR1'이 덮이지 않은 은나노 와이어층SNW'과 구리금속층CL'을 제거한다. 여기서 주의할 만한 점은 제1에칭 처리를 완료한 후, 복수 개의 제1감지금속유닛11'이 해당 투명기판10'의 표면 상에 형성된다. 더 나아가 순서S4'와 순서S5'에서 패턴화된 제2빛저항층PR2'이 제1에칭 처리를 완료한 해당 구리금속층CL'과 복수 개의 제1감지금속유닛11' 위를 덮게 되고, 제2빛저항층PR2'은 에피택시 전극과 그 하방의 은나노 와이어층SNW'을 피복하게 되며, 제2에칭 처리를 통해 제2빛저항층PR2'이 덮이지 않은 구리금속층CL'을 제거한다. 여기서 주의할 만한 점은 제2에칭 처리를 완료한 후, 복수 개의 제1에피택시 전극13'이 해당 투명기판10'의 표면 상에 형성되고, 해당 복수 개의 제1감지금속유닛11'과 서로 대응하여 연결된다. 이러한 내용을 통해 복수 개의 제2감지금속유닛12'과 복수 개의 제2에피택시 전극14'은 순서S1'~순서S5'의 제작 흐름에 의거하여 투명기판10'의 바닥면에 형성되는 것을 미뤄 짐작할 수 있다.
순서S5'가 완성된 후, 최종적으로 MOS형식의 터치패널 구조를 얻을 수 있다. MOS는 Metal-On-Silver nanowires의 약칭이다. 여기서 특별히 설명해야 할 내용은 제1에칭 처리(순서S3')를 할 때 보통 질산(HNO3) 계열이나 염화철(FeCl3) 계열이 포함된 에칭액을 우선 사용하여 해당 구리금속층CL'에 에칭을 진행하고, 이어서 질산(HNO3)이 포함된 에칭액을 사용하여 해당 은나노 와이어층SNW'에 에칭을 진행한다. 그러나 본 발명인이 실제로 순서S3'을 진행하면서 발견한 사실은 질산(HNO3)이 포함된 에칭액으로 나노 와이어층SNW'에 에칭을 진행할 때, 반응 형성되는 질산은과 구리가 질산용액 내에서 치환반응(Galvanic displacement reaction )과 핵화반응을 일으키면서 은이 구리로 인해 핵화되면서 깃털형상 은이 생성되고, 그 결과 깃털형상의 미세구조(Feather-like microstructure)가 제1에칭 처리를 끝낸 구리금속층CL'과 복수 개의 제1감지금속유닛11' 사이에 형성된다. 본 발명인이 알아 낸 사실은 깃털형상의 미세구조의 생성은 아래와 같은 화학반응식에서 비롯된다는 것이다.
3Ag+4HNO3(aq)→3(aq)+2H2O(I)+NO(g)........(1)
Cu+2AgNO3(aq) →Cu(NO3)2(aq)+2Ag...........(2)
상술한 화학반응식에서 알 수 있듯이, 깃털형상의 미세구조는 질산은, 구리전극과/혹은 전술된 두 종류의 복합물에서 형성된다. 또한 본 발명인은 더 나아가 깃털형상의 미세구조가 임의의 두 세트 제1감지금속유닛11' 사이에서 혹은 제1에피택시 전극13' 혹은 제1감지금속유닛11' 사이에서 합선을 일으키며 터치패널1'의 신뢰도를 떨어뜨리게 된다.
도4는 은나노 와이어를 복수 개의 제1감지금속유닛과 복수 개의 제1에피택시 전극으로 사용하는 제2 제작 흐름을 나타낸 사시도이다. 본 내용은 은나노 와이어터치패널 구조의 또 다른 하나의 SOM 형식이며, 그중 SOM는 Silver nanowires-On-Metal의 약칭이다. 도4에 나타난 바와 같이, 제작 흐름은 우선 순서S1a: 투명기판10'상에 순서대로 구리금속층CL'을 형성한다. 더 나아가 순서S2a에서 해당 구리금속층CL'은 패턴화된 에칭 제작 과정을 거친 후 복수 개의 제1에피택시 전극13'이 되고, 이어서 은나노 와이어층SNW'이 해당 투명기판10'과 해당 복수 개의 제1에피택시 전극13' 상에 형성된다. 마지막으로 순서S3a와 순서S4a에서 패턴화된 에칭 제작 과정을 이용해 해당 은나노 와이어층SNW'을 복수 개의 제1감지금속유닛11'으로 제작한다.
여기서 주의할 만한 내용은 질산(HNO3)이 포함된 에칭액으로 나노 와이어층SNW'의 해당 패턴화된 에칭 제작 과정을 진행할 때, 질산 계열의 에칭액으로 나노 와이어층SNW'에 에칭을 진행하게 되면 나노 와이어층SNW'을 통해 구리금속층CL'이 쉽게 파괴되는 현사이 발생하게 된다. 만약 다음 제작 과정에서 정제수로 깨끗하게 씻어내지 못하게 되면 에칭액이 은나노 와이어층SNW'에 잔류하여 고온 다습한 환경 하에 두었을 때 구리금속층CL'으로 확산되어 들어가면서 계속 에칭을 진행하기 때문에 추적회로가 끊어져 기능을 상실하거나 혹은 은나노 와이어터치패널의 신뢰도를 떨어뜨리게 된다.
상술된 설명에서 알 수 있듯이 MOS 구조의 경우, 어떠한 방법으로 깃털형상의 미세구조가 구리로 제작된 에피택시 전극과 은나노 와이어로 제작된 감지 금속 사이에서 발생되는 것을 효과적으로 감소시키거나 방지할 수 있는지가 현재 제작업체에서 해결해야 할 중대한 문제가 되고 있다. 또한 SOM구조의 경우, 은나노 와이어층 에칭 제작 과정에서 에피택시 전극에 대해 반드시 비교적 넓은 조작 범위를 확보해야 하고, 더 나아가 에피택시 구리금속층의 도전성과 신뢰도에 영향을 미치지 않아야 한다. 이러한 문제점에 입각하여, 본 발명인은 적극적인 연구와 창작 발명으로 마침내 본 발명인 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널을 고안해 내게 되었다.
본 발명의 주요 목적은 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널을 제공하는 데 있으며, 이러한 목적을 달성하기 위한 본 발명은 제1샌드위치층, 구리금속층, 제2샌드위치층으로 조합된 참신한 합금에 관한 것으로서, 특히 본 발명의 합금을 은나노터치패널의 복수 개의 제1에피택시 전극과 복수 개의 제2에피택시 전극(즉, 추적전극(trace circuit))에 사용한 후, 추적전극과/ 혹은(터치제어) 감지전극유닛의 에칭 과정에서 깃털형상의 미세구조가 생성되는 것을 효과적으로 감소시키거나 방지할 수 있으며, 다른 한 편으로 본 발명의 합금은 제작 과정 중 패턴화된 은나노 와이어 전극 형성에 사용되어 에칭액의 공격을 완전히 방지할 수 있기 때문에 에칭 제작 과정을 이용해 패턴화된 은나노 와이어 전극의 제작을 완료한 후, 심지어 제작 과정 후의 환경 테스트에서도 제1샌드위치층, 구리금속층, 제2샌드위치층이 잔류 에칭액의 공격으로 인한 손상이 발생하지 않아 제품의 신뢰도를 떨어뜨리지 않게 된다. 이를 통해 본 발명인 참신한 합금을 추적전극의 은나노(구리) 와이어터치패널로 사용하는 상황 하에서 터치패널의 제작 과정 양률과 신뢰도가 에칭 제작 과정의 조작 범위의 확대에 따라 현저하게 상승하는 것을 알 수 있다.
상술된 본 발명의 주요 목적을 달성하기 위해, 본 발명인은 서술된 합금의 실시예를 제공하며, 그 내용은 터치패널 중에서 복수 개의 추적전극으로 사용이 적합한 합금을 포함하고 있다. 그중 해당 터치패널은 은나노 와이어 혹은 구리나노 와이어를 복수 개의 감지전극 제작 과정 재료로 사용하였으며, 해당 합금은,
제1샌드위치층(First clapping layer)；
해당 제1샌드위치층 상에 형성된 구리금속층；
해당 구리금속층 상에 형성된 제2샌드위치층(Second clapping layer)을 포함하고 있다.
그중 해당 제1샌드위치층과 해당 제2샌드위치층은 전극전위(Electrode potential)가 구리보다 작은 특정 금속으로 제작 완성된다.
또한 상술된 본 발명의 주요 목적을 달성하기 위해, 본 발명인은 동시에 서술한 터치패널의 실시예를 제공하며, 그 내용은
투명기판；
은나노 와이어로 제작 완성되어 해당 투명기판의 표면에 형성된 복수 개의 제1감지전극유닛 ；
해당 투명기판의 표면에 형성되어 해당 복수 개의 제1감지전극유닛에 각각 연결된 복수 개의 제1에피택시 전극 ；
은나노 와이어로 제작 완성되어 해당 투명기판의 바닥면에 형성된 복수 개의 제2감지전극유닛；
해당 투명기판 바닥면에 형성되어 해당 복수 개의 제2감지전극유닛에 각각 연결된 복수 개의 제2에피택시 전극을 포함하고 있다.
그중 해당 제1에피택시 전극과 해당 제2에피택시 전극은 합금으로 제작 완성되었으며, 해당 합금은
제1샌드위치층(First clapping layer)；
해당 제1샌드위치층 상에 형성된 구리금속층；
해당 구리금속층 상에 형성된 제2샌드위치층(Second clapping layer)을 포함하고 있으며, 그중 해당 제1샌드위치층과 해당 제2샌드위치층은 전극전위(Electrode potential)가 구리보다 작은 특정 금속으로 제작 완성된다. 또한 구리금속은 구리와 아래 서술된 특정 금속 중 임의의 두 종류 금속의 복합물이거나 혹은 두 종류 이상의 금속의 복합물일 수 있다.
서술된 합금과 서술된 터치패널의 실시예 중에서 해당 특정 금속은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 철(Fe), 주석(Sn), 납(Pb), 텅스텐(W), 니켈(Ni), 크롬(Cr), 아연(Zn), 알루미늄(Al), 마그네슘(Mg), 전술된 금속 중 두 가지의 복합물 혹은 두 가지 이상의 복합물들 중 하나이다.
서술된 합금과 서술된 터치패널의 실시예 중에서 해당 제1샌드위치층의 두께는 1nm~5μm사이이고, 해당 제2샌드위치층의 두께는 1nm~5μm사이이다.
서술된 합금과 서술된 터치패널의 실시예 중에서 해당 구리금속층의 두께는 1nm~5μm사이이다.
서술된 합금과 서술된 터치패널의 실시예 중에서 도전성과 기재의 접착성을 고려하여, 해당 구리금속층과 해당 제1샌드위치층은 1:5000~5000:1 사이의 제1두께 비율을 가지고 있으며, 해당 구리금속층과 해당 제2샌드위치층은 1:5000~5000:1사이의 제2 두께 비율을 가지고 있다. 서술된 합금과 서술된 터치패널의 실시예 중에서 해당 제1샌드위치층과 제2샌드위치층 합금의 에칭 작업 초수는 50%의 질산에 저항할 수 있는 5초~300초 사이에서 이뤄지며, 시트 저항 차이성은 10%이하이다.
상술된 내용으로 본 발명이 다음과 같은 장점을 갖추고 있다는 것을 알 수 있다.
본 발명은 제1샌드위치층, 구리금속층, 제2샌드위치층으로 조합된 참신한 합금을 제공하며, 특히 본 발명인 합금을 터치패널의 복수 개의 제1에피택시 전극과 복수 개의 제2에피택시 전극(즉, 추적전극trace circuit)으로 사용한 후, 추적전극과/ 혹은(터치제어) 감지전극유닛의 에칭 과정에서 깃털형상의 미세구조가 생성되는 것을 효과적으로 감소시키거나 방지할 수 있으며, 다른 한 편으로 본 발명의 합금은 제작 과정 중 패턴화된 은나노 와이어 전극 형성에 사용되어 에칭액의 공격을 완전히 방지할 수 있기 때문에 에칭 제작 과정을 이용하여 패턴화된 은나노 와이어 전극 제작을 완료한 후, 제1샌드위치층, 구리금속층, 제2샌드위치층이 에칭액에 의해 공격을 받는 현상을 방지할 수 있으며, 이를 통해 본 발명인 참신한 합금을 추적전극의 은나노(구리) 와이어터치패널로 사용하는 상황 하에서 터치패널의 제작 과정 양률과 신뢰도가 에칭 제작 과정의 조작 범위의 확대에 따라 현저하게 상승하는 것을 알 수 있다.
도1은 종래의 양면 ITO식 터치패널의 상면도이다.
도2는 종래의 양면 ITO식 터치패널의 단면도이다.
도3a와 도3b는 은나노 와이어를 복수 개의 제1감지금속유닛과 복수 개의 제1에피택시 전극으로 사용하는 제작 흐름을 나타낸 사시도이다.
도4는 은나노 와이어를 복수 개의 제1감지금속유닛과 복수 개의 제1에피택시 전극으로 사용하는 제2 제작 흐름을 나타낸 사시도이다.
도5는 본 발명의 추적전극으로 사용이 적합한 합금의 단면도이다.
도6은 샘플1의 현미경적 이미지이다.
도7은 샘플2의 현미경적 이미지이다.
도8은 샘플3의 현미경적 이미지이다.
도9는 샘플4의 현미경적 이미지이다.
도10은 본 발명의 터치패널의 입체 분해도이다.
본 발명인 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널의 목적, 효과 및 구조적 특징을 더욱 명확하게 설명하기 위해, 비교적 우수한 실시예와 도면을 예로 들어 설명하면 다음과 같다.
도5는 본 발명의 추적전극으로 사용이 적합한 합금의 단면도이다. 본 발명의 설계에 근거하여 서술된 합금(1)은 터치패널 중에 응용하여 복수 개의 추적전극으로 사용하기에 적합하다. 여기서 주의할 만한 사항은 해당 터치패널은 은나노 와이어(Silver nanowire, AgNW)를 복수 개의 감지전극의 제작 과정 재료로 사용했다는 것이고, 또한 본 발명에서 설계된 해당 합금(1)은 제1샌드위치층(First clapping layer)(11), 구리금속층(12), 제2샌드위치층(Second clapping layer)(13)으로 조합되어 있다. 도5에 나타난 바와 같이, 해당 구리금속층(12)은 해당 제1샌드위치층(11) 상에 형성되며, 또한 해당 제2샌드위치층(13)은 해당 구리금속층(12) 상에 형성된다.
도3a에 나타난 바와 같이, 투명기판(10') 상에 복수 개의 제1감지금속유닛(11')을 정의하고자 할 때, 반드시 질산(HNO3) 계열 혹은 염화철(FeCl3) 계열을 포함한 에칭액을 사용하여 먼저 구리금속층(CL')에 에칭을 진행한 후, 이어서 질산(HNO3)계열을 포함한 에칭액을 사용하여 해당 은나노 와이어층(SNW')에 에칭을 진행한다. 그러나 질산(HNO3) 계열을 포함한 에칭액으로 은나노 와이어층(SNW')에 에칭을 진행할 때, 반응 형성되는 질산은과 구리가 질산용액 내에서 치환반응(Galvanic displacement reaction )과 핵화반응을 일으키면서 은이 구리로 인해 핵화되면서 깃털형상 은이 생성되고, 그 결과 깃털형상의 미세구조(Feather-like microstructure)가 제1에칭 처리를 끝낸 구리금속층(CL')과 복수 개의 제1감지금속유닛(11') 사이에 형성된다.
상술된 깃털형상의 미세구조가 생성되는 현상을 효과적으로 감소시키거나 방지하기 위하여, 도5에 나타난 바와 같이, 본 발명에서는 특별히 전극전위(Electrode potential)가 구리보다 작은 특정 금속을 해당 제1샌드위치층(11)과 해당 제2샌드위치층(13)의 제작 과정 재료로 사용하였다. 아래 표(1)은 전극전위가 구리보다 작은 각종 금속 재료를 정리한 내용이다.
Figure pat00001
상기 표(1)에서 알 수 있듯이, 서술한 특정 금속은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 철(Fe), 주석(Sn), 납(Pb), 텅스텐(W), 니켈(Ni), 크롬(Cr), 아연(Zn), 알루미늄(Al), 마그네슘(Mg), 전술된 금속 중 두 가지의 복합물 혹은 두 가지 이상의 복합물들 중 하나이다. 예를 들어 설명하면, 서술된 특정 금속은 Ni-Cr복합물 혹은 Ni-W 복합물 혹은 Ni-Co복합물일 수 있으며, 그러므로 서술한 합금(1)은 Ni-Cr/Cu/Ni-Cr 혹은 Ni-W/Cu/Ni-W 혹은 Ni-Co/Cu/Ni-Co의 샌드위치 구조가 될 수 있다. 한 편, 합금(1)의 전체적인 도전성과 접착성을 고려하여 본 발명에서는 또한 특별히 해당 구리금속층(12)과 해당 제1샌드위치층(11)이 범위가 1:5000~5000:1 사이인 제1두께 비율을 갖추고 있으며, 해당 구리금속층(12)과 해당 제2샌드위치층(13)은 범위가 1:5000~5000:1 사이인 제2두께 비율을 갖추고 있다. 구체적으로 실시하는 과정에서는 해당 제1샌드위치층(11)과 해당 제2샌드위치층(13)의 두께가 1나노미터~5마이크로미터 사이가 되며, 해당 구리금속층(12)의 두께는 1나노미터~5마이크로미터 사이가 된다.
실험예1
제1샌드위치층(11)과 제2샌드위치층(13)의 사용으로 질산은과 구리가 질산용액 중에서 치환반응(Galvanic displacement reaction)을 일으키는 현상을 효과적으로 감소시키거나 방지할 수 있음을 실증하기 위해, 본 발명인은 도5에 표시된 합금 구조를 추적전극으로 사용하고, 추적전극 상에 은나노 와이어층(SNW)을 설치하였다. 아래 표(2)는 실험을 진행할 샘플의 구조 구성을 정리한 내용이다.
Figure pat00002
도6은 샘플1의 현미경적 이미지이다. 인증 실험은 MOS 구조로 설계된 샘플1에 기초하여 진행하였고, 해당 제1샌드위치층(11)과 해당 제2샌드위치층(13)은 구리 함유 합금 복합물 혹은 구리 금속으로 제작하였다. 도6의 이미지(a)를 보면 질산(HNO3)계열의 에칭액으로 은나노 와이어층(SNW)의 패턴화 에칭 제작 과정을 진행하면 반응 형성되는 질산은과 구리가 질산용액 내에서 치환반응(Galvanic displacement reaction)과 핵화반응을 일으키면서 은이 구리로 인해 핵화되면서 깃털형상 은(F)이 생성되는 것을 알 수 있다. 도6의 이미지(a)에는 또한 은나노 와이어층(SNW)의 패턴화 에칭 제작 과정을 완료한 후, 수많은 깃털형상 은(F)이 제1샌드위치층(11)과 구리금속층(12)에 생성되어 있는 상태도 잘 나타나 있다. 한편, 도6의 이미지(b)는 샘플1의 부분 구조의 현미경적 이미지이다. 여기서 주의할 만한 사항은 구리금속층(12)을 제거한 후 새롭게 생성된 깃털형상 은(F)의 구조와 기존 은나노 와이어층(SNW)의 구조가 현미경으로 살펴본 상황에서는 완전히 다르다는 것을 알 수 있다. 특히 서술한 깃털형상 은(F)은 구리금속층(12)/에칭액/은나노 와이어층(SNW)의 삼중점 위치에 생성된다.
도7은 샘플2의 현미경적 이미지이고, 이미지(a)와 이미지(b)를 포함하고 있다. 인증 실험 중, 샘플2도 동일하게 MOS 구조로 설계된 샘플을 사용했으나, 다른 점은 해당 제1샌드위치층(11)과 해당 제2샌드위치층(13)이 Ni-Cr합금으로 제작되었다는 것이다. 여기서 특별히 설명해야 할 부분은 제1샌드위치층(11), 구리금속층(12), 제2샌드위치층(13)의 두께는 각각 20nm, 250nm, 20nm이고, 샌드위치 구조의 샘플2의 시트 저항은 0.13 Ω/□이다. 이미지(a)와 이미지(b)를 통해 Ni-Cr합금으로 제작한 제1샌드위치층(11)과 제2샌드위치층(13)은 확실히 구리금속층(12)/에칭액/은나노 와이어층(SNW) 사이의 삼중점 위치에 깃털형상 은(F)이 생성되는 것을 효과적으로 방지하는 것을 알 수 있다.
실험예2
본 발명인은 도5에 표시된 합금 구조를 추적전극으로 사용하였으며, 은나노 와이어층을 추척전극 상에 형성하였다. 아래 표(3)은 실험을 진행할 샘플의 구조 구성을 정리한 내용이다.
Figure pat00003
도8은 샘플3의 현미경적 이미지이다. 인증 실험은 MOS 구조로 설계된 샘플3에 기초하여 진행하였고, 해당 제1샌드위치층(11)과 해당 제2샌드위치층(13)은 구리 함유 합금 복합물 혹은 구리 금속으로 제작하였다. 도8을 통해 질산(HNO3)계열의 에칭액으로 은나노 와이어층(SNW)의 패턴화 에칭 제작 과정을 진행하면 반응 형성되는 질산은과 구리가 질산용액 내에서 치환반응(Galvanic displacement reaction)과 핵화반응을 일으키면서 은이 구리로 인해 핵화되면서 깃털형상 은(F)이 생성되는 것을 알 수 있다. 또한 실험 결과 은나노 와이어층(SNW)의 에칭 작업에 사용되는 에칭액은 매우 쉽게 구리금속층(12) 표면에 침식하여 구리금속층(12)의 변두리가 불규칙적인 형상을 띄게 되고, 에칭 양률이 낮아지는 문제가 발생한다. 더욱 주의가 필요한 부분은 패턴화 에칭 제작 과정을 완료한 후, 일부 에칭액이 은나노 와이어층(SNW) 내에 잔류하여 환경 테스트에서 효능을 상실할 수 있는 리스크가 존재한다.
도9는 샘플4의 현미경적 이미지이다. 인증 실험 중, 샘플4도 동일하게 MOS 구조로 설계된 샘플을 사용했으나, 다른 점은 해당 제1샌드위치층(11)과 해당 제2샌드위치층(13)이 Ni-Cr합금으로 제작되었다는 것이다. 여기서 특별히 설명해야 할 부분은 제1샌드위치층(11), 구리금속층(12), 제2샌드위치층(13)의 두께는 각각 20nm, 250nm, 20nm이다. 이미지(a)와 이미지(b)를 통해 Ni-Cr합금으로 제작한 제1샌드위치층(11)과 제2샌드위치층(13)은 확실히 구리금속층(12)/에칭액/은나노 와이어층(SNW) 사이의 삼중점 위치에 깃털형상 은(F)이 생성되는 것을 효과적으로 방지하는 것을 알 수 있다. 또한 실험 수치를 통해 제1샌드위치층(11)과 제2샌드위치층(13)으로 피복된 구리금속층(12)은 농도가 50%인 질산으로 제작된 에칭액의 침식을 20초 동안 저항할 수 있다는 사실도 동시에 실증되었다. 여기서 특별히 주의할 만한 부분은 질산 애칭액으로 은나노 와이어층(SNW)의 패턴화 에칭 제작 과정을 완료한 후, 구리금속층(12)(즉, 추적전극)의 변두리는 규칙적이고 날카롭게 형성되었다는 점이다.
실험 수치에 근거해 보면, 우리는 본 발명인 합금(1)을 제작 과정 중 패턴화된 은나노 와이어 전극 형성에 사용하여 에칭액의 공격을 완전히 방지할 수 있음을 확실히 알 수 있으며, 그러므로 에칭 제작 과정을 이용하여 패턴화된 은나노 와이어 전극 제작을 완료한 후, 제1샌드위치층, 구리금속층, 제2샌드위치층이 에칭액에 의해 공격을 받는 현상을 방지할 수 있다. 이를 통해 본 발명인 참신한 합금을 추적전극의 은나노 와이어터치패널로 사용하는 상황 하에서 제조업체는 터치패널의 제작 과정에서 추적전극과 감지전극의 와이어 넓이와 와이어 거리를 정확히 제어가 가능하게 될 뿐만 아니라, 에칭 제작 과정의 조작 범위의 확대에 따라 제작 양률과 신뢰도가 현저하게 상승하는 것을 알 수 있다. 더욱 중요한 사실은 제1샌드위치층(11)과 제2샌드위치층(13)에서 제공하는 보호 효과로 인해 패턴화 제작 과정이 완료된 후, 에칭액이 은나노 와이어층(SNW) 내에 잔류하고 있따고 해도 본 발명인 합금(1)이 이러한 에칭액의 침식을 완전히 막을 수 있어 환경 테스트에서 기능이 상실되는 리스크가 절대 발생하지 않는다.
터치패널의 실시예
도10은 본 발명의 터치패널의 입체 분해도이다. 도10에 나타난 바와 같이, 서술된 터치패널(2)은 투명기판(20), 복수 개의 제1감지전극유닛(21), 복수 개의 제1에피택시 전극(22), 복수 개의 제2감지전극유닛(23), 복수 개의 제2에피택시 전극(24)를 포함하고 있다. 여기서 주의할 만한 점은 해당 터치패널(2)은 액정모듈(Liquid crystal module, LCM)(28)과 함께 터치스크린패널(3)로 통합되어 있다. 본 발명의 설계에 근거해 보면, 해당 복수 개의 제1감지전극유닛(21)은 은나노 와이어(Silver nanowire, AgNW)로 제작되고, 해당 투명기판(20)의 표면에 형성된다. 또한 해당 복수 개의 제1에피택시 전극(22)은 해당 투명기판(20)의 표면에 형성되어 있고, 해당 복수 개의 제1감지전극유닛(21)과 각각 연결되어 있다. 해당 복수 개의 제1감지전극유닛(21)과 비교했을 때, 은나노 와이어로 제작된 해당 복수 개의 제2감지전극유닛(23)은 해당 투명기판(20)의 바닥면에 형성되어 있다. 또한 해당 복수 개의 제2에피택시 전극(24)는 해당 투명기판(20)의 바닥면에 형성되어 있고 해당 복수 개의 제2감지전극유닛(23)과 각각 연결되어 있다.
복수 개의 제1에피택시 전극(22)과 복수 개의 제2에피택시 전극(24)은 추적전극(Trace circuit)이라고 불리며 본 발명 내에서는 특별히 설계한 합금(1)을 그 제작 과정 재료로 사용하였다. 간단히 말하자면, 제1에피택시 전극(22)과 제2에피택시 전극(24)의 제작 과정 재료는 제1샌드위치층(11), 구리금속층(12), 제2샌드위치층(13)으로 조합되어 있다. 그중 해당 구리금속층(12)은 해당 제1샌드위치층(11) 상에 형성되고, 해당 제2샌드위치층(13)은 구리금속층(12) 상에 형성된다. 특히, 본 발명은 전극전위가 구리보다 작은 금속을 선택하여 제1샌드위치층(11)과 제2샌드위치층(13)의 제조 과정 재료로 사용하였으며, 또한 사용이 적합한 금속 재료는 상기 표(1)에 정리를 해 두었다.
여기서 반드시 보충 설명해야 할 점은 본 발명의 터치패널(2)를 포함하는 터치스크린패널(3)은 더 나아가 제1광학접착층(Optical clear adhesive, OCA)(25), 제2광학접착층(26), 보호유리(27)를 포함한다는 것이다. 도10에 나타난 바와 같이, 해당 제1광학접착층(25)은 해당 투명기판(20)의 표면에 연결되고, 해당 복수 개의 제1감지전극유닛(21)과 복수 개의 제1에피택시 전극(22)을 덮어쓰고 있다. 또한 해당 보호유리(27)는 해당 제1광학접착층(25)을 통해 해당 투명기판(20)의 표면에 연결된다. 한편, 해당 제2광학접착층(26)은 해당 투명기판(20) 바닥면에 연결되고, 해당 복수 개의 제2감지전극유닛(23)과 해당 복수 개의 제2에피택시 전극(24)을 덮어쓰고 있다. 또한 해당 액정모듈(28)은 해당 제2광학접착층(26)을 통해 해당 투명기판(20)의 바닥면에 연결된다. 여기서 주의할 만한 점은 해당 보호유리(27) 상에는 불투명층(271)이 형성되어 있고, 이러한 방식을 통해 해당 보호유리(27) 상에 투광 구역과 비투광 구역을 기획할 수 있다는 점이며, 즉 다시 말해 가시 구역과 비가시 구역을 기획할 수 있다는 점이다. 도10에 나타난 바와 같이, 복수 개의 제1에피택시 전극(22)과 복수 개의 제2에피택시 전극(24)은 비가시 구역의 범위 내에 위치하며 해당 불투명층(271)에 의해 차폐되어 있다. 이와 상대적으로 복수 개의 제1감지전극유닛(21)과 복수 개의 제2감지전극유닛(23)은 가시 구역의 범위 내에 위치한다.
이렇게 상술된 내용으로 본 발명인 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널의 실시예와 그 구조 구성을 명확하고 자세하게 설명하였고, 상술된 내용으로 본 발명이 다음과 같은 장점을 갖추고 있다는 것을 알 수 있다.
본 발명은 제1샌드위치층(11), 구리금속층(12), 제2샌드위치층(13)으로 조합된 참신한 합금(1)을 제공하며, 특히 본 발명인 합금(1)을 터치패널(2)의 복수 개의 제1에피택시 전극(22)과 복수 개의 제2에피택시 전극(24)(즉, 추적전극trace circuit)으로 사용한 후, 추적전극과/ 혹은(터치제어) 감지전극유닛(21, 23)의 에칭 과정에서 깃털형상의 미세구조가 생성되는 것을 효과적으로 감소시키거나 방지할 수 있으며, 다른 한 편으로 본 발명의 합금(1)은 제작 과정 중 패턴화된 은나노 와이어 전극 형성에 사용되어 에칭액의 공격을 완전히 방지할 수 있기 때문에 에칭 제작 과정을 이용하여 패턴화된 은나노 와이어 전극 제작을 완료한 후, 제1샌드위치층(11), 구리금속층(12), 제2샌드위치층(13)이 에칭액에 의해 공격을 받는 현상을 방지할 수 있으며, 이를 통해 본 발명인 참신한 합금(1)을 추적전극의 은나노(구리) 와이어터치패널로 사용하는 상황 하에서 터치패널의 제작 과정 양률과 신뢰도가 에칭 제작 과정의 조작 범위의 확대에 따라 현저하게 상승하는 것을 알 수 있다.
상술한 내용은 또한 본 발명의 구체적인 실시예로 결코 이에 본 발명의 범위를 제한하는 것은 아니다. 본 발명의 신청범위 내에서 가한 어떠한 첨가나 수정도 본 발명의 범위에 속함을 밝혀둔다.
1: 합금 11: 제1샌드위치층 12: 구리금속층
13: 제2샌드위치층 SNW: 은나노 와이어층 F: 깃털형상 은
2: 터치패널 3: 터치스크린패널 20: 투명기판
21: 제1감지전극유닛 22: 제1에피택시 전극 23: 제2감지전극유닛
24: 제2에피택시 전극 28: 액정모듈 25: 제1광학접착층
26: 제2광학접착층 27: 보호유리 271: 불투명층
1': 양면 ITO식 터치패널 10': 투명기판
11': 제1감지금속유닛 12': 제2감지금속유닛 13': 제1에피택시 전극
14': 제2에피택시 전극 VR': 가시 구역 IVR': 비가시 구역
S1'-S5': 순서 SNW': 은나노 와이어층 CL': 구리금속층
PR1': 제1빛저항층 PR2': 제2빛저항층 S1a-S4a: 순서

Claims (13)

  1. 합금으로서, 해당 합금은 터치패널 중에서 복수 개의 추적전극으로 사용이 적합하며, 그중 해당 터치패널은 은나노 와이어 혹은 구리나노 와이어를 복수 개의 감지전극 제작 과정 재료로 사용하였으며, 해당 합금은,
    제1샌드위치층；
    해당 제1샌드위치층 상에 형성된 구리금속층；
    해당 구리금속층 상에 형성된 제2샌드위치층을 포함하고 있으며,
    그중 해당 제1샌드위치층과 해당 제2샌드위치층은 전극전위(Electrode potential)가 구리보다 작은 특정 금속으로 제작 완성되는 것을 특징으로 하는 합금.
  2. 제1항에 있어서,
    해당 특정 금속은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 철(Fe), 주석(Sn), 납(Pb), 텅스텐(W), 니켈(Ni), 크롬(Cr), 아연(Zn), 알루미늄(Al), 마그네슘(Mg), 전술된 금속 중 두 가지의 복합물 혹은 두 가지 이상의 복합물들 중 하나인 것을 특징으로 하는 합금.
  3. 제1항에 있어서,
    해당 제1샌드위치층과 제2샌드위치층의 두께는 1nm~5μm사이인 것을 특징으로 하는 합금.
  4. 제1항에 있어서,
    해당 구리금속층의 두께는 1nm~5μm사이인 것을 특징으로 하는 합금.
  5. 제1항에 있어서,
    해당 구리금속층과 해당 제1샌드위치층은 1:5000~5000:1 사이의 제1두께 비율을 가지고 있으며, 해당 구리금속층과 해당 제2샌드위치층은 1:5000~5000:1사이의 제2 두께 비율을 가지고 있는 것을 특징으로 하는 합금.
  6. 터치패널로서, 그 내용은
    투명기판；
    은나노 와이어로 제작 완성되어 해당 투명기판의 표면에 형성된 복수 개의 제1감지전극유닛 ；
    해당 투명기판의 표면에 형성되어 해당 복수 개의 제1감지전극유닛에 각각 연결된 복수 개의 제1에피택시 전극 ；
    은나노 와이어로 제작 완성되어 해당 투명기판의 바닥면에 형성된 복수 개의 제2감지전극유닛；
    해당 투명기판 바닥면에 형성되어 해당 복수 개의 제2감지전극유닛에 각각 연결된 복수 개의 제2에피택시 전극을 포함하고 있으며,
    그중 해당 제1에피택시 전극과 해당 제2에피택시 전극은 합금으로 제작 완성되었으며, 해당 합금은
    제1샌드위치층(First clapping layer)；
    해당 제1샌드위치층 상에 형성된 구리금속층；
    해당 구리금속층 상에 형성된 제2샌드위치층(Second clapping layer)을 포함하고 있으며, 그중 해당 제1샌드위치층과 해당 제2샌드위치층은 전극전위(Electrode potential)가 구리보다 작은 특정 금속으로 제작 완성된다. 또한 구리금속은 구리와 아래 서술된 특정 금속 중 임의의 두 종류 금속의 복합물이거나 혹은 두 종류 이상의 금속의 복합물일 수 있는 것을 특징으로 하는 터치패널.
  7. 제6항에 있어서,
    해당 터치패널은 액정모듈(Liquid crystal module, LCM)과 함께 터치스크린패널로 통합되어 있는 것을 특징으로 하는 터치패널.
  8. 제6항에 있어서,
    해당 특정 금속은 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 철(Fe), 주석(Sn), 납(Pb), 텅스텐(W), 니켈(Ni), 크롬(Cr), 아연(Zn), 알루미늄(Al), 마그네슘(Mg), 전술된 금속 중 두 가지의 복합물 혹은 두 가지 이상의 복합물들 중 하나인 것을 특징으로 하는 터치패널.
  9. 제6항에 있어서,
    해당 제1샌드위치층과 제2샌드위치층의 두께는 1nm~5μm사이인 것을 특징으로 하는 터치패널.
  10. 제6항에 있어서,
    해당 구리금속층의 두께는 1nm~5μm사이인 것을 특징으로 하는 터치패널.
  11. 제6항에 있어서,
    해당 구리금속층과 해당 제1샌드위치층은 1:5000~5000:1 사이의 제1두께 비율을 가지고 있으며, 해당 구리금속층과 해당 제2샌드위치층은 1:5000~5000:1사이의 제2 두께 비율을 가지고 있는 것을 특징으로 하는 터치패널.
  12. 제7항에 있어서,
    해당 터치스크린패널은 제1광학접착층, 제2광학접착층, 보호유리를 포함하며,
    그중 해당 제1광학접착층은 해당 투명기판의 표면에 연결되고, 해당 복수 개의 제1감지전극유닛과 복수 개의 제1에피택시 전극을 덮어쓰고 있고;
    해당 제2광학접착층은 해당 투명기판 바닥면에 연결되고, 해당 복수 개의 제2감지전극유닛과 해당 복수 개의 제2에피택시 전극을 덮어쓰고 있고;
    해당 보호유리는 해당 제1광학접착층을 통해 해당 투명기판(20)의 표면에 연결되고;
    해당 액정모듈은 해당 제2광학접착층을 통해 해당 투명기판의 바닥면에 연결되는 것을 특징으로 하는 터치패널.
  13. 제12항에 있어서,
    해당 보호유리 상에는 불투명층이 형성되어 있고, 이러한 방식을 통해 해당 보호유리 상에 투광 구역과 비투광 구역을 기획할 수 있는 것을 특징으로 하는 터치패널.
KR1020190029653A 2018-09-21 2019-03-15 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널 KR20200034919A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107133443 2018-09-21
TW107133443A TWI687306B (zh) 2018-09-21 2018-09-21 適於作為跡線電極的合金與使用該合金的觸控面板

Publications (1)

Publication Number Publication Date
KR20200034919A true KR20200034919A (ko) 2020-04-01

Family

ID=67884237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190029653A KR20200034919A (ko) 2018-09-21 2019-03-15 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널

Country Status (5)

Country Link
US (1) US20200097105A1 (ko)
JP (1) JP2020053004A (ko)
KR (1) KR20200034919A (ko)
CN (1) CN110244871A (ko)
TW (1) TWI687306B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114173465A (zh) * 2020-09-11 2022-03-11 天材创新材料科技(厦门)有限公司 堆叠结构及触控感测器
US11360622B2 (en) * 2020-10-16 2022-06-14 Cambrios Film Solutions Corporation Stack structure and touch sensor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008046058A2 (en) * 2006-10-12 2008-04-17 Cambrios Technologies Corporation Nanowire-based transparent conductors and applications thereof
CN101561729B (zh) * 2008-04-15 2011-01-05 宸鸿光电科技股份有限公司 触控电路的透明基板双面导电膜的制法
WO2012132846A1 (ja) * 2011-03-31 2012-10-04 日本写真印刷株式会社 静電容量方式のタッチスクリーン
WO2014063769A1 (en) * 2012-10-25 2014-05-01 Merck Patent Gmbh Processing of copper-based nanowires for transparent conductors
KR20150059194A (ko) * 2013-11-21 2015-06-01 (주)네패스디스플레이 터치패널 및 그 제조방법
JP2015185512A (ja) * 2014-03-26 2015-10-22 信越ポリマー株式会社 導電パターン形成基板及びその製造方法
JP6565517B2 (ja) * 2015-09-09 2019-08-28 凸版印刷株式会社 配線基板、半導体装置、および液晶表示装置
WO2018173113A1 (ja) * 2017-03-21 2018-09-27 凸版印刷株式会社 表示装置及び表示装置基板
CN207637121U (zh) * 2017-08-31 2018-07-20 宸鸿光电科技股份有限公司 触控面板
CN207867472U (zh) * 2018-01-24 2018-09-14 祥达光学（厦门）有限公司 触控面板与触控传感器卷带

Also Published As

Publication number Publication date
CN110244871A (zh) 2019-09-17
US20200097105A1 (en) 2020-03-26
TWI687306B (zh) 2020-03-11
TW202012169A (zh) 2020-04-01
JP2020053004A (ja) 2020-04-02

Similar Documents

Publication Publication Date Title
US9823801B2 (en) Touch panel and repairing method thereof
KR102056928B1 (ko) 터치스크린 패널 및 그의 제조방법
EP3144940B1 (en) Conductive structure and preparation method therefor
JP5732517B2 (ja) 金属メッシュを有する透明導電構造
TWI785046B (zh) 透明導電性基板之製造方法、透明導電性基板
CN102077155A (zh) 与显示窗一体的电容式接触感应器以及其制造方法
TWI711950B (zh) 觸控面板感測器
TW201609413A (zh) 於透明導體上圖案化金屬之方法
KR20200034919A (ko) 추적전극으로 사용하기에 적합한 합금과 해당 합금을 사용한 터치패널
CN109306479B (zh) 片材、金属网、配线基板、显示装置及其制造方法
KR101310864B1 (ko) 메탈 나노와이어 투명 도전성 필름 및 그 제조방법
JP6070675B2 (ja) 透明導電基材の製造方法およびタッチパネルセンサ
TWI614651B (zh) 觸控面板及其製造方法
CN111722742A (zh) 透明导电膜及其制备方法
TWI533176B (zh) Touch panel, and touch panel manufacturing methods
TW201610794A (zh) 網狀導電圖案的製作方法以及觸控面板
CN114388173B (zh) 一种定向超声透明屏
TW201439844A (zh) 製造銅－鎳微網狀導體的方法
US20150200664A1 (en) Touch sensor
KR20160069823A (ko) 전도성 구조체 및 이의 제조방법
KR20150142222A (ko) 전도성 구조체 및 이의 제조방법
KR20160090670A (ko) 전도성 구조체 및 이의 제조방법
KR20150142224A (ko) 전도성 구조체 및 이의 제조방법
CN106415382A (zh) 用于对微观结构进行图案化的方法
KR20140062382A (ko) 터치 패널 및 이의 제조방법

Legal Events

Date Code Title Description
E601 Decision to refuse application