KR20200002917A - 전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법 - Google Patents

전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법 Download PDF

Info

Publication number
KR20200002917A
KR20200002917A KR1020197033784A KR20197033784A KR20200002917A KR 20200002917 A KR20200002917 A KR 20200002917A KR 1020197033784 A KR1020197033784 A KR 1020197033784A KR 20197033784 A KR20197033784 A KR 20197033784A KR 20200002917 A KR20200002917 A KR 20200002917A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
organic
antistatic
layer
Prior art date
Application number
KR1020197033784A
Other languages
English (en)
Inventor
신이치 모리시마
마사야 시모가와라
에이지 기시카와
Original Assignee
스미또모 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미또모 가가꾸 가부시키가이샤 filed Critical 스미또모 가가꾸 가부시키가이샤
Publication of KR20200002917A publication Critical patent/KR20200002917A/ko

Links

Images

Classifications

    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L51/0096—
    • H01L51/56—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H10K59/1795—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photovoltaic Devices (AREA)

Abstract

일 형태에 따른 전극 구비 기판은, 제1 전극(14), 유기 기능층(16) 및 제2 전극(18)을 포함하는 유기 디바이스(10)를 제조하기 위한 전극 구비 기판(32)이고, 지지 기판(34)과, 지지 기판(34)의 표면(34a) 상에 있어서 디바이스 형성 영역(DA)의 내측에 마련되는 제1 전극과, 상기 표면 상에 마련되어 있고, 제1 전극과 전기적으로 접속되는 대전 방지용 도전부(36)를 구비한다.

Description

전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법
본 발명은 전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법에 관한 것이다.
유기 디바이스는 기판 상에, 제1 전극, 유기 기능층 및 제2 전극을 형성함으로써 제조된다. 유기 디바이스의 제조 과정에 있어서, 절연성이나 고전기 저항의 특성을 갖는 기판에 제1 전극과 같은 도전체가 형성되어 있으면, 제조 과정에서 생긴 정전기에 의해, 제1 전극 등이 형성된 기판이 대전하는 경우가 있다. 이 대전압에 기인해서 공중의 파티클 등이 끌어당겨져서 기판 상에 부착되어, 파티클 기인의 결함이 생기거나, 기판에 고인 전하의 방전 시의 전격에 의해 제조 중인 구조체에 결함이 생기거나 해서, 제조 수율이 저하되는 경향이 있었다. 이에 대해, 특허문헌 1은, 기판에 있어서, 제1 전극 등이 형성되는 면과는 반대 면에 도전막을 형성하고, 정전기가 국소적으로 축적되는 것을 방지하는 기술을 개시하고 있다.
일본특허공개 제2015-216072호 공보
특허문헌 1과 같이, 기판에 있어서, 제1 전극 등이 형성되는 면과는 반대 면에 도전막을 형성했다 하더라도 제1 전극 등이 형성되는 면에 전하는 발생하였다. 그 때문에, 제1 전극 상에 파티클 등이 끌어당겨져서 부착되거나, 제1 전극 상으로부터의 방전이 일어나거나 함으로써, 제조 수율의 저하가 발생할 우려가 있다.
따라서, 본 발명은, 유기 디바이스의 제조에 있어서 높은 제조 수율을 실현할 수 있는 전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 관한 전극 구비 기판은, 제1 전극과, 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 마련되는 유기 기능층을 포함하는 유기 디바이스를 제조하기 위한 전극 구비 기판으로서, 지지 기판과, 상기 지지 기판의 표면 상에 있어서의 디바이스 형성 영역의 내측에 마련되는 상기 제1 전극과, 상기 표면 상에 있어서의 상기 디바이스 형성 영역의 외측에 마련되어 있고, 상기 제1 전극과 전기적으로 접속되는 대전 방지용 도전부를 구비한다.
상기 구성에서는, 디바이스 형성 영역의 내측에 마련된 제1 전극 상에, 유기 기능층 및 제2 전극을 형성함으로써, 디바이스 형성 영역에 유기 디바이스를 제조할 수 있다. 전극 구비 기판에는, 지지 기판의 표면 상에, 제1 전극과 전기적으로 접속되는 대전 방지용 도전부가 마련되어 있다. 따라서, 대전 방지용 도전부를 접지하면서, 유기 디바이스를 제조함으로써 유기 디바이스의 제조 과정 중의 정전기의 발생 및 그것에 수반하는 전극 구비 기판의 대전을 방지할 수 있다. 그 결과, 정전기에 기인하는 결함이 유기 디바이스에 생기기 어려우므로, 유기 디바이스의 제조에 있어서 높은 제조 수율을 실현할 수 있다.
상기 디바이스 형성 영역의 내측에 있어서 상기 제1 전극과 이격해서 상기 표면 상에 배치되어 있고 상기 제2 전극과 전기적으로 접속되어야 할 보조 전극을 더 갖고, 상기 보조 전극은 상기 대전 방지용 도전부에 전기적으로 접속되어 있어도 된다. 이와 같이, 제1 전극과는 별도로 보조 전극이 마련되어 있는 구성이라도, 보조 전극이 대전 방지용 도전부에 전기적으로 접속되어 있기 때문에, 유기 디바이스의 제조 과정에서의 전극 구비 기판의 대전을 방지할 수 있다.
상기 지지 기판은, 일 방향으로 연장되어 있는 가요성 기판이어도 된다. 이 경우, 예를 들어 롤 투 롤 방식으로 전극 구비 기판을 반송하면서 유기 디바이스를 제조 가능하다. 그 때문에, 효율적으로 유기 디바이스를 제조 가능하다. 또한, 롤 투 롤 방식으로 전극 구비 기판을 반송하기 위한 롤을 통해서, 대전 방지용 도전부를 접지할 수 있다.
상기 대전 방지용 도전부는, 상기 지지 기판의 상기 일 방향으로 연장되어 있어도 된다. 이 경우, 예를 들어 전극 구비 기판을 반송하면서 유기 디바이스를 형성할 때, 예를 들어 도전성을 갖고 접지된 롤 등을 이용해서 대전 방지용 도전부를 접지하기 쉽다.
상기 지지 기판의 두께 방향으로부터 본 경우, 상기 제1 전극과 상기 대전 방지용 도전부는, 상기 지지 기판의 상기 표면 상에 있어서의 다른 영역에 형성되어 있어도 된다. 상기 지지 기판의 두께 방향으로부터 본 경우, 상기 제1 전극과 상기 대전 방지용 도전부는, 서로 겹쳐 있는 부분을 갖지 않아도 된다.
본 발명의 다른 측면에 관한 적층 기판은, 본 발명의 일 측면에 관한 전극 구비 기판과, 상기 전극 구비 기판의 상기 제1 전극 상에 마련되는 상기 유기 기능층과, 상기 유기 기능층 상에 마련되어 있고, 상기 대전 방지용 도전부에 전기적으로 접속되어 있는 도전층을 구비한다.
상기 적층 기판에서는, 예를 들어 도전층을 패터닝해서 제2 전극을 형성하거나, 또는 도전층 상에 추가로 제2 전극을 형성하거나 함으로써, 유기 디바이스를 제조할 수 있다. 적층 기판을 사용해서 유기 디바이스를 제조하는 경우에 있어서, 도전층은 대전 방지용 도전부에 전기적으로 접속되어 있는 점에서, 대전 방지용 도전부를 접지함으로써, 적층 기판의 대전을 방지할 수 있다. 그 때문에, 유기 디바이스의 제조에 있어서, 높은 제조 수율을 실현할 수 있다.
본 발명의 또 다른 측면은, 본 발명의 일 측면에 관한 전극 구비 기판, 유기 기능층 및 제2 전극을 갖는 유기 디바이스를 제조하는 방법이며, 상기 전극 구비 기판을 반송하면서, 상기 전극 구비 기판의 상기 제1 전극 상에 상기 유기 기능층을 형성하는 공정과, 상기 전극 구비 기판을 반송하면서 상기 유기 기능층 상에 상기 제2 전극을 형성하는 공정을 구비하고, 상기 대전 방지용 도전부를 접지하면서, 상기 전극 구비 기판을 반송한다.
상기 방법에서는, 제1 전극과 전기적으로 접속되는 대전 방지용 도전부가 마련되어 있는 전극 구비 기판을 반송하면서, 제1 전극 상에, 유기 기능층 및 제2 전극을 형성한다. 이에 의해, 디바이스 형성 영역에 유기 디바이스를 제조할 수 있다. 유기 디바이스의 제조에 있어서, 대전 방지용 도전부를 접지하면서, 전극 구비 기판을 반송하는 점에서, 유기 디바이스의 제조 과정에 있어서, 전극 구비 기판의 대전이 방지될 수 있다. 그 결과, 높은 제조 수율을 실현할 수 있다.
상기 전극 구비 기판의 상기 대전 방지용 도전부에, 도전성을 가짐과 함께, 접지되어 있는 롤을 접촉시킴으로써, 상기 대전 방지용 도전부를 접지해도 된다. 이 경우, 전극 구비 기판의 반송을 저해하지 않고, 또한 불필요한 파티클 등을 발생시키지 않고, 대전 방지용 도전부를 접지 가능하다.
본 발명에 따르면, 유기 디바이스의 제조에 있어서 높은 제조 수율을 실현할 수 있는 전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법을 제공할 수 있다.
도 1은 일 실시 형태에 따른 유기 디바이스의 제조 방법으로 제조된 유기 EL 디바이스의 구성을 도시하는 모식도이다.
도 2는 도 1에 도시한 유기 EL 디바이스를 제조하기 위한 전극 구비 기판의 평면도이다.
도 3은 도 2에 도시한 전극 구비 기판의 변형예를 도시하는 도면이다.
도 4는 도 2에 도시한 전극 구비 기판의 다른 변형예를 도시하는 도면이다.
도 5는 롤 투 롤 방식에 의한 유기 EL 디바이스의 제조 방법을 모식적으로 도시하는 도면이다.
도 6은 전극 구비 기판과 반송 롤의 배치 관계를 설명하기 위한 도면이다.
도 7은 유기 EL 디바이스의 제조 방법에 있어서의 발광층(유기 기능층) 형성 공정을 설명하기 위한 도면이다.
도 8은 유기 EL 디바이스의 제조 방법에 있어서의 음극(제2 전극) 형성 공정을 설명하기 위한 도면이다.
도 9는 유기 EL 디바이스의 제조 방법에 있어서의 음극(제2 전극) 형성 공정을 설명하기 위한 도면이다.
도 10은 전극 구비 기판과 반송 롤과의 배치 관계의 다른 예를 설명하기 위한 도면이다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다. 동일한 요소에는 동일 부호를 붙이고, 중복된 설명을 생략한다. 도면의 치수 비율은, 설명의 것과 반드시 일치하는 것은 아니다. 유기 디바이스로서는, 예를 들어 유기 EL 디바이스, 유기 태양 전지, 유기 포토디텍터 및 유기 트랜지스터 등을 들 수 있다. 이하에 설명하는 실시 형태에서는, 달리 언급이 없는 한, 유기 디바이스는 유기 EL 디바이스이다.
도 1에 도시된 바와 같이, 본 실시 형태의 유기 디바이스의 제조 방법에 의해 제조되는 유기 EL 디바이스(10)는, 가요성 기판(12)과, 양극(제1 전극)(14), 발광층(유기 기능층)(16) 및 음극(제2 전극)(18)을 구비하고 있다. 양극(14), 발광층(16) 및 음극(18)은, 유기 EL 디바이스(10)의 디바이스 본체부를 구성한다. 유기 EL 디바이스(10)는, 예를 들어 조명에 사용되는 유기 EL 조명 패널이다.
유기 EL 디바이스(10)는, 음극(18)에 전기적으로 접속된 보조 전극(22)을 구비해도 된다. 유기 EL 디바이스(10)는, 보텀 에미션 형태 또는 톱 에미션 형태를 취할 수 있다. 이하에서는, 달리 언급이 없는 한, 보조 전극(22)을 구비하고 있는 보텀 에미션형의 유기 EL 디바이스(10)를 설명한다.
[가요성 기판]
가요성 기판(12)은, 가시광(파장 400㎚ 내지 800㎚의 광)에 대하여 투광성을 갖는다. 가요성 기판(12)의 두께는, 예를 들어 30㎛ 이상 500㎛ 이하이다. 가요성 기판(12)은, 필름 형상을 나타낼 수 있다. 가요성 기판(12)이 수지인 경우에는, 예를 들어 롤 투 롤 방식으로 연속 반송할 때의 기판 비틀림, 주름 및 신장을 방지하는 관점에서는 45㎛ 이상이 바람직하고, 가요성의 관점에서는 125㎛ 이하가 바람직하다.
가요성 기판(12)은, 예를 들어 플라스틱 필름이다. 가요성 기판(12)의 재료는, 예를 들어 폴리에테르술폰(PES); 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스테르 수지; 폴리에틸렌(PE), 폴리프로필렌(PP), 환상 폴리올레핀 등의 폴리올레핀 수지; 폴리아미드 수지; 폴리카르보네이트 수지; 폴리스티렌 수지; 폴리비닐알코올 수지; 에틸렌-아세트산 비닐 공중합체의 비누화물; 폴리아크릴로니트릴 수지; 아세탈 수지; 폴리이미드 수지; 에폭시 수지 등을 포함한다.
가요성 기판(12)의 재료는, 상기 수지 중에서도, 내열성이 높고, 선팽창률이 낮고, 또한 제조 비용이 낮은 점에서, 폴리에스테르 수지, 또는 폴리올레핀 수지가 바람직하고, 폴리에틸렌테레프탈레이트, 또는 폴리에틸렌나프탈레이트가 보다 바람직하다. 이들 수지는, 1종을 단독으로 사용해도 되고, 2종 이상을 조합해서 사용해도 된다.
가요성 기판(12)은 박막 유리여도 된다. 가요성 기판(12)이 박막 유리인 경우, 그 두께는, 강도의 관점에서는 30㎛ 이상이 바람직하고, 가요성의 관점에서는 100㎛ 이하가 바람직하다.
가요성 기판(12)은, 표면(12a) 측에, 가스, 수분 등을 배리어하는 배리어층(특히, 수분을 배리어하는 배리어층)을 가져도 된다. 이 경우, 배리어층의 표면이 가요성 기판(12)의 표면에 대응한다.
[양극]
양극(14)은 가요성 기판(12)의 표면(12a) 상에 마련되어 있다. 양극(14)에는, 투광성을 갖는 전극층이 사용된다. 투광성을 갖는 전극으로서는, 전기 전도도가 높은 금속 산화물, 금속 황화물 및 금속 등을 포함하는 박막을 사용할 수 있다. 양극(14)에는, 광투과율이 높은 박막이 적합하게 사용된다. 예를 들어 산화인듐, 산화아연, 산화주석, 인듐 주석 산화물(Indium Tin Oxide: 약칭 ITO), 인듐 아연 산화물(Indium Zinc Oxide: 약칭 IZO), 금, 백금, 은, 구리 등을 포함하는 박막이 사용되고, 이들 중에서도 ITO, IZO, 또는 산화주석을 포함하는 박막이 적합하게 사용된다.
양극(14)으로서, 폴리아닐린 및 그의 유도체, 폴리티오펜 및 그의 유도체 등의 유기물의 투명 도전막을 사용해도 된다. 양극(14)으로서, 상기에서 예로 든 금속 또는 금속 합금 등을 메쉬 형상으로 패터닝한 전극, 혹은 은을 포함하는 나노 와이어가 네트워크 형상으로 형성되어 있는 전극을 사용해도 된다.
양극(14)의 두께는, 광투과성, 전기 전도도 등을 고려해서 결정할 수 있다. 양극(14)의 두께는, 통상, 10㎚ 내지 10㎛이고, 바람직하게는 20㎚ 내지 1㎛이고, 더욱 바람직하게는 50㎚ 내지 200㎚이다.
[보조 전극]
보조 전극(22)은 가요성 기판(12)의 표면(12a) 상에 있어서, 양극(14)과 이격해서 배치되어 있다. 보조 전극(22)은, 음극(18)과 전기적으로 접속되어 있다. 그 때문에, 보조 전극(22)은, 음극(18)의 일부라 간주할 수도 있다. 보조 전극(22)은 음극(18)의 인출 전극으로서 기능할 수 있다. 보조 전극(22)의 두께 및 재료는, 양극(14)의 경우와 마찬가지일 수 있다.
[발광층]
발광층(16)은 양극(14)의 주면(가요성 기판(12)에 접하는 면의 반대측) 상에 배치되어 있고, 소정의 파장의 광을 발하는 기능을 갖는 기능층이다. 본 실시 형태에서는, 발광층(16)이 유기 EL 디바이스(10)에 있어서의 기능(즉, 발광)에 기여하는 유기 기능층이다. 발광층(16)은 양극(14)에 있어서 보조 전극(22)과 반대측 영역이 발광층(16)으로부터 노출되도록 배치되어 있다. 발광층(16)은 양극(14)에 있어서 보조 전극(22)측을 덮도록 배치되어 있어도 되고, 도 1에 도시한 바와 같이, 보조 전극(22)의 일부 상에 배치되어도 된다. 이 경우, 발광층(16)은 가요성 기판(12)의 표면(12a) 상에도 배치되어 있다.
발광층(16)의 두께는 사용하는 재료에 따라 최적값이 다르다. 발광층(16)의 두께는, 구동 전압과 발광 효율이 적당한 값이 되도록 적절히 설정된다. 발광층의 두께는, 예를 들어 1㎚ 내지 1㎛이고, 바람직하게는 2㎚ 내지 500㎚이고, 더욱 바람직하게는 10㎚ 내지 200㎚이다.
발광층(16)은 통상, 주로 형광 및 인광의 적어도 한쪽을 발하는 발광 재료, 혹은 해당 발광 재료와 이것을 보조하는 발광층용 도펀트 재료를 포함한다. 형광 및 인광의 적어도 한쪽을 발하는 발광 재료가 갖는 유기물은, 저분자 화합물이어도 되고, 고분자 화합물이어도 된다. 상기 발광 재료로서는, 예를 들어 하기의 색소 재료, 금속 착체 재료, 고분자 재료 등을 들 수 있다.
(색소 재료)
색소 재료로서는, 예를 들어 시클로펜다민 및 그의 유도체, 테트라페닐부타디엔 및 그의 유도체, 트리페닐아민 및 그의 유도체, 옥사디아졸 및 그의 유도체, 피라졸로퀴놀린 및 그의 유도체, 디스티릴벤젠 및 그의 유도체, 디스티릴아릴렌 및 그의 유도체, 피롤 및 그의 유도체, 티오펜 화합물, 피리딘 화합물, 페리논 및 그의 유도체, 페릴렌 및 그의 유도체, 올리고티오펜 및 그의 유도체, 옥사디아졸 이량체, 피라졸린 이량체, 퀴나크리돈 및 그의 유도체, 쿠마린 및 그의 유도체 등을 들 수 있다.
(금속 착체 재료)
금속 착체 재료로서는, 예를 들어 Tb, Eu, Dy 등의 희토류 금속, 또는 Al, Zn, Be, Pt, Ir 등을 중심 금속으로 갖고, 옥사디아졸, 티아디아졸, 페닐피리딘, 페닐벤조이미다졸, 퀴놀린 구조 등을 배위자에 갖는 금속 착체 등을 들 수 있다. 금속 착체로서는, 예를 들어 이리듐 착체, 백금 착체 등의 삼중항 여기 상태로부터의 발광을 갖는 금속 착체, 알루미늄퀴놀리놀 착체, 벤조퀴놀리놀베릴륨 착체, 벤조옥사졸릴아연 착체, 벤조티아졸아연 착체, 아조메틸아연 착체, 포르피린아연 착체, 페난트롤린유로퓸 착체 등을 들 수 있다.
(고분자 재료)
고분자 재료로서는, 예를 들어 폴리파라페닐렌비닐렌 및 그의 유도체, 폴리티오펜 및 그의 유도체, 폴리파라페닐렌 및 그의 유도체, 폴리실란 및 그의 유도체, 폴리아세틸렌 및 그의 유도체, 폴리플루오렌 및 그의 유도체, 폴리비닐카르바졸 및 그의 유도체, 상기 색소 재료, 또는 금속 착체 재료를 고분자화한 재료 등을 들 수 있다.
발광층용 도펀트 재료는, 예를 들어 발광 효율을 향상시키거나, 발광 파장을 변화시키거나 하기 위해서 더해진다. 발광층용 도펀트 재료로서는, 예를 들어 페릴렌 및 그의 유도체, 쿠마린 및 그의 유도체, 루브렌 및 그의 유도체, 퀴나크리돈 및 그의 유도체, 스쿠아릴륨 및 그의 유도체, 포르피린 및 그의 유도체, 스티릴 색소, 테트라센 및 그의 유도체, 피라졸론 및 그의 유도체, 데카시클렌 및 그의 유도체, 페녹사존 및 그의 유도체 등을 들 수 있다.
[음극]
음극(18)은 발광층(16)의 주면(양극(14) 또는 가요성 기판(12)에 접하는 면과 반대측) 상에 배치되어 있다. 음극(18)은 보조 전극(22) 상에도 배치되어 있다. 이에 의해, 음극(18)과 보조 전극(22)이 접속되어 있다. 도 1에서는, 보조 전극(22) 전체에 음극(18)이 마련되어 있지만, 보조 전극(22)의 일부에 음극(18)이 배치되어 있으면 된다. 음극(18)은 2층 이상이 적층된 적층 구조를 가져도 된다.
발광층(16)으로부터의 광을 음극(18)으로 반사시켜서 양극(14)측으로 보내 주기 위해서, 음극(18)의 재료는, 발광층(16)으로부터의 광에 대하여 반사율이 높은 재료가 바람직하다. 음극(18)의 재료로서는, 예를 들어 알칼리 금속, 알칼리 토류 금속, 전이 금속 및 주기율표 제13족 금속 등이 사용된다. 구체적으로는, 음극(18)의 재료로서는, 예를 들어 리튬, 나트륨, 칼륨, 루비듐, 세슘, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨, 알루미늄, 스칸듐, 바나듐, 아연, 이트륨, 인듐, 세륨, 사마륨, 유로퓸, 테르븀, 이테르븀 등의 금속, 상기 금속 중의 2종 이상의 합금, 상기 금속 중의 1종 이상과, 금, 은, 백금, 구리, 망간, 티타늄, 코발트, 니켈, 텅스텐, 주석 중 1종 이상과의 합금, 또는 그래파이트 혹은 그래파이트 층간 화합물 등이 사용된다. 합금의 예로서는, 마그네슘-은 합금, 마그네슘-인듐 합금, 마그네슘-알루미늄 합금, 인듐-은 합금, 리튬-알루미늄 합금, 리튬-마그네슘 합금, 리튬-인듐 합금, 칼슘-알루미늄 합금 등을 들 수 있다.
음극(18)으로서는, 예를 들어 도전성 금속 산화물이나, 도전성 유기물 등을 포함하는 투명 도전성 전극이 사용되어도 된다. 도전성 금속 산화물로서는, 구체적으로는, 산화인듐, 산화아연, 산화주석, ITO, IZO 등을 들 수 있고, 도전성 유기물로서 폴리아닐린 및 그의 유도체, 폴리티오펜 및 그의 유도체 등을 들 수 있다.
음극(18)의 두께는, 전기 전도도, 내구성 등을 고려해서 설정된다. 음극(18)의 두께는, 통상 10㎚ 내지 10㎛이고, 바람직하게는 20㎚ 내지 1㎛이고, 더욱 바람직하게는 50㎚ 내지 500㎚이다.
유기 EL 디바이스(10)는, 발광층(16)을 밀봉하는 밀봉 부재를 구비해도 된다. 밀봉 부재는, 유기 EL 디바이스(10)에 있어서 최상부에 배치된다. 밀봉 부재는, 적어도 유기 EL 디바이스(10)에 포함되는 유기 기능층(본 실시 형태에서는 발광층(16))을 밀봉한다. 밀봉 부재는 밀봉 기재와, 점접착부를 갖는다.
밀봉 기재는, 가스, 수분 등을 배리어하는 배리어 기능을 갖고, 특히 수분 배리어 기능을 갖는다. 밀봉 기재의 예로서는, 금속박, 투명한 플라스틱 필름의 표면 혹은 이면 또는 그의 양면에 배리어 기능층을 형성한 배리어 필름, 혹은 플렉시블성을 갖는 박막 유리, 플라스틱 필름 형상으로 배리어성을 갖는 금속을 적층시킨 필름 등을 들 수 있다. 상기 배리어 기능층으로서는, 예를 들어 수분 배리어층 등을 들 수 있다. 밀봉 기재(26)의 두께의 예는, 10㎛ 내지 300㎛이다. 금속박으로서는, 배리어성의 관점에서, 구리박, 알루미늄박, 스테인리스박이 바람직하다. 밀봉 기재가 금속박인 경우, 금속박의 두께로서는, 핀 홀 억제의 관점에서 두꺼울수록 바람직하지만, 플렉시블성의 관점도 고려하면 10㎛ 내지 50㎛가 바람직하다.
점접착부는 밀봉 기재의 한쪽 면(가요성 기판(12)측 면) 상에 마련되어 있다. 점접착부는 밀봉 기재를 양극(14), 발광층(16) 및 음극(18)에 접합시키기 위해서 사용된다. 점접착부는 적어도 발광층(16)을 덮도록 배치된다.
점접착부는 구체적으로는, 광경화성 혹은 열경화성의 아크릴레이트 수지, 광경화성 혹은 열경화성의 에폭시 수지, 또는 광경화성 혹은 열경화성의 폴리이미드 수지를 포함한다. 그 외 일반적으로 사용되는 임펄스 실러로 융착 가능한 수지 필름, 예를 들어 에틸렌아세트산 비닐 공중합체(EVA), 폴리프로필렌(PP) 필름, 폴리에틸렌(PE) 필름, 폴리부타디엔(PB) 필름 등의 열융착성 필름을 점접착부에 사용할 수 있다. 아세트산비닐계, 폴리비닐알코올계, 아크릴계, 폴리에틸렌계, 에폭시계, 셀룰로오스계, 시클로헥산환 함유 포화 탄화수소 수지, 스티렌-이소부틸렌 변성 수지 등의 열가소성 수지도 점접착부에 사용할 수 있다. 점착성에 의해 간이 설치가 가능한 감압성 접착제(PSA)도 점접착부에 사용할 수 있다.
점접착부에 사용되는 접착재 중에, 흡습성의 미립자(접착재 두께보다 작다)가 포함되어 있어도 된다. 흡습성의 미립자로서는, 예를 들어 수분과 상온에서 화학 반응을 일으키는 금속 산화물, 수분을 물리 흡착하는 제올라이트를 들 수 있다.
점접착부의 두께는, 바람직하게는 1㎛ 내지 100㎛, 보다 바람직하게는 5㎛ 내지 60㎛, 더욱 바람직하게는 10㎛ 내지 30㎛이다. 점접착부(28)의 함유수 분량은, 바람직하게는 300ppm 이하(중량 기준)이다.
유기 EL 디바이스(10)에 있어서 음극(18)이 노출되어 있는 형태 혹은 유기 EL 디바이스(10)가 밀봉 부재를 구비하고 있고 또한 음극(18)의 일부가 밀봉 부재로부터 노출되는 형태에서는, 음극(18)의 재료에는, 수분의 영향을 받기 어려운 재료(예를 들어, 전이 금속 산화물, 알루미늄, 은 등)가 바람직하다.
일 실시 형태에 있어서, 유기 EL 디바이스(10)는, 도 1에 도시한 바와 같이, 양극(14) 상에 마련된 도전성의 벽부(30)를 가져도 된다. 벽부(30)는 음극(18)과 이격해서 배치되어 있다. 벽부(30)는 음극(18)과 동일한 재료로 구성되고, 음극(18)과 동일한 두께를 가질 수 있다. 벽부(30)와 음극(18) 사이에 절연 부재가 충전되어도 된다. 유기 EL 디바이스(10)가 밀봉 부재를 갖는 형태에서는, 벽부(30)와 음극(18) 사이는, 예를 들어 점접착부로 매립되어도 된다.
[유기 EL 디바이스의 제조 방법]
도 2에 도시한 긴 전극 구비 기판(32)을 사용해서 유기 EL 디바이스(10)를 제조하는 방법을 설명한다. 달리 언급이 없는 한, 유기 EL 디바이스(10)의 요소와 동일하거나 또는 상당하는 요소에는 동일한 부호를 붙이고 유기 EL 디바이스(10)의 제조 방법을 설명한다.
전극 구비 기판(32)은, 가요성을 갖고 있고 긴 지지 기판(34)을 갖는다. 본 명세서에 있어서, 긴 지지 기판(34) 및 긴 전극 구비 기판(32)이란, 일 방향으로 연장되어 있고(이하, 연장되어 있는 일 방향을 연장 방향이라 칭하는 경우가 있다.), 그 연장 방향의 길이가, 연장 방향에 직교하는 방향(폭 방향)의 길이보다 긴 지지 기판(34) 및 전극 구비 기판(32)을 가리킨다.
지지 기판(34)은 유기 EL 디바이스(10)에 있어서 가요성 기판(12)이 되는 부재이다. 지지 기판(34)은 크기가 가요성 기판(12)과 다른 점 이외에는, 가요성 기판(12)과 동일한 구성을 갖고, 지지 기판(34)의 표면(34a)은, 가요성 기판(12)의 표면(12a)에 상당한다. 즉, 본 실시 형태에 있어서, 지지 기판(34)은 일 방향으로 연장되어 있는 가요성 기판(12)이다. 예를 들어, 가요성 기판(12)이 전술한 배리어층을 갖는 형태에서는, 지지 기판(34)도 표면(34a) 측에 배리어층을 갖는다. 이 경우, 배리어층의 표면이 지지 기판(34)의 표면에 대응한다. 지지 기판(34)은, 지지 기판(34)의 표면(34a) 상에 배치되는 요소(예를 들어, 양극(14), 대전 방지용 도전부(36) 등)를 지지하는 기판이면 된다.
지지 기판(34)의 표면(34a) 상에는, 복수의 디바이스 형성 영역(DA)이 가상적으로 설정되어 있다. 본 실시 형태에서는, 지지 기판(34)의 테두리부(34b) 및 테두리부(34c)로부터 이격해서 디바이스 형성 영역(DA)을 설정하고 있다. 디바이스 형성 영역(DA)은, 제조해야 할 유기 EL 디바이스(10)의 제품 사이즈에 대응한 영역이다. 즉, 지지 기판(34)에 있어서, 디바이스 형성 영역(DA)의 부분이, 도 1의 유기 EL 디바이스(10)의 가요성 기판(12)에 대응한다.
도 2에서는, 지지 기판(34)의 연장 방향이 일정한 간격을 두고 설정된 복수의 디바이스 형성 영역(DA)을 포함하는 열(이하, 「디바이스 형성 영역열」이라고 칭한다)이, 지지 기판(34)의 폭 방향으로 2개 설정되어 있는 형태를 나타내고 있다. 그러나, 디바이스 형성 영역열의 수는, 하나여도 되고, 3개 이상이어도 된다.
각 디바이스 형성 영역(DA)의 내측에는, 양극(14) 및 보조 전극(22)의 조가 마련되어 있다. 따라서, 전극 구비 기판(32)은, 양극(14)과 보조 전극(22)의 조를 복수 갖고, 양극(14)과 보조 전극(22)의 조는 이산적으로 배치되어 있다.
양극(14)은 유기 EL 디바이스(10)의 제조에 있어서 공지된 방법으로 형성되어 있으면 된다. 양극(14)의 형성 방법으로서는, 예를 들어 진공 증착법, 스퍼터법, 이온 플레이팅법, CVD법 등의 드라이 성막, 도금법, 도포법 등을 들 수 있다. 도포법으로서는, 예를 들어 잉크젯 인쇄법을 들 수 있지만, 양극(14)을 형성 가능한 도포법이면, 다른 공지된 도포법이어도 된다. 잉크젯 인쇄법 이외의 공지된 도포법으로서는, 예를 들어 마이크로 그라비아 코트법, 그라비아 코트법, 바 코트법, 롤 코트법, 와이어 바 코트법, 스프레이 코트법, 스크린 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 노즐 프린트법 등을 들 수 있다. 보조 전극(22)의 형성 방법의 예도 양극(14)과 마찬가지이다.
양극(14) 및 보조 전극(22)은, 예를 들어 지지 기판(34)의 표면(34a) 상에 도전층을 형성한 후에, 그 도전층을, 양극(14) 및 보조 전극(22) 각각의 패턴으로 패터닝함으로써 형성될 수 있다. 양극(14) 및 보조 전극(22) 각각의 패턴에 대응한 개별의 도전층을 제작함으로써, 양극(14) 및 보조 전극(22)을 직접 형성해도 된다. 양극(14) 및 보조 전극(22)은, 예를 들어 지지 기판(34)의 표면(34a)에 접할 수 있다.
지지 기판(34)의 표면(34a)에 있어서, 디바이스 형성 영역(DA)의 외측에는, 복수의 대전 방지용 도전부(36)가 형성되어 있다. 구체적으로는, 테두리부(34b)를 따라, 복수의 대전 방지용 도전부(36)가 이산적으로 형성되어 있고, 테두리부(34c)를 따라 복수의 대전 방지용 도전부(36)가 이산적으로 형성되어 있다. 테두리부(34b)측의 대전 방지용 도전부(36)는, 테두리부(34b)측의 디바이스 형성 영역열을 위한 도전부로서 기능하고, 테두리부(34c)측의 대전 방지용 도전부(36)는, 테두리부(34c)측의 디바이스 형성 영역열을 위한 도전부로서 기능할 수 있다. 대전 방지용 도전부(36)끼리가 전기적으로 접속되어 있어도 된다. 본 실시 형태에서는, 전술한 바와 같이 양극(14)은 디바이스 형성 영역(DA)의 내측에 형성되어 있고, 대전 방지용 도전부(36)는 디바이스 형성 영역(DA)의 외측에 형성되어 있다. 따라서, 지지 기판(34)의 두께 방향으로부터 본 경우, 양극(14)과 대전 방지용 도전부(36)는, 지지 기판(34)의 표면(34a) 상에 있어서의 다른 영역에 형성되어 있다. 일 실시 형태에 있어서, 지지 기판(34)의 두께 방향으로부터 본 경우, 양극(14) 및 보조 전극(22)과 대전 방지용 도전부(36)는 지지 기판(34)의 표면(34a) 상에 있어서의 다른 영역에 형성되어 있어도 된다. 일 실시 형태에 있어서, 지지 기판(34)의 두께 방향으로부터 본 경우, 양극(14)과 대전 방지용 도전부(36)는 서로 겹쳐 있는 부분을 갖지 않아도 된다. 일 실시 형태에 있어서, 지지 기판(34)의 두께 방향으로부터 본 경우, 양극(14) 및 보조 전극(22)과 대전 방지용 도전부(36)는 서로 겹쳐 있는 부분을 갖지 않아도 된다. 일 실시 형태에 있어서, 양극(14)의 저면(지지 기판(34)측 면)과 대전 방지용 도전부(36)의 저면(지지 기판(34)측 면)은 지지 기판(34)의 두께 방향에 있어서 실질적으로 동일 위치일 수 있다. 일 실시 형태에 있어서, 대전 방지용 도전부(36)는, 디바이스 형성 영역(DA)의 외측에만 배치되어 있어도 된다. 대전 방지용 도전부(36)는, 예를 들어 지지 기판(34)의 표면(34a)에 접할 수 있다.
대전 방지용 도전부(36)는, 지지 기판(34)의 연장 방향으로 연장된 형상을 나타낸다. 도 2에서는, 지지 기판(34)의 연장 방향에 있어서의 복수(도 2에서는 3개)의 디바이스 형성 영역(DA)에 대하여, 하나의 대전 방지용 도전부(36)가 마련되어 있다. 그러나, 디바이스 형성 영역열을 구성하는 모든 디바이스 형성 영역(DA)에 대하여, 지지 기판(34)의 연장 방향으로 연속하고 있는 하나의 대전 방지용 도전부(36)가 형성되어도 되고, 하나의 디바이스 형성 영역(DA)에 대하여, 하나의 대전 방지용 도전부가 형성되어 있어도 된다.
대전 방지용 도전부(36)는, 양극(14) 및 보조 전극(22)과, 도전성을 갖는 접속부(38)를 통해서 전기적으로 접속되어 있다. 대전 방지용 도전부(36) 및 접속부(38)의 재료 및 두께는 양극(14)과 동일해도 되고, 상이해도 된다.
대전 방지용 도전부(36) 및 접속부(38)는, 양극(14)의 형성 방법과 마찬가지로 하여 형성될 수 있다. 예를 들어, 양극(14) 및 보조 전극(22)의 형성 방법의 예에서 설명한 바와 같이, 지지 기판(34)의 표면(34a) 상에 도전층을 형성한 후에, 그 도전층을, 양극(14) 및 보조 전극(22)의 패턴으로 패터닝할 때, 동시에, 상기 도전층을 대전 방지용 도전부(36) 및 접속부(38) 각각의 패턴으로 패터닝함으로써, 대전 방지용 도전부(36) 및 접속부(38)를 형성할 수 있다. 대전 방지용 도전부(36) 및 접속부(38)는, 각각의 패턴에 대응한 도전층을 직접 제작함으로써 형성되어도 된다.
지지 기판(34)의 표면(34a)에는, 제조 공정 중에 있어서의 위치 정렬을 위해서, 얼라인먼트 마크(M)가 형성되어 있어도 된다. 얼라인먼트 마크(M)는, 예를 들어 디바이스 형성 영역(DA)의 외측에 형성된다. 얼라인먼트 마크(M)의 형상은, 도 2에 도시한 바와 같이 십자 형상에 한정되지 않고, 직선 형상 등의 다른 형상이어도 된다. 얼라인먼트 마크(M)는, 양극(14)과 동일한 재료로 형성할 수 있다. 얼라인먼트 마크(M)는, 양극(14)을 형성할 때, 함께 형성되어도 되고, 양극(14)의 형성 전에 미리 형성되어 있어도 된다.
접속부(38)에 의한 양극(14)과 대전 방지용 도전부(36)의 접속 형태는, 도 2에 도시한 형태에 한정되지 않고, 양극(14) 및 보조 전극(22)과, 대전 방지용 도전부(36)가 접속부(38)를 통해서 전기적으로 접속되어 있으면 된다.
예를 들어, 도 3에 도시한 바와 같이, 접속부(38)로 접속된 복수의 양극(14) 중 하나의 양극(14)을 대전 방지용 도전부(36)에 접속부(38)로 접속해도 된다. 보조 전극(22)에 대해서도 마찬가지이다.
도 4에 도시한 바와 같이, 접속부(38)로 접속된 복수의 보조 전극(22) 중 하나의 보조 전극(22)을 대전 방지용 도전부(36)에 접속부(38)로 접속함과 함께, 접속부(38)로 접속된 복수의 양극(14) 중 하나의 양극(14)을, 접속부(38)로 접속된 복수의 보조 전극(22) 중 하나의 보조 전극(22)에 접속부(38)로 접속해도 된다.
양극(14)과 보조 전극(22)을 접속부(38)로 접속할 때는, 접속부(38)가 디바이스 형성 영역(DA)의 외측을 우회하도록 양극(14)과 보조 전극(22)을 접속부(38)로 접속하는 것이 바람직하다. 이 경우, 후술하는 바와 같이, 디바이스 형성 영역(DA)마다 지지 기판(34)을 개편화했을 때, 양극(14)과 보조 전극(22)을 접속하는 접속부(38)도 절단되어, 양극(14)과 보조 전극(22)과의 절연성이 확보되기 때문이다.
전극 구비 기판(32)을 사용해서 유기 EL 디바이스(10)를 제조하는 방법이 갖는 공정을 설명한다. 유기 EL 디바이스(10)를 제조하는 방법은, 전극 구비 기판(32) 상에, 발광층(16)을 형성하는 공정(발광층 형성 공정 S1) 및 음극(18)을 형성하는 공정(음극 형성 공정 S2)을 구비한다.
본 실시 형태에서는, 도 5에 개념적으로 도시한 바와 같이, 발광층(유기 기능층) 형성 공정 S1 및 음극(제2 전극) 형성 공정 S2를, 롤 투 롤 방식을 채용해서 실시한다. 구체적으로는, 조출부(40A)에 롤 형상의 전극 구비 기판(32)을 세트하여, 조출부(40A)로부터 전극 구비 기판(32)을 조출하고, 반송 롤(R)로, 전극 구비 기판(32)을 권취부(40B)를 향해서 반송하면서, 발광층 형성 공정 S1 및 음극 형성 공정 S2를 순서대로 실시한다. 그 후, 음극 형성 공정 S2를 거친 전극 구비 기판(32)을, 권취부(40B)에서 롤 형상으로 권취한다. 조출부(40A), 권취부(40B) 및 반송 롤(R)은, 전극 구비 기판(32)의 반송 기구의 일부를 구성하고 있다. 반송 기구는, 그 외, 텐션 조정 기구 등 공지된 구성 요소를 구비할 수 있다.
조출부(40A)에 세트되는 롤 형상의 전극 구비 기판(32)에는, 양극(14), 보조 전극(22) 등을 보호하기 위해서, 전극 구비 기판(32)에 보호 필름이 접합되어 있어도 된다. 이 경우, 조출부(40A)로부터 전극 구비 기판(32)이 조출된 후, 발광층 형성 공정 S1을 실시할 때까지의 사이에, 보호 필름을 박리하는 박리 공정을 실시하면 된다.
전극 구비 기판(32)을 반송하는 반송 롤(R)은, 도전성을 갖고 있다. 예를 들어, 반송 롤(R)은, 도전성 부재로 구성되어 있으면 된다. 반송 롤(R)은, 도 6에 도시한 바와 같이, 접지되어 있고, 테두리부(34b) 및 테두리부(34c)에 각각 형성된 대전 방지용 도전부(36)에 접하도록 배치되어 있다. 이에 의해, 대전 방지용 도전부(36)가 반송 롤(R)을 통해서 접지된다. 도 6에서는, 반송 롤(R)의 접지 상태를 모식적으로 도시하고 있지만, 예를 들어 반송 롤(R)의 회전축(도시하지 않음)을 접지함으로써, 반송 롤(R)의 회전을 방해하지 않고, 반송 롤(R)을 접지 가능하다.
테두리부(34b) 및 테두리부(34c)에 각각 형성된 대전 방지용 도전부(36)에 대하여 하나의 반송 롤(R)을 배치하는 형태에서는, 디바이스 형성 영역(DA) 상의 요소(예를 들어, 양극(14), 양극(14) 상에 형성되는 발광층 등)와 반송 롤(R)이 접촉하는 것을 피하기 위해서, 반송 롤(R)의 롤 표면에 있어서, 대전 방지용 도전부(36)와 접하는 영역 이외의 영역(도 6에서는, 지지 기판(34)의 폭 방향에 있어서 2개의 대전 방지용 도전부(36) 사이의 영역)은, 오목 형상으로 형성되어 있으면 된다.
발광층 형성 공정 S1 중 및 발광층 형성 공정 S1 이후의 공정에서도, 대전 방지용 도전부(36)에 반송 롤(R)을 접촉시켜서, 대전 방지용 도전부(36)를, 반송 롤(R)을 통해서 접지하는 점은 마찬가지이다.
도 5에서는, 편의적으로 4개의 반송 롤(R)을 나타내고 있지만, 반송 롤(R)의 수는, 도 5에 도시한 수에 한정되지 않는다. 도 2에 도시한 바와 같이, 지지 기판(34)의 연장 방향을 따라, 대전 방지용 도전부(36)가 이산적으로 배치되어 있는 형태에서는, 예를 들어 전극 구비 기판(32)의 반송 과정에 있어서, 각 대전 방지용 도전부(36)가 항상 반송 롤(R)에 접촉하도록, 전극 구비 기판(32)의 반송 경로 상에 있어서, 복수의 반송 롤(R)은 배치될 수 있다.
도 6에서는, 지지 기판(34)의 폭 방향에 있어서 배치되어 있는 2개의 대전 방지용 도전부(36)에 대하여 하나의 반송 롤(R)이 배치되어 있다. 그러나, 도 10의 (a)부 및 (b)부에 도시한 바와 같이, 지지 기판(34)의 폭 방향에 있어서 배치되어 있는 2개의 대전 방지용 도전부(36) 각각에 대응해서 독립된 반송 롤(R)을 배치해도 된다. 이 경우, 도 10에 도시한 바와 같이, 독립된 반송 롤(R) 각각이 접지되어 있으면 된다.
도 10은 지지 기판(34)의 폭 방향에 있어서 배치되어 있는 2개의 대전 방지용 도전부(36) 각각에 대응해서 독립된 반송 롤(R)이 배치된 도면으로, (a)부는, 반송 롤(R)과는 다른 하나의 반송 롤(R1)이, 지지 기판(34)의 표면(34a)과 반대측 면에 추가로 배치된 상태를 나타내고 있고, (b)부는, 반송 롤(R)과는 다른 2개의 반송 롤(R1)이, 지지 기판(34)의 표면(34a)과 반대측 면에 추가로 배치된 상태를 나타내고 있다. 도 10에서는, 도 6과 마찬가지로, 반송 롤(R)의 회전축의 도시는 생략되어 있고, 반송 롤(R)의 접지 상태를 모식적으로 도시하고 있다. 반송 롤(R1)에 대해서도 마찬가지이다.
예를 들어, 2개의 대전 방지용 도전부(36) 각각에 대응해서 독립된 반송 롤(R)을 배치한 경우, 지지 기판(34)의 디바이스 형성 영역(DA) 상에 반송 롤(R) 혹은 반송 롤(R)의 축이 없어지므로, 지지 기판(34)의 반송 경로에 있어서 반송 롤(R)을 배치한 개소에 있어서도, 각 공정에서의 프로세스를 행하는 것이 가능하여, 바람직하다. 또한, 대전 방지용 도전부(36)와 반송 롤(R)의 설치를 확실하게 하기 위해서, 반송 롤(R)과는 다른 반송 롤(R1)로 대전 방지용 도전부(36)를 닙하도록 반송하는 것도 바람직하다. 도 10의 (a)부에 도시한 바와 같이, 지지 기판(34)에 대하여 하나의 반송 롤(R1)을 배치해도 되고, 도 10의 (b)부에 도시한 바와 같이, 지지 기판(34)에 대하여 독립된 2개의 반송 롤(R1)을 배치해도 된다. 반송 롤(R1)은 접지되어 있어도 된다.
이하, 발광층 형성 공정 S1 및 음극 형성 공정 S2를 상세히 설명한다.
[발광층 형성 공정]
발광층 형성 공정 S1에서는, 전극 구비 기판(32)을 반송하면서, 도 7에 도시한 바와 같이, 발광층(16)을, 복수의 디바이스 형성 영역(DA)에 형성한다. 발광층 형성 공정 S1에서는, 복수의 디바이스 형성 영역에 대해서 각각, 발광층(16)을 형성한다. 발광층(16)은, 예를 들어 도포법을 이용해서 형성될 수 있다. 도포법의 예는, 양극(14)의 설명에서 든 예와 마찬가지로 할 수 있다. 발광층(16)은, 드라이 성막법으로 형성되어도 된다. 드라이 성막법으로서는, 예를 들어 진공 증착법, 스퍼터링법 등을 들 수 있다. 발광층(16)은, 각 디바이스 형성 영역(DA)의 내측의 양극(14) 및 보조 전극(22)에 대한 설계 영역(제조해야 할 유기 EL 디바이스(10)에서 설계되어 있는 영역)에 형성되어 있으면 된다. 발광층 형성 공정 S1에서는, 복수의 디바이스 형성 영역열 각각에 대해서 스트라이프 형상의 발광층(16)을 형성해도 된다. 그 경우, 발광 영역 이외의 부분은 제거해도 된다.
[음극 형성 공정]
음극 형성 공정 S2에서는, 발광층(16) 상에 음극(18)을 형성한다. 음극 형성 공정 S2의 일례에 대해서 구체적으로 설명한다.
먼저, 전극 구비 기판(32)을 반송하면서, 도 8에 도시한 바와 같이, 전극 구비 기판(32)의 연장 방향(길이 방향)에 있어서, 복수의 디바이스 형성 영역(DA)에 걸쳐서 음극용 도전층(42)을 스트라이프 형상으로 형성한다(음극용 도전층 형성 공정).
음극용 도전층(42)의 형성 방법으로서, 예를 들어 진공 증착법, 스퍼터법, 이온 플레이팅법, CVD법 등의 드라이 성막, 도금법, 도포법 등을 들 수 있다. 도포법으로서는, 예를 들어 잉크젯 인쇄법을 들 수 있지만, 음극용 도전층(42)을 형성 가능한 도포법이면, 다른 공지된 도포법이어도 된다. 잉크젯 인쇄법 이외의 공지된 도포법으로서는, 예를 들어 마이크로 그라비아 코트법, 그라비아 코트법, 바 코트법, 롤 코트법, 와이어 바 코트법, 스프레이 코트법, 스크린 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 노즐 프린트법 등을 들 수 있다. 성막 후 바로 도전성이 발현되기 쉬운 관점에서는, 드라이 성막법이 바람직하고, 발광층(16)에 대한 대미지를 억제할 수 있는 관점에서는 진공 증착법이 바람직하다.
본 실시 형태에서는, 지지 기판(34)의 폭 방향에 마련된 2개의 대전 방지용 도전부(36) 사이의 거리보다 넓은 폭을 갖는 음극용 도전층(42)을, 음극용 도전층(42)이 대전 방지용 도전부(36)의 적어도 일부 상에도 접하도록 형성한다. 음극용 도전층(42)은, 접속부(38)에 접하도록 형성되어도 된다. 이에 의해, 음극용 도전층(42)과 대전 방지용 도전부(36)가 전기적으로 접속된다. 따라서, 음극용 도전층(42)이 형성된 전극 구비 기판(32)은, 전극 구비 기판(32)과, 전극 구비 기판(32)의 양극(14) 상에 마련되는 유기 기능층인 발광층(16)과, 발광층(16) 상에 마련되어 있고, 대전 방지용 도전부(36)에 전기적으로 접속된 음극용 도전층(42)을 갖는 적층 기판(44)이다. 음극용 도전층 형성 공정 이후의 공정은, 적층 기판(44)을 사용한 유기 EL 디바이스(10)의 제조 공정에 대응한다.
도 8에서는, 음극용 도전층(42)으로부터 대전 방지용 도전부(36)의 일부가 노출되도록 음극용 도전층(42)을 형성하고 있는 예를 나타내고 있다. 단, 대전 방지용 도전부(36)의 전체를 덮도록, 음극용 도전층(42)을 형성해도 된다. 음극용 도전층(42)은, 대전 방지용 도전부(36) 상에 배치되어 있지 않아도 된다. 이 경우에도, 예를 들어 복수의 디바이스 형성 영역(DA)에 걸쳐서 음극용 도전층(42)을 스트라이프 형상으로 형성하고, 발광층(16)에 덮여 있지 않은 접속부(38) 상에 음극용 도전층(42)이 배치되어 있으면, 음극용 도전층(42)과 대전 방지용 도전부(36)는 전기적으로 접속된다.
음극용 도전층(42)은, 각 디바이스 형성 영역(DA)의 내측의 양극(14) 및 보조 전극(22)에 대한 설계 영역에 형성되어 있으면 된다. 예를 들어, 음극용 도전층(42)은, 디바이스 형성 영역(DA)에 있어서, 발광층(16)을 덮고 또한 보조 전극(22) 상에 위치하도록 형성되어 있으면 된다. 따라서, 예를 들어 디바이스 형성 영역열마다, 스트라이프 형상의 음극용 도전층(42)이 형성되어도 된다.
계속해서, 도 9에 도시한 바와 같이, 음극용 도전층(42)을 패터닝한다(패터닝 공정). 이 패터닝 공정을 실시함으로써, 음극(18)을 얻는다. 도 9에 나타낸 형태에서는, 음극용 도전층(42)에, 음극용 도전층(42)을 관통하고 있고, 지지 기판(34)의 연장 방향으로 연장하는 구멍부(42a)를 형성하고, 음극용 도전층(42)을, 음극(18)과, 벽부(30)로 분리하고 있다. 따라서, 구멍부(42a)가 도 1에 있어서의 음극(18)과 벽부(30) 사이의 간극이다. 이러한 구멍부(42a)의 형성에 의해 음극용 도전층(42)을 패터닝하는 형태에서는, 패터닝 공정이 종료된 시점에 있어서, 음극(18) 및 벽부(30)도, 스트라이프 형상을 나타낸다.
구멍부(42a)의 형성 방법은, 한정되지 않지만, 예를 들어 레이저 가공 기술을 사용한 방법을 들 수 있다. 구멍부(42a)는, 음극(18)과 양극(14)을 절연 분리하도록 형성되어 있으면 된다. 패터닝 공정에서의 패터닝은, 도 9에 나타낸 형태에 한정되지 않고, 유기 EL 디바이스(10)에서 요구되고 있는 음극(18)의 형상에 따라서 실시되어 있으면 된다.
음극 형성 공정 S2를 거친 전극 구비 기판(32)에는, 디바이스 형성 영역(DA)마다, 도 1에 도시한 유기 EL 디바이스(10)가 형성되어 있다. 따라서, 유기 EL 디바이스(10)의 제조 방법은, 음극 형성 공정 S2를 거친 전극 구비 기판(32)을 디바이스 형성 영역(DA)마다 개편화하고, 제품 사이즈의 유기 EL 디바이스(10)를 얻는 개편화 공정을 구비해도 된다. 이 개편화 공정에서는, 음극 형성 공정 S2 후에, 전극 구비 기판(32)을 연속 반송하면서, 디바이스 형성 영역(DA)을 절단함으로써 실시할 수 있다. 혹은, 권취부(40B)에서 전극 구비 기판(32)을 일단 롤 형상으로 권취한 후, 그 롤 형상의 전극 구비 기판(32)을 다른 조출부에 세트하고, 전극 구비 기판(32)을 다시 조출하여 연속 반송하면서 디바이스 형성 영역(DA)을 절단함으로써 실시해도 된다. 개편화 공정에서의 전극 구비 기판(32)의 반송 방법도, 접합 공정 S3까지의 반송 방법과 마찬가지인 것이 바람직하다. 즉, 대전 방지용 도전부(36)를 반송 롤(R)로 접지하면서, 전극 구비 기판(32)을 반송하는 것이 바람직하다.
밀봉 부재를 구비하는 유기 EL 디바이스(10)를 제조하는 경우, 음극 형성 공정 S2 후의 전극 구비 기판(32)에 밀봉 부재를 접합하는 공정(이하, 「접합 공정」이라고 칭한다)을 더 구비하면 된다. 접합 공정에서는, 음극 형성 공정 S2를 거친 전극 구비 기판(32)을, 그의 연장 방향으로 반송하면서, 복수의 디바이스 형성 영역열 각각에 대해서 긴 밀봉 부재를, 전극 구비 기판(32)에 연속적으로 접합한다. 혹은, 미리 개편화된 밀봉 부재를 전극 구비 기판(32)에 연속적으로 접합한다. 유기 EL 디바이스(10)의 제조 방법이 상기 개편화 공정을 구비하는 형태에서는, 통상, 접합 공정은, 개편화 공정 전에 실시될 수 있다.
이어서, 전극 구비 기판(32)을 사용해서 유기 EL 디바이스(10)를 제조하는 방법의 작용 효과를 설명한다.
전극 구비 기판(32)이 갖고 있고 가요성 기판(12)이 되어야 할 지지 기판(34)의 표면(34a) 상에는, 도 2에 도시한 바와 같이, 대전 방지용 도전부(36)가 형성되어 있다. 도 6에 도시한 바와 같이, 전극 구비 기판(32)을 반송할 때, 도전성을 갖고 또한 접지된 반송 롤(R)을, 대전 방지용 도전부(36)에 접촉시킴으로써, 대전 방지용 도전부(36)가 접지된다. 양극(14) 및 보조 전극(22)은, 대전 방지용 도전부(36)에 전기적으로 접속되어 있으므로, 양극(14) 및 보조 전극(22)도 대전 방지용 도전부(36) 및 반송 롤(R)을 통해서 접지된다.
가령, 전극 구비 기판이 대전 방지용 도전부를 구비하지 않는 경우, 전극 구비 기판의 반송 과정에 있어서, 반송 롤에 접촉하거나, 이격되거나 할 때, 반송 롤과 전극 구비 기판 사이에 정전기가 생기는 경우가 있다. 전술한 바와 같이, 전극 구비 기판에 보호 시트가 접합되어 있고, 전극 구비 기판으로부터 보호 시트를 박리할 때도 그들 사이에 정전기가 생기는 경우가 있다. 이러한 정전기에 의해, 전극 구비 기판이 대전하면, 공중의 파티클이 끌어당겨져서, 유기 디바이스 중에 결함이 생기거나, 정전기에 의해, 전극 구비 기판 및 전극 구비 기판 상에 구성되는 층 등이 파괴되어, 유기 EL 디바이스 중에 결함이 생기거나 할 우려가 있다. 이러한 결함이 생기면, 유기 EL 디바이스의 제조 수율이 저하된다.
이에 반해, 대전 방지용 도전부(36)를 구비한 전극 구비 기판(32)을 사용하면, 양극(14) 및 보조 전극(22)을, 대전 방지용 도전부(36)를 통해서 접지할 수 있는 점에서, 제조 과정 중의 전극 구비 기판(32)이 제전된다. 따라서, 유기 EL 디바이스(10)의 제조 과정에 있어서의 정전기에 기인하는 전술한 결함이 생기기 어려우므로, 높은 제조 수율을 실현 가능하다.
전극 구비 기판(32)의 제전을 행하는 방법으로서는, 예를 들어 이오나이저를 사용하는 방법, 제전 끈(브러시)을 사용하는 방법 등도 생각된다. 그러나, 이오나이저는 예를 들어 진공 하 및 질소 분위기 하 등에서는 제전 효과가 낮은 등, 제전 효과가 주위 환경에 의존하기 쉽고, 대기 하에서는 오존이 발생한다는 문제도 있다. 제전 끈(브러시)을 사용하는 경우에는, 제전 끈(브러시)으로부터 파티클이 발생하여, 유기 EL 디바이스(10)에 결함이 생길 우려가 있다.
이에 대해, 상기 유기 EL 디바이스(10)의 제조 방법에서는, 지지 기판(34)의 표면(34a)에 대전 방지용 도전부(36)를 마련하고, 그들을 접지함으로써, 전극 구비 기판(32)의 제전을 행하고 있다. 그 때문에, 주위 환경에 영향을 받지 않고 또한 오존 등도 발생시키지 않고 효율적으로 전극 구비 기판(32)의 제전을 행할 수 있다. 또한, 대전 방지용 도전부(36)를, 전극 구비 기판(32)을 반송하기 위한 반송 롤(R)을 사용해서 접지하고 있다. 그 때문에, 파티클이 생길 우려도 없으므로, 파티클에 기인하는 결함도 방지할 수 있다. 그 결과, 높은 제조 수율을 실현 가능하다.
대전 방지용 도전부(36)는, 양극(14)과 마찬가지로, 지지 기판(34)의 표면(34a) 상에 배치되어 있으므로, 정전기의 발생을 효율적으로 억제할 수 있다. 그 때문에, 높은 제조 수율을 실현하기 쉽다. 지지 기판(34)에 있어서, 대전 방지용 도전부(36)가 양극(14)과 동일한 표면(34a)에 형성되어 있기 때문에, 양극(14)을 형성할 때, 대전 방지용 도전부(36)를 함께 형성 가능하다. 그 때문에, 전극 구비 기판(32)을 제조하기 쉽다.
대전 방지용 도전부(36)는, 디바이스 형성 영역(DA)의 외측에 형성되어 있다. 따라서, 대전 방지용 도전부(36)를 접지할 때 등, 대전 방지용 도전부(36)에 흠집 등이 생겨도, 유기 EL 디바이스(10)의 성능에 영향이 생기지 않는다.
도 8에 도시한 바와 같이, 음극용 도전층(42)을 대전 방지용 도전부(36) 상에 배치하도록, 음극용 도전층(42)을 형성하는 형태에서는, 음극용 도전층(42)도 대전 방지용 도전부(36) 및 반송 롤(R)을 통해서 접지된다. 그 때문에, 유기 기능층인 발광층(16)을 통해서 음극용 도전층(42)이 전극 구비 기판(32) 상에 적층되어 구성되는 적층 기판에 있어서도 대전이 생기지 않는다. 그 결과, 음극용 도전층 형성 공정 이후에 있어서도, 대전에 기인한 결함이 생기기 어려워, 유기 EL 디바이스(10)의 제조 수율 저하를 억제할 수 있다.
본 발명은, 예시한 여러 실시 형태 및 변형예에 한정되는 것이 아니라, 특허 청구 범위에 의해 나타나고, 특허 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
상기 실시 형태에서는, 양극 및 음극 사이에 배치되는 유기 기능층이 발광층인 경우를 설명했다. 유기 기능층은 양극 및 음극에 인가된 전력(예를 들어 전압)에 따라, 전하의 이동 및 전하의 재결합 등의 유기 EL 디바이스의 발광에 기여하는 기능부이면 된다. 따라서, 유기 기능층은, 발광층 외에, 여러 기능층을 포함해도 된다. 예를 들어, 양극과 발광층 사이에 배치되는 기능층으로서, 정공 주입층, 정공 수송층 등을 들 수 있다. 발광층과 음극 사이에 배치되는 기능층으로서, 전자 수송층, 전자 주입층 등을 들 수 있다.
유기 기능층의 구성예로서는, 다음과 같은 구성을 들 수 있다. 하기 구성예에서는, 설명을 위해서 양극 및 음극도 기재하고 있다.
(a) (양극)/발광층/(음극)
(b) (양극)/정공 주입층/발광층/(음극)
(c) (양극)/정공 주입층/발광층/전자 주입층/(음극)
(d) (양극)/정공 주입층/발광층/전자 수송층/전자 주입층/(음극)
(e) (양극)/정공 주입층/정공 수송층/발광층/(음극)
(f) (양극)/정공 주입층/정공 수송층/발광층/전자 주입층/(음극)
(g) (양극)/정공 주입층/정공 수송층/발광층/전자 수송층/전자 주입층/(음극)
(h) (양극)/발광층/전자 주입층/(음극)
(i) (양극)/발광층/전자 수송층/전자 주입층/(음극)
기호 「/」는, 기호 「/」를 사이에 둔 각 층이 인접해서 적층되어 있는 것을 나타낸다. 상기 구성예 (a)의 구성이, 도 1에 도시한 구성에 대응한다.
정공 주입층은 양극으로부터 발광층에 대한 정공 주입 효율을 개선하는 기능을 갖는 기능층이다. 정공 주입층의 두께는, 전기적인 특성이나 성막의 용이성 등을 감안해서 적절히 설정된다. 정공 주입층의 두께는, 예를 들어 1㎚ 내지 1㎛이고, 바람직하게는 2㎚ 내지 500㎚이고, 더욱 바람직하게는 5㎚ 내지 200㎚이다.
정공 주입층의 재료에는, 공지된 정공 주입 재료가 사용될 수 있다. 정공 주입 재료로서는, 예를 들어 산화바나듐, 산화몰리브덴, 산화루테늄 및 산화 알루미늄 등의 산화물, 페닐아민 화합물, 스타버스트형 아민 화합물, 프탈로시아닌 화합물, 아몰퍼스 카본, 폴리아닐린 및 폴리에틸렌디옥시티오펜(PEDOT) 등의 폴리티오펜 유도체를 들 수 있다.
정공 수송층은, 양극, 정공 주입층 또는 정공 수송층 중 양극에 의해 가까운 부분으로부터 발광층에 대한 정공 주입 효율을 개선하는 기능을 갖는 기능층이다. 정공 수송층의 두께는, 전기적인 특성이나 성막의 용이성 등을 감안해서 적절히 설정된다. 정공 수송층의 두께는, 예를 들어 1㎚ 내지 1㎛이고, 바람직하게는 2㎚ 내지 500㎚이고, 더욱 바람직하게는 5㎚ 내지 200㎚이다.
정공 수송층의 재료에는, 공지된 정공 수송 재료가 사용될 수 있다. 정공 수송층의 재료로서는, 예를 들어 폴리비닐카르바졸 혹은 그의 유도체, 폴리실란 혹은 그의 유도체, 측쇄 혹은 주쇄에 방향족 아민을 갖는 폴리실록산 혹은 그의 유도체, 피라졸린 혹은 그의 유도체, 아릴아민 혹은 그의 유도체, 스틸벤 혹은 그의 유도체, 트리페닐디아민 혹은 그의 유도체, 폴리아닐린 혹은 그의 유도체, 폴리티오펜 혹은 그의 유도체, 폴리아릴아민 혹은 그의 유도체, 폴리피롤 혹은 그의 유도체, 폴리(p-페닐렌비닐렌) 혹은 그의 유도체, 또는 폴리(2,5-티에닐렌비닐렌) 혹은 그의 유도체 등을 들 수 있다. 정공 수송층의 재료로서는, 예를 들어 일본특허공개 제2012-144722호 공보에 개시되어 있는 정공 수송층 재료도 들 수 있다.
전자 수송층은, 음극, 전자 주입층 또는 전자 수송층 중 음극에 의해 가까운 부분으로부터 발광층에 대한 전자 주입 효율을 개선하는 기능을 갖는 기능층이다. 전자 수송층의 두께는, 전기적인 특성이나 성막의 용이성 등을 감안해서 적절히 설정된다. 전자 수송층의 두께는, 예를 들어 1㎚ 내지 1㎛이고, 바람직하게는 2㎚ 내지 500㎚이고, 더욱 바람직하게는 5㎚ 내지 200㎚이다.
전자 수송층을 구성하는 전자 수송 재료에는, 공지된 재료가 사용될 수 있다. 전자 수송층을 구성하는 전자 수송 재료로서는, 옥사디아졸 유도체, 안트라퀴노디메탄 혹은 그의 유도체, 벤조퀴논 혹은 그의 유도체, 나프토퀴논 혹은 그의 유도체, 안트라퀴논 혹은 그의 유도체, 테트라시아노안트라퀴노디메탄 혹은 그의 유도체, 플루오레논 유도체, 디페닐디시아노에틸렌 혹은 그의 유도체, 디페노퀴논 유도체 또는 8-히드록시퀴놀린 혹은 그의 유도체의 금속 착체, 폴리퀴놀린 혹은 그의 유도체, 폴리퀴녹살린 혹은 그의 유도체, 폴리플루오렌 혹은 그의 유도체 등을 들 수 있다.
전자 주입층은, 음극으로부터 발광층에 대한 전자 주입 효율을 개선하는 기능을 갖는 기능층이다. 전자 주입층의 두께는, 사용하는 재료에 따라 최적값이 다르며, 전기적인 특성이나 성막의 용이성 등을 감안해서 적절히 설정된다. 전자 주입층의 두께는, 예를 들어 1㎚ 내지 1㎛이다.
전자 주입층의 재료에는, 공지된 전자 주입 재료가 사용될 수 있다. 전자 주입층의 재료로서는, 예를 들어 알칼리 금속, 알칼리 토류 금속, 알칼리 금속 및 알칼리 토류 금속 중 1종류 이상을 포함하는 합금, 알칼리 금속 혹은 알칼리 토류 금속의 산화물, 할로겐화물, 탄산염, 또는 이들 물질의 혼합물 등을 들 수 있다. 이 외에 종래 알려진 전자 수송성의 유기 재료와, 알칼리 금속의 유기 금속 착체를 혼합한 층을 전자 주입층으로서 이용할 수 있다.
정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층의 형성 방법으로서는, 예를 들어 진공 증착법, 스퍼터법, 이온 플레이팅법, CVD법 등의 드라이 성막, 도금법, 도포법 등을 들 수 있다. 도포법으로서는, 예를 들어 잉크젯 인쇄법을 들 수 있지만, 각 층을 형성 가능한 도포법이면, 다른 공지된 도포법이어도 된다. 잉크젯 인쇄법 이외의 공지된 도포법으로서는, 예를 들어 마이크로 그라비아 코트법, 그라비아 코트법, 바 코트법, 롤 코트법, 와이어 바 코트법, 스프레이 코트법, 스크린 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 노즐 프린트법 등을 들 수 있다.
상기한 바와 같이 정공 수송층 및 전자 수송층은 유기 재료를 포함하는 유기층일 수 있다. 정공 주입층 및 전자 주입층은, 무기층으로서 구성되어도 되고, 유기 재료를 포함하는 유기층으로서 구성되어도 된다.
제1 전극으로서 양극을 예시하고, 제2 전극으로서 음극을 예시했지만, 제1 전극이 음극이며, 제2 전극이 양극이어도 된다. 즉, 음극이 지지 기판(가요성 기판)측에 배치되어 있어도 된다.
지지 기판의 폭 방향에 있어서, 대전 방지용 도전부의 수는 2개로 제한하지 않는다. 즉, 지지 기판의 폭 방향에 있어서의 양 테두리부 각각에 대전 방지용 도전부가 마련되어 있는 형태에 한정되지 않는다. 예를 들어, 지지 기판의 폭 방향에 있어서, 대전 방지용 도전부를 하나만 마련해도 되고, 3개 이상 마련해도 된다.
지지 기판의 폭 방향에 있어서의 대전 방지용 도전부의 수가 하나인 형태이며, 지지 기판 상에 복수의 제1 전극이 마련되어 있는 경우에는, 복수의 제1 전극을, 도전성을 갖는 접속부에서 서로 전기적으로 접속하면서, 적어도 하나의 제1 전극을 대전 방지용 도전부에 접속하면 된다. 각 제1 전극에 대응해서 보조 전극이 마련되어 있는 경우에는, 복수의 제1 전극 및 복수의 보조 전극을, 도전성을 갖는 접속부에서 서로 전기적으로 접속하면서, 적어도 하나의 제1 전극을 또는 보조 전극을 대전 방지용 도전부에 접속하면 된다.
지지 기판의 폭 방향에 있어서의 대전 방지용 도전부의 수가 3개 이상인 형태에서는, 예를 들어 지지 기판의 폭 방향에 있어서 양 테두리부와 함께, 그들 사이에 대전 방지용 도전부를 마련하면 된다. 예를 들어, 지지 기판의 폭 방향에 있어서, 3개 이상의 디바이스 형성 영역열을 설정하는 경우 등, 인접하는 디바이스 형성 영역열 사이에 대전 방지용 도전부를 설정해도 된다.
상기 실시 형태에서는, 전극 구비 기판 상에, 유기 기능층과, 대전 방지용 도전부에 전기적으로 접속된 도전층이 순서대로 적층된 적층 기판으로서, 상기 도전층이 음극용 도전층인 경우를 예시했다. 그러나, 전극 구비 기판 상에 적층되어 있고 대전 방지용 도전부에 전기적으로 접속되는 도전층으로서는, 음극용 도전층에 한정되지 않는다. 예를 들어, 유기 EL 디바이스가 전자 주입층을 구비하는 경우, 유기 EL 디바이스의 제조 과정에 있어서, 전자 주입층을 형성할 때, 전자 주입층이 되어야 할 도전층도 대전 방지용 도전부 상에 배치해도 된다. 이에 의해, 상기 실시 형태에서 음극용 도전층을 대전 방지용 도전부 상에 배치하고 있는 경우와 마찬가지 작용 효과를 갖는다. 여기에서는, 전자 주입층을 예로서 설명했지만, 유기 EL 디바이스의 제조 과정에 있어서, 양극 상에 도전층을 형성하는 경우에 대해서도 마찬가지로 할 수 있다. 단, 상기 도전층과, 양극과의 사이에 발광층과 같은 유기 기능층이 개재되어 있는 경우에 도전층을 대전 방지용 도전부에 전기적으로 접속하도록 형성하는 것이 유효하다.
지금까지의 설명에서는, 전극 구비 기판을 반송하기 위한 롤을 대전 방지용 도전부의 접지용 부재로 한 형태를 예시했다. 그러나, 대전 방지용 도전부의 접지용 부재는, 대전 방지용 도전부를 접지 가능하면 롤에 한정되지 않는다. 예를 들어, 접지된 도전성의 바, 등이어도 된다.
긴 지지 기판을 사용하면서, 롤 투 롤 방식으로 유기 EL 디바이스를 제조하는 예를 설명했다. 그러나, 제조해야 할 유기 EL 디바이스에 포함되는 크기의 지지 기판을 사용하여, 매엽 방식으로 유기 EL 디바이스를 제조해도 된다. 이 경우, 지지 기판(즉, 유기 EL 디바이스가 갖는 기판)은 가요성을 갖지 않아도 된다.
상기 실시 형태에서는, 유기 디바이스의 일례인 유기 EL 디바이스에 대해서 설명했지만, 본 발명은, 유기 EL 디바이스 외에, 유기 박막 트랜지스터, 유기 포토디텍터, 유기 센서, 유기 박막 태양 전지 등의 유기 디바이스에도 적용할 수 있다.
10 : 유기 EL 디바이스(유기 디바이스)
14 : 양극(제1 전극)
16 : 발광층(유기 기능층)
18 : 음극(제2 전극)
22 : 보조 전극
32 : 전극 구비 기판
34 : 지지 기판
34a : 표면
36 : 대전 방지용 도전부
42 : 음극용 도전층(도전층)
44 : 적층 기판
DA : 디바이스 형성 영역

Claims (9)

  1. 제1 전극과, 제2 전극과, 상기 제1 전극 및 제2 전극 사이에 마련되는 유기 기능층을 포함하는 유기 디바이스를 제조하기 위한 전극 구비 기판으로서,
    지지 기판과,
    상기 지지 기판의 표면 상에 있어서의 디바이스 형성 영역의 내측에 마련되는 상기 제1 전극과,
    상기 표면 상에 있어서의 상기 디바이스 형성 영역의 외측에 마련되어 있고, 상기 제1 전극과 전기적으로 접속되는 대전 방지용 도전부
    를 구비하는, 전극 구비 기판.
  2. 제1항에 있어서, 상기 디바이스 형성 영역의 내측에 있어서 상기 제1 전극과 이격해서 상기 표면 상에 배치되어 있고 상기 제2 전극과 전기적으로 접속되어야 할 보조 전극을 더 갖고,
    상기 보조 전극은 상기 대전 방지용 도전부에 전기적으로 접속되어 있는, 전극 구비 기판.
  3. 제1항 또는 제2항에 있어서, 상기 지지 기판은 일 방향으로 연장되어 있는 가요성 기판인, 전극 구비 기판.
  4. 제3항에 있어서, 상기 대전 방지용 도전부는 상기 지지 기판의 상기 일 방향으로 연장되어 있는, 전극 구비 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 지지 기판의 두께 방향으로부터 본 경우, 상기 제1 전극과 상기 대전 방지용 도전부는 상기 지지 기판의 상기 표면 상에 있어서의 다른 영역에 형성되어 있는, 전극 구비 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 지지 기판의 두께 방향으로부터 본 경우, 상기 제1 전극과 상기 대전 방지용 도전부는 서로 겹쳐 있는 부분을 갖지 않는, 전극 구비 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 전극 구비 기판과,
    상기 전극 구비 기판의 상기 제1 전극 상에 마련되는 상기 유기 기능층과,
    상기 유기 기능층 상에 마련되어 있고, 상기 대전 방지용 도전부에 전기적으로 접속되어 있는 도전층
    을 구비하는, 적층 기판.
  8. 제1항 내지 제6항 중 어느 한 항에 기재된 전극 구비 기판, 유기 기능층 및 제2 전극을 갖는 유기 디바이스를 제조하는 방법으로서,
    상기 전극 구비 기판을 반송하면서, 상기 전극 구비 기판의 상기 제1 전극 상에 상기 유기 기능층을 형성하는 공정과,
    상기 전극 구비 기판을 반송하면서 상기 유기 기능층 상에 상기 제2 전극을 형성하는 공정
    을 구비하고,
    상기 대전 방지용 도전부를 접지하면서, 상기 전극 구비 기판을 반송하는,
    유기 디바이스의 제조 방법.
  9. 제8항에 있어서, 상기 전극 구비 기판의 상기 대전 방지용 도전부에, 도전성을 가짐과 함께, 접지되어 있는 롤을 접촉시킴으로써, 상기 대전 방지용 도전부를 접지하는, 유기 디바이스의 제조 방법.
KR1020197033784A 2017-04-26 2018-04-20 전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법 KR20200002917A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-087392 2017-04-26
JP2017087392A JP6375016B1 (ja) 2017-04-26 2017-04-26 電極付き基板、積層基板及び有機デバイスの製造方法
PCT/JP2018/016323 WO2018198979A1 (ja) 2017-04-26 2018-04-20 電極付き基板、積層基板及び有機デバイスの製造方法

Publications (1)

Publication Number Publication Date
KR20200002917A true KR20200002917A (ko) 2020-01-08

Family

ID=63165981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033784A KR20200002917A (ko) 2017-04-26 2018-04-20 전극 구비 기판, 적층 기판 및 유기 디바이스의 제조 방법

Country Status (6)

Country Link
US (1) US11121350B2 (ko)
EP (1) EP3618571A4 (ko)
JP (1) JP6375016B1 (ko)
KR (1) KR20200002917A (ko)
CN (1) CN110574492A (ko)
WO (1) WO2018198979A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021002454A (ja) * 2019-06-20 2021-01-07 住友化学株式会社 電子デバイスの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216072A (ja) 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852480A (en) 1994-03-30 1998-12-22 Nec Corporation LCD panel having a plurality of shunt buses
JP2713211B2 (ja) 1994-03-30 1998-02-16 日本電気株式会社 液晶表示パネル
JP3288880B2 (ja) 1995-02-10 2002-06-04 株式会社日立製作所 画像表示素子基板の製造方法及びその装置
JPH1062735A (ja) * 1996-08-23 1998-03-06 Seiko Epson Corp 液晶表示装置の製造方法及び液晶表示装置
KR100404997B1 (ko) 1999-03-11 2003-11-10 세이코 엡슨 가부시키가이샤 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
WO2001005194A1 (fr) * 1999-07-07 2001-01-18 Sony Corporation Procede et appareil de fabrication d'afficheur electroluminescent organique souple
JP2003133068A (ja) 2001-10-25 2003-05-09 Nec Corp 発光表示装置の製造方法およびそれを適用した発光表示装置の製造装置
JP4628154B2 (ja) 2005-03-22 2011-02-09 三井金属鉱業株式会社 フレキシブルプリント配線基板、および半導体装置
JP2006278213A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 電子デバイス用基板、電子デバイス、電子デバイスの製造方法および電子機器
JP5055711B2 (ja) * 2005-04-14 2012-10-24 コニカミノルタホールディングス株式会社 有機ｅｌ素子の製造方法、有機ｅｌ素子
US20090091245A1 (en) * 2005-05-04 2009-04-09 Otb Group B.V. Method for manufacturing an oled, an intermediate product for manufacturing an oled, as well as an oled
JP4793075B2 (ja) 2006-04-21 2011-10-12 パナソニック電工株式会社 照明装置
JP4862578B2 (ja) 2006-09-19 2012-01-25 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンスパネルの製造方法
WO2008102867A1 (ja) * 2007-02-22 2008-08-28 Konica Minolta Holdings, Inc. 有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス素子の製造方法
WO2010090087A1 (ja) * 2009-02-03 2010-08-12 コニカミノルタホールディングス株式会社 有機エレクトロニクス素子及びその製造方法
JP2011040336A (ja) * 2009-08-18 2011-02-24 Konica Minolta Holdings Inc 有機エレクトロニクスパネルの製造方法
WO2011070841A1 (ja) 2009-12-11 2011-06-16 コニカミノルタホールディングス株式会社 有機ｅｌ素子の製造方法
CN102714029B (zh) * 2010-01-20 2016-03-23 株式会社半导体能源研究所 显示装置的显示方法
JP5638599B2 (ja) * 2010-03-05 2014-12-10 パイオニア株式会社 有機ｅｌパネル及びその製造方法
KR20110111747A (ko) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JPWO2011136205A1 (ja) * 2010-04-28 2013-07-22 Ｎｅｃライティング株式会社 有機エレクトロルミネッセンス照明装置、およびその製造方法
TWI550054B (zh) 2010-12-21 2016-09-21 住友化學股份有限公司 組成物及嵌段型共聚物
WO2013042532A1 (ja) 2011-09-21 2013-03-28 コニカミノルタホールディングス株式会社 有機エレクトロルミネッセンスパネル及び有機エレクトロルミネッセンスパネルの製造方法
JP2014075253A (ja) 2012-10-04 2014-04-24 Nitto Denko Corp 有機エレクトロルミネッセンス装置の製造方法
CN104396344A (zh) 2012-10-29 2015-03-04 日东电工株式会社 使用了卷对卷方式的有机电致发光面板的制造方法
KR101522167B1 (ko) 2013-02-20 2015-05-21 주식회사 엘지화학 높은 재단 효율성으로 직사각형 단위체들을 제조하는 방법
WO2015016082A1 (ja) 2013-07-29 2015-02-05 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法、製造装置及び有機エレクトロルミネッセンス素子
JP2015215952A (ja) 2014-05-07 2015-12-03 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法、及び、有機エレクトロルミネッセンス素子
JP2016149223A (ja) 2015-02-10 2016-08-18 パイオニア株式会社 発光装置
JPWO2016136008A1 (ja) * 2015-02-24 2017-11-30 コニカミノルタ株式会社 有機発光素子
JP6648758B2 (ja) * 2015-05-07 2020-02-14 コニカミノルタ株式会社 薄膜電子デバイスの製造方法
JP6471623B2 (ja) 2015-06-18 2019-02-20 コニカミノルタ株式会社 成膜装置及び成膜方法
JP6053221B1 (ja) 2015-10-20 2016-12-27 住友化学株式会社 有機ｅｌ素子及びその製造方法
US20190198807A1 (en) 2017-12-25 2019-06-27 Industrial Technology Research Institute Barrier film and barrier structure including the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216072A (ja) 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法

Also Published As

Publication number Publication date
US20200144555A1 (en) 2020-05-07
CN110574492A (zh) 2019-12-13
JP2018185992A (ja) 2018-11-22
JP6375016B1 (ja) 2018-08-15
EP3618571A1 (en) 2020-03-04
WO2018198979A1 (ja) 2018-11-01
US11121350B2 (en) 2021-09-14
EP3618571A4 (en) 2021-01-20

Similar Documents

Publication Publication Date Title
US8624486B2 (en) Light-emitting device having organic elements connected in series
CN105917736B (zh) 发光装置及发光装置的制造方法
US11121350B2 (en) Electrode-attached substrate, laminated substrate, and organic device manufacturing method
WO2012070574A1 (ja) 発光装置及び発光装置の製造方法
US20200321562A1 (en) Method for manufacturing organic electronic device
US20200067028A1 (en) Manufacturing method for organic device
JP6393362B1 (ja) 有機デバイスの製造方法
US11108028B2 (en) Manufacturing method for organic electronic device
US20200388793A1 (en) Organic electronic device manufacturing method
US20200343480A1 (en) Method for manufacturing organic electronic device, and organic electronic device
US20200388786A1 (en) Electronic device manufacturing method
JP2017130408A (ja) 発光装置
WO2018131320A1 (ja) 有機デバイスの製造方法
US10991905B2 (en) Organic electroluminescent element
US20130020924A1 (en) Light-emitting device
JP2017212143A (ja) 有機電子デバイスの製造方法
JP6097369B1 (ja) パターンの製造方法
JP6781568B2 (ja) 有機電子デバイスの製造方法
US10510994B2 (en) Method for manufacturing organic device, and roll

Legal Events

Date Code Title Description
A201 Request for examination
WITB Written withdrawal of application