KR20190139921A - 절연막의 성막 방법, 절연막의 성막 장치 및 기판 처리 시스템 - Google Patents

절연막의 성막 방법, 절연막의 성막 장치 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20190139921A
KR20190139921A KR1020197032595A KR20197032595A KR20190139921A KR 20190139921 A KR20190139921 A KR 20190139921A KR 1020197032595 A KR1020197032595 A KR 1020197032595A KR 20197032595 A KR20197032595 A KR 20197032595A KR 20190139921 A KR20190139921 A KR 20190139921A
Authority
KR
South Korea
Prior art keywords
film
insulating film
coating
substrate
solvent
Prior art date
Application number
KR1020197032595A
Other languages
English (en)
Other versions
KR102595053B1 (ko
Inventor
마코토 무라마스
유스케 사이토
하사시 겐지마
히로유키 후지이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190139921A publication Critical patent/KR20190139921A/ko
Application granted granted Critical
Publication of KR102595053B1 publication Critical patent/KR102595053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/06—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation
    • B05D3/061—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation using U.V.
    • B05D3/065—After-treatment
    • B05D3/067—Curing or cross-linking the coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Robotics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

기판 상에 산화실리콘을 포함하는 절연막을 도포막으로서 형성함에 있어서, 양호한 막질이 얻어지는 기술을 제공하는 것이다. 폴리실라잔을 포함하는 도포액을 웨이퍼(W)에 도포하고, 도포액의 용매를 휘발시킨 후, 큐어 공정을 행하기 전에, 질소 분위기에서 상기 도포막에 자외선을 조사하고 있다. 이 때문에 폴리실라잔에 있어서의 가수분해되는 부위에서 미결합손이 생성되기 쉽다. 그 때문에 미리 가수분해되는 부위인 실리콘에 미결합손을 생성하고 있다는 점에서, 수산기의 생성 효율이 높아진다. 즉, 가수분해에 필요한 에너지가 저하된다는 점에서, 큐어 공정의 온도를 350℃로 하였을 때에도, 가수분해되지 않고 남는 부위가 적어진다. 이 결과 효율적으로 탈수 축합이 일어나므로, 가교율이 향상되어 치밀한(양질의 막질인) 절연막을 성막할 수 있다.

Description

절연막의 성막 방법, 절연막의 성막 장치 및 기판 처리 시스템
본 발명은 기판 상에 산화실리콘을 포함하는 도포막이며, 가교 반응으로부터 경화되는 절연막을 성막하는 기술에 관한 것이다.
반도체 장치의 제조 공정 중에는, 실리콘 산화막 등의 절연막을 성막하는 공정이 있으며, 절연막은, 예를 들어 플라스마 CVD나, 도포액의 도포에 의한 등의 방법에 의해 성막된다. 플라스마 CVD에 의해 성막된 절연막은 치밀하고 양질의 막이 얻어지는 이점이 있지만, 매립성이 나쁘다. 그 때문에 예를 들어 STI(쉘로우 트렌치 아이솔레이션)라고 불리는 좁은 홈에 절연물을 매립하는 경우에 적합하지 않아, 플라스마 CVD와, 에치 백을 반복하여 행하여, 서서히 간극이 생기지 않도록 매립해 갈 필요가 있는 등, 성막 프로세스가 번잡해지거나, 진공 처리를 행하기 위해 대규모의 장치가 필요하게 된다.
또한 예를 들어 스핀 코팅 등에 의해 반도체 웨이퍼(이하 「웨이퍼」라고 함)에 도포액을 도포하고, 도포막을 큐어하여 절연막을 성막하는 방법은, 매립성이 양호하며, STI 등 좁은 패턴에도 절연막을 충전하기 쉽다. 또한 상압 분위기에서 처리를 행할 수 있는 이점이 있지만, 막의 강도가 비교적 낮아진다고 하는 과제가 있다. 이 때문에 예를 들어 600℃ 내지 800℃에서 도포막을 열처리(큐어)하여 막의 강도를 높이고 있다.
그러나 패턴의 미세화에 수반하여, 제조되는 반도체 장치에 대한 열이력을 가능한 한 낮게 억제하자는 요청이 있어, 예를 들어 층간 절연막을 성막하는 경우, 구리(Cu) 배선의 마이그레이션, Cu의 확산 등의 관점에서 450℃보다 고온으로 할 수 없다. 그 때문에 도포액의 도포에 의해 절연막을 성막하는 방법은 큐어 온도가 높기 때문에 층간 절연막에 적용할 수 없다.
특허문헌 1에는, 도포막의 도포 후, 저온에서 도포막을 가열하고, 그 후 수증기 분위기에서 고온에서 처리를 행함으로써 절연막을 성막하는 기술이 기재되어 있지만, 본 발명의 과제를 해결하는 것은 아니다.
일본 특허 공개 제2012-174717호 공보
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은, 기판 상에 산화실리콘을 포함하는 절연막을 도포막으로서 형성함에 있어서, 양호한 막질이 얻어지는 기술을 제공하는 데 있다.
본 발명의 절연막의 성막 방법은, 산화실리콘을 포함하는 절연막을 형성하기 위한 전구체를 용매에 용해시킨 도포액을 기판에 도포하여 도포막을 형성하는 공정과,
상기 도포막 내의 용매를 휘발시키는 용매 휘발 공정과,
이 공정 후, 상기 전구체를 구성하는 분자단에 미결합손을 생성하기 위해, 대기보다 산소 농도가 낮은 저산소 분위기에서 상기 도포막에 에너지를 공급하는 에너지 공급 공정과,
그 후, 상기 기판을 가열하고, 상기 전구체를 가교시켜 절연막을 형성하는 큐어 공정을 포함하는 것을 특징으로 한다.
본 발명의 절연막의 성막 장치는, 산화실리콘을 포함하는 절연막을 형성하기 위한 전구체를 용매에 용해시킨 도포액을 기판에 도포하여 도포막을 형성하기 위한 도포 모듈과,
상기 도포막 내의 용매를 휘발시키기 위한 용매 휘발 모듈과,
상기 전구체를 활성화시키기 위해, 용매가 휘발된 도포막에 대하여, 대기보다 산소 농도가 낮은 저산소 분위기에서 에너지를 공급하기 위한 에너지 공급 모듈과,
상기 에너지 공급 모듈에서 처리된 후의 기판을 가열하고, 상기 전구체를 가교시켜 절연막을 형성하기 위한 큐어 모듈과,
각 모듈의 사이에서 기판을 반송하기 위한 기판 반송 기구를 구비한 것을 특징으로 한다.
본 발명의 기판 처리 시스템은, 기판을 반송 용기에 넣어 반입출하기 위한 반입출 포트와, 산화실리콘을 포함하는 절연막을 형성하기 위한 전구체를 용매에 용해시킨 도포액을 기판에 도포하여 도포막을 형성하기 위한 도포 모듈과, 상기 도포막 내의 용매를 휘발시키기 위한 용매 휘발 모듈과, 상기 전구체를 활성화시키기 위해, 용매가 휘발된 도포막에 대하여, 대기보다 산소 농도가 낮은 저산소 분위기에서 에너지를 공급하기 위한 에너지 공급 모듈과, 각 모듈 및 상기 반입출 포트의 사이에서 기판을 반송하기 위한 기판 반송 기구를 구비한 기판 처리 장치와,
상기 에너지 공급 모듈에서 처리된 후의 기판을 가열하고, 상기 전구체를 가교시켜 절연막을 형성하기 위한 큐어 장치와,
상기 기판 처리 장치의 상기 반입출 포트와 상기 큐어 장치의 사이에서 상기 반송 용기를 반송하기 위한 용기 반송 기구를 구비한 것을 특징으로 한다.
본 발명은 산화실리콘을 포함하는 절연막의 전구체를 포함하는 도포액을 기판에 도포하고, 도포액의 용매를 휘발시킨 후, 큐어 공정을 행하기 전에, 저산소 분위기에서 상기 도포막에 에너지를 공급하고 있다. 이 때문에 전구체에 있어서의 가수분해되는 부위에서 미결합손이 생성되기 쉽다. 큐어 공정에서는 우선 가수분해에 의해, 전구체를 구성하는 분자단의 실리콘에 수산기가 결합하고, 이어서 분자단끼리의 수산기가 탈수 축합하여 가교가 행해지지만, 미리 가수분해되는 부위인 실리콘에 미결합손을 생성하고 있다는 점에서, 수산기의 생성 효율이 높아진다. 즉, 가수분해에 필요한 에너지가 저하된다는 점에서, 저온에서 큐어 공정을 행해도, 가수분해되지 않고 남는 부위가 적어진다. 이 결과 효율적으로 탈수 축합이 일어나므로, 가교율이 향상되어 치밀한(양질의) 절연막의 제조를 기대할 수 있다.
도 1은, 종래의 절연막의 큐어 공정을 설명하는 설명도이다.
도 2는, 본 발명의 절연막의 큐어 공정을 설명하는 설명도이다.
도 3은, 본 발명의 실시 형태에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 4는, 본 발명의 실시 형태에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 5는, 본 발명의 실시 형태에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 6은, 본 발명의 실시 형태에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 7은, 본 발명의 실시 형태에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 8은, 종래의 성막 처리에 있어서의 폴리실라잔의 반응 경로를 설명하는 설명도이다.
도 9는, 본 발명의 성막 방법에 관한 폴리실라잔의 반응 경로를 설명하는 설명도이다.
도 10은, 절연막의 표면의 평탄화를 도시하는 설명도이다.
도 11은, 절연막의 성막 장치를 도시하는 평면도이다.
도 12는, 절연막의 성막 장치의 종단면도이다.
도 13은, 상기 성막 시스템에 마련되는 도포 모듈을 도시하는 단면도이다.
도 14는, 상기 성막 시스템에 마련되는 용매 휘발 모듈을 도시하는 단면도이다.
도 15는, 상기 성막 시스템에 마련되는 자외선 조사 모듈을 도시하는 단면도이다.
도 16은, 상기 성막 시스템에 마련되는 큐어 처리 모듈을 도시하는 단면도이다.
도 17은, 본 발명의 실시 형태에 관한 기판 처리 시스템을 도시하는 평면도이다.
도 18은, 본 발명의 실시 형태의 다른 예에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 19는, 본 발명의 실시 형태의 다른 예에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 20은, 본 발명의 실시 형태의 다른 예에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 21은, 본 발명의 실시 형태의 다른 예에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 22는, 본 발명의 실시 형태의 다른 예에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 23은, 본 발명의 실시 형태의 다른 예에 관한 절연막의 성막 공정을 설명하는 설명도이다.
도 24는, 본 발명의 실시 형태의 다른 예에 관한 웨이퍼의 표면 구조를 도시하는 단면도이다.
[발명의 개요]
본 발명의 실시 형태의 상세에 대하여 설명하기 전에, 본 발명의 개요에 대하여 설명한다. 본 발명의 절연막의 성막 방법의 일례로서, 산화실리콘을 포함하는 절연막의 전구체를 포함하는 도포액을 기판에 도포하고, 얻어진 도포막을 가열하여 도포막 내의 용매를 휘발시키고, 이어서 기판을 가열하여 도포막 내의 분자단의 재배열을 행하고, 그 후, 도포막에 자외선을 조사하고, 그 후, 도포막을 큐어하는 공정을 들 수 있다.
도포액은, 산화실리콘을 포함하는 절연막의 전구체의 분자단인 올리고머의 군을 용매인 용제에 용해시켜 제조된다. 일반적인 큐어 공정에서는, 기판을 예를 들어 500℃로 가열함으로써 도 1에 도시하는 바와 같이 올리고머의 Si-H 결합이 H2O(수분)와의 가수분해(반응)에 의해, Si-OH가 생성되고, 계속해서 탈수 축합(반응)이 일어나 Si-O-Si 결합이 생성되어, 올리고머끼리 가교된다.
도포액의 성분으로서 올리고머가 사용되는 이유는, 전구체 전체가 연계되어 있으면 용제에 용해되지 않기 때문이다. 이 때문에 올리고머의 상태, 즉 이미 설명한 전구체의 가수분해 전의 상태는 안정화되어 있으며, 가수분해는 이 안정화 상태로부터 불안정 상태로 이행시키는 프로세스라는 점에서, 가수분해를 촉진시키기가 어려워, 큐어 온도를 고온화하거나 혹은 저온에서 긴 시간 반응시키는 것이 필요하게 된다.
한편 탈수 축합 반응은 열에너지를 가하는 것만으로 빠르게 진행된다. 이 때문에 가수분해를 촉진시키기 위해 큐어의 온도를 고온화하면, 가수분해가 일어나기(Si-H가 Si-OH로 되기)보다, 탈수 축합이 일어나는(Si-OH가 Si-O-Si로 되는) 쪽이 용이하다는 점에서, 절연막의 치밀성이 낮아진다. 그 이유에 대해서는, 개략적인 표현으로 말하자면, 일부의 올리고머끼리 탈수 축합에 의해 가교되었을 때, 다른 올리고머는 아직 가수분해가 행해져 있지 않은 경우가 일어나, 당해 다른 올리고머가 일부의 올리고머끼리의 가교물 내에 도입되어 버리는 것에 기인한다고 추측된다. 또한 저온에서 장시간 큐어를 행하는 방법은, 스루풋이 낮아지므로, 생산 라인에서는 받아들이기 어렵다.
그래서, 본 발명에서는, 큐어 공정을 행하기 전에 예를 들어 자외선을 도포막에 조사하고, 가수분해가 일어나는 부위에 미결합손을 생성(올리고머를 이른바 활성화)하도록 하고 있다. 즉 도 2에 도시하는 바와 같이 자외선의 에너지에 의해 올리고머에 있어서의 Si-H의 결합을 절단하여 미결합손을 생성하고 있다. 이 때문에 큐어 공정에 있어서 가수분해에 필요한 에너지가 낮아지므로, 수산기(OH기)의 생성 효율이 높아지고, 그 후의 탈수 축합에 의한 가교율이 향상된다. 이것은, 저온에서 큐어 공정을 행해도, 치밀한(양호한 막질인) 절연막이 얻어진다고 하는 것이다.
도포막에 대한 자외선의 조사는, 큐어 공정 전에 행하는 것이 필요하다. 그 이유에 대해서는, 큐어 공정은 저온이라고는 해도 예를 들어 350℃내지 450℃의 가열 분위기에서 행해진다는 점에서, 자외선의 에너지에 의해 이미 설명한 바와 같이 미결합손이 생성되면, 미결합손이 생성된 부위로부터 가교가 일어나, 이 때문에 Si-H 결합이 아직 절단되어 있지 않은 올리고머가, 가교된 올리고머군 중에 갇혀 버려, 절연막의 치밀성이 낮아진다.
이 때문에 자외선을 도포막에 조사하는 공정은, 이러한 현상이 억제된 온도에서 행하는 것이 필요하며, 구체적으로는 예를 들어 350℃ 이하가 바람직하다고 생각되며, 예를 들어 실온에서 행할 수 있다. 또한 자외선을 도포막에 조사하는 공정은, 대기 분위기보다 산소 농도가 낮은 저산소 농도 분위기에서 행하는 것이 필요하며, 예를 들어 산소 농도가 400ppm 이하, 바람직하게는 50ppm 이하의 분위기에서 행해진다. 저산소 농도 분위기는, 일례로서 질소 가스 등의 불활성 가스 분위기를 들 수 있다.
이 공정이 행해지는 분위기에 있어서 산소 농도가 높으면, 자외선의 조사에 의해 생성된 미결합손을 갖는 올리고머끼리 순시로 결합하고, 결합된 올리고머 내에, 고립된 올리고머가 갇혀, 결과로서 절연막의 치밀성이 낮아진다.
[실시 형태]
다음으로 본 발명의 절연막의 성막 방법의 실시 형태에 대하여 상세하게 설명한다. 이 예에서는, 피처리 기판에 대하여 STI를 행하는 프로세스에 대하여 설명한다. 도 3에 도시하는 바와 같이 피처리 기판인 웨이퍼(W)에는, 실리콘막(100)에 홈부(트렌치)(110)가 형성되어 있고, 그리고 SOG막의 전구체를 유기 용제에 용해한 도포액을 웨이퍼(W)에 도포함으로써, 트렌치(110)를 메우도록 도포막(101)이 형성된다. 전구체로서는, 예를 들어 -(SiH2NH)-를 기본 구조로 하는 폴리머인 폴리실라잔이 사용된다. 도포액은, 예를 들어 유동성을 좋게 하기 위해 폴리실라잔의 분자단이 올리고머의 상태로 용해되어 있다. 그 때문에 도 3에 도시하는 바와 같이, 예를 들어 스핀 코팅에 의해 웨이퍼(W)에 도포하였을 때 도포액이 좁은 트렌치(110) 내로 진입하기 쉬워 매립성이 양호한 도포막(101)이 얻어진다. 또한 도 3 내지 도 10에서는, 도포막(101)에 PSZ(폴리실라잔)라고 기재하고 있다.
계속해서 도 4에 도시하는 바와 같이 웨이퍼(W)를 100 내지 250℃, 예를 들어 150℃에서 3분간 가열한다. 이에 의해 도포막(101) 내에 포함되는 용매인 용제가 휘발한다. 다음으로 도 5에 도시하는 바와 같이 웨이퍼(W)를 200 내지 300℃, 예를 들어 250℃에서 가열한다. 이때 도포막(101) 내에 포함되는 올리고머가 열에 의해 활성화된다. 그 때문에 도포막(101) 내의 올리고머가 재배열되어, 간극을 메우도록 배열된다(리플로우 공정). 이 리플로우 공정을 행하여 올리고머가 재배열됨으로써 올리고머간의 간극이 좁아진다. 그 때문에 후단의 큐어 처리에 의해 올리고머끼리의 가교를 형성하였을 때 치밀한 막으로 되기 쉬워진다.
그 후, 도 6에 도시하는 바와 같이 400ppm, 바람직하게는 50ppm 이하의 산소 농도의 분위기, 예를 들어 질소(N2) 가스 분위기에서, 도포막(101)에 5000mJ/㎠ 이하, 예를 들어 4000mJ/㎠의 에너지를 조사한다. 에너지로서는, 예를 들어 주된 파장이 200nm 이하인 자외선, 예를 들어 주된 파장이 172nm인 자외선(UV)을 조사한다. 주된 파장이란, 스펙트럼에 있어서 최대 피크, 혹은 그 근방에 대응하는 파장을 가리키고 있다. 또한 계속되는 큐어 공정에 있어서는, 도 7에 도시하는 바와 같이 웨이퍼(W)를 향하여 수증기를 공급하면서, 350 내지 450℃의 온도에서 단계적 가열 처리, 예를 들어 수증기를 분위기 하에서 400℃와, 450℃로 단계적으로 가열하고, 또한 N2 가스 분위기 하에서 450℃에서 가열한다.
도 8은, 자외선을 조사하지 않고 폴리실라잔에 큐어 처리를 행하였을 때의 반응 경로를 도시하고, 도 9는, 자외선을 조사한 폴리실라잔에 큐어 처리를 행하였을 때의 반응 경로를 도시한다. 도 8에 도시하는 바와 같이 폴리실라잔에 큐어 처리를 행하면, 가수분해에 의해, Si와 결합하고 있는 H가 OH기로 되고, 또한 N-H기가 산화되고, 암모니아(NH3)로 됨으로써 Si-O 결합이 형성된다. 그리고 OH기끼리 탈수 축합에 의해, 가교를 형성해 간다. 그러나 발명의 개요에서 설명한 바와 같이 큐어 처리를 행하였을 때 가수분해가 일어나기 어려워, 치밀성이 낮은 막으로 된다.
이에 비해 폴리실라잔을 포함하는 도포막(101)에 큐어 처리 전에 자외선을 조사함으로써, 도 9에 도시하는 바와 같이 Si-H 결합이 절단되어 미결합손이 형성됨과 함께, 일부의 Si-N 결합이 절단되어 미결합손이 형성된다. 이에 의해 큐어 처리를 행하였을 때 미결합손에 OH기가 용이하게 결합되어, Si-OH가 생성된다. 또한 탈수 축합에 의해 OH기끼리 가교하여, Si-O-Si 결합이 형성된다. 또한 폴리실라잔에 있어서의 Si-N 결합이 O로 치환되어 산화실리콘이 생성되어 간다. 이미 설명한 바와 같이 미리 미결합손을 형성함으로써, OH기가 생성 효율이 높고, 가교율이 향상되기 때문에, 양호한 막질의 절연막(산화실리콘막)이 형성된다.
절연막이 경화된 후, 도 10에 도시하는 바와 같이 웨이퍼(W)는, 예를 들어 CMP(Chemical Mechanical Polishing)에 의해 웨이퍼(W)의 표면의 여분의 도포막(101)이 제거된다. 이때 도포막(101)의 강도가 낮은 경우에는, CMP에 의한 연마가 어려워지지만, 도포막(101)이 치밀성이 높은 산화실리콘막으로 되어 있고, 강도가 충분히 높여져 있기 때문에 CMP에 의해 연마되어 웨이퍼(W)의 표면에 실리콘막(100)이 노출된다.
계속해서 상술한 절연막의 성막 방법을 행하기 위한 절연막의 성막 장치에 대하여 설명한다. 도 11, 도 12에 도시하는 바와 같이 절연막의 성막 장치는, 웨이퍼(W)를 복수매 포함하는 반송 용기인 캐리어(C)로부터 장치 내에 반입출하기 위한 반입출 포트인 캐리어 블록 S1과, 중계 블록 S2와, 처리 블록 S3을 일렬로 접속하여 구성되어 있다.
캐리어 블록 S1은, 복수매의 웨이퍼(W)를 수납하여 반송하기 위한 캐리어(C)가 예를 들어 횡방향(X 방향)으로 복수(예를 들어 3개) 적재되는 스테이지(11)와, 스테이지(11)에 적재된 캐리어(C) 내에 대하여 웨이퍼(W)의 전달을 행하기 위한 반송 암인 전달 기구(12)를 구비하고 있다. 전달 기구(12)는, 웨이퍼(W)의 보유 지지 부분이 진퇴 가능, X 방향으로 이동 가능, 연직축 주위로 회전 가능, 승강 가능하게 구성되어 있다.
중계 블록 S2는, 캐리어 블록 S1에서 캐리어(C)로부터 취출된 웨이퍼(W)를 처리 블록 S3측으로 전달하는 역할을 갖고 있다. 중계 블록 S2는, 웨이퍼(W)의 적재대가 상하에 복수 배치된 전달 선반(13)과, 전달 선반(13)의 각 적재대의 사이에서 웨이퍼(W)의 이동 탑재를 행하기 위한 승강 가능한 이동 탑재 기구(14)를 구비하고 있다. 전달 선반(13)에는, 처리 블록 S3에 마련되는 주반송 기구(15a, 15b)가 웨이퍼(W)의 전달을 행할 수 있는 높이 위치와, 전달 기구(42)가 웨이퍼(W)의 전달을 행할 수 있는 높이 위치에 있어서 웨이퍼(W)의 적재대가 배치되어 있다.
처리 블록 S3은, 상하로 처리 블록 B1, B2가 적층된 2층 건물로 되어 있다. 처리 블록 B1, B2는 대략 마찬가지로 구성되어 있으며, 처리 블록 B1을 예로 들어 설명한다. 처리 블록 B1은, 각각 중계 블록 S2로부터 보아 전후 방향(Y 방향)으로 신장되는 예를 들어 가이드 레일로 이루어지는 반송로(16)를 따라 이동 가능한 주반송 기구(15a)를 구비하고 있다. 처리 블록 B1에는, 반송로(16)의 좌우 양측에 웨이퍼(W)에 대하여 처리를 행하기 위한 모듈이 배치되어 있다. 처리 블록 B1에 있어서는, 예를 들어 반입출 블록 S1로부터 보아 우측에, 도포액을 도포하기 위한 도포 모듈(2)이 마련되어 있다. 또한 좌측에는, 중계 블록 S2측으로부터, 예를 들어 용매 휘발 모듈(3), 리플로우 모듈(4), 자외선 조사 모듈(5) 및 2대의 큐어 모듈(6)이 배열되어 배치되어 있다.
또한 절연막의 성막 장치에는, 예를 들어 컴퓨터로 이루어지는 제어부(9)가 마련되어 있다. 제어부(9)는, 프로그램 저장부를 갖고 있으며, 프로그램 저장부에는, 성막 장치 내에 있어서의 웨이퍼(W)의 반송, 혹은 각 모듈에 있어서의 웨이퍼(W)의 처리 시퀀스가 실시되도록 명령이 짜여진, 프로그램이 저장된다. 이 프로그램은, 예를 들어 플렉시블 디스크, 콤팩트 디스크, 하드 디스크, MO(광자기 디스크), 메모리 카드 등의 기억 매체에 의해 저장되어 제어부(8)에 인스톨된다.
절연막의 성막 장치에 있어서의 웨이퍼(W)의 흐름을 간단하게 설명하면, 웨이퍼(W)를 수납한 캐리어(C)가 스테이지(11)에 적재되면, 전달 기구(12), 전달 선반(13) 및 이동 탑재 기구(14)를 통하여 처리 블록 B1 또는 B2로 반송된다. 그 후, 웨이퍼(W)는, 도포 모듈(2)에서 도포막(101)이 도포되고, 용매 휘발 모듈(3)→리플로우 모듈(4)→자외선 조사 모듈(5)→큐어 모듈(6)의 차례로 반송되어 절연막이 형성된다. 그 후 웨이퍼(W)는, 전달 선반(13)에 전달되고, 이동 탑재 기구(14) 및 전달 기구(12)에 의해 캐리어(C)로 되돌려진다.
또한 절연막의 성막 장치는, CMP를 행하는 연마 장치를 구비해도 되며, 예를 들어 한쪽의 큐어 모듈(6) 대신에 연마 장치를 마련해도 된다. 그리고 큐어 모듈(6)에서 큐어 처리를 행한 후의 웨이퍼(W)를 CMP에 의해 연마하도록 구성해도 된다.
계속해서, 도포 모듈(2)에 대하여 설명한다. 도포 모듈(2)은 예를 들어 패턴이 형성된 웨이퍼(W)에 대하여, 공지의 스핀 코팅법에 의해, 절연막의 전구체로 되는 폴리실라잔을 유기 용제에 용해한 도포액을 도포한다. 도포 모듈(2)은, 도 13에 도시하는 바와 같이 웨이퍼(W)를 흡착 보유 지지하여 구동 기구(22)에 의해 회전 가능, 승강 가능하게 구성된 스핀 척(21)을 구비하고 있다. 또한 도 13 중의 도면 부호 23은 컵 모듈이다. 도 13 중의 도면 부호 24는, 하방으로 신장되는 외주벽 및 내주벽이 통형으로 형성된 가이드 부재이다.
또한 외부 컵(25)과 상기 외주벽의 사이에는, 배출 공간이 형성되고, 배출 공간의 하방은, 기액 분리할 수 있는 구조로 되어 있다. 가이드 부재(24)의 주위에는, 외부 컵(25)의 상단으로부터 중심측을 향하여 신장되기 시작하도록 마련된, 웨이퍼(W)로부터 원심 탈액된 액을 받아 모으는 액 수용부(27)가 마련되어 있다. 또한 도포 유닛(2)은 도포액 노즐(28)을 구비하고, 예를 들어 폴리실라잔 등의 도포액이 저류된 도포액 공급원(29)으로부터 도포액 노즐(28)을 통하여 웨이퍼(W)의 중심부에 도포액을 공급함과 함께 웨이퍼(W)를 연직축 주위로 소정의 회전수로 회전시켜, 웨이퍼(W)의 표면에 도포액을 신전시켜 도포막을 형성한다.
다음으로 용매 휘발 모듈(3)에 대하여 설명한다. 도 14에 도시하는 바와 같이 용매 휘발 모듈(3)은, 도시하지 않은 하우징 내에 상면이 개구되어 있는 편평한 원통체로 이루어지는 하부재(31)와, 이 하부재(31)에 대하여 상하로 이동하여 처리 용기(2)를 개폐하는 덮개부(32)로 이루어지는 처리 용기(30)를 구비하고 있다. 하부재(32)는 하우징의 저면부(3a)에 지지 부재(41)를 통하여 지지되어 있다. 또한 하부재(31)에는 웨이퍼(W)를 적재하여, 예를 들어 100 내지 250℃로 가열하기 위한 가열 기구(34)가 매설된 가열판(33)이 마련되어 있다. 하우징의 저면부(3a)에는, 하부재(25)의 저부 및 가열판(21)을 관통하여 웨이퍼(W)를 외부의 주반송 기구(15a)와의 사이에서 전달을 행하기 위한 승강 핀(35)을 승강시키기 위한 승강 기구(36)가 마련되어 있다.
덮개부(32)는 하면이 개구되어 있는 편평한 원통체로 이루어지고, 덮개부(32)의 천장판의 중앙부에는, 배기구(38)가 형성되고, 이 배기구(38)에는 배기관(39)이 접속되어 있다. 이 배기관(39)은 처리 용기(30)측을 상류측이라 하면, 공장 내에 배치되어 있는 공용의 배기 덕트에 그 하류단이 접속되어 있다.
덮개부(32)는, 하부재(31)의 주위벽부의 상면에 마련된 핀(40)에 접촉하도록 적재되고, 덮개부(32)와 하부재의 사이에 약간의 간극이 형성되도록 적재되어, 웨이퍼(W)를 가열하는 처리 공간을 형성한다. 그리고 배기구(38)로부터 배기를 행함으로써, 하우징 내의 분위기가 덮개부(32)와 하부재(25)의 간극으로부터 처리 용기 내에 유입되도록 구성되어 있다. 또한 덮개부(32)에는, 덮개부(32)를 처리 용기(2)를 폐쇄한 상태로 하는 하강 위치와, 웨이퍼(W)를 가열판(21)에 대하여 전달할 때의 상승 위치의 사이에서 승강할 수 있도록 구성되어 있다. 이 예에서는 덮개부(22)의 승강 동작은 덮개부(22)의 외주면에 설치된 승강 기구(37)를 구동함으로써 행해진다.
또한 리플로우 모듈(4)은, 가열 기구(34)에 의해, 웨이퍼(W)가 200 내지 300℃로 가열되도록 구성된 것을 제외하고 용매 휘발 모듈(3)과 거의 마찬가지로 구성되어 있다.
에너지 공급 모듈인 자외선 조사 모듈(5)은, 도 15에 도시하는 바와 같이 편평하고 전후 방향으로 가늘고 긴 직육면체 형상의 하우징(50)을 구비하고, 하우징(50)의 전방측의 측벽면에는 웨이퍼(W)를 반입출하기 위한 반입출구(51)와, 이 반입출구(51)를 개폐하는 셔터(52)가 마련되어 있다.
하우징(50)의 내부는, 반입출구(51)로부터 보아 전방측으로 웨이퍼(W)를 반송하는 반송 암(53)이 마련되어 있다. 반송 암(53)은 쿨링 플레이트로서 구성되며, 예를 들어 리플로우 공정 후, 자외선 조사 처리 전에, 웨이퍼(W)를 상온(25℃)까지 냉각할 수 있도록 구성되어 있다. 반입출구(71)로부터 보아 안측에는, 웨이퍼(W)의 적재대(54)가 배치되어 있다. 적재대(54) 및 반송 암(53)의 하방에는 웨이퍼의 전달을 행하기 위한 승강 핀(56, 58)이 각각 마련되고, 승강 핀(56, 58)은, 각각 승강 기구(57, 59)에 의해 승강하도록 구성되어 있다.
적재대(54)의 상방측에는, 적재대(54)에 적재된 웨이퍼(W)에 자외선광을 조사하기 위한 예를 들어 주된 파장이 172nm인 자외선을 조사하는 크세논 램프 등의 자외선 램프(71)를 수용한 램프실(70)이 마련되어 있다. 램프실(70)의 하면은, 자외선 램프(71)로부터 조사된 파장 172nm의 자외선광을 웨이퍼(W)를 향하여 투과시키는 광투과창(72)이 마련되어 있다. 또한 램프실(70)의 하방의 측벽에는, 가스 공급부(73)와, 배기구(74)가 서로 대향하도록 마련되어 있다. 가스 공급부(73)에는, 하우징(50) 내에 N2 가스를 공급하기 위한 N2 가스 공급원(75)이 접속되어 있다. 배기구(74)에는, 배기관(76)을 통하여 배기 기구(77)가 접속되어 있다.
그리고 적재대(54)에 적재된 웨이퍼(W)에 자외선을 조사할 때에는, 가스 공급부(73)로부터 N2 가스를 공급함과 함께 배기를 행하여, 웨이퍼(W)의 분위기를 예를 들어 400ppm 이하, 보다 바람직하게는 50ppm 이하의 저산소 분위기, 예를 들어 N2 가스 분위기로 되도록 구성되어 있다. 반송 암(53)에서 상온까지 냉각된 웨이퍼(W)가 적재대(54)에 적재되면, N2 가스 공급원(75)으로부터 N2 가스를 공급하고, 저산소 분위기로 한 상태에서 웨이퍼(W)에 예를 들어 4000mJ/㎠의 에너지가 조사된다
계속해서 큐어 모듈(6)에 대하여 설명한다. 도 16에 도시하는 바와 같이 큐어 모듈(6)은, 도시하지 않은 하우징 내에 덮개부(62) 및 하부재(61)로 구성되는 처리 용기(60)를 마련하여 구성된다. 처리 용기(60) 내에는, 웨이퍼(W)가 적재되는 적재대(63)가 마련되고, 적재대(63)에는, 적재대(63)에 적재된 웨이퍼(W)를 예를 들어 350 내지 450℃로 가열하는 가열 기구(65)가 마련되어 있다. 또한 덮개부(62)의 천장판부에는 가스 도입구(65)가 마련되고, 가스 도입구(65)에는, 가스 공급관(66)의 일단이 접속되어 있다. 가스 공급관(66)의 타단측은, 2개로 분기되어, 한쪽의 단부에는, 처리 용기(60) 내에 수증기를 공급하기 위한 수증기 공급원(67)이 접속되고, 다른 한쪽의 단부에는, 처리 용기(60) 내에 N2 가스를 공급하기 위한 N2 가스 공급원(68)이 접속되어 있다. 또한 도 16 중의 도면 부호 V67, V68은 밸브이고, M67, M68은 유량 조정부이다.
또한 덮개부(62)에 있어서의 가스 도입구(65)의 하방에는, 적재대(63)의 상면과 대향하도록 가스 확산판(69)이 마련되어 있다. 가스 확산판(69)은 예를 들어 펀칭 플레이트로 구성되며, 가스 도입구(65)로부터 처리 용기(60) 내로 도입된 가스를 확산시켜, 적재대(63)에 적재된 웨이퍼(W)를 향하여 공급한다. 또한 하부재(61)에는 배기구(82)가 형성되고, 배기구에는, 배기관(83)의 일단이 접속됨과 함께, 배기관(83)의 타단측은 배기부에 접속되어 있다.
덮개부(62)는, 하우징의 저면부에 설치된 승강 기구(81)에 의해 승강되도록 구성되고, 덮개부(62)를 상승시킨 상태에서 웨이퍼(W)가 처리 용기(60) 내에 반입되어 적재대(63)에 적재된다. 그리고 덮개부(62)를 하강시킴으로써 처리 용기(60)가 밀폐되고, 적재대(63)에 적재된 웨이퍼(W)를 가열하면서 수증기를 공급하기 위한 처리 공간이 형성된다.
그리고 이미 설명한 바와 같이 자외선 조사 처리를 행한 웨이퍼(W)가 적재대(63)에 적재되면, 처리 용기(60) 내에 수증기를 채움과 함께 웨이퍼(W)를 400℃에서 30분, 450℃에서 120분 단계적으로 가열한 후, 수증기의 공급을 정지하고, 질소 가스 분위기 하에서 450℃에서 30분 가열한다.
상술한 실시 형태에 따르면, 폴리실라잔을 포함하는 도포액을 웨이퍼(W)에 도포하고, 도포막(101) 내의 용제를 휘발시킨 후, 큐어 공정을 행하기 전에, 질소 분위기에서 상기 도포막(101)에 자외선을 조사하고 있다. 이 때문에 폴리실라잔에 있어서의 가수분해되는 부위에서 미결합손이 생성되기 쉽다. 그 때문에 미리 가수분해되는 부위인 실리콘에 미결합손을 생성하고 있다는 점에서, 수산기의 생성 효율이 높아진다. 즉, 가수분해에 필요한 에너지가 저하된다는 점에서, 큐어 공정의 온도를 350℃로 하였을 때에도, 가수분해되지 않고 남는 부위가 적어진다. 이 결과 효율적으로 탈수 축합이 일어나므로, 가교율이 향상되어 치밀한(양질의 막질인) 절연막을 성막할 수 있다.
또한, 본 발명은 도포 처리부터 자외선 조사의 공정까지를 행하는 성막 장치와, 별개로 큐어 처리를 행하는 열처리 장치를 구비하고, 성막 장치에서 자외선 조사를 행한 웨이퍼(W)를, 열처리 장치로 반송하여 큐어 처리를 행하는 기판 처리 시스템이어도 된다. 도 17에 도시하는 바와 같이 기판 처리 시스템은, 큐어 처리 장치를 마련하지 않는 것을 제외하고, 도 11, 도 12에 도시하는 절연막의 성막 장치와 마찬가지로 구성된 기판 처리 장치(90)와, 웨이퍼(W)에 열처리를 행하는 열처리로(97)를 포함하는 열처리 장치(93)를 구비하고, 기판 처리 장치(90)와 열처리 장치(93)의 사이에 있어서 캐리어(C)를 반송하는 용기 반송 기구인 반송차(AVG)(98)가 마련되어 있다. 열처리 장치(93)는, 캐리어(C)가 반송되는 캐리어 블록 S1과, 캐리어(C)로부터 웨이퍼를 취출하는 전달 기구(94)와 캐리어(C)로부터 취출한 웨이퍼(W)를 적재하는 적재 선반(96)과, 적재 선반(96)에 적재된 웨이퍼(W)를 열처리로(97)로 이동 탑재하는 이동 탑재 기구(95)를 구비하고 있다. 열처리로(97)는, 예를 들어 주지의 열처리로가 사용되며, 복수매의 기판을 기판 보유 지지구에 선반형으로 배치하여 히터로 둘러싸인 종형의 반응관 내에 반입하여 열처리(큐어)가 행해진다.
그리고 이 기판 처리 시스템은, 기판 처리 장치(90)의 제어부(91)와, 열처리 장치(93)에 있어서의 웨이퍼(W)의 반송 및 큐어 처리 공정을 실행하기 위한 프로그램을 구비한 열처리 장치(93)의 제어부(92)에 제어 신호를 송신함과 함께, 반송차(98)에 의한 캐리어(C)의 반송을 제어하는 상위 컴퓨터(99)를 구비하고 있다. 상위 컴퓨터(99)에는, 이미 설명한 절연막의 성막 방법을 실행하기 위한 프로그램이 기억되어 있어, 웨이퍼(W)에 대한 도포액의 도포부터 자외선 조사 처리까지의 공정을 기판 처리 장치(90)에서 행하고, 자외선을 조사한 웨이퍼(W)를 캐리어(C)에 수납하여, 반송차(98)에 의해 열처리 장치(93)로 반송하여, 큐어 처리를 행한다. 이러한 기판 처리 시스템에 있어서도 마찬가지로 절연막의 성막 방법을 적용할 수 있다. 이와 같이 열처리로를 포함하는 기판 처리 시스템을 사용해도 강도가 높은 절연막을 성막할 수 있다는 효과가 있다. 한편으로 큐어 처리 공정의 온도를 낮출 수 있기 때문에, 절연막 성막 공정을 행함에 있어서, 고온 처리를 행하기 위한 전용의 열처리로를 포함하는 기판 처리 시스템으로 할 필요가 없다는 효과도 있다.
또한 상술한 실시 형태에 있어서, 큐어 공정에 있어서, 암모니아 가스를 공급하면서 가열하여 큐어 처리를 행하도록 해도 된다. 혹은 큐어 처리 시에 공급하는 가스는 N2 가스여도 된다.
또한, 본 발명은 저유전율막 등의 층간 절연막의 성막에 적용해도 된다. 층간 절연막의 성막 시에는, 배선 재료인 구리의 마이그레이션이나 확산을 억제하기 위해, 가열 온도는 450℃ 이하, 예를 들어 400℃ 이하로 할 것이 요청되고 있다. 또한 층간 절연막을 충분한 경도로 구성한다는 관점에서 300℃ 이상인 것이 바람직하다. 본 발명에서는 큐어 온도가 저온이라도 양질의 막질의 절연막이 얻어진다는 점에서, 층간 절연막의 성막에 적용할 것을 기대할 수 있다. 또한 예를 들어 좁은 홈부가 형성된 기판에 절연막을 형성하는 예로서 PMD(Pre Metal Dielectric)에 적용해도 된다.
또한, 본 발명은 도포액을 복수회 도포하여 절연막을 성막하도록 해도 된다. 예를 들어 도 11, 도 12에 도시하는 절연막의 성막 장치에 있어서, 우선 트렌치(110)가 형성된 웨이퍼(W)를 도포 모듈(2)로 반송하여, 1회째 도포액의 도포를 행한다. 이에 의해 예를 들어 도 18에 도시하는 바와 같이 실리콘막(100)에 형성된 트렌치(110)의 내부에 도포액이 진입한 상태의 도포막(101a)이 형성된다. 또한 도 18 내지 도 23에서는, 1회째 도포액의 도포에 의해 형성되는 도포막을 도면 부호 101a로 나타내고, 2회째 도포액의 도포에 의해 형성되는 도포막을 101b로 나타낸다.
그 후 웨이퍼(W)를, 실시 형태와 마찬가지로 용매 휘발 모듈(3)로 반송하고, 용제를 휘발시킨 후, 예를 들어 자외선 조사 모듈(5)로 반송하여, 도 19에 도시하는 바와 같이 저산소 분위기에서 도포막(101a)에 자외선을 조사한다. 이어서 웨이퍼(W)를 도포 모듈(2)로 반송하고, 2회째 도포 처리를 행한다. 이에 의해 도 20에 도시하는 바와 같이 웨이퍼(W)에, 추가로 도포막(101b)이 적층된다. 그 후 웨이퍼(W)를 용매 휘발 모듈(3)로 반송하고, 용제를 휘발시킨 후, 자외선 조사 모듈(5)로 반송하고, 도 21에 도시하는 바와 같이 저산소 분위기에서 도포막(101b)에 자외선을 조사한다. 계속해서 웨이퍼(W)를 큐어 모듈(6)로 반송하고, 도 22에 도시하는 바와 같이 예를 들어 수증기 분위기 하에서 400℃, 450℃에서 단계적으로 가열한 후 N2 가스 분위기 하에서 450℃로 가열한다. 그 후 예를 들어 웨이퍼(W)를 CMP 장치로 반송하여, 도 23에 도시하는 바와 같이 표층의 도포막(101b)을 CMP에 의해 제거한다.
도포막(101a, 101b)에 자외선을 조사하였을 때, 자외선은 도포막(101a, 101b)의 표층측으로부터 하층측으로 투과해 가기 때문에, 도포막(101a, 101b)의 하층측은 표층측에 비하여, 자외선이 약해지기 쉬워, Si-H 결합이 충분히 미결합손으로 되지 않을 우려가 있다. 그 때문에 웨이퍼(W)에 큐어 처리를 행하였을 때 도포막(101a, 101b)의 하층측에 있어서, 가교율이 낮아지는 경우가 있어, 막 전체로서의 가교율이 낮아지는 경우가 있다. 또한 예를 들어 표층의 도포막을 CMP에 의해 제거하였을 때 도포막에 있어서의 막질이 나쁜 층이 노출될 우려가 있다.
그 때문에 도포막(101a, 101b)의 도포와, 자외선 조사를 복수회 반복하여 소정의 막 두께의 도포막(101a, 101b)을 성막함으로써, 도포막(101a, 101b)이 각각 얇은 상태에서 자외선 조사 처리가 가능하고, 도포막(101a, 101b)의 전체층에, 미결합손이 형성되기 쉬워진다. 그 때문에 큐어 처리를 행하였을 때 도포막(101a, 101b)의 전체층에서, 가교가 형성되기 쉬워지고, 전체층에 걸쳐 가교율이 높고 치밀한 도포막(101a, 101b)을 형성할 수 있다. 이에 의해 후술하는 실시예 2에 나타내는 바와 같이 보다 치밀하고 에칭 강도가 높은 절연막을 성막할 수 있다.
또한 1회째 도포 처리를 행하고, 용제를 휘발시키고, 저산소 분위기에서 도포막(101a)에 자외선을 조사한 후에, 추가로 큐어 모듈(6)로 반송하여, 예를 들어 수증기 분위기 하에서 350℃로 가열해도 된다. 그 후 2회째 도포 처리를 행하고, 용제를 휘발시킨 후, 저산소 분위기에서 도포막(101b)에 자외선을 조사하고, 추가로 큐어 처리를 행해도 된다.
또한 1회째 도포 처리 및 2회째 도포 처리에 있어서의 용제를 휘발시킨 후에, 예를 들어 웨이퍼(W)를 250℃에서 가열하는 리플로우 공정을 행하도록 해도 된다.
또한, 본 발명은, 예를 들어 희생막을 성막하는 공정에 적용해도 된다. 도 24는, 희생막을 형성한 피처리 기판의 일례를 도시한다. 도 24에 도시하는 바와 같이 웨이퍼(W)는, SiO2막(102)의 상면에 폴리실리콘층(103)이 형성되고, 또한 폴리실리콘층(103)을 두께 방향으로 관통하도록 트렌치(110)가 형성되어 있다. 그리고 이 웨이퍼(W)의 상면에 희생막으로 되는 SiON막(104)이 성막된다. 도 24는, SiON막(104)을 성막한 후, 소정의 패턴으로 SiON막(104)을 에칭한 후의 웨이퍼(W)의 표층부의 단면의 모습을 도시하고 있다. 이 웨이퍼(W)에 있어서는, SiON막(104) 및 폴리실리콘층(103)에 대한 SiO2층(102)의 에칭 선택비를 이용하여, SiON막(104)으로 덮여 있지 않고, SiON막(104)이 제거된 트렌치(110)의 저부에 면하는 SiO2층(102)을 에칭한다.
SiON막(104) 등의 희생막은, 회로 패턴 등의 요철이 형성된 웨이퍼(W)에 성막된다는 점에서, 매립성이 양호한 것이 바람직하다. 그 때문에 도포액의 도포에 의해 성막되는 것이 바람직하다. 또한 에칭 대상으로 되는 막, 여기서는 SiO2막(102)과의 에칭 선택비를 충분히 높인다는 점에서 에칭 강도가 높은 것이 바람직하다.
SiON막(104)을 성막함에 있어서는, 예를 들어 전구체로서 폴리실라잔을 포함한 도포액을 웨이퍼(W)를 향하여 도포한다. 그 후 도 3 내지 도 6에 도시한 바와 같이, 도포막(101)을 예를 들어 150℃에서 3분 가열하여 도포막(101) 내의 용제를 휘발시킨 후, 250℃에서 가열하여 도포막(101)의 리플로우를 행한다. 이어서 도포막(101)을 향하여, 저산소 분위기 하에서 5000J/㎠ 이하의 자외선을 조사한다. 그 후, 큐어 모듈(6)에 있어서, N2 가스 분위기 하에서 웨이퍼(W)를 400℃, 450℃에서 단계적으로 가열하는 큐어 공정을 행한다.
전구체로서 포함되는 폴리실라잔에 있어서는, 상술한 바와 같이 도포막(101) 내에 포함되는 올리고머끼리의 탈수 축합을 진행시킬 때, 폴리실라잔에 포함되는 -Si(NH)Si-가 Si-O-Si 결합으로 치환된다. 이 -Si(NH)Si-로부터 Si-O-Si 결합으로의 치환율이 높으면 SiO2에 근접하고, -Si(NH)Si-를 보다 많이 남기도록 성막함으로써 N 농도가 높은 SiON막으로 된다. 따라서 도포막(101)에 자외선을 조사한 후, 큐어 공정에 있어서, 예를 들어 N2 가스 분위기 하에서 350℃로 가열한다. 이때 낮은 온도, 예를 들어 350 내지 450℃에서 큐어 처리를 행함으로써, -Si(NH)Si-의 치환이 억제된 상태로 됨과 함께, 자외선의 조사에 의해 형성된 미결합손이, 이미 설명한 바와 같이 가수분해 및 탈수 축합을 행하여 Si-O-Si 결합의 생성이 진행된다. 따라서 폴리실라잔의 올리고머를 가교시켜 견고한 막으로 됨과 함께, 질소의 이탈을 억제하여, 질소 함유율이 높은 SiON막을 성막할 수 있다.
또한 자외선을 조사하는 공정에 있어서, 가교가 진행되는 온도, 예를 들어 폴리실라잔에서는, 350 내지 400℃까지 올려 버리면, 미결합손의 형성과, 가수분해 및 탈수 축합이 동시에 진행되어 버리는 경우가 있어, 결합된 올리고머 내에, 고립된 올리고머가 갇혀, 결과로서 절연막의 치밀성이 낮아진다.
그 때문에 자외선을 조사하는 온도는, 350℃ 이하인 것이 바람직하다. 또한 자외선 조사 시에 가교가 진행되지 않는 온도일 것이 요건이라는 점에서, 리플로우 공정에 있어서 자외선을 조사하도록 해도 된다. 그러나 용제 휘발 공정에 있어서는, 용매인 용제가 자외선의 조사에 의해 변질될 우려도 있다. 그 때문에, 용제 휘발 공정 이후일 필요가 있다.
또한 에너지 조사 공정에 있어서의 에너지가 지나치게 크면, Si-H 결합 이외의 다른 결합이 절단되어 버리는 경우가 있다. 그 때문에 에너지의 조사량은, 5000J/㎠ 이하인 것이 바람직하며, Si-H 결합의 말단을 끊는 데 충분한 도우즈양 이상의 조사량이면 된다.
또한 후술하는 실시예 3에 나타내는 바와 같이 용제 휘발 공정에 있어서의 웨이퍼(W)의 가열 온도를 200 내지 250℃로 하여 상술한 절연막의 성막 방법을 실행함으로써 효과를 높일 수 있다. 이것은, 도포막(101) 내의 용제를 보다 확실하게 제거함으로써, 용제에 흡수되는 에너지가 적어지기 때문이라는 것과, 실시예 3에서는 리플로우 처리를 행하지 않고, 리플로우 처리에 있어서의 올리고머의 재배열에 상당하는 효과가 발생하였기 때문이라는 것의 상승 효과라고 추측된다.
또한 효율적으로 미결합손을 형성한다는 관점에서, 도포막을 투과하지 않고, 도포막에 흡수되는 파장의 에너지가 바람직하다. 그 때문에 자외선의 경우에는, 주된 파장이 200nm 이하인 것이 바람직하며, 예를 들어 ArF 램프 등의 파장 193nm의 자외선을 사용해도 되고, 또한 중수소 램프 등을 사용해도 된다. 또한 도포막에 조사하는 에너지로서는 전자선 등을 사용해도 된다.
또한 용제 휘발 공정에 사용하는 도포막(101) 내의 용제를 휘발시키는 장치는, 예를 들어 밀폐된 처리 용기 내를 예를 들어 대기압의 절반까지 감압하고, 처리 용기 내에 적재된 웨이퍼(W)에 있어서의 용제의 휘발을 촉진하여 용제를 휘발시키는 장치여도 된다.
<실시예>
<평가 시험 1>
본 발명의 실시 형태의 효과를 검증하기 위해 이하의 시험을 행하였다. 도 17에 도시한 기판 처리 시스템을 사용하여, 평가용 웨이퍼(W)에 절연막을 성막하고, 절연막의 에칭 강도에 대하여 평가하였다.
[실시예 1]
절연막의 성막 방법에 있어서의 자외선 조사 공정에 있어서 N2 가스 분위기 하에서 주된 파장이 172nm인 자외선을 도우즈양이 2000mJ/㎠로 되도록 조사한 예를 실시예 1-1로 하였다. 또한 웨이퍼(W)는, 실시 형태에 나타낸 도포액을 도포한 후, 용제 휘발 공정에 있어서, 웨이퍼(W)를 150℃에서 3분 가열하고, 그 후 리플로우 공정을 행하지 않고, 자외선 조사 공정을 행하였다. 계속되는 큐어 공정에 있어서는, 열처리로 내에 있어서, 수증기를 공급한 상태에서, 400℃에서 30분, 450℃에서 120분의 2단계의 가열을 행한 후, N2 가스 분위기 하에서 450℃에서 30분 가열하였다. 또한 도포막의 목표 막 두께는 100nm로 하였다.
[비교예 1, 2]
또한 자외선 조사 공정에 있어서, 대기 분위기에서 2000mJ/㎠의 자외선을 조사한 것을 제외하고, 실시예 1-1과 마찬가지로 처리한 예를 비교예 1로 하였다. 또한 자외선 조사를 행하지 않는 것을 제외하고, 실시예 1-1과 마찬가지로 처리한 예를 비교예 2로 하였다.
실시예 1, 비교예 1, 2의 각각에 있어서, 0.5％ 희불산에 의해 습식 에칭을 행하여 단위 시간당 에칭양(에칭 레이트)을 평가하고, 0.5％ 희불산에 대한 실리콘의 열산화막의 에칭 레이트를 1로 하였을 때의 각각의 예에 있어서의 상대적 에칭 레이트를 구하였다. 이하 실시예에 있어서는, 이 상대적 에칭 레이트에 의해 에칭 강도를 평가하였다.
비교예 1, 2에 있어서의 상대적 에칭 레이트는, 각각 3.74, 5.55였다. 이에 비해, 실시예 1에 있어서의 상대적 에칭 레이트는, 2.04였다.
이 결과에 따르면, 폴리실라잔을 포함하는 도포액을 웨이퍼(W)에 도포하여 절연막을 성막함에 있어서, 큐어 공정 전의 도포막에 N2 가스 분위기 하에서 자외선의 에너지를 조사함으로써, 에칭 강도를 높일 수 있다고 할 수 있다.
또한 실시예 1 및 비교예 1의 각각에 있어서, (FT-IR: 푸리에 변환 적외 분광 광도계)를 사용하여, 자외선 조사 처리의 전후 및 큐어 처리 후에 있어서의 원자 결합의 양을 평가하였다. 비교예 1에 있어서는, 자외선 조사 처리 후에 있어서, Si-H 결합이 감소하고, Si-O 결합이 증가하였다. 또한 실시예 1에 있어서는, 자외선 조사 처리 후에 Si-H 결합의 감소는 보였지만, Si-O 결합은 증가하지 않고, 큐어 처리 후에 있어서 Si-O 결합이 증가하였다.
이 결과로부터 추측하자면, 자외선 조사 처리를 행함으로써 Si-H 결합이 감소하고, 미결합손을 형성할 수 있지만, 자외선 조사 처리를 대기 분위기에서 행하면, 큐어 처리에 앞서 가교 반응이 진행되어, 자외선 조사 처리를 N2 가스 분위기 하에서 행하면, 큐어 처리 전의 가교 반응을 억제할 수 있다고 생각된다. 그리고 큐어 처리 전에 미결합손을 형성함과 함께, 가교 반응을 억제함으로써, 에칭 강도가 높아진다고 추측된다.
또한 자외선을 도우즈양을 3000 및 4000mJ/㎠로 설정한 경우에 있어서, 상대적 에칭 레이트를 평가한바 각각 2.70, 2.42이며, 4000mJ/㎠ 정도의 자외선의 도우즈양에 있어서도 강도가 높은 절연막을 얻을 수 있었다.
<평가 시험 2>
또한 웨이퍼(W)에 대한 도포액의 도포와, 도포막에 대한 자외선 조사 처리를 복수회 반복한 후, 큐어 처리를 행하는 것의 효과를 검증하기 위해, 이하의 실시예에 따라 도 17에 도시한 기판 처리 시스템을 사용하여, 웨이퍼(W)에 절연막을 성막하고, 실시예 1과 마찬가지로 상대적 에칭 레이트를 구하여, 절연막의 에칭 강도에 대하여 평가하였다.
[실시예 2-1]
평가용 웨이퍼(W)에 1회째 도포액을 도포한 후, 용제 휘발 공정에 있어서, 웨이퍼(W)를 150℃에서 3분 가열하고, 그 후 리플로우 공정을 행하지 않고, 실시 형태와 마찬가지로 자외선 조사 공정을 행하였다. 자외선 조사 공정에 있어서 N2 가스 분위기 하에서 조사하는 파장 172nm의 자외선의 도우즈양을 4000mJ/㎠로 설정하였다. 또한 2회째 도포액의 도포로서, 1회째 도포액과 동량의 도포액을 도포한 후, 용제 휘발 공정에 있어서, 웨이퍼(W)를 150℃에서 3분 가열하고, 그 후 리플로우 공정을 행하지 않고, 실시 형태와 마찬가지로 자외선 조사 공정을 행하였다. 그 후 실시예 1과 마찬가지의 큐어 공정을 행한 예를 실시예 2-1로 하였다. 또한 1회째 도포액을 도포 및 2회째 도포액의 도포에 있어서의 도포액의 공급량은, 대략 실시예 1과 마찬가지이며, 큐어 처리 후의 도포막의 목표 막 두께는 200nm로 하였다.
[실시예 2-2]
도포액의 도포량을 실시예 1의 대략 2배의 양으로 하고, 도포막의 목표 막 두께를 200nm로 하여 성막하고, 자외선 조사 공정에 있어서 N2 가스 분위기 하에서 조사하는 파장 172nm의 자외선의 도우즈양을 4000mJ/㎠로 설정한 것을 제외하고, 실시예 1과 마찬가지로 처리한 예를 실시예 2-2로 하였다.
실시예 2-1 및 2-2에 있어서의 상대적 에칭 레이트는, 각각 2.27, 2.56이었다. 실시예 2-1 및 2-2의 어느 경우에 있어서도 상대적 에칭 레이트가 낮아져 있고, 에칭 강도가 높음을 알 수 있다. 또한 실시예 2-2와 비교하여, 실시예 2-1은 더 상대적 에칭 레이트가 낮아져 있음을 알 수 있다.
이 결과에 따르면, 웨이퍼(W)에 대한 도포액의 도포와, 도포막에 대한 자외선 조사 처리를 복수회 반복함으로써, 보다 치밀하고 양호한 절연막을 얻을 수 있다고 할 수 있다.
<평가 시험 3>
또한 용제 휘발 공정에 있어서의 웨이퍼(W)의 가열 온도에 의한 효과를 검증하기 위해, 이하의 실시예에 따라 도 17에 도시한 기판 처리 시스템을 사용하여, 웨이퍼(W)에 절연막을 성막하고, 절연막의 에칭 강도에 대하여 평가하였다.
[실시예 3-1]
웨이퍼(W)는, 실시 형태에 나타낸 도포액을 도포한 후, 용제 휘발 공정에 있어서, 웨이퍼(W)를 150℃에서 3분 가열하고, 그 후 리플로우 공정을 행하지 않고, 자외선 조사 공정을 행하였다. 계속되는 큐어 공정에 있어서는, 열처리로 내에 있어서, 수증기를 공급한 상태에서, 400℃에서 30분, 450℃에서 120분의 2단계의 가열을 행한 후, N2 가스 분위기 하에서 450℃에서 30분 가열하였다. 또한 도포막의 목표 막 두께는 100nm로 하였다.
[실시예 3-2, 3-3]
용제 휘발 공정에 있어서의 웨이퍼(W)의 가열 온도를 200℃, 250℃로 설정한 것을 제외하고 실시예 3-1과 마찬가지로 처리한 예를, 각각 실시예 3-2 내지 3-3으로 하였다.
실시예 3-1, 3-2 및 3-3에 있어서의 상대적 에칭 레이트는, 각각 3.68, 2.74 및 2.74였다. 용제 휘발 공정에 있어서의 웨이퍼(W)의 가열 온도를 올림으로써 보다 치밀하고 양호한 절연막을 얻을 수 있다고 할 수 있다.
2: 도포 모듈
3: 용매 휘발 모듈
4: 리플로우 모듈
5: 자외선 조사 모듈
6: 큐어 모듈
9, 90, 92: 제어부
99: 상위 컴퓨터
100: 실리콘막
101: 도포막
W: 웨이퍼

Claims (16)

  1. 산화실리콘을 포함하는 절연막을 형성하기 위한 전구체를 용매에 용해시킨 도포액을 기판에 도포하여 도포막을 형성하는 공정과,
    상기 도포막 내의 용매를 휘발시키는 용매 휘발 공정과,
    이 공정 후, 상기 전구체를 구성하는 분자단에 미결합손을 생성하기 위해, 대기보다 산소 농도가 낮은 저산소 분위기에서 상기 도포막에 에너지를 공급하는 에너지 공급 공정과,
    그 후, 상기 기판을 가열하고, 상기 전구체를 가교시켜 절연막을 형성하는 큐어 공정을 포함하는 것을 특징으로 하는 절연막의 성막 방법.
  2. 제1항에 있어서,
    상기 용매를 휘발시키는 공정 후, 도포막 내의 분자단을 재배열하기 위해 기판을 가열하는 리플로우 공정을 행하는 것을 특징으로 하는 절연막의 성막 방법.
  3. 제2항에 있어서,
    상기 에너지 공급 공정은, 상기 리플로우 공정 후, 기판의 온도를 강온시킨 상태에서 행해지는 것을 특징으로 하는 절연막의 성막 방법.
  4. 제1항에 있어서,
    상기 에너지 공급 공정이 행해지는 저산소 분위기는, 산소 농도가 400ppm 이하인 것을 특징으로 하는 절연막의 성막 방법.
  5. 제1항에 있어서,
    상기 저산소 분위기는, 불활성 가스를 포함하는 분위기인 것을 특징으로 하는 절연막의 성막 방법.
  6. 제1항에 있어서,
    상기 에너지는, 주된 파장이 200nm보다 짧은 자외선의 에너지인 것을 특징으로 하는 절연막의 성막 방법.
  7. 제6항에 있어서,
    상기 도포막에 공급되는 자외선의 에너지는, 5000mJ/㎠ 이하의 에너지인 것을 특징으로 하는 절연막의 성막 방법.
  8. 제1항에 있어서,
    상기 도포막을 형성하는 공정부터 상기 에너지를 공급하는 공정까지의 공정군을 복수회 반복하고, 그 후 상기 큐어 공정을 행하는 것을 특징으로 하는 절연막의 성막 방법.
  9. 제1항에 있어서,
    상기 큐어 공정은, 기판을 수증기 분위기 하에서 가열하는 것을 특징으로 하는 절연막의 성막 방법.
  10. 제1항에 있어서,
    상기 큐어 공정에 있어서의 기판의 가열 온도는 300℃ 이상 450℃ 이하인 것을 특징으로 하는 절연막의 성막 방법.
  11. 산화실리콘을 포함하는 절연막을 형성하기 위한 전구체를 용매에 용해시킨 도포액을 기판에 도포하여 도포막을 형성하기 위한 도포 모듈과,
    상기 도포막 내의 용매를 휘발시키기 위한 용매 휘발 모듈과,
    상기 전구체를 활성화시키기 위해, 용매가 휘발된 도포막에 대하여, 대기보다 산소 농도가 낮은 저산소 분위기에서 에너지를 공급하기 위한 에너지 공급 모듈과,
    상기 에너지 공급 모듈에서 처리된 후의 기판을 가열하고, 상기 전구체를 가교시켜 절연막을 형성하기 위한 큐어 모듈과,
    각 모듈의 사이에서 기판을 반송하기 위한 기판 반송 기구를 구비한 것을 특징으로 하는 절연막의 성막 장치.
  12. 제11항에 있어서,
    상기 용매 휘발 모듈은, 기판을 가열하는 용매 가열용 가열 모듈인 것을 특징으로 하는 절연막의 성막 장치.
  13. 제11항에 있어서,
    용매가 휘발된 도포막 내의 분자단을 재배열하기 위해 기판을 가열하는 리플로우용 가열 모듈을 구비하고 있는 것을 특징으로 하는 절연막의 성막 장치.
  14. 제11항에 있어서,
    상기 에너지 공급 모듈은, 주된 파장이 200nm보다 짧은 자외선을 도포막에 조사하기 위한 모듈인 것을 특징으로 하는 절연막의 성막 장치.
  15. 제11항에 있어서,
    상기 큐어 모듈은, 기판에 수증기를 공급하여 가열하는 것을 특징으로 하는 절연막의 성막 장치.
  16. 기판을 반송 용기에 넣어 반입출하기 위한 반입출 포트와, 산화실리콘을 포함하는 절연막을 형성하기 위한 전구체를 용매에 용해시킨 도포액을 기판에 도포하여 도포막을 형성하기 위한 도포 모듈과, 상기 도포막 내의 용매를 휘발시키기 위한 용매 휘발 모듈과, 상기 전구체를 활성화시키기 위해, 용매가 휘발된 도포막에 대하여, 대기보다 산소 농도가 낮은 저산소 분위기에서 에너지를 공급하기 위한 에너지 공급 모듈과, 각 모듈 및 상기 반입출 포트의 사이에서 기판을 반송하기 위한 기판 반송 기구를 구비한 기판 처리 장치와,
    상기 에너지 공급 모듈에서 처리된 후의 기판을 가열하고, 상기 전구체를 가교시켜 절연막을 형성하기 위한 큐어 장치와,
    상기 기판 처리 장치의 상기 반입출 포트와 상기 큐어 장치의 사이에서 상기 반송 용기를 반송하기 위한 용기 반송 기구를 구비한 것을 특징으로 하는 기판 처리 시스템.
KR1020197032595A 2017-04-17 2018-03-13 절연막의 성막 방법, 절연막의 성막 장치 및 기판 처리 시스템 KR102595053B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-081595 2017-04-17
JP2017081595 2017-04-17
PCT/JP2018/009752 WO2018193753A1 (ja) 2017-04-17 2018-03-13 絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム

Publications (2)

Publication Number Publication Date
KR20190139921A true KR20190139921A (ko) 2019-12-18
KR102595053B1 KR102595053B1 (ko) 2023-10-30

Family

ID=63855699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032595A KR102595053B1 (ko) 2017-04-17 2018-03-13 절연막의 성막 방법, 절연막의 성막 장치 및 기판 처리 시스템

Country Status (6)

Country Link
US (1) US11631581B2 (ko)
JP (1) JP6950737B2 (ko)
KR (1) KR102595053B1 (ko)
CN (1) CN110546744B (ko)
TW (1) TWI793115B (ko)
WO (1) WO2018193753A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387138B2 (en) * 2018-09-25 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit isolation feature and method of forming the same
WO2023202936A1 (en) * 2022-04-18 2023-10-26 Merck Patent Gmbh Method for manufacturing silicon nitrogenous film on substrate having a groove

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174717A (ja) 2011-02-17 2012-09-10 Az Electronic Materials Ip Ltd 二酸化ケイ素膜の製造方法
WO2014104295A1 (ja) * 2012-12-28 2014-07-03 コニカミノルタ株式会社 発光装置
JP2014151571A (ja) * 2013-02-08 2014-08-25 Konica Minolta Inc ガスバリア性フィルムおよびその製造方法、ならびに前記ガスバリア性フィルムを含む電子デバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747623A (en) * 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
JP4398580B2 (ja) * 2000-10-18 2010-01-13 グンゼ株式会社 パタ−ン状二酸化ケイ素転化膜の形成方法
JP4542977B2 (ja) * 2005-10-27 2010-09-15 東京エレクトロン株式会社 塗布膜の成膜方法及びその装置
JP2009076869A (ja) * 2007-08-24 2009-04-09 Tokyo Electron Ltd 基板の処理方法、プログラム及びコンピュータ記憶媒体
US7588968B1 (en) * 2008-03-31 2009-09-15 Intel Corporation Linked chip attach and underfill
US8466067B2 (en) * 2009-10-05 2013-06-18 Applied Materials, Inc. Post-planarization densification
US9082612B2 (en) * 2010-12-22 2015-07-14 Cheil Industries, Inc. Composition for forming a silica layer, method of manufacturing the composition, silica layer prepared using the composition, and method of manufacturing the silica layer
CN103702933A (zh) * 2011-06-22 2014-04-02 Az电子材料Ip(日本)株式会社 形成氮氧化硅膜的方法和具有由此形成的氮氧化硅膜的衬底
JPWO2013065771A1 (ja) * 2011-11-01 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
WO2013161809A1 (ja) * 2012-04-26 2013-10-31 コニカミノルタ株式会社 ガスバリア性フィルム、およびこれを用いる電子デバイス
CN105246683A (zh) * 2013-05-28 2016-01-13 柯尼卡美能达株式会社 阻气性膜及其制造方法
EP3018699B1 (en) * 2013-07-04 2018-02-14 Toray Industries, Inc. Impurity-diffusing composition and method for producing semiconductor element
US10113236B2 (en) * 2014-05-14 2018-10-30 Applied Materials, Inc. Batch curing chamber with gas distribution and individual pumping
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
JP6807236B2 (ja) * 2017-01-13 2021-01-06 東京応化工業株式会社 組成物及びシリカ質膜の製造方法
US11315784B2 (en) * 2017-09-11 2022-04-26 Tokyo Electron Limited Method for forming insulating film, apparatus for processing substrate, and system for processing substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174717A (ja) 2011-02-17 2012-09-10 Az Electronic Materials Ip Ltd 二酸化ケイ素膜の製造方法
WO2014104295A1 (ja) * 2012-12-28 2014-07-03 コニカミノルタ株式会社 発光装置
JP2014151571A (ja) * 2013-02-08 2014-08-25 Konica Minolta Inc ガスバリア性フィルムおよびその製造方法、ならびに前記ガスバリア性フィルムを含む電子デバイス

Also Published As

Publication number Publication date
JP6950737B2 (ja) 2021-10-13
TW201903901A (zh) 2019-01-16
TWI793115B (zh) 2023-02-21
KR102595053B1 (ko) 2023-10-30
US11631581B2 (en) 2023-04-18
WO2018193753A1 (ja) 2018-10-25
CN110546744B (zh) 2023-10-20
US20200211838A1 (en) 2020-07-02
CN110546744A (zh) 2019-12-06
JPWO2018193753A1 (ja) 2020-02-20

Similar Documents

Publication Publication Date Title
US10804144B2 (en) Deposition of aluminum oxide etch stop layers
KR101326894B1 (ko) 기판처리방법 및 기판처리장치
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
US8202803B2 (en) Method to remove capping layer of insulation dielectric in interconnect structures
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
TW201535513A (zh) 介電常數減少且機械性質強化的低ｋ介電層
KR102595053B1 (ko) 절연막의 성막 방법, 절연막의 성막 장치 및 기판 처리 시스템
KR100499545B1 (ko) 기판 처리 장치 및 기판 처리 방법
US11823897B2 (en) Method for forming insulating film, apparatus for processing substrate, and system for processing substrate
JP2009076869A (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
KR20210137178A (ko) 기판 처리 방법 및 기판 처리 장치
CN1276480C (zh) 有机硅氧烷膜的处理方法及装置
JP6216404B2 (ja) 基板処理方法
JP2000357670A (ja) 成膜方法および成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant