JPWO2018193753A1 - 絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム - Google Patents

絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム Download PDF

Info

Publication number
JPWO2018193753A1
JPWO2018193753A1 JP2019513266A JP2019513266A JPWO2018193753A1 JP WO2018193753 A1 JPWO2018193753 A1 JP WO2018193753A1 JP 2019513266 A JP2019513266 A JP 2019513266A JP 2019513266 A JP2019513266 A JP 2019513266A JP WO2018193753 A1 JPWO2018193753 A1 JP WO2018193753A1
Authority
JP
Japan
Prior art keywords
substrate
insulating film
solvent
module
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019513266A
Other languages
English (en)
Other versions
JP6950737B2 (ja
Inventor
村松　誠
誠 村松
祐介 齋藤
祐介 齋藤
久志 源島
久志 源島
寛之 藤井
寛之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2018193753A1 publication Critical patent/JPWO2018193753A1/ja
Application granted granted Critical
Publication of JP6950737B2 publication Critical patent/JP6950737B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/06—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation
    • B05D3/061—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to radiation using U.V.
    • B05D3/065—After-treatment
    • B05D3/067—Curing or cross-linking the coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

【課題】基板上に酸化シリコンを含む絶縁膜を塗布膜として形成するにあたって、良好な膜質が得られる技術を提供すること。
【解決手段】ポリシラザンを含む塗布液をウエハＷに塗布し、塗布液の溶媒を揮発させた後、キュア工程を行う前に、窒素雰囲気で前記塗布膜に紫外線を照射している。このためポリシラザンにおける加水分解される部位にて未結合手が生成されやすい。そのため予め加水分解される部位であるシリコンに未結合手を生成していることから、水酸基の生成効率が高くなる。即ち、加水分解に必要なエネルギーが低下することから、キュア工程の温度を３５０℃としたときにも、加水分解されずに残る部位が少なくなる。この結果効率的に脱水縮合が起こるので、架橋率が向上して緻密な（良質な膜質である）絶縁膜を成膜することができる。
【選択図】図２

Description

本発明は、基板の上に酸化シリコンを含む塗布膜であって、架橋反応より硬化される絶縁膜を成膜する技術に関する。
半導体装置の製造工程の中には、シリコン酸化膜などの絶縁膜を成膜する工程があり、絶縁膜は、例えばプラズマＣＶＤや、塗布液の塗布によるなどの方法により成膜される。プラズマＣＶＤにより成膜された絶縁膜は緻密で良質な膜が得られる利点があるが、埋め込み性が悪い。そのため例えばＳＴＩ（シャロートレンチアイソレーション）と呼ばれる微細な溝に絶縁物を埋め込む場合に適さず、プラズマＣＶＤと、エッチバックとを繰り返し行い、徐々に隙間ができないように埋め込んでいく必要があるなど、成膜プロセスが繁雑になったり、真空処理を行うため大掛かりな装置が必要になる。
また例えばスピンコーティングなどにより半導体ウエハ（以下「ウエハ」という）に塗布液を塗布し、塗布膜をキュアして絶縁膜を成膜する手法は、埋め込み性が良好であり、ＳＴＩなど微細なパターンにも、絶縁膜を充填しやすい。さらに常圧雰囲気にて処理を行うことができる利点があるが、膜の強度が比較的低くなるという課題がある。このため例えば６００℃〜８００℃で塗布膜を熱処理（キュア）して膜の強度を高くしている。
しかしパターンの微細化に伴い、製造される半導体装置に対する熱履歴をできるだけ低く抑える要請があり、例えば層間絶縁膜を成膜する場合、銅（Ｃｕ）配線のマイグレーション、Ｃｕの拡散などの観点から４５０℃よりも高温にできない。そのため塗布液の塗布により絶縁膜を成膜する手法はキュア温度が高いため層間絶縁膜に適用できない。
特許文献１には、塗布膜の塗布後、低温で塗布膜を加熱し、その後水蒸気雰囲気にて高温で処理を行うことにより絶縁膜を成膜する技術が記載されているが本発明の課題を解決するものではない。
特開２０１２−１７４７１７号公報
本発明はこのような事情の下になされたものであり、その目的は、基板上に酸化シリコンを含む絶縁膜を塗布膜として形成するにあたって、良好な膜質が得られる技術を提供することにある。
本発明の絶縁膜の成膜方法は、酸化シリコンを含む絶縁膜を形成するための前駆体を溶媒に溶解させた塗布液を基板に塗布して塗布膜を形成する工程と、
前記塗布膜中の溶媒を揮発させる溶媒揮発工程と、
この工程の後、前記前駆体を構成する分子団に未結合手を生成するために、大気よりも酸素濃度が低い低酸素雰囲気で前記塗布膜にエネルギーを供給するエネルギー供給工程と、
その後、前記基板を加熱し、前記前駆体を架橋させて絶縁膜を形成するキュア工程と、を含むことを特徴とする。
本発明の絶縁膜の成膜装置は、酸化シリコンを含む絶縁膜を形成するための前駆体を溶媒に溶解させた塗布液を基板に塗布して塗布膜を形成するための塗布モジュールと、
前記塗布膜中の溶媒を揮発させるための溶媒揮発モジュールと、
前記前駆体を活性化させるために、溶媒が揮発された塗布膜に対して、大気よりも酸素濃度が低い低酸素雰囲気でエネルギーを供給するためのエネルギー供給モジュールと、
前記エネルギー供給モジュールにて処理された後の基板を加熱し、前記前駆体を架橋させて絶縁膜を形成するためのキュアモジュールと、
各モジュールの間で基板を搬送するための基板搬送機構と、を備えたことを特徴とする。
本発明の基板処理システムは、基板を搬送容器に入れて搬入出するための搬入出ポートと、酸化シリコンを含む絶縁膜を形成するための前駆体を溶媒に溶解させた塗布液を基板に塗布して塗布膜を形成するための塗布モジュールと、前記塗布膜中の溶媒を揮発させるための溶媒揮発モジュールと、前記前駆体を活性化させるために、溶媒が揮発された塗布膜に対して、大気よりも酸素濃度が低い低酸素雰囲気でエネルギーを供給するためのエネルギー供給モジュールと、各モジュール及び前記搬入出ポートの間で基板を搬送するための基板搬送機構と、を備えた基板処理装置と、
前記エネルギー供給モジュールにて処理された後の基板を加熱し、前記前駆体を架橋させて絶縁膜を形成するためのキュア装置と、
前記基板処理装置の前記搬入出ポートと前記キュア装置との間で前記搬送容器を搬送するための容器搬送機構と、を備えたことを特徴とする。
本発明は、酸化シリコンを含む絶縁膜の前駆体を含む塗布液を基板に塗布し、塗布液の溶媒を揮発させた後、キュア工程を行う前に、低酸素雰囲気で前記塗布膜にエネルギーを供給している。このため前駆体における加水分解される部位にて未結合手が生成されやすい。キュア工程では先ず加水分解により、前駆体を構成する分子団のシリコンに水酸基が結合し、次いで分子団同士の水酸基が脱水縮合して架橋が行われるが、予め加水分解される部位であるシリコンに未結合手を生成していることから、水酸基の生成効率が高くなる。即ち、加水分解に必要なエネルギーが低下することから、低温でキュア工程を行っても、加水分解されずに残る部位が少なくなる。この結果効率的に脱水縮合が起こるので、架橋率が向上して緻密な（良質な）絶縁膜の製造が期待できる。
従来の絶縁膜のキュア工程を説明する説明図である。 本発明の絶縁膜のキュア工程を説明する説明図である。 本発明の実施の形態に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態に係る絶縁膜の成膜工程を説明する説明図である。 従来の成膜処理におけるポリシラザンの反応経路を説明する説明図である。 本発明の成膜方法にかかるポリシラザンの反応経路を説明する説明図である。 絶縁膜の表面の平坦化を示す説明図である。 絶縁膜の成膜装置を示す平面図である。 絶縁膜の成膜装置の縦断面図である。 前記成膜システムに設けられる塗布モジュールを示す断面図である。 前記成膜システムに設けられる溶媒揮発モジュールを示す断面図である。 前記成膜システムに設けられる紫外線照射モジュールを示す断面図である。 前記成膜システムに設けられるキュア処理モジュールを示す断面図である。 本発明の実施の形態に係る基板処理システムを示す平面図である。 本発明の実施の形態の他の例に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態の他の例に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態の他の例に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態の他の例に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態の他の例に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態の他の例に係る絶縁膜の成膜工程を説明する説明図である。 本発明の実施の形態の他の例に係るウエハの表面構造を示す断面図である。
［発明の概要］
本発明の実施形態の詳細について説明する前に、本発明の概要について述べておく。本発明の絶縁膜の成膜方法の一例として、酸化シリコンを含む絶縁膜の前駆体を含む塗布液を基板に塗布し、得られた塗布膜を加熱して塗布膜中の溶媒を揮発させ、次いで基板を加熱して塗布膜中の分子団の再配列を行い、その後、塗布膜に紫外線を照射し、しかる後、塗布膜をキュアする工程が挙げられる。
塗布液は、酸化シリコンを含む絶縁膜の前駆体の分子団であるオリゴマーの群を溶媒である溶剤に溶解させて製造される。一般的なキュア工程では、基板を例えば５００℃に加熱することにより図１に示すようにオリゴマーのＳｉ−Ｈ結合がＨ２Ｏ（水分）との加水分解（反応）により、Ｓｉ−ＯＨが生成され、続いて脱水縮合（反応）が起こってＳｉ−Ｏ−Ｓｉ結合が生成され、オリゴマー同士が架橋される。
塗布液の成分としてオリゴマーが用いられる理由は、前駆体全体が連繋されていると溶剤に溶解しないからである。このためオリゴマーの状態、即ち既述の前駆体の加水分解前の状態は安定化しており、加水分解はこの安定化状態から不安定状態に移行させるプロセスであることから、加水分解を促進させるのが難しく、キュア温度を高温化するかあるいは低温で長い時間反応させることが必要になる。
一方脱水縮合反応は熱エネルギーを与えるだけで速やかに進行する。このため加水分解を促進させるためにキュアの温度を高温化すると、加水分解が起こる（Ｓｉ−ＨがＳｉ−ＯＨとなる）よりも、脱水縮合が起こる（Ｓｉ−ＯＨがＳｉ−Ｏ−Ｓｉとなる）方が容易であることから、絶縁膜の緻密性が低くなる。その理由については、概略的な言い方をすれば、一部のオリゴマー同士が脱水縮合により架橋されたときに、他のオリゴマーは未だ加水分解が行われていない場合が起こり、当該他のオリゴマーが一部のオリゴマー同士の架橋物内に取り込まれてしまうことに起因すると推測される。なお低温で長時間キュアを行う手法は、スループットが低くなるので、生産ラインでは受け入れ難い。
そこで本発明では、キュア工程を行う前に例えば紫外線を塗布膜に照射して、加水分解が起こる部位に未結合手を生成する（オリゴマーをいわば活性化する）ようにしている。即ち図２に示すように紫外線のエネルギーによりオリゴマーにおけるＳｉ−Ｈの結合を切断して未結合手を生成している。このためキュア工程において加水分解に必要なエネルギーが低くなるので、水酸基（ＯＨ基）の生成効率が高くなり、その後の脱水縮合による架橋率が向上する。このことは、低温でキュア工程を行っても、緻密な（良好な膜質である）絶縁膜が得られるということである。
塗布膜に対する紫外線の照射は、キュア工程の前に行うことが必要である。その理由については、キュア工程は低温とはいっても例えば３５０℃〜４５０℃の加熱雰囲気で行われることから、紫外線のエネルギーにより既述のように未結合手が生成されると、未結合手が生成された部位から架橋が起こり、このためＳｉ−Ｈ結合が未だ切断されていないオリゴマーが、架橋されたオリゴマー群の中に閉じ込められてしまい、絶縁膜の緻密性が低くなる。
このため紫外線を塗布膜に照射する工程は、このような現象が抑えられた温度で行うことが必要であり、具体的には例えば３５０℃以下が望ましいと考えられ、例えば室温で行うことができる。また紫外線を塗布膜に照射する工程は、大気雰囲気よりも酸素濃度が低い低酸素濃度雰囲気で行うことが必要であり、例えば酸素濃度が４００ｐｐｍ以下、好ましくは５０ｐｐｍ以下の雰囲気で行われる。低酸素濃度雰囲気は、一例として窒素ガスなどの不活性ガス雰囲気が挙げられる。
この工程が行われる雰囲気において酸素濃度が高いと、紫外線の照射により生成された未結合手を有するオリゴマー同士が瞬時で結合し、結合されたオリゴマーの中に、孤立したオリゴマーが閉じ込められ、結果として絶縁膜の緻密性が低くなる。
［実施の形態］
次に本発明の絶縁膜の成膜方法の実施の形態について詳述する。この例では、被処理基板に対してＳＴＩを行うプロセスについて説明する。図３に示すように被処理基板であるウエハＷには、シリコン膜１００に溝部（トレンチ）１１０が形成されており、そしてＳＯＧ膜の前駆体を有機溶剤に溶解した塗布液をウエハＷに塗布することにより、トレンチ１１０を埋めるように塗布膜１０１が形成される。前駆体としては、例えば−（ＳｉＨ２ＮＨ）‐を基本構造とするポリマーであるポリシラザンが用いられる。塗布液は、例えば流動性を良くするためにポリシラザンの分子団がオリゴマーの状態で溶解している。そのため図３に示すように、例えばスピンコーティングによりウエハＷに塗布したときに塗布液が細いトレンチ１１０内に進入しやすく埋め込み性の良好な塗布膜１０１が得られる。なお図３〜図１０では、塗布膜１０１にＰＳＺ（ポリシラザン）と記載している。
続いて図４に示すようにウエハＷを１００〜２５０℃、例えば１５０℃で３分間加熱する。これにより塗布膜１０１中に含まれる溶媒である溶剤が揮発する。次に図５に示すようにウエハＷを２００〜３００℃、例えば２５０℃で加熱する。この時塗布膜１０１中に含まれるオリゴマーが熱により活性化される。そのため塗布膜１０１中のオリゴマーが再配列されて、隙間を埋めるように並ぶ（リフロー工程）。このリフロー工程を行いオリゴマーが再配列することによりオリゴマー間の隙間が狭くなる。そのため後段のキュア処理によりオリゴマー同士の架橋を形成したときに緻密な膜になりやすくなる。
その後、図６に示すように４００ｐｐｍ、好ましくは５０ｐｐｍ以下の酸素濃度の雰囲気、例えば窒素（Ｎ２）ガス雰囲気にて、塗布膜１０１に５０００ｍＪ／ｃｍ２以下、例えば４０００ｍＪ／ｃｍ２のエネルギーを照射する。エネルギーとしては、例えば主たる波長が２００ｎｍ以下の紫外線、例えば主たる波長が１７２ｎｍの紫外線（ＵＶ）を照射する。主たる波長とは、スペクトルにおいて最大ピーク、あるいはその近傍に対応する波長を指している。さらに続くキュア工程においては、図７に示すようにウエハＷに向けて水蒸気を供給しながら、３５０〜４５０℃の温度にて段階的加熱処理、例えば水蒸気を雰囲気下で４００℃と、４５０℃で段階的に加熱し、さらにＮ２ガス雰囲気下で４５０℃で加熱する。
図８は紫外線を照射せずにポリシラザンにキュア処理を行った時の反応経路を示し図９は、紫外線を照射したポリシラザンにキュア処理を行った時の反応経路を示す。図８に示すようにポリシラザンにキュア処理を行うと、加水分解により、Ｓｉと結合しているＨがＯＨ基となり、さらにＮ−Ｈ基が酸化され、アンモニア（ＮＨ３）となることでＳｉ−Ｏ結合が形成される。そしてＯＨ基同士が脱水縮合により、架橋を形成していく。しかしながら発明の概要にて述べたようにキュア処理をしたときに加水分解が起こりにくく、緻密性の低い膜となる。
これに対してポリシラザンを含む塗布膜１０１にキュア処理前に紫外線を照射することで、図９に示すようにＳｉ−Ｈ結合が切断されて未結合手が形成されると共に、一部のＳｉ−Ｎ結合が切断されて未結合手が形成される。これによりキュア処理を行った時に未結合手にＯＨ基が容易に結合し、Ｓｉ−ＯＨが生成される。また脱水縮合によりＯＨ基同士が架橋し、Ｓｉ−Ｏ−Ｓｉ結合が形成される。さらにポリシラザンにおけるＳｉ−Ｎ結合がＯに置換されて酸化シリコンが生成されていく。既述のように予め未結合手を形成することにより、ＯＨ基が生成効率が高く、架橋率が向上するため、良好な膜質の絶縁膜（酸化シリコン膜）が形成される。
絶縁膜が硬化した後、図１０に示すようにウエハＷは、例えばＣＭＰ（chemical Mechanical polishing）によりウエハＷの表面の余分な塗布膜１０１が除去される。この時塗布膜１０１の強度が低い場合には、ＣＭＰによる研磨が難しくなるが、塗布膜１０１が緻密性が高い酸化シリコン膜となっており、強度が十分に高められているためＣＭＰにより研磨されてウエハＷの表面にシリコン膜１００が露出する。
続いて上述の絶縁膜の成膜方法を行うための絶縁膜の成膜装置について説明する。図１１、図１２に示すように絶縁膜の成膜装置は、ウエハＷを複数枚含む搬送容器であるキャリアＣから装置内に搬入出するための搬入出ポートであるキャリアブロックＳ１と、中継ブロックＳ２と、処理ブロックＳ３とを一列に接続して構成されている。
キャリアブロックＳ１は、複数枚のウエハＷを収納して搬送するためのキャリアＣが例えば横方向（Ｘ方向）に複数（例えば３個）載置されるステージ１１と、ステージ１１に載置されたキャリアＣ内に対してウエハＷの受け渡しを行うための搬送アームである受け渡し機構１２と、を備えている。受け渡し機構１２は、ウエハＷの保持部分が進退自在、Ｘ方向に移動自在、鉛直軸周りに回転自在、昇降自在に構成されている。
中継ブロックＳ２は、キャリアブロックＳ１にてキャリアＣから取り出されたウエハＷを処理ブロックＳ３側に受け渡す役割を持っている。中継ブロックＳ２は、ウエハＷの載置台が上下に複数配置された受け渡し棚１３と、受け渡し棚１３の各載置台の間でウエハＷの移載を行うための昇降自在な移載機構１４と、を備えている。受け渡し棚１３には、処理ブロックＳ３に設けられる主搬送機構１５ａ、１５ｂがウエハＷの受け渡しを行うことができる高さ位置と、受け渡し機構４２がウエハＷの受け渡しを行うことができる高さ位置と、においてウエハＷの載置台が配置されている。
処理ブロックＳ３は、上下に処理ブロックＢ１、Ｂ２が積層された２階建てになっている。処理ブロックＢ１、Ｂ２は略同様に構成されており、処理ブロックＢ１を例に説明する。処理ブロックＢ１は、各々中継ブロックＳ２から見て前後方向（Ｙ方向）に伸びる例えばガイドレールからなる搬送路１６に沿って移動自在な主搬送機構１５ａを備えている。処理ブロックＢ１には、搬送路１６の左右両側にウエハＷに対して処理を行うためのモジュールが配置されている。処理ブロックＢ１においては、例えば搬入出ブロックＳ１から見て右側に、塗布液を塗布するための塗布モジュール２が設けられている。また左側には、中継ブロックＳ２側から、例えば溶媒揮発モジュール３、リフローモジュール４、紫外線照射モジュール５及び２台のキュアモジュール６が並んで配置されている。
また絶縁膜の成膜装置には、例えばコンピュータからなる制御部９が設けられている。制御部９は、プログラム格納部を有しており、プログラム格納部には、成膜装置内におけるウエハＷの搬送、あるいは各モジュールにおけるウエハＷの処理のシーケンスが実施されるように命令が組まれた、プログラムが格納される。このプログラムは、例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）、メモリーカードなどの記憶媒体により格納されて制御部８にインストールされる。
絶縁膜の成膜装置におけるウエハＷの流れを簡単に説明すると、ウエハＷを収納したキャリアＣがステージ１１載置されると、受け渡し機構１２、受け渡し棚１３及び移載機構１４を介して処理ブロックＢ１又はＢ２に搬送される。その後、ウエハＷは、塗布モジュール２にて塗布膜１０１が塗布され、溶媒揮発モジュール３→リフローモジュール４→紫外線照射モジュール５→キュアモジュール６の順番に搬送されて絶縁膜が形成される。その後ウエハＷは、受け渡し棚１３に受け渡され、移載機構１４及び受け渡し機構１２によりキャリアＣに戻される。
なお絶縁膜の成膜装置は、ＣＭＰを行う研磨装置を備えてもよく、例えば一方のキュアモジュール６に代えて研磨装置を設けてもよい。そしてキュアモジュール６にてキュア処理を行った後のウエハＷをＣＭＰにより研磨するように構成してもよい。
続いて、塗布モジュール２について説明する。塗布モジュール２は例えばパターンの形成されたウエハＷに対して、公知のスピンコーティング法により、絶縁膜の前駆体となるポリシラザンを有機溶剤に溶解した塗布液を塗布する。塗布モジュール２は、図１３に示すようにウエハＷを吸着保持して駆動機構２２により回転自在、昇降自在に構成されたスピンチャック２１を備えている。また図１３中の２３はカップモジュールである。図１３中２４は、下方に伸びる外周壁及び内周壁が筒状に形成されたガイド部材である。
また外カップ２５と前記外周壁との間には、排出空間が形成され、排出空間の下方は、気液分離できる構造になっている。ガイド部材２４の周囲には、外カップ２５の上端から中心側に向かって伸び出すように設けられた、ウエハＷから振り切られた液を受け止める液受け部２７が設けられている。また塗布ユニット２は塗布液ノズル２８を備え、例えばポリシラザンなどの塗布液が貯留された塗布液供給源２９から塗布液ノズル２８を介してウエハＷの中心部に塗布液を供給すると共にウエハＷを鉛直軸周りに所定の回転数で回転させ、ウエハＷの表面に塗布液を展伸して塗布膜を形成する。
次に溶媒揮発モジュール３について説明する。図１４に示すように溶媒揮発モジュール３は、図示しない筐体内に上面が開口している扁平な円筒体からなる下部材３１と、この下部材３１に対して上下に移動して処理容器２を開閉する蓋部３２とからなる処理容器３０を備えている。下部材３２は筐体の底面部３ａに支持部材４１を介して支持されている。また下部材３１にはウエハＷを載置して、例えば１００〜２５０℃に加熱するための加熱機構３４が埋設された加熱板３３が設けられている。筐体の底面部３ａには、下部材２５の底部及び加熱板２１を貫通しウエハＷを外部の主搬送機構１５ａとの間で受け渡しを行うための昇降ピン３５を昇降させるための昇降機構３６が設けられている。
蓋部３２は下面が開口している扁平な円筒体からなり、蓋部３２の天井板の中央部には、排気口３８が形成され、この排気口３８には排気管３９が接続されている。この排気管３９は処理容器３０側を上流側とすると、工場内に引き回されている共用の排気ダクトにその下流端が接続されている。
蓋部３２は、下部材３１の周壁部の上面に設けられたピン４０に接触するように載置され、蓋部３２と下部材との間にわずかな隙間が形成されるように載置され、ウエハＷを加熱する処理空間を形成する。そして排気口３８から排気を行うことにより、筐体内の雰囲気が蓋部３２と、下部材２５と隙間から処理容器内に流入するように構成されている。また蓋部３２には、蓋部３２を処理容器２を閉じた状態とする下降位置と、ウエハＷを加熱板２１に対して受け渡すときの上昇位置との間で昇降できるように構成されている。この例では蓋部２２の昇降動作は蓋部２２の外周面に取り付けられた昇降機構３７を駆動することにより行われる。
またリフローモジュール４は、加熱機構３４により、ウエハＷが２００〜３００℃に加熱するように構成されたことを除いて溶媒揮発モジュール３とほぼ同様に構成されている。
エネルギー供給モジュールである紫外線照射モジュール５は、図１５に示すように扁平で前後方向に細長い直方体形状の筐体５０を備え、筐体５０の前方側の側壁面にはウエハＷを搬入出するための搬入出口５１と、この搬入出口５１を開閉するシャッタ５２とが設けられている。
筐体５０の内部は、搬入出口５１から見て手前側にウエハＷを搬送する搬送アーム５３が設けられている。搬送アーム５３は、クーリングプレートとして構成され、例えばリフロー工程後、紫外線照射処理の前に、ウエハＷを常温（２５℃）まで冷却できるように構成されている。搬入出口７１から見て奥側には、ウエハＷの載置台５４が配置されている。載置台５４及び搬送アーム５３の下方にはウエハの受け渡しを行うための昇降ピン５６、５８が夫々設けられ、昇降ピン５６、５８は、夫々昇降機構５７、５９により昇降するように構成されている。
載置台５４の上方側には、載置台５４に載置されたウエハＷに紫外線光を照射するための例えば主たる波長が１７２ｎｍの紫外線を照射するキセノンランプなどの紫外線ランプ７１を収容したランプ室７０が設けられている。ランプ室７０の下面は、紫外線ランプ７１から照射された波長１７２ｎｍの紫外線光をウエハＷへ向けて透過させる光透過窓７２が設けられている。またランプ室７０の下方の側壁には、ガス供給部７３と、排気口７４と、が互いに対向するように設けられている。ガス供給部７３には、筐体５０内にＮ２ガスを供給するためのＮ２ガス供給源７５が接続されている。排気口７４には、排気管７６を介して排気機構７７が接続されている。
そして載置台５４に載置されたウエハＷに紫外線を照射するときには、ガス供給部７３からＮ２ガスを供給すると共に排気を行い、ウエハＷの雰囲気を例えば４００ｐｐｍ以下より好ましくは５０ｐｐｍ以下の低酸素雰囲気、例えばＮ２ガス雰囲気とするように構成されている。搬送アームに５３にて常温まで冷却されたウエハＷが載置台５４に載置されると、Ｎ２ガス供給源７５からＮ２ガスを供給し、低酸素雰囲気とした状態でウエハＷに例えば４０００ｍＪ／ｃｍ２のエネルギーが照射される
続いてキュアモジュール６について説明する。図１６に示すようにキュアモジュール６は、図示しない筐体内に蓋部６２及び下部材６１とで構成される処理容器６０を設けて構成される。処理容器６０内には、ウエハＷが載置される載置台６３が設けられ、載置台６３には、載置台６３に載置されたウエハＷを例えば３５０〜４５０℃に加熱する加熱機構６５が設けられている。また蓋部６２の天板部にはガス導入口６５が設けられ、ガス導入口６５には、ガス供給管６６の一端が接続されている。ガス供給管６６の他端側は、２本に分岐し、一方の端部には、処理容器６０内に水蒸気を供給するための水蒸気供給源６７が接続され、もう一方の端部には、処理容器６０内にＮ２ガスを供給するためのＮ２ガス供給源６８が接続されている。なお図１６中のＶ６７、Ｖ６８はバルブであり、Ｍ６７、Ｍ６８は、流量調整部である。
また蓋部６２におけるガス導入口６５の下方には、載置台６３の上面と対向するようにガス拡散板６９が設けられている。ガス拡散板６９は例えばパンチングプレートで構成され、ガス導入口６５から処理容器６０内に導入されたガスを拡散し、載置台６３に載置されたウエハＷに向けて供給する。また下部材６１には、排気口８２が形成され、排気口には、排気管８３の一端が接続されると共に、排気管８３の他端側は排気部に接続されている。
蓋部６２は、筐体の底面部に設置された昇降機構８１により昇降するように構成され、蓋部６２を上昇させた状態でウエハＷが処理容器６０内に搬入されて載置台６３に載置される。そして蓋部６２を下降させることで処理容器６０が密閉され、載置台６３に載置されたウエハＷを加熱しながら水蒸気を供給するための処理空間が形成される。
そして既述のように紫外線照射処理を行ったウエハＷが載置台６３に載置されると、処理容器６０内に水蒸気を満たすと共にウエハＷを４００℃で３０分、４５０℃で１２０分段階的に加熱した後、水蒸気の供給を停止し、窒素ガス雰囲気下で４５０℃で３０分加熱する。
上述の実施の形態によれば、ポリシラザンを含む塗布液をウエハＷに塗布し、塗布膜１０１中の溶剤を揮発させた後、キュア工程を行う前に、窒素雰囲気で前記塗布膜１０１に紫外線を照射している。このためポリシラザンにおける加水分解される部位にて未結合手が生成されやすい。そのため予め加水分解される部位であるシリコンに未結合手を生成していることから、水酸基の生成効率が高くなる。即ち、加水分解に必要なエネルギーが低下することから、キュア工程の温度を３５０℃としたときにも、加水分解されずに残る部位が少なくなる。この結果効率的に脱水縮合が起こるので、架橋率が向上して緻密な（良質な膜質である）絶縁膜を成膜することができる。
また本発明は、塗布処理から紫外線照射の工程までを行う成膜装置と、別個にキュア処理を行う熱処理装置とを備え、成膜装置で紫外線照射を行ったウエハＷを、熱処理装置に搬送してキュア処理を行う基板処理システムであってもよい。図１７に示すように基板処理システムは、キュア処理装置を設けないことを除いて、図１１、図１２に示す絶縁膜の成膜装置と同様に構成した基板処理装置９０と、ウエハＷに熱処理を行う熱処理炉９７を含む熱処理装置９３と、を備え、基板処理装置９０と熱処理装置９３との間においてキャリアＣを搬送する容器搬送機構である搬送車（ＡＶＧ）９８が設けられている。熱処理装置９３は、キャリアＣが搬送されるキャリアブロックＳ１と、キャリアＣからウエハを取り出す受け渡し機構９４とキャリアＣから取り出したウエハＷを載置する載置棚９６と、載置棚９６に載置されたウエハＷを熱処理炉９７に移載する移載機構９５を備えている。熱処理炉９７は、例えば周知の熱処理炉が用いられ、複数枚の基板を基板保持具に棚状に配置してヒータで囲まれた縦型の反応管内に搬入して熱処理（キュア）が行われる。
そしてこの基板処理システムは、基板処理装置９０の制御部９１と、熱処理装置９３におけるウエハＷの搬送及びキュア処理工程を実行するためのプログラムを備えた熱処理装置９３の制御部９２と、に制御信号を送信すると共に、搬送車９８によるキャリアＣの搬送を制御する上位コンピュータ９９を備えている。上位コンピュータ９９には、既述の絶縁膜の成膜方法を実行するためのプログラムが記憶されており、ウエハＷへの塗布液の塗布から紫外線照射処理までの工程を基板処理装置９０にて行い、紫外線を照射したウエハＷをキャリアＣに収納して、搬送車９８により熱処理装置９３に搬送し、キュア処理を行う。このような基板処理システムにおいても同様に絶縁膜の成膜方法を適用することができる。このように熱処理炉を含む基板処理システムを用いても強度の高い絶縁膜を成膜することができる効果がある。一方でキュア処理工程の温度が低くできるため、絶縁膜成膜工程を行うにあたって、高温処理を行うための専用の熱処理炉を含む基板処理システムとする必要がない効果もある。
さらに上述の実施の形態において、キュア工程において、アンモニアガスを供給しながら加熱してキュア処理を行うようにしてもよい。あるいはキュア処理の際に供給するガスはＮ２ガスであってもよい。
また本発明は、低誘電率膜などの層間絶縁膜の成膜に適用してもよい。層間絶縁膜の成膜にあたっては、配線材料である銅のマイグレーションや拡散を抑えるために、加熱温度は、４５０℃以下、例えば４００℃以下にすることが要請されている。また層間絶縁膜を十分な硬度に構成する観点から３００℃以上出ることが好ましい。本発明ではキュア温度が低温であっても良質な膜質の絶縁膜が得られることから、層間絶縁膜の成膜に適用することが期待できる。また例えば細い溝部が形成された基板に絶縁膜を形成する例としてＰＭＤ（Ｐｒｅ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）に適用してもよい。
また本発明は、塗布液を複数回塗布して絶縁膜を成膜するようにしても良い。例えば図１１、図１２に示す絶縁膜の成膜装置において、まずトレンチ１１０が形成されたウエハＷを塗布モジュール２に搬送して、一回目の塗布液の塗布を行う。これにより例えば図１８に示すようにシリコン膜１００に形成されたトレンチ１１０の内部に塗布液が進入した状態の塗布膜１０１ａが形成される。なお図１８〜図２３では、１回目の塗布液の塗布により形成される塗布膜を１０１ａで示し、２回目の塗布液の塗布により形成される塗布膜を１０１ｂで示す。
その後ウエハＷを、実施の形態と同様に溶媒揮発モジュール３に搬送し、溶剤を揮発させた後、例えば紫外線照射モジュール５に搬送し、図１９に示すように低酸素雰囲気にて塗布膜１０１ａに紫外線を照射する。次いでウエハＷを塗布モジュール２に搬送し、２回目の塗布処理を行う。これにより図２０に示すようにウエハＷに、さらに塗布膜１０１ｂが積層される。その後ウエハＷを溶媒揮発モジュール３に搬送し、溶剤を揮発させた後、紫外線照射モジュール５に搬送し、図２１に示すように低酸素雰囲気にて塗布膜１０１ｂに紫外線を照射する。続いてウエハＷをキュアモジュール６に搬送し、図２２に示すように例えば水蒸気雰囲気下で４００℃、４５０℃で段階的に加熱した後Ｎ２ガス雰囲気下で４５０℃に加熱する。その後例えばウエハＷをＣＭＰ装置に搬送し、図２３に示すように表層の塗布膜１０１ｂをＣＭＰにより除去する。
塗布膜１０１ａ、１０１ｂに紫外線を照射したときに、紫外線は塗布膜１０１ａ、１０１ｂの表層側から下層側に透過していくため、塗布膜１０１ａ、１０１ｂの下層側は表層側に比べて、紫外線が弱まりやすく、Ｓｉ−Ｈ結合が十分に未結合手にならないおそれがある。そのためウエハＷにキュア処理を行った時に塗布膜１０１ａ、１０１ｂの下層側において、架橋率が低くなることがあり、膜全体としての架橋率が低くなることがある。また例えば表層の塗布膜をＣＭＰにより除去したときに塗布膜における膜質の悪い層が露出するおそれがある。
そのため塗布膜１０１ａ、１０１ｂの塗布と、紫外線照射とを複数回繰り返して所定の膜厚の塗布膜１０１ａ、１０１ｂを成膜することで、塗布膜１０１ａ、１０１ｂが各々薄い状態で紫外線照射処理ができ、塗布膜１０１ａ、１０１ｂの全層に、未結合手が形成されやすくなる。そのためキュア処理を行った時に塗布膜１０１ａ、１０１ｂの全層で、架橋が形成されやすくなり、全層に亘って架橋率が高く緻密な塗布膜１０１ａ、１０１ｂを形成することができる。これにより後述の実施例２に示すようにより緻密でエッチング強度の高い絶縁膜を成膜することができる。
また１回目の塗布処理を行い、溶剤を揮発させ、低酸素雰囲気にて塗布膜１０１ａに紫外線を照射した後に、さらにキュアモジュール６に搬送し、例えば水蒸気雰囲気下で３５０℃に加熱してもよい。その後２回目の塗布処理を行い、溶剤を揮発させた後、低酸素雰囲気にて塗布膜１０１ｂに紫外線を照射し、さらにキュア処理を行ってもよい。
さらに１回目の塗布処理及び２回目の塗布処理における溶剤を揮発させた後に、例えばウエハＷを２５０℃で加熱するリフロー工程を行うようにしてもよい。
また本発明は、例えば犠牲膜を成膜する工程に適用してもよい。図２４は、犠牲膜を形成した被処理基板の一例を示す。図２４に示すようにウエハＷは、ＳｉＯ２膜１０２の上面にポリシリコン層１０３が形成され、さらにポリシリコン層１０３を厚さ方向に貫通するようにトレンチ１１０が形成されている。そしてこのウエハＷの上面に犠牲膜となるＳｉＯＮ膜１０４が成膜される。図２４は、ＳｉＯＮ膜１０４を成膜した後、所定のパターンでＳｉＯＮ膜１０４をエッチングした後のウエハＷの表層部の断面の様子を示している。このウエハＷにおいては、ＳｉＯＮ膜１０４及びポリシリコン層１０３に対するＳｉＯ２層１０２のエッチング選択比を利用して、ＳｉＯＮ膜１０４でおおわれておらず、ＳｉＯＮ膜１０４の除去されたトレンチ１１０の底部に臨むＳｉＯ２層１０２をエッチングする。
ＳｉＯＮ膜１０４などの犠牲膜は、回路パターンなどの凹凸が形成されたウエハＷに成膜されることから、埋め込み性が良好であることが好ましい。そのため塗布液の塗布により成膜されることが好ましい。またエッチング対象となる膜ここではＳｉＯ２膜１０２とのエッチング選択比を十分に高めることからエッチング強度が高いことが好ましい。
ＳｉＯＮ膜１０４を成膜するにあたっては、例えば前駆体としてポリシラザンを含んだ塗布液をウエハＷに向けて塗布する。その後図３〜図６に示したように、塗布膜１０１を例えば１５０℃で３分加熱して塗布膜１０１中の溶剤を揮発させた後、２５０℃で加熱して塗布膜１０１のリフローを行う。次いで塗布膜１０１に向けて、低酸素雰囲気下で５０００Ｊ／ｃｍ２以下の紫外線を照射する。その後、キュアモジュール６において、Ｎ２ガス雰囲気下でウエハＷを４００℃、４５０℃で段階的に加熱するキュア工程を行う。
前駆体として含まれるポリシラザンにおいては、上述のように塗布膜１０１中に含まれるオリゴマー同士の脱水縮合を進めるときに、ポリシラザンに含まれる−Ｓｉ（ＮＨ）Ｓｉ−がＳｉ−Ｏ−Ｓｉ結合に置換される。この−Ｓｉ（ＮＨ）Ｓｉ−からＳｉ−Ｏ−Ｓｉ結合への置換率が高いとＳｉＯ２に近づき、−Ｓｉ（ＮＨ）Ｓｉ−をより多く残すように成膜することでＮ濃度が高いＳｉＯＮ膜になる。従って塗布膜１０１に紫外線を照射した後、キュア工程において、例えばＮ２ガス雰囲気下で３５０℃に加熱する。この時低い温度、例えば３５０〜４５０℃キュア処理をすることで、−Ｓｉ（ＮＨ）Ｓｉ−の置換が抑制された状態となると共に、紫外線の照射により形成された未結合手が、既述のように加水分解及び脱水縮合を行いＳｉ−Ｏ−Ｓｉ結合の生成が進行する。従ってポリシラザンのオリゴマーを架橋させて強固な膜とすると共に、窒素の離脱を抑え、窒素含有率が高いＳｉＯＮ膜を成膜することができる。
また紫外線を照射する工程において、架橋が進行する温度、例えばポリシラザンでは、３５０〜４００℃まで上げてしまうと、未結合手の形成と、加水分解及び脱水縮合と、が同時に進行してしまうことがあり、結合されたオリゴマーの中に、孤立したオリゴマーが閉じ込められ、結果として絶縁膜の緻密性が低くなる。
そのため紫外線を照射する温度は、３５０℃以下であることが好ましい。また紫外線照射時に架橋の進行しない温度であることが要件であることから、リフロー工程において紫外線を照射するようにしてもよい。しかしながら溶剤揮発工程においては、溶媒である溶剤が紫外線の照射により変質するおそれもある。そのため、溶剤揮発工程以後である必要がある。
またエネルギー照射工程におけるエネルギーが大きすぎると、Ｓｉ−Ｈ結合以外の他の結合が切断されてしまうことがある。そのためエネルギーの照射量は、５０００Ｊ／ｃｍ２以下であることが好ましく、Ｓｉ−Ｈ結合の末端を切るのに十分なドーズ量以上の照射量であればよい。
また後述の実施例３に示すように溶剤揮発工程におけるウエハＷの加熱温度を２００〜２５０℃にして上述の絶縁膜の成膜方法を実行することで効果を上げることができる。これは、塗布膜１０１中の溶剤をより確実に除去することで、溶剤に吸収されるエネルギーは少なくなるためと、実施例３ではリフロー処理を行っておらず、リフロー処理におけるオリゴマーの再配列に相当する効果生じたためと、の相乗効果であると推測される。
また効率よく未結合手を形成する観点から、塗布膜を透過せず、塗布膜に吸収される波長のエネルギーが好ましい。そのため紫外線の場合には、主たる波長が２００ｎｍ以下であることが好ましく、例えばＡｒＦランプなどの波長１９３ｎｍの紫外線を用いてもよく、また重水素ランプなどを用いてもよい。さらに塗布膜に照射するエネルギーとしては、電子線などを用いてもよい。
また溶剤揮発工程に用いる塗布膜１０１中の溶剤を揮発させる装置は、例えば密閉した処理容器内を例えば大気圧の半分まで減圧し、処理容器内に載置したウエハＷにおける溶剤の揮発を促進して溶剤を揮発させる装置でも良い。
＜評価試験１＞
本発明の実施の形態の効果を検証するために以下の試験を行った。図１７に示した基板処理システムを用い、評価用のウエハＷに絶縁膜を成膜し、絶縁膜のエッチング強度について評価した。
［実施例１］
絶縁膜の成膜方法における紫外線照射工程においてＮ２ガス雰囲気下で主たる波長が１７２ｎｍの紫外線をドーズ量が２０００ｍＪ／ｃｍ２となるように照射した例を実施例１−１とした。なおウエハＷは、実施の形態に示した塗布液を塗布した後、溶剤揮発工程において、ウエハＷを１５０℃で３分加熱し、その後リフロー工程を行わずに、紫外線照射工程を行った。続くキュア工程においては、熱処理炉内において、水蒸気を供給した状態で、４００℃で３０分、４５０℃で１２０分の２段階の加熱を行った後、Ｎ２ガス雰囲気下で４５０℃で３０分加熱した。なお塗布膜の目標膜厚は１００ｎｍとした。
［比較例１、２］
また紫外線照射工程において、大気雰囲気にて２０００ｍＪ／ｃｍ２の紫外線を照射したことを除いて、実施例１−１と同様に処理した例を比較例１とした。また紫外線照射を行わないことを除いて、実施例１−１と同様に処理した例を比較例２とした。
実施例１、比較例１、２の各々において、０．５％希フッ酸によりウェットエッチングを行い単位時間当たりのエッチング量（エッチングレート）を評価し、０．５％希フッ酸に対するシリコンの熱酸化膜のエッチングレートを１としたときの各々の例における相対的エッチングレートを求めた。以下実施例においては、この相対的エッチングレートによりエッチング強度を評価した。
比較例１、２における相対的エッチングレートは、夫々３．７４、５．５５であった。これに対して、実施例１における相対的エッチングレートは、２．０４であった。
この結果によれば、ポリシラザンを含む塗布液をウエハＷに塗布し絶縁膜を成膜するにあたって、キュア工程前の塗布膜にＮ２ガス雰囲気下で紫外線のエネルギーを照射することにより、エッチング強度を高めることができるといえる。
さらに実施例１及び比較例１の各々において、（ＦＴ−ＩＲ：フーリエ変換赤外分光光度計）を用い、紫外線照射処理の前後及びキュア処理後における原子結合の量を評価した。比較例１においては、紫外線照射処理の後において、Ｓｉ−Ｈ結合が減少し、Ｓｉ−Ｏ結合が増加していた。また実施例１においては、紫外線照射処理の後にＳｉ−Ｈ結合の減少は見られたが、Ｓｉ−Ｏ結合は増加しておらず、キュア処理後においてＳｉ−Ｏ結合が増加していた。
この結果から推測すると、紫外線照射処理をすることによりＳｉ−Ｈ結合が減少しており、未結合手を形成することができるが、紫外線照射処理を大気雰囲気で行うと、キュア処理に先立って、架橋反応が進行し、紫外線照射処理をＮ２ガス雰囲気下で行うと、キュア処理前の架橋反応抑制できると考えられる。そしてキュア処理前に未結合手を形成すると共に、架橋反応を抑制することにより、エッチング強度が高まると推測される。
また紫外線をドーズ量を３０００及び４０００ｍＪ／ｃｍ２に設定した場合において、相対的エッチングレートを評価したところ各々２．７０．２．４２であり、４０００ｍＪ／ｃｍ２程度の紫外線のドーズ量においても強度の高い絶縁膜を得ることができた。
＜評価試験２＞
またウエハＷへの塗布液の塗布と、塗布膜への紫外線照射処理と、を複数回繰り返した後、キュア処理を行うことの効果を検証するため、以下の実施例に従って図１７に示した基板処理システムを用い、ウエハＷに絶縁膜を成膜し、実施例１と同様に相対的エッチングレートを求め、絶縁膜のエッチング強度について評価した。
［実施例２−１］
評価用のウエハＷに１回目の塗布液を塗布した後、溶剤揮発工程において、ウエハＷを１５０℃で３分加熱し、その後リフロー工程を行わずに、実施の形態と同様に紫外線照射工程を行った。紫外線照射工程においてＮ２ガス雰囲気下で照射する波長１７２ｎｍの紫外線のドーズ量を４０００ｍＪ／ｃｍ２に設定した。さらに２回目の塗布液の塗布として、１回目の塗布液と同量の塗布液を塗布した後、溶剤揮発工程において、ウエハＷを１５０℃で３分加熱し、その後リフロー工程を行わずに、実施の形態と同様に紫外線照射工程を行った。その後実施例１と同様のキュア工程を行った例を実施例２−１とした。なお１回目の塗布液を塗布及び２回目の塗布液の塗布における塗布液の供給量は、凡そ実施例１と同様であり、キュア処理後の塗布膜の目標膜厚は２００ｎｍとした。
［実施例２−２］
塗布液の塗布量を実施例１の凡そ２倍の量として、塗布膜の目標膜厚を２００ｎｍとして成膜し、紫外線照射工程においてＮ２ガス雰囲気下で照射する波長１７２ｎｍの紫外線のドーズ量を４０００ｍＪ／ｃｍ２に設定したことを除いて、実施例１と同様に処理した例を実施例２−２とした。
実施例２−１及び２−２における相対的エッチングレートは、夫々２．２７、２．５６であった。実施例２−１及び２−２のいずれにおいても相対的エッチングレートが低くなっており、エッチング強度が高いことが分かる。また実施例２−２と比較して、実施例２−１はさらに相対的エッチングレートが低くなっていることが分かる。
この結果によれば、ウエハＷへの塗布液の塗布と、塗布膜への紫外線照射処理と、を複数回繰り返すことにより、より緻密で良好な絶縁膜を得ることができると言える。
＜評価試験３＞
また溶剤揮発工程におけるウエハＷの加熱温度による効果を検証するため、以下の実施例に従って図１７に示した基板処理システムを用い、ウエハＷに絶縁膜を成膜し、絶縁膜のエッチング強度について評価した。
［実施例３−１］
ウエハＷは、実施の形態に示した塗布液を塗布した後、溶剤揮発工程において、ウエハＷを１５０℃で３分加熱し、その後リフロー工程を行わずに、紫外線照射工程を行った。続くキュア工程においては、熱処理炉内において、水蒸気を供給した状態で、４００℃で３０分、４５０℃で１２０分の２段階の加熱を行った後、Ｎ２ガス雰囲気下で４５０℃で３０分加熱した。なお塗布膜の目標膜厚は１００ｎｍとした。
［実施例３−２、３−３］
溶剤揮発工程におけるウエハＷの加熱温度を２００℃、２５０℃に設定したことを除いて実施例３−１と同様に処理した例を、夫々実施例３−２〜３−３とした。
実施例３−１、３−２及び３−３における相対的エッチングレートは、夫々３．６８、２．７４及び２．７４であった。溶剤揮発工程におけるウエハＷの加熱温度を上げることでより緻密で良好な絶縁膜を得ることができると言える。
２ 塗布モジュール
３ 溶媒揮発モジュール
４ リフローモジュール
５ 紫外線照射モジュール
６ キュアモジュール
９、９０、９２ 制御部
９９ 上位コンピュータ
１００ シリコン膜
１０１ 塗布膜
Ｗ ウエハ

Claims (16)

  1. 酸化シリコンを含む絶縁膜を形成するための前駆体を溶媒に溶解させた塗布液を基板に塗布して塗布膜を形成する工程と、
    前記塗布膜中の溶媒を揮発させる溶媒揮発工程と、
    この工程の後、前記前駆体を構成する分子団に未結合手を生成するために、大気よりも酸素濃度が低い低酸素雰囲気で前記塗布膜にエネルギーを供給するエネルギー供給工程と、
    その後、前記基板を加熱し、前記前駆体を架橋させて絶縁膜を形成するキュア工程と、を含むことを特徴とする絶縁膜の成膜方法。
  2. 前記溶媒を揮発させる工程の後、塗布膜中の分子団を再配列するために基板を加熱するリフロー工程を行うことを特徴とする請求項１に記載の絶縁膜の成膜方法。
  3. 前記エネルギー供給工程は、前記リフロー工程の後、基板の温度を降温させた状態で行われることを特徴とする請求項２記載の絶縁膜の成膜方法。
  4. 前記エネルギー供給工程が行われる低酸素雰囲気は、酸素濃度が４００ｐｐｍ以下であることを特徴とする請求項１に記載の絶縁膜の成膜方法。
  5. 前記低酸素雰囲気は、不活性ガスを含む雰囲気であることを特徴とする請求項１に記載の絶縁膜の成膜方法。
  6. 前記エネルギーは、主たる波長が２００ｎｍよりも短い紫外線のエネルギーであることを特徴とする請求項１に記載の絶縁膜の成膜方法。
  7. 前記塗布膜に供給される紫外線のエネルギーは、５０００ｍＪ／ｃｍ２以下のエネルギーであることを特徴とする請求項６に記載の絶縁膜の成膜方法。
  8. 前記塗布膜を形成する工程から前記エネルギーを供給する工程までの工程群を複数回繰り返し、その後前記キュア工程を行うことを特徴とする請求項１の絶縁膜の成膜方法。
  9. 前記キュア工程は、基板を水蒸気雰囲気下で加熱することを特徴とする請求項１に記載の絶縁膜の成膜方法。
  10. 前記キュア工程における基板の加熱温度は３００℃以上４５０℃以下であることを特徴とする請求項１に記載の絶縁膜の成膜方法。
  11. 酸化シリコンを含む絶縁膜を形成するための前駆体を溶媒に溶解させた塗布液を基板に塗布して塗布膜を形成するための塗布モジュールと、
    前記塗布膜中の溶媒を揮発させるための溶媒揮発モジュールと、
    前記前駆体を活性化させるために、溶媒が揮発された塗布膜に対して、大気よりも酸素濃度が低い低酸素雰囲気でエネルギーを供給するためのエネルギー供給モジュールと、
    前記エネルギー供給モジュールにて処理された後の基板を加熱し、前記前駆体を架橋させて絶縁膜を形成するためのキュアモジュールと、
    各モジュールの間で基板を搬送するための基板搬送機構と、を備えたことを特徴とする絶縁膜の成膜装置。
  12. 前記溶媒揮発モジュールは、基板を加熱する溶媒加熱用の加熱モジュールであることを特徴とする請求項１１に記載の絶縁膜の成膜装置。
  13. 溶媒が揮発された塗布膜中の分子団を再配列するために基板を加熱するリフロー用の加熱モジュールを備えていることを特徴とする請求項１１に記載の絶縁膜の成膜装置。
  14. 前記エネルギー供給モジュールは、主たる波長が２００ｎｍよりも短い紫外線を塗布膜に照射するためのモジュールであることを特徴とする請求項１１に記載の絶縁膜の成膜装置。
  15. 前記キュアモジュールは、基板に水蒸気を供給して加熱することを特徴とする請求項１１に記載の絶縁膜の成膜装置。
  16. 基板を搬送容器に入れて搬入出するための搬入出ポートと、酸化シリコンを含む絶縁膜を形成するための前駆体を溶媒に溶解させた塗布液を基板に塗布して塗布膜を形成するための塗布モジュールと、前記塗布膜中の溶媒を揮発させるための溶媒揮発モジュールと、前記前駆体を活性化させるために、溶媒が揮発された塗布膜に対して、大気よりも酸素濃度が低い低酸素雰囲気でエネルギーを供給するためのエネルギー供給モジュールと、各モジュール及び前記搬入出ポートの間で基板を搬送するための基板搬送機構と、を備えた基板処理装置と、
    前記エネルギー供給モジュールにて処理された後の基板を加熱し、前記前駆体を架橋させて絶縁膜を形成するためのキュア装置と、
    前記基板処理装置の前記搬入出ポートと前記キュア装置との間で前記搬送容器を搬送するための容器搬送機構と、を備えたことを特徴とする基板処理システム。


JP2019513266A 2017-04-17 2018-03-13 絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム Active JP6950737B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017081595 2017-04-17
JP2017081595 2017-04-17
PCT/JP2018/009752 WO2018193753A1 (ja) 2017-04-17 2018-03-13 絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム

Publications (2)

Publication Number Publication Date
JPWO2018193753A1 true JPWO2018193753A1 (ja) 2020-02-20
JP6950737B2 JP6950737B2 (ja) 2021-10-13

Family

ID=63855699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019513266A Active JP6950737B2 (ja) 2017-04-17 2018-03-13 絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム

Country Status (6)

Country Link
US (1) US11631581B2 (ja)
JP (1) JP6950737B2 (ja)
KR (1) KR102595053B1 (ja)
CN (1) CN110546744B (ja)
TW (1) TWI793115B (ja)
WO (1) WO2018193753A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387138B2 (en) * 2018-09-25 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit isolation feature and method of forming the same
WO2023202936A1 (en) * 2022-04-18 2023-10-26 Merck Patent Gmbh Method for manufacturing silicon nitrogenous film on substrate having a groove

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124515A (ja) * 2000-10-18 2002-04-26 Gunze Ltd 二酸化ケイ素転化膜及びパタ−ン状二酸化ケイ素転化膜の形成方法
JP2009076869A (ja) * 2007-08-24 2009-04-09 Tokyo Electron Ltd 基板の処理方法、プログラム及びコンピュータ記憶媒体
WO2012176291A1 (ja) * 2011-06-22 2012-12-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
WO2013065771A1 (ja) * 2011-11-01 2013-05-10 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
WO2014104295A1 (ja) * 2012-12-28 2014-07-03 コニカミノルタ株式会社 発光装置
JP2014151571A (ja) * 2013-02-08 2014-08-25 Konica Minolta Inc ガスバリア性フィルムおよびその製造方法、ならびに前記ガスバリア性フィルムを含む電子デバイス

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747623A (en) * 1994-10-14 1998-05-05 Tonen Corporation Method and composition for forming ceramics and article coated with the ceramics
JP4542977B2 (ja) * 2005-10-27 2010-09-15 東京エレクトロン株式会社 塗布膜の成膜方法及びその装置
US7588968B1 (en) * 2008-03-31 2009-09-15 Intel Corporation Linked chip attach and underfill
US8466067B2 (en) * 2009-10-05 2013-06-18 Applied Materials, Inc. Post-planarization densification
CN102569060B (zh) * 2010-12-22 2015-03-11 第一毛织株式会社 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法
JP5710308B2 (ja) 2011-02-17 2015-04-30 メルクパフォーマンスマテリアルズＩｐ合同会社 二酸化ケイ素膜の製造方法
JP6107819B2 (ja) * 2012-04-26 2017-04-05 コニカミノルタ株式会社 ガスバリア性フィルム、およびこれを用いる電子デバイス
JPWO2014192700A1 (ja) * 2013-05-28 2017-02-23 コニカミノルタ株式会社 ガスバリア性フィルムおよびその製造方法
CN105378895B (zh) * 2013-07-04 2018-03-02 东丽株式会社 杂质扩散组合物及半导体元件的制造方法
US10113236B2 (en) * 2014-05-14 2018-10-30 Applied Materials, Inc. Batch curing chamber with gas distribution and individual pumping
US9847245B1 (en) * 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
JP6807236B2 (ja) * 2017-01-13 2021-01-06 東京応化工業株式会社 組成物及びシリカ質膜の製造方法
KR102639596B1 (ko) * 2017-09-11 2024-02-23 도쿄엘렉트론가부시키가이샤 절연막의 성막 방법, 기판 처리 장치 및 기판 처리 시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124515A (ja) * 2000-10-18 2002-04-26 Gunze Ltd 二酸化ケイ素転化膜及びパタ−ン状二酸化ケイ素転化膜の形成方法
JP2009076869A (ja) * 2007-08-24 2009-04-09 Tokyo Electron Ltd 基板の処理方法、プログラム及びコンピュータ記憶媒体
WO2012176291A1 (ja) * 2011-06-22 2012-12-27 ＡｚエレクトロニックマテリアルズＩｐ株式会社 シリコンオキシナイトライド膜の形成方法およびそれにより製造されたシリコンオキシナイトライド膜付き基板
WO2013065771A1 (ja) * 2011-11-01 2013-05-10 株式会社日立国際電気 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
WO2014104295A1 (ja) * 2012-12-28 2014-07-03 コニカミノルタ株式会社 発光装置
JP2014151571A (ja) * 2013-02-08 2014-08-25 Konica Minolta Inc ガスバリア性フィルムおよびその製造方法、ならびに前記ガスバリア性フィルムを含む電子デバイス

Also Published As

Publication number Publication date
JP6950737B2 (ja) 2021-10-13
TW201903901A (zh) 2019-01-16
KR102595053B1 (ko) 2023-10-30
US11631581B2 (en) 2023-04-18
KR20190139921A (ko) 2019-12-18
CN110546744B (zh) 2023-10-20
TWI793115B (zh) 2023-02-21
WO2018193753A1 (ja) 2018-10-25
US20200211838A1 (en) 2020-07-02
CN110546744A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
TWI613724B (zh) 使用有機胺基矽烷退火形成ＳｉＯＣＨ膜的方法
US10068765B2 (en) Multi-step system and method for curing a dielectric film
US20140235068A1 (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
US9017933B2 (en) Method for integrating low-k dielectrics
KR20120025543A (ko) 성막 방법, 전 처리 장치 및 처리 시스템
KR101131640B1 (ko) 폴리실라잔막의 처리 방법
KR102141670B1 (ko) 저온 경화 모듈러스 강화
JP6950737B2 (ja) 絶縁膜の成膜方法、絶縁膜の成膜装置及び基板処理システム
US11823897B2 (en) Method for forming insulating film, apparatus for processing substrate, and system for processing substrate
CN1276480C (zh) 有机硅氧烷膜的处理方法及装置
KR101653907B1 (ko) 경화 다공질 유전체로부터 다시 충전되는 기공 충전제를 제거하는 방법
JP2009076869A (ja) 基板の処理方法、プログラム及びコンピュータ記憶媒体
JP2019114628A (ja) エッチング方法および半導体デバイス製造方法
US20090226695A1 (en) Method for treating a dielectric film with infrared radiation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210906

R150 Certificate of patent or registration of utility model

Ref document number: 6950737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150