KR20190133749A - 티타늄층 또는 티타늄 함유층의 에칭액 조성물 및 에칭 방법 - Google Patents

티타늄층 또는 티타늄 함유층의 에칭액 조성물 및 에칭 방법 Download PDF

Info

Publication number
KR20190133749A
KR20190133749A KR1020197032112A KR20197032112A KR20190133749A KR 20190133749 A KR20190133749 A KR 20190133749A KR 1020197032112 A KR1020197032112 A KR 1020197032112A KR 20197032112 A KR20197032112 A KR 20197032112A KR 20190133749 A KR20190133749 A KR 20190133749A
Authority
KR
South Korea
Prior art keywords
etching
titanium
acid
liquid composition
ammonium
Prior art date
Application number
KR1020197032112A
Other languages
English (en)
Other versions
KR102527728B1 (ko
Inventor
료우 사사키
히데키 타카하시
타이가 요코야마
Original Assignee
간또 가가꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 간또 가가꾸 가부시끼가이샤 filed Critical 간또 가가꾸 가부시끼가이샤
Publication of KR20190133749A publication Critical patent/KR20190133749A/ko
Application granted granted Critical
Publication of KR102527728B1 publication Critical patent/KR102527728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

산화물 반도체층 상에 형성된 티타늄층 또는 티타늄 함유층을 선택적으로 에칭 처리하기 위한 티타늄 또는 티타늄 합금 에칭액 조성물 및 상기 에칭액 조성물을 사용한 에칭 방법을 제공한다.
본 발명의 에칭액 조성물은, 암모늄 이온을 포함하는 화합물, 과산화수소 및 염기성 화합물을 포함하며, pH가 7 내지 11인 산화물 반도체 상의 티타늄층 또는 티타늄 함유층을 에칭하기 위한 에칭액 조성물이다.

Description

티타늄층 또는 티타늄 함유층의 에칭액 조성물 및 에칭 방법
본 발명은 산화물 반도체층 상에 형성된 티타늄층 또는 티타늄 함유층을 선택적으로 에칭(etching) 처리하기 위한 티타늄 또는 티타늄 함유층 에칭액 조성물(etchant composition) 및 상기 에칭액 조성물을 사용한 에칭 방법에 관한다.
액정표시장치 스위치 소자 등에 사용되는 박막 트랜지스터(Thin Film Transistor : 이하, 「TFT」라고도 한다)는, 일반적으로, 유리 등 기판상의 게이트 전극 및 그것을 덮는 게이트 절연막 및 상기 게이트 절연막 상의 일부에 형성된 반도체층을 갖추고, 그리고 상기 반도체층과 상기 게이트 절연막 양방 위에 소스 전극 또는 드레인 전극이 형성된 구조를 가진다. 이러한 구조는 Bottom Gate Top Contact형(이하 BGTC형, inverted staggered type)이라고 불리며, 아모퍼스 실리콘(amorphous silicon)을 반도체층에 사용한 TFT 내에서 널리 사용되는 구조이다. 아모퍼스 실리콘을 사용한 TFT 제조라인이나 장치를 전용할 수 있다는 점에서 산화물 반도체를 반도체층에 사용한 TFT를 제조하는 데 가장 활발히 검토가 행해지고 있다. 또한, 게이트 전극이 상부에 위치하는 Top Gate Top Contact형(TGTC형, coplanar형) TFT도 종래부터 사용되고 있다.　
소스 전극 또는 드레인 전극의 배선 재료로는, 구리나 알루미늄 등이 사용된다. 전극 형성은, 배선 재료의 에칭에 의해서 행해지는데, 최근에는, 배선 재료의 보호 및 게이트 절연막과의 밀착성 향상, 마이그레이션(migration) 방지를 위해, 티타늄 또는 티타늄 합금과 배선 재료를 적층막으로 하여 성막한 후에, 에칭되고 있다.　
TFT는, 지금까지 반도체층의 재료면에서 보아, 다결정 실리콘을 사용한 TFT 및 아모퍼스 실리콘을 사용한 TFT가 널리 사용되어 왔다. 하지만, 근년 IGZO(인듐·갈륨·아연으로 구성되는 산화물) 등의 산화물 반도체를 반도체층에 사용한 TFT가 주목을 받고 있다.
산화물 반도체를 사용한 TFT는, 지금까지의 TFT에 비해, 전자이동도가 높고, 또한 소비전력을 저감할 수 있는 등의 우수한 특성을 가진다. 하지만, 산화물 반도체는 다결정 실리콘 및 아모퍼스 실리콘과 비교하면, 에칭 시에 에칭 대상의 전극 재료와의 선택을 취할 수 없기 때문에 가공이 어렵다.
BGTC형 TFT에서는, 전극형성의 방법과 관련하여, 에치스톱 레이어(etch-stop-layer, ESL)형(도 1) 및 백채널 에치(back-channel-etch, BCE)형(도 2)으로 나눌 수 있다. 에치스톱 레이어형은, 반도체층과 전극 사이에 에치스톱 레이어라고 불리는 층을 추가로 형성하고, 이로 인해 에칭에 의한 반도체층에 대한 손상을 막는 것인데, 공정이 번잡해져 비용이 많이 든다. 한편, 백채널 에치형은, 에치스톱 레이어를 형성하지 않는 방법이지만, 산화물 반도체에 손상을 줄 수 있기 때문에, 에칭 방법이 제한된다.
티타늄 또는 티타늄 합금의 에칭은, 통상적으로, 드라이 에칭 또는 웨트 에칭으로 이루어지지만, 드라이 에칭은 설비비가 비싸고, 에치스톱 레이어형이 아니면 반도체층에 대한 손상을 피할 수 없다. 한편, 웨트 에칭은 비용을 억제해, 대량생산이 가능하게 된다.
하지만, 티타늄 또는 티타늄 합금의 기초인 산화물 반도체가 에칭에 의한 손상을 입기 쉽기 때문에, 산화물 반도체층 상의 전극 형성은, 대부분이 에치스톱 레이어형으로 행해지고 있는 것이 현재 상황이다. 특허문헌 1에는 IGZO상의 구리 에칭액으로서, 과산화수소, 불소를 함유하지 않는 산, 포스폰산(phosphonic acid)계 화합물을 포함하는 에칭액이 기재되어 있지만, 티타늄 에칭에 대해서는 전혀 검토되지 않고 있다. 또한, 특허문헌 2에는 IGZO상의 구리 에칭액으로서, 과산화수소, 산, 불소 이온 공급원, 메틸렌설폰산계 화합물, 과산화수소 안정제를 포함하는 에칭액이 기재되어, 티타늄 에칭에 대해서도 검토되고 있으나, 상기 에칭액은 pH를 5 이하로 하는 산성 에칭액이다.
한편, 티타늄, 티타늄 함유 금속 화합물 또는 티타늄 합금의 에칭액으로서는, 종래, 불소 이온을 포함하는 산성의 에칭액 및 과산화수소를 포함하는 에칭액이 알려져 있다.
과산화수소를 포함하는 티탄 또는 티탄 합금의 에칭액으로는, 과산화수소, 유기 아민계 염기성 화합물 및 수용성 유기 용매를 포함하는 에칭액(특허문헌 3), 과산화수소, 킬레이트제 및 암모니아 또는 무기산염을 포함하는 에칭액(특허문헌 4), 과산화수소, 유기산염 및 물을 포함하는 에칭액(특허문헌 5), 과산화수소, 암모니아 화합물 및 표면균일화제를 포함하는 에칭액(특허문헌 6), 과산화수소, 함질소 포스폰산계 킬레이트제, 알칼리 금속 수산화물 및 유기산을 포함하는 에칭액(특허문헌 7), 과산화수소, 히드록실기 함유 포스폰산, 염기성 화합물 및 무기산 유래의 음이온 종을 포함하는 에칭액(특허문헌 8), 과산화수소, 규산 알칼리 금속염 또는 비스포스포네이트, 염기성 화합물을 포함하는 에칭액(특허문헌 9), 과산화수소, 히드록실기 함유 포스폰산, 염기성 화합물, 음이온종 및 구리 방식제를 포함하는 에칭액(특허문헌 10) 및 과산화수소, 인산, 포스폰산 및 암모니아를 포함하는 에칭액(특허문헌 11)이 제안되고 있다.
그러나, 어느 문헌에 있어서도 산화물 반도체 층상에 형성된 티타늄, 티타늄 함유 금속 화합물 또는 티타늄 합금을 선택적으로 에칭하는 것에 대해서는 전혀 검토되어 있지 않다. 또한, 특허문헌 7 내지 11에 기재되어 있는 포스폰산, 비스포스포네이트, 인산은, 킬레이트제로서 과산화수소의 안정성 향상을 위해 첨가되고 있다.
일본 공개특허 특개2016-108659 일본 공개특허 특개2016-111342 일본 공개특허 특개2013-33942 일본 공개특허 특개2002-155382 국제공개번호 WO2010/029867호 공보 일본 공개특허 특개2014-107434 국제공개번호 WO2015/002272호 공보 일본 특허 5344051 일본 공개특허 특개2016-27186 국제공개 WO2009/081884호 공보 일본 특허 4471094
본 발명의 과제는, 상기 종래 문제에 비추어, 산화물 반도체층 상에 형성된 티타늄층 또는 티타늄 함유층을, 산화물 반도체 층에 손상을 억제하고 에칭하는 에칭액 및 상기 에칭액를 사용한 에칭 방법을 제공하는 데 있다.
본 발명자들은, 상기 과제를 해결하려고 검토를 하는 중에, 종래부터 사용되고 있는 티타늄층 또는 티타늄 함유층용 에칭액에서는, 산화물 반도체층에 무시할 수 없는 손상을 주는 등의 문제에 직면했다. 또는, 산화물 반도체층에 손상을 주지 않는 pH영역에서는 Ti에 대해서 충분한 에칭률(etching rate)을 얻지 못했다. 이러한 문제를 해결하고자, 예의 검토를 거듭한 결과, 과산화수소를 포함하는 에칭액의 pH를, 암모늄 이온 및 염기성 화합물의 존재 하에서 제조함으로써, 티타늄의 에칭률을 유지하고, 또한, 산화물 반도체층에의 손상을 억제할 수 있는 것을 찾고, 또한, 인 원자 함유 옥소산 및/또는 그의 이온, 및/또는, 아미노카복실산 및/또는 카복실산을 첨가함으로써, 산화물 반도체층에의 손상을 보다 억제할 수 있는 것을 찾아, 연구를 진행한 결과, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 이하에 관한다.
[1] 암모늄 이온을 포함하는 화합물, 과산화수소 및 염기성 화합물을 포함하고, pH가 7 내지 11이며, 산화물 반도체 상의 티타늄층 또는 티타늄 함유층을 에칭하기 위한 에칭액 조성물.
[2] 인 원자 함유 옥소산 및/또는 그의 이온을 더 포함하는, [1]에 기재된 에칭액 조성물.
[3] 아미노 카복실산 및/또는 카복실산을 더 포함하는, [1] 또는 [2]에 기재된 에칭액 조성물.
[4] 구리 방식제를 더 포함하는, [1] 내지 [3] 중 어느 하나에 기재된 에칭액 조성물. 　
[5] 암모늄 이온 농도가 0.01 내지 1.00 mol/L인, [1] 내지 [4]에 기재된 에칭액 조성물.
[6] 암모늄 이온을 포함하는 화합물이, 황산 암모늄, 인산 암모늄, 아세트산 암모늄, 질산 암모늄, 염화 암모늄, 숙신산 암모늄 및 암모니아로 이루어진 군에서 선택되는 1종 또는 2종 이상의 화합물인, [1] 내지 [5]에 기재된 에칭액 조성물.
[7] 암모늄 이온을 포함하는 화합물이, 황산 암모늄, 인산 암모늄, 아세트산 암모늄, 질산 암모늄, 염화 암모늄 및 숙신산 암모늄으로 이루어진 군에서 선택되는 1종 또는 2종 이상의 화합물인, [1] 내지 [6] 중 어느 하나에 기재된 에칭액 조성물.
[8] 염기성 화합물이, 무기 알칼리 화합물, 4급 아민 수산화물 및 아민으로 이루어진 군에서 선택되는, [1] 내지 [7] 중 어느 하나에 기재된 에칭액 조성물.
[9] 인 원자 함유 옥소산 또는 그의 이온 농도가 0.0001 내지 1.0 mol/L인, [2] 내지 [8] 중 어느 하나에 기재된 에칭액 조성물.
[10] 인 원자 함유 옥소산 또는 그의 이온이, 인산, 포스폰산, 다좌(multi site) 포스폰산, 포스핀산, 아인산 및 그들의 유도체에서 선택되는 1종 또는 2종 이상의 화합물 또는 그의 유리된 이온인, [2] 내지 [9] 중 어느 하나에 기재된 에칭액 조성물.
[11] 암모늄 이온을 포함하는 화합물 0.1 내지 40 질량%, 과산화수소 5 내지 30 질량% 및 염기성 화합물을 0.05 내지 50 질량%를 포함하는, [1] 내지 [10] 중 어느 하나에 기재된 에칭액 조성물.
[12] 산화물 반도체가, 인듐, 갈륨, 아연을 주성분으로 하는 금속 산화물(IGZO), 인듐, 아연을 주성분으로 하는 금속 산화물(IZO) 및 갈륨, 아연을 주성분으로 하는 금속 산화물(GZO)로 이루어진 군에서 선택되는, [1] 내지 [11] 중 어느 하나에 기재된 에칭액 조성물.
[13] 산화물 반도체 상의 티타늄층 또는 티타늄 함유층을, [1] 내지 [12] 중 어느 하나에 기재된 에칭액 조성물을 사용하여 에칭하는 공정을 포함하는, 티타늄층 또는 티타늄 함유층의 에칭 방법.
[14] [1] 내지 [12] 중 어느 하나에 기재된 에칭액 조성물을 사용하여 산화물 반도체상의 티타늄층 또는 티타늄 함유층을 에칭하는 공정을 포함하는, 박막 트랜지스터의 제조 방법.
본 발명에 따르면, 산화물 반도체층 상에 형성된 티타늄층 또는 티타늄 함유층을, 산화물 반도체층에의 손상을 억제하고, 에칭 처리하는 것이 가능한 에칭액 조성물 및 상기 에칭액 혼합물을 사용한 에칭 방법을 제공할 수 있다.
특히, 본 발명의 에칭 방법에 따르면, 암모늄 이온 및 염기성 화합물의 존재 하, pH 7 내지 11에서 과산화수소를 작용시킴으로써, 산화물 반도체층에의 손상을 억제하고, 또한, 충분한 에칭 속도로 티타늄을 에칭할 수 있다. 따라서, IGZO등의 산화물 반도체층 상의 티타늄층 또는 티타늄 함유층을, 이제까지 불가능했던 백채널 에치형으로 에칭할 수 있어, 대폭적인 비용 삭감이 가능하게 된다.
나아가, 본 발명의 에칭 방법에 따르면, 암모늄 이온 및 염기성 화합물의 존재 하, pH 7 내지 11에서 과산화수소를 작용시킴에 더해서, 인 원자 함유 옥소산 및/또는 그의 이온, 및/또는, 아미노 카복실산 및/또는 카복실산을 첨가함으로써, 충분한 에칭 속도로 티타늄을 에칭하면서, 산화물 반도체층에의 손상을 보다 억제할 수 있다.
도 1은 에치스톱 레이어(ESL)형 TFT의 구조를 나타내는 그림이다.
도 2는 백채널 에치(BCE)형 TFT의 구조를 나타내는 그림이다.
이하, 본 발명에 대해서, 본 발명의 적절한 실시태양에 근거해, 상세하게 설명한다.
본 발명의 에칭액 조성물은 산화물 반도체 상의 티타늄층 또는 티타늄 함유층을 선택적으로 에칭하기 위해 사용되는 에칭액 조성물이다.
산화물 반도체층은, 주로 인듐, 갈륨, 아연 및 주석 등을 포함하는 재료로 구성되며, 구체적인 예로는 인듐·갈륨·아연산화물(IGZO), 인듐·아연산화물(IZO), 갈륨·아연산화물(GZO) 등을 들 수 있지만, 이에 한하지 않는다. 본 발명에 있어서, 바람직한 산화물 반도체층은, IGZO이다.
본 발명에 있어서, 티타늄층 및 티타늄 함유층은 산화물 반도체 상에 스퍼터링(sputtering) 등에 의해, 형성될 수 있다. 본 명세서에서, 티타늄층은 티타늄으로 이루어진 층을 말한다. 티타늄 함유층으로는, 예를 들면, TiW, TiMo 등의 Ti합금층 및 TiN 등의 Ti를 주성분으로 하는 금속화합물의 층을 들 수 있다.
본 발명의 에칭액 조성물은, 암모늄 이온을 포함하는 화합물, 과산화수소 및 염기성 화합물을 포함한다.
　암모늄 이온을 포함하는 화합물은, 용액 내에서 암모늄 이온(NH4 +)을 유리할 수 있는 화합물이라면 특별히 한정되지 않지만, 암모니아 및 암모늄 염이 바람직하다. 특히 암모늄염은, 완충작용도 기대할 수 있어, 용액의 pH 변동을 억제할 수 있기 때문에 바람직하다. 암모늄염으로서 암모늄의 무기산염 및 유기산염을 포함할 수 있다.
암모늄염으로서는, 이에 한정되는 것은 아니지만, 예를 들면, 황산 암모늄, 인산 암모늄, 아세트산 암모늄, 질산 암모늄, 염화 암모늄, 숙신산 암모늄, 옥살산 암모늄, 타르타르산 암모늄, 탄산 암모늄 등을 들 수 있다. 특히 황산 암모늄, 인산 암모늄, 아세트산 암모늄, 염화 암모늄, 질산 암모늄 및 숙신산 암모늄은, 산화물 반도체층에의 손상성이 낮아 바람직하다. 여기서 나타내는 암모늄염은 암모늄 이온과 음이온으로만 이루어진 염뿐만 아니라, 암모늄 이온과 음이온 이외의 이온을 가진 것도 포함한다. 예로서, 인산 암모늄은 인산 2수소암모늄, 인산 수소2암모늄을 포함한다. 일반적으로, 각종 유기산 용액은 ITO등의 투명 도전막을 용해하는 것으로 알려져 있지만, 이러한 지견(knowledge)과는 달리, 유기산의 암모늄염을 포함하는 본 발명의 에칭액 조성물은 IGZO등의 산화물 반도체층에의 손상성이 낮다.
암모늄 이온을 포함하는 화합물은, 1종 또는 2종 이상을 조합해 사용할 수 있다. 탄산 암모늄은 다른 암모늄염과 비교하면 손상 억제 효과가 작다. 따라서, 본 발명은 일형태에 있어서, 탄산 암모늄을 포함하지 않는다.
암모늄 이온을 포함하는 화합물의 함유량은, 바람직하게는 0.01 질량% 이상, 보다 바람직하게는 0.1 내지 10 질량%, 특히 바람직하게는 0.5 내지 5 질량%이다. 바람직하게는 암모늄 이온 환산으로 0.01 mol/L 이상, 보다 바람직하게는 0.01 내지 1.00 mol/L, 특히 바람직하게는 0.05 내지 0.8 mol/L이다. 암모늄 이온을 포함하는 화합물의 농도를 크게 함으로써, 티타늄의 에칭 속도를 증가시킬 수 있지만, 한편 같은 pH라도 암모늄 이온 농도가 커지면, IGZO의 손상이 서서히 증가하는 경향이 있다. 따라서, 에칭액 내의 암모늄 이온 농도는 1.00 mol/L이하가 특히 바람직하다. 선택비를 크게 하는 관점에서는 암모늄 이온 농도가 더 낮은 것이 바람직하다.
본 발명의 에칭액 조성물이 포함된 염기성 화합물로는, 한정되는 것은 아니지만, 무기 알칼리 화합물, 4급 아민 수산화물, 아민(제1급 아민, 제2급 아민, 제3급 아민 및 제4급 아민) 등을 들 수 있다. 구체적으로는 수산화나트륨, 수산화칼륨 등의 알칼리 금속의 수산화물, 수산화테트라메틸암모늄(TMAH), 아미노메탄올, 트리에탄올아민 및 콜린 등을 들 수 있다.
TFT 제조용도의 관점에서, 4급 아민 수산화물 및 아민이 바람직하다.
염기성 화합물의 함유량은, 본 발명의 에칭액 조성물의 pH를 11보다 크게 하지 않는 한, 특별히 한정되지 않지만, 바람직하게는 0.01 질량% 이상, 더욱 바람직하게는 0.05 내지 50.0 질량%이며, 더더욱 바람직하게는 0.1 내지 15 질량%이다. 암모니아는, pH를 비교적 크게 변동하는 효과를 가지기 때문에 염기성 화합물로서도 작용한다. 예를 들면 암모늄 이온을 포함하는 화합물로서, 암모늄 염을 포함하는 본 발명의 에칭액 조성물에서, 암모니아를 염기성 화합물로서 함께 사용할 수도 있다. 이 경우에는, 암모늄 이온 농도는, 양자의 총농도를 고려할 필요가 있다.
본 발명의 에칭액 조성물에 포함되는 과산화수소의 함유량은, 티타늄층 및 티타늄 함유층의 종류, 막두께 및 목적으로 하는 선택비 등에 의해 적절히 조절되기 때문에. 특별히 한정되지 않지만, 바람직하게는 1 질량% 이상, 보다 바람직하게는 5.0 내지 30.0 질량%이며, 보다 더 바람직하게는 10 내지 25 질량%이다.
본 발명의 에칭액 조성물은, 일형태에서, 암모늄 이온을 포함하는 화합물 0.1 내지 40 질량%, 과산화수소 5 내지 30 질량% 및 염기성 화합물을 0.1 내지 50 질량%를 포함한다.
본 발명의 에칭액 조성물은, 인 원자 함유 옥소산 및/또는 그의 이온을 더 포함해도 좋다. 인 원자 함유 옥소산 이온은, 인 원자 함유 옥소산으로부터 유리된 이온이다. 인 원자 함유 옥소산 및/또는 그의 이온을 포함함으로써, 산화물 반도체층에의 손상을 보다 억제할 수 있다. 인 원자 함유 옥소산 및/또는 그의 이온이 산화물 반도체층의 손상을 억제하는 이유는 반드시 명확하지는 않지만, 인 원자 함유 옥소산 및/또는 그의 이온의 산소 원자가 산화물 반도체 기판 표면에 대해 흡착하기 위해서라고 여겨진다.
인 원자 함유 옥소산으로는, 한정되는 것은 아니지만, 인산, 포스폰산, 다좌 포스폰산, 포스핀산, 아인산 및 그들의 유도체 등을 들 수 있다. 포스폰산의 구체적인 예로서, 1-히드록시에탄-1,1-디포스폰산(HEP) 및 니트릴로트리스(메틸렌포스폰산)(ATMP), 알렌드론산, 페닐포스폰산, 2-포스포노부탄-1,2,4-트리카복실산(PBTC), 에틸렌디아민 테트라메틸렌포스폰산(EDTP) 등을 들 수 있다. 인 원자 함유 옥소산의 유도체로서는, 인산 에스테르나 포스폰산 에스테르가 있으며, 인산 트리에틸이나 페닐포스폰산 디메틸 등을 들 수 있다. 특히, 인산, HEPP 및 ATMP는, 산화물 반도체층에의 손상성이 낮아 바람직하다. 또한, 다좌 포스폰산의 구체적인 예로서 비스포스포네이트를 들 수 있다. 다좌 포스폰산은, 킬레이트제로서도 작용하여, 과산화수소의 분해를 억제하는 효과가 있다.
또한, 인 원자 함유 옥소산은, 상기 임의의 암모늄염에 인산, 포스폰산, 포스핀산, 비스포스포네이트, 아인산 및 그들의 유도체 등을 첨가한 것도 좋다. 예를 들면, 한정되는 것은 아니지만, 인산2수소암모늄이나 인산3암모늄 등을 들 수 있다. 암모늄 이온을 포함하는 화합물에 인 원자 함유 옥소산 및/또는 그의 이온을 별도로 첨가했을 경우와 같은 산화물 반도체층에의 손상 억제 효과를 얻을 수 있다.
인 원자 함유 옥소산 및/또는 그의 이온은, 1종 또는 2종 이상을 조합해 사용할 수 있다.
인 원자 함유 옥소산 및/또는 그의 이온 함유량은, 특별히 한정되지 않지만, 바람직하게는 1.0 mol/L 이하, 보다 바람직하게는 0.75 mol/L 이하, 보다 더 바람직하게는 0.0001 내지 0.5 mol/L이다.
본 발명의 에칭액 조성물은, 아미노 카복실산 및/또는 카복실산을 더 포함해도 좋다. 아미노 카복실산 및/또는 카복실산을 포함함으로써, 산화물 반도체층에의 손상을 보다 억제할 수 있다.
아미노 카복실산로서는, 한정되는 것은 아니지만, 트랜스-1,2-디아미노시클로헥산 테트라아세트산(cyDTA), 에틸렌디아민테트라아세트산(EDTA), 디에틸렌트리아민 펜타아세트산, 에틸렌디아민 테트라프로피온산, 트리에틸렌 테트라민 헥사아세트산, 1,3-디아미노-히드록시프로판-N,N,N',N'-테트라아세트산, 프로필렌디아민 테트라아세트산, 부틸렌디아민 테트라아세트산, 에틸렌디아민 디아세트산, 에틸렌디아민 프로피온산, 1,6-헥사메틸렌디아민-N,N,N',N'-테트라아세트산, N,N-비스(2-히드록시 벤질)에틸렌디아민-N,N-디아세트산, 디아미노프로판 테트라아세트산, 1,4,7,10-테트라아자시클로도데칸 테트라아세트산, 디아미노프로판올 테트라아세트산, (히드록시에틸)에틸렌-디아민 트리아세트산, 이미노디아세트산, 니트릴로트리아세트산, 히드록시에틸이미노 디아세트산, 디히드록시에틸 글리신, 글루탐산 디아세트산 및 히드록시에틸렌디아민 트리아세트산 등을 들 수 있다. 특히, cyDTA 및 EDTA는, 산화물 반도체층에의 손상성이 낮아 바람직하다.
　아미노 카복실산의 첨가량은, 특별히 한정되지 않지만, 바람직하게는 0.01 질량%이상, 보다 바람직하게는 0.05 내지 5 질량%, 보다 더 바람직하게는 0.1 내지 3 질량%이다.
카복실산으로서는, 한정되는 것은 아니지만, 숙신산, 포름산, 아세트산, 프로피온산, 젖산, 글리콜산, 디글리콜산, 피루브산, 말론산, 부티르산, 히드록시 아세트산, 타르타르산, 말산, 말레산, 푸마르산, 발레르산, 글루타르산, 이타콘산, 아디프산, 카프로산, 구연산, 프로판 트리카복실산, 트랜스-아코니트산, 에난트산, 카프릴산, 라우린산, 미리스트산, 팔미트산, 스테아르산, 올레산, 리놀레산, 리놀렌산, 톨루익산, 벤조산, 5-벤조트리아졸 카복실산, 1,3-아세톤 디카복실산, 아세틸벤조산, 니코틴산 및 피콜린산 등을 들 수 있다. 특히, 숙신산은, 산화물 반도체층에의 손상성이 낮아 바람직하다.
카복실산의 첨가량은, 특별히 한정되지 않지만, 바람직하게는 0.001 질량% 이상, 보다 바람직하게는 0.005 내지 5 질량%, 보다 더 바람직하게는 0.01 내지 3 질량%이다.
산화물 반도체층에의 손상을 억제하는 효과를 보다 발휘하게 한다는 관점에서는, 아미노 카복실산 및/또는 카복실산을 포함하는 에칭액 조성물을 50℃ 이상에서 사용하는 것이 바람직하다.
아미노 카복실산 및/또는 카복실산은, 킬레이트제로도 작용하기 때문에, 산화물 반도체층의 손상 억제 효과뿐만 아니라, 액안정성을 향상시키는 효과가 있다. 특히 TFT 전극 제조 시에, 배선재료의 기초로 사용된 티타늄층 또는 티타늄 함유층을 에칭하는 경우에는, 배선재료인 구리, 알루미늄 등의 금속이 에칭액 내에 용해되는 경우가 있다. 에칭액 내의 금속 이온은 과산화수소의 분해를 촉매적으로 빠르게 할 수 있어, 액의 안정성을 저하시킬 우려가 있다. 이들 배선재료 금속 및 에칭으로 생기는 티타늄 또는 티타늄 함유층의 잔여 금속 이온을 아미노 카복실산 및/또는 카복실산(킬레이트제)과 배위시킴으로써, 과산화수소의 분해를 억제하고, 액의 안정성을 높일 수 있다. 같은 효과를 기대하며, 본 발명의 에칭액 조성물은 아미노 카복실산 및/또는 카복실산과는 다른 킬레이트제를 더 포함해도 좋다. 다른 킬레이트제로는, 예를 들면 에틸렌디아민, 비피리딘 및 글루콘산 등을 들 수 있다.
본 발명의 에칭액 조성물은, 구리 방식제를 더 넣어도 좋다. 구리 방식제로는, 한정되는 것은 아니지만, 5-아미노-1H-테트라졸(ATZ), 3-아미노-1,2,4-트리아졸(ATA), 트리아졸, 이미다졸, 벤조이미다졸, 벤조트리아졸(BTA), 아데닌, 구아닌, 5-페닐테트라졸 및 5-메르캅토-1-메틸테트라졸 등의 함질소 고리화합물을 들 수 있다.
본 발명의 에칭액 조성물은, 용매를 포함한다. 용매는 물, 메탄올이나 이소프로판올 등의 유기용매 등을 사용할 수 있다.
에칭액 조성물 중 물의 함유량은, 특별히 한정되지 않지만, 바람직하게는, 50 내지 95 질량%이며, 보다 바람직하게는, 70 내지 85 질량%이다. 또한, 에칭액 조성물을 구성하는 매체는, 다른 성분을 함유하고 있어도 되지만, 물을 주성분으로 하는 것이 바람직하다. 이러한 경우, 에칭액 조성물을 구성하는 매체 중 물의 함유율은 80질량% 이상이며, 더욱 바람직하게는, 90 질량% 이상이다.
본 발명의 에칭액 조성물의 pH는 7 내지 11이다. 이 pH 범위라면, 산화물 반도체층에의 손상을 억제하고, 또한, 티타늄 에칭 속도가 빠르다는, 극히 우수한 에칭을 달성할 수 있다. pH가 7보다 작을 경우, 티타늄에 대해 충분한 에칭 속도를 가지지 않고, 또는 산화물 반도체층에의 손상이 증가한다. pH가 11보다 큰 경우에는, 산화물 반도체층에의 손상이 증가한다. 또한, pH가 높을 경우에는 과산화수소의 분해가 빨라져, 티타늄에 대해 안정된 에칭 속도를 얻지 못할 수 있다. 가장 선택비가 높다는 점에서, pH 8.0 내지 9.0이 바람직하다.
본 발명의 에칭액 조성물의 pH는, 암모늄 이온을 포함하는 화합물, 과산화수소 및 염기성 화합물의 양을 각각 적절히 조절하여, pH 7 내지 11의 범위로 할 수 있다. 조작성의 용이함 때문에, 염기성 화합물의 양으로 조절하는 것이 바람직하다. pH의 조정에는, 다양한 무기산, 유기산 및 그들의 염 등을 사용해도 좋다.
본 발명의 에칭액 조성물은 티타늄층 또는 티타늄 함유층을 에칭 처리하는 것을 방해하지 않는 한, 상술한 성분 외, 임의의 성분을 포함하는 것이 가능하다. 본 발명에서 사용할 수 있는 임의의 성분으로는, 예를 들면, 계면활성제 등을 들 수 있다. 계면활성제를 첨가함으로써, 습윤성 향상과 면내 균일성 향상의 효과를 얻을 수 있다. 계면활성제로는, 예를 들면, 양이온성 계면활성제, 음이온성 계면활성제, 양쪽성 계면활성제 및 비이온성 계면활성제 등을 들 수 있다.
본 발명의 에칭액 조성물은, 일형태에서, 불소 함유 화합물을 포함하지 않는 것이 바람직하다. 불소 함유 화합물은 산화물 반도체층에 손상을 주는 경우가 있다.
상술한 바와 같이, 본 발명의 에칭액 조성물은, 산화물 반도체층 상에 적어도 1층의 티타늄층 또는 티타늄 함유층을 에칭하기 위해서 사용하기 때문에, 티타늄층 또는 티타늄 함유층과, 산화물 반도체층의 선택비는 클수록 좋고, 바람직하게는 10 이상, 보다 바람직하게는 30 이상, 특히 바람직하게는 50 이상이다.
본 명세서에 있어서 에칭액 조성물의 에칭 속도(nm/min)는, 처리 시간(분)당 막의 에칭량(nm)으로서 정의된다. 본 발명의 에칭액 조성물의 에칭 속도는 특히 한정되지 않지만, 에칭액 조성물이 암모늄 이온을 포함하는 화합물, 과산화수소 및 염기성 화합물을 포함하는 경우, 티타늄층 및 티타늄 함유층에 대한, 측정온도가 30℃ 및 35℃인 조건 하에서, 10 내지 100 nm/min의 범위에 있는 것이 바람직하고, 20 내지 85 nm/min의 범위에 있는 것이 보다 바람직하고, 25 내지 75 nm/min의 범위에 있는 것이 보다 더 바람직하다. 또한, 측정온도가 50℃인 조건 하에서는, 10 내지 250 nm/min의 범위에 있는 것이 바람직하고, 20 내지 200 nm/min의 범위에 있는 것이 보다 바람직하고, 30 내지 150 nm/min의 범위에 있는 것이 보다 더 바람직하다.
티타늄층 및 티타늄 함유층의 에칭 속도는, 티타늄층 및 티타늄 함유층의 두께와 막질에 대응하고, 조절할 수 있다. 예를 들면, 본 발명의 에칭액 구조물의 조성 및 에칭을 행하는 온도의 적어도 하나를 적절히 조정함으로써 조절할 수 있다.
본 발명은, 일형태에서, 상술한 에칭액 조성물을 사용하여, 산화물 반도체층 상의 티타늄층 또는 티타늄 함유층을 에칭하는 에칭 방법에 관한다.
에칭에 있어서 에칭액 조성물의 온도는, 특별히 한정되지 않지만, 바람직하게는 25℃ 이상이다. 과산화수소의 안정성 및 안정된 에칭을 행한다는 관점에서, 보다 바람직하게는 30 내지 50℃, 보다 더 바람직하게는 30 내지 40℃이다.
본 발명의 에칭 방법에서, 본 발명의 에칭액을 티타늄층 또는 티타늄 함유층에 적용하는 방법에는 특별히 제한은 없으며, 예를 들면 침지하는 방법, 스프레이하는 방법 등을 들 수 있다.
본 발명의 에칭 방법은, 특히 박막 트랜지스터 제조에 있어 전극 제조 공정에서, 산화물 반도체층 상의 티타늄층 또는 티타늄 함유층을 에칭하기 위해 사용하기에 적절하다.
BGTC형의 박막 트랜지스터의 전극 제조 공정의 일례를 들어 설명하자면, 본 발명의 에칭 방법은 백채널 에치(BCE)형 TFT의 에칭에 적용할 수 있다. 도 2는 백채널 에치(BCE)형의 전극 형성 후의 구조를 나타내고 있지만, 전극 형성 전에는, 산화물 반도체층 상에 금속 배선과 티타늄층 또는 티타늄 함유층과의 적층막이 형성되어 있다. 일반적으로는, 배선 재료의 보호 및, 밀착성의 향상의 목적으로, 배선 재료 아래 또는 상하로 티타늄층 또는 티타늄 함유층이 형성되어 있다. 이를, 순서대로 위에서 에칭한다. 본 발명의 에칭 방법에 따르면, 산화물 반도체층에 접하는 티타늄층 또는 티타늄 함유층을 산화물 반도체층의 손상을 억제하여 에칭할 수 있다. 이에 의해, 도 1의 에치스톱 레이어형의 TFT에 설치되는 에치스톱 레이어를 생략할 수 있기 때문에, 비용을 대폭 삭감할 수 있다.
본 발명의 에칭액 조성물 및 에칭 방법은 TGTC형 박막 트랜지스터에서도 유용하다.
이상, 본 발명에 대해 적절한 실시태양에 근거해 상세하게 설명했지만, 본 발명은 이에 한정되지 않고, 각 구성은, 같은 기능을 발휘할 수 있는 임의의 것과 치환할 수 있고, 또는, 임의의 구성을 부가할 수도 있다.
실시예
본 발명을 이하의 실시예와 비교예와 함께 제시하고, 발명의 내용을 더욱 상세하게 나타내지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
이하의 방법으로, 본 발명의 에칭액 조성물과 비교를 위한 에칭액 조성물을 사용하여 실험을 행했다(표 안의 암모늄 이온을 포함하는 화합물의 농도에 대해서, 예를 들면 (NH4)2SO4의 농도가 0.3 M일 경우, 암모늄 이온으로 환산하면 0.6 mol/L이다).
[티타늄 에칭 속도 평가방법(실시예 1 내지 31 및 비교예 1 내지 4)
유리 기판 상에 티타늄 50 nm를 제막하고, 레지스트(resist)를 도포, 포토리소그래피(photolithography)에 의해 패터닝(patterning)을 행한 기판을 10 mm×10 mm 크기로 잘랐다. 에칭액 조성물을 제조 후, 35℃에서 15 분간 온욕한 후, 각 에칭액 조성물 약 40 mL 내에 자른 기판을 수평으로 침지하고, 35℃에서 교반하여 에칭을 행했다. 육안으로 막의 소실을 확인하고, 에칭의 개시부터 완료까지의 시간(Just Etching Time : JET)을 계측, 에칭 속도의 산출을 행했다. 에칭 후의 기판은 초순수로 물세척하여, 질소기류 하에서 건조시켰다.
[티타늄 에칭 속도 평가방법(실시예 32 내지 41 및 비교예 5 내지 9)]
유리 기판 상에 티타늄 50 nm를 제막하고, 레지스트를 도포, 포토리소그래피에 의해 패터닝을 행한 기판을 10 mm×10 mm 크기로 잘랐다. 에칭액 조성물을 제조 후, 30℃에서 30 분간 온욕한 후, 각 에칭액 조성물 약 50 mL 내에 자른 기판을 수평으로 침지하고, 30℃에서 교반하여 에칭을 행했다. 육안으로 막의 소실을 확인하고, 에칭의 개시부터 완료까지의 시간(Just Etching Time : JET)을 계측, 에칭 속도의 산출을 행했다. 에칭 후의 기판은 초순수로 물세척하여, 질소기류 하에서 건조시켰다.
[티타늄 에칭 속도 평가방법(실시예 42 내지 43 및 비교예 10)]
유리 기판 상에 티타늄 50 nm를 제막하고, 레지스트를 도포, 포토리소그래피에 의해 패터닝을 행한 기판을 10 mm×10 mm 크기로 잘랐다. 에칭액 조성물을 제조 후, 50℃에서 30 분간 온욕한 후, 각 에칭액 조성물 약 50 mL 내에 자른 기판을 수평으로 침지하고 50℃에서 교반하여 에칭을 행했다. 육안으로 막의 소실을 확인하고, 에칭의 개시부터 완료까지의 시간(Just Etching Time : JET)을 계측, 에칭 속도의 산출을 행했다. 에칭 후의 기판은 초순수로 물세척하여, 질소기류 하에서 건조시켰다.
[IGZO의 에칭 속도 평가방법(실시예 1 내지 31 및 비교예 1 내지 4)]
유리 기판 상에 IGZO 50 nm를 제막하고, 레지스트를 도포, 포토리소그래피에 의해 패터닝을 행한 기판을 10 mm×10 mm 크기로 잘랐다. 에칭액 조성물을 제조 후, 35℃에서 15분간 온욕한 후, 각 에칭액 조성물 약 40 mL 내에 기판을 수직으로 5분간 침지하였고, 35℃에서 무교반으로 에칭을 행했다. 에칭 후의 기판은 초순수로 물세척하여, 질소기류 하에서 건조시켰다. 레지스트의 박리는, 아세톤을 사용해 35℃에서 90 초간 교반 침지함으로써 행했다. 아세톤 침지 후의 기판은 초순수를 사용해 물세척하고, 질소기류 하에서 건조시켰다. 에칭을 행한 기판에 대해 촉침식 단차계(BrukerAXS사 제조 DektakXT)를 사용해 에칭량을 측정하고, 에칭 속도를 산출했다.
[IGZO의 에칭 속도 평가방법(실시예 32 내지 41 및 비교예 5 내지 9)]
유리 기판 상에 IGZO 50 nm를 제막하고, 레지스트를 도포, 포토리소그래피에 의해 패터닝을 행한 기판을 10 mm×10 mm 크기로 잘랐다. 에칭액 조성물을 제조 후, 30℃에서 30 분간 온욕한 후, 각 에칭액 조성물 약 50mL 내에 기판을 수직으로 5분 간 침지하였고, 30℃에서 무교반으로 에칭을 행했다. 에칭 후의 기판은 초순수로 물세척하여, 질소기류 하에서 건조시켰다. 레지스트의 박리는 아세톤을 사용해, 35℃에서 90 초간 교반 침지함으로써 행했다. 아세톤 침지 후의 기판은 초순수를 사용해 물세척하고, 질소기류 하에서 건조시켰다. 에칭을 행한 기판에 대해 촉침식 단차계(BrukerAXS사 제조 DektakXT)를 사용해 에칭량을 측정하고, 에칭 속도를 산출했다.
[IGZO의 에칭 속도 평가방법(실시예 42 내지 43 및 비교예 10)]
유리 기판 상에 IGZO 50 nm를 제막하고, 레지스트를 도포, 포토리소그래피에 의해 패터닝을 행한 기판을 10 mm×10 mm 크기로 잘랐다. 레지스트의 박리는, 아세톤을 사용해 35℃로 90 초간 교반 침지함으로써 행했다. 에칭액 조성물을 제조 후, 50℃에서 30 분간 온욕한 후, 각 에칭액 조성물 약 50 mL 내에 기판을 수직으로 5 분간 침지하였고, 50℃에서 무교반으로 에칭을 행했다. 에칭 후의 기판은 초순수로 물세척하여, 질소기류 하에서 건조시켰다. 에칭 속도는 에칭 전후의 기판에 대해, 에너지 분산형 형광 X선 분석장치(HITACHI FT9500X)를 사용해 에칭량을 측정하는 것으로 산출했다.
에너지 분산형 형광 X선 분석장치를 사용한 경우, 측정원리의 차이로 촉진식 단차계를 사용한 경우와 비교해 동일한 에칭 조건에서의 에칭량 측정치의 절대치는 작아지기 때문에, 절대치의 비교는 할 수 없다. 하지만 측정치의 대소의 경향이 같다는 것은 말할 필요도 없다.
표 1에, 각 실시예 1 내지 5에서 사용한 에칭액 조성물의 조성 및, 에칭 속도(E/R) 및 티타늄과 IGZO의 에칭 선택비를 나타낸다.
조성 결과
pH H2O2 함량1
(wt%)		 암모늄이온을 함유하는 화합물
화합물 농도1(M)		 염기성화합물
(pH조정제)		 Ti E/R IGZO E/R 선택비
실시예 1 9.0 5.0 (NH4)2HPO4 0.3 KOH 10.9 0.4 27.3
실시예 2 9.0 10.0 (NH4)2HPO4 0.3 KOH 25.6 0.5 51.2
실시예 3 9.0 15.0 (NH4)2HPO4 0.3 KOH 40.0 0.7 57.1
실시예 4 9.0 20.0 (NH4)2HPO4 0.3 KOH 62.5 0.9 69.4
실시예 5 9.0 25.0 (NH4)2HPO4 0.3 KOH 75.0 0.9 83.3
1: 조정 시 용액을 40 mL(40 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 2에, 실시예 6 및 비교예 1 및 2에서 사용한 에칭액 조성물의 조성 및, 티타늄 에칭 속도(E/R)를 나타낸다. 암모늄 이온을 포함하지 않는 비교예 1 및 2에서는 에칭 속도가 떨어졌다.
조성 결과
pH H2O2 함량1
(wt%)		 첨가물 1
화합물 농도1(M)		 첨가물 2
화합물 농도1(M)		 염기성화합물(pH조정제) 계(system)중의 양이온 Ti E/R
(nm/min)
실시예 6 9.0 20.0 (NH4)2HPO4 0.3 없음 - KOH NH4 +,K+ 61.2
비교예 1 9.0 20.0 (NH4)2HPO4 0.3 없음 - KOH K+ 50.0
비교예 2 9.0 20.0 (NH4)2HPO4 0.3 TMAH 0.3 KOH TMA+,K+ 30.3
1: 조정 시 용액을 40 mL(40 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 3에, 실시예 7 내지 14에서 사용한 에칭액 조성물의 조성 및 IGZO의 에칭 속도(E/R)를 나타낸다. 또한, 암모늄 이온의 함량을 통일하기 위해, 일부의 조성에는 암모니아를 첨가하고 있다.
조성 결과
pH H2O2
함량1
(wt%)		 암모늄이온을 함유하는 화합물
화합물 농도1(M)		 첨가물

화합물 농도1(M)		 염기성화합물(pH조정제) IGZO E/R
(nm/min)
실시예 7 9.0 20.0 (NH4)2SO4 0.3 없음 - KOH 1.7
실시예 8 9.0 20.0 (NH4)2HPO4 0.3 없음 - KOH 0.7
실시예 9 9.0 20.0 CH3COONH4 0.3 NH3 0.3 KOH 1.1
실시예 10 9.0 20.0 NH4Cl 0.3 NH3 0.3 KOH 2.4
실시예 11 9.0 20.0 NH4NO3 0.3 NH3 0.3 KOH 1.1
실시예 12 9.0 20.0 숙신산 암모늄 0.3 없음 - KOH 1.4
실시예 13 9.0 20.0 옥살산 암모늄 0.3 없음 - KOH 5.1
실시예 14 9.0 20.0 타르타르산 암모늄 0.3 없음 - KOH 5.6
1: 조정 시 용액을 40 mL(40 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 4에, 실시예 15 내지 19에서 사용한 에칭액 조성물의 조성 및 티타늄 에칭 속도, IGZO의 에칭 속도(E/R) 및 선택비를 나타낸다. 암모늄 이온의 농도가 낮은 쪽이 선택비가 큰 경향을 인정할 수 있었다.
조성 결과
pH H2O2 함량1
(wt%)		 암모늄이온을 함유하는 화합물
화합물 농도1(M)		 염기성화합물
(pH조정제)		 Ti E/R
(nm/min)		 IGZO E/R
(nm/min)		 선택비
실시예 20 9.0 20.0 (NH4)2HPO4 0.3 KOH 55.6 0.6 92.7
실시예 21 9.0 20.0 (NH4)2HPO4 0.3 TMAH 36.1 0.6 60.2
실시예 22 9.0 20.0 (NH4)2HPO4 0.3 Choline 53.6 0.8 67.0
실시예 23 9.0 20.0 (NH4)2HPO4 0.3 MEA 43.5 1.0 43.5
실시예 24 9.0 20.0 (NH4)2HPO4 0.3 NH3 76.9 1.5 51.3
1: 조정 시 용액을 40 mL(40 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 6에, 실시예 25 내지 31 및 비교예 3 및 4에서 사용한 에칭액 조성물의 조성 및 티타늄 에칭 속도, IGZO의 에칭 속도(E/R) 및 선택비를 나타낸다. pH가 11.0보다 큰 에칭액 조성물로는 IGZO에의 손상이 크다. 또한 pH 8.0 내지 9.0의 선택비가 가장 큰 것이 확인되었다.
조성 결과
pH H2O2 함량1
(wt%)		 암모늄이온을 함유하는 화합물
화합물 농도1(M)		 염기성화합물
(pH조정제)		 Ti E/R
(nm/min)		 IGZO E/R
(nm/min)		 선택비
실시예 25 8.0 20.0 (NH4)2HPO4 0.3 KOH 28.8 0.4 72.0
실시예 26 8.5 20.0 (NH4)2HPO4 0.3 KOH 44.8 0.4 112.0
실시예 27 9.0 20.0 (NH4)2HPO4 0.3 KOH 66.7 0.6 111.2
실시예 28 9.5 20.0 (NH4)2HPO4 0.3 KOH 83.3 1.6 52.1
실시예 29 10.0 20.0 (NH4)2HPO4 0.3 KOH 100.0 2.6 38.5
실시예 30 10.5 20.0 (NH4)2HPO4 0.3 KOH 115.4 3.6 32.1
실시예 31 11.0 20.0 (NH4)2HPO4 0.3 KOH 125.0 4.4 28.4
비교예 3 11.5 20.0 (NH4)2HPO4 0.3 KOH 115.4 5.8 19.9
비교예 4 12.0 20.0 (NH4)2HPO4 0.3 KOH 71.4 7.6 9.4
1: 조정 시 용액을 40 mL(40 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 7에, 실시예 32 내지 34 및 비교예 5에서 사용한 에칭액 조성물의 조성 및 티타늄 에칭 속도, IGZO의 에칭 속도(E/R) 및 선택비를 나타낸다. 인 원자 함유 옥소산을 첨가함으로써 IGZO의 손상이 감소되는 것이 확인되었다.
조성 결과
pH H2O2
함량1
(wt%)		 암모늄이온을 함유하는 화합물
화합물 농도1(M)		 염기성화합물(pH조정제) 인원자 함유 옥소산
화합물 농도1(M)		 Ti E.R.
(nm/min)		 IGZO E.R.
(nm/min)		 선택비
비교예 5 8.5 21.3 (NH4)2HO4 0.3 TMAH 없음 - 66.7 2.6 25.8
실시예 32 8.5 21.3 (NH4)2HO4 0.3 TMAH 인산 0.05 66.7 0.7 92.6
실시예 33 8.5 21.3 (NH4)2HO4 0.3 TMAH HEDP 0.05 66.7 0.6 119.1
실시예 34 8.5 21.3 (NH4)2HO4 0.3 TMAH ATMP 0.05 66.7 0.9 74.9
1: 조정 시 용액을 50 mL(50 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 8에, 실시예 35 내지 37 및 비교예 6에서 사용한 에칭액 조성물의 조성 및 티타늄 에칭 속도, IGZO의 에칭 속도(E/R) 및 선택비를 나타낸다. 인 원자 함유 옥소산을 첨가함으로써, 옥살산 이온과 같은 IGZO 손상이 큰 음이온 존재 하에 있어서도, IGZO 손상이 억제되는 것, 특히 HEDP를 첨가했을 경우, 인 원자 함유 옥소산을 첨가하지 않는 경우에 비해 선택비가 10배 이상 향상하는 것이 확인되었다.
조성 결과
pH H2O2
함량1
(wt%)		 암모늄이온을 함유하는 화합물
화합물 농도1(M)		 염기성화합물(pH조정제) 인원자 함유 옥소산
화합물 농도1(M)		 Ti E.R.
(nm/min)		 IGZO E.R.
(nm/min)		 선택비
비교예 6 8.5 21.3 옥살산 암모늄 0.3 TMAH 없음 - 66.7 7.8 8.6
실시예 35 8.5 21.3 옥살산 암모늄 0.3 TMAH 인산 0.05 66.7 1.3 49.8
실시예 36 8.5 21.3 옥살산 암모늄 0.3 TMAH HEDP 0.05 66.7 0.7 96.9
실시예 37 8.5 21.3 옥살산 암모늄 0.3 TMAH ATMP 0.05 66.7 1.5 44.2
1: 조정 시 용액을 50 mL(50 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 9에, 실시예 38 내지 41 및 비교예 7 내지 9에서 사용한 에칭액 조성물의 조성 및 티타늄 에칭 속도, IGZO의 에칭 속도(E/R) 및 선택비를 나타낸다. 인 원자 함유 옥소산 대신에, 암모늄염에 인산이나 포스폰산을 첨가함으로써, 인 원자 함유의 옥소산을 첨가했을 경우와 같은 IGZO 손상의 억제 효과가 확인되었다.
Figure pct00001
1: 조정 시 용액을 50 mL(50 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
표 10에, 실시예 42 내지 43 및 비교예 10에서 사용한 에칭액 조성물의 조성 및 티타늄 에칭 속도, IGZO의 에칭 속도(E/R) 및 선택비를 나타낸다.
카복실산 또는 아미노 카복실산을 첨가함으로써, IGZO에의 손상이 억제되는 것이 확인되었다.
조성 결과
pH H2O2
함량1
(wt%)		 암모늄이온을 함유하는 화합물
화합물 농도1(M)		 염기성화합물(pH조정제) 인원자 함유 옥소산
화합물 농도1(M)		 Ti E.R.
(nm/min)		 IGZO E.R.
(nm/min)		 선택비
비교예 10 8.5 20.0 (NH4)2SO4 0.3 TMAH 없음 - 130.4 1.18 110.5
실시예 42 8.5 20.0 (NH4)2SO4 0.3 TMAH 인산 0.05 130.4 0.82 159.1
실시예 43 8.5 20.0 (NH4)2SO4 0.3 TMAH EDTA 0.05 130.4 0.77 169.4
1: 조정 시 용액을 50 mL(50 g, 비중 1.0)로 한 때의 조제(prepartion) 시의 값
산업상 이용가능성
본 발명의 에칭액 조성물을 사용함으로써, 산화물 반도체상의 티타늄으로 이루어진 층 또는 티타늄을 함유하는 층을, 산화물 반도체에 거의 손상을 주지 않고 에칭할 수 있게 된다.

Claims (14)

  1. 암모늄 이온을 포함하는 화합물, 과산화수소 및 염기성 화합물을 포함하는, pH가 7 내지 11인, 산화물 반도체 상의 티타늄층 또는 티타늄 함유층을 에칭하기 위한 에칭액 조성물.
  2. 제1항에 있어서, 인 원자 함유 옥소산 및/또는 그의 이온을 더 포함하는, 에칭액 조성물.
  3. 제1항에 있어서, 아미노 카복실산 및/또는 카복실산을 더 포함하는, 에칭액 조성물.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 구리 방식제를 더 포함하는, 에칭액 조성물.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 암모늄 이온의 농도가 0.01 내지 1.00 mol/L인, 에칭액 조성물.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 암모늄 이온을 포함하는 화합물이 황산 암모늄, 인산 암모늄, 아세트산 암모늄, 질산 암모늄, 염화 암모늄, 숙신산 암모늄 및 암모니아로 이루어진 군에서 선택되는 1종 또는 2종 이상의 화합물인, 에칭액 조성물.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 암모늄 이온을 포함하는 화합물이, 황산 암모늄, 인산 암모늄, 아세트산 암모늄, 질산 암모늄, 염화 암모늄 및 숙신산 암모늄으로 이루어진 군에서 선택되는 1종 또는 2종 이상의 화합물인, 에칭액 조성물.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 염기성 화합물이 무기 알칼리 화합물, 4급 아민 수산화물 및 아민으로 이루어진 군에서 선택되는, 에칭액 조성물.
  9. 제2항 내지 제8항 중 어느 한 항에 있어서, 인 원자 함유 옥소산 또는 그의 이온 농도가 0.0001 내지 1.0 mol/L인, 에칭액 조성물.
  10. 제2항 내지 제9항 중 어느 한 항에 있어서, 인 원자 함유 옥소산 또는 그의 이온이, 인산, 포스폰산, 다좌 포스폰산, 포스핀산, 아인산 및 그들의 유도체에서 선택되는 1종 또는 2종 이상의 화합물 또는 그의 유리된 이온인, 에칭액 조성물.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 암모늄 이온을 포함하는 화합물 0.1 내지 40 질량%, 과산화수소 5 내지 30 질량% 및 염기성 화합물 0.1 내지 50 질량%를 포함하는, 에칭액 조성물.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 산화물 반도체가 인듐, 갈륨, 아연을 주성분으로 하는 금속 산화물(IGZO), 인듐, 아연을 주성분으로 하는 금속 산화물(IZO) 및 갈륨, 아연을 주성분으로 하는 금속 산화물(GZO)로 이루어진 군에서 선택되는, 에칭액 조성물.
  13. 산화물 반도체 상의 티타늄층 또는 티타늄 함유층을, 제1항 내지 제12항 중 어느 한 항에 있는 에칭액 조성물을 사용해 에칭하는 공정을 포함하는, 티타늄층 또는 티타늄 함유층의 에칭 방법.
  14. 제1항 내지 제12항 중 어느 한 항에 있는 에칭액 조성물을 사용하여 산화물 반도체 상의 티타늄층 또는 티타늄 함유층을 에칭하는 공정을 포함하는, 박막 트랜지스터의 제조 방법.
KR1020197032112A 2017-03-31 2018-03-30 티타늄층 또는 티타늄 함유층의 에칭액 조성물 및 에칭 방법 KR102527728B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017071076 2017-03-31
JPJP-P-2017-071076 2017-03-31
PCT/JP2018/013603 WO2018181896A1 (ja) 2017-03-31 2018-03-30 チタン層またはチタン含有層のエッチング液組成物およびエッチング方法

Publications (2)

Publication Number Publication Date
KR20190133749A true KR20190133749A (ko) 2019-12-03
KR102527728B1 KR102527728B1 (ko) 2023-04-28

Family

ID=63678051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197032112A KR102527728B1 (ko) 2017-03-31 2018-03-30 티타늄층 또는 티타늄 함유층의 에칭액 조성물 및 에칭 방법

Country Status (7)

Country Link
US (1) US10920326B2 (ko)
JP (1) JP7220142B2 (ko)
KR (1) KR102527728B1 (ko)
CN (1) CN110462799B (ko)
SG (1) SG11201908791SA (ko)
TW (1) TWI808965B (ko)
WO (1) WO2018181896A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444064B1 (ko) * 2021-08-23 2022-09-16 백영기 금범프 공정의 언더범프메탈층인 티탄합금 박막 에칭 조성물 및 이를 사용한 언더범프메탈층인 티탄합금 박막 에칭방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202320A (ja) * 2019-06-12 2020-12-17 関東化学株式会社 過酸化水素分解抑制剤
KR20210100258A (ko) * 2020-02-05 2021-08-17 삼성전자주식회사 식각 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP7449127B2 (ja) 2020-03-11 2024-03-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理液、基板処理方法および基板処理装置
US11492709B2 (en) * 2020-04-14 2022-11-08 Entegris, Inc. Method and composition for etching molybdenum
CN111893488A (zh) * 2020-08-04 2020-11-06 深圳市乾行达科技有限公司 蚀刻液及其制备方法
WO2022030627A1 (ja) * 2020-08-07 2022-02-10 株式会社トクヤマ 半導体ウエハ用処理液
CN114318343A (zh) 2020-09-29 2022-04-12 上海飞凯材料科技股份有限公司 一种蚀刻液及其应用

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344051B2 (ko) 1973-11-22 1978-11-25
JP2002155382A (ja) 2000-09-05 2002-05-31 Wako Pure Chem Ind Ltd Ｔｉ系膜用エッチング剤及びエッチング方法
WO2009081884A1 (ja) 2007-12-21 2009-07-02 Wako Pure Chemical Industries, Ltd. エッチング剤、エッチング方法及びエッチング剤調製液
WO2010029867A1 (ja) 2008-09-09 2010-03-18 昭和電工株式会社 チタン系金属、タングステン系金属、チタンタングステン系金属またはそれらの窒化物のエッチング液
JP4471094B2 (ja) 2004-05-11 2010-06-02 三菱瓦斯化学株式会社 チタンまたはチタン合金のエッチング液
JP2013033942A (ja) 2011-06-30 2013-02-14 Fujifilm Corp エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
JP2014107434A (ja) 2012-11-28 2014-06-09 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
WO2015002272A1 (ja) 2013-07-05 2015-01-08 和光純薬工業株式会社 エッチング剤、エッチング方法およびエッチング剤調製液
KR20160014714A (ko) * 2013-06-06 2016-02-11 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 질화 티타늄의 선택적인 에칭을 위한 조성물 및 방법
JP2016027186A (ja) 2014-06-24 2016-02-18 東京応化工業株式会社 チタン又はチタン化合物用の剥離液、及び配線形成方法
JP2016108659A (ja) 2014-11-27 2016-06-20 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP2016111342A (ja) 2014-11-27 2016-06-20 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071510A (en) * 1989-09-22 1991-12-10 Robert Bosch Gmbh Process for anisotropic etching of silicon plates
JP5050850B2 (ja) * 2005-06-24 2012-10-17 三菱瓦斯化学株式会社 メタル材料用エッチング剤組成物およびそれを用いた半導体デバイスの製造方法
CN101952485A (zh) * 2007-11-22 2011-01-19 出光兴产株式会社 蚀刻液组合物
JP6066552B2 (ja) * 2011-12-06 2017-01-25 関東化學株式会社 電子デバイス用洗浄液組成物
WO2013101907A1 (en) * 2011-12-28 2013-07-04 Advanced Technology Materials, Inc. Compositions and methods for selectively etching titanium nitride
US8835326B2 (en) * 2012-01-04 2014-09-16 International Business Machines Corporation Titanium-nitride removal
JP5960099B2 (ja) * 2012-07-20 2016-08-02 富士フイルム株式会社 エッチング方法及びこれを用いた半導体基板製品及び半導体素子の製造方法
US20150104952A1 (en) * 2013-10-11 2015-04-16 Ekc Technology, Inc. Method and composition for selectively removing metal hardmask and other residues from semiconductor device substrates comprising low-k dielectric material and copper
CN105899713B (zh) * 2014-01-14 2018-01-12 塞克姆公司 选择性金属/金属氧化物刻蚀方法
KR102150513B1 (ko) * 2014-03-13 2020-09-01 동우 화인켐 주식회사 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
US9976111B2 (en) * 2015-05-01 2018-05-22 Versum Materials Us, Llc TiN hard mask and etch residual removal

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5344051B2 (ko) 1973-11-22 1978-11-25
JP2002155382A (ja) 2000-09-05 2002-05-31 Wako Pure Chem Ind Ltd Ｔｉ系膜用エッチング剤及びエッチング方法
JP4471094B2 (ja) 2004-05-11 2010-06-02 三菱瓦斯化学株式会社 チタンまたはチタン合金のエッチング液
WO2009081884A1 (ja) 2007-12-21 2009-07-02 Wako Pure Chemical Industries, Ltd. エッチング剤、エッチング方法及びエッチング剤調製液
WO2010029867A1 (ja) 2008-09-09 2010-03-18 昭和電工株式会社 チタン系金属、タングステン系金属、チタンタングステン系金属またはそれらの窒化物のエッチング液
JP2013033942A (ja) 2011-06-30 2013-02-14 Fujifilm Corp エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
JP2014107434A (ja) 2012-11-28 2014-06-09 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
KR20160014714A (ko) * 2013-06-06 2016-02-11 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 질화 티타늄의 선택적인 에칭을 위한 조성물 및 방법
WO2015002272A1 (ja) 2013-07-05 2015-01-08 和光純薬工業株式会社 エッチング剤、エッチング方法およびエッチング剤調製液
JP2016027186A (ja) 2014-06-24 2016-02-18 東京応化工業株式会社 チタン又はチタン化合物用の剥離液、及び配線形成方法
JP2016108659A (ja) 2014-11-27 2016-06-20 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法
JP2016111342A (ja) 2014-11-27 2016-06-20 三菱瓦斯化学株式会社 液体組成物およびこれを用いたエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444064B1 (ko) * 2021-08-23 2022-09-16 백영기 금범프 공정의 언더범프메탈층인 티탄합금 박막 에칭 조성물 및 이를 사용한 언더범프메탈층인 티탄합금 박막 에칭방법

Also Published As

Publication number Publication date
US10920326B2 (en) 2021-02-16
KR102527728B1 (ko) 2023-04-28
SG11201908791SA (en) 2019-10-30
TW201842233A (zh) 2018-12-01
JP7220142B2 (ja) 2023-02-09
WO2018181896A1 (ja) 2018-10-04
TWI808965B (zh) 2023-07-21
CN110462799A (zh) 2019-11-15
CN110462799B (zh) 2023-12-26
US20200024750A1 (en) 2020-01-23
JPWO2018181896A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
KR20190133749A (ko) 티타늄층 또는 티타늄 함유층의 에칭액 조성물 및 에칭 방법
JP6657770B2 (ja) 液体組成物およびこれを用いたエッチング方法
TWI615508B (zh) 用於銅基金屬膜的蝕刻劑組合物、液晶顯示器用陣列基板的製造方法及液晶顯示器用陣列基板
KR20160064015A (ko) 액체조성물 및 이것을 이용한 에칭방법
KR20150089887A (ko) 구리막 및 티타늄막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
KR101933529B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
TW201638393A (zh) 蝕刻劑組合物和製作用於液晶顯示器的陣列基板的方法
KR20160112470A (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102131394B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20170112886A (ko) 구리계 금속막용 식각액 조성물, 이를 이용한 표시장치용 어레이 기판의 제조방법
JP2020202320A (ja) 過酸化水素分解抑制剤
KR102131393B1 (ko) 액정표시장치용 어레이 기판의 제조방법
CN114875406A (zh) 一种铜钼金属蚀刻液组合物及其制备方法
KR102254563B1 (ko) 구리계 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
TW201823516A (zh) 蝕刻液組成物及蝕刻方法
KR102142419B1 (ko) 액정표시장치용 어레이 기판의 제조방법
TWI841746B (zh) 過氧化氫分解抑制劑
JPWO2019186624A1 (ja) エッチング液
KR102469936B1 (ko) Ti-Al계 합금막의 식각액 조성물 및 그를 이용한 금속배선의 형성 방법
KR102142420B1 (ko) 액정표시장치용 어레이 기판의 제조방법
CN107653451B (zh) 蚀刻液组合物及利用到该组合物的金属图案制造方法
KR102677476B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴 제조 방법
KR102169571B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR102092927B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20160112802A (ko) 몰리브덴 함유 금속막의 식각액 조성물 및 이를 이용한 액정표시 장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant