KR20190110613A - 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법 - Google Patents

육방정계 결정 구조의 2차원 막을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20190110613A
KR20190110613A KR1020197025738A KR20197025738A KR20190110613A KR 20190110613 A KR20190110613 A KR 20190110613A KR 1020197025738 A KR1020197025738 A KR 1020197025738A KR 20197025738 A KR20197025738 A KR 20197025738A KR 20190110613 A KR20190110613 A KR 20190110613A
Authority
KR
South Korea
Prior art keywords
substrate
film
support substrate
metal film
growth
Prior art date
Application number
KR1020197025738A
Other languages
English (en)
Other versions
KR102523183B1 (ko
Inventor
브루노 기셀랑
장-마크 베토우
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20190110613A publication Critical patent/KR20190110613A/ko
Application granted granted Critical
Publication of KR102523183B1 publication Critical patent/KR102523183B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/66—Crystals of complex geometrical shape, e.g. tubes, cylinders
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 육방정계 결정 구조, 특히 그래핀을 갖는 IV족 물질의 2차원 막을 제조하기 위한 방법에 관한 것으로서, 지지 기판(2) 상에 상기 2차원 막의 성장을 위해 적합한 단결정 금속 막(1)의 전사를 포함하는, 성장 기판(100)의 형성, 및 상기 기판(100)의 상기 금속 막 상에 상기 2차원 막(3)의 에피택셜 성장을 포함한다.

Description

육방정계 결정 구조의 2차원 막을 제조하기 위한 방법
본 발명은 육방정계 결정 구조(hexagonal crystalline structure)를 갖는 원소들의 주기율표의 IV족 물질의 2차원 막의 성장에 관한 것이며, 보다 구체적으로는 그래핀(graphene) 뿐만 아니라 이러한 막을 포함하는 구조에 관한 것이다.
그래핀 막들은 다양한 기술분야들, 특히 전자공학, 광전자공학, 에너지, 센서, 생명공학, 복합 재료들에서 관심이 높아지고 있다. 그래핀 막은 2차원 육방정계 결정 구조의 형태로 배열된 탄소 원자들로 구성된다. 그래핀의 특히 흥미로운 특성들 중에는, 전하 캐리어들의 이동도, 막 평면에서의 열 전도도, 광학 투과도, 높은 응집력 또는 인장 강도와 같은 우수한 기계적 특성들, 유연성, 및 생체적합성이 있다.
지지 기판 상에 단원자층 또는 소수의 원자층들의 형태로 그래핀 막을 성장시키는 공정들이 이미 존재하고 있다.
제1의 기술은 지지 기판으로서 금속 포일, 특히 구리 또는 니켈을 사용하며, 상기 지지 기판 상에 그래핀 막을 성장시키기 위해 화학 기상 퇴적(CVD) 방법을 사용한다. 선택적으로, 이렇게 형성된 상기 그래핀 막은 이어서 다른 지지체로 전사될 수 있다.
이 기술의 제1의 단점은 그래핀과 구리 또는 니켈 기판의 열팽창계수들 (coefficient of thermal expansion; CTEs)이 매우 다르다는 것이다.
그러나, 그래핀 막의 성장이 고온(전형적으로, 1000 내지 1100℃의 범위)에서 수행되기 때문에 열팽창계수의 이러한 차이는 실온으로 복귀할 경우 상기 그래핀 막에 높은 응력을 발생시킨다.
그래핀 막은 소수의 원자층들 보다 많지 않게 구성되어 있기 때문에 이러한 응력들은 냉각 중에 그래핀에 변형과 손상을 일으킨다. 이러한 영향들은 그래핀 막의 나중의 공정 단계들에서 악화될 수 있다.
상기 기술의 제2의 단점은, 퇴적된 그래핀 원자층들의 수를 완벽하게 그리고 재현 가능하게 제어하기 위해서는(특히, 추가 층이 형성되기 시작하는 영역들의 형성을 방지함으로써), 탄소 원자들의 유일한 공급원이 성장 기판 자체가 아니라 퇴적 분위기(deposition atmosphere)로부터 온다는 것을 보증하는 것이 가능하여야 한다는 것이다.
그러나, 금속 포일들은 또한 퇴적 분위기 내에 의도적으로 강하게 존재하는 탄소 원자들을 흡수하고, 그리고 성장 또는 냉각 동안에 의도하지 않게 방출하는 경향이 있다. 구리의 경우, 이 흡수는 다결정질인, 주로 상기 금속 포일들 내의 결정 입계들(grain boundaries) 및 다른 결함들을 통하여 국부화 되는 것으로 생각된다. 니켈의 경우, 탄소 분위기에 노출된 표면으로부터 그 전체 두께로 또는 적어도 수 마이크로미터 이상으로 일시적으로 탄소를 흡수하는 경향이 있는 것으로 여겨진다. 그러나, 니켈에서 탄소의 한계 용해도(limit solubility)는 온도에 따라 감소하여, 그래핀 막의 성장에 이어지는 냉각 동안에 탄소의 방출을 초래한다.
마지막으로, 그래핀 성장을 정확하고 재현 가능하게 제어하기 위해, (모자이크 같은) 상이한 그레인들의 배열이 그래핀 막의 특성들에 중요한 영향을 끼칠 수 있기 때문에, 구리 포일이 질감이 잘 나게 만들어지거나 및/또는 잘 배향 되는 것(예를 들어, 단지 배향된 그레인들 (111)만을 제시함으로써)은 충분하지 않다.
따라서, 제2의 기술은 전술한 금속 포일을 실리콘 또는 사파이어 기판 상에 퇴적된 구리 층으로 구성된 복합 기판으로 대체하는 것을 목표로 한다. [Miller 2012] [Miller 2013] [Ismach 2010] [Rahimi 2014] [Tao 2012].
그러나, 구리 층의 퇴적이 수직축을 따라 기판에 대한 배향 (111)을 촉진하도록 최적화된 경우에도, 상기 층은 평면(트위스)에 배향 변형의 존재와 함께 질감이 나도록(다결정질) 유지한다. 유사하게, 고온(약 950℃)에서 구리 층을 어닐링하면 일부 그레인들을 성장시키는 것이 가능하지만, 그들의 크기는 밀리미터 미만으로 잘 유지된다.
이들 복합 기판들 상에 퇴적된 그래핀 막들은 구리 포일들 상에서 얻어진 것들과 비교할만한 품질을 갖는다.
구리의 다결정성의 단점을 극복하기 위해, 자연적으로 결정 입계들이 없는 작은 단결정 구리 결정들 상에 그래핀을 퇴적함으로써 테스트가 수행되었다. [Gao 2010].
그러나, 이 제3의 기술은 열팽창 계수에서의 차이의 문제를 해결하지 못한다. 또한, 매우 비싸고 너무 작은 구리 단결정들의 사용은 산업적 응용에 적합하지 않다. 마지막으로, 이 기술은 니켈에 의한 체적 흡수 문제를 해결하지 못한다.
미국 특허 제8,501,531호 자료는 CVD에 의한 그래핀의 퇴적을 피하는 것을 제안하고 있으며, 결정된 탄소 농도를 갖는 금속층이 기판 상에 퇴적되고, 이어서 금속층 내부에 탄소를 확산시키기 위한 가열 단계 및 이어서 상기 금속층의 밖으로 탄소를 이동시키고 그리고 상기 금속층의 표면 상에 그래핀으로서 그 자체를 조직하기 위해 충분한 급속 냉각의 단계를 포함하는 열처리를 수행하는 공정을 기술하고 있다. 그러나 이 기술에는 어느 정도의 단점들이 있다. 먼저, 그래핀 형성 온도가 허술하게 정의되어 있음에 유의해야 한다. 실제로, 이 기술은 탄소를 금속층에 결합시키기 위해 상기 구조를 고온에 노출시키는 것이 요구되며, 그래핀은 탄소의 과포화로 인해 냉각 동안 형성된다. 따라서, 그래핀 막에서 주름들이 일반적으로 관찰된다. 또한, 퇴적에 의해 얻어진 상기 금속층은 다결정이다. 퇴적된 막의 거칠기는 일반적으로 높으며, 10 나노미터 정도보다 높을 수 있다. 따라서 퇴적된 막들의 두께 제어는, 즉 10 nm 미만의 작은 두께들에서는 까다롭다.
본 발명의 하나의 목적은 상기 언급된 단점들을 극복하고, 육방정계 결정 구조, 특히 그래핀을 갖는 IV족 물질의 2차원 막을 제조하는 공정을 설계하여, 하나 이상의 원자층들의 성장을 정밀하게 제어할 수 있게 하며, 현재 이용 가능한 막들보다 우수한 품질의 막을 제공하는 것에 있다.
그 목적을 달성하기 위해, 본 발명은 육방정계 결정 구조를 갖는 IV족 물질의 2차원 막을 제조하기 위한 방법을 제안하며, 상기 방법은:
- 지지 기판 상에 상기 2차원 막의 성장을 위해 적응된 단결정 금속 막의 전사를 포함하는, 성장 기판의 형성, 및
- 상기 기판의 상기 금속 막 상에 상기 2차원 막의 에피택셜 성장을 포함한다.
유리하게는, 상기 금속 막은 다음 금속들: 니켈, 구리, 백금, 코발트, 크롬, 철, 아연, 알루미늄, 이리듐, 루테늄, 은 중의 적어도 하나를 포함할 수 있다.
바람직하게는, 상기 금속 막은 1㎛ 이하, 바람직하게는 0.1㎛ 이하의 두께를 가질 수 있다.
상기 지지 기판은 쿼츠, 그래파이트, 실리콘, 사파이어, 세라믹, 질화물, 탄화물, 알루미나 또는 금속 기판일 수 있다.
본 발명의 일 실시예에 따르면, 상기 지지 기판은, 상기 2차원 막의 물질에 대하여, 상기 금속 막과 상기 2차원 막 사이보다 열 팽창계수에서 더 작은 차이를 가질 수 있다.
본 발명의 일 실시예에 따르면, 상기 금속 막의 상기 전사는,
- 단결정 금속 도너 기판의 제공,
- 상기 도너 기판과 상기 지지 기판의 조립,
- 상기 금속 막을 상기 지지 기판에 전사하도록 상기 도너 기판의 박막화를 포함할 수 있다.
상기 단결정 금속 도너 기판(11)은 유리하게는 잉곳(ingot)을 끌어당김에 의해 얻어질 수 있다.
하나의 실시예에 따르면, 상기 방법은 전사될 상기 단결정 금속 막을 한정하기 위해 상기 도너 기판에 취화 영역의 형성 단계를 더 포함하며, 그리고 상기 도너 기판을 박막화하는 단계는 상기 취화 영역을 따라 상기 도너 기판의 분리를 포함할 수 있다.
하나의 실시예에 따르면, 상기 취화 영역은 상기 도너 기판에 원자 종들의 주입에 의해 형성될 수 있다.
하나의 실시예에 따르면, 상기 도너 기판과 상기 지지 기판의 조립은 본딩에 의해 수행된다.
대안적으로, 상기 도너 기판과 상기 지지 기판의 조립은 상기 도너 기판 상에 상기 지지 기판의 퇴적에 의해 수행된다.
특정 실시예에서, 상기 단결정 금속 막은 상기 지지 기판으로 각각 전사된 복수의 블록들의 형태이다.
각각의 블록은 유리하게는 상기 도너 기판과 동일한 표면적을 가지며, 상기 표면적은 상기 지지 기판의 표면적보다 작을 수 있다.
하나의 실시예에 따르면, 상기 성장 기판은 제거 가능한 인터페이스를 포함할 수 있다.
상기 인터페이스는 레이저 리프트-오프, 화학적 식각, 또는 기계적 하중(mechanical loading)에 의해 분해되도록 구성될 수 있다.
부가적으로, 상기 방법은 상기 2차원 막의 성장 후에, 상기 성장 기판으로부터 상기 2차원 막의 분리 단계를 포함할 수 있다.
하나의 실시예에 따르면, 상기 분리는 상기 단결정 금속 막과 상기 지지 기판 사이의 상기 인터페이스의 박리를 포함할 수 있다.
대안적으로, 상기 분리는, 취화 영역을 형성하도록 상기 지지 기판에 원자 종들의 주입, 그리고 이어서 상기 취화 영역을 따라 상기 성장 기판의 분리를 포함할 수 있다.
특정 실시예에서, 상기 방법은, 상기 분리 이후에, 새로운 성장 기판을 형성하도록 상기 지지 기판에 새로운 단결정 금속 막의 전사, 이어서 상기 새로운 성장 기판 상에 육방정계 결정 구조를 갖는 IV족 물질의 새로운 2차원 막의 성장을 포함할 수 있다.
다른 실시예에서, 상기 분리는 상기 2차원 막과 상기 성장 기판의 상기 단결정 금속 막 사이의 인터페이스의 박리를 포함할 수 있다.
특정 실시예에서, 상기 방법은 상기 분리 이후에, 상기 기판 상에 육방정계 결정 구조를 갖는 IV족 물질의 새로운 2차원 막을 성장시키기 위하여 상기 성장 기판의 재사용을 포함할 수 있다.
선택적으로, 상기 공정은 상기 2차원 막의 성장 이후에, 상기 지지 기판으로 상기 2차원 막을 전사하도록 상기 금속 막의 식각을 더 포함할 수 있다.
본 발명의 유리한 실시예에 따르면, 상기 2차원 막은 그래핀 막일 수 있다.
본 발명의 다른 목적은 위에 기술된 방법에 의해 얻어진 구조물에 관한 것이다. 상기 구조물은 지지 기판, 단결정 금속 막 및 상기 금속 막 상에 육방정계 결정 구조를 갖는 IV족 물질의 2차원 막을 연속적으로 포함한다.
하나의 실시예에 따르면, 상기 금속 막은 상기 지지 기판의 상기 표면 위에 분포된 복수의 블록들의 형태일 수 있다.
유리하게는, 상기 2차원 막은 하나 이상의 단원자 층들로 구성될 수 있다.
하나의 실시예에 따르면, 상기 2차원 막은 그래핀 막일 수 있다.
본 발명의 다른 특징들 및 장점들은 첨부된 도면들을 참조하여 이어지는 상세한 설명을 읽어나갈 경우 더욱 잘 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 그래핀 막의 성장을 위한 기판을 보여준다.
도 2는 본 발명의 변형에 따른 그래핀 막의 성장을 위한 기판을 보여준다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 도 1의 기판을 제조하는 공정의 주요 특징들을 보여준다.
도 4a 및 4b는 본 발명의 일 실시예에 따른 도 2의 기판을 제조하는 공정의 주요 단계들을 보여준다.
도 5a 및 5b는 본 발명의 변형 실시예에 따른 도 2의 기판을 제조하는 공정의 주요 단계들을 보여준다.
도 6은 도 1의 기판 상에 에피택셜 성장에 의해 형성된 그래핀 막을 포함하는 구조를 보여준다.
도 7은 제거 가능한 인터페이스를 포함하는 성장 기판 상에 그래핀 막을 포함하는 구조를 보여준다.
도 8은 그래핀 막의 성장 후에 성장 기판의 금속 막이 식각된 구조를 보여준다.
도면들을 보다 쉽게 이해할 수 있도록, 상이한 층들이 반드시 축척으로 표시된 것은 아니다.
간결함을 위해, 다음의 설명은 그래핀 막의 성장에 관한 것이지만, 본 발명은 육방정계 결정 구조의 2차원 막을 형성하는 원소 주기율표의 다른 IV족 원소들, 즉, 실리콘(막 물질은 "실리센(silicene)"으로 지칭됨), 게르마늄(막 물질은 "게르마넨(germanene)"으로 지칭됨) 및 주석(막 물질은 "스타넨(stanene)"으로 지칭됨)에도 또한 적용된다.
도 1은 본 발명의 일 실시예에 따른 그래핀 막의 성장을 위한 기판(100)을 보여준다.
상기 기판은 지지 기판(2) 상에 그래핀의 성장을 위해 적응된 단결정 금속 막(1)을 포함한다.
상기 기판은 도너(donor) 기판으로부터 상기 지지 기판 상으로 금속 막을 전사함으로써 얻어진다. 이러한 전사는 아래에 기술된 바와 같이 스마트컷(Smart Cut™)공정에 의해 수행될 수 있지만, 지지 기판 상에 도너 기판의 조립을 포함하고 이어서 원하는 두께의 금속 막이 얻어질 때까지 도너 기판의 박막화를 수반하는 다른 전사 공정들이 수행될 수 있다.
금속 막(1)은 니켈, 구리, 백금, 코발트, 크롬, 철, 아연, 알루미늄, 이리듐, 루테늄, 은 중의 적어도 하나의 금속을 포함한다. 선택적으로, 상기 막은 상기 금속들의 합금, 또는 상기 금속들 중의 적어도 하나 및 적어도 하나의 다른 금속을 포함하는 합금으로 이루어질 수 있다.
단결정 막의 두께는 유리하게는 1㎛ 이하, 바람직하게는 0.1㎛ 이하이다.
이 두께는 전형적으로 그래핀 성장에 통상적으로 사용되는 금속 포일들의 두께보다 적어도 10배 더 작다. 따라서, 상기 언급된 원자들의 흡수 효과는, 상기 막의 두께 전체에 걸쳐 흡수 현상이 발생하는 경우, 특히 니켈의 경우에 상당히 감소된다.
그러나, 이러한 두께는 금속 막의 주요 기능인, 그래핀 성장을 위한 씨드층을 형성하는 것을 수행하기에 충분하다. 실제로, 금속 막의 단결정 특성은 우수한 결정 품질을 갖는 그래핀 막의 형성을 허용한다.
마지막으로, 얇은 두께로 인해, 금속 막은 그래핀 막의 성장 동안 기판의 열 팽창에 거의 영향을 미치지 않으며, 상기 열 팽창은 본질적으로 지지 기판의 열 팽창에 기인한다.
지지 기판(2)의 주요 기능은 그래핀 막의 성장 동안 금속 막을 기계적으로 지지하는 것이다.
따라서, 지지 기판(2)의 재료는 그래핀 막 성장의 조건들(특히 온도 및 화학적 환경)을 견뎌야 하며, 이는 선택된 퇴적 기술에 따라 달라질 수 있다. 따라서, 화학 기상 퇴적(CVD)은 분자 빔 에피택시(MBE)보다 더 높은 온도에서 구현된다.
유리하지만 반드시 해야 하는 것이 아닌 실시예에 따르면, 지지 기판(2) 재료는 그래핀에 대하여 금속 막과 그래핀 사이보다 열팽창 계수에서 더 작은 차이를 갖도록 선택된다. 바람직하게는, 그래핀과 지지 기판 재료 사이의 열팽창 계수의 차이가 최소화되지만, 그래핀과 지지 기판 재료 사이의 열팽창 계수의 차이는, 그래핀 성장 온도가 낮은 경우에 더욱더 허용 가능하다고 생각되어진다.
이러한 구성은 금속 막의 전사(상기 전사가 본딩을 포함할 경우) 이전에 상기 기판의 표면의 연마에 더 유리하기 때문에 지지 기판(2)은 유리하게는 단결정이 지만, 이 특성이 반드시 필요한 것은 아니다. 하기에 나타낸 바와 같이, 지지 기판은 선택적으로 퇴적에 의해 형성될 수 있다.
유리하게는, 지지 기판을 위한 바람직한 재료는 특히 석영, 흑연, 실리콘, 사파이어, 세라믹들, 질화물들, 탄화물들, 알루미나 및 금속들이다.
선택적으로, 지지 기판은 금속 막과의 인터페이스에서 금속 막과 지지 기판 사이의 접착을 촉진하고, 및/또는 지지 기판의 원소들에 의해 그래핀의 오염을 방지하기 위한 확산 베리어 막을 형성하기 위한 봉지 층(도시되지 않음)을 가질 수 있다. 지지 기판 재료는 특정 경우에 그래핀 막의 성장 분위기에 직접 노출되는 경우, 또는 금속 막의 조립 조건들에 노출될 경우에 분해 또는 열화의 징후를 가질 수 있다. 확산 베리어는 또한 이 경우에 이들 효과를 제거하거나 제한할 수 있게 한다. 상기 봉지 층은 예를 들어 산화물들, 질화물들, 탄화물들 중의 하나로 만들어질 수 있다.
그래핀 막을 얻은 후에, 그래핀 막은 그것의 성장을 위해 사용된 기판으로부터 분리될 수 있다.
금속 막은 반드시 지지 기판의 표면에서 연속적일 필요는 없다. 반대로, 금속 막(1)은 지지 기판(2)의 표면에 분포된 한 세트의 단결정 금속 블록들(10)에 의해 형성될 수 있으며, 도 2에 도시된 바와 같이, 상기 블록들(10)은 서로 인접하거나 멀리 있을 수 있다. 하기에서 알 수 있는 바와 같이, 이들 블록들은 지지 기판의 크기와 관련하여 작은 금속 단결정들의 사용을 허용한다. 여기서 사용된 바와 같이, 크기는 블록들 및 지지 기판과 접촉하는 표면들의 표면적을 의미한다. 블록들은 유리하게는 직사각형이지만, 이 형상은 제한적이지 않다. 다른 예로서, 이들 블록들은 또한 스트립, 디스크, 육각형 등의 형태일 수 있다. 통상의 기술자는 그의 배치에서 도너 기판들의 기하학 구조 및 형성될 그래핀 막의 표면적에 따라서 블록들의 형상 및 지지 기판의 표면상에서의 분포를 결정할 수 있다.
본 발명의 실시예들에 따른 성장 기판의 예시들
예시 번호 1
본 예시에서 단결정 금속 막(1)은 구리이며, 지지 기판(2)은 상기 지지 기판(2)과 상기 금속 막(1) 사이에 직접적인 Cu/Cu 금속 결합을 제공하기 위해 0.4㎛ SiO2 막 및 0.1㎛ 구리 막으로 연속적으로 코팅된 실리콘 기판이다.
예시 번호 2
본 예시에서, 단결정 금속 막(1)은 니켈이고, 지지 기판(2)은 몰리브덴 기판이며, 지지 기판(2)과 금속 막(1) 사이에 직접적인 Cu/Cu 금속 결합을 제공하기 위해 각각 0.2㎛ 구리 막으로 코팅되어 있다.
예시 번호 3
본 예시에서, 단결정 금속 막(1)은 니켈이고, 지지 기판(2)은 0.3㎛ Si3N4 막 및 0.5㎛ SiO2 막으로 연속적으로 코팅된 다결정 AlN 세라믹이다.
예시 번호 4
본 예시에서, 단결정 금속 막(1)은 구리이고, 지지 기판(2)은 0.3㎛ SiO2 막으로 코팅된 사파이어이다.
예시 번호 5
본 예시에서, 단결정 금속 막(1)은 구리이고, 지지 기판(2)은 그 내부에 주입(implantation)에 의해 취화 영역(embrittlement zone)을 형성한 후 도너 기판 상에 직접적인 Cu/Cu 금속 결합에 의해 조립된 20㎛ 두께의 다결정 구리 막이다.
예시 번호 5
본 예시에서, 단결정 금속 막(1)은 구리이고, 지지 기판(2)은 내부에 주입에 의해 취화 영역을 형성한 후 도너 기판 상에 직접적으로 15㎛의 두께로 전착(electrodeposition)에 의해 퇴적된 니켈 막이다.
예시 번호 6
본 예시에서, 단결정 금속 막(1)은 구리이고, 지지 기판(2)은 내부에 주입에 의해 취화 영역을 형성한 후 도너 기판 상에 직접적으로 15㎛의 두께로 전착에 의해 퇴적된 니켈-구리 합금 막이다.
예시 번호 7
본 예시에서, 단결정 금속 막(1)은 니켈-구리 합금이고, 지지 기판(2)은 내부에 주입에 의해 취화 영역을 형성한 후 도너 기판 상에 직접적으로 15㎛의 두께로 전착에 의해 퇴적된 니켈 막이다.
예시 번호 8
본 예시에서, 단결정 금속 막(1)은 평면 지지체 상에 연속적으로 위치된 복수의 단결정 니켈 블록들(10)의 형태이고, 지지 기판(2)은 상기 복수의 블록들의 수소 주입에 의해 취화된 쪽에 직접적으로 퇴적된 니켈 막이며, 상기 니켈 막의 퇴적은 10㎛의 두께로 전착에 의해 수행된다.
본 발명의 일 실시예에 따라, 도 1에 도시된 바와 같은 기판을 제조하는 공정이 이제 기술될 것이다.
도 3a를 참조하면, 금속 단결정으로 만들어진 도너 기판(11)이 제공된다.
취화 영역(12)은 원자 종들(화살표들로 도식화 됨)의 주입에 의해 도너 기판에 형성되며, 상기 취화 영역은 도너 기판(11)의 표면에서 지지 기판으로 전사될 단결정 금속 막을 한정한다. 상기 원자 종들은 특히 수소를 포함할 수 있다. 헬륨은 이러한 관점에서 수소의 대체물로서 또는 수소와의 조합으로서 특별한 관심을 끄는 다른 종이다.
도 3b를 참조하면, 도너 기판(11)은 지지 기판(2) 상에 조립되며, 전사될 금속 막이 본딩 인터페이스에 있다.
일 실시예에 따르면, 이 조립은 기판들(2 및 11)을 본딩함으로써 달성된다.
다른 실시예에 따르면, 이 조립은 지지 기판의 특성에 따라 임의의 적절한 퇴적 기술에 의해, 도너 기판(11) 상에 지지 기판(2)을 퇴적함으로써 달성된다.
다음으로, 도너 기판은 취화 영역(12)을 따라 분리되고, 이 분리는 예를 들어, 기계적, 화학적 및/또는 열 응력에 의해 개시될 수 있다. 이 분리에 의해 단결정 금속 막(1)이 지지 기판(2)으로 전사된다. 따라서, 도 1에 도시된 구조가 얻어진다.
선택적으로, 단결정 금속 막의 표면 상에 마무리 처리가 수행되어 그래핀 막의 후속되는 퇴적에 적합하게 해준다. 이는 예를 들어, 연마, 어닐링 및/또는 식각 동작일 수 있다.
자연스럽게도, 당업자는 도너 기판의 재료 및 전사될 막의 두께에 따라 상기 절차를 정의할 수 있다.
이 금속 막 전사 공정은 변형 예들을 포함한다.
제1 변형은 도너 기판 및 지지 기판의 조립에 관한 것이다. 따라서, 도너 기판을 지지 기판에 본딩함에 의한 조립 대신에, 조립은 도너 기판 상에 지지 기판의 퇴적으로 구성될 수 있으며, 전사되는 막은 퇴적이 수행되는 도너 기판의 쪽 상에 있다. 선택적으로, 도너 기판과 지지 기판 사이에 확산 베리어 층이 형성되어, 그것의 성장 동안에 지지 기판으로부터 그래핀 층으로의 원하지 않는 종들의 확산을 방지한다.
선택적으로 제1 변형과 조합될 수 있는 제2 변형은 금속 막을 지지 기판으로 전사하기 위해 도너 기판을 박막화(thinning)하는 방법에 관한 것이다. 따라서, 취화 영역을 따라 도너 기판을 분리함에 의한 박막화 대신에, 전사될 금속 막에 대한 원하는 두께가 얻어질 때까지, 지지 기판과의 인터페이스 반대 쪽에 의해 도너 기판으로부터 재료(특히, 식각 또는 그라인딩이나 연마와 같은 기계적 제거에 의해)를 제거할 수 있다.
도 2에 도시된 바와 같은 기판을 제조하는 공정이 이제 기술될 것이다.
일 실시예에 따르면, 상기 블록들은 연속적으로 조립되고, 이어서 지지 기판으로 집합적으로 전사된다. 이를 위해, 금속 단결정으로 만들어진 도너 기판(11)이 제공되며, 그 표면적은 그것을 수용하도록 의도된 지지 기판(2)의 표면적보다 작다.
도 3a를 참조하여 이미 설명된 바와 같이, 취화 영역(12)은 도너 기판(11)에 형성된다.
도 4a를 참조하면, 제1 도너 기판(11)이 지지 기판(2)에 본딩된다.
도 4b를 참조하면, 제2 도너 기판(11)이 지지 기판(2)에 본딩되고, 이 조립 작업은 지지 기판(2)상의 모든 블록들을 얻기 위해 필요한 모든 도너 기판들이 결합될 때까지 계속된다.
다음으로, 모든 단결정 금속 블록들(10)을 지지 기판(2)으로 전사하기 위해 모든 도너 기판들(11)이 각각의 취화 영역(12)을 따라 분리된다.
지지 기판 상으로의 연속적인 금속 막의 전사에 대한 전술한 절차는, 당업자의 숙련도 내에서 가능한 적용들과 함께, 지지 기판 상으로의 하나 이상의 금속 블록들의 전사에 적용 가능하다.
이 공정의 하나의 변형(미도시)에 따르면, 제1 도너 기판을 지지 기판에 본딩한 후, 상기 도너 기판은 제1 단결정 금속 블록을 지지 기판으로 전사하기 위해취화 영역을 따라 분리되며, 이 시퀀스는 모든 블록들(10)이 지지 기판(2)으로 전사될 때까지 후속의 도너 기판과 함께 반복된다.
도너 기판은 선택적으로 상기 블록(10)이 수집된 것과 동일할 수 있고, 따라서 동일한 지지 기판(2)으로 블록을 전사하기 위해 여러 번 사용될 수 있다
대안적으로, 도너 기판은 블록(10)이 수집된 것과 상이할 수 있다. 모든 금속 블록들(10)의 전사 동작의 끝에서, 모든 도너 기판들(11)은 새로운 사이클을 수행하기 위해 재사용될 수 있다. 재활용 작업들이 바람직하거나 필요할 수 있다. 예를 들어, 연마 동작은 적절한 표면 거칠기에서 우수한 품질의 어셈블리까지 시작할 수 있게 해줄 것이다.
또한, 새로운 도너 기판(11)은 이미 전사된 블록(10)으로부터 이격되어 도시되어 있지만, 이미 전사된 블록(10)에 인접하여 위치될 수 있다.
따라서, 복수의 블록들(10)이 지지 기판(2)으로 연속적으로 전사되어, 도 2에 도시된 구조가 얻어질 수 있다.
다른 실시 예에 따르면, 블록들(10)은 지지 기판(2) 상으로 집합적으로 조립되고 그리고 전사된다.
이를 위해, 도 5a에 도시된 바와 같이, 복수의 도너 기판들(11)이 중간 기판(13) 상에 조립되며, 상기 중간 기판은 본질적으로 도너 기판(11)에 대한 기계적 지지 또는 취급 도구로서 기능한다. 도너 기판(11)은 서로 거리를 이격되게 표시되었지만, 이들은 또한 조인트(joint) 방식으로 병치될(juxtaposed) 수도 있다.
지지 기판을 전사하기 위해 블록(10)을 한정할 수 있도록, 취화 영역(12)이 중간 기판(13) 상에 조립되기 전 또는 후에 각각의 도너 기판에 형성된다.
도 5b를 참조하면, 도너 기판(11)을 운반하는 중간 기판(13)은 지지 기판(2)에 본딩되고, 도너 기판(11)의 자유 표면은 본딩 인터페이스에 있다.
다음으로, 모든 도너 기판들(11)은 모든 블록들(10)을 지지 기판(2)으로 전사하도록 각각의 취화 영역(12)을 따라 분리된다. 이어서, 도 2에 도시된 구조가 얻어진다.
바람직하게는, 분리 단계는 모든 도너 기판들에 대해 집합적으로 수행된다.
변형에 따르면, 분리 단계는 각각의 도너 기판에 대해 연속적으로 수행될 수 있다.
선택적으로, 나머지 도너 기판들을 운반하는 중간 기판(13)은 블록들의 새로운 집합적 전사를 위해 재활용될 수 있다. 이를 위해, 도너 기판들의 자유 표면은 분리와 관련된 결함들을 제거하도록 처리되고, 모든 도너 기판들에 새로운 취화 영역이 형성되고, 그리고 취화된 도너 기판들을 운반하는 중간 기판이 새로운 지지 기판에 결합된다.
유리하게는, 블록들의 준비는 성장 기판 제조 공정의 상류에 조직된다. 이를 위해, 예를 들어, 금속 잉곳들은 도너 기판들을 형성하기 위해 집합적으로 절단되기 전에 함께 조립되고, 이어서 지지 기판에 조립되기 전에 집합적으로 주입된다.
이어서, 연속적 또는 불연속적(블록들) 단결정 금속 막을 갖는 성장 기판이 그래핀 막의 성장을 위해 사용된다.
그래핀을 성장하기 위해 알려진 임의의 기술이 사용될 수 있다.
비 제한적인 예로서, 화학 기상 퇴적(CVD) 및 분자 빔 에피택시(MBE)가 언급 될 수 있다. 그래핀 층의 성장을 가능하게 하는 이들 공정들의 파라미터들은 당업자에 의해 공지되거나 결정될 수 있으므로, 본 명세서에서는 상세하게 설명하지 않을 것이다.
도 6은 성장 기판(100) 상에 형성된 그래핀 막(3)을 도시한다.
그래핀 막은 유리하게는 하나 이상의 그래핀의 단원자 층들로 구성되며, 상기 층들은 완전하거나(즉, 상기 금속 막의 전체 표면에 걸쳐 연속적이거나) 또는 아닐 수 있다.
그래핀 막에 의해 목표로 된 응용들 및 상기 막에 요구되는 품질에 따라, 단일 원자 층의 그래핀 또는 2개 이상의 단원자 층들의 그래핀 스택을 형성하는 것이 관심사가 될 수 있으며, 각각의 단원자 층이 완전하다는 것을 확신시켜주고 그리고 완전한 단원자 층 상에 새로운 (불완전한) 층의 형성을 개시하는 것을 방지할 수 있다.
그래핀 막의 이러한 품질 제어는 그래핀 퇴적 공정의 파라미터들에 의해서 뿐만 아니라 그래핀 성장을 위한 씨드(seed)로서 기능하는 금속 막의 우수한 결정품질 및/또는 두께에 의해 가능해진다.
실제로, 한편으로, 형성된 단원자 층들의 수의 정확한 제어는 그래핀 층을 구성하는 탄소 원자들이 성장 기판 자체로부터가 아니라 퇴적 분위기에서만 온다는 사실에 기초한다.
따라서, 구리의 경우, 본 발명에 사용된 단결정 막은 종래 기술에서 사용된, 다결정질인 구리 포일들보다 품질이 우수하다. 본 발명에 따른 구리 막에서 결정 입계들 또는 다른 결정 결함들의 존재가 최소화되는 한, 탄소 원자들의 흡수 사이트들이 따라서 최소화된다.
니켈의 경우, 본 발명에서 사용되는 단결정 막의 우수한 품질은 구리의 경우와 동일한 이점을 가지며, 통상적으로 사용된 상기 포일들과 비교하여 상당히 감소된 상기 단결정 막의 두께에 기인하여, 탄소 원자들의 흡수를 위한 최소 부피가 추가된다.
결과적으로, 단결정 금속 막으로의 탄소 원자들의 흡수가 최소화되기 때문에, 그래핀 막의 성장 또는 그 후속되는 냉각 동안에 이러한 원자들의 방출이 방지되거나 적어도 상당히 감소된다.
한편, 지지 기판(2)이 그래핀 막(단결정 금속 막은 영향이 무시할 정도로 충분히 얇다)에 대하여 열팽창 계수에서 작은 차이를 갖도록 선택되는 경우, 냉각 동안에 그래핀 막에 가해지는 기계적 응력이 최소화된다. 이것은 그래핀 막에 대한 이완 또는 손상을 방지하거나 감소시킨다. 이것은 또한 그래핀 막의 더 나은 품질에 기여한다.
마지막으로, 다결정 구리 막이 지지 기판 상에 퇴적되는 종래 기술의 복합 기판들과 대조적으로, 본 발명의 금속 막이 단결정이라는 사실은 금속 막의 전체 표면에 걸쳐 제어되어질 그래핀 막의 배향(예를 들어 111)을 허용한다.
그래핀 막이 형성된 후, 이것은 다른 지지체로 선택적으로 전사되도록 성장 기판으로부터 분리될 수 있다.
이 분리는 다른 방식들로 수행될 수 있다.
일 실시예에 따르면, 성장 기판은 제거 가능한 인터페이스, 즉 스트레스의 적용(또는 처리)이 기판의 두 부분들의 분리를 허용하는 인터페이스를 포함한다. 인터페이스라는 용어는 여기서 넓은 의미로, 특히 제로가 아닌 두께의 하나 이상의 층들을 포함할 수 있다는 점에서 넓은 의미로 사용된다.
이와 관련하여, 마이크로 전자 분야에서 임의의 공지된 분리 기술이 사용될 수 있으며, 당업자는 선택된 기술에 따라 적절한 재료들을 선택할 수 있다.
가능한 기술들은 다음을 포함한다(선택적으로는 조합으로):
-기계적 응력의 적용
-화학적 공격
-분해,
-융합,
-레이저 리프트-오프(lift-off).
상기 제거 가능한 인터페이스는 단결정 금속 막과 지지 기판 사이에 위치되거나 지지 기판 내측에 위치될 수 있다.
따라서, 도 7은 제거 가능한 인터페이스(I)가 지지 기판(2) 내에 위치된 실시예를 도시한다.
예를 들어, 상기 인터페이스(I)는 결합 인터페이스, 다공성 층(예를 들어, 실리콘)과 같은 기계적 균열을 국한시키기 위해 적응된 재료의 영역, 다른 것에 대해 선택적 에칭을 허용하는 층, 지지 기판에서 주입에 의해 형성된 취화 영역, 등으로 구성될 수 있다.
대안적으로, 성장 기판으로부터 그래핀 막의 분리는 그래핀 도메인에서의 임의의 공지된 분해 기술에 기초할 수 있다.
일 실시예에 따르면, 그래핀 막의 분해는 금속 막과 지지 기판 사이의 인터페이스의 박리, 이어서 선택적으로 금속 막의 화학적 식각을 포함한다. 이 경우, 그래핀 성장을 위한 새로운 기판을 형성하기 위해, 새로운 금속 막의 전사를 위해지지 기판을 재사용할 수 있다.
다른 실시 예에 따르면, 그래핀 막의 분해는 그래핀 막과 금속 막 사이의 인터페이스의 박리를 포함한다. 이러한 박리 기술은 구리 포일로 구성된 성장 기판의 경우 [Wang 2011]에 설명되어있다. 이러한 박리 후에, 성장 기판은 새로운 그래핀 막의 성장을 위해 재사용될 수 있다.
그래핀 막과 지지 기판 사이에 위치된 단결정 금속 막을 식각함으로써 그래핀 막을 지지 기판으로 직접 전사할 수도 있다. 따라서, 도 8에 도시된 구조가 얻어진다. 이러한 공정은 성장 기판이 열 산화물로 코팅된 실리콘 기판 상에 증발에 의해 형성된 구리 막을 포함하는 경우에 특히 [Levendorf 2009]에 기술되어 있다.
[참조문헌들]
[Miller 2012] David L. Miller et al, Epitaxial (111) films of Cu, Ni and CuxNiy on α-Al2O3 (0001) for graphene growth by chemical vapor deposition, J. Appl. Phys. 112, 064317 (2012)
[Miller 2013] David L. Miller et al, Giant secondary grain growth in Cu films of sapphire, AIP Advances 3, 082105 (2013)
[Ismach 2010] Ariel Ismach et al, Direct chemical vapor deposition of graphene on dielectric surfaces, Nano Lett. 2010, 10, 1542-1548
[Rahimi 2014] Somayyeh Rahimi et al, Toward 300 mm wafer-scalable high-performance polycrystalline chemical vapor deposited graphene transistors, ACS Nano, Vol. 8, No. 10, 10471-10479 (2014)
[Tao 2012] Li Tao et al, Uniform wafer-scale chemical vapor deposition of graphene on evaporated Cu(111) film with quality comparable to exfoliated monolayer, J. Phys. Chem. C 2012, 116, 24068-24074
[Gao 2010] Li Gao et al, Epitaxial graphene on Cu(111), Nano Lett. 2010, 10, 3512-3516
US 8,501,531
[Wang 2011] Yu Wang et al, Electrochemical delamination of CVD-grown graphene film: toward the recyclable use of copper catalyst, ACS Nano, Vol. 5, No. 12, 9927-9933, 2011
[Levendorf 2009] Mark P. Levendorf et al, Transfer-free batch fabrication of single layer graphene transistors, Nano Lett., Vol. 9, No. 12, 2009

Claims (29)

  1. 육방정계 결정 구조를 갖는 IV족 물질의 2차원 막(3)을 제조하기 위한 방법으로서,
    지지 기판(2) 상에 2차원 막의 성장을 위해 적응된 단결정 금속 막(1)의 전사를 포함하는, 성장 기판(100)을 형성하는 단계; 및
    상기 기판(100)의 상기 금속 막 상에 상기 2차원 막(3)을 에피택셜 성장시키는 단계;를 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 금속 막(1)은 다음 금속들: 니켈, 구리, 백금, 코발트, 크롬, 철, 아연, 알루미늄, 이리듐, 루테늄, 은, 중의 적어도 하나를 포함하는 것을 특징으로 하는 방법.
  3. 청구항 1 또는 2에 있어서,
    상기 금속 막(1)은 1㎛ 이하, 바람직하게는 0.1㎛ 이하의 두께를 갖는 것을 특징으로 하는 방법.
  4. 청구항 1 내지 3 중의 어느 한 항에 있어서,
    상기 지지 기판(2)은 쿼츠, 그라파이트, 실리콘, 사파이어, 세라믹, 질화물, 탄화물, 알루미나 또는 금속 기판인 것을 특징으로 하는 방법.
  5. 청구항 1 내지 4 중의 어느 한 항에 있어서,
    상기 지지 기판(2)은, 상기 2차원 막의 물질에 대하여, 상기 금속 막과 상기 2차원 막 사이보다 열 팽창계수에서 더 작은 차이를 갖는 것을 특징으로 하는 방법.
  6. 청구항 1 내지 5 중의 어느 한 항에 있어서,
    상기 금속 막(1)의 상기 전사는,
    단결정 금속 도너 기판(11)을 제공하는 단계;
    상기 도너 기판(11)과 상기 지지 기판(2)을 조립하는 단계;
    상기 금속 막을 상기 지지 기판(2)에 전사하도록 상기 도너 기판(11)을 박막화하는 단계;를 포함하는 것을 특징으로 하는 방법.
  7. 청구항 6에 있어서,
    상기 단결정 금속 도너 기판(11)은 잉곳(ingot)을 끌어당김에 의해 얻어지는 것을 특징으로 하는 방법.
  8. 청구항 6 또는 7에 있어서,
    전사될 상기 단결정 금속 막(1, 10)을 한정하기 위해 상기 도너 기판(11)에 취화 영역(embrittlement zone)(12)을 형성하는 단계를 더 포함하며,
    상기 도너 기판을 박막화하는 단계는 상기 취화 영역(12)을 따라 상기 도너 기판(11)을 분리하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 청구항 8에 있어서,
    상기 취화 영역(12)은 상기 도너 기판에 원자 종들의 주입에 의해 형성되는 것을 특징으로 하는 방법.
  10. 청구항 6 내지 9 중의 어느 한 항에 있어서,
    상기 도너 기판(11)과 상기 지지 기판(2)의 조립은 본딩에 의해 수행되는 것을 특징으로 하는 방법.
  11. 청구항 6 내지 9 중의 어느 한 항에 있어서,
    상기 도너 기판(11)과 상기 지지 기판(2)을 조립하는 단계는 상기 도너 기판(11) 상에 상기 지지 기판(2)의 퇴적에 의해 수행되는 것을 특징으로 하는 방법.
  12. 청구항 1 내지 11 중의 어느 한 항에 있어서,
    상기 단결정 금속 막(1)은 상기 지지 기판(2)으로 각각 전사된 복수의 블록들(10)의 형태인 것을 특징으로 하는 방법.
  13. 청구항 10과 조합하는 청구항 12에 있어서,
    각각의 블록(10)은 상기 도너 기판(11)과 동일한 표면적을 가지며, 상기 표면적은 상기 지지 기판(2)의 표면적보다 작은 것을 특징으로 하는 방법.
  14. 청구항 1 내지 13 중의 어느 한 항에 있어서,
    상기 성장 기판(100)은 제거 가능한 인터페이스를 포함하는 것을 특징으로 하는 방법.
  15. 청구항 14에 있어서,
    상기 인터페이스(I)는 레이저 리프트-오프에 의해 분해되도록 구성된 것을 특징으로 하는 방법.
  16. 청구항 14에 있어서,
    상기 인터페이스(I)는 화학적 식각에 의해 분해되도록 구성된 것을 특징으로 하는 방법.
  17. 청구항 14에 있어서,
    상기 인터페이스(I)는 기계적 하중(mechanical loading)에 의해 분해되도록 구성된 것을 특징으로 하는 방법.
  18. 청구항 1 내지 17 중의 어느 한 항에 있어서,
    상기 2차원 막(3)의 성장 후에, 상기 성장 기판(100)으로부터 상기 2차원 막(3)의 분리 단계를 포함하는 것을 특징으로 하는 방법.
  19. 청구항 18에 있어서,
    상기 분리는 상기 단결정 금속 막(1)과 상기 지지 기판(2) 사이의 상기 인터페이스의 박리를 포함하는 것을 특징으로 하는 방법.
  20. 청구항 18에 있어서,
    상기 분리는, 취화 영역을 형성하도록 상기 지지 기판(2)에 원자 종들의 주입, 그리고 이어서 상기 취화 영역을 따라 상기 성장 기판의 분리를 포함하는 것을 특징으로 하는 방법.
  21. 청구항 18 내지 20 중의 어느 한 항에 있어서,
    상기 분리 이후에, 새로운 성장 기판(100)을 형성하도록 상기 지지 기판(2)에 새로운 단결정 금속 막(1)의 전사, 이어서 상기 새로운 성장 기판(100) 상에 육방정계 결정 구조를 갖는 IV족 물질의 새로운 2차원 막(3)의 성장을 포함하는 것을 특징으로 하는 방법.
  22. 청구항 18에 있어서,
    상기 분리는 상기 2차원 막(3)과 상기 성장 기판의 상기 단결정 금속 막(1) 사이의 인터페이스의 박리를 포함하는 것을 특징으로 하는 방법.
  23. 청구항 22에 있어서,
    상기 분리 이후에, 상기 기판 상에 육방정계 결정 구조를 갖는 IV족 물질의 새로운 2차원 막을 성장시키기 위하여 상기 성장 기판(100)의 재사용을 포함하는 것을 특징으로 하는 방법.
  24. 청구항 23에 있어서,
    상기 2차원 막의 성장 이후에, 상기 지지 기판으로 상기 2차원 막을 전사하도록 상기 금속 막(1)의 식각을 더 포함하는 것을 특징으로 하는 방법.
  25. 청구항 1 내지 24 중의 어느 한 항에 있어서,
    상기 2차원 막(3)은 그래핀 막인 것을 특징으로 하는 방법.
  26. 지지 기판(2), 단결정 금속 막(1) 및 상기 금속 막(1) 상에 육방정계 결정 구조를 갖는 IV족 물질의 2차원 막(3)을 연속적으로 포함하는 구조물.
  27. 청구항 26에 있어서,
    상기 금속 막(1)은 상기 지지 기판(2)의 상기 표면 위에 분포된 복수의 블록들(10)의 형태인 것을 특징으로 하는 구조물.
  28. 청구항 26 또는 27에 있어서,
    상기 2차원 막(3)은 하나 이상의 단원자 층들로 구성된 것을 특징으로 하는 구조물.
  29. 청구항 26 내지 28 중의 어느 한 항에 있어서,
    상기 2차원 막(3)은 그래핀 막인 것을 특징으로 하는 구조물.
KR1020197025738A 2017-02-02 2018-01-31 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법 KR102523183B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750868A FR3062398B1 (fr) 2017-02-02 2017-02-02 Procede de fabrication d'un substrat pour la croissance d'un film bidimensionnel de structure cristalline hexagonale
FR1750868 2017-02-02
PCT/FR2018/050217 WO2018142061A1 (fr) 2017-02-02 2018-01-31 Procede de fabrication d'un film bidimensionnel de structure cristalline hexagonale

Publications (2)

Publication Number Publication Date
KR20190110613A true KR20190110613A (ko) 2019-09-30
KR102523183B1 KR102523183B1 (ko) 2023-04-18

Family

ID=58632458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197025738A KR102523183B1 (ko) 2017-02-02 2018-01-31 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법

Country Status (8)

Country Link
US (2) US11913134B2 (ko)
EP (1) EP3577257A1 (ko)
JP (1) JP7341059B2 (ko)
KR (1) KR102523183B1 (ko)
CN (1) CN110234800B (ko)
FR (1) FR3062398B1 (ko)
SG (1) SG11201906821PA (ko)
WO (1) WO2018142061A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110616454B (zh) * 2019-03-07 2020-10-09 北京大学 一种基于单晶二维材料/单晶铜的垂直异质外延单晶金属薄膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528593A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
JP2012001432A (ja) * 2010-06-18 2012-01-05 Soraa Inc 大領域窒化物結晶およびその作製方法
JP2013502050A (ja) * 2009-08-07 2013-01-17 ガーディアン・インダストリーズ・コーポレーション ヘテロエピタキシャル成長したグラフェンの剥離および転写技術およびそれを含む生成物
WO2014030040A1 (en) * 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040088448A (ko) * 2004-09-21 2004-10-16 정세영 단결정 와이어 제조방법
KR20100065145A (ko) * 2007-09-14 2010-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR101344493B1 (ko) * 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
US8148801B2 (en) * 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
EP2540862B1 (en) 2010-02-26 2016-11-23 National Institute of Advanced Industrial Science And Technology Carbon film laminate
US8436363B2 (en) * 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US8501531B2 (en) 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
JPWO2013038623A1 (ja) * 2011-09-16 2015-03-23 富士電機株式会社 グラフェンの製造方法ならびにグラフェン
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
CN103871684A (zh) 2012-12-18 2014-06-18 Hcgt有限公司 应用石墨烯的结构及其制造方法
WO2014125688A1 (ja) * 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2014189271A1 (ko) * 2013-05-21 2014-11-27 한양대학교 산학협력단 대면적의 단결정 단일막 그래핀 및 그 제조방법
KR101701237B1 (ko) * 2013-05-21 2017-02-03 한양대학교 산학협력단 대면적의 단결정 단일막 그래핀 및 그 제조방법
CN103354273B (zh) 2013-06-17 2016-02-24 华侨大学 一种嵌入式大面积柔性敏化太阳电池及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006528593A (ja) * 2003-07-24 2006-12-21 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース エピタキシャル成長層の形成方法
JP2013502050A (ja) * 2009-08-07 2013-01-17 ガーディアン・インダストリーズ・コーポレーション ヘテロエピタキシャル成長したグラフェンの剥離および転写技術およびそれを含む生成物
JP2012001432A (ja) * 2010-06-18 2012-01-05 Soraa Inc 大領域窒化物結晶およびその作製方法
WO2014030040A1 (en) * 2012-08-24 2014-02-27 Soitec Methods of forming semiconductor structures and devices including graphene, and related structures and devices

Also Published As

Publication number Publication date
SG11201906821PA (en) 2019-08-27
JP2020506150A (ja) 2020-02-27
US20230416940A1 (en) 2023-12-28
JP7341059B2 (ja) 2023-09-08
US11913134B2 (en) 2024-02-27
CN110234800A (zh) 2019-09-13
US20190390366A1 (en) 2019-12-26
KR102523183B1 (ko) 2023-04-18
EP3577257A1 (fr) 2019-12-11
FR3062398A1 (fr) 2018-08-03
CN110234800B (zh) 2021-03-30
FR3062398B1 (fr) 2021-07-30
WO2018142061A1 (fr) 2018-08-09

Similar Documents

Publication Publication Date Title
KR100825532B1 (ko) 에피택셜 성장층을 제조하는 방법
US7538010B2 (en) Method of fabricating an epitaxially grown layer
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
EP1664396B1 (en) A method of fabricating an epitaxially grown layer
JP2005515150A (ja) 単結晶半導体材料製自立基板の製造方法
EP1702357B1 (en) Substrate with determinate thermal expansion coefficient
WO1999000538A1 (fr) Sic monocristallin et procede de preparation associe
KR20120001606A (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
JP2020500424A (ja) 層転写のための転位フィルタ処理のためのシステムおよび方法
EP2377153A1 (en) Strain engineered composite semiconductor substrates and methods of forming same
US20230416940A1 (en) Process for manufacturing a two-dimensional film of hexagonal crystalline structure using epitaxial growth on a transferred thin metal film
JP2002348198A (ja) 半導体素子エピタキシャル成長用基板及びその製造方法
EP4177384A1 (en) Large-diameter substrate for group-iii nitride epitaxial growth and method for producing the same
WO2011161190A1 (en) Substrates for semiconductor devices
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
KR20170097056A (ko) 복합 기판, 나노카본막의 제작 방법 및 나노카본막
JP2021527618A (ja) グラフェンおよび／または六方晶窒化ホウ素を備えている層の上での炭化ケイ素の成長のためのシステムおよび方法ならびに関連物品
CN114730699A (zh) 制造包括位于由SiC制成的载体基板上的单晶SiC薄层的复合结构的方法
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
CN115443353A (zh) 氮化铝衬底的制造方法、氮化铝衬底和抑制在氮化铝层中产生裂纹的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant