KR20190107966A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20190107966A
KR20190107966A KR1020180029349A KR20180029349A KR20190107966A KR 20190107966 A KR20190107966 A KR 20190107966A KR 1020180029349 A KR1020180029349 A KR 1020180029349A KR 20180029349 A KR20180029349 A KR 20180029349A KR 20190107966 A KR20190107966 A KR 20190107966A
Authority
KR
South Korea
Prior art keywords
memory
program
memory device
pulse information
command
Prior art date
Application number
KR1020180029349A
Other languages
English (en)
Other versions
KR102524916B1 (ko
Inventor
이운상
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180029349A priority Critical patent/KR102524916B1/ko
Priority to US16/154,334 priority patent/US10726932B2/en
Priority to CN201811300473.8A priority patent/CN110275672B/zh
Publication of KR20190107966A publication Critical patent/KR20190107966A/ko
Priority to US16/922,660 priority patent/US11061757B2/en
Application granted granted Critical
Publication of KR102524916B1 publication Critical patent/KR102524916B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 진행성 불량이 발생할 수 있는 영역을 감지하는 저장 장치는, 저장 장치는, 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지 여부를 나타내는 프로그램 펄스 정보를 저장하는 메모리 장치 및 상기 프로그램 펄스 정보를 기초로 선택된 메모리 셀들에 진행성 불량이 발생할 가능성을 판단하는 메모리 컨트롤러를 포함한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다.
불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다.
본 발명의 실시 예는 진행성 불량이 발생할 수 있는 영역을 감지하는 저장 장치 저장장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 프로그램 동작을 수행하는 주변 회로 및 상기 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하였는지 여부를 나타내는 프로그램 펄스 정보를 생성하는 프로그램 펄스 정보 생성부를 포함한다.
본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법은, 메모리 장치로 프로그램 동작에 대응하는 프로그램 커맨드를 제공하는 단계, 상기 프로그램 커맨드를 제공한 뒤, 기 설정된 시간이 경과하면, 상기 메모리 장치로 상태 읽기 커맨드를 제공하는 단계, 상기 상태 읽기 커맨드에 응답하여 상기 메모리 장치로부터 출력되는 상태 읽기 응답을 수신하는 단계 및 상기 상태 읽기 응답에 포함된 프로그램 펄스 정보에 따라 상기 프로그램 동작이 수행된 메모리 영역에 진행성 불량이 발생할 가능성을 결정하는 단계를 포함한다.
본 발명의 실시 예에 따른 저장 장치는, 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지 여부를 나타내는 프로그램 펄스 정보를 저장하는 메모리 장치 및 상기 프로그램 펄스 정보를 기초로 선택된 메모리 셀들에 진행성 불량이 발생할 가능성을 판단하는 메모리 컨트롤러를 포함한다.
본 기술에 따르면, 진행성 불량이 발생할 수 있는 영역을 감지하는 저장장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6은 프로그램 동작에 의해 형성된 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면이다.
도 7은 메모리 장치의 프로그램 동작을 설명하기 위한 도면들이다.
도 8은 도 2의 프로그램 펄스 정보 생성부(131)의 동작을 설명하기 위한 도면이다.
도 9는 도 8의 상태 레지스터(132)를 설명하기 위한 도면이다.
도 10은 도 8의 프로그램 펄스 정보 저장부(133)를 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 메모리 컨트롤러와 메모리 장치간의 데이터 통신을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러와 메모리 장치간의 데이터 통신을 설명하기 위한 도면이다.
도 13은 도 1의 진행성 불량 처리부의 동작을 설명하기 위한 도면이다.
도 14는 도 1의 진행성 불량 처리부의 다른 실시 예를 설명하기 위한 도면이다.
도 15는 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 17은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 18은 도 1의 메모리 컨트롤러를 다른 실시 예를 설명하기 위한 도면이다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 21은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100), 메모리 컨트롤러(200) 및 호스트(300)를 포함할 수 있다.
저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같이 호스트(300)의 제어에 따라 데이터를 저장하는 장치일 수 있다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 스토리지 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 소거 동작을 수행하는 단위일 수 있다.
메모리 블록은 데이터가 저장되어 있는지 여부에 따라 프리 블록(Free Block), 오픈 블록(Open Block), 기입 완료 블록(Closed Block)으로 구분될 수 있다. 프리 블록은 데이터가 저장되지 않고 비어있는 블록일 수 있다. 오픈 블록은 메모리 블록의 일부에만 데이터가 저장된 블록일 수 있다. 기입 완료 블록은 메모리 블록 전체에 데이터가 저장된 블록일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
프로그램 동작은 메모리 셀들의 문턱 전압을 저장하고자 하는 데이터에 따라 목표 프로그램 상태에 대응하는 문턱전압으로 상승시키는 동작이다.
프로그램 동작은 프로그램 하고자 하는 메모리 셀들이 연결된 선택된 워드 라인에 프로그램 펄스를 인가하는 프로그램 전압 인가 단계와 선택된 워드 라인에 검증 전압을 인가하여 프로그램 하고자 하는 메모리 셀들의 문턱 전압이 목표 프로그램 상태에 대응하는 문턱전압에 도달하였는지를 판단하는 프로그램 검증 단계를 반복함으로써 수행될 수 있다. 프로그램 검증 단계에서 프로그램 하고자 하는 메모리 셀들의 문턱 전압이 목표 프로그램 상태에 대응하는 문턱전압에 도달하면, 프로그램 검증 단계는 패스될 수 있다. 프로그램 하고자 하는 메모리 셀들의 문턱 전압이 목표 프로그램 상태에 대응하는 문턱전압에 도달하지 못하면 프로그램 검증 단계는 페일될 수 있다.
하나의 프로그램 전압 인가 단계와 하나의 프로그램 검증 단계는 하나의 프로그램 루프를 구성한다. 따라서, 프로그램 동작은 복수의 프로그램 루프들을 반복함으로써 수행될 수 있다. 수행되는 프로그램 루프가 증가할 때마다 프로그램 펄스의 전압 레벨이 증가할 수 있다. 특히 매 프로그램 루프마다 미리 설정된 스텝 전압만큼 프로그램 펄스의 전압 레벨이 증가되는 방식을 증가형 스텝 전압 펄스 프로그램(Incremental Step Pulse Program; ISPP) 방식이라고 한다.
메모리 장치(100)는 복수의 프로그램 루프들을 반복하면서 프로그램 검증 단계에 패스될 때까지 프로그램 동작을 수행할 수 있다.
메모리 장치(100)의 프로그램 동작은 페이지 단위로 수행될 수 있다. 동일한 워드 라인에 연결된 복수의 메모리 셀들은 하나의 페이지를 구성할 수 있다.
하나의 페이지에 대한 프로그램 동작시 메모리 장치(100)는 선택된 워드 라인에 인가되는 프로그램 펄스들의 최대 개수를 미리 정할 수 있다. 본 명세서에서는 선택된 워드 라인에 인가되는 프로그램 펄스들의 최대 개수를 최대 프로그램 펄수 개수라고 정의한다. 프로그램 동작시 최대 프로그램 펄스 개수에 해당하는 프로그램 펄스들이 인가되었음에도 불구하고, 프로그램 검증 단계가 패스되지 못하는 경우, 메모리 장치(100)는 프로그램 동작이 페일 된 것으로 판단할 수 있다.
실시 예에서, 메모리 장치(100)는 프로그램 펄스 정보 생성부(131)를 포함할 수 있다. 프로그램 펄스 정보 생성부(131)는 프로그램 동작이 완료되면, 프로그램 동작이 완료될 때까지 인가되는 프로그램 펄스의 개수에 따라 프로그램 펄스 정보를 생성할 수 있다.
프로그램 펄스 정보는 해당 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지를 나타내는 정보일 수 있다. 프로그램 펄스 정보 생성부(131)는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는 지 여부를 판단하고, 판단된 결과에 따라 프로그램 펄스 정보를 생성할 수 있다. 프로그램 펄스 정보 생성부(131)는 생성한 프로그램 펄스 정보를 메모리 장치(100)에 포함된 상태 레지스터(status register, 미도시)에 저장할 수 있다. 상태 레지스터는 메모리 장치(100)의 동작 상태에 관한 정보인 상태 정보를 저장할 수 있다. 따라서, 상태 정보는 프로그램 펄스 정보를 포함할 수 있다.
예를 들어, 프로그램 펄스 정보가 설정 상태이면, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하였다는 것을 나타내고, 프로그램 펄스 정보가 해제 상태이면, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값보다 작거나 같다는 것을 나타낼 수 있다. 실시 예에서, 설정 상태는 '0'으로 나타내어지고, 해제 상태는 '1'로 나타내어질 수 있다. 또는 설정 상태는 '1'로 나타내어지고, 해제 상태는 '0'으로 나타내어질 수 있다.
실시 예에서, 기준 값은 최대 프로그램 펄수 개수보다 작은 값일 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 수신되는 상태 읽기 커맨드(status read cmd)에 응답하여, 상태 레지스터(status register)에 저장된 상태 정보를 메모리 컨트롤러(200)에 제공할 수 있다.
다양한 실시 예에서, 메모리 장치(100)는 프로그램 펄스 정보를 별도로 저장하기 위한 프로그램 펄스 정보 저장부(미도시)를 더 포함할 수 있다. 프로그램 펄스 정보 저장부는 레지스터일 수 있고, SRAM일 수 있다. 프로그램 펄스 정보 생성부(131)는 프로그램 동작이 완료되면, 프로그램 펄스 정보를 생성하고, 생성한 프로그램 펄스 정보를 메모리 장치(100)에 포함된 프로그램 펄스 정보 저장부에 저장할 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 입력되는 파라미터 획득 커맨드(get parameter)에 응답하여 프로그램 펄스 정보를 메모리 컨트롤러(200)에 제공할 수 있다.
메모리 장치(100)는 제조가 완료되면, 메모리 소자의 제조 상태, 퍼포먼스, 신뢰성 등을 확인하기 위해 테스트 공정을 수행한다. 메모리 장치(100)는 테스트 공정을 통과하더라도, 추후 사용 과정에서 결함이나 불량이 발생할 수 있다. 사용 과정에서 발생하는 결함이나 불량을 진행성 불량 또는 진행성 결함이라고 하고, 진행성 불량이 발생하는 메모리 블록을 진행성 불량 블록(Growing Bad Block; GBB)이라고 한다.
메모리 장치(100)에 포함된 메모리 셀들은 사용에 따른 열화로 인해 진행성 불량이 발생할 수 있다. 진행성 불량이 발생하는 경우, 해당 메모리 셀이 프로그램 될 때까지 인가되는 프로그램 펄스들의 개수가 증가할 수 있다. 따라서, 최대 프로그램 펄스 개수보다는 작은 값을 갖는 기준 값과 프로그램 동작에서 인가된 프로그램 펄스들의 개수를 비교하면, 진행성 불량이 발생하기 전에 진행성 불량이 발생할 가능성을 미리 검출할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 또는 호스트(300)의 요청과 무관하게 메모리 장치(100)의 동작을 제어할 수 있다.
예를 들어, 메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 읽기 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)를 제어하기 위한 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 운용하도록 구성될 수 있다. 구체적으로 메모리 컨트롤러(200)는 호스트(300)로부터의 요청(request)에 포함된 논리 어드레스(Logical Address)를 물리 어드레스(Physical Address)로 변환할 수 있다.
메모리 컨트롤러(200)는 버퍼 메모리(미도시)를 포함할 수 있다. 실시 예에서, 메모리 컨트롤러(200)는 호스트(300)와 버퍼 메모리 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200)는 메모리 장치(100)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리에 저장할 수 있다. 예를 들어, 메모리 컨트롤러(200)는 호스트(300)로부터 입력된 데이터를 버퍼 메모리에 임시로 저장하고, 이후 버퍼 메모리에 임시 저장된 데이터를 메모리 장치(100)로 전송할 수 있다.
다양한 실시 예에서, 버퍼 메모리는 메모리 컨트롤러(200)의 동작 메모리, 캐시 메모리로 사용될 수 있다. 버퍼 메모리는 메모리 컨트롤러(200)가 실행하는 코드들 또는 커맨드들을 저장할 수 있다. 또는 버퍼 메모리는 메모리 컨트롤러(200)에 의해 처리되는 데이터를 저장할 수 있다. 또한, 버퍼 메모리는 논리 어드레스(Logical Address)와 물리 어드레스(Physical Address) 간의 맵핑(mapping) 관계를 구성하는 물리-논리 어드레스 맵핑 테이블(logical-physical address mapping table)을 저장할 수 있다. 실시 예에서, 버퍼 메모리는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다.
메모리 컨트롤러(200)는 진행성 불량 처리부(210)를 더 포함할 수 있다. 진행성 불량 처리부(210)는 메모리 장치(100)에 포함된 메모리 셀들 중 진행성 불량이 발생하거나, 진행성 불량이 발생할 가능성이 존재하는 메모리 셀들을 처리할 수 있다. 예를 들어, 진행성 불량 처리부(210)는 진행성 불량이 검출된 메모리 셀들에 저장된 데이터를 무효 데이터(invalid data)로 설정하고, 해당 메모리 셀들을 더 이상 사용하지 않도록 설정할 수 있다. 진행성 불량 처리부(210)는 진행성 불량이 발생할 가능성이 존재하는 메모리 셀들이 포함된 메모리 블록을 리드 동작만 수행 가능한 블록으로 설정할 수 있다.
진행성 불량 처리부(210)는 메모리 장치(100)로부터 입력되는 프로그램 펄스 정보를 기초로 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하는지를 판단할 수 있다. 예를 들어, 진행성 불량 처리부(210)는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는 페이지를 리드하고, 리드 동작이 패스되면, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는 페이지를 포함하는 메모리 블록을 진행성 불량 후보로 설정할 수 있다. 진행성 불량 처리부(210)는 진행성 불량 후보로 설정된 메모리 블록을 리드 동작만 가능한 블록으로 설정하고, 해당 메모리 블록에 대해서는 더 이상의 프로그램 동작을 수행하지 않을 수 있다. 진행성 불량 처리부(210)는 리드 동작이 페일되면, 해당 페이지에 저장된 데이터를 무효 데이터(invalid data)로 처리하고, 메모리 장치(100)에 포함된 다른 메모리 영역에 프로그램 동작을 다시 수행할 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 메모리 장치(100)의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다. 실시 예에서, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드 라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 적어도 하나의 워드 라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 읽기 전압을 인가하고, 비선택된 워드 라인들에 읽기 전압보다 높은 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드 라인들에 접지 전압을 인가할 수 있다.
실시 예에서, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 열 어드레스(DCA)는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 전압 발생기(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 발생기(122)는 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직 (130)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터를 외부 컨트롤러로 출력한다.
제어 로직(130)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
실시 예에서, 제어 로직(130)은 프로그램 펄스 정보 생성부(131) 및 상태 레지스터(132)를 더 포함할 수 있다. 프로그램 펄스 정보 생성부(131)는 도 1을 참조하여 설명된 프로그램 펄스 정보 생성부(131)일 수 있다. 프로그램 펄스 정보 생성부(131) 및 상태 레지스터(132)의 구체적인 구조와 동작에 대해서는 후술하는 도 8 내지 10에 대한 설명에서 보다 상세하게 설명한다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 4 및 도 5를 참조하여 더 상세히 설명된다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 4를 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 4에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 10에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLKb)은 도 4의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 6은 프로그램 동작에 의해 형성된 메모리 셀들의 문턱 전압 분포를 설명하기 위한 도면이다.
도 7은 메모리 장치의 프로그램 동작을 설명하기 위한 도면들이다.
이하에서, 설명의 편의를 위해, 복수의 메모리 셀들 각각은 2-비트의 데이터를 저장하는 멀티 레벨 셀(MLC)인 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 복수의 메모리 셀들 각각은 3-비트의 데이터를 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 4-비트의 데이터를 저장하는 쿼드 레벨 셀(Quad Level Cell; QLC)일 수 있다.
도 6 및 도 7을 참조하면, 소거 상태(E)는 데이터 '11'과 대응되고, 제1 프로그램 상태(P1)는 데이터 '10'과 대응되고, 제2 프로그램 상태(P2)는 데이터 '00'과 대응되고, 제3 프로그램 상태(P3)는 데이터 '01'과 대응될 수 있다. 그러나, 상술된 비트 오더링은 예시적인 것이며, 다양하게 변형될 수 있다.
메모리 장치(100)의 프로그램 동작은 복수의 프로그램 루프들(PL1~PLn)을 포함할 수 있다. 즉, 메모리 장치(100)는 복수의 프로그램 루프들(PL1~PLn)을 수행하여 선택된 메모리 셀들이 복수의 프로그램 상태들(P1, P2, P3)중 어느 하나의 상태를 갖도록 프로그램 할 수 있다.
복수의 프로그램 루프들(PL1~PLn) 각각은 프로그램 펄스를 인가하는 프로그램 전압 인가 단계(PGM Step)와 검증 전압들을 인가하여 메모리 셀들이 프로그램 되었는지 여부를 판단하는 검증 단계(Verify Step)을 포함할 수 있다.
예를 들어, 제1 프로그램 루프(PL1)가 수행될 때, 제1 프로그램 펄스(Vpgm1)가 인가된 후에 복수의 메모리 셀들의 프로그램 상태를 검증하기 위하여 제1 내지 제3 검증 전압들(Vvfy1~Vvfy3)가 순차적으로 인가된다. 이 때, 목표 프로그램 상태가 제1 프로그램 상태(P1)인 메모리 셀들은 제1 검증 전압(Vvfy1)에 의해 검증이 수행되고, 목표 프로그램 상태가 제2 프로그램 상태(P2)인 메모리 셀들은 제2 검증 전압(Vvfy2)에 의해 검증이 수행되고, 목표 프로그램 상태가 제3 프로그램 상태(P3)인 메모리 셀들은 제3 검증 전압(Vvfy3)에 의해 검증이 수행될 수 있다.
각 검증 전압들(Vvfy1~Vvfy3)에 의해 검증 통과(verify pass)된 메모리 셀들은 목표 프로그램 상태를 갖는 것으로 판별되며, 이후 제2 프로그램 루프(PL2)에서 프로그램 금지(program inhibit)될 것이다. 제2 프로그램 루프(PL2)에서 프로그램 금지된 메모리 셀들을 제외한 나머지 메모리 셀들을 프로그램 하기 위하여 제1 프로그램 펄스(Vpgm1)보다 단위 전압(△Vpgm)만큼 높은 제2 프로그램 펄스(Vpgm2)가 인가된다. 이 후, 제1 프로그램 루프(PL1)의 검증 동작과 동일하게 검증 동작이 수행된다. 예시적으로, 검증 통과(verify pass)는 대응하는 검증 전압에 의해 메모리 셀이 오프-셀(off-cell)로 판독된 것을 가리킨다.
상술된 바와 같이, 메모리 장치(100)가 2-비트를 저장하는 멀티 레벨 셀(MLC)을 프로그램할 때, 메모리 장치(100)는 제1 내지 제3 검증 전압들(Vvfy1~Vvfy3)을 사용하여 각각의 프로그램 상태를 목표 프로그램 상태로 하는 메모리 셀들을 각각 검증하게 된다.
검증 단계에서, 선택된 메모리 셀들이 연결된 워드 라인인 선택된 워드라인에는 검증 전압이 인가되고, 페이지 버퍼는 선택된 메모리 셀들에 각각 연결되는 비트라인들을 통해 흐르는 전류나 전압을 기초로 메모리 셀들의 검증 통과 여부를 판단할 수 있다.
도 8은 도 2의 프로그램 펄스 정보 생성부(131)의 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 프로그램 펄스 정보 생성부(131)는 프로그램 동작이 완료되면, 해당 프로그램 동작에서 인가된 프로그램 펄스들의 개수(Number of PGM Pulse)를 입력 받을 수 있다.
프로그램 펄스 정보 생성부(131)는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 미리 설정된 기준 값을 초과하는지 여부를 판단할 수 있다. 프로그램 펄스 정보 생성부(131)는 판단 결과에 따라 프로그램 펄스 정보를 저장할 수 있다. 예를 들어, 프로그램 펄스 정보 생성부(131)는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하면, 설정 상태의 프로그램 펄스 정보를 생성하고, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값보다 작거나 같으면, 해제 상태의 프로그램 펄스 정보를 생성할 수 있다. 실시 예에서, 설정 상태는 '0'으로 나타내어지고, 해제 상태는 '1'로 나타내어질 수 있다. 또는 설정 상태는 '1'로 나타내어지고, 해제 상태는 '0'으로 나타내어질 수 있다.
프로그램 펄스 정보 생성부(131)는 생성된 프로그램 펄스 정보를 상태 레지스터(132) 또는 프로그램 펄스 정보 저장부(133)에 저장할 수 있다.
도 9는 도 8의 상태 레지스터(132)를 설명하기 위한 도면이다.
상태 레지스터(132)는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장할 수 있다. 상태 레지스터(132)에 저장된 데이터의 값들은 메모리 장치의 동작에 따라 변경될 수 있다.
도 9를 참조하면, 상태 레지스터(132)에 저장된 데이터는 레디정보(1301), 프로그램 펄스 정보(1303) 및 페일정보(1305)를 포함할 수 있다.
레디정보(1301)는 메모리 장치가 새로운 커맨드의 수행을 위해 대기 중임을 나타낼 수 있다. 실시 예에서, 레디 정보(1301)는 새로운 커맨드의 수신이 가능하고, 이전에 수신된 커맨드에 의한 동작이 완료되었음을 나타낼 수 있다. 메모리 컨트롤러는 레디 정보(1301)를 통해 이전에 제공한 커맨드에 의한 동작이 완료되었는지 여부를 알 수 있다.
프로그램 펄스 정보(1303)는 메모리 장치가 수행한 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하였는지 여부를 나타내는 정보일 수 있다. 예를 들어, 프로그램 펄스 정보가 설정 상태이면, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하였다는 것을 나타내고, 프로그램 펄스 정보가 해제 상태이면, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값보다 작거나 같다는 것을 나타낼 수 있다. 실시 예에서, 설정 상태는 '0'으로 나타내어지고, 해제 상태는 '1'로 나타내어질 수 있다. 또는 설정 상태는 '1'로 나타내어지고, 해제 상태는 '0'으로 나타내어질 수 있다.
페일정보(1305)는 가장 최근에 수행된 커맨드에 대응하는 동작이 페일되었음을 나타낼 수 있다. 실시 예에서, 페일정보(1305)는 프로그램 동작 및 소거 동작에 대해서만 유효한 값을 가질 수 있다. 다양한 실시 예에서, 페일정보(1305)는 가장 최근의 커맨드 이전에 수신된 커멘드에 대응하는 동작이 페일되었음을 나타낼 수도 있다. 프로그램 동작시 최대 프로그램 펄스 개수에 해당하는 프로그램 펄스들이 인가되었음에도 불구하고, 프로그램 검증 단계가 패스되지 못하는 경우, 메모리 장치(100)는 프로그램 동작이 페일 된 것으로 판단할 수 있다. 이 경우, 메모리 장치(100)는 프로그램이 페일되었음을 나타내는 페일 정보(1305)를 상태 레지스터에 저장할 수 있다.
도 10은 도 8의 프로그램 펄스 정보 저장부(133)를 설명하기 위한 도면이다.
도 10을 참조하면, 프로그램 펄스 정보 저장부(133)는 페이지 어드레스(PAGE ADDRESS) 및 프로그램 펄스 정보(PGM PULSE INFO)를 포함할 수 있다. 프로그램 펄스 정보 저장부(133)는 레지스터일 수 있고, SRAM일 수 있다.
프로그램 펄스 정보(PGM PULSE INFO)는 메모리 장치가 수행한 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하였는지 여부를 나타내는 정보일 수 있다. 예를 들어, 프로그램 펄스 정보가 설정 상태이면, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하였다는 것을 나타내고, 프로그램 펄스 정보가 해제 상태이면, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값보다 작거나 같다는 것을 나타낼 수 있다. 실시 예에서, 설정 상태는 '0'으로 나타내어지고, 해제 상태는 '1'로 나타내어질 수 있다. 또는 설정 상태는 '1'로 나타내어지고, 해제 상태는 '0'으로 나타내어질 수 있다.
도 11은 본 발명의 일 실시 예에 따른 메모리 컨트롤러와 메모리 장치간의 데이터 통신을 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 컨트롤러(200)는 프로그램 커맨드를 메모리 장치(100)로 제공한 뒤, 기 설정된 시간이 경과하면, 상태 읽기 커맨드(Status Read)를 메모리 장치(100)로 제공할 수 있다.
상태 읽기 커맨드(Status Read)는 메모리 장치(100)의 동작 상태를 나타내는 상태 정보를 저장하는 상태 레지스터의 값을 요청하는 커맨드일 수 있다. 구체적으로 메모리 장치(100)는 메모리 장치(100)의 동작 상태에 따라 메모리 장치(100)에 포함된 상태 레지스터(미도시)를 갱신할 수 있다.
메모리 장치(100)는 상태 읽기 커맨드(Status Read)를 수신하면, 상태 읽기 커맨드(Status Read)에 대한 응답으로 상태 레지스터에 저장된 값을 상태 읽기 응답(Status Read Response)으로 메모리 컨트롤러(200)에 제공할 수 있다.
본 발명의 실시 예에 따르면, 메모리 장치(100)는 메모리 장치(100)가 수행한 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지 여부를 나타내는 프로그램 펄스 정보를 상태 레지스터에 저장할 수 있다. 예를 들어, 메모리 장치(100)는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하면, 프로그램 펄스 정보를 설정 상태로 상태 레지스터에 저장하고, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값보다 작거나 같으면, 프로그램 펄스 정보를 해제 상태로 상태 레지스터에 저장할 수 있다. 메모리 장치(100)는 상태 읽기 커맨드(Status Read)에 대한 응답으로 프로그램 펄스 정보를 포함하는 상태 레지스터 값을 상태 읽기 응답(Status Read Response)으로 메모리 컨트롤러(200)에 제공할 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러와 메모리 장치간의 데이터 통신을 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 장치(100)는 메모리 장치(100)가 수행한 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지 여부를 나타내는 프로그램 펄스 정보를 생성할 수 있다. 메모리 장치(100)는 생성한 프로그램 펄스 정보를 프로그램 펄스 정보 저장부에 저장할 수 있다. 프로그램 펄스 정보 저장부는 레지스터일 수 있고, SRAM일 수 있다.
따라서, 메모리 컨트롤러(200)는 파라미터 획득 커맨드(GET PARAMETER)를 메모리 장치(100)에 제공함으로써 프로그램 펄스 정보를 획득할 수 있다. 구체적으로, 파라미터 획득 커맨드(GET PARAMETER)는 메모리 장치(100)에 포함된 복수의 레지스터들 중 파라미터 어드레스에 해당하는 레지스터에 저장된 데이터를 요청하는 커맨드일 수 있다. 메모리 컨트롤러(200)는 파라미터 획득 커맨드(GET PARAMETER)와 프로그램 펄스 정보 저장부에 해당하는 파라미터 어드레스를 메모리 장치(100)에 제공할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)로부터 입력된 파라미터 획득 커맨드(GET PARAMETER)에 응답하여, 프로그램 펄스 정보 저장부에 저장된 프로그램 펄스 정보를 메모리 컨트롤러(200)에 제공할 수 있다.
도 13은 도 1의 진행성 불량 처리부의 동작을 설명하기 위한 도면이다.
도 13을 참조하면, 진행성 불량 처리부(210)는 상태 읽기 제어부(211) 및 커맨드 제어부(212)를 포함할 수 있다.
상태 읽기 제어부(211)는 프로그램 커맨드를 메모리 장치(100)로 제공한 뒤, 기 설정된 시간이 경과하면, 상태 읽기 커맨드(Status Read)를 메모리 장치(100)로 제공할 수 있다. 실시 예에서, 기 설정된 시간은 메모리 장치(100)와의 인터페이스에서 결정된 프로그램 동작이 수행되는데 소요되는 기대 시간(tPROG)일 수 있다.
상태 읽기 커맨드(Status Read)는 메모리 장치(100)의 동작 상태를 나타내는 상태 정보를 저장하는 레지스터의 값을 요청하는 커맨드일 수 있다. 구체적으로 메모리 장치(100)는 메모리 장치(100)의 동작 상태에 따라 메모리 장치(100)에 포함된 상태 레지스터(미도시)를 갱신할 수 있다. 메모리 장치(100)는 상태 읽기 커맨드(Status Read)를 수신하면, 상태 읽기 커맨드(Status Read)에 대한 응답으로 상태 레지스터에 저장된 값을 상태 읽기 응답(Status Read Response)으로 메모리 컨트롤러(200)에 제공할 수 있다. 상태 읽기 제어부(211)는 메모리 장치(100)로부터 상태 읽기(Status Read)에 대한 응답으로 상태 읽기 응답(Status Read Response)을 수신할 수 있다.
상태 읽기 제어부(211)는 상태 읽기 응답(Status Read Response)에 포함된 프로그램 펄스 정보를 기초로 메모리 컨트롤러(200)가 메모리 장치(100)에 제공한 프로그램 커맨드에 대응하는 페이지에 진행성 불량이 발생할 가능성이 존재하는지를 판단할 수 있다. 구체적으로, 상태 읽기 제어부(211)는 프로그램 펄스 정보가 설정 상태이면, 해당 페이지를 구성하는 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하는 것으로 판단할 수 있다. 또는 상태 읽기 제어부(211)는 프로그램 펄스 정보가 해제 상태이면, 해당 페이지를 구성하는 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하지 않는 것으로 판단할 수 있다.
상태 읽기 제어부(211)는 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하면, 해당 페이지를 진행성 불량 후보로 설정할 수 있다(GBB CANDIDATE). 실시 예에서, 상태 읽기 제어부(211)는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는 페이지를 포함하는 메모리 블록을 진행성 불량 후보로 설정할 수 있다.
커맨드 제어부(212)는 진행성 불량 후보인 메모리 셀들에 저장된 데이터를 리드하기 위한 리드 커맨드(CMD)를 제공할 수 있다. 구체적으로, 커맨드 제어부(212)는 프로그램 동작에 따라 저장된 데이터가 정상적으로 리드 되는지를 판단하기 위해 프로그램된 데이터를 리드하기 위한 리드 커맨드를 메모리 장치(100)에 제공할 수 있다. 프로그램된 데이터를 리드한 리드 동작이 패스되면, 데이터는 유효한 것으로 판단될 수 있다. 이 경우, 메모리 컨트롤러(200)는 진행성 불량 후보인 메모리 셀들이 포함된 메모리 블록을 리드 온리 메모리 블록으로 설정할 수 있다. 즉, 메모리 컨트롤러(200)는 진행성 불량 후보인 메모리 블록에 대해서는 추후 리드 동작만 수행하고, 프로그램 동작을 수행하지 않을 수 있다.
리드 동작이 페일되면, 메모리 컨트롤러(200)는 해당 페이지에 저장된 데이터를 무효로 처리할 수 있다. 이 경우, 커맨드 제어부(212)는 다른 메모리 영역에 프로그램 동작을 다시 수행하도록 메모리 장치(100)를 제어할 수 있다.
도 14는 도 1의 진행성 불량 처리부의 다른 실시 예를 설명하기 위한 도면이다.
도 14를 참조하면, 진행성 불량 처리부(310)는 진행성 불량 검출부(311) 및 커맨드 제어부(312)를 포함할 수 있다.
진행성 불량 검출부(311)는 메모리 컨트롤러(200)가 상태 읽기 응답에 따라 프로그램 동작이 완료되었음을 인지하면, 메모리 장치(100)로 프로그램 펄스 정보 저장부에 저장된 프로그램 펄스 정보를 요청하는 파라미터 설정 커맨드(GET PARAMETER)를 제공할 수 있다.
이후 진행성 불량 검출부(311)는 파라미터 설정 커맨드(GET PARAMETER)에 응답하여 메모리 장치(100)가 제공한 프로그램 펄스 정보를 수신할 수 있다.
진행성 불량 검출부(311)는 수신된 프로그램 펄스 정보를 기초로 메모리 컨트롤러(200)가 메모리 장치(100)에 제공한 프로그램 커맨드에 대응하는 페이지에 진행성 불량이 발생할 가능성이 존재하는지를 판단할 수 있다. 구체적으로, 진행성 불량 검출부(311)는 프로그램 펄스 정보가 설정 상태이면, 해당 페이지를 구성하는 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하는 것으로 판단할 수 있다. 또는 진행성 불량 검출부(311)는 프로그램 펄스 정보가 해제 상태이면, 해당 페이지를 구성하는 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하지 않는 것으로 판단할 수 있다.
진행성 불량 검출부(311)는 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하면, 해당 페이지를 진행성 불량 후보로 설정할 수 있다(GBB CANDIDATE). 실시 예에서, 진행성 불량 검출부(311)는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는 페이지를 포함하는 메모리 블록을 진행성 불량 후보로 설정할 수 있다.
커맨드 제어부(312)는 진행성 불량 후보인 메모리 셀들에 저장된 데이터를 리드하기 위한 리드 커맨드(CMD)를 제공할 수 있다. 구체적으로, 커맨드 제어부(312)는 프로그램 동작에 따라 저장된 데이터가 정상적으로 리드 되는지를 판단하기 위해 프로그램된 데이터를 리드하기 위한 리드 커맨드를 메모리 장치(100)에 제공할 수 있다. 프로그램된 데이터를 리드한 리드 동작이 패스되면, 데이터는 유효한 것으로 판단될 수 있다. 이 경우, 메모리 컨트롤러(200)는 진행성 불량 후보인 메모리 셀들이 포함된 메모리 블록을 리드 온리 메모리 블록으로 설정할 수 있다. 즉, 메모리 컨트롤러(200)는 진행성 불량 후보인 메모리 블록에 대해서는 추후 리드 동작만 수행하고, 프로그램 동작을 수행하지 않을 수 있다.
리드 동작이 페일되면, 메모리 컨트롤러(200)는 해당 페이지에 저장된 데이터를 무효로 처리할 수 있다. 이 경우, 커맨드 제어부(312)는 다른 메모리 영역에 프로그램 동작을 다시 수행하도록 메모리 장치(100)를 제어할 수 있다.
도 15는 본 발명의 일 실시 예에 따른 메모리 장치의 동작을 설명하기 위한 순서도이다.
도 15를 참조하면, 메모리 장치는 S1501단계에서, 메모리 컨트롤러로부터 커맨드를 수신할 수 있다. 예를 들어, 커맨드는 프로그램 커맨드일 수 있다.
S1503단계 및 S1505단계에서, 메모리 장치는 수신된 프로그램 커맨드에 대응하는 프로그램 동작을 수행한다. 구체적으로 메모리 장치는 프로그램 펄스를 인가하는 프로그램 전압 인가 단계와 검증 단계를 포함하는 프로그램 루프를 수행할 수 있다.
S1505단계에서, 메모리 장치는 검증 단계가 패스되는지를 판단할 수 있다. 검증 단계가 패스될 때까지 메모리 장치는 S1503단계를 수행할 수 있다. S1505단계에서, 검증 단계가 패스되면, S1507단계로 진행한다.
S1507 단계에서, 메모리 장치는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지를 판단할 수 있다. 판단 결과, 기준 값을 초과하면, S1509단계로 진행하고, 그렇지 않으면, 프로그램 동작을 종료한다. 다양한 실시 예에서, 메모리 장치는 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값보다 작거나 같으면, 해제 상태의 프로그램 펄스 정보를 상태 레지스터 또는 프로그램 펄스 정보 저장부에 저장할 수 있다.
S1509 단계에서, 메모리 장치는 상태 레지스터 또는 프로그램 펄스 정보 저장부에 설정 상태의 프로그램 펄스 정보를 입력할 수 있다.
도 16은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 16을 참조하면, 메모리 컨트롤러는 S1601단계에서, 메모리 장치로 프로그램 커맨드를 제공한다. 메모리 컨트롤러는 메모리 장치로 프로그램 커맨드를 제공할 때, 프로그램할 메모리 영역을 나타내는 프로그램 어드레스 및 프로그램할 데이터인 프로그램 데이터를 함께 제공할 수 있다.
S1603단계에서, 메모리 컨트롤러는 메모리 장치로 상태 읽기 커맨드를 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 S1601단계에서 설명한 프로그램 커맨드를 제공한 뒤, 기 설정된 시간이 경과하면, S1603단계의 상태 읽기 커맨드를 메모리 장치로 제공할 수 있다. 상태 읽기 커맨드는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하는 상태 레지스터의 값을 요청하는 커맨드일 수 있다.
S1605단계에서, 메모리 컨트롤러는 메모리 장치가 제공한 상태 읽기 응답을 수신할 수 있다. 메모리 장치가 제공한 상태 읽기 응답은 상태 레지스터에 저장된 값일 수 있다.
S1607단계에서, 메모리 컨트롤러는 메모리 장치가 제공한 상태 읽기 응답에 포함된 상태 정보를 기초로 프로그램 동작의 완료 여부를 판단할 수 있다. 상태 정보는 레디 정보, 프로그램 펄스 정보 및 페일 정보를 포함할 수 있다. 메모리 컨트롤러는 레디 정보를 기초로 메모리 장치가 프로그램 동작을 완료했는지를 판단할 수 있다. 판단결과, 프로그램 동작이 완료되지 않은 경우에는 S1603단계로 돌아가고, 프로그램 동작이 완료된 경우에는 S1609단계로 진행한다.
S1609단계에서, 메모리 컨트롤러는 진행성 불량을 감지할 수 있다. 구체적으로, 메모리 컨트롤러는 프로그램 펄스 정보에 따라 프로그램 된 페이지에 포함된 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하는지를 판단할 수 있다. 예를 들어, 메모리 컨트롤러는 프로그램 펄스 정보가 설정 상태이면, 페이지에 포함된 메모리 셀들에 진행성 불량이 발생할 가능성이 존재한다고 판단하고, S1611단계로 진행한다. 또는 메모리 컨트롤러는 프로그램 펄스 정보가 해제 상태이면, 페이지에 포함된 메모리 셀들에 진행성 불량이 발생할 가능성이 없다고 판단하고, S1619단계로 진행한다. S1619단계에서, 메모리 컨트롤러는 프로그램 동작이 패스된 것으로 판단하고 프로그램 동작의 수행 결과를 저장하거나, 외부 호스트에 제공할 수 있다.
S1611단계에서, 메모리 컨트롤러는 프로그램 된 데이터를 리드하기 위한 리드 커맨드를 메모리 장치에 제공할 수 있다. 이후 메모리 장치는 리드 커맨드에 따라 프로그램을 수행한 어드레스에 저장된 데이터를 리드할 수 있다.
S1613단계에서, 메모리 컨트롤러는 리드 동작이 패스인지 여부를 판단할 수 있다. 구체적으로, 메모리 장치는 메모리 컨트롤러의 제어에 따라 리드한 데이터인 리드 데이터를 메모리 컨트롤러로 제공할 것이다. 메모리 컨트롤러는 리드 데이터에 대해 에러 정정 디코딩을 수행할 수 있다. 디코딩에 성공하면, 리드 동작은 패스이고, 디코딩이 실패하면, 리드 동작은 페일일 수 있다. 리드 동작이 패스되면, 해당 데이터는 유효 데이터일 수 있다. 그러나, 해당 페이지에 진행성 불량이 발생할 가능성이 존재하므로, S1617 단계로 진행한다. 만일 리드 동작이 패스되지 않으면, S1615단계로 진행한다.
S1615단계에서, 메모리 컨트롤러는 페이지에 저장된 데이터가 무효 데이터이므로, 다른 메모리 영역에 다시 프로그램 동작을 수행할 수 있다.
S1617단계에서, 메모리 컨트롤러는, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는 페이지를 포함하는 메모리 블록을 진행성 불량 후보로 설정할 수 있다. 메모리 컨트롤러는 진행성 불량 후보로 설정된 메모리 블록을 리드 동작만 가능한 블록으로 설정하고, 해당 메모리 블록에 대해서는 더 이상의 프로그램 동작을 수행하지 않을 수 있다.
도 17은 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 17을 참조하면, 메모리 컨트롤러는 S1701단계에서, 메모리 장치로 프로그램 커맨드를 제공한다. 메모리 컨트롤러는 메모리 장치로 프로그램 커맨드를 제공할 때, 프로그램할 메모리 영역을 나타내는 프로그램 어드레스 및 프로그램할 데이터인 프로그램 데이터를 함께 제공할 수 있다.
S1703단계에서, 메모리 컨트롤러는 메모리 장치로 상태 읽기 커맨드를 제공할 수 있다. 실시 예에서, 메모리 컨트롤러는 S1701단계에서 설명한 프로그램 커맨드를 제공한 뒤, 기 설정된 시간이 경과하면, S1703단계의 상태 읽기 커맨드를 메모리 장치로 제공할 수 있다. 상태 읽기 커맨드는 메모리 장치의 동작 상태를 나타내는 상태 정보를 저장하는 상태 레지스터의 값을 요청하는 커맨드일 수 있다.
S1705단계에서, 메모리 컨트롤러는 메모리 장치가 제공한 상태 읽기 응답을 수신할 수 있다. 메모리 장치가 제공한 상태 읽기 응답은 상태 레지스터에 저장된 값일 수 있다.
S1707단계에서, 메모리 컨트롤러는 메모리 장치가 제공한 상태 읽기 응답에 포함된 상태 정보를 기초로 프로그램 동작의 완료 여부를 판단할 수 있다. 상태 정보는 레디 정보 및 페일 정보를 포함할 수 있다. 메모리 컨트롤러는 레디 정보를 기초로 메모리 장치가 프로그램 동작을 완료했는지를 판단할 수 있다. 판단결과, 프로그램 동작이 완료되지 않은 경우에는 S1703단계로 돌아가고, 프로그램 동작이 완료된 경우에는 S1709단계로 진행한다.
S1709단계에서, 메모리 컨트롤러는 메모리 장치로 프로그램 펄스 정보를 요청할 수 있다. 구체적으로, 메모리 컨트롤러는 파라미터 획득 커맨드(GET PARAMETER)와 프로그램 펄스 정보 저장부에 해당하는 파라미터 어드레스를 메모리 장치에 제공할 수 있다.
S1711단계에서, 메모리 컨트롤러는 메모리 장치가 파라미터 획득 커맨드(GET PARAMETER)에 응답하여 제공한 프로그램 펄스 정보 저장부에 저장된 프로그램 펄스 정보를 수신할 수 있다.
S1713단계에서, 메모리 컨트롤러는 진행성 불량을 감지할 수 있다. 구체적으로, 메모리 컨트롤러는 프로그램 펄스 정보에 따라 프로그램 된 페이지에 포함된 메모리 셀들에 진행성 불량이 발생할 가능성이 존재하는지를 판단할 수 있다. 예를 들어, 메모리 컨트롤러는 프로그램 펄스 정보가 설정 상태이면, 페이지에 포함된 메모리 셀들에 진행성 불량이 발생할 가능성이 존재한다고 판단하고, S1715단계로 진행한다. 또는 메모리 컨트롤러는 프로그램 펄스 정보가 해제 상태이면, 페이지에 포함된 메모리 셀들에 진행성 불량이 발생할 가능성이 없다고 판단하고, S1723단계로 진행한다. S1723단계에서, 메모리 컨트롤러는 프로그램 동작이 패스된 것으로 판단하고 프로그램 동작의 수행 결과를 저장하거나, 외부 호스트에 제공할 수 있다.
S1715단계에서, 메모리 컨트롤러는 프로그램 된 데이터를 리드하기 위한 리드 커맨드를 메모리 장치에 제공할 수 있다. 이후 메모리 장치는 리드 커맨드에 따라 프로그램을 수행한 어드레스에 저장된 데이터를 리드할 수 있다.
S1717단계에서, 메모리 컨트롤러는 리드 동작이 패스인지 여부를 판단할 수 있다. 구체적으로, 메모리 장치는 메모리 컨트롤러의 제어에 따라 리드한 데이터인 리드 데이터를 메모리 컨트롤러로 제공할 것이다. 메모리 컨트롤러는 리드 데이터에 대해 에러 정정 디코딩을 수행할 수 있다. 디코딩에 성공하면, 리드 동작은 패스이고, 디코딩이 실패하면, 리드 동작은 페일일 수 있다. 리드 동작이 패스되면, 해당 데이터는 유효 데이터일 수 있다. 그러나, 해당 페이지에 진행성 불량이 발생할 가능성이 존재하므로, S1721단계로 진행한다. 만일 리드 동작이 패스되지 않으면, S1719단계로 진행한다.
S1719단계에서, 메모리 컨트롤러는 페이지에 저장된 데이터가 무효 데이터이므로, 다른 메모리 영역에 다시 프로그램 동작을 수행할 수 있다.
S1721단계에서, 메모리 컨트롤러는, 프로그램 동작에서 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는 페이지를 포함하는 메모리 블록을 진행성 불량 후보로 설정할 수 있다. 메모리 컨트롤러는 진행성 불량 후보로 설정된 메모리 블록을 리드 동작만 가능한 블록으로 설정하고, 해당 메모리 블록에 대해서는 더 이상의 프로그램 동작을 수행하지 않을 수 있다.
도 18은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 18을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 읽기 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
실시 예에서, 프로세서부(1010)는 도 1, 도 13 및 도 14를 참조하여 설명된 진행성 불량 처리부(210)의 동작을 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 19는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 19를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치 (2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
도 1, 도 13 및 도 14를 참조하여 설명된 진행성 불량 처리부(210)의 동작은 메모리 컨트롤러(2100) 에 의해 수행될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 또는 메모리 장치(2200)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다. 또는, 메모리 장치(2200)는 복수의 불휘발성 메모리 칩들을 포함하고, 복수의 불휘발성 메모리 칩들은 상술된 패키지 방식들을 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
예시적으로, 메모리 장치(2200)는 도 1을 참조하여 설명된 메모리 장치(100)일 수 있다.
도 20은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 20을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
예시적으로, 불휘발성 메모리들(3221~322n)은 도 1을 참조하여 설명된 메모리 장치(100)일 수 있다.
도 21은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 21을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-FI 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)일 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
131: 프로그램 펄스 정보 생성부
200: 메모리 컨트롤러
210: 진행성 불량 처리부
300: 호스트

Claims (20)

  1. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 복수의 메모리 셀들 중 선택된 메모리 셀들에 대한 프로그램 동작을 수행하는 주변 회로; 및
    상기 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하였는지 여부를 나타내는 프로그램 펄스 정보를 생성하는 프로그램 펄스 정보 생성부;를 포함하는 메모리 장치.
  2. 제 1항에 있어서, 상기 프로그램 펄스 정보 생성부는,
    생성된 상기 프로그램 펄스 정보를 상태 레지스터에 저장하는 메모리 장치.
  3. 제 1항에 있어서, 상기 기준 값은,
    상기 프로그램 동작이 페일된 것으로 판단하는 프로그램 펄스들의 개수인 최대 프로그램 펄수 개수보다 작은 값인 메모리 장치.
  4. 제 2항에 있어서, 상기 상태 레지스터는,
    상기 메모리 장치의 상태를 나타내는 상태 정보를 저장하고,
    상기 상태 정보는,
    새로운 커맨드의 수신이 가능하고, 이전에 수신된 커맨드에 의한 동작이 완료되었음을 나타내는 레디 정보, 상기 프로그램 펄스 정보 및 수행된 커맨드에 대응하는 동작이 페일되었음을 나타내는 페일 정보를 포함하는 메모리 장치.
  5. 제 4항에 있어서, 상기 프로그램 펄스 정보는,
    상기 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하면 설정 상태이고, 상기 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하지 않으면, 해제 상태인 메모리 장치.
  6. 제 1항에 있어서,
    상기 프로그램 펄스 정보를 저장하는 프로그램 펄스 정보 저장부;를 더 포함하고,
    상기 프로그램 펄스 정보 저장부는,
    정적 랜덤 엑세스 메모리인 메모리 장치.
  7. 제 2항에 있어서, 상기 메모리 장치는,
    외부 컨트롤러로부터 입력되는 상태 읽기 커맨드에 응답하여 상기 상태 레지스터에 저장된 데이터를 출력하는 메모리 장치.
  8. 제 6항에 있어서, 상기 메모리 장치는,
    외부 컨트롤러로부터 파라미터 요청 커맨드에 응답하여, 상기 프로그램 펄스 정보 저장부에 저장된 상기 프로그램 펄스 정보를 출력하는 메모리 장치.
  9. 메모리 장치로 프로그램 동작에 대응하는 프로그램 커맨드를 제공하는 단계;
    상기 프로그램 커맨드를 제공한 뒤, 기 설정된 시간이 경과하면, 상기 메모리 장치로 상태 읽기 커맨드를 제공하는 단계;
    상기 상태 읽기 커맨드에 응답하여 상기 메모리 장치로부터 출력되는 상태 읽기 응답을 수신하는 단계; 및
    상기 상태 읽기 응답에 포함된 프로그램 펄스 정보에 따라 상기 프로그램 동작이 수행된 메모리 영역에 진행성 불량이 발생할 가능성을 결정하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  10. 제 9항에 있어서, 상기 프로그램 펄스 정보는,
    상기 프로그램 동작에서 상기 메모리 영역에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지 여부를 나타내는 정보인 메모리 컨트롤러의 동작 방법.
  11. 제 10항에 있어서, 상기 프로그램 펄스 정보는,
    상기 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하면 설정 상태이고, 상기 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하지 않으면, 해제 상태인 메모리 컨트롤러의 동작 방법.
  12. 제 11항에 있어서, 상기 결정하는 단계는,
    상기 메모리 영역에 저장된 데이터를 리드 하는 단계; 및
    상기 리드 결과에 따라 메모리 영역에 진행성 불량이 발생할 가능성을 판단하는 단계;를 포함하는 메모리 컨트롤러의 동작 방법.
  13. 제 12항에 있어서, 상기 판단하는 단계는,
    상기 리드 결과가 패스이면, 상기 메모리 영역을 진행성 불량 후보로 설정하는 메모리 컨트롤러의 동작 방법.
  14. 제 12항에 있어서, 상기 판단하는 단계는,
    상기 리드 결과가 페일이면, 상기 메모리 영역에 저장된 데이터를 무효 데이터로 설정하고, 상기 메모리 영역과 상이한 메모리 영역에 상기 프로그램 동작을 재수행하는 메모리 컨트롤러의 동작 방법.
  15. 제 13항에 있어서,
    상기 진행성 불량 후보에 해당하는 메모리 영역을 리드 동작만 수행하는 리드 온리 영역으로 설정하는 메모리 컨트롤러의 동작 방법.
  16. 제 9항에 있어서, 상기 상태 읽기 커맨드는,
    상기 메모리 장치에 저장된 상태 레지스터의 값을 요청하는 커맨드인 메모리 컨트롤러의 동작 방법.
  17. 제 16항에 있어서, 상기 상태 읽기 응답은,
    상기 메모리 장치의 상태 정보를 포함하고,
    상기 상태 정보는, 새로운 커맨드의 수신이 가능하고, 이전에 수신된 커맨드에 의한 동작이 완료되었음을 나타내는 레디 정보, 상기 프로그램 펄스 정보 및 수행된 커맨드에 대응하는 동작이 페일되었음을 나타내는 페일 정보를 포함하는 메모리 컨트롤러의 동작 방법.
  18. 제 10항에 있어서, 상기 기준 값은,
    상기 프로그램 동작이 페일된 것으로 판단하는 프로그램 펄스들의 개수인 최대 프로그램 펄수 개수보다 작은 값인 메모리 컨트롤러의 동작 방법.
  19. 프로그램 동작에서 선택된 메모리 셀들에 인가된 프로그램 펄스들의 개수가 기준 값을 초과하는지 여부를 나타내는 프로그램 펄스 정보를 저장하는 메모리 장치; 및
    상기 프로그램 펄스 정보를 기초로 선택된 메모리 셀들에 진행성 불량이 발생할 가능성을 판단하는 메모리 컨트롤러;를 포함하는 저장 장치.
  20. 제 19항에 있어서, 상기 기준 값은,
    상기 프로그램 동작이 페일된 것으로 판단하는 프로그램 펄스들의 개수인 최대 프로그램 펄수 개수보다 작은 값인 저장 장치.
KR1020180029349A 2018-03-13 2018-03-13 저장 장치 및 그 동작 방법 KR102524916B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180029349A KR102524916B1 (ko) 2018-03-13 2018-03-13 저장 장치 및 그 동작 방법
US16/154,334 US10726932B2 (en) 2018-03-13 2018-10-08 Storage device and method of operating the same
CN201811300473.8A CN110275672B (zh) 2018-03-13 2018-11-02 存储装置及其操作方法
US16/922,660 US11061757B2 (en) 2018-03-13 2020-07-07 Storage device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180029349A KR102524916B1 (ko) 2018-03-13 2018-03-13 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20190107966A true KR20190107966A (ko) 2019-09-23
KR102524916B1 KR102524916B1 (ko) 2023-04-26

Family

ID=67906062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029349A KR102524916B1 (ko) 2018-03-13 2018-03-13 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US10726932B2 (ko)
KR (1) KR102524916B1 (ko)
CN (1) CN110275672B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220104423A (ko) 2021-01-18 2022-07-26 성기봉 페달엔진자전거(실용모델)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11061757B2 (en) * 2018-03-13 2021-07-13 SK Hynix Inc. Storage device and method of operating the same
KR102429458B1 (ko) * 2018-04-03 2022-08-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
CN111599397B (zh) * 2019-02-20 2024-04-09 深圳通锐微电子技术有限公司 控制装置及控制方法
KR20200144000A (ko) * 2019-06-17 2020-12-28 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작 방법
JP7258697B2 (ja) * 2019-09-02 2023-04-17 キオクシア株式会社 半導体記憶装置
KR20210047198A (ko) * 2019-10-21 2021-04-29 에스케이하이닉스 주식회사 메모리 장치
KR20210059988A (ko) * 2019-11-18 2021-05-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US11150971B1 (en) 2020-04-07 2021-10-19 International Business Machines Corporation Pattern recognition for proactive treatment of non-contiguous growing defects
US11664076B2 (en) * 2020-12-31 2023-05-30 Micron Technology, Inc. Memory device including voltage control for diffusion regions associated with memory blocks
KR20220107578A (ko) * 2021-01-25 2022-08-02 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US11942156B2 (en) * 2021-06-01 2024-03-26 SK Hynix Inc. Memory device related to performing a program operation on memory cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198869A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法
KR20150106956A (ko) * 2013-03-14 2015-09-22 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 프로그램 알고리즘 디바이스 및 방법
KR20160075064A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20170002256A (ko) * 2015-06-29 2017-01-06 에스케이하이닉스 주식회사 반도체 메모리 장치를 제어하는 컨트롤러 및 그것의 동작 방법
KR20180008172A (ko) * 2016-07-15 2018-01-24 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493266B1 (en) * 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
US7630237B2 (en) * 2003-02-06 2009-12-08 Sandisk Corporation System and method for programming cells in non-volatile integrated memory devices
FR2874732A1 (fr) * 2004-08-31 2006-03-03 St Microelectronics Sa Procede de programmation de cellules memoire incluant une detection des degradations de transconductance
DE602006011451D1 (de) * 2006-06-21 2010-02-11 Hynix Semiconductor Inc Verfahren und Vorrichtung zum elektrischen Programmieren von Halbleiterspeicherzellen
JP4901348B2 (ja) * 2006-07-20 2012-03-21 株式会社東芝 半導体記憶装置およびその制御方法
US8289748B2 (en) * 2008-10-27 2012-10-16 Seagate Technology Llc Tuning a variable resistance of a resistive sense element
US7839690B2 (en) * 2008-12-11 2010-11-23 Sandisk Corporation Adaptive erase and soft programming for memory
KR101046743B1 (ko) 2008-12-24 2011-07-05 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법
KR101038991B1 (ko) * 2009-03-10 2011-06-03 주식회사 하이닉스반도체 메모리 영역의 균등한 사용을 위한 반도체 스토리지 시스템및 그 제어 방법
KR101212739B1 (ko) * 2010-12-21 2012-12-14 에스케이하이닉스 주식회사 비휘발성 메모리장치 및 이의 동작방법
KR20120087537A (ko) * 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 동작 방법
KR20120096212A (ko) * 2011-02-22 2012-08-30 삼성전자주식회사 비휘발성 메모리 장치, 메모리 컨트롤러, 및 이들의 동작 방법
KR20130037059A (ko) * 2011-10-05 2013-04-15 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 이의 동작 방법
KR20130078973A (ko) 2012-01-02 2013-07-10 삼성전자주식회사 메모리 장치의 불량 저장 영역 관리 방법 및 이를 이용한 저장 장치
KR102012298B1 (ko) * 2012-07-24 2019-08-20 삼성전자 주식회사 비휘발성 메모리 장치 및 그 구동 방법
KR102090589B1 (ko) 2013-01-14 2020-03-18 삼성전자주식회사 비휘발성 메모리 장치의 데이터 저장 방법 및 비휘발성 메모리 장치의 테스트 방법
US8995200B1 (en) * 2013-09-23 2015-03-31 Freescale Semiconductor, Inc. Non-volatile memory (NVM) with dynamically adjusted reference current
US9202593B1 (en) * 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
JP6115740B1 (ja) * 2015-12-17 2017-04-19 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10482969B2 (en) * 2017-12-21 2019-11-19 Western Digital Technologies, Inc. Programming to a correctable amount of errors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012198869A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 情報処理装置、外部記憶装置、ホスト装置、中継装置、制御プログラム及び情報処理装置の制御方法
KR20150106956A (ko) * 2013-03-14 2015-09-22 실리콘 스토리지 테크놀로지 인크 비휘발성 메모리 프로그램 알고리즘 디바이스 및 방법
KR20160075064A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20170002256A (ko) * 2015-06-29 2017-01-06 에스케이하이닉스 주식회사 반도체 메모리 장치를 제어하는 컨트롤러 및 그것의 동작 방법
KR20180008172A (ko) * 2016-07-15 2018-01-24 에스케이하이닉스 주식회사 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220104423A (ko) 2021-01-18 2022-07-26 성기봉 페달엔진자전거(실용모델)

Also Published As

Publication number Publication date
CN110275672B (zh) 2022-11-01
US20190287635A1 (en) 2019-09-19
US10726932B2 (en) 2020-07-28
KR102524916B1 (ko) 2023-04-26
CN110275672A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
KR102524916B1 (ko) 저장 장치 및 그 동작 방법
US11340790B2 (en) Storage device for migrating data based on random read workload and operating method of the same
KR102461099B1 (ko) 메모리 장치 및 이를 포함하는 저장 장치 및 그 동작 방법
KR20180130872A (ko) 저장 장치 및 그 동작 방법
KR102391499B1 (ko) 저장 장치 및 그 동작 방법
KR20190089365A (ko) 저장 장치 및 그 동작 방법
US11797202B2 (en) Storage device and method for foggy and fine programming
US11037639B2 (en) Memory controller and method of operating the same for processing the failed read operation
KR102542286B1 (ko) 저장 장치 및 그 동작 방법
US11422905B2 (en) Storage device and method of operating the same
KR20200066882A (ko) 저장 장치 및 그 동작 방법
US11061757B2 (en) Storage device and method of operating the same
KR102645740B1 (ko) 저장 장치 및 그 동작 방법
KR20210155660A (ko) 메모리 장치 및 이의 제어 방법
US10991432B2 (en) Storage device and method of operating the same
KR20190110866A (ko) 저장 장치 및 그 동작 방법
KR20210076497A (ko) 스토리지 장치 및 그 동작 방법
KR20220156399A (ko) 메모리 장치 및 그 동작 방법
KR20200056880A (ko) 저장 장치 및 그 동작 방법
US11404100B2 (en) Memory device and method of operating the same
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
KR20200090556A (ko) 저장 장치 및 그 동작 방법
CN116631481A (zh) 存储器设备及其操作方法
US10854263B2 (en) Storage device and method of operating the same
KR20220048377A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right