KR101046743B1 - 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법 - Google Patents

비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법 Download PDF

Info

Publication number
KR101046743B1
KR101046743B1 KR1020080133207A KR20080133207A KR101046743B1 KR 101046743 B1 KR101046743 B1 KR 101046743B1 KR 1020080133207 A KR1020080133207 A KR 1020080133207A KR 20080133207 A KR20080133207 A KR 20080133207A KR 101046743 B1 KR101046743 B1 KR 101046743B1
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
memory device
cell
program operation
latch
Prior art date
Application number
KR1020080133207A
Other languages
English (en)
Other versions
KR20100074706A (ko
Inventor
김남경
최정민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080133207A priority Critical patent/KR101046743B1/ko
Publication of KR20100074706A publication Critical patent/KR20100074706A/ko
Application granted granted Critical
Publication of KR101046743B1 publication Critical patent/KR101046743B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage

Abstract

본 발명은 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법에 관한 것이다. 본 발명은 비휘발성 메모리 소자에 있어서, 메모리 셀에 프로그램 데이터를 전달했는지의 여부에 따라 저장되는 값이 변동되는 래치를 포함하는 페이지 버퍼; 및 상기 래치에 저장되는 값이 변동되는 횟수를 기록하는 기록부를 포함한다. 본 발명에 따르면 메모리 셀의 프로그램 동작 횟수를 기록할 수 있다. 따라서, 메모리 셀이 기준 횟수 이상의 프로그램 동작을 수행한 경우, 해당 블록을 페일 블록으로 처리함으로써, 비휘발성 메모리 소자의 신뢰성을 향상시킬 수 있다.
비휘발성 메모리 소자, 페이지 버퍼

Description

비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법{NON-VOLATILE MEMORY DEVICE AND METHOD FOR RECORDING THE NUMBER OF PROGRAM OPERATION}
본 발명은 반도체 메모리 소자에 관한 것으로, 보다 상세히는 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법에 관한 것이다.
메모리 소자는 전원공급 차단시 데이터의 유지 여부에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 나누어진다. 휘발성 메모리 소자는 전원공급 차단시 데이터가 소멸되는 메모리 소자로서, 디램 및 에스램이 이에 속한다. 비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자로서, 플래시 메모리 소자가 이에 속한다.
여기서, 비휘발성 메모리 소자는 데이터 저장 방식에 따라 전하트랩형 비휘발성 메모리 소자 및 플로팅 게이트형 메모리 소자로 나누어질 수 있다. 전하트랩 형 비휘발성 메모리 소자는 전하트랩막의 깊은 준위 트랩 사이트(deep level tr확인p site)에 전하를 트랩시켜 데이터를 저장하며, 플로팅 게이트형 비휘발성 메모리 소자는 플로팅 게이트 전극에 전하를 주입하여 데이터를 저장한다.
이와 같은 비휘발성 메모리 소자는 F-N 터널링(Fowler-Nordheim tunneling)방식에 의해 프로그램/소거 동작을 진행하게 되는데, 전하트랩막에 전하를 트랩시켜(또는, 플로팅 게이트 전극에 전하를 저장하여) 메모리 셀의 문턱 전압을 증가시킴으로써, 데이터를 저장하게 된다. 또한, 전하트랩막에 트랩된 전하(또는, 플로팅 게이트 전극에 저장된 전하)를 방출시켜 문턱 전압을 감소시킴으로써, 데이터를 소거하게 된다.
이하, 도면을 참조하여 비휘발성 메모리 소자의 구성 및 프로그램 동작에 대해 상세히 살펴보도록 한다.
도 1은 종래 기술에 따른 비휘발성 메모리 소자의 셀 어레이 및 페이지 버퍼의 상세 실시도이다.
도시된 바와 같이, 페이지 버퍼(10)는 셀 어레이(20)와 연결되어 메모리 셀이 프로그램 동작을 하도록 하며, 비트라인 선택부(11), 프리차지부(12) 및 레지스터부(13)를 포함한다.
여기서, 비트라인 선택부(11)는 다수의 메모리 셀을 갖는 셀 어레이(20)의 비트라인(BL)에 연결되고, 비트라인 선택 신호에 응답하여 비트라인(BL)과 감지 노드(SO)를 연결한다. 프리차지부(12)는 감지 노드(SO)와 전원 전압 사이에 연결되는 데, 프리차지 동작시 감지 노드(SO)에 전원 전압을 연결하여 프리차지시킨다. 레지스터부(13)는 감지 노드(SO)와 입출력 단자(Y확인) 사이에 연결되며, 데이터를 임시 저장하는 래치를 포함하는데, 래치는 메모리 셀에 프로그램 데이터를 전달했는지의 여부에 따라 저장되는 값(이하, 래치값이라 한다.)이 변동된다. 이하, 페이지 버퍼(10)에 의한 프로그램 동작 구동의 전반적인 과정을 살펴보도록 한다.
먼저, 레지스터부(13)의 래치 값을 초기화한다. 리셋(RESET) 신호가 '하이'레벨로 인가되면, 래치의 노드(QA)가 접지(Vss)되어, 노드(QA) 값이 '로우' 레벨로 초기화된다. 이어서, '1'데이터를 프로그램하고자 하는 경우에는, 데이터 입력 신호(DI)가 '하이'로 인가되며, 접지 전압과 연결되어 있는 입출력 단자(Y확인)에 의해 노드(QAb)는 '로우' 레벨이 되고 노드(QA)는 '하이' 레벨이 된다. 또한, '0'데이터를 프로그램하고자하는 경우에는, 반전 데이터 입력 신호(nDI)가 '하이' 레벨로 인가되어 입출력 단자(Y확인)와 래치의 노드(QA)가 연결되며, 그에 따라 노드(QAb)는 '하이' 레벨을 유지하고, 노드(QA)는 '로우' 레벨을 유지한다. 본 명세서에서는 '1'데이터를 프로그램하고자하는 경우를 프로그램 동작 구동으로 보며, 프로그램 동작 구동시 래치 값이 변동됨을 알 수 있다.
이어서, 프리차지부(12)는 감지 노드(SO)를 프리차지한다. '로우' 레벨의 프리차지 신호(PRECHb)가 인가되면, 전원 전압(Vcc)이 감지 노드(SO)로 인가되어 감지노드(SO)를 전원 전압(Vcc) 레벨로 프리차지 시킨다.
이어서, 비트라인 선택부(11)는 선택된 비트라인과 감지 노드(SO)를 연결시 킨다. '로우' 레벨의 디스차지 신호(DISCHe)가 인가되면 이에 응답하여 비트라인(BLe)에 인가되던 바이어스 전압(VIRPWR)이 차단된다. 또한, '하이' 레벨의 비트라인 선택 신호(BSLe)가 인가되면 이에 응답하여 비트라인(BLe)이 감지 노드(SO)와 연결된다.
이어서, '하이' 레벨의 프로그램 신호(PGM)가 인가되면 이에 응답하여 래치의 노드(QA)와 감지 노드(SO)가 연결되어, 레지스터부(113)에 저장된 래치값이 감지 노드(SO)로 전달된다. 감지 노드(SO)로 전달된 데이터는 연결된 비트라인(BLe)을 통해 셀 어레이(200)의 메모리 셀로 전달되며 메모리 셀의 워드라인에 인가되는 프로그램 전압에 따라 데이터가 프로그램된다.
그러나, 비휘발성 메모리 소자는 F-N 터널링(Fowler-Nordheim tunneling)방식에 의해 프로그램/소거 동작을 수행하기 때문에, 높은 프로그램 전압 또는 소거 전압을 인가해야 한다. 따라서, 프로그램/소거 동작시 셀 내의 전기장이 급격하게 변동되며, 이로 인하여 전하트랩막(또는 플로팅 게이트 전극)과 기판 사이에 개재되는 터널절연막 등이 마모되어 메모리 셀의 불량을 발생시키게 된다.
또한, 프로그램/소거 동작을 반복적으로 수행하기 때문에, 사이클링 횟수가 증가할수록 터널절연막에 전하가 트랩되거나, 터널절연막과 기판 사이의 계면에 전하가 트랩되는 문제가 발생하게 된다. 이는, 메모리 셀의 문턱 전압 분포 폭을 증가시키고, 트랩의 축적을 가속화시켜 칩의 불량을 발생시키게 된다. 특히, 하나의 메모리 셀에 다수의 데이터를 저장하는 MLC(Multi Level Cell)의 경우, 문턱 전압 이 다수의 레벨로 분포하게 되므로, 전술한 바와 같은 문제점은 더욱 심화되게 된다. 즉, 메모리 소자의 신뢰성이 더욱 저하된다.
따라서, 전술한 바와 같은 문제점을 해결하기 위하여, 메모리 셀의 프로그램 동작 횟수를 확인하여 비휘발성 메모리 소자의 신뢰성을 유지 또는 향상시킬 수 있는 메커니즘이 요구된다.
본 발명은 상기와 같은 요구에 부응하기 위해 제안된 것으로서, 메모리 셀의 프로그램 동작 횟수를 기록하여 신뢰성을 향상시키는데에 적합한 비휘발성 메모리 소자를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해 제안된 본 발명은, 비휘발성 메모리 소자에 있어서, 메모리 셀에 프로그램 데이터를 전달했는지의 여부에 따라 저장되는 값이 변동되는 래치를 포함하는 페이지 버퍼; 및 상기 래치에 저장되는 값이 변동되는 횟수를 기록하는 기록부를 포함하는 것을 일 특징으로 한다.
또한, 본 발명은 비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법에 있어서, 메모리 셀에 프로그램 데이터를 전달했는지 여부에 따라 저장되는 값이 변동되는 래치를 포함하는 페이지 버퍼의 래치 값 변동을 감지하는 단계; 상기 래치 값이 변동되는 경우, 일정량의 전하를 기록부에 저장시켜 상기 메모리 셀의 프로그램 동작 구동 횟수를 기록하는 단계; 및 상기 기록부의 문턱 전압을 통해, 상기 메모리 셀의 프로그램 동작 구동 횟수를 확인하는 단계를 포함하는 것을 다른 특징으로 한다.
본 발명에 따르면 페이지 버퍼의 프로그램 동작 구동 횟수 즉, 소정 메모리 셀이 프로그램 동작을 수행한 횟수를 기록할 수 있다. 따라서, 메모리 셀이 기준 횟수 이상의 프로그램 동작을 수행한 경우에는, 해당 블록을 페일 블록으로 처리함으로써, 비휘발성 메모리 소자의 신뢰성을 향상시킬 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 회로의 구성을 나타내는 도면이다.
도시된 바와 같이, 본 발명에 따른 프로그램 동작 구동 회로(100)는 셀 어레이(200)에 포함된 메모리 셀의 프로그램 동작을 구동하기 위한 페이지 버퍼(110), 페이지 버퍼(110)의 구동 횟수를 기록하기 위한 기록부(120) 및 기록부(120)의 동작을 제어하는 제어부(130)를 포함한다.
페이지 버퍼(110)는 메모리 셀의 프로그램 동작을 위한 입력 데이터를 수신한 후, 프로그램 데이터를 출력하여 비트라인을 통해 메모리 셀(200)로 전달한다. 이와 같이,수신된 입력 데이터를 프로그램 데이터로 변환하여 메모리 셀(200)로 전달하는 동작을 프로그램 동작 구동이라 한다.
기록부(120)는 페이지 버퍼(110)의 프로그램 동작 구동 횟수를 기록한다. 여기서, 기록부(120)는 비휘발성 메모리 셀로 이루어지는 것이 바람직하며, 예를 들어, 플로팅 게이트 전극형 비휘발성 메모리 셀, 전하트랩형 비휘발성 메모리 셀, FeRAM 또는 MRAM으로 이루어지는 것이 바람직하다. 이와 같이 비휘발성 메모리 셀을 이용하여 기록부(120)를 구성하는 경우, 매 프로그램 구동시 기록 셀에 일정량의 전하를 저장하여 문턱 전압을 증가시킴으로써, 프로그램 동작 구동 횟수를 기록할 수 있다.
제어부(130)는 기록부(120)를 제어하여 페이지 버퍼(110)의 구동 횟수를 저장하도록 한다. 또한, 기록부(120)에 기록된 구동 횟수를 확인하는데, 전술한 바와 같이, 비휘발성 메모리 셀로 이루어진 기록부(120)의 경우, 비휘발성 메모리 셀의 문턱 전압이 기준 전압 이상인 경우에는 메모리 셀이 기준 횟수 이상 구동된 것을 확인할 수 있다.
여기서, 기준 전압은 프로그램 구동시 저장되는 전하의 양 및 메모리 소자의 신뢰성이 보장되는 프로그램 동작 구동 횟수인 기준 횟수를 고려하여 결정된다. 즉, 비휘발성 메모리 셀에, 비휘발성 메모리 소자의 신뢰성이 보장되는 기준 횟수만큼 전하가 저장된 경우의 상기 비휘발성 메모리 셀의 문턱 전압을 기준 전압이라 한다. 또한, 기준 횟수는 비휘발성 메모리 소자의 신뢰성이 보장되는 프로그램 동작 구동 횟수로 결정되는데, 반복적인 쓰기 동작으로 인한 비휘발성 메모리 셀의 특성 열화를 고려하여 결정된다.
제어부(130)는 기록부(120)를 제어하여 페이지 버퍼(110)의 프로그램 구동 횟수를 기록부(120) 내에 기록하고, 기록된 프로그램 구동 횟수를 확인한다.
전술한 바와 같은 본 발명의 일 실시예에 따르면, 페이지 버퍼(110)의 프로그램 구동 횟수를 기록 및 확인할 수 있다. 또한, 확인 결과, 프로그램 구동 횟수가 기준 횟수 이상인 경우에는 해당 블록을 페일 블록으로 처리함으로써 비휘발성 메모리 소자의 신뢰성을 향상시킬 수 있다.
특히, 페일된 블록에 기 저장된 데이터는 카피 백(copy back) 동작을 통해 타 블록으로 이동시킬 수 있다. 또한, 이후에 해당 블록은 억세스 되지 않도록 할 수 있다. 이와 같은 사항은 설계자의 의도에 따라 다양하게 응용될 수 있다.
도 3은 본 발명의 제1 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 회로의 상세 실시도이다.
도시된 바와 같이, 프로그램 동작 구동 회로(100)는 메모리 셀이 프로그램 동작을 하도록 하는 페이지 버퍼(110), 페이지 버퍼(110)의 구동 횟수를 기록하기 위한 기록부(120), 기록부(120)의 동작을 제어하는 제어부(130)를 포함하며, 셀 어레이(200)와 연결되어 프로그램 동작을 구동한다.
페이지 버퍼(110)는 비트라인 선택부(111), 프리차지부(112) 및 레지스터부(113)를 포함하는데, 페이지 버퍼(110)의 프로그램 동작 구동은 앞서 설명한 종래 기술과 동일하다.
전술한 바에 따르면, '1' 데이터를 프로그램 하고자 하는 경우 즉, 프로그램 동작 구동시, 래치 값이 '로우' 레벨에서 '하이' 레벨로 변동되는 것을 알 수 있 다. 즉, 래치 값은 프로그램 동작 구동시 변동되고, 변동된 값은 다음 프로그램 동작 구동시까지 유지되므로, 기록부(120)는 래치값의 변동 즉, 래치값이 '로우' 레벨에서 '하이' 레벨로 변동되는 횟수를 카운트함으로써, 페이지 버퍼(110)의 프로그램 동작 구동 횟수를 확인할 수 있다.
기록부(120)는 페이지 버퍼(110)의 구동 횟수를 기록하기 위한 것으로서, 본 도면에서는 래치(113)의 QA노드에 연결되도록 구성되었으나 이는 일 실시예에 불과하며, 설계자의 의도에 따라 회로의 구성은 다양하게 응용될 수 있다. 예를 들어, 기록부(120)는 래치의 QAb 노드에 연결되도록 구성될 수 있다.
여기서, 기록부(120)는 페이지 버퍼(110)의 래치(113)에 저장된 값의 변동 횟수를 기록하기 위한 기록 셀(122) 및 래치(113)와 기록 셀(122) 사이에 연결되고, 래치(113)에 저장된 값의 변동 여부를 확인하여 기록 셀(122)에 변동 횟수를 기록하도록 하기 위한 패스 트랜지스터(121)를 포함한다.
기록 셀(122)은 전술한 바와 같이 비휘발성 메모리 셀로 이루어지는 것이 바람직하다. 예를 들어, 플로팅 게이트 전극형 비휘발성 메모리 셀로 이루어지는 경우, 프로그램 구동시 플로팅 게이트 전극에 일정량의 전하를 저장하여 프로그램 동작 구동 횟수를 기록하게 된다. 또한, 전하트랩형 비휘발성 메모리 셀로 이루어지는 경우, 프로그램 구동시 전하트랩막에 일정량의 전하를 트랩시켜 프로그램 동작 구동 횟수를 기록하게 된다.
제어부(130)는 기록부(120)의 동작을 제어하여 페이지 버퍼(110)의 프로그램 동작 구동 횟수를 기록하도록 한다. 또한, 기록부(120)에 기록된 프로그램 동작 구 동 횟수를 확인한다.
첫째, 제어부(130)에 의한 기록부(120)의 프로그램 동작 구동 횟수 기록 동작을 살펴보도록 한다. 기록부(120)는 기록 셀(122) 및 패스 트랜지스터를 턴 온시켜, 전류의 흐름 여부에 따라 래치(113)에 저장된 값의 변동 여부를 확인하는데, 이를 보다 상세히 살펴보면 다음과 같다.
먼저, 프로그램 구동에 의해 래치(113)의 노드(QA)에 저장된 값이 '하이' 레벨로 변경되면, '하이' 레벨의 패스 신호(Pass)를 인가하여 패스 트랜지스터(121)를 턴 온시킨다. 또한, 기록 셀(122)을 턴 온 시킬 수 있을 정도의 크기의 기록 신호(REC)를 인가하여 기록 셀(122)을 턴 온시킨다. 이를 통해, 기록 셀(122)의 채널 영역에 전류가 흐르게 된다. 이때, 제어부(130)는 Vt read에 흐르는 전류를 감지하여 래치(113)의 노드(QA) 값이 변동된 것 즉, '하이'로 변동된 것을 확인한다.
이어서, 래치(113)의 노드(QA) 값이 변동된 것이 확인되면, 제어부(130)는 패스 트랜지스터(121)를 턴 오프시킨 상태에서, 기록 셀(122)을 턴 온시켜 변동 횟수를 기록한다.
즉, 제어부(130)는 '로우' 레벨의 패스 신호를 인가하여 패스 트랜지스터(121)를 턴 오프시킴으로써, 기록 셀(122)로의 전류의 흐름을 차단시킨다. 이어서, 제어부(130)는 기록 셀(122)이 프로그램 동작을 수행하도록 프로그램 전압에 해당하는 기록 신호(REC)를 인가한다. 여기서, 프로그램 동작을 위한 기록 신호(REC)는 기록 셀(122)에 일정량의 전하를 저장시키기 위한 것으로서, 앞서 설명한 기록 셀(122)을 턴 온시키기 위한 기록(REC)신호에 비해 큰 값을 가진다. 또한, 프로그램 동작을 위한 기록 신호(REC)의 크기는 고정된 값을 가져, 매 기록시 동일한 양의 전하가 저장되도록 한다.
이에 따라, 제어부(130)는 래치 노드(QA) 값이 변동될 때마다 기록 셀(122)에 일정량의 전하를 저장시킬 수 있다. 특히, 비휘발성 메모리 소자는 페이지 단위로 프로그램을 수행하므로, 기록 셀(122)의 프로그램 동작은 마지막 페이지의 프로그램 동작이 완료된 후에 수행되도록 하는 것이 바람직하다.
둘째, 제어부(130)에 의해 기록 셀(122)에 기록된 프로그램 동작 구동 횟수를 확인하는 동작을 살펴본다. 여기서, 프로그램 동작 구동 횟수의 확인은 소정 시간 간격으로 수행되거나, 프로그램 동작이 완료된 후에 수행될 수 있다. 또는, 프로그램 동작 구동에 의한 래치 값 변동이 감지되면 먼저 프로그램 동작 구동 횟수를 확인하여, 프로그램 동작 구동 횟수가 기준 횟수 이하인 경우에만 기록 동작을 수행하도록 할 수도 있다.
프로그램 동작 구동에 의해 래치 값이 '하이' 레벨로 변동된 것이 감지되면, 제어부(130)는 문턱 전압 확인을 위한 기준 전압의 기록 신호(REC)를 인가한다. 여기서, 기준 전압(b)은 메모리 소자의 신뢰성이 보장되는 기준 횟수만큼 프로그램 동작이 구동된 경우의 기록 셀(122)의 문턱 전압 값에 대응되는 크기로서, 앞서 설명한 기록 셀(122)의 턴 온을 위한 기록 신호(REC)의 크기(a) 및 프로그램 동작을 위한 기록 신호(REC)의 크기(c)에 비해 작은 값을 가진다(b<a<c).
이어서, 제어부(130)는 기록 셀(122)이 턴 온되는지 여부를 확인한다. 여기 서, 기록 셀(122)의 턴온 여부는 Vt read에 전류가 흐르는지 여부를 감지함으로써, 확인될 수 있다. 전류가 흐르는 경우에는 기록 셀(122)의 문턱 전압이 기준 전압에 비해 작은 것을 의미하며, 이는 메모리 소자의 신뢰성을 보장할 수 있음을 의미한다. 또한, 전류가 흐르지 않는 경우에는 기록 셀(122)의 문턱 전압이 기준 전압에 비해 큰 것을 의미하며, 이는 페이지 버퍼(110)가 기준 횟수 이상 구동되어 메모리 소자의 신뢰성을 보장할 수 없음을 의미한다.
따라서, 전류가 흐르지 않는 경우에는 해당 블록을 페일 블록으로 처리하도록 하는 것이 바람직하며, 페일 블록 처리는 페이지 버퍼(110)에 의해 수행될 수 있다. 단, 해당 블록에 기 저장된 데이터는 카피 백에 의해 타 블록으로 이동시키는 것이 바람직하며, 이후에 해당 블록은 억세스 되지 않도록 하는 것이 바람직하다.
도 4는 본 발명이 적용되는 프로그램 동작 구동 회로의 프로그램 동작 구동시 인가되는 각 신호의 타이밍도이다.
먼저, 프로그램 동작 구동에 의해 래치 값(QA)이 '하이' 레벨로 변동되면, '하이' 레벨의 패스 신호(Pass)가 인가되어 패스 트랜지스터(121)를 턴 온시키고, 기록 셀(122)을 턴 온시킬 수 있을 정도의 기록 신호(REC)가 인가되어 기록 셀(122)을 턴 온시킨다. 이를 통해, 제어부(130)는 래치 값이 변동되었음 즉, 프로그램 동작이 구동되었음을 인지하게 된다.
이어서, 패스 트랜지스터(121)가 턴 온 상태로 유지된 상태에서, '하이' 레 벨의 문턱 전압 확인을 위한 기록 신호(REC)가 인가된다. 이때, 기록 신호(REC)는 기준 전압의 레벨로 인가되며, 기록 셀(122)의 턴 온 여부에 따라 해당 메모리 셀의 프로그램 동작 구동이 기준 횟수 이상 수행되었는지를 확인할 수 있다.
확인 결과, 기준 횟수 이하로 수행된 경우, 즉, 기록 셀(122)이 턴 온되는 경우에는 '로우' 레벨의 패스 신호(Pass)를 인가하여 패스 트랜지스터(121)를 턴 오프시키고, 프로그램 동작을 위한 기록 신호(REC)를 인가하여 기록 셀(122)이 프로그램 동작을 수행하도록 한다.
여기서, 기록 셀(122)에 인가되는 기록 신호(REC)의 상대적 크기는 도 (b)에 도시된 바와 같다. 문턱 전압 확인을 위한 기록 신호(REC)는 기록 셀에 기록된 프로그램 동작 구동 횟수를 확인하기 위한 것이므로 메모리 소자의 신뢰성을 보장할 수 있는 구동 횟수에 해당하는 문턱 전압의 크기(b) 즉, 기준 전압의 레벨로 설정된다. 반면에, 기록 셀(122)의 턴온을 위한 기록 신호(REC)는 기록 동작에 따른 기록 셀(122)의 문턱 전압 증가와 상관없이 항상 기록 셀(122)을 턴온 시킬 수 있어야 한다. 따라서, 턴 온을 위한 기록 신호(REC)의 크기(a)는 문턱 전압 확인을 위한 기록 신호(REC)의 크기(b) 보다 큰 값을 가진다. 또한, 프로그램 동작을 위한 기록 신호(REC)는 기록 셀(122) 즉, 비휘발성 메모리 셀의 프로그램 동작을 위한 것이므로 F-N 터널링이 가능한 크기를 갖게 된다. 이때, 기록 셀(122)의 턴 온을 위한 기록 신호(REC)는 기록 셀(122)의 프로그램 동작을 유발해서는 안되므로, 프로그램 동작을 위한 기록 신호(REC)의 크기(c)에 비해서는 작은 값을 갖는다.
도 5는 본 발명의 제1 실시예에 따른 프로그램 동작 구동 횟수 기록 방법의 순서를 나타내는 순서도이다.
페이지 버퍼(110)의 래치(113)는 메모리 셀(200)에 프로그래 데이터를 전달했는지 여부에 따라 저장되는 값이 변동된다. 따라서, 제어부(130)는 페이지 버퍼(110)의 래치 값 변동을 감지하여, 프로그램 동작의 구동을 확인한다(S510).
프로그램 동작이 구동되면 래치 노드(QA)에 저장된 값이 '하이' 레벨로 변동되므로(S520), 제어부(130)는 래치 노드(QA)에 저장된 값이 '하이' 레벨로 변동되는 것이 감지되면, 기록 셀(122)의 문턱 전압을 통해 메모리 셀의 프로그램 동작 구동 횟수가 기준 횟수(K) 이상인지를 확인한다(S530).
여기서, 구동 횟수의 확인은 기록 셀(122)의 문턱 전압을 이용하여 확인할 수 있는데, 기록 셀(122)에 기준 전압 크기의 기록 신호(REC)를 인가한 후, Vt read 에서의 전류의 흐름 여부를 확인한다. Vt read에서 전류의 흐름이 감지되는 경우에는, 기록 셀(122)의 문턱 전압이 기준 전압에 비해 작은 것을 의미하므로, 프로그램 동작 구동 횟수가 기준 횟수보다 작은 것을 알 수 있다. 또하느 Vt read에서 전류의 흐름이 감지되지 않는 경우에는, 기록 셀(122)의 문턱 전압이 기준 전압보다 큰 것을 의미하므로, 프로그램 동작 구동 횟수가 기준 횟수보다 많은 것을 알 수 있다.
확인 결과, 메모리 셀이 기준 횟수(K) 이하로 구동된 경우, 제어부(130)는 기록 셀(122)이 프로그램 동작을 수행하도록 하여 프로그램 동작 구동을 기록한다(S540). 또한, 메모리 셀이 기준 횟수 이상 구동된 것으로 확인되는 경우에는 해 당 블록을 페일 블록으로 처리한다(S550).
이 밖에, 프로그램 동작 구동 횟수 기록 및 기록된 프로그램 동작 구동 횟수 확인 동작의 상세한 사항은 앞의 도 2 내지 도 4에서 설명한 바와 동일하다.
도 7은 본 발명의 제2 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 회로의 상세 실시도이다.
도시된 바와 같이, 프로그램 동작 구동 회로(100)는 패스 트랜지스터(121)와 기록 셀(122) 사이의 노드(B)에 연결되어 기록 트랜지스터(122)에 기록된 변동 횟수를 확인하는 확인 트랜지스터(123)를 더 포함할 수 있다. 이와 같이, 확인 트랜지스터(123)를 더 포함함으로써, 언제든지 기록 셀(122)에 기록된 프로그램 동작 구동 횟수를 확인할 수 있다. 이를 보다 상세히 살펴보면 다음과 같다.
제어부(130)는 기록 셀(122)에 기록된 프로그램 동작 구동 횟수를 확인하고자 하는 경우, '로우' 레벨의 패스 신호(Pass)를 인가하여 패스 트랜지스터(121)를 턴 오프시킨 상태에서, '하이' 레벨의 확인 신호(CHECK)를 인가하여 확인 트랜지스터(123)를 턴 온시킨다. 이를 통해, 패스 트랜지스터(121)와 기록 셀(122) 사이의 B 노드는 '하이' 레벨로 변동된다. 단, 기록 셀(122)의 문턱 전압 확인 외의 동작시에는, 제어부(130)는 '로우' 레벨의 확인 신호(CHECK)를 인가하여 확인 트랜지스터(123)를 턴 오프 상태로 유지시킨다.
이어서, 제어부(130)는 기록 셀(122)의 문턱 전압 확인을 위한 기준 전압(b)의 기록 신호(REC)를 인가한 후, 기록 셀(122)이 턴온되는지 여부를 확인한다. 여 기서, 기록 셀(122)의 턴온 여부는 Vt read에 전류가 흐르는지 여부를 감지함으로써, 확인될 수 있다.
전술한 바와 같은 본 발명의 제2 실시예에 따르면, 제어부(130)는 언제든지 '하이' 레벨의 확인 신호(CHECK)를 인가하여 B 노드를 '하이' 레벨로 변경시킴으로써, 프로그램 동작 구동 횟수를 확인할 수 있다.
앞서 설명한 제1 실시예의 경우, 래치 값이 변동되면, 구동 횟수를 확인한 후에 확인 결과에 따라 기록 동작을 수행하도록 회로가 구성되었으나 이는 일 실시예에 불과한 것으로서 본 발명이 이에 한정되는 것은 아니다. 제2 실시예에서 설명한 바와 같이, 회로의 구성은 당업자의 의도에 따라 다양하게 변경될 수 있으며, 그에 따라 기록 동작 순서 또한 다양하게 변경될 수 있다. 즉, 래치 값 변동시 기록 동작을 먼저 수행하고, 후에 구동 횟수 확인 동작을 수행할 수 있다.
본 발명은 래치 값의 변동을 감지하여 프로그램 동작 구동 횟수를 기록하기 위한 것으로서, 이러한 동작이 가능하다면 프로그램 동작 구동 회로의 세부적인 설계는 당업자에 의해 다양하게 변경될 수 있으며, 본 발명은 그러한 모든 변경을 포함한다.
도 6은 본 발명의 제2 실시예에 따른 프로그램 동작 구동 회로에 의한 프로그램 동작 구동 횟수 확인시 인가되는 각 신호의 타이밍도이다.
프로그램 동작 구동 횟수를 확인하고자 하는 경우, 제어부는 패스 신호(Pass)가 '로우' 레벨을 유지하는 상태에서, 확인 신호(CHECK)를 '하이' 레벨로 인가한다. 이러한 경우, 확인 트랜지스터(123)는 턴온되어 노드(B)를 '하이' 레벨로 만든다. 또한, 제어부(130)는 확인 신호(CHECK)가 '하이' 레벨로 유지되는 동안에 문턱 전압 확인을 위한 기준 전압 크기의 기록 신호(REC)를 인가하여 기록 셀(122)에 기록된 프로그램 동작 구동 횟수를 확인한다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 회로의 상세도.
도 2는 본 발명에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 회로의 구성도.
도 3은 본 발명의 제1 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 회로의 상세 실시도.
도 4는 본 발명의 제1 실시예에 따른 프로그램 동작 구동 회로의 프로그램 동작 구동시 인가되는 각 신호의 파형도.
도 5는 본 발명의 제2 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 회로의 상세 실시도.
도 6은 본 발명의 제2 실시예에 따른 프로그램 동작 구동 회로의 구동 횟수 확인시 인가되는 각 신호의 파형도.
도 7은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법의 순서도.
[도면의 주요 부분에 대한 부호의 설명]
100: 프로그램 동작 구동 회로 110: 페이지 버퍼
111: 비트라인 선택부 112: 프리차지부
113: 래치 120: 기록부
121: 패스 트랜지스터 122 기록 셀
123: 확인 트랜지스터 130: 제어부
200: 셀 어레이

Claims (21)

  1. 메모리 셀 어레이;
    상기 메모리 셀 어레이의 메모리 셀에 프로그램 데이터를 전달했는지의 여부에 따라 저장되는 값이 변동되는 래치를 포함하는 페이지 버퍼; 및
    상기 래치의 출력노드에 연결되어, 상기 래치에 저장되는 값이 변동될 때 일정량의 전하를 저장하는 테스트용 기록 셀을 포함하고,
    상기 기록 셀의 문턱전압 값이 기준전압 이상인 경우 상기 메모리 셀의 해당 블록을 페일 처리하는
    비휘발성 메모리 소자.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 기록 셀은,
    비휘발성 메모리 셀로 이루어지는
    비휘발성 메모리 소자.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 기록 셀은,
    플로팅 게이트 전극형 비휘발성 메모리 셀, 전하트랩형 비휘발성 메모리 셀, FeRAM 셀 및 MRAM 셀의 그룹으로부터 선택된 어느 하나인
    비휘발성 메모리 소자.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제 2 항에 있어서,
    상기 래치에 저장되는 값이 변동될때마다, 일정량의 전하가 저장되어, 상기 기록 셀의 문턱전압이 상승하는 비휘발성 메모리 소자.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 래치와 상기 기록 셀 사이에 연결되고, 상기 래치에 저장된 값의 변동 여부를 확인하여 상기 기록 셀에 전하를 저장하기 위한 패스 트랜지스터
    를 더 포함하는 비휘발성 메모리 소자.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서,
    상기 기록 셀 및 패스 트랜지스터를 턴 온시켜, 전류의 흐름 여부에 따라 상기 래치에 저장된 값의 변동 여부를 확인하고,
    상기 패스 트랜지스터를 턴 오프시킨 상태에서, 상기 기록 셀을 턴 온시켜 일정량의 전하를 저장하는
    비휘발성 메모리 소자.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제 5 항에 있어서,
    상기 패스 트랜지스터와 기록 셀 사이의 노드에 연결되며, 상기 기록 셀의 문턱전압 값을 확인하고자하는 경우 턴 온되어 상기 노드를 '하이' 레벨로 변경시키는 확인 트랜지스터
    를 더 포함하는 비휘발성 메모리 소자.
  8. 삭제
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 기준 전압은,
    상기 비휘발성 메모리 소자의 신뢰성이 보장되는 상기 페이지 버퍼의 프로그램 동작 구동 횟수에 대응하는 값인
    비휘발성 메모리 소자.
  10. 삭제
  11. 삭제
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 해당 블록이 페일 블록으로 처리되는 경우,
    상기 페일 블록의 메모리셀에 기 저장된 데이터를 타 블록의 메모리셀로 카피 백하는
    비휘발성 메모리 소자.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 해당 블록이 페일 블록으로 처리되는 경우,
    상기 페일 블록은 억세스 되지 않도록 하는
    비휘발성 메모리 소자.
  14. 메모리 셀에 프로그램 데이터를 전달했는지 여부에 따라 저장되는 값이 변동되는 래치를 포함하는 페이지 버퍼의 래치 값 변동을 감지하는 단계;
    상기 래치 값이 변동되는 경우, 일정량의 전하를 테스트용 기록부에 저장시켜 상기 메모리 셀의 프로그램 동작 구동 횟수에 대응되도록 상기 기록부의 문턱전압을 변화시키는 단계; 및
    상기 기록부의 문턱 전압이 기준 전압보다 큰 값을 가지면, 상기 메모리 셀의 프로그램 동작 구동 횟수가 기준 횟수 이상인 것으로 확인하여 상기 메모리 셀에 해당하는 블록을 페일 처리하는 단계
    를 포함하는 비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법.
  15. 삭제
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 기준 횟수는,
    상기 비휘발성 메모리 소자의 신뢰성이 보장되는 프로그램 동작 구동 횟수이고,
    상기 기준 전압은,
    상기 기록부에, 상기 기준 횟수만큼 전하가 저장된 경우의 상기 기록부의 문턱전압 레벨과 같은 레벨인
    비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 기록부는,
    상기 래치의 일측 노드에 연결되어, 상기 래치에 저장된 값의 변동 여부를 확인하는 패스 트랜지스터 및 상기 변동 횟수를 기록하는 기록 셀을 포함하고,
    상기 페일 처리하는 단계는,
    상기 패스 트랜지스터를 턴 오프시킨 상태에서, 상기 기록 셀의 문턱 전압을 측정하여 판단하는
    비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 기록부는,
    상기 래치의 일측 노드에 연결되어, 상기 래치에 저장된 값의 변동 여부를 확인하는 패스 트랜지스터, 상기 변동 횟수를 기록하는 기록 셀 및 상기 패스 트랜지스터와 기록 셀 사이의 노드에 연결되어 상기 기록 셀에 기록된 변동 횟수를 확인하는 확인 트랜지스터를 포함하고,
    상기 페일 처리하는 단계,
    상기 패스 트랜지스터를 턴 오프시키고, 상기 확인 트랜지스터를 턴 온 시킨 상태에서, 상기 기록 셀의 문턱 전압을 측정하여 판단하는
    비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법.
  19. 삭제
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 기준 횟수는,
    비휘발성 메모리 소자의 신뢰성을 보장할 수 있는 프로그램 동작 구동 횟수인
    비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서,
    상기 페일 처리 단계 후에,
    상기 페일 블록의 메모리 셀에 기 저장된 데이터를 타 블록의 메모리 셀로 카피 백하는 단계를 더 포함하는
    비휘발성 메모리 소자의 프로그램 동작 구동 횟수 기록 방법.
KR1020080133207A 2008-12-24 2008-12-24 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법 KR101046743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133207A KR101046743B1 (ko) 2008-12-24 2008-12-24 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133207A KR101046743B1 (ko) 2008-12-24 2008-12-24 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법

Publications (2)

Publication Number Publication Date
KR20100074706A KR20100074706A (ko) 2010-07-02
KR101046743B1 true KR101046743B1 (ko) 2011-07-05

Family

ID=42637200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133207A KR101046743B1 (ko) 2008-12-24 2008-12-24 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법

Country Status (1)

Country Link
KR (1) KR101046743B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102524916B1 (ko) 2018-03-13 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007004892A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体集積回路装置
KR20070096681A (ko) * 2006-03-27 2007-10-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007004892A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体集積回路装置
KR20070096681A (ko) * 2006-03-27 2007-10-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법

Also Published As

Publication number Publication date
KR20100074706A (ko) 2010-07-02

Similar Documents

Publication Publication Date Title
US10957397B2 (en) Non-volatile memory device, storage device, and programming method thereof for performing an erase detect operation
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
US7848150B2 (en) Flash memory device and method of operating the same
KR101468098B1 (ko) 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
US11158381B2 (en) Non-volatile memory device and operating method thereof
US7616496B2 (en) Charge trap type non-volatile memory device and program method thereof
US6515908B2 (en) Nonvolatile semiconductor memory device having reduced erase time and method of erasing data of the same
US20180137925A1 (en) Nonvolatile memory device and method of reading the same
US7646639B2 (en) Circuit and method generating program voltage for non-volatile memory device
US8213233B2 (en) Reduction of quick charge loss effect in a memory device
US20030214844A1 (en) Nonvolatile semiconductor memory device of virtual-ground memory array with reliable data reading
KR20150015578A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
JP2012230753A (ja) 半導体装置及びその動作方法
US8942048B2 (en) Semiconductor device and method of operating the same
US11783900B2 (en) Erase method of non-volatile memory device
US7345922B2 (en) Position based erase verification levels in a flash memory device
JP4698605B2 (ja) 半導体装置および半導体装置の制御方法
JP4960378B2 (ja) 不揮発性メモリの読み出し外乱を低減する方法
JP4672673B2 (ja) 半導体装置および半導体装置の制御方法
WO2002097821A1 (fr) Dispositif de stockage non volatile a semi-conducteur
KR100874914B1 (ko) 데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법
KR101046743B1 (ko) 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법
JP4177167B2 (ja) 不揮発性半導体記憶装置及びデータ判定方法
KR20230160132A (ko) 검증 시간을 감소시킨 메모리 장치 및 그 동작방법
JP2009087386A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee