KR100874914B1 - 데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법 - Google Patents

데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법 Download PDF

Info

Publication number
KR100874914B1
KR100874914B1 KR1020060133079A KR20060133079A KR100874914B1 KR 100874914 B1 KR100874914 B1 KR 100874914B1 KR 1020060133079 A KR1020060133079 A KR 1020060133079A KR 20060133079 A KR20060133079 A KR 20060133079A KR 100874914 B1 KR100874914 B1 KR 100874914B1
Authority
KR
South Korea
Prior art keywords
data
indicator bit
input
memory cell
unit
Prior art date
Application number
KR1020060133079A
Other languages
English (en)
Other versions
KR20080058884A (ko
Inventor
박재우
임봉순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060133079A priority Critical patent/KR100874914B1/ko
Priority to US12/003,381 priority patent/US7826276B2/en
Publication of KR20080058884A publication Critical patent/KR20080058884A/ko
Application granted granted Critical
Publication of KR100874914B1 publication Critical patent/KR100874914B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)

Abstract

프로그램 시간을 단축시킬 수 있는 불휘발성 메모리 장치 및 그 구동방법이 개시된다. 본 발명의 일실시예에 따른 상기 불휘발성 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이와, 외부로부터 입력되는 데이터와, 상기 데이터에 관한 정보를 나타내는 인디케이터 비트(Indicator bit)를 저장하기 위한 저장부를 포함하는 입출력 버퍼와, 상기 입출력 버퍼로부터, n(n은 1 이상의 정수) 워드로 이루어지는 스캔 단위로 데이터를 입력받으며, 입력된 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터를 검색하는 데이터 스캐닝부 및 상기 인디케이터 비트의 상태에 따라, 상기 입출력 버퍼에 저장된 스캔 단위의 데이터가 선택적으로 상기 데이터 스캐닝부로 출력되도록 제어하는 제어로직을 구비하는 것을 특징으로 한다.

Description

데이터 프로그램 및 검증 시간을 단축시킨 불휘발성 메모리 장치 및 그 구동방법{Non-volatile Memory Device capable of data program and verification time reduction and Driving Method for the same}
도 1은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 2는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 3은 종래의 플래시 메모리에서 데이터 스캐닝 및 데이터 센싱 구간을 나타내는 도이다.
도 4는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다.
도 5는 도 4에 도시되는 제어로직(170)의 동작을 상세하게 나타내기 위한 블록도이다.
도 6은 도 4에 도시된 불휘발성 메모리 장치에서 데이터 스캐닝 및 데이터 센싱 구간을 나타내는 도이다.
도 7은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 프로그램(PROGRAM) 방법을 나타내는 플로우차트이다.
도 8은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 검증(VERIFY) 방법을 나타내는 플로우차트이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 불휘발성 메모리 장치 110: 메모리 셀 어레이
120: 입출력 버퍼 121: 제1 저장부
121_1 내지 121_m: 제1 내지 제m 데이터 저장부
122_1 내지 122_m: 제1 내지 제m 인디케이터 비트 저장부
130: 데이터 스캐닝부 131: 스캔 래치
140: 기입 드라이버 150: 감지 증폭부
160: 열(column) 선택부 170: 제어로직
171: 데이터 감지부 172: 인디케이터 비트 제어부
본 발명은 불휘발성 메모리 장치 및 그 구동방법에 관한 것으로서, 더 자세하게는 프로그램(PROGRAM) 및 검증(VERIFY) 동작에 소요되는 시간을 단축시킬 수 있는 불휘발성 메모리 장치 및 그 구동방법에 관한 것이다.
불휘발성 메모리 중에서 주로 사용되는 플래시 메모리는, 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같 이 액세스 타임(Access Time)이 빠른 특징을 갖는다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어(NOR)형과 낸드(NAND)형으로 구분된다. 노어(NOR)형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 또한, 낸드(NAND)형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다. 일반적으로, 노어(NOR)형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드(NAND)형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도 1에는, 다수의 워드라인(WL11 내지 WL14) 및 다수의 메모리 셀들(M11~M14)이 도시되며, 상기 다수의 메모리 셀들(M11~M14)은 선택용 트랜지스터들(ST1, ST2)과 함께 스트링(string) 구조를 이루고, 비트라인(BL)과 접지전압(VSS) 사이에 직렬로 연결된다. 적은 셀 전류를 사용하므로, 낸드(NAND)형의 불휘발성 반도체 메모리 장치는, 1개의 워드라인에 연결된 모든 메모리셀에 대한 프로그램(program)을 1번의 프로그램 동작에서 수행한다.
도 2는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도시된 바와 같이, 노어(NOR)형의 불휘발성 반도체 메모리 장치의 경우에는, 각각의 메모리 셀들(M21 내지 M26)이 비트라인(BL1,BL2)과 소스 라인(CSL) 사이에 연결된다. 노어(NOR)형 플래시 메모리의 경우 프로그램 동작 수행시 전류 소모가 크게 발생하므로, 1 번의 프로그램 동작에서 일정한 개수의 비트 단위로 선택되는 메모리 셀에 대하여 프로그램 동작이 수행된다.
일반적으로, 노어(NOR)형 플래시 메모리의 셀 어레이에 데이터를 프로그램하기 위해서는, 먼저 플래시 메모리에 프로그램 명령어(program command)가 입력된 후, 프로그램 어드레스와 데이터가 입력된다. 입력된 프로그램 어드레스와 데이터는 메모리 칩 내부에 임시로 저장되고, 프로그램 어드레스에 대응되는 메모리 셀이 선택된다. 이어서, 데이터에 대응되는 프로그램 전압이 비트 라인을 통하여 선택된 메모리 셀들로 인가됨에 따라 프로그램 동작이 수행된다.
이후, 내부적으로 미리 설정된 소정의 프로그램 수행 시간(program execution timing)이 경과하게 되면, 선택된 메모리 셀에 데이터가 정상적으로 프로그램 되었는지의 여부를 판별하는 검증(verify) 동작이 수행된다. 이러한 프로그램 및 검증 동작은, 선택된 메모리 셀에 데이터가 정상적으로 프로그램 될 때까지 반복 수행된다.
노어(NOR)형 플래시 메모리를 프로그램하는데 사용되는 채널 핫 일렉트론 방식에서는, 메모리 셀의 드레인(drain)에 4V 내지 6V 정도의 고전압이 인가되기 때문에 일정 수준 이상의 프로그램 전류(current)를 필요로 한다. 이에 따라, 노어(NOR)형 플래시 메모리의 프로그램 동작시에, 동시에 프로그램할 수 있는 메모리 셀의 개수는 통상 2개 내지 4개로 제한된다. 예를 들어, 동시에 프로그램할 수 있 는 비트의 수가 4개일 때, 16 비트의 데이터는 4 비트씩 분할된 후, 총 4회에 걸쳐 메모리 셀에 프로그램된다.
도 3은 종래의 플래시 메모리에서 데이터 스캐닝 및 데이터 센싱 구간을 나타내는 도이다. 도 3의 (a)에는 플래시 메모리 장치의 프로그램 동작시, 입출력 버퍼(미도시)로부터 제공되는 프로그램 데이터들의 스캐닝 동작 구간을 나타내며, (b)에는 데이터 비트들이 정상적으로 메모리 셀에 프로그램 되었는지를 판단하는 검증(verify) 동작시 데이터 센싱 구간을 나타낸다.
플래시 메모리 장치에 적용되는 종래의 버퍼 프로그램(Buffer Program) 방식에서는, 입출력 버퍼로부터 제공된 데이터에 대하여 스캔 단위(일예로서 n 워드(word), n은 정수)로 검색동작이 수행된다. 일예로서, 프로그램 동작 수행전 메모리 셀에 대해 소거 동작이 이루어져, 상기 메모리 셀들이 데이터 '1'의 상태에 있는 경우, 상기 제공된 데이터에 대하여 '0'의 값을 갖는 데이터를 검색한다.
이후 상기 '0'의 값을 갖는 데이터를 메모리 셀에 실제적으로 프로그램하는 동작이 수행된다. 이 경우, 스캔 단위의 데이터가 모두 '1'의 값으로 이루어지는 등의 이유로 인하여 실제로 프로그램할 데이터가 없더라도, 상기 스캔 단위의 데이터에 대해 스캐닝 동작을 진행한 다음, 검색된 데이터가 없다는 정보를 얻은 후에 해당 데이터에 대한 프로그램 동작이 종료한다.
도 3(a)에 도시된 바와 같이, 첫 번째 스캔 단위의 데이터가 제공되면, 상기 제공된 데이터에 대해 '0'의 데이터를 검색하기 위한 스캐닝 동작이 수행된다. 스캐닝 동작 수행결과 '0'의 데이터가 검색되면, 검색된 데이터를 메모리 셀에 실제 적으로 프로그램하는 동작이 수행된다.
이후 두 번째 스캔 단위의 데이터가 제공되고, 상기 제공된 데이터에 대한 스캐닝 동작이 수행된다. 스캐닝 동작 수행결과 실제 프로그램을 수행할 데이터가 검색되지 않으면, 해당 스캔 단위의 데이터에 대한 동작이 완료된다. 즉, 실제로 프로그램 동작이 수행될 데이터가 존재하지 않는 경우에도, 해당 스캔 단위의 데이터에 대해 '0'의 데이터가 존재하는지 검색을 하기 위한 스캐닝 동작이 불필요하게 수행되므로, 데이터 프로그램 시간이 증가하게 되는 문제가 발생한다.
또한, 입출력 버퍼에 저장된 데이터에 대한 프로그램 동작이 완료되면, 상기 데이터가 메모리 셀에 정상적으로 프로그램 되었는지를 판단하는 검증(verify) 동작이 진행된다. 이를 위하여 메모리 셀에 저장된 데이터에 대한 센싱(sensing) 동작이 수행된다. 도 3(b)에 도시된 바와 같이 스캔 단위의 데이터에 대해 '0'의 데이터가 존재하지 않아 실제로 프로그램된 셀이 없는 경우에도 불필요한 센싱 동작이 수행된다. 또한 프로그램된 메모리 셀에 대한 검증(verify)이 패스(pass)되어 재프로그램 동작을 수행할 필요가 없는 경우에도, 재프로그램 동작 수행시 불필요한 스캐닝 동작을 수행해야 하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 불필요한 스캐닝 동작이나 센싱 동작을 수행하지 않도록 하여, 데이터 프로그램 및 검증 동작에 소요되는 시간을 단축할 수 있는 불휘발성 메모리 장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 불휘발성 메모리 장치는, 복수의 메모리 셀들을 포함하는 메모리 셀 어레이와, 외부로부터 입력되는 데이터와, 상기 데이터에 관한 정보를 나타내는 인디케이터 비트(Indicator bit)를 저장하기 위한 저장부를 포함하는 입출력 버퍼와, 상기 입출력 버퍼로부터, n(n은 1 이상의 정수) 워드로 이루어지는 스캔 단위로 데이터를 입력받으며, 입력된 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터를 검색하는 데이터 스캐닝부 및 상기 인디케이터 비트의 상태에 따라, 상기 입출력 버퍼에 저장된 스캔 단위의 데이터가 선택적으로 상기 데이터 스캐닝부로 출력되도록 제어하는 제어로직을 구비하고, 상기 입출력 버퍼에 구비되는 저장부는, 상기 데이터를 저장하기 위한 제1 저장부와, 상기 인디케이터 비트를 저장하기 위한 제2 저장부를 구비하며, 상기 제1 저장부는, 상기 스캔 단위의 데이터를 각각 저장하는 제1 내지 제m 데이터 저장부(m은 1 이상의 정수)를 구비하며, 상기 제2 저장부는, 상기 제1 내지 제m 데이터 저장부 각각에 대응하는 제1 내지 제m 인디케이터 비트 저장부를 구비하는 것을 특징으로 한다.
삭제
삭제
한편, 상기 인디케이터 비트 저장부는, 상기 데이터 저장부에 저장된 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터가 존재하는 경우 제1 논리값을 갖는 인디케이터 비트를 저장하며, 상기 데이터 저장부에 저장된 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터가 존재하지 않는 경우 제2 논리값을 갖는 인디케이터 비트를 저장하는 것을 특징으로 한다.
바람직하게는 상기 인디케이터 비트 저장부는, 상기 데이터 저장부에 저장된 스캔 단위의 데이터들이 모두 논리 하이인 경우, 상기 제2 논리값을 갖는 인디케이터 비트를 저장하는 것을 특징으로 한다.
또한 바람직하게는, 상기 제어로직은, 상기 인디케이터 비트의 값이 제1 논리값을 갖는 경우, 상기 인디케이터 비트에 대응하는 스캔 단위의 데이터가 상기 데이터 스캐닝부로 출력되도록 제어하는 것을 특징으로 한다.
한편, 상기 제어로직은, 상기 입출력 버퍼로 입력되는 데이터를 감지하는 데이터 감지부 및 상기 감지 결과에 따라 상기 인디케이터 비트의 기록을 제어하는 인디케이터 비트 제어부를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 인디케이터 비트 제어부는, 상기 입력된 스캔 단위의 데이터들중 논리 로우인 데이터가 적어도 하나 감지된 경우, 제1 논리값을 갖는 인디케이터 비트가 상기 저장부에 기록되도록 제어하며, 상기 입력된 스캔 단위의 데이터들이 모두 논리 하이인 것으로 감지된 경우, 제2 논리값을 갖는 인디케이터 비트가 상기 저장부에 기록되도록 제어하는 것을 특징으로 한다.
한편, 상기 제어로직은, 프로그램 검증(Verify) 동작시 상기 메모리 셀 어레이에 저장된 데이터를 센싱함에 있어서, 상기 인디케이터 비트의 상태에 따라 상기 메모리 셀 어레이 중 일부의 셀 영역이 선택적으로 센싱되도록 제어하는 것을 특징으로 한다.
바람직하게는 상기 제어로직은, 데이터 재프로그램 동작시, 상기 검증동작의 결과에 따라 상기 입출력 버퍼에 저장된 스캔 단위의 데이터가 선택적으로 상기 데이터 스캐닝부로 출력되도록 제어하는 것을 특징으로 한다.
또한 바람직하게는, 상기 인디케이터 비트 제어부는, 상기 스캔단위의 데이터에 대해 프로그램 오류가 발생한 것으로 검증된 경우, 이에 대응하는 인디케이터 비트가 제1 논리값을 갖도록 제어하며, 상기 스캔단위의 데이터에 대해 프로그램 동작이 정상적으로 수행된 것으로 검증된 경우, 이에 대응하는 인디케이터 비트가 제2 논리값을 갖도록 제어하는 것을 특징으로 한다.
한편 상기 불휘발성 메모리 장치는 노어(NOR)형 플래시 메모리 셀 어레이를 구비할 수 있다.
한편, 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 구동방법에 따르면, 외부로부터 입력된 데이터를 입출력 버퍼에 저장하는 단계와, 상기 입력된 데이터들에 대하여, n(n은 1 이상의 정수) 워드로 이루어지는 스캔 단위의 데이터에 대응하는 인디케이터 비트를 기록하는 단계와, 상기 기록된 인디케이터 비트의 논리 상태에 따라, 상기 저장된 스캔 단위의 데이터가 선택적으로 출력되도록 제어하는 단계와, 상기 선택적으로 출력된 스캔 단위의 데이터에 대하여 스캐닝 동작을 수행하는 단계 및 상기 스캐닝 동작 수행 결과에 따라, 메모리 셀 어레이에 데이터를 프로그램하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도 면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 불휘발성 메모리 장치를 나타내는 블록도이다. 도시된 바와 같이 상기 불휘발성 메모리 장치(100)는, 복수의 메모리 셀들을 구비하는 메모리 셀 어레이(100)와, 상기 메모리 셀 어레이(100)를 구동하기 위한 주변 회로들을 구비한다. 불휘발성 메모리 장치의 구현을 위한 일예로서, 상기 메모리 셀 어레이(100)는 노어(NOR)형 플래시 메모리 셀 어레이를 구비할 수 있다.
상기 주변 회로들은 그 일예로서 입출력 버퍼(120), 데이터 스캐닝부(130), 기입 드라이버(140), 감지 증폭부(150) 및 열(column) 선택부(160)를 구비할 수 있다. 또한 상기 주변 회로들을 전체적으로 제어하기 위한 제어로직(170)을 더 구비할 수 있다.
입출력 버퍼(120)는 외부로부터 입력되는 데이터(DATA)를 저장하기 위한 제1 저장부(121)와, 상기 데이터에 관한 정보를 나타내는 인디케이터 비트(Indicator bit)를 저장하기 위한 제2 저장부(122)를 구비할 수 있다.
입출력 버퍼(120)에 구비되는 제1 저장부(121)는, n 워드(word)로 이루어지는 스캔(scan) 단위의 데이터를 저장하기 위한 데이터 저장부를 적어도 하나 이상 구비한다. 일예로서 제1 저장부(121)는, 각각 스캔 단위의 데이터를 저장하는 제1 내지 제m 데이터 저장부(121_1 내지 121_m)를 구비할 수 있다.
한편, 제2 저장부(122)에 저장되는 상기 인디케이터 비트는, 입출력 버퍼(120)로 입력되는 스캔 단위의 데이터에 관한 정보를 나타낸다. 특히 상기 스캔 단위의 데이터에 대하여, 상기 데이터의 값에 따라 이에 대응하는 인디케이터 비트는 그 논리값을 서로 달리하여 저장된다.
특히, 입출력 버퍼(120)로 입력되는 스캔 단위의 데이터들을 감지한 결과, 상기 데이터들 중 메모리 셀 어레이(100)에 프로그램 될 데이터가 존재하는 경우에는, 제1 논리값(일예로서 논리 하이)을 갖는 인디케이터 비트가 제2 저장부(122)에 저장된다. 반면에, 감지 결과 상기 데이터들 중 메모리 셀 어레이(100)에 프로그램 될 데이터가 존재하지 않는 경우에는, 제2논리값(일예로서 논리 로우)을 갖는 인디케이터 비트가 제2 저장부(122)에 저장된다.
플래시 메모리와 같은 불휘발성 메모리에서 프로그램을 수행하기 위하여, 프로그램 수행전 해당 어드레스 부분을 소거하는 동작이 이루어지며, 소거동작 결과 메모리 셀은 데이터 "1"에 해당하는 값을 갖는다. 즉, 불휘발성 메모리에서 수행되는 프로그램 동작은 데이터 "1"을 데이터 "0"으로 변환시키는 것을 의미한다. 이에 따라, 입력되는 데이터가 "1"의 값을 갖는 경우 실제 메모리 셀 어레이에 프로그램 동작을 수행하지 않더라도, 해당 메모리 셀은 입력된 데이터에 대해 프로그램 동작을 수행한 결과와 동일하다.
이에 따라, 바람직하게는 입출력 버퍼(120)로 입력되는 스캔 단위의 데이터들 중 메모리 셀 어레이(110)에 실제 프로그램되어야 할 "0"의 데이터가 적어도 하나 이상 존재하는지 감지한다. 스캔 단위의 데이터들 중 "0"의 값을 갖는 데이터가 적어도 하나 존재하는 경우, 상기 스캔 단위의 데이터에 대응하는 인디케이터 비트는 제1 논리값을 갖는다. 반면에, 스캔 단위의 데이터들이 모두 "1"의 값을 갖는 경우, 상기 스캔 단위의 데이터에 대응하는 인디케이터 비트는 제2 논리값을 갖는다.
한편, 인디케이터 비트를 저장하기 위한 제2 저장부(122)는, 상기 제1 내지 제m 데이터 저장부(121_1 내지 121_m) 각각에 대응하는 제1 내지 제m 인디케이터 비트 저장부(122_1 내지 122_m)를 구비할 수 있다. 일예로서 상기 제1 내지 제m 인디케이터 비트 저장부(122_1 내지 122_m)는, 각각 래치로 구현되는 예가 도시된다.
제1 인디케이터 비트 저장부(122_1)는 제1 데이터 저장부(121_1)에 저장된 데이터값에 따라 서로 다른 값을 갖는 인디케이터 비트를 저장한다. 제1 데이터 저장부(121_1)에 저장된 데이터들 중 "0"의 값을 갖는 데이터가 적어도 하나 이상 존재하는 경우, 상기 인디케이터 비트는 제1 논리값을 갖는다. 반면에 제1 데이터 저장부(121_1)에 저장된 데이터들이 모두 "1"의 값을 갖는 경우, 상기 인디케이터 비트는 제2 논리값을 갖는다. 상기와 같은 방식에 따라 제2 내지 제m 인디케이터 비트 저장부(122_2 내지 122_m)에 저장되는 인디케이터 비트들의 논리값이 결정된다.
입출력 버퍼(120)에 저장된 데이터들은, 제어로직(170)의 제어에 따라 데이터 스캐닝부(130)로 출력된다. 특히, 각각의 데이터 저장부(121_1 내지 121_2)에 저장된 스캔 단위(n 워드로 이루어지는)의 데이터가 순차적으로 상기 데이터 스캐닝부(130)로 출력될 수 있다. 특히 본 발명의 일 실시예에 따르면, 인디케이터 비트의 상태에 따라 이에 대응하는 스캔 단위의 데이터가 선택적으로 상기 데이터 스 캐닝부(130)로 출력된다.
제어로직(170)은 입출력 버퍼(120)에 저장된 데이터들이 데이터 스캐닝부(130)로 선택적으로 출력되도록 제어한다. 즉, 제어로직(170)은 스캔 단위의 데이터들을 출력하기에 앞서 인디케이터 비트의 논리값을 확인하고, 상기 인디케이터 비트의 논리값에 따라 이에 대응하는 스캔 단위의 데이터들이 선택적으로 출력되도록 제어한다. 일예로서 인디케이터 비트가 제1 논리값을 갖는 경우 이에 대응하는 스캔 단위의 데이터들이 데이터 스캐닝부(130)로 출력되도록 제어하며, 인디케이터 비트가 제2 논리값을 갖는 경우 이에 대응하는 스캔 단위의 데이터들의 출력이 차단되도록 제어한다.
데이터 스캐닝부(130)는 입력된 스캔 단위의 데이터들에 대해, "0"의 값을 갖는 데이터를 찾아내기 위한 스캐닝 동작을 수행한다. 스캐닝 동작을 위하여, 데이터 스캐닝부(130)는 입출력 버퍼(120)로부터 제공된 데이터들을 저장하기 위한 스캔 래치(131)를 구비할 수 있다.
스캐닝 동작 수행후 "0"의 값을 갖는 데이터의 개수가, 소정의 값으로 설정되는 동시 프로그램 비트 수(기입 드라이버(140)가 동시에 프로그램할 수 있는 최대 비트 수)에 도달하면, 제어로직(170)의 제어에 따라 상기 데이터 및 이에 해당하는 어드레스 정보가 기입 드라이버(140)로 제공된다. 기입 드라이버(140)는 데이터 스캐닝부(130)로부터 제공된 데이터 및 어드레스 정보를 이용하여, 메모리 셀 어레이(100)에 실제 프로그램 동작을 수행한다. 한편 도시된 열 선택부(160)는, 데이터 스캐닝부(130)로부터 제공된 어드레스 정보에 대응하여 메모리 셀 어레 이(110)의 비트라인(미도시)을 선택하기 위해 구비된다.
한편, 메모리 셀 어레이(110)에 데이터가 프로그램된 후, 상기 데이터가 메모리 셀 어레이(110)에 정상적으로 프로그램 되었는지를 검증(verify)하기 위한 동작이 수행될 수 있다. 상기 검증동작은, 메모리 셀 어레이(110)에 기록된 데이터를 감지 및 증폭하는 동작을 포함하며, 이러한 동작은 도 4에 도시된 바와 같이 감지 증폭부(150)에서 수행될 수 있다. 또한 상기 제어로직(170)의 제어하에서, 감지 증폭부(150)에서 감지된 데이터를 이용하여 실제 검증동작을 수행하는 회로구성은 당업자에게 자명한 사항이므로 이에 대한 자세한 설명은 생략한다.
검증동작을 위한 메모리 셀 어레이(100)의 센싱 동작에 있어서, 상기 제어로직(170)은 입출력 버퍼(120)에 저장된 인디케이터 비트의 상태에 따라, 상기 메모리 셀 어레이(110) 중 일부의 셀 영역이 선택적으로 센싱되도록 제어한다. 일예로서, 입출력 버퍼(120)로 제공되는 어드레스에 따라 제1 인디케이터 비트 저장부(122_1)에 저장된 인디케이터 비트를 독출하고, 논리 레벨을 판단한다. 상기 인디케이터 비트가 제1 논리값을 갖는 경우, 이에 대응하는 메모리 셀 어레이(110)의 해당 어드레스에 저장된 데이터가 독출된다. 반면에 상기 인디케이터 비트가 제2 논리값을 갖는 경우, 이에 대응하는 메모리 셀 어레이(110)의 해당 어드레스에 저장된 데이터는 독출동작이 스킵(skip)된다.
이에 따라, 종래의 경우 입출력 버퍼(120)에 저장된 모든 데이터에 대응하여, 해당 메모리 셀에 대한 센싱동작을 수행하였으나, 본 발명의 경우 인디케이터 비트의 상태에 따라, 상기 메모리 셀 어레이(110) 중 일부 영역에 대해서만 센싱 동작이 수행되므로, 실제 프로그램 동작이 수행되지 않은 메모리 셀에 대해 불필요한 센싱동작을 수행하는 것을 방지할 수 있다.
한편, 상기 제어로직(170)은 센싱된 데이터에 대한 검증 동작의 결과에 따라, 제1 내지 제m 인디케이터 비트 저장부(122_1 내지 122_m)에 저장된 인디케이터 비트를 갱신한다. 일예로서, 인디케이터 비트가 제1 논리값을 가짐에 따라 선택적으로 출력되었던 스캔 단위의 데이터에 대하여, 프로그램 수행 결과 프로그램 오류가 발생한 것으로 검증된 경우(Verify fail), 상기 인디케이터 비트가 제1 논리값을 유지하도록 제어한다. 이에 따라 재프로그램 동작시, 상기 오류가 발생한 스캔 단위의 데이터를 데이터 스캐닝부(130)로 출력함으로써 재프로그램 동작이 수행되도록 한다.
반면에, 상기 스캔 단위의 데이터에 대하여, 프로그램 수행 결과 데이터가 정상적으로 프로그램 된 것으로 검증된 경우(Verify pass), 상기 제어로직(170)은 이에 대응하는 인디케이터 비트가 제2 논리값을 갖도록 제어한다. 이에 따라 정상적으로 프로그램 된 스캔 단위의 데이터에 대하여 불필요하게 스캐닝 동작을 반복하는 문제를 방지할 수 있다.
도 5는 도 4에 도시되는 제어로직(170)의 동작을 상세하게 나타내기 위한 블록도이다. 도시된 바와 같이 상기 제어로직(170)은, 데이터 감지부(171) 및 인디케이터 비트 제어부(172)를 구비할 수 있다. 또한 도시되는 입출력 버퍼(120)는, 제1 내지 제m 데이터 저장부(121_1 내지 121_m) 및 제1 내지 제m 인디케이터 비트 저장부(122_1 내지 122_m)를 구비한다. 또한 입출력 버퍼(120)에 저장된 데이터 및 인 디케이터 비트를 독출하기 위하여, 어드레스(ADDRESS)가 상기 제1 내지 제m 데이터 저장부(121_1 내지 121_m) 및 제1 내지 제m 인디케이터 비트 저장부(122_1 내지 122_m)로 제공된다.
하나의 워드 단위로 데이터가 입출력 버퍼(120)로 입력되면, 데이터 감지부(171)는 입력되는 데이터의 논리값을 감지한다. 데이터 감지부(171)는, 제1 데이터 저장부(121_1)에 저장되는 스캔 단위의 데이터를 감지하고, 상기 감지 결과에 따른 신호를 인디케이터 비트 제어부(172)로 제공한다. 인디케이터 비트 제어부(172)는 감지신호에 응답하여 제1 인디케이터 비트 저장부(122_1)에 저장되는 인디케이터 비트가 소정의 논리값을 갖도록 제어한다. 일예로서 스캔 단위의 데이터들 중 "0"의 값을 갖는 데이터가 적어도 하나 감지된 경우, 논리 하이(H)를 갖는 인디케이터 비트가 기록되도록 제어한다.
또한 제2 데이터 저장부(121_2)에 저장되는 데이터가 입력되면, 데이터 감지부(171)는 상술한 바와 동일한 동작에 따라 상기 입력되는 데이터의 논리값을 감지한다. 상기 감지 결과에 따라 인디케이터 비트 제어부(172)는, 제2 인디케이터 비트 저장부(122_2)에 저장되는 인디케이터 비트가 소정의 논리값을 갖도록 제어한다. 일예로서 스캔 단위의 데이터들이 모두 "1"의 값을 갖는 것으로 감지된 경우, 논리 로우(L)를 갖는 인디케이터 비트가 기록되도록 제어한다.
한편 상술하였던 바와 같이, 메모리 셀 어레이(150)로부터 센싱된 데이터에 대하여 검증동작을 수행하고, 상기 검증 결과에 따라 제1 내지 제m 인디케이터 비트 저장부(122_1 내지 122_m)에 저장된 값을 갱신할 수 있다. 이 경우 도시되지는 않았으나, 검증결과에 따른 신호가 상기 인디케이터 비트 제어부(172)로 제공되고, 인디케이터 비트 제어부(172)는 상기 검증 결과에 따른 신호를 이용하여 인디케이터 비트의 논리값을 제어하도록 구현될 수 있다.
도 6은 도 4에 도시된 불휘발성 메모리 장치에서 데이터 스캐닝 및 데이터 센싱 구간을 나타내는 도이다.
도시된 바와 같이 (a)에서는, 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 프로그램 동작 수행을 위하여, 데이터 스캐닝부(130)에서 실제 데이터 스캐닝 동작을 수행하는 구간이 도시된다. 먼저, 입출력 버퍼(120)에 저장된 스캔 단위의 데이터에 대응하는 인디케이터 비트가 제1 논리값(예를 들면 논리 하이(H))을 가짐에 따라, 상기 스캔 단위의 데이터는 데이터 스캐닝부(130)로 제공된다. 데이터 스캐닝부(130)는 입력된 스캔 단위의 데이터에 대하여 검색동작을 수행한다. 이후, "0"의 값을 갖는 데이터의 개수가 동시 프로그램 비트 수에 도달하면, 제어로직(170)의 제어에 따라 상기 데이터 및 이에 해당하는 어드레스 정보를 기입 드라이버(140)로 제공한다.
이후, 다음의 스캔 단위의 데이터에 대응하는 인디케이터 비트가 제2 논리값(예를 들면 논리 로우(L))을 가짐에 따라, 데이터 스캐닝부(130)로 상기 스캔 단위의 데이터가 출력되는 것이 차단된다. 이에 따라 상기 데이터에 대하여 데이터 스캐닝부(130)에 의한 스캐닝 동작이 스킵(skip)된다. 도시된 바와 같이 이후의 스캔 단위의 데이터에 대응하는 인디케이터 비트가 모두 제2 논리값을 가짐에 따라, 이에 대응하는 스캔 단위의 데이터에 대한 스캐닝 동작이 스킵(skip)된다. 이로써 데이터의 스캐닝 동작시 t1에 해당하는 시간을 단축할 수 있다.
한편 도 6의 (b)는, 데이터 프로그램후 검증(VERIFY) 동작을 수행하기 위하여, 메모리 셀 어레이(110)에 저장된 데이터를 센싱하는 동작이 도시된다. 도시된 바와 같이 프로그램 수행후 인디케이터 비트의 상태를 판단하고, 제1 논리값을 갖는 것으로 판단된 경우 이에 대응하는 메모리 셀 어레이(100)의 해당 어드레스 영역을 센싱하는 동작이 수행된다. 이후 인디케이터 비트의 상태가 제2 논리값을 갖는 것으로 판단됨에 따라, 이에 대응하는 메모리 셀 어레이(100)의 해당 어드레스 영역은 센싱 동작이 스킵(skip)된다. 이로써 검증을 위한 데이터의 센싱 동작시 t2에 해당하는 시간을 단축할 수 있다.
도 7은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 프로그램 방법을 나타내는 플로우차트이다. 도시된 바와 같이 외부로부터의 데이터가 불휘발성 메모리 장치에 구비되는 입출력 버퍼로 입력되고, 입력된 데이터는 입출력 버퍼에 구비되는 저장부에 저장된다(S11).
한편, 입출력 버퍼로 데이터 입력시, 입력되는 데이터에 대하여 n(n은 1 이상의 정수) 워드로 이루어지는 스캔 단위별로 데이터 값을 감지하는 단계가 수행된다(S12). 일예로서 스캔 단위의 데이터들 중 실제 메모리 셀에 프로그램 될 데이터가 존재하는지, 또는 존재하지 않는지를 감지한다. 상술한 바와 같이 스캔 단위의 데이터들 중 "0"의 값을 갖는 데이터가 적어도 하나 존재하는지, 또는 모두 "1"의 값을 갖는지를 감지한다.
이후, 상기 감지결과에 따라 스캔 단위의 데이터에 대응하는 인디케이터 비 트를 기록하는 단계가 수행된다(S13). 일예로서, 스캔 단위의 데이터들 중 "0"의 값을 갖는 데이터가 적어도 하나 존재하는 것으로 감지된 경우, 논리 하이에 해당하는 인디케이터 비트를 기록하며, 스캔 단위의 데이터들이 모두 "1"의 값을 갖는 경우, 논리 로우에 해당하는 인디케이터 비트를 기록한다. 바람직하게는 상기 인디케이터 비트는, 상기 입출력 버퍼에 구비되는 추가적인 저장부에 기록된다.
이후, 데이터의 스캐닝 동작을 위하여, 입출력 버퍼에 저장된 데이터를 데이터 스캐닝부로 출력하기 전에 상기 인디케이터 비트를 독출하여, 해당 비트의 논리상태를 판단하는 단계가 수행된다(S14). 또한 상기 판단 결과에 따라 이에 대응하는 스캔 단위의 데이터를 데이터 스캐닝부로 선택적으로 출력하는 단계가 수행된다(S15). 이 경우, 인디케이터 비트가 논리 하이인 경우에는, 이에 대응하는 스캔 단위의 데이터를 데이터 스캐닝부로 출력한다. 반면에 인디케이터 비트가 논리 로우인 경우에는, 이에 대응하는 스캔 단위의 데이터가 데이터 스캐닝부로 출력되는 것을 차단한다.
이후, 선택적으로 출력된 데이터에 대하여, "0"의 값을 갖는 데이터를 찾기 위한 스캐닝 동작이 수행된다(S16). 상기 스캐닝 동작후 메모리 셀 어레이에 데이터를 프로그램하는 동작이 수행된다(S17).
도 8은 본 발명의 일실시예에 따른 불휘발성 메모리 장치의 검증방법을 나타내는 플로우차트이다. 검증 동작시, 메모리 셀 어레이의 독출 동작을 위하여, 상기 메모리 셀 어레이의 특정 영역의 어드레스가 선택적으로 활성화된다. 특히 인디케이터 비트의 상태에 따라, 이에 대응하는 메모리 셀 어레이의 해당 영역의 어드레 스가 활성화된다(S21).
어드레스가 활성화되면 메모리 셀 어레이 내의 해당 메모리 셀에 대하여 센싱 동작이 수행된다(S22). 이후 상기 센싱된 데이터에 대하여 검증 동작이 수행된다(S23).
이후, 검증 결과에 따라 인디케이터 비트를 갱신하는 단계가 수행된다(S24). 센싱된 데이터에 대하여 프로그램 오류가 발생한 것으로 검증된 경우에는, 인디케이터 비트의 논리값은 제1 상태를 그대로 유지하도록 한다. 반면에, 센싱된 데이터에 대하여 프로그램 동작이 정상적으로 수행된 것으로 검증된 경우에는, 인디케이터 비트의 논리값을 제2 상태로 갱신한다.
이후, 재프로그램을 수행하기 위하여 상기 갱신된 인디케이터 비트의 논리 상태를 판단하는 단계가 수행된다(S25). 상기 판단 결과에 따라 스캔 단위의 데이터를 데이터 스캐닝부로 선택적으로 출력한다(S26). 이 경우 상술하였던 바와 마찬가지로, 제2 상태의 인디케이터 비트에 대응하는 스캔 단위의 데이터의 출력을 차단한다. 이에 따라, 재프로그램 수행시 정상적으로 프로그램 수행된 스캔 단위의 데이터에 대하여 불필요한 스캐닝 동작이 수행되는 것을 방지한다.
이후, 선택적으로 출력된 데이터에 대한 스캐닝 동작이 수행되며(S27), 상기 스캐닝 동작 후 데이터를 재프로그램하는 단계가 수행된다(S28).
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기 술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상기한 바와 같은 본 발명에 따른 반도체 메모리 장치는, 인디케이터 비트(Indicator bit)의 논리 상태에 따라 스캔 단위의 데이터에 대해 선택적으로 스캐닝 동작 및 센싱 동작을 수행하므로, 데이터를 프로그램하거나 검증동작을 수행하는 데 소요되는 시간을 단축할 수 있는 효과가 있다.

Claims (20)

  1. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    외부로부터 입력되는 데이터와, 상기 데이터에 관한 정보를 나타내는 인디케이터 비트(Indicator bit)를 저장하기 위한 저장부를 포함하는 입출력 버퍼;
    상기 입출력 버퍼로부터, n(n은 1 이상의 정수) 워드로 이루어지는 스캔 단위로 데이터를 입력받으며, 입력된 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터를 검색하는 데이터 스캐닝부; 및
    상기 인디케이터 비트의 상태에 따라, 상기 입출력 버퍼에 저장된 스캔 단위의 데이터가 선택적으로 상기 데이터 스캐닝부로 출력되도록 제어하는 제어로직을 구비하며,
    상기 입출력 버퍼에 구비되는 저장부는, 상기 데이터를 저장하기 위한 제1 저장부와, 상기 인디케이터 비트를 저장하기 위한 제2 저장부를 구비하며,
    상기 제1 저장부는, 상기 스캔 단위의 데이터를 각각 저장하는 제1 내지 제m 데이터 저장부(m은 1 이상의 정수)를 구비하고, 상기 제2 저장부는, 상기 제1 내지 제m 데이터 저장부 각각에 대응하는 제1 내지 제m 인디케이터 비트 저장부를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 인디케이터 비트 저장부는,
    상기 데이터 저장부에 저장된 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터가 존재하는 경우 제1 논리값을 갖는 인디케이터 비트를 저장하며,
    상기 데이터 저장부에 저장된 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터가 존재하지 않는 경우 제2 논리값을 갖는 인디케이터 비트를 저장하는 것을 특징으로 하는 불휘발성 메모리 장치.
  5. 제4항에 있어서, 상기 인디케이터 비트 저장부는,
    상기 데이터 저장부에 저장된 스캔 단위의 데이터들이 모두 논리 하이임에 따라 실제 프로그램 동작이 수행되지 않는 경우, 상기 제2 논리값을 갖는 인디케이터 비트를 저장하는 것을 특징으로 하는 불휘발성 메모리 장치.
  6. 제5항에 있어서, 상기 제어로직은,
    상기 인디케이터 비트의 값이 제1 논리값을 갖는 경우, 상기 인디케이터 비트에 대응하는 스캔 단위의 데이터가 상기 데이터 스캐닝부로 출력되도록 제어하는 것을 특징으로 하는 불휘발성 메모리 장치.
  7. 제1항에 있어서, 상기 제어로직은,
    상기 입출력 버퍼로 입력되는 데이터를 감지하는 데이터 감지부; 및
    상기 감지 결과에 따라 상기 인디케이터 비트의 기록을 제어하는 인디케이터 비트 제어부를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서, 상기 인디케이터 비트 제어부는,
    상기 입력된 스캔 단위의 데이터들중 논리 로우인 데이터가 적어도 하나 감지된 경우, 제1 논리값을 갖는 인디케이터 비트가 상기 저장부에 기록되도록 제어하며,
    상기 입력된 스캔 단위의 데이터들이 모두 논리 하이인 것으로 감지된 경우, 제2 논리값을 갖는 인디케이터 비트가 상기 저장부에 기록되도록 제어하는 것을 특징으로 하는 불휘발성 메모리 장치.
  9. 제7항에 있어서, 상기 제어로직은,
    프로그램 검증(Verify) 동작시 상기 메모리 셀 어레이에 저장된 데이터를 센싱함에 있어서, 상기 인디케이터 비트의 상태에 따라 상기 메모리 셀 어레이 중 일부의 셀 영역이 선택적으로 센싱되도록 제어하는 것을 특징으로 하는 불휘발성 메모리 장치.
  10. 제9항에 있어서, 상기 제어로직은,
    데이터 재프로그램 동작시, 상기 검증동작의 결과에 따라 상기 입출력 버퍼에 저장된 스캔 단위의 데이터가 선택적으로 상기 데이터 스캐닝부로 출력되도록 제어하는 것을 특징으로 하는 불휘발성 메모리 장치.
  11. 제10항에 있어서, 상기 인디케이터 비트 제어부는,
    상기 스캔단위의 데이터에 대해 프로그램 오류가 발생한 것으로 검증된 경우, 이에 대응하는 인디케이터 비트가 제1 논리값을 갖도록 제어하며,
    상기 스캔단위의 데이터에 대해 프로그램 동작이 정상적으로 수행된 것으로 검증된 경우, 이에 대응하는 인디케이터 비트가 제2 논리값을 갖도록 제어하는 것을 특징으로 하는 불휘발성 메모리 장치.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 메모리 셀 어레이는 노어(NOR)형 플래시 메모리 셀 어레이인 것을 특징으로 하는 불휘발성 메모리 장치.
  13. 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치의 프로그램 방법에 있어서,
    외부로부터 입력된 데이터를 입출력 버퍼에 저장하는 단계;
    상기 입력된 데이터들에 대하여, n(n은 1 이상의 정수) 워드로 이루어지는 스캔 단위의 데이터에 대응하는 인디케이터 비트를 기록하는 단계;
    상기 기록된 인디케이터 비트의 논리 상태에 따라, 상기 저장된 스캔 단위의 데이터가 선택적으로 출력되도록 제어하는 단계;
    상기 선택적으로 출력된 스캔 단위의 데이터에 대하여 스캐닝 동작을 수행하는 단계; 및
    상기 스캐닝 동작 수행 결과에 따라, 상기 메모리 셀 어레이에 데이터를 프로그램하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  14. 제13항에 있어서, 상기 인디케이터 비트를 기록하는 단계는,
    상기 입력된 데이터에 대하여, 상기 스캔 단위별로 데이터 값을 감지하는 단계; 및
    상기 감지 결과에 따라 서로 다른 논리 레벨을 갖는 인디케이터 비트를 기록하는 단계를 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서, 상기 인디케이터 비트를 기록하는 단계는,
    상기 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터가 존재하는 경우 제1 논리값을 갖는 인디케이터 비트를 기록하며,
    상기 스캔 단위의 데이터들 중 메모리 셀에 프로그램 될 데이터가 존재하지 않는 경우 제2 논리값을 갖는 인디케이터 비트를 기록하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 인디케이터 비트는, 상기 입출력 버퍼에 구비되는 추가적인 저장부에 저장되는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    프로그램 검증동작시 상기 메모리 셀 어레이에 저장된 데이터를 센싱함에 있어서, 상기 인디케이터 비트의 상태에 따라 상기 메모리 셀 어레이 중 일부의 셀 영역을 선택적으로 센싱하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제17항에 있어서,
    데이터 재프로그램 동작시, 상기 검증 결과에 따라 상기 입출력 버퍼에 저장된 스캔 단위의 데이터를 선택적으로 출력하는 단계를 더 구비하는 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제18항에 있어서, 상기 데이터 재프로그램 동작시 상기 스캔단위의 데이터를 선택적으로 출력하는 단계는,
    상기 스캔단위의 데이터에 대해 프로그램 오류가 발생한 것으로 검증된 경우, 이에 대응하는 스캔단위의 데이터를 출력하며,
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 메모리 셀 어레이는, 노어(NOR)형 플래시 메모리 셀 어레이인 것을 특징으로 하는 불휘발성 메모리 장치의 구동방법.
KR1020060133079A 2006-12-22 2006-12-22 데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법 KR100874914B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060133079A KR100874914B1 (ko) 2006-12-22 2006-12-22 데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법
US12/003,381 US7826276B2 (en) 2006-12-22 2007-12-21 Non-volatile memory device reducing data programming and verification time, and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133079A KR100874914B1 (ko) 2006-12-22 2006-12-22 데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20080058884A KR20080058884A (ko) 2008-06-26
KR100874914B1 true KR100874914B1 (ko) 2008-12-19

Family

ID=39542545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133079A KR100874914B1 (ko) 2006-12-22 2006-12-22 데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법

Country Status (2)

Country Link
US (1) US7826276B2 (ko)
KR (1) KR100874914B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110104294A (ko) * 2010-03-16 2011-09-22 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102029933B1 (ko) * 2012-09-04 2019-10-10 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR102197787B1 (ko) 2014-07-03 2021-01-04 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
CN114913906A (zh) * 2021-06-17 2022-08-16 长江存储科技有限责任公司 存储器系统及其编程方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4589675B2 (ja) 2004-08-02 2010-12-01 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
KR100568117B1 (ko) 2004-09-15 2006-04-05 삼성전자주식회사 가속화된 비트 스캐닝 프로그램을 수행하는 불휘발성메모리 장치
KR100632367B1 (ko) 2004-11-22 2006-10-09 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 비트 스캔표시회로
KR100645045B1 (ko) 2004-09-30 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR100645047B1 (ko) 2004-10-12 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 고속 프로그램 방법
KR100597790B1 (ko) * 2005-05-04 2006-07-06 삼성전자주식회사 멀티레벨 불휘발성 반도체 메모리 장치 및 이에 대한데이터 독출방법

Also Published As

Publication number Publication date
US20080151641A1 (en) 2008-06-26
KR20080058884A (ko) 2008-06-26
US7826276B2 (en) 2010-11-02

Similar Documents

Publication Publication Date Title
US7130222B1 (en) Nonvolatile memory with program while program verify
KR101541812B1 (ko) 비휘발성 메모리 장치
US7652948B2 (en) Nonvolatile memory devices and programming methods using subsets of columns
US7359243B2 (en) Memory cell repair using fuse programming method in a flash memory device
JP3672435B2 (ja) 不揮発性メモリ装置
US20090116283A1 (en) Controlling a memory device responsive to degradation
US9875802B2 (en) Access line management in a memory device
US8605512B2 (en) Nonvolatile semiconductor memory device and method of operating a nonvolatile memory device
US8351274B2 (en) Semiconductor memory device and method of precharging the same with a first and second precharge voltage simultaneously applied to a bit line
US11423998B2 (en) Semiconductor device and reading method thereof
US20100157673A1 (en) Non-volatile semiconductor memory device and method of reading the same
JP2008016112A (ja) 半導体記憶装置
KR20100011751A (ko) 테스트 시스템 및 방법
US7660163B2 (en) Method and unit for verifying initial state of non-volatile memory device
US7796441B2 (en) Method of reading configuration data in flash memory device
US7551490B2 (en) Flash memory device and method of reading data from flash memory device
KR100874914B1 (ko) 데이터 프로그램 및 검증 시간을 단축시킨 불휘발성메모리 장치 및 그 구동방법
JP3143161B2 (ja) 不揮発性半導体メモリ
KR100645045B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP2011181131A (ja) 半導体記憶装置
JP2001312900A (ja) 不揮発性半導体記憶装置
JP2011134422A (ja) 不揮発性半導体記憶装置
KR100994713B1 (ko) 비휘발성 메모리 소자 및 그 프로그램 검증 방법
KR100245413B1 (ko) 불 휘발성 반도체 메모리 장치의 기입 방법
KR20100074706A (ko) 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 프로그램동작 구동 횟수 기록 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee