KR20190075223A - 디스플레이를 위한 소스 신호 구동 장치 - Google Patents

디스플레이를 위한 소스 신호 구동 장치 Download PDF

Info

Publication number
KR20190075223A
KR20190075223A KR1020170176647A KR20170176647A KR20190075223A KR 20190075223 A KR20190075223 A KR 20190075223A KR 1020170176647 A KR1020170176647 A KR 1020170176647A KR 20170176647 A KR20170176647 A KR 20170176647A KR 20190075223 A KR20190075223 A KR 20190075223A
Authority
KR
South Korea
Prior art keywords
enable
enable signal
source
channel
power
Prior art date
Application number
KR1020170176647A
Other languages
English (en)
Other versions
KR102047676B1 (ko
Inventor
김영기
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020170176647A priority Critical patent/KR102047676B1/ko
Priority to US16/225,498 priority patent/US10854134B2/en
Priority to CN201811571263.2A priority patent/CN109949735A/zh
Publication of KR20190075223A publication Critical patent/KR20190075223A/ko
Application granted granted Critical
Publication of KR102047676B1 publication Critical patent/KR102047676B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display

Abstract

본 발명은 높은 집적도로 채널들을 구현할 수 있는 소스 신호 구동 장치를 개시하며, 상기 소스 신호 구동 장치는 채널 회로들에 제공되는 인에이블 신호의 인에이블 시점을 순차적으로 지연시킴으로써 소수 신호들을 순차적으로 출력하도록 구성된다.

Description

디스플레이를 위한 소스 신호 구동 장치{SOURCE SIGNAL DRIVING APPRATUS FOR DISPLAY}
본 발명은 디스플레이를 위한 소스 신호 구동 장치에 관한 것으로서, 보다 상세하게는 높은 집적도로 채널들을 구현할 수 있는 소스 신호 구동 장치에 관한 것이다.
액정 소자를 광원으로 하는 LCD 장치 또는 발광 다이오드를 광원으로 하는 LED 장치는 디스플레이 패널에 소스 신호들을 채널 별로 제공하는 소스 드라이버를 구비한다.
소스 드라이버는 반도체 패키지로 제작되고 디스플레이 패널 상애 칩-온-글래스(Chip-On-Glass) 방식으로 탑재될 수 있다. 일반적으로 소스 드라이버는 하나의 디스플레이 패널에 대하여 복수 개가 구성되며, 소스 드라이버의 수는 디스플레이 패널의 사이즈 및 해상도에 따라 결정된다.
최근 반도체 공정 기술의 발전으로 반도체 칩의 집적도가 많이 향상되었다. 그 결과 소스 드라이버는 동일한 면적에 더 많은 수의 채널을 포함하도록 구성될 수 있다.
그러므로, 동일한 디스플레이 패널에 대하여 더 많은 수의 채널을 포함하는 소스 드라이버를 적용하는 경우, 디스플레이 패널에 대하여 구성되는 소스 드라이버가 절감될 수 있다.
그러나, 소스 드라이버의 채널의 수가 증가되는 경우, 소스 신호가 동시에 출력됨에 따른 인러시(In rush) 전류가 크게 발생할 가능성이 높아진다. 특히, 디스플레이 장치의 파워 온 시퀀스에 연동하는 소스 드라이버의 채널 온 또는 파워 오프 시퀀스에 연동하는 소스 드라이버의 채널 오프가 수행되는 경우, 상기한 인러시 전류가 크게 발생할 가능성이 높아진다.
상기한 인러시 전류는 소스 드라이버에 작용하는 파워의 드랍(Drop)을 발생시키고, 접지 전압(Vss)의 바운싱(Bouncing) 현상을 유발할 수 있으며, 파워 노이즈를 유발하여 소스 드라이버의 오동작을 유발할 수 있다. 또한, 인러시 전류에 의한 스트레스로 인하여, 소스 드라이버 내부 또는 외부의 파워 라인, 외부 소자 및 결합(Bonding) 영역의 마이그레이션(Migration)이 발생할 수 있다.
본 발명은 증가된 집적도 및 채널수를 갖는 경우에도 소스 신호의 출력에 따른 인러시 전류의 발생을 억제할 수 있는 디스플레이를 위한 소스 신호 구동 장치를 제공함을 목적으로 한다.
또한, 본 발명은 파워 온 시퀀스에 연동한 소스 드라이버의 채널 온 또는 파워 오프 시퀀스에 연동한 소스 드라이버의 채널 오프가 수행되는 경우에 소스 신호의 출력에 따른 인러시 전류의 발생을 억제할 수 있는 디스플레이를 위한 소스 신호 구동 장치를 제공함을 목적으로 한다.
상기 기술적 과제를 해결하기 위한 본 발명의 디스플레이를 위한 소스 신호 구동 장치는, 칩으로 구현되는 하나의 드라이버 내에 형성되고, 복수의 그룹으로 구분되며 각각 소스 신호들을 출력하는 복수의 채널 회로; 적어도 하나의 인에이블 신호를 제공하는 컨트롤러; 및 상기 적어도 하나의 인에이블 신호를 한 쌍의 상기 그룹들 간에 전달하도록 각각 구성되고, 인에이블 시점을 미리 설정된 시간만큼 지연하여 상기 적어도 하나의 인에이블 신호를 각각 전달하는 전달 버퍼들;을 포함하며, 상기 적어도 하나의 인에이블 신호는 상기 전달 버퍼들에 의하여 상기 인에이블 시점이 점차 지연되면서 상기 복수의 그룹들에 대하여 순차적으로 전달되며, 상기 복수의 채널 회로는 상기 그룹 별로 상기 적어도 하나의 인에이블 신호에 의하여 서로 다른 인에이블 시점에 순차적으로 상기 소스 신호들을 출력함을 특징으로 한다.
또한, 본 발명의 디스플레이를 위한 소스 신호 구동 장치는, 칩으로 구현되는 하나의 드라이버 내에 형성되고, 복수의 그룹으로 구분되며 각각 소스 신호들을 출력하는 복수의 채널 회로; 및 상기 그룹 별로 서로 다른 인에이블 시점을 가지며 동일한 수의 적어도 하나의 인에이블 신호를 상기 그룹 별로 제공하는 컨트롤러;를 포함하며, 상기 복수의 채널 회로는 상기 그룹 별로 상기 적어도 하나의 인에이블 신호에 의하여 서로 다른 인에이블 시점에 순차적으로 상기 소스 신호들을 출력함을 특징으로 한다.
또한, 본 발명의 디스플레이를 위한 소스 신호 구동 장치는, 칩으로 구현되는 하나의 드라이버 내에 형성되고, 복수의 그룹으로 구분되며 각각 소스 신호들을 출력하는 복수의 채널 회로; 상기 소스 신호들의 출력을 위한 인에이블 구간 동안 인에이블 상태를 유지하는 인에이블 데이터와 상기 인에이블 구간 동안 복수의 주기를 갖는 시프트 클럭을 제공하는 컨트롤러; 및 상기 복수의 그룹에 각각 대응되게 구성되며, 대응하는 상기 그룹에 적어도 하나의 인에이블 신호를 제공하는 인에이블 신호 제공부들;을 포함하고, 상기 인에이블 데이터와 상기 시프트 클럭은 상기 인에이블 신호 제공부들에 순차적으로 전달되며, 상기 인에이블 신호 제공부들은 상기 인에이블 데이터와 상기 시프트 클럭의 전달 순서에 따라 상기 시프트 클럭에 동기하며 순차적으로 지연된 인에이블 시점을 갖는 상기 적어도 하나의 인에이블 신호를 생성하며, 그리고, 상기 복수의 채널 회로는 상기 그룹 별로 상기 적어도 하나의 인에이블 신호에 의하여 서로 다른 인에이블 시점에 대응하여 순차적으로 상기 소스 신호들을 출력함을 특징으로 한다.
본 발명은 증가된 집적도 및 채널수를 갖는 디스플레이를 위한 소스 신호 구동 장치에서 소스 신호의 출력시 발생하는 인러시 전류를 억제할 수 있는 효과가 있다.
그리고, 본 발명은 디스플레이의 파워 온 시퀀스 또는 파워 오프 시퀀스에 연동한 소스 드라이버의 채널 온 또는 채널 오프가 수행될 때 인러시 전류의 발생을 억제할 수 있는 효과가 있다.
그리고, 본 발명은 소스 신호의 출력에 따른 인러시 전류의 발생을 저감함으로써 인러시 전류에 의해 발생할 수 있는 오동작을 줄이고 다양한 마이그레이션 현상을 방지하고, 그 결과 디스플레이의 가격 경쟁력을 확보하면서 제조 공정을 단순화할 수 있고 불량률을 줄이며 설계의 편리함을 제공할 수 있다.
도 1은 본 발명의 디스플레이를 설명하기 위한 배치도.
도 2는 본 발명의 디스플레이를 위한 소스 신호 구동 장치의 바람직한 실시예를 나타내는 회로도.
도 3은 파워 온 시퀀스에 대응한 도 2의 실시예의 동작을 설명하는 파형도.
도 4는 파워 오프 시퀀스에 대응한 도 2의 실시예의 동작을 설명하는 파형도.
도 5는 본 발명의 디스플레이를 위한 소스 신호 구동 장치의 다른 실시예를 나타내는 회로도.
도6은 본 발명의 디스플레이를 위한 소스 신호 구동 장치의 또다른 실시예를 나타내는 회로도.
도 7은 파워 온 시퀀스에 대응한 도 6의 실시예의 동작을 설명하는 파형도.
도 8은 파워 오프 시쿼스에 대응한 도 6의 실시예의 동작을 설명하는 파형도.
도 9 내지 도 11은 시프트 클럭의 주파수를 조절함으로써 인에이블 신호의 인에이블 시점을 조절하는 방법을 설명하는 파형도들.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명의 실시예에 의한 소스 신호 구동 장치가 적용되는 디스플레이는 LCD 또는 LED를 이용하여 픽셀들을 구성하는 평판 디스플레이 장치로 이해될 수 있다.
상기한 디스플레이는 대개 도 1과 같이 디스플레이 패널(10)에 FPCB(Flexible Printed Circuit Board)(20)가 접속된 구성을 포함한다.
디스플레이 패널(10)은 글래스를 기판으로 이용하여 제작되며 미리 설정된 표시 영역(12)에 픽셀들이 형성된다. 표시 영역(12)은 픽셀들의 구동에 의하여 영상을 표시하는 영역이다.
소스 드라이버(SDIC)는 디스플레이 패널(10)의 표시 영역(12)의 일변에 칩-온-글래스 방식으로 글래스 상에 본딩된다.
소스 드라이버(SDIC)는 입력 패드들과 출력 패드들을 구비한다. 출력 패드들은 소스 신호들의 출력을 위한 채널들을 형성하며 글래스 상에 형성된 출력 라인들과 본딩을 통하여 전기적으로 연결된다. 출력 라인들은 소스 신호들을 디스플레이 패널(10)의 표시 영역(12)의 픽셀들이 연결되는 전기 배선으로 이해될 수 있다. 입력패드들은 외부로부터 제공되는 전원(PWR) 및 디스플레이 데이터를 포함하는 입력 신호(SIG)의 입력을 위한 채널들을 형성하며 글래스 상에 형성된 전원 라인들 및 입력 라인들과 본딩을 통하여 전기적으로 연결된다.
한편, FPCB(20)는 디스플레이 패널(10)의 일변에 접합된다. 디스플레이 패널(10)과 FPCB(20)는 도전성 접착제 또는 도전성 접착필름 등을 이용하여 접합될 수 있다. 상기한 접합에 의하여 FPCB(20)의 전원 라인들과 신호 라인들은 디스플레이 패널(10)의 입력 라인들에 전기적으로 연결될 수 있다. 여기에서, 전원 라인들은 상기한 전원(PWR)에 해당하는 다양한 전압들을 전달하기 위한 것으로 이해될 수 있다. 전원 라인들을 통하여 후술하는 아날로그 전원전압(AVDD)과 디지털 전원전압(DVDD) 및 접지전압(VSS)이 디스플레이 패널(10)에 제공될 수 있다. 그리고, 신호 라인들은 디스플레이 데이터 등의 입력 신호들(SIG)을 전달하기 위한 것으로 이해될 수 있다.
도 1은 디스플레이 패널(10)에 대하여 두 개의 소스 드라이버(SDIC)가 구성된 것을 예시한다.
본 발명에서 소스 드라이버(SDIC)는 집적도가 높아서 종래와 대비하여 동일 면적에 대하여 많은 수의 채널이 형성된 것을 이용한다. 그러므로, 디스플레이 패널(10)은 종래와 대비하여 적은 수의 소스 드라이버들(SDIC)을 구비하도록 구성될 수 있다. 예시적으로, 도 1은 두 개의 소스 드라이버(SDIC)가 디스플레이 패널(10)에 구성된 것을 예시한다. 집적도가 낮은 종래의 소스 드라이버를 이용하는 경우, 세 개 이상의 소스 드라이버가 디스플레이 패널(10)에 구성될 수 있다.
상기한 소스 드라이버(SDIC)는 본 발명에서 소스 신호 구동 장치 또는 소스 신호 구동 장치의 일부로 이해될 수 있다.
보다 구체적으로, 도 2에서 후술되는 컨트롤러(30)가 소스 드라이버(SDIC)에 내장되는 경우, 소스 드라이버(SDIC)는 소스 신호 구동 장치로 이해될 수 있다. 만약, 도 2에서 후술되는 컨트롤러(30)가 소스 드라이버(SDIC)에 외장되는 경우, 소스 드라이버(SDIC)는 컨트롤러(30)를 제외한 소스 신호 구동 장치의 일부를 의미하는 것으로 이해될 수 있다. 상기한 컨트롤러는 디스플레이 장치에 일반적으로 적용되는 타이밍 컨트롤러로 이해될 수 있다.
본 발명의 소스 신호 구동 장치는 도 2와 같이 실시될 수 있다. 도 2의 실시예는 인에이블 신호의 인에이블 시점을 지연하는 전달 버퍼들(BUF)을 이용함으로써 소스 신호들의 출력 시점을 그룹 단위로 분산하고, 그 결과 인러시 전류의 발생을 억제하기 위한 것이다.
도 2를 참조하면, 본 발명의 소스 신호 구동 장치는 복수의 채널 회로(CH1~CH6), 전달 버퍼들(BUF) 및 컨트롤러(30)를 포함한다.
여기에서, 각 채널 회로(CH1~CH6)는 동일 전원을 사용하며 소스 신호들을 출력하기 위한 적어도 하나의 부품을 포함하도록 구성될 수 있다. 각 채널 회로(CH1~CH6)는 미리 할당된 일정한 수의 소스 신호들(S1~S100, S101~S200, S201~S300, S301~S400, S401~S500, S501~S600)을 각각 출력하도록 구성된다.
도 2에서 각 채널 회로(CH1~CH6)는 디지털 아날로그 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)를 모두를 포함한다. 이와 달리 채널 회로(CH1~CH6)는 디지털 아날로그 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX) 중 적어도 하나를 포함하는 것으로 변형 실시될 수 있다.
각 채널 회로(CH1~CH6)에 포함되는 디지털 아날로그 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)는 동일한 아날로그 전원 전압(AVDD) 및 접지 전압(VSS)을 공통으로 이용하여 동작된다. 아날로그 전원 전압(AVDD)는 컨트롤러(30)에서 사용되는 디지털 전원 전압(DVDD)보다 높은 레벨의 직류 전압으로 이해될 수 있다.
각 채널 회로(CH1~CH6) 내에서, 디지털 아날로그 컨버터(DAC)는 디지털의 디스플레이 데이터에 대응하는 감마 전압을 선택하여 출력하고, 출력 버퍼(AMP)는 디지털 아날로그 컨버터(DAC)의 출력 전압을 구동하여 소스 신호로서 출력하며, 멀티플렉서(MUX)는 출력 버퍼(AMP)의 소스 신호를 선택적으로 디스플레이 패널(10)의 표시 영역(12)의 해당 픽셀로 전달한다. 디지털 아날로그 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)는 각각 인에이블 신호(EN11~EN13)를 수신하고, 인에이블 신호의 인에이블 시점에 동기하여 해당 동작을 개시할 수 있다.
복수의 채널 회로(CH1~CH6)는 칩으로 구현되는 하나의 드라이버(소스 드라이버) 내에 형성되고 복수의 그룹으로 구분된다. 예시적으로 그룹은 채널 회로들(CH1, CH2), 채널 회로들(CH3 CH4) 및 채널 회로들(CH5, CH6) 단위로 구분되는 것으로 정의될 수 있다.
본 발명의 소스 신호 구동 장치는 디스플레이 데이터를 수신하여 데이터와 클럭 신호를 복원하는 클럭 데이터 복원부(도시되지 않음), 복원된 클럭 및 데이터를 이용한 디지털 프로세싱을 진행하는 래치(도시되지 않음) 및 레벨 시프트(도시되지 않음) 등을 포함할 수 있으나 설명의 편의를 위하여 생략한다.
그리고, 컨트롤러(30)는 적어도 하나의 인에이블 신호를 복수의 채널 회로(CH1~CH6)에 제공한다. 도 2에서, 컨트롤러(30)는 인에이블 신호들(EN11~EN13)을 제공하는 것으로 구성된다. 여기에서, 인에이블 신호(EN11)는 디지털 아날로그 컨버터(DAC)에 제공되고, 인에이블 신호(EN12)는 출력 버퍼(AMP)에 제공되며, 인에이블 신호(EN13)는 멀티플렉서(MUX)에 제공된다.
한편, 전달 버퍼(BUF)가 복수의 채널 회로(CH1~CH6)에 포함되는 한 쌍의 그룹들 간에 인에이블 신호를 전달하도록 구성된다. 이때, 전달 버퍼(BUF)는 전달 신호를 증폭시키는 동작을 수행할 수 있다. 보다 구체적으로, 전달 버퍼(BUF)는 채널 회로들(CH1, CH2)의 그룹과 채널 회로들(CH3 CH4)의 그룹 사이 및 채널 회로들(CH3, CH4)의 그룹과 채널 회로들(CH5 CH6)의 그룹 사이에 각각 구성된다. 전달 버퍼(BUF)는 인에이블 신호들(EN11~EN13)을 각각 수신하고, 각 인에이블 신호들(EN11~EN13)의 인에이블 시점을 미리 설정된 시간만큼 지연하며, 인에이블 시점이 지연된 인에이블 신호들(EN11~EN13)을 출력한다. 이를 위하여, 전달 버퍼(BUFF)는 플립플롭들이나 지연소자 등을 이용하여 구성될 수 있다.
대체로 소스 드라이버는 채널을 형성하는 출력단자들이 칩의 일변을 따라 일렬 또는 복수의 열로 배열된다. 상기한 출력단자들의 구성에 대응하여 채널 회로들(CH1~CH6)도 소스 드라이버의 칩 내에 출력단자들에 대응하도록 칩의 일변을 따라 배열되도록 구성될 수 있다. 그리고, 전달 버퍼(BUF)는 상기한 채널 회로들(CH1~CH6)의 사이에 배치됨으로써 인에이블 신호들(EN11~EN13)을 수신 및 출력하도록 구성될 수 있다. 보다 구체적으로, 전달 버퍼(BUF)는 도 2와 같이 채널 회로(CH2)와 채널 회로(CH3)의 사이(제1 위치) 및 채널 회로(CH4)와 채널 회로(CH5)의 사이(제2 위치)에 배치될 수 있다. 예시적으로, 제1 위치에 배치된 전달 버퍼(BUF)는 채널 회로들(CH1, CH2)을 경유한 인에이블 신호들(EN11~EN13)을 수신하고, 내부에서 인에이블 시점을 지연한 인에이블 신호들(EN11~EN13)을 채널 회로들(CH3, CH4)의 그룹에 제공한다.
각 그룹 내에서 인에이블 신호들(EN11~13)은 그룹 내에 포함된 채널 회로들에 병렬로 입력되거나 순차적으로 입력되도록 구성될 수 있다.
따라서, 도 2의 실시예에서, 인에이블 신호들(EN11~13)은 컨트롤러(30)에서 출력되어서 첫째 그룹의 채널 회로(CH1)의 디지털 아날로그 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)에 각각 입력되며, 그 후 순차적으로 채널 회로(CH2), 전달 버퍼(BUF), 채널 회로들(CH3, CH4), 전달 회로(BUF) 및 채널 회로들(CH5, CH6)로 전달된다.
상기한 전달 과정에서, 인에이블 신호들(EN11~EN13)은 전달 버퍼들(BUF)에 의하여 인에이블 시점이 점차 지연된다. 즉, 전달 버퍼(BUF)에서 인에이블 신호들을 전달받는 그룹의 채널 회로들은 전달 버퍼(BUF)보다 앞서 인에이블 신호를 전달받은 그룹의 채널 회로들보다 늦은 인에이블 시점에 소스 신호들을 출력한다.
그러므로, 복수의 채널 회로(CH1~CH6)는 그룹 별로 인에이블 신호(EN11~EN13)에 의하여 서로 다른 인에이블 시점에 순차적으로 소스 신호들을 출력한다.
본 발명에 의하여 복수의 채널 회로(CH1~CH6)가 서로 다른 인에이블 시점에 소스 신호들을 출력하는 오퍼레이션은 디스플레이를 위한 파워의 턴온에 따른 채널 온 또는 파워의 턴오프에 따른 채널 오프 중 하나에 포함되어 구현될 수 있다.
디스플레이를 위한 파워의 턴온에 따른 파워 온 시퀀스는 도 3을 참조하여 설명할 수 있다.
디스플레이의 파워가 턴온되면, 초기화 단계를 거친 후 소스 드라이버의 채널 온이 실행되고, 채널 온 후 소스 드라이버는 정상 동작한다. 여기에서, 초기화 단계는 도 3의 PA 기간에 대응되고, 소스 드라이버의 채널 온은 도 3의 PB 기간에 대응되며, 소스 드라이버의 정상 동작 기간은 도 3의 PC 기간에 대응된다.
파워가 턴온되면 디스플레이는 디지털 전원전압(DVDD)의 안정화, 아날로그 전원전압(AVDD)의 안정화, 레지스터 세팅, 타이밍 컨트롤러의 초기화 및 소스 드라이버의 턴온이 순차적으로 진행되는 파워 온 시퀀스가 진행된다.
상기한 파워 온 시퀀스의 마지막 즉 소스 드라이버의 턴온 이후 채널 온이 실행된다.
본 발명의 채널 회로들(CH1~CH6)은 그룹 별로 다른 인에이블 시점에 채널 온을 통하여 소스 신호들을 출력한다. 즉, 채널 회로들(CH1, CH2)의 그룹은 시점 T11에 인에이블 신호들(EN11~EN13)에 동기하여 소스 신호들(S1~S200)을 출력하고, 채널 회로들(CH3, CH4)의 그룹은 시점 T12에 버퍼(BUF)에 의하여 인에이블 시점이 지연된 인에이블 신호들(EN11~EN13)에 동기하여 소스 신호들(S201~S400)을 출력하고, 채널 회로들(CH5, CH6)의 그룹은 시점 T13에 버퍼(BUF)에 의하여 인에이블 시점이 더 지연된 인에이블 신호들(EN11~EN13)에 동기하여 소스 신호들(S401~S600)을 출력한다.
상기와 같이 파워 온 시퀀스에 대응하여 소스 신호들의 출력 시점이 분산됨에 따라 소스 신호들의 출력시 인러시 전류의 발생이 억제될 수 있다.
한편, 파워의 턴오프에 따른 디스플레이의 파워 오프 시퀀스에서도 본 발명의 실시예는 인러시 전류의 발생을 억제할 수 있다.
파워의 턴오프에 따른 파워 오프 시퀀스는 도 4를 참조하여 설명할 수 있다.
디스플레이의 파워의 턴오프 동작이 실행되면, 정상 동작 중인 소스 드라이버는 채널 오프를 실행하고, 그 후 소스 드라이버, 타이밍 컨트롤러, 레지스터 및 전원의 파워 다운 동작이 실행된다. 여기에서, 소스 드라이버의 정상 동작 단계는 도 4의 FA 기간에 대응되고, 소스 드라이버의 채널 오프는 도 4의 FB 기간에 대응되며, 소스 드라이버, 타이밍 컨트롤러, 레지스터 및 전원의 파워 다운 동작은 도 4의 FC 기간에 실행된다.
디스플레이의 파워 턴오프 동작이 실행되면, 소스 드라이버는 정상 동작 상태에서 채널 오프를 먼저 실행한다.
상기한 소스 드라이버의 채널 오프 동작 이후, 디스플레이는 소스 드라이버의 턴오프, 타이밍 컨트롤러의 턴오프 등을 순차적으로 수행하는 파워 오프 시퀀스가 진행된다.
본 발명의 실시예는 상기한 파워 오프 시퀀스의 첫 순서에 즉 소스 드라이버의 턴오프 이전에 채널 오프를 실행한다. 본 발명의 채널 회로들(CH1~CH6)은 그룹 별로 다른 인에이블 시점에 채널 오프을 통하여 소스 신호들을 출력을 중지한다. 즉, 채널 회로들(CH1, CH2)의 그룹은 시점 T14에 인에이블 신호들(EN11~EN13)에 동기하여 소스 신호들(S1~S200)의 출력을 중지하고, 채널 회로들(CH3, CH4)의 그룹은 시점 T15에 버퍼(BUF)에 의하여 인에이블 시점이 지연된 인에이블 신호들(EN11~EN13)에 동기하여 소스 신호들(S201~S400)의 출력을 출력하고, 채널 회로들(CH5, CH6)의 그룹은 시점 T16에 버퍼(BUF)에 의하여 인에이블 시점이 더 지연된 인에이블 신호들(EN11~EN13)에 동기하여 소스 신호들(S401~S600)의 출력을 출력한다.
상기와 같이 파워 오프 시퀀스에 대응하여 소스 신호들의 중지 시점이 분산됨에 따라 소스 신호들의 변화에 따른 인러시 전류의 발생이 억제될 수 있다.
상기와 같이 본 발명의 소스 신호 구동 장치는 소스 신호들에 의한 인러시 전류의 발생을 억제할 수 있다.
상기한 본 발명의 소스 신호 구동 장치에 의하여 인러시 전류에 의해 발생할 수 있는 오동작을 줄이고 다양한 마이그레이션 현상을 방지할 수 있다. 그 결과, 본 발명은 디스플레이의 가격 경쟁력을 확보하면서 제조 공정을 단순화할 수 있고 불량률을 줄이며 설계의 편리함을 제공할 수 있다.
한편, 본 발명은 도 5와 같이 실시됨에 의해 소스 신호들의 출력 시점을 그룹 단위로 분산하고, 그 결과 인러시 전류의 발생을 억제할 수 있다.
도 5를 참조하면, 본 발명의 소스 신호 구동 장치는 복수의 채널 회로(CH1~CH6) 및 컨트롤러(30)를 포함한다. 도 5의 구성에서 복수의 채널 회로(CH1~CH6)는 도 1과 동일하므로 이에 대한 구성 및 동작에 대한 설명은 생략한다.
컨트롤러(30)는 복수의 채널 회로(CH1~CH6)의 그룹 별로 서로 다른 인에이블 시점을 가지며 동일한 수의 적어도 하나의 인에이블 신호를 제공하도록 구성된다.
도 5의 실시예에서, 컨트롤러(30)는 채널 회로들(CH1, CH2)의 그룹의 아날로그 디지털 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)에 인에이블 신호들(EN1, EN4, EN7)을 각각 제공하고, 채널 회로들(CH3, CH4)의 그룹의 아날로그 디지털 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)에 인에이블 신호들(EN2, EN5, EN8)을 각각 제공하며, 그리고 채널 회로들(CH5, CH6)의 그룹의 아날로그 디지털 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)에 인에이블 신호들(EN3, EN6, EN9)을 각각 제공한다.
컨트롤러(30)는 인에이블 시점이 동일하거나 다르도록 인에이블 신호들을 동일 그룹에 제공하도록 구성될 수 있다. 인에이블 시점이 다른 경우, 컨트롤러는 아날로그 디지털 컨버터(DAC)에 가장 빠른 인에이블 시점을 갖는 인에이블 신호를 제공하고, 멀티플렉서(MUX)에 가장 느린 인에이블 시점을 갖는 인에이블 신호를 제공하도록 구성됨이 바람직하다.
도 5에서, 컨트롤러(30)는 예시적으로 채널 회로들(CH1, CH2)의 그룹에 가장 빠른 인에이블 시점을 갖는 인에이블 신호들(EN1, EN4, EN7)을 제공하고, 채널 회로들(CH5, CH6)의 그룹에 가장 느린 인에이블 시점을 갖는 인에이블 신호들(EN3, EN6, EN9)을 제공할 수 있다.
그러므로, 채널 회로들(CH1~CH6)은 그룹 별로 서로 다른 인에이블 시점에 동기하여 소스 신호들을 순차적으로 출력할 수 있다.
컨트롤러(30)는 상기와 같이 각 그룹 별로 인에이블 시점의 차이를 갖도록 인에이블 신호들(EN1, EN4, EN7/EN2, EN5, EN8/EN3, EN6, EN9)을 제공한다. 이를 위하여 컨트롤러(30)는 내부 클럭의 주기 단위 또는 내부 지연 블럭의 지연 단위로 인에이블 시점의 차이를 갖도록 인에이블 신호들(EN1, EN4, EN7/EN2, EN5, EN8/EN3, EN6, EN9)을 생성할 수 있다.
상기한 도 5의 실시예도, 도 2의 실시예와 같이 디스플레이의 파워 온 시퀀스에 포함된 드라이버의 턴온 이후의 채널 온 또는 파워 오프 시퀀스에 포함된 드라이버의 턴오프 이전의 채널 오프에 복수의 채널 회로(CH1~CH6)가 서로 다른 인에이블 시점에 소스 신호들을 출력하는 오퍼레이션을 수행할 수 있다.
상기한 오퍼레이션은 도 2 내지 도 4의 실시예와 작용 및 효과가 동일하므로 이에 대한 중복 설명은 생략한다.
한편, 본 발명은 도 6과 같이 실시됨에 의해 소스 신호들의 출력 시점을 그룹 단위로 분산하고, 그 결과 인러시 전류의 발생을 억제할 수 있다.
도 6을 참조하면, 본 발명의 소스 신호 구동 장치는 복수의 채널 회로(CH1~CH6), 인에이블 신호 제공부들 및 컨트롤러(30)를 포함한다. 도 6의 구성에서 복수의 채널 회로(CH1~CH6)는 도 5와 동일하므로 이에 대한 구성 및 동작에 대한 설명은 생략한다.
상기한 구성에서, 컨트롤러(30)는 소스 신호들의 출력을 위한 인에이블 구간 동안 인에이블 상태를 유지하는 인에이블 데이터(EN)와 인에이블 구간 동안 복수의 주기를 갖는 시프트 클럭(SC)을 제공하도록 구성된다.
그리고, 인에이블 신호 제공부들은 복수의 채널 회로(CH1~CH6)의 복수의 그룹에 각각 대응되게 구성되며, 인에이블 데이터(EN)와 시프트 클럭(SC)을 순차적으로 전달하도록 구성되고, 대응하는 그룹에 적어도 하나의 인에이블 신호를 제공하도록 구성된다.
인에이블 신호 제공부들은 각각 시프터(SFT)로 구성될 수 있다.
즉, 시프터들(SFT)은 복수의 채널 회로(CH1~CH6)의 복수의 그룹에 각각 대응되게 구성되며, 인에이블 데이터(EN)와 시프트 클럭(SC)을 순차적으로 전달하도록 구성되고, 대응하는 그룹에 적어도 하나의 인에이블 신호를 제공하도록 구성된다.
그리고, 각 시프터(SFT)는 인에이블 데이터(EN)가 인에이블된 상태에서 시프트 클럭(SC)에 동기하여 인에이블 시점이 순차적으로 지연된 적어도 하나의 인에이블 신호를 각각 생성한다. 이를 위하여, 시프터들(SFT)은 적어도 하나의 지연 단위 블록을 포함하며, 인에이블 데이터(EN)를 지연 단위 블록에 의해 지연시키고, 시프트 클럭(SC)의 라이징 에지 또는 폴링 에지에 동기하여 인에이블 신호를 출력하도록 구성될 수 있다.
도 6의 실시예에서 각 채널 회로(CH1~CH6)가 각각 그룹으로 정의된다.
그러므로, 시프터들(SFT)은 각 채널 회로(CH1~CH6)에 각각 인에이블 신호(EN21~EN26)을 제공하도록 구성된다. 그리고, 각 인에이블 신호(EN21~EN26)는 해당 시프터(SFT)에 의해 순차적으로 지연된 서로 다른 인에이블 시점을 갖는다.
상기한 구성에 의하여, 인에이블 데이터(EN)와 시프트 클럭(SC)은 시프터들(SFT)을 통하여 순차적으로 전달된다.
각 시프터(SFT)는 인에이블 데이터(EN)와 시프트 클럭(SC)의 전달 순서에 따라 시프트 클럭(SC)에 동기하며 순차적으로 지연된 인에이블 시점을 갖는 인에이블 신호들(EN21~EN26)을 각 채널 회로(CH1~CH6)에 제공한다.
그 결과, 각 채널 회로(CH1~CH6)는 서로 다른 인에이블 시점을 갖는 인에이블 신호들(EN21~EN26)에 의하여 서로 다른 시점에 순차적으로 소스 신호들을 출력한다.
여기에서, 시프터(SFT)는 디지털 아날로그 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)에 동일하거나 다른 인에이블 시점을 갖는 인에이블 신호들을 각각 제공하도록 구성될 수 있다. 도 6은 시프터(SFT)에서 출력되는 인에이블 신호는 표시의 편의를 위하여 하나의 부호로 기재하였으나 세 개의 인에이블 신호들을 포함하는 것으로 이해될 수 있다.
디지털 아날로그 컨버터(DAC), 출력 버퍼(AMP) 및 멀티플렉서(MUX)에 다른 인에이블 시점을 갖는 인에이블 신호들을 각각 제공하는 경우, 이들 간의 인에이블 시점의 차이는 시프터(SFT) 내부의 지연 단위 블록의 지연 시간에 의해 결정될 수 있다. 그리고, 디지털 아날로그 컨버터(DAC)가 가장 빠른 인에이블 시점을 갖는 인에이블 신호를 수신할 수 있고, 멀티플렉서(MUX)가 가장 느린 인에이블 시점을 갖는 인에이블 신호를 수신할 수 있다.
상기한 도 6의 실시예도, 도 2의 실시예와 같이 디스플레이의 파워 온 시퀀스에 포함된 드라이버의 턴온 이후의 채널 온 또는 파워 오프 시퀀스에 포함된 드라이버의 턴오프 이전의 채널 오프에 복수의 채널 회로(CH1~CH6)가 서로 다른 인에이블 시점에 소스 신호들을 출력하는 오퍼레이션을 수행할 수 있다.
상기한 도 6의 실시예에 의한 오퍼레이션은 도 7 및 도 8을 참조하여 이해될 수 있다.
도 7 및 도 8은 소스 신호들의 출력을 위한 인에이블 구간 동안 인에이블 상태를 유지하는 인에이블 데이터(EN)와 인에이블 구간 동안 복수의 주기를 갖는 시프트 클럭(SC)을 도시한다.
상기한 인에이블 데이터(EN) 및 시프트 클럭(SC)에 의한 오퍼레이션은 도 2 내지 도 4와 작용 및 효과가 동일하므로 이에 대한 중복 설명은 생략한다.
한편, 도 6의 실시예는 소스 신호들의 인에이블 구간과 인에이블 시점의 조절을 도 9 내지 도 11과 같이 가변할 수 있다.
이를 위하여, 컨트롤러(30)는 시프트 클럭(SC)의 주파수를 조절함으로써 각 인에이블 신호의 인에이블 시점이 도 9와 같이 좁게 분포하거나 도 11과 같이 넓게 분포하도록 할 수 있다. 시프트 클럭(SC)의 주파수가 높아지면 그에 대응하여 인에이블 데이터(EN)의 인에이블 구간도 줄어들고, 시프트 클럭(SC)의 주파수가 낮아지면 그에 대응하여 인에이블 데이터(EN)의 인에이블 구간도 늘어나도록 설정됨이 바람직하다.
상술한 실시예들에 의하여, 본 발명은 소스 드라이버 즉 소스 신호 구동 장치가 증가된 집적도 및 채널수를 가짐에 따라 인러시 전류가 발생할 가능성이 높은 경우 소스 신호들의 출력을 분산시킴으로써 인러시 전류를 억제할 수 있는 효과를 기대할 수 있다.
특히, 본 발명은 디스플레이의 파워 온 시퀀스 또는 파워 오프 시퀀스에 연동한 소스 드라이버의 채널 온 또는 채널 오프에 적용하여 인러시 전류의 발생을 억제할 수 있다.
그 결과, 본 발명은 인러시 전류의 발생을 저감할 수 있으며, 인러시 전류에 의해 발생할 수 있는 오동작을 줄이고 다양한 마이그레이션 현상을 방지하고, 그 결과 디스플레이의 가격 경쟁력을 확보하면서 제조 공정을 단순화할 수 있고 불량률을 줄이며 설계의 편리함을 제공할 수 있다.

Claims (15)

  1. 칩으로 구현되는 하나의 드라이버 내에 형성되고, 복수의 그룹으로 구분되며 각각 소스 신호들을 출력하는 복수의 채널 회로;
    적어도 하나의 인에이블 신호를 제공하는 컨트롤러; 및
    상기 적어도 하나의 인에이블 신호를 한 쌍의 상기 그룹들 간에 전달하도록 각각 구성되고, 인에이블 시점을 미리 설정된 시간만큼 지연하여 상기 적어도 하나의 인에이블 신호를 각각 전달하는 전달 버퍼들;을 포함하며,
    상기 적어도 하나의 인에이블 신호는 상기 전달 버퍼들에 의하여 상기 인에이블 시점이 점차 지연되면서 상기 복수의 그룹들에 대하여 순차적으로 전달되며,
    상기 복수의 채널 회로는 상기 그룹 별로 상기 적어도 하나의 인에이블 신호에 의하여 서로 다른 인에이블 시점에 순차적으로 상기 소스 신호들을 출력함을 특징으로 하는 디스플레이를 위한 소스 신호 구동 장치.
  2. 제1 항에 있어서,
    각각의 상기 채널 회로는 동일 전원을 사용하는 디지털 아날로그 컨버터, 출력 버퍼 및 멀티플렉서를 포함하며, 상기 디지털 아날로그 컨버터, 출력버퍼 및 멀티플렉서 중 적어도 하나에 대하여 상기 인에이블 신호가 제공되는 디스플레이를 위한 소스 신호 구동 장치.
  3. 제1 항에 있어서,
    상기 적어도 하나의 인에이블 신호에 의하여 상기 복수의 채널 회로가 서로 다른 상기 인에이블 시점에 상기 소스 신호들을 출력하는 오퍼레이션은,
    상기 디스플레이를 위한 파워의 턴온에 따른 파워 온 시퀀스에 포함된 타이밍 컨트롤러의 초기화 및 상기 드라이버의 턴온 이후의 채널 온 및 상기 디스플레이를 위한 파워의 턴오프에 따른 파워 오프 시퀀스에 포함된 상기 타이밍 컨트롤러의 초기화 및 상기 드라이버의 턴오프 이전의 채널 오프 중 적어도 하나에 포함되는 디스플레이를 위한 소스 신호 구동 장치.
  4. 칩으로 구현되는 하나의 드라이버 내에 형성되고, 복수의 그룹으로 구분되며 각각 소스 신호들을 출력하는 복수의 채널 회로; 및
    상기 그룹 별로 서로 다른 인에이블 시점을 가지며 동일한 수의 적어도 하나의 인에이블 신호를 상기 그룹 별로 제공하는 컨트롤러;를 포함하며,
    상기 복수의 채널 회로는 상기 그룹 별로 상기 적어도 하나의 인에이블 신호에 의하여 서로 다른 인에이블 시점에 순차적으로 상기 소스 신호들을 출력함을 특징으로 하는 디스플레이를 위한 소스 신호 구동 장치.
  5. 제4 항에 있어서,
    각각의 상기 채널 회로는 동일 전원을 사용하며 디지털 데이터에 대응하여 소스 신호를 생성하는 순차적인 프로세스를 수행하기 위한 디지털 아날로그 컨버터, 출력 버퍼 및 멀티플렉서를 포함하며,
    동일한 인에이블 시점을 갖는 제1 내지 제3 인에이블 신호가 상기 디지털 아날로그 컨버터, 상기 출력버퍼 및 상기 멀티플렉서에 제공되는 디스플레이를 위한 소스 신호 구동 장치.
  6. 제4 항에 있어서,
    각각의 상기 채널 회로는 동일 전원을 사용하며 디지털 데이터에 대응하여 소스 신호를 생성하는 순차적인 프로세스를 수행하기 위한 디지털 아날로그 컨버터, 출력 버퍼 및 멀티플렉서를 포함하며,
    상기 디지털 아날로그 컨버터는 제1 인에이블 신호를 수신하고, 상기 출력버퍼는 제2 인에이블 신호를 수신하며, 상기 멀티플렉서는 제3 인에이블 신호를 수신하고,
    상기 제1 내지 제3 인에이블 신호 중, 제1 인에이블 신호의 제1 인에이블 시점이 가장 빠르고 제3 인에이블 신호의 제3 인에이블 시점이 가장 느린 디스플레이를 위한 소스 신호 구동 장치.
  7. 제4 항에 있어서,
    상기 적어도 하나의 인에이블 신호에 의하여 상기 복수의 채널 회로가 서로 다른 상기 인에이블 시점에 상기 소스 신호들을 출력하는 오퍼레이션은,
    상기 디스플레이를 위한 파워의 턴온에 따른 파워 온 시퀀스에 포함된 타이밍 컨트롤러의 초기화 및 상기 드라이버의 턴온 이후의 채널 온 및 상기 디스플레이를 위한 파워의 턴오프에 따른 파워 오프 시퀀스에 포함된 상기 타이밍 컨트롤러의 초기화 및 상기 드라이버의 턴오프 이전의 채널 오프 중 적어도 하나에 포함되는 디스플레이를 위한 소스 신호 구동 장치.
  8. 제4 항에 있어서,
    상기 컨트롤러는 내부 클럭의 주기 단위로 상기 적어도 하나의 인에이블 신호가 상기 그룹 별로 서로 다른 인에이블 시점을 갖도록 생성하는 디스플레이를 위한 소스 신호 구동 장치.
  9. 칩으로 구현되는 하나의 드라이버 내에 형성되고, 복수의 그룹으로 구분되며 각각 소스 신호들을 출력하는 복수의 채널 회로;
    상기 소스 신호들의 출력을 위한 인에이블 구간 동안 인에이블 상태를 유지하는 인에이블 데이터와 상기 인에이블 구간 동안 복수의 주기를 갖는 시프트 클럭을 제공하는 컨트롤러; 및
    상기 복수의 그룹에 각각 대응되게 구성되며, 대응하는 상기 그룹에 적어도 하나의 인에이블 신호를 제공하는 인에이블 신호 제공부들;을 포함하고,
    상기 인에이블 데이터와 상기 시프트 클럭은 상기 인에이블 신호 제공부들에 순차적으로 전달되며,
    상기 인에이블 신호 제공부들은 상기 인에이블 데이터와 상기 시프트 클럭의 전달 순서에 따라 상기 시프트 클럭에 동기하며 순차적으로 지연된 인에이블 시점을 갖는 상기 적어도 하나의 인에이블 신호를 생성하며, 그리고,
    상기 복수의 채널 회로는 상기 그룹 별로 상기 적어도 하나의 인에이블 신호에 의하여 서로 다른 인에이블 시점에 대응하여 순차적으로 상기 소스 신호들을 출력함을 특징으로 하는 디스플레이를 위한 소스 신호 구동 장치.
  10. 제9 항에 있어서,
    각각의 상기 채널 회로는 동일 전원을 사용하며 디지털 데이터에 대응하여 소스 신호를 생성하는 순차적인 프로세스를 수행하기 위한 디지털 아날로그 컨버터, 출력 버퍼 및 멀티플렉서를 포함하며,
    동일한 인에이블 시점을 갖는 제1 내지 제3 인에이블 신호가 상기 디지털 아날로그 컨버터, 상기 출력버퍼 및 상기 멀티플렉서에 제공되는 디스플레이를 위한 소스 신호 구동 장치.
  11. 제9 항에 있어서,
    각각의 상기 채널 회로는 동일 전원을 사용하며 디지털 데이터에 대응하여 소스 신호를 생성하는 순차적인 프로세스를 수행하기 위한 디지털 아날로그 컨버터, 출력 버퍼 및 멀티플렉서를 포함하며,
    상기 디지털 아날로그 컨버터는 제1 인에이블 신호를 수신하고, 상기 출력버퍼는 제2 인에이블 신호를 수신하며, 상기 멀티플렉서는 제3 인에이블 신호를 수신하고,
    상기 제1 내지 제3 인에이블 신호 중 제1 인에이블 신호의 제1 인에이블 시점이 가장 빠르고 제3 인에이블 신호의 제3 인에이블 시점이 가장 느린 디스플레이를 위한 소스 신호 구동 장치.
  12. 제11 항에 있어서,
    상기 인에이블 신호 제공부들은 각각 시프터로 구성되며, 상기 시프트 클럭의 주기 단위로 인에이블 시점이 다르게 상기 제1 내지 제3 인에이블 신호를 제공하는 디스플레이를 위한 소스 신호 구동 장치.
  13. 제9 항에 있어서,
    상기 적어도 하나의 인에이블 신호에 의하여 상기 복수의 채널 회로가 서로 다른 상기 인에이블 시점에 상기 소스 신호들을 출력하는 오퍼레이션은,
    상기 디스플레이를 위한 파워의 턴온에 따른 파워 온 시퀀스에 포함된 타이밍 컨트롤러의 초기화 및 상기 드라이버의 턴온 이후의 채널 온 및 상기 디스플레이를 위한 파워의 턴오프에 따른 파워 오프 시퀀스에 포함된 상기 타이밍 컨트롤러의 초기화 및 상기 드라이버의 턴오프 이전의 채널 오프 중 적어도 하나에 포함되는 디스플레이를 위한 소스 신호 구동 장치.
  14. 제9 항에 있어서,
    상기 인에이블 신호 제공부들은 각각 시프터로 구성되며, 상기 시프트 클럭의 주기 단위로 인에이블 시점이 순차적으로 지연된 상기 적어도 하나의 인에이블 신호를 생성하는 디스플레이를 위한 소스 신호 구동 장치.
  15. 제9 항에 있어서,
    상기 컨트롤러는 복수의 그룹에 대한 상기 적어도 하나의 인에이블 신호의 인에이블 시점의 조절을 위하여 상기 시프트 클럭의 주파수를 조절함으로써 복수의 상기 채널 회로에 의한 인-러시 전류의 양을 조절하는 디스플레이를 위한 소스 신호 구동 장치.
KR1020170176647A 2017-12-21 2017-12-21 디스플레이를 위한 소스 신호 구동 장치 KR102047676B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170176647A KR102047676B1 (ko) 2017-12-21 2017-12-21 디스플레이를 위한 소스 신호 구동 장치
US16/225,498 US10854134B2 (en) 2017-12-21 2018-12-19 Source signal driving apparatus for display device
CN201811571263.2A CN109949735A (zh) 2017-12-21 2018-12-21 显示设备的源信号驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170176647A KR102047676B1 (ko) 2017-12-21 2017-12-21 디스플레이를 위한 소스 신호 구동 장치

Publications (2)

Publication Number Publication Date
KR20190075223A true KR20190075223A (ko) 2019-07-01
KR102047676B1 KR102047676B1 (ko) 2019-11-22

Family

ID=66951333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170176647A KR102047676B1 (ko) 2017-12-21 2017-12-21 디스플레이를 위한 소스 신호 구동 장치

Country Status (3)

Country Link
US (1) US10854134B2 (ko)
KR (1) KR102047676B1 (ko)
CN (1) CN109949735A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018215428B3 (de) * 2018-09-11 2019-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flächenlichtmodulatoren (SLM) mit integrierten Digital / Analog-Konvertern
KR20210083637A (ko) * 2019-12-27 2021-07-07 엘지디스플레이 주식회사 표시 장치
CN111627392B (zh) * 2020-05-20 2021-11-02 昇显微电子(苏州)有限公司 一种降低amoled显示驱动芯片列驱动电路功耗的方法
KR20220000258A (ko) * 2020-06-25 2022-01-03 매그나칩 반도체 유한회사 패널 제어 회로 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100073739A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 액정표시장치
KR20170077546A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 표시장치
KR20170080349A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294114B2 (ja) * 1996-08-29 2002-06-24 シャープ株式会社 データ信号出力回路および画像表示装置
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
KR100330036B1 (ko) * 2000-06-29 2002-03-27 구본준, 론 위라하디락사 액정표시장치 및 그 구동방법
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
JP4168339B2 (ja) * 2003-12-26 2008-10-22 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びに表示装置
KR100604919B1 (ko) * 2004-12-01 2006-07-28 삼성전자주식회사 디스플레이 장치
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP4204630B1 (ja) * 2007-05-30 2009-01-07 シャープ株式会社 走査信号線駆動回路、表示装置、およびその駆動方法
KR101422081B1 (ko) 2007-08-28 2014-07-23 삼성전자주식회사 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법
KR100909057B1 (ko) 2007-08-29 2009-07-23 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법
US8836630B2 (en) * 2013-01-11 2014-09-16 Himax Technologies Limited Source driver and display device
KR102122529B1 (ko) 2013-12-10 2020-06-12 엘지디스플레이 주식회사 표시장치용 구동회로
US10388243B2 (en) * 2014-05-06 2019-08-20 Novatek Microelectronics Corp. Driving system and method for driving display panel and display device thereof
JP2016045458A (ja) * 2014-08-26 2016-04-04 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
KR102586459B1 (ko) * 2016-01-20 2023-10-10 주식회사 엘엑스세미콘 디스플레이 장치의 소스 드라이버
US10540924B2 (en) * 2016-01-20 2020-01-21 Silicon Works Co., Ltd Source driver
KR102477594B1 (ko) * 2017-12-14 2022-12-14 주식회사 디비하이텍 소스 드라이버 및 이를 포함하는 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100073739A (ko) * 2008-12-23 2010-07-01 엘지디스플레이 주식회사 액정표시장치
KR20170077546A (ko) * 2015-12-28 2017-07-06 엘지디스플레이 주식회사 표시장치
KR20170080349A (ko) * 2015-12-31 2017-07-10 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Also Published As

Publication number Publication date
CN109949735A (zh) 2019-06-28
US20190197945A1 (en) 2019-06-27
US10854134B2 (en) 2020-12-01
KR102047676B1 (ko) 2019-11-22

Similar Documents

Publication Publication Date Title
KR102047676B1 (ko) 디스플레이를 위한 소스 신호 구동 장치
US7633476B2 (en) Display element drive unit, display device including the same, and display element drive method
US10410599B2 (en) Source driver integrated circuit for ompensating for display fan-out and display system including the same
JP4982028B2 (ja) 液晶表示装置及びその駆動方法
KR100751441B1 (ko) 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
US20150187314A1 (en) Gate driver and control method thereof
US7592993B2 (en) Source driver capable of controlling source line driving signals in a liquid crystal display device
US10714046B2 (en) Display driver, electro-optical device, and electronic apparatus
KR101598077B1 (ko) 소스 드라이버 및 이를 포함하는 표시 장치
US8786353B2 (en) Multi-channel semiconductor device and display device comprising same
US10692456B2 (en) Display driver and output buffer
KR102433746B1 (ko) 게이트 드라이브 ic와 이를 포함한 표시장치
JP6086336B2 (ja) 画像表示装置に用いられるゲート駆動用集積回路、画像表示装置、および、有機ｅｌディスプレイ
US8643781B1 (en) Display interface methods and systems
US20100053060A1 (en) Control Signal Generation Method of Integrated Gate Driver Circuit Integrated Gate Driver Circuit and Liquid Crystal Display Device
KR20210081008A (ko) 레벨 쉬프터와 그를 포함한 표시장치
JP2005345808A (ja) Ｌｃｄモジュールのソース駆動集積回路及びこれを用いたソース駆動システム
JP2009272998A (ja) 位相同期回路及び半導体チップ
KR100498549B1 (ko) 엘씨디 모듈의 소스 드라이버 집적 회로 및 이를 이용한 소스 구동 시스템
KR20180076236A (ko) 게이트구동회로 및 이를 포함하는 표시장치
US20100110110A1 (en) Driving circuit
CN109285525B (zh) 电压信号产生电路、方法及显示装置
US20160314757A1 (en) Power management integrated circuit and display device
KR20170080234A (ko) 데이터 구동회로 및 이를 포함하는 표시 장치
TW202217531A (zh) 觸控顯示設備、驅動器積體電路與觸控顯示面板

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant