KR20190074980A - 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 Download PDF

Info

Publication number
KR20190074980A
KR20190074980A KR1020180163017A KR20180163017A KR20190074980A KR 20190074980 A KR20190074980 A KR 20190074980A KR 1020180163017 A KR1020180163017 A KR 1020180163017A KR 20180163017 A KR20180163017 A KR 20180163017A KR 20190074980 A KR20190074980 A KR 20190074980A
Authority
KR
South Korea
Prior art keywords
bond
raw material
gas
substrate
wafer
Prior art date
Application number
KR1020180163017A
Other languages
English (en)
Other versions
KR102301992B1 (ko
Inventor
기미히코 나카타니
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190074980A publication Critical patent/KR20190074980A/ko
Priority to KR1020210119622A priority Critical patent/KR102419555B1/ko
Application granted granted Critical
Publication of KR102301992B1 publication Critical patent/KR102301992B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은, 기판 상에 형성되는 막의 막질을 향상시킨다. (a) 기판에 대하여 Si-C 결합을 포함하고 할로겐 비함유의 제1 원료를 공급하는 공정과, (b) 기판에 대하여 Si-N 결합을 포함하고 알킬기 비함유의 제2 원료를 공급하는 공정을, 제1 원료에서의 Si-C 결합의 적어도 일부 및 제2 원료에서의 Si-N 결합의 적어도 일부가 절단되지 않고 유지되는 조건 하에서, 비동시에 행하는 사이클을 소정 횟수 행함으로써, 기판 상에, Si, C 및 N을 포함하는 막을 형성한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2014-127524호 공보
본 발명은, 기판 상에 형성되는 막의 막질을 향상시키는 것을 목적으로 한다.
본 발명의 일 형태에 의하면,
(a) 기판에 대하여 Si-C 결합을 포함하고 할로겐 비함유의 제1 원료를 공급하는 공정과, (b) 상기 기판에 대하여 Si-N 결합을 포함하고 알킬기 비함유의 제2 원료를 공급하는 공정을,
상기 제1 원료에서의 Si-C 결합의 적어도 일부 및 상기 제2 원료에서의 Si-N 결합의 적어도 일부가 절단되지 않고 유지되는 조건 하에서, 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, C 및 N을 포함하는 막을 형성하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성되는 막의 막질을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이다.
도 5의 (a)는 1,3-디실라프로판의 화학 구조식을, (b)는 1,4-디실라부탄의 화학 구조식을, (c)는 1,3-디실라부탄의 화학 구조식을, (d)는 1,3,5-트리실라펜탄의 화학 구조식을, (e)는 1,3,5-트리실라시클로헥산의 화학 구조식을, (f)는 1,3-디실라시클로부탄의 화학 구조식을 각각 도시하는 도면이다.
도 6의 (a)는 트리실릴아민의 화학 구조식을, (b)는 모노클로로트리실릴아민의 화학 구조식을 각각 도시하는 도면이다.
도 7은 기판 상에 형성된 막의 C 농도 및 N 농도의 측정 결과를 각각 도시하는 도면이다.
도 8은 기판 상에 형성된 막의 C 농도, N 농도 및 굴절률의 측정 결과를 각각 도시하는 도면이다.
도 9의 (a)는 기판 상에 형성된 막의 조성비의 측정 결과를 도시하는 도면이며, (b)는 기판 상에 형성된 막에 포함되는 탄소의 결합 상태의 비율의 측정 결과를 도시하는 도면이다.
도 10은 기판 상에 형성된 막의 스텝 커버리지의 측정 결과를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 주로 도 1 내지 도 5를 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 상류측부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 상류측부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
도 2에 도시한 바와 같이, 노즐(249a, 249b)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환 형상의 공간에, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르게 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 웨이퍼(200) 상에 형성되는 막을 구성하는 주 원소인 실리콘(Si)과 탄소(C)의 화학 결합(Si-C 결합)을 포함하고, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 비함유의 제1 원료(제1 원료 가스)가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 제1 원료 가스로서는, 예를 들어 1,4-디실라부탄(SiH3CH2CH2SiH3,약칭: 1,4-DSB) 가스를 사용할 수 있다. 도 5의 (b)에 화학 구조식을 나타내는 바와 같이, 1,4-DSB는, Si-C 결합, Si와 수소(H)의 화학 결합(Si-H 결합), 및 C와 H의 화학 결합(C-H 결합) 등을 포함하는 물질이며, 1분자 중에 2개의 Si-C 결합과, 6개의 Si-H 결합과, 4개의 C-H 결합을 포함하고 있다. 1,4-DSB는, 알킬렌기로서의 에틸렌기(C2H4)를 포함하고, 후술하는 알킬기 비함유의 원료이기도 하다. 1,4-DSB에서의 C가 갖는 4개의 결합손 중, 1개는 Si-C 결합을 구성하고 있고, 2개는 C-H 결합을 구성하고 있다. 본 명세서에서는, 1,4-DSB를, 간단히 DSB라고도 칭한다. DSB는, 후술하는 기판 처리 공정에서, Si 소스, C 소스로서 작용한다.
가스 공급관(232a)으로부터는, Si와 질소(N)의 화학 결합(Si-N 결합)을 포함하고, 메틸기, 에틸기, 프로필기, 이소프로필기, 부틸기, 이소부틸기 등의 알킬기 비함유의 제2 원료(제2 원료 가스)가 MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 제2 원료 가스로서는, 예를 들어 트리실릴아민(N(SiH3)3,약칭: TSA) 가스를 사용할 수 있다. 도 6의 (a)에 화학 구조식을 나타내는 바와 같이, TSA는, Si-N 결합 및 Si-H 결합을 포함하는 물질이며, 1분자 중에 3개의 Si-N 결합과, 9개의 Si-H 결합을 포함하고 있다. TSA는 할로겐 비함유의 원료이기도 하다. TSA에서의 1개의 N(중심 원소)에는, 3개의 Si가 결합하고 있다. TSA는, 후술하는 기판 처리 공정에서, Si 소스, N 소스로서도 작용한다.
가스 공급관(232b)으로부터는, 반응체(반응 가스)로서, 예를 들어 산소(O) 함유 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 산화제(산화 가스), 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232b)으로부터는, 촉매(촉매 가스)로서, 예를 들어 할로보란의 일종인 트리클로로보란(BCl3) 가스가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. BCl3 가스는, 후술하는 기판 처리 공정에서, 웨이퍼(200) 상에의 막의 형성을 촉진시키는 촉매적인 작용을 발휘한다. 단, BCl3 가스는, 성막 처리의 과정에서 그 분자 구조의 일부가 분해하는 경우도 있다. 이러한, 화학 반응의 전후에서 그 일부가 변화하는 가스는, 엄밀하게는 촉매가 아니다. 그러나, 본 명세서에서는, 화학 반응의 과정에서 그 일부가 분해하는 경우에도, 대부분은 분해하지 않고, 또한 반응의 속도를 변화시켜, 실질적으로 촉매로서 작용하는 물질을 촉매라고 칭한다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서의 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스, 희석 가스 등으로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 원료 공급계, 제2 원료 공급계가 각각 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 반응체 공급계(산화제 공급계), 촉매 공급계가 각각 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중 어느 것, 또는 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 거쳐서, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), 압력 센서(245), APC 밸브(244)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서 CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 성막 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 성막 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하는 기판 처리 시퀀스 예, 즉, 성막 시퀀스 예에 대해서, 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
(a) 웨이퍼(200)에 대하여 Si-C 결합을 포함하고 할로겐 비함유의 제1 원료로서 DSB 가스를 공급하는 스텝과,
(b) 웨이퍼(200)에 대하여 Si-N 결합을 포함하고 알킬기 비함유의 제2 원료로서 TSA 가스를 공급하는 스텝을,
DSB 가스에서의 Si-C 결합의 적어도 일부 및 TSA 가스에서의 Si-N 결합의 적어도 일부가 절단되지 않고 유지되는 조건 하에서, 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼(200) 상에 Si, C 및 N을 포함하는 막을 형성한다.
또한, 도 4에 도시하는 성막 시퀀스에서 행하는 사이클은,
(c) 웨이퍼(200)에 대하여 산화제로서 O2 가스를 공급하는 스텝을, 상술한 (a) 및 (b) 각각과 비동시에 행하는 것을 추가로 포함한다. 이 경우, 웨이퍼(200) 상에 형성되는 막은, 추가로 O를 포함하여, Si, O, C 및 N을 포함하는 막, 즉, 실리콘 산탄질화막(SiOCN막)이 된다.
또한, 도 4에 도시하는 성막 시퀀스에서 행하는 사이클은,
(d) 웨이퍼(200)에 대하여 촉매로서 BCl3 가스를 공급하는 스텝을, 상술한 (a) 및 (b) 중 적어도 어느 것을 행하기 전에 행하는 것을 추가로 포함한다. 도 4에서는, 일례로서, (d)를 (a) 전에 행하고, (a)의 후이며 (b) 전에는 실시하지 않는 경우를 나타내고 있다.
본 명세서에서는, 도 4에 도시하는 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 다른 실시 형태 등의 설명에서도 마찬가지의 표기를 사용하기로 한다.
(BCl3→DSB→TSA→O2)×n ⇒ SiOCN
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재했을 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 통해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 처리 온도로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 진공 펌프(246)의 가동, 웨이퍼(200)의 가열 및 회전은, 모두 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 이하의 스텝 1 내지 4를 순차 실시한다.
[스텝 1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 BCl3 가스를 공급한다. 구체적으로는, 밸브(243b)를 개방하고, 가스 공급관(232b) 내에 BCl3 가스를 흘린다. BCl3 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 BCl3 가스가 공급된다. 이때 밸브(243c, 243d)를 개방하고, 가스 공급관(232c, 232d) 내에 N2 가스를 흘리도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
BCl3 가스 공급 유량: 1 내지 2000sccm
N2 가스 공급 유량(각 가스 공급관): 0 내지 10000sccm
각 가스 공급 시간: 1 내지 120초
처리 온도: 400℃ 내지 450℃, 바람직하게는 425 내지 450℃
처리 압력: 1 내지 2000Pa
이 예시된다.
상술한 조건 하에서 웨이퍼(200)에 대하여 BCl3 가스를 공급함으로써, 처리실(201) 내에서의 BCl3 가스의 기상 중에서의 분해, 즉, 열분해를 억제하면서, 웨이퍼(200)의 최표면에 BCl3을 흡착시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 제1층(초기층)으로서, B 및 Cl을 포함하는 층을 형성하는 것이 가능하게 된다. 제1층은, 웨이퍼(200) 상에 물리 흡착된 BCl3이나, BCl3이 웨이퍼(200) 상에 화학 흡착됨으로써 발생한 물질을 포함하는 층이 된다. 웨이퍼(200)의 표면에 흡착된 이들 물질은, 후술하는 스텝 2, 3에서, 웨이퍼(200)의 표면 상에서 성막 반응(후술하는 제2층, 제3층의 형성 반응)을 진행시키는 촉매로서 작용한다. 이하, 촉매로서 작용하는 이들 물질을, 편의상 BClx(x는 1 내지 3)라고도 칭한다.
웨이퍼(200) 상에 제1층을 형성한 후, 밸브(243b)를 폐쇄하고, 처리실(201) 내에의 BCl3 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)를 개방하고, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다. 이들에 의해, 처리실(201) 내에 부유하는 BCl3 가스를 제거하는 것이 가능하게 된다. 그리고 이에 의해, 후술하는 스텝 2를, 처리실(201) 내에 BCl3 가스가 부유하고 있지 않은 상태(비부유의 상태)에서 행하는 것이 가능하게 된다.
촉매로서는, BCl3 가스 외에, 모노클로로보란(BClH2) 가스, 디클로로보란(BCl2H) 가스, 트리플루오로보란(BF3) 가스, 트리브로모보란(BBr3) 가스, 디보란(B2H6) 가스 등을 사용할 수 있다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 스텝 2 내지 4나, 포스트 트리트먼트 스텝 등에서도 마찬가지이다.
[스텝 2]
이 스텝에서는, 처리실(201) 내에 BCl3 가스가 부유하고 있지 않은 상태에서, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1층에 대하여 DSB 가스를 공급한다. 구체적으로는, 밸브(243a, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. DSB 가스는, MFC(241a)에 의해 유량 제어되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DSB 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
DSB 가스 공급 유량: 1 내지 2000sccm
DSB 가스 공급 시간: 1 내지 300초
처리 압력: 1 내지 4000Pa
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 DSB 가스를 공급함으로써, 제1층에 포함되는 BClx의 촉매 작용에 의해 촉매 반응을 발생시키고, 이에 의해, DSB의 분자 구조의 일부를 분해시키는 것이 가능하게 된다. 그리고, DSB의 분자 구조의 일부가 분해함으로써 생성된 물질, 예를 들어 Si-C 결합 등을 포함하는 제1 중간체를, 웨이퍼(200)의 표면에 흡착(화학 흡착)시키는 것이 가능하게 된다. 이에 의해, 제1층을 개질시켜, 웨이퍼(200) 상에 제2층으로서, Si 및 C를 포함하는 층인 실리콘 탄화층(SiC층)을 형성하는 것이 가능하게 된다. 또한, DSB 가스는 Si-H 결합, C-H 결합에 의해 종단되어 있으므로, 웨이퍼(200)의 표면에 흡착되기 어려운 특성을 갖지만, BClx의 촉매 작용을 이용함으로써, 웨이퍼(200)의 표면에 효율적으로 흡착되게 된다. 이와 같이, 제2층의 형성 반응은, 웨이퍼(200)의 표면에 미리 흡착시켜 둔 BClx의 촉매 작용에 의해 진행되는 것이며, 기상 반응이 아니라, 표면 반응이 주체가 된다. 또한 이때, 처리실(201) 내에는 BCl3이 부유하고 있지 않으므로, 제2층의 형성 반응을, 기상 반응이 아니라, 표면 반응에 의해 진행시키는 것이 보다 확실하게 가능하게 된다.
또한, 상술한 조건 하에서는, DSB 가스의 Si-C 결합의 적어도 일부는 절단되지 않고 유지된다. 그 때문에, 제2층은, Si 및 C를, Si-C 결합의 형태로 포함하는 층이 된다. 또한, 상술한 조건 하에서는, 제1층에 포함되어 있던 BClx의 일부를, 소멸시키지 않고 제2층 중에 잔류시킬 수 있다. 이에 의해, 제2층은, BClx도 포함하는 층이 된다. 제2층에 포함되는 BClx는, 후술하는 스텝 3에서, 성막 반응(제3층의 형성 반응)을 진행시키는 촉매로서 작용한다. 제2층을, BClx를 포함하는 SiC층이라고 칭할 수도 있다.
웨이퍼(200) 상에 제2층을 형성한 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 DSB 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제1 원료로서는, DSB 가스 외에, 1,3-디실라프로판(SiH3CH2SiH3,약칭: 1,3-DSP) 가스, 1,3-디실라부탄(SiH3CH2SiH2CH3,약칭: 1,3-DSB) 가스, 1,3,5-트리실라펜탄(SiH3CH2SiH2CH2SiH3,약칭: 1,3,5-TSP) 가스, 1,3,5-트리실라시클로헥산(SiH2CH2SiH2CH2SiH2CH2, 약칭: 1,3,5-TSCH) 가스, 1,3-디실라시클로부탄(SiH2CH2SiH2CH2, 약칭: 1,3-DSCB) 가스 등을 사용할 수 있다. 도 5의 (a)에 1,3-DSP의 화학 구조식을, 도 5의 (c)에 1,3-DSB의 화학 구조식을, 도 5의 (d)에 1,3,5-TSP의 화학 구조식을, 도 5의 (e)에 1,3,5-TSCH의 화학 구조식을, 도 5의 (f)에 1,3-DSCB의 화학 구조식을 각각 나타낸다. 이들 가스는, Si-C 결합을 포함하고, 할로겐 비함유의 물질이다. 도 5의 (a) 내지 도 5의 (f)에 도시하는 물질은, 웨이퍼(200) 상에 형성되는 SiOCN막의 애싱 내성, 습식 에칭 내성, 건식 에칭 내성 등(이하, 이들을 총칭해서 가공 내성이라고도 함)을 저하시키는 요인이 될 수 있는 이하의 결합, 예를 들어 2개 이상, 바람직하게는 3개 이상, 보다 바람직하게는 모든(4개) 결합손에 C가 결합한 C끼리의 결합(이하, 이 결합을 간단히 C-C 결합이라고 칭함), C와 O의 화학 결합(C-O 결합), Si와 알킬기(R)의 화학 결합(Si-R 결합), N과 H의 화학 결합(N-H 결합), N과 O의 화학 결합(N-O 결합)을 거의, 또는 전혀 포함하지 않는다.
[스텝 3]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제2층에 대하여 TSA 가스를 공급한다. 구체적으로는, 밸브(243a, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. TSA 가스는, MFC(241a)에 의해 유량 제어되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TSA 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
TSA 가스 공급 유량: 1 내지 2000sccm
TSA 가스 공급 시간: 1 내지 300초
처리 압력:1 내지 2000Pa
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 TSA 가스를 공급함으로써, 제2층에 포함되는 BClx의 촉매 작용에 의해 촉매 반응을 발생시키고, 이에 의해, TSA의 분자 구조의 일부를 분해시키는 것이 가능하게 된다. 그리고, TSA의 분자 구조의 일부가 분해함으로써 생성된 물질, 예를 들어 Si-N 결합 등을 포함하는 제2 중간체를, 웨이퍼(200)의 표면에 흡착(화학 흡착)시키는 것이 가능하게 된다. 이에 의해, 제2층을 개질시키면서 성장시켜, 웨이퍼(200) 상에 제3층으로서, Si, C 및 N을 포함하는 층인 실리콘 탄질화층(SiCN층)을 형성하는 것이 가능하게 된다. 또한, TSA 가스는 Si-H 결합에 의해 종단되어 있으므로, 웨이퍼(200)의 표면에 흡착되기 어려운 특성을 갖지만, BClx의 촉매 작용을 이용함으로써, 웨이퍼(200)의 표면에 효율적으로 흡착되게 된다. 이와 같이, 제3층의 형성 반응은, 제2층 중에 잔류시켜 둔 BClx의 촉매 작용에 의해 진행하는 것이며, 기상 반응이 아니라, 표면 반응이 주체가 된다.
또한, 상술한 조건 하에서는, TSA 가스의 Si-N 결합의 적어도 일부는 절단되지 않고 유지된다. 그 때문에, 제3층은, Si 및 N을, Si-N 결합의 형태로 포함하는 층이 된다. 또한, 상술한 조건 하에서는, 제2층에 포함되는 Si-C 결합의 적어도 일부는 절단되지 않고 유지된다. 그 때문에, 제3층은, Si 및 C를, Si-C 결합의 형태로 포함하는 층이 된다. 또한, 상술한 조건 하에서는, 제2층에 포함되어 있던 BClx는, TSA 가스와의 반응 시에 거의, 또는 모두가 소비되어, 제2층으로부터 제거된다. 제3층에 포함되는 BClx의 양은, 불순물 레벨로까지 저하된다.
웨이퍼(200) 상에 제3층을 형성한 후, 밸브(243a)를 폐쇄하고, 처리실(201) 내에의 TSA 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
제2 원료로서는, TSA 가스 외에, 모노클로로실릴아민(N(SiH3)2SiH2Cl) 가스 등을 사용할 수 있다. 도 6의 (b)에 모노클로로실릴아민의 화학 구조식을 나타낸다. 모노클로로실릴아민은, 1분자 중에 3개의 Si-N 결합을 포함하고, 알킬기 비함유의 물질이다. 도 6의 (a), 도 6의 (b)에 도시하는 바와 같이, 이들 물질은, 웨이퍼(200) 상에 형성되는 SiOCN막의 가공 내성을 저하시키는 요인이 될 수 있는 상술한 결합, 예를 들어 C-C 결합, C-O 결합, Si-R(R은 알킬기) 결합, N-H 결합, N-O 결합을, 전혀 포함하지 않는다.
[스텝 4]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제3층에 대하여 O2 가스를 공급한다. 구체적으로는, 밸브(243b, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243b 내지 243d)의 개폐 제어와 마찬가지의 수순으로 행한다. O2 가스는, MFC(241b)에 의해 유량 제어되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 O2 가스가 공급된다.
본 스텝에서의 처리 조건으로서는,
O2 가스 공급 유량: 1 내지 10000sccm
O2 가스 공급 시간: 1 내지 300초
처리 압력: 1 내지 4000Pa
이 예시된다. 다른 처리 조건은, 스텝 1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 O2 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 제3층의 적어도 일부를 개질(산화)시킬 수 있다. 이에 의해, 제3층 중으로부터 H, B, Cl 등의 불순물을 탈리시킴과 함께, O2 가스에 포함되는 O 성분을 제3층 중에 도입시키는 것이 가능하게 된다. 제3층이 산화됨으로써, 웨이퍼(200) 상에 제4층으로서, Si, O, C 및 N을 포함하는 층인 실리콘 산탄질화층(SiOCN층)을 형성하는 것이 가능하게 된다.
또한, 상술한 조건 하에서는, 제3층에 포함되는 Si-C 결합 및 Si-N 결합 각각의 적어도 일부는 절단되지 않고 유지된다. 그 때문에, 제4층은, Si-C 결합 및 Si-N 결합 각각을 포함하는 층이 된다.
웨이퍼(200) 상에 제4층을 형성한 후, 밸브(243b)를 폐쇄하고, 처리실(201) 내에의 O2 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다.
산화제로서는, O2 가스 외에, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스, 오존(O3) 가스, 과산화수소(H2O2) 가스, 수증기(H2O 가스), O2 가스+수소(H2) 가스 등을 사용할 수 있다.
[소정 횟수 실시]
상술한 스텝 1 내지 4를 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 소정 막 두께, 소정 조성의 SiOCN막을 형성할 수 있다. 상술한 사이클은 복수회 반복하는 것이 바람직하다. 즉, 상술한 사이클을 1회 행할 때 형성되는 제4층의 두께를 원하는 막 두께보다도 작게 하여, 제4층을 적층함으로써 형성되는 SiOCN막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
또한, 성막 스텝에서 나타낸 처리 조건은, 스텝 2에서, 처리실(201) 내에 DSB 가스가 단독으로 존재했을 경우에, DSB 가스의 Si-C 결합의 적어도 일부가 절단되지 않고 유지되는 조건이다. 또한, 상술한 처리 조건은, 스텝 3에서, 처리실(201) 내에 TSA 가스가 단독으로 존재했을 경우에, TSA 가스의 Si-N 결합의 적어도 일부가 절단되지 않고 유지되는 조건이기도 하다. 이러한 조건 하에서 성막 스텝을 행함으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에, DSB 가스 및 TSA 가스 각각에 포함되어 있던 Si-C 결합 및 Si-N 결합 각각을, 그대로의 형태로 도입시키는 것이 가능하게 된다.
또한, 성막 스텝에서 나타낸 처리 조건은, 스텝 1에서, 처리실(201) 내에 BCl3 가스가 단독으로 존재했을 경우에, BCl3 가스가 열분해(기상 분해)하지 않고 웨이퍼(200)의 표면 상에 BClX의 형태로 흡착되는 조건이기도 하다. 이러한 조건 하에서 성막 스텝을 행함으로써, 웨이퍼(200) 상에 형성되는 제1층 중에, 촉매로서 작용하는 BClX를 포함시키는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성되는 제1층의 두께의 웨이퍼 면내 균일성(이하, 간단히 면내 균일성이라고도 칭함)을 높이거나, 단차 피복성(이하, 스텝 커버리지 특성이라고도 칭함)을 향상시키거나 하는 것이 가능하게 된다. 이들의 결과, 제2, 제3층의 형성 반응을, 효율적이면서 또한 웨이퍼(200)의 면내 전역에 걸쳐 균등한 레이트로 진행시키는 것이 가능하게 된다. 그리고, 웨이퍼(200) 상에 형성되는 SiOCN막의 성막 레이트를 높임과 함께, 이 막을, 면내 막 두께 균일성이 높고, 스텝 커버리지 특성이 우수한 막으로 하는 것이 가능하게 된다.
또한, 처리 온도가 400℃ 미만이 되면, 스텝 1에서, 웨이퍼(200)의 표면에 BCl3이 화학 흡착되기 어려워져, 웨이퍼(200) 상에의 제1층의 형성이 어려워지는 경우가 있다. 또한, 스텝 2, 3에서, BClX의 촉매 작용이 얻어지기 어려워져, 웨이퍼(200) 상에의 제2, 제3층의 형성이 어려워지는 경우가 있다. 결과로서, 웨이퍼(200) 상에의 SiOCN막의 형성을 실용적인 성막 레이트로 진행시키는 것이 곤란해지는 경우가 있다. 처리 온도를 400℃ 이상의 온도로 함으로써, 이들 과제를 해소하는 것이 가능하게 되고, 웨이퍼(200) 상에의 SiOCN막의 형성을 실용적인 성막 레이트로 진행시키는 것이 가능하게 된다. 처리 온도를 425℃ 이상의 온도로 함으로써, 웨이퍼(200) 상에 형성되는 SiOCN막의 성막 레이트를 더욱 높이는 것이 가능하게 된다.
또한, 처리 온도가 450℃를 초과하면, 스텝 2, 3에서, 원료의 열분해 등이 과잉으로 진행되어, 제2, 제3층의 형성을, 기상 반응보다도 표면 반응이 주체가 되는 상황 하에서 진행시키는 것이 곤란해지는 경우가 있다. 또한, 스텝 2, 3에서, DSB 가스의 Si-C 결합의 적어도 일부를 유지하거나, TSA 가스의 Si-N 결합의 적어도 일부를 유지하거나 하는 것이 곤란해지는 경우도 있다. 처리 온도를 450℃ 이하의 온도로 함으로써, 이들 과제를 해소하는 것이 가능하게 된다. 결과로서, 웨이퍼(200) 상에 형성되는 SiOCN막의 면내 막 두께 균일성이나 스텝 커버리지 특성을 각각 향상시키는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성되는 SiOCN막 중에, Si-C 결합 및 Si-N 결합을 각각 도입시키는 것이 용이하게 된다.
따라서, 성막 스텝에서의 처리 온도는, 예를 들어 400℃ 내지 450℃의 범위 내의 온도로 하는 것이 바람직하고, 425 내지 450℃의 범위 내의 온도로 하는 것이 보다 바람직하다.
(포스트 트리트먼트 스텝)
웨이퍼(200) 상에의 SiOCN막의 형성이 완료된 후, 히터(207)의 온도를 적정하게 조정하여, 후처리로서, 웨이퍼(200) 상에 형성된 SiOCN막을 열처리(어닐 처리)한다. 이 스텝은, 밸브(243c, 243d)를 개방하고, 처리실(201) 내에 N2 가스를 공급하면서 행해도 되고, 또한 밸브(243c, 243d)를 폐쇄하고, 처리실(201) 내에의 N2 가스의 공급을 정지한 상태에서 행해도 된다. 어느 경우든, 이 스텝은, 밸브(243a, 243b)를 폐쇄하고, 처리실(201) 내에의 촉매, 제1 원료, 제2 원료, 산화제의 공급을 각각 정지한 상태에서 행한다.
본 스텝에서의 처리 조건으로서는,
N2 가스 공급 유량(각 가스 공급관): 0 내지 20000sccm
처리 온도: 600 내지 1000℃
처리 압력: 0.1 내지 100000Pa
처리 시간: 1 내지 300분
이 예시된다.
(애프터 퍼지 및 대기압 복귀)
성막 스텝 및 포스트 트리트먼트 스텝이 종료된 후, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물 등이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
그 후, 보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되고, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부로 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) DSB 가스 및 TSA 가스를, DSB 가스에서의 Si-C 결합의 적어도 일부, 및 TSA 가스에서의 Si-N 결합의 적어도 일부가, 각각 절단되지 않고 유지되는 조건 하에서 사용함으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에, DSB 가스 및 TSA 가스에서의 Si-C 결합 및 Si-N 결합 각각을, 그대로의 형태로 도입시키는 것이 가능하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 SiOCN막의 가공 내성을 향상시키는 것이 가능하게 된다.
(b) 성막 스텝을 논 플라스마의 분위기 하에서 행함으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에, Si-C 결합 및 Si-N 결합 각각을 도입시키는 것이 용이하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 SiOCN막의 가공 내성을 보다 향상시키는 것이 가능하게 된다.
(c) 제1, 제2 원료로서, 막의 가공 내성을 저하시키는 요인이 될 수 있는 C-C 결합, C-O 결합, Si-R(R은 알킬기) 결합, N-H 결합 등을 거의, 또는 전혀 포함하지 않는 물질을 사용함으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에, 이들 각종 결합을 포함시키지 않도록 하는 것이 용이하게 된다. 이에 의해, 웨이퍼(200) 상에 형성되는 SiOCN막의 가공 내성을, 보다 한층 향상시키는 것이 가능하게 된다.
또한, 웨이퍼(200)에 대하여 1,1,2,2-테트라클로로-1,2-디메틸디실란((CH3)2Si2Cl4, 약칭: TCDMDS) 가스 등의 알킬클로로실란계 가스, 디메틸아미노실란(SiH3[N(CH3)2]) 가스 등의 아미노실란계 가스, 및 O2 가스를 비동시에 공급하는 사이클을 소정 횟수 행함으로써도, 웨이퍼(200) 상에 SiOCN막을 형성하는 것은 가능하다. 그러나, 이러한 방법에 의해 형성된 SiOCN막은, 막의 가공 내성을 저하시키는 요인이 될 수 있는 상술한 각종 결합을 막 중에 포함하는 경우가 있어, 본 실시 형태에서 형성되는 SiOCN막 정도의 가공 내성은 얻어지기 어려운 경향이 있는 것을 알고 있다. 발명자의 예의 연구에 의하면, SiOCN막 중에 포함되는 C-C 결합, C-O 결합, Si-R(R은 알킬기) 결합은, 예를 들어 막의 애싱 내성의 저하를 초래하는 경향이 있고, SiOCN막 중에 포함되는 N-H 결합은, 예를 들어 막의 습식 에칭 내성의 저하를 초래하는 경향이 있는 것을 알고 있다.
(d) 이상 설명한 다양한 효과에 의하면, 본 실시 형태에서는, 웨이퍼(200) 상에 형성되는 SiOCN막 중에의 C 성분이나 N 성분의 첨가량을 적게 해도, 막의 가공 내성을 충분히 높이는 것이 가능하게 된다. 또한, 유전율의 증가 요인이 될 수 있는 C 성분이나 N 성분의 SiOCN막 중에의 첨가량을 적게 함으로써, 이 막을 가공 내성이 우수한 막으로 하면서, 유전율이 낮은 막(Low-k막)으로 하는 것이 가능하게 된다. 즉, 본 실시 형태에 따르면, 상반된 관계가 되기 쉬운 가공 내성의 향상과 저유전율화(Low-k화)를 양립시키는 것이 가능하게 된다.
(e) 스텝 2를 행하기 전, 즉, 각 사이클의 최초에, 웨이퍼(200)의 표면에 BClx를 흡착시키는 스텝 1을 행함으로써, BClx의 촉매 작용을 이용하여, 스텝 2에서의 제2층의 형성을 효율적으로 진행시키는 것이 가능하게 된다. 또한, 스텝 2를 행할 때, 제1층에 포함되는 BClx의 일부를 제2층 중에 잔류시킴으로써, BClx의 촉매 작용을 이용하여, 스텝 3에서의 제3층의 형성을 효율적으로 진행시키는 것이 가능하게 된다. 이들의 결과, 웨이퍼(200) 상에의 SiOCN막의 형성을, 상술한 저온 조건 하에서, 또한 논 플라스마의 분위기 하에서, 높은 성막 레이트로 효율적으로 진행시키는 것이 가능하게 된다. 또한, 스텝 1을 스텝 2 전에 행하고, 스텝 2의 후이며 스텝 3 전에는 실시하지 않음으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에의 Si-C 결합의 도입을, Si-N 결합의 도입보다도 촉진하는 것이 용이하게 된다.
(f) 스텝 2를 행할 때, 웨이퍼(200)의 표면에 흡착시킨 BClx의 촉매 작용을 이용함으로써, 제2층의 형성을 표면 반응으로 진행시켜, 제2층의 면내 균일성이나 스텝 커버리지 특성을 향상시키는 것이 가능하게 된다. 또한, 스텝 3을 행할 때, 제2층 중에 잔류시킨 BClx의 촉매 작용을 이용함으로써, 제3층의 형성을 표면 반응으로 진행시켜, 제3층의 면내 균일성이나 스텝 커버리지 특성을 향상시키는 것이 가능하게 된다. 이들의 결과, 웨이퍼(200) 상에 형성되는 SiOCN막의 면내 막 두께 균일성 및 스텝 커버리지 특성 각각을 향상시키는 것이 가능하게 된다.
(g)스텝 1 내지 4를 비동시에 행함으로써, 즉, 웨이퍼(200)에 대한 BCl3 가스, DSB 가스, TSA 가스, O2 가스의 공급을, 처리실(201) 내의 퍼지 처리를 사이에 두고 순서대로 행함으로써, 웨이퍼(200) 상에의 SiOCN막의 형성을, 기상 반응이 아니라, 표면 반응에 의해 진행시키는 것이 가능하게 된다. 또한, 스텝 1을 행한 후, 스텝 2를 행하기 전에, 처리실(201) 내에 부유하는 BCl3 가스를 제거하는 스텝을 행함으로써, 즉, 스텝 2를, 처리실(201) 내에 BCl3 가스가 부유하고 있지 않은 상태(비부유의 상태)에서 행함으로써, 웨이퍼(200) 상에의 SiOCN막의 형성을, 기상 반응이 아니라, 표면 반응에 의해 진행시키는 것이 보다 확실하게 가능하게 된다. 이들의 결과, 웨이퍼(200) 상에 형성되는 SiOCN막의 면내 막 두께 균일성 및 스텝 커버리지 특성 각각을 더욱 향상시키는 것이 가능하게 된다.
(h) 제1 원료로서 N 소스로서 작용하지 않고 C 소스로서 작용하는 DSB 가스를 사용하고, 제2 원료로서 C 소스로서 작용하지 않고 N 소스로서 작용하는 TSA 가스를 사용함으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에 도입시키는 C 성분의 양이나 N 성분의 양을, 독립해서 제어하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에 형성되는 SiOCN막의 조성의 제어성을 높여, 그 조성을 광범위하고 또한 정밀하게 제어하는 것이 가능하게 된다.
(i) 성막 스텝을 실시한 후, 포스트 트리트먼트 스텝을 행함으로써, 웨이퍼(200) 상에 형성된 SiOCN막 중에 포함되는 H 등의 불순물을, 막 중으로부터 탈리시키는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성된 SiOCN막을 치밀화시키는 것이 가능하게 된다. 이들에 의해, 이 막의 가공 내성을 더욱 높이는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성된 SiOCN막이 대기 중에 폭로되었을 때 등의 막의 유전율 증가를 피하는 것도 가능하게 된다.
(j) 상술한 효과는, BCl3 가스 이외의 상술한 촉매를 사용하는 경우나, DSB 가스 이외의 상술한 제1 원료를 사용하는 경우나, TSA 가스 이외의 상술한 제2 원료를 사용하는 경우나, O2 가스 이외의 상술한 산화제를 사용하는 경우나, N2 가스 이외의 상술한 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 처리의 시퀀스는, 도 4에 도시하는 양태에 한정되지 않고, 이하의 변형예와 같이 변경할 수 있다. 또한, 이들 변형예는 임의로 조합할 수 있다. 또한, 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 수순, 처리 조건은, 상술한 기판 처리 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 한다.
(변형예 1)
이하에 나타내는 성막 시퀀스와 같이, 성막 스텝에서는, DSB 가스, TSA 가스의 공급 순서를 바꾸도록 해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, BCl3 가스를 공급하는 스텝을, TSA 가스를 공급하는 스텝 전에 행하고, TSA 가스를 공급하는 스텝의 후이며 DSB 가스를 공급하는 스텝 전에는 실시하지 않음으로써, 웨이퍼(200) 상에 형성되는 SiOCN막 중에의 Si-N 결합의 도입을, Si-C 결합의 도입보다도 촉진하는 것이 용이하게 된다.
(BCl3→TSA→DSB→O2)×n ⇒ SiOCN
(변형예 2)
이하에 나타내는 성막 시퀀스와 같이, 성막 스텝에서는, O2 가스를 공급하는 스텝을 실시하지 않고, 웨이퍼(200) 상에 Si, C 및 N을 포함하는 막, 즉, 실리콘 탄질화막(SiCN막)을 형성하도록 해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 웨이퍼(200) 상에 형성되는 SiCN막 중에 포함되는 N이나 C의 양에 대한 Si의 양을 상대적으로 증가시켜, 이 막을 Si 리치한 막으로 하는 것도 가능하게 된다.
(BCl3→DSB→TSA)×n ⇒ SiCN
(BCl3→TSA→DSB)×n ⇒ SiCN
(변형예 3)
이하에 나타내는 성막 시퀀스와 같이, 성막 스텝에서는, BCl3 가스를 공급하는 스텝을 실시하지 않아도 된다. 본 변형예에서도, 웨이퍼(200) 상에 형성되는 SiOCN막 중에 Si-C 결합 및 Si-N 결합 각각을 도입시키는 것이 가능하게 되고, 웨이퍼(200) 상에 형성되는 SiOCN막을, 가공 내성이 우수한 막으로 하는 것이 가능하게 된다. 또한, 촉매를 사용하지 않을 경우, 처리 온도가 450℃ 미만이 되면 SiOCN막을 실용적인 성막 레이트로 형성할 수 없는 경우가 있다. 처리 온도를 450℃ 이상으로 함으로써 촉매를 사용하지 않을 경우에도 SiOCN막을 실용적인 성막 레이트로 형성하는 것이 가능하게 된다. 또한, 촉매를 사용하지 않을 경우, 처리 온도가 470℃를 초과하면 기상 반응이 과잉으로 되어 막 두께 균일성이 악화되기 쉬워져, 그 제어가 곤란해지는 경우가 있다. 처리 온도를 470℃ 이하로 함으로써, 촉매를 사용하지 않을 경우에 막 두께 균일성의 악화를 억제할 수 있고, 그 제어가 가능하게 된다. 따라서, 본 변형예와 같이 촉매를 사용하지 않을 경우에는, 처리 온도를 450 내지 470℃의 범위 내의 온도로 하는 것이 바람직하다.
(DSB→TSA→O2)×n ⇒ SiOCN
(TSA→DSB→O2)×n ⇒ SiOCN
(변형예 4)
이하에 나타내는 성막 시퀀스와 같이, 성막 스텝에서는, BCl3 가스를 공급하는 스텝, 및 O2 가스를 공급하는 스텝 양쪽을 실시하지 않아도 된다. 본 변형예에서도, 웨이퍼(200) 상에 형성되는 SiCN막 중에 Si-C 결합 및 Si-N 결합 각각을 도입시키는 것이 가능하게 되고, 웨이퍼(200) 상에 형성되는 SiCN막을, 가공 내성이 우수한 막으로 하는 것이 가능하게 된다. 또한, 막 중에 포함되는 N이나 C의 양에 대한 Si의 양을 상대적으로 증가시켜, 이 막을 Si 리치한 막으로 하는 것도 가능하게 된다. 또한, 본 변형예에서는, 변형예 3과 마찬가지의 이유에 의해, 처리 온도를 450 내지 470℃의 범위 내의 온도로 하는 것이 바람직하다.
(DSB→TSA)×n ⇒ Si 리치 SiCN
(TSA→DSB)×n ⇒ Si 리치 SiCN
(변형예 5)
이하에 나타내는 성막 시퀀스와 같이, BCl3 가스를 공급하는 스텝을, DSB 가스를 공급하는 스텝 전, 및 DSB 가스를 공급하는 스텝의 후이며 TSA 가스를 공급하는 스텝 전의 양쪽에서 실시해도 된다. 또한, BCl3 가스를 공급하는 스텝을, TSA 가스를 공급하는 스텝 전, 및 TSA 가스를 공급하는 스텝의 후이며 DSB 가스를 공급하는 스텝 전의 양쪽에서 실시해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 촉매인 BCl3 가스를 2회에 나누어서 각각의 원료를 공급하기 전에 각각 공급함으로써, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 균일성 및 스텝 커버리지 특성 각각을 보다 한층 향상시키는 것이 가능하게 되고, 또한 성막 레이트를 더욱 높이는 것이 가능하게 된다.
(BCl3→DSB→BCl3→TSA→O2)×n ⇒ SiOCN
(BCl3→TSA→BCl3→DSB→O2)×n ⇒ SiOCN
(BCl3→DSB→BCl3→TSA)×n ⇒ SiCN
(BCl3→TSA→BCl3→DSB)×n ⇒ SiCN
(변형예 6)
이하에 나타내는 성막 시퀀스와 같이, BCl3 가스를 공급하는 스텝을, 사이클의 최초에는 실시하지 않고, 각 원료를 공급하는 동안에만 실시해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 각 사이클을 행할 때, 최초로 DSB 가스를 공급하고, 다음으로 TSA 가스를 공급하는 경우에 본 변형예를 채용함으로써, 웨이퍼(200) 상에 형성되는 막 중에의 Si-C 결합의 도입을 적정하게 억제하면서, Si-N 결합의 도입을 촉진하는 것이 가능하게 된다. 또한, 각 사이클을 행할 때, 최초로 TSA 가스를 공급하고, 다음으로 DSB 가스를 공급하는 경우에 본 변형예를 채용함으로써, 웨이퍼(200) 상에 형성되는 막 중에의 Si-N 결합의 도입을 적정하게 억제하면서, Si-C 결합의 도입을 촉진하는 것이 가능하게 된다.
(DSB→BCl3→TSA→O2)×n ⇒ SiOCN
(TSA→BCl3→DSB→O2)×n ⇒ SiOCN
(DSB→BCl3→TSA)×n ⇒ SiCN
(TSA→BCl3→DSB)×n ⇒ SiCN
(변형예 7)
이하에 나타내는 성막 시퀀스와 같이, 웨이퍼(200) 상에의 Si, O 및 C를 포함하는 실리콘 산탄화막(SiOC막)의 형성과, 웨이퍼(200) 상에의 Si, O 및 N을 포함하는 실리콘 산질화막(SiON막)의 형성을 교대로 반복하도록 해도 된다(n1 내지 n3은 각각 1 이상의 정수). 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, SiOC막 및 SiON막 각각의 막 두께를 0.1nm 이상 5nm 이하의 막 두께로 함으로써, 최종적으로 형성되는 적층막을, 적층 방향에서 통일된 특성을 갖고, 막 전체로서 일체 불가분의 특성을 갖는 나노 라미네이트막으로 할 수 있다. 또한, SiOC막과 SiON막의 막 두께 비율을 조정함으로써, 최종적으로 형성되는 적층막의 조성비를, 광범위하게 제어하는 것이 가능하게 된다.
〔(BCl3→DSB→O2)×n1→(BCl3→TSA→O2)×n2〕×n3⇒ SiON/SiOC
〔(BCl3→TSA→O2)×n1→(BCl3→DSB→O2)×n2〕×n3⇒ SiOC/SiON
(변형예 8)
이하에 나타내는 성막 시퀀스와 같이, BCl3 가스를 공급하는 스텝의 실시 타이밍을, 사이클별로 변경해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 웨이퍼(200) 상에 형성되는 막 중에의 Si-C 결합의 도입과 Si-N 결합의 도입 각각을, 밸런스 있게 촉진하는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성되는 막 내의 C 농도나 N 농도를 막 두께(깊이) 방향으로 제어하는 것도 가능하게 된다.
〔(BCl3→DSB→TSA→O2)×n1→(DSB→BCl3→TSA→O2)×n2〕×n3⇒ SiOCN
〔(BCl3→DSB→TSA)×n1→(DSB→BCl3→TSA)×n2〕×n3⇒ SiON
(변형예 9)
이하에 나타내는 성막 시퀀스와 같이, DSB 가스, TSA 가스의 공급 순서를, 사이클별로 바꾸도록 해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 웨이퍼(200) 상에 형성되는 막 중에의 Si-C 결합의 도입과 Si-N 결합의 도입 각각을, 밸런스 있게 촉진하는 것이 가능하게 된다. 또한, 웨이퍼(200) 상에 형성되는 막 내의 C 농도나 N 농도를 막 두께(깊이) 방향으로 제어하는 것도 가능하게 된다.
〔(BCl3→DSB→TSA→O2)×n1→(BCl3→TSA→DSB→O2)×n2〕×n3⇒ SiOCN
〔(BCl3→DSB→TSA)×n1→(BCl3→TSA→DSB)×n2〕×n3⇒ SiCN
(변형예 10)
포스트 트리트먼트 스텝에서는, 웨이퍼(200) 상에 형성된 SiOCN막에 대하여 N2 플라스마 등을 조사해도 되고, 마이크로파 등을 조사해도 된다. 본 변형예에서도, 포스트 트리트먼트 스텝에서 열처리를 행하는 경우와 마찬가지의 효과가 얻어진다. 또한, 플라스마 조사 처리나 마이크로파 조사 처리를 행하는 경우에는, 열처리를 행하는 경우보다도, 처리 온도를 저온화시키는 것이 가능하게 되고, 웨이퍼(200)의 열 이력을 저감시키는 것도 가능하게 된다. 예를 들어, 플라스마 조사 처리를 행하는 경우나 마이크로파 조사 처리를 행하는 경우에는, 처리 온도를 실온(25℃) 이상 470℃ 이하로 할 수 있고, 나아가, 실온 이상 450℃ 이하로 할 수도 있다. 즉, 포스트 트리트먼트 스텝의 처리 온도를, 성막 스텝의 처리 온도와 동일 온도로 하는 것도 가능하게 된다.
(변형예 11)
도 4에 도시하는 성막 시퀀스에서는, 성막 스텝과 포스트 트리트먼트 스텝을 동일한 처리실(201) 내에서, 즉, 그 자리에서(in-situ) 행하는 경우에 대해서 설명했지만, 성막 스텝과 포스트 트리트먼트 스텝을 상이한 처리실 내에서, 즉, 그 외 자리에서(ex-situ) 행하도록 해도 된다. 또한, 성막 스텝을 실시한 후, 포스트 트리트먼트 스텝을 실시하지 않아도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 거의 마찬가지의 효과가 얻어진다.
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 처리 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 피하면서, 기판 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 처리 수순, 처리 조건에서 성막 처리를 행할 수 있고, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
(실시예 1)
샘플 A1 내지 A3으로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼에 대하여 DSB 가스, TSA 가스, O2 가스를, 이 순서대로 비동시에 공급하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOCN막을 형성하였다. 샘플 A1을 제작할 때의 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 조건으로 하였다. 샘플 A2를 제작할 때의 처리 조건은, 1 사이클당 TSA 가스의 공급 시간을 샘플 A1을 제작할 때의 그것보다도 길게 한 점을 제외하고, 샘플 A1을 제작할 때의 처리 조건과 마찬가지로 하였다. 샘플 A3을 제작할 때의 처리 조건은, 1 사이클당 DSB 가스의 공급 시간을 샘플 A1을 제작할 때의 그것보다도 길게 한 점을 제외하고, 샘플 A1을 제작할 때의 처리 조건과 마찬가지로 하였다.
그리고, 샘플 A1 내지 A3의 SiOCN막 중에 포함되는 N, C 등의 농도를, XRF(형광 X선 분석)에 의해 측정하였다. 도 7에 그 결과를 나타낸다. 도 7의 종축은 XRF로 측정한 SiOCN막 내의 N, C 농도(a.u.)를, 횡축은 샘플 A1 내지 A3을 순서대로 나타내고 있다. 도 7에 의하면, 샘플 A2의 SiOCN막의 N 농도는, 샘플 A1의 SiOCN막의 N 농도보다도 높게 되어 있는 것을 알 수 있다. 한편, 샘플 A2의 SiOCN막의 C 농도는, 샘플 A1의 SiOCN막의 C 농도보다도 낮게 되어 있는 것을 알 수 있다. 또한, 샘플 A3의 SiOCN막의 C 농도는, 샘플 A1의 SiOCN막의 C 농도보다도 높게 되어 있는 것을 알 수 있다. 한편, 샘플 A3의 SiOCN막의 N 농도는, 샘플 A1의 SiOCN막의 N 농도보다도 낮게 되어 있는 것을 알 수 있다. 이러한 점에서, 1 사이클당 TSA 가스의 공급 시간, 즉, 웨이퍼에 대한 TSA 가스의 공급량을 제어함으로써, 웨이퍼 상에 형성되는 SiOCN막의 N 농도 및 C 농도를 조정할 수 있음을 알 수 있다. 또한, 1 사이클당 DSB 가스의 공급 시간, 즉, 웨이퍼에 대한 DSB 가스의 공급량을 제어함으로써, 웨이퍼 상에 형성되는 SiOCN막의 C 농도 및 N 농도를 조정할 수 있음을 알 수 있다.
(실시예 2)
샘플 B1 내지 B3으로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼에 대하여 DSB 가스, TSA 가스, O2 가스를, 이 순서대로 비동시에 공급하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOCN막을 형성하였다. 샘플 B1을 제작할 때는, 1 사이클당 O2 가스의 공급 시간(산화 시간)을 40초로 하였다. 다른 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 조건으로 하였다. 샘플 B2를 제작할 때는, 1 사이클당 산화 시간을 60초로 하였다. 다른 처리 조건은, 샘플 B1을 제작할 때의 처리 조건과 마찬가지로 하였다. 샘플 B3을 제작할 때는, 1 사이클당 산화 시간을 90초로 하였다. 다른 처리 조건은, 샘플 B1을 제작할 때의 처리 조건과 마찬가지로 하였다.
그리고, 샘플 B1 내지 B3의 SiOCN막의 N, C 등의 농도 및 굴절률을 각각 측정하였다. 또한, SiOCN막의 N, C 등의 농도는, 실시예 1과 마찬가지로, XRF에 의해 측정하였다. 도 8에 그 결과를 나타낸다. 도 8의 좌측 종축은 XRF로 측정한 SiOCN막 내의 N, C 농도(a.u.)를, 우측 종축은 굴절률을 각각 나타내고 있다. 도 8의 횡축은, 1 사이클당 O2 가스의 공급 시간(sec)을 나타내고 있다. 도면 중 ■ 표시는 N 농도를, ◆ 표시는 C 농도를, ▲ 표시는 굴절률을 각각 나타내고 있다. 도 8에 의하면, 1 사이클당 산화 시간을 길게 함으로써, SiOCN막의 굴절률이 저하되어 있는 것을 알 수 있다. 즉, 1 사이클당 산화 시간을 길게 함으로써, SiOCN막의 O 농도를 높게 하는 것이 가능한 것을 알 수 있다. 또한, 도 8에 의하면, 1 사이클당 산화 시간을 길게 한 경우에도, SiOCN막 내의 N 농도나 C 농도에 큰 변화는 없는 것을 알 수 있다. 이것은, 도 4에 도시하는 방법에 의해 형성한 SiOCN막은, C나 N을 Si-C 결합이나 Si-N 결합의 형태로 포함하고 있기 때문에, 높은 애싱 내성을 갖고 있으며, C나 N의 탈리 확률이 작은 막으로 되어 있기 때문이라고 생각된다.
(실시예 3)
샘플 C1로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 웨이퍼에 대하여 DSB 가스, TSA 가스, O2 가스를, 이 순서대로 비동시에 공급하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOCN막을 형성하였다. 처리 조건은, 상술한 실시 형태에 기재된 처리 조건 범위 내의 소정의 조건으로 하였다.
샘플 C2로서, 웨이퍼에 대하여 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 공급하는 스텝, 프로필렌(C3H6) 가스를 공급하는 스텝, O2 가스를 공급하는 스텝, 암모니아(NH3) 가스를 공급하는 스텝을 이 순서대로 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOCN막을 형성하였다.
샘플 C3으로서, 웨이퍼에 대하여 HCDS 가스를 공급하는 스텝, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스를 공급하는 스텝, O2 가스를 공급하는 스텝을 이 순서대로 비동시에 행하는 사이클을 소정 횟수 행함으로써, 웨이퍼 상에 SiOCN막을 형성하였다.
그리고, 샘플 C1 내지 C3의 SiOCN막의 조성비, 즉, 각 SiOCN막 중에 포함되는 Si, O, C, N 등의 농도를, XPS(X선 광전자 분광법)에 의해 측정하였다. 그 결과를 도 9의 (a)에 나타내었다. 도 9의 (a)의 종축은, XPS로 측정한 SiOCN막 내의 Si, O, C, N 농도[at％]를 나타내고 있다. 도 9의 (a)의 횡축은, 샘플 C2, C3, C1을 순서대로 나타내고 있다. 도 9의 (a)에 의하면, 샘플 C1의 SiOCN막은, 샘플 C2, C3의 SiOCN막보다도 C 농도, N 농도가 낮고, O 농도가 높은 것을 알 수 있다. 이것으로부터, 샘플 C1의 SiOCN막이, 샘플 C2, C3의 SiOCN막보다도, 더 낮은 유전율을 나타낼 것으로 추정된다. 또한, 도 9의 (a)에 도시하는 바와 같이, 샘플 C2, C3의 SiOCN막은 각각 Cl을 미량으로 포함하는 것에 반해, 샘플 C1의 SiOCN막으로부터는 Cl은 검출되지 않음을 알 수 있다.
또한, 샘플 C1, C2의 SiOCN막에 포함되는 C의 결합 상태의 비율을 각각 측정하였다. 도 9의 (b)의 종축은 SiOCN막에 포함되는 C의 결합 상태의 비율을 나타내고 있고, 도 9의 (b)의 횡축은 샘플 C2, C1을 순서대로 나타내고 있다. 도 9의 (b)에 의하면, 샘플 C1의 SiOCN막이, 샘플 C2의 SiOCN막보다도, C가 갖는 다양한 화학 결합 중, Si-C 결합의 비율이 더 높은 것을 알 수 있다. 또한, 샘플 C1의 SiOCN막이, 샘플 C2의 SiOCN막보다도, C가 갖는 다양한 화학 결합 중, C-C 결합, C-O 결합, C-H 결합 등의 결합, 즉, 가공 내성을 저하시키는 요인이 될 수 있는 결합의 비율이 더 작은 것을 알 수 있다. 이러한 점에서, 샘플 C1의 SiOCN막이, 샘플 C2의 SiOCN막보다도, 더 높은 가공 내성을 가질 것으로 추정된다.
(실시예 4)
샘플 D1 내지 D3으로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 이하에 나타내는 성막 시퀀스에 의해, 웨이퍼 상에 SiOCN막을 형성하였다. 샘플 D1 내지 D3을 제작할 때, 각 스텝에서의 처리 조건은, 각각 상술한 실시 형태에 기재된 처리 조건 범위 내의 조건이며, 서로 공통의 조건으로 하였다.
샘플 D1: (DSB→TSA→O2)×n ⇒ SiOCN
샘플 D2: (BCl3→DSB→TSA→O2)×n ⇒ SiOCN
샘플 D3: (BCl3→DSB→BCl3→TSA→O2)×n ⇒ SiOCN
그리고, 샘플 D1 내지 D3의 SiOCN막의 스텝 커버리지 특성(이하, S/C라고도 칭함)을 각각 측정하였다. S/C는, 그 값이 클수록 스텝 커버리지 특성이 양호한 것을 의미한다. 측정의 결과, 이들 막의 S/C는, 샘플 D1 내지 D3의 순서대로, 65％, 102％, 103％임을 알았다. 즉, 성막 스텝을 행할 때, 원료(DSB 가스, TSA 가스)의 공급 전에 촉매(BCl3 가스)를 공급함으로써, 웨이퍼 상에 형성되는 막의 S/C를 향상시키는 것이 가능하게 됨을 알았다.

Claims (20)

  1. (a) 기판에 대하여 Si-C 결합을 포함하고 할로겐 비함유의 제1 원료를 공급하는 공정과,
    (b) 상기 기판에 대하여 Si-N 결합을 포함하고 알킬기 비함유의 제2 원료를 공급하는 공정을,
    상기 제1 원료에서의 Si-C 결합의 적어도 일부 및 상기 제2 원료에서의 Si-N 결합의 적어도 일부가 절단되지 않고 유지되는 조건 하에서, 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, C 및 N을 포함하는 막을 형성하는 공정을 갖는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 사이클은, (c) 상기 기판에 대하여 산화제를 공급하는 공정을, (a) 및 (b) 각각과 비동시에 행하는 것을 더 포함하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 사이클은, (d) 상기 기판에 대하여 촉매를 공급하는 공정을, (a) 및 (b) 중 적어도 어느 것을 행하기 전에 행하는 것을 더 포함하는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 사이클은, (d)를 행한 후, (a) 및 (b) 중 적어도 어느 것을 행하기 전에, 상기 기판이 존재하는 공간에 부유하는 상기 촉매를 제거하는 공정을 더 포함하는, 반도체 장치의 제조 방법.
  5. 제3항에 있어서,
    상기 사이클에서는, (a) 및 (b) 중 적어도 어느 것을, 상기 기판의 표면에 상기 촉매가 흡착되어, 상기 기판이 존재하는 공간에 상기 촉매가 부유하고 있지 않은 상태에서 행하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    (a)에서는, 상기 기판의 표면에 흡착된 상기 촉매의 작용에 의해, 상기 제1 원료가 분해함으로써 생성되는 Si-C 결합을 포함하는 제1 중간체를 상기 기판의 표면에 흡착시키는, 반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    (b)에서는, 상기 기판의 표면에 흡착된 상기 촉매의 작용에 의해, 상기 제2 원료가 분해함으로써 생성되는 Si-N 결합을 포함하는 제2 중간체를 상기 기판의 표면에 흡착시키는, 반도체 장치의 제조 방법.
  8. 제3항에 있어서,
    (a), (b), (c) 및 (d)를 상기 촉매가 열분해하지 않는 조건 하에서 행하는, 반도체 장치의 제조 방법.
  9. 제3항에 있어서,
    상기 사이클은, (d), (a), (b) 및 (c)를 이 순서대로 행하는 것을 포함하거나, 또는 (d), (b), (a) 및 (c)를 이 순서대로 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  10. 제3항에 있어서,
    상기 사이클은, (d), (a), (d), (b) 및 (c)를 이 순서대로 행하는 것을 포함하거나, 또는 (d), (b), (d), (a) 및 (c)를 이 순서대로 행하는 것을 포함하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 제1 원료는 알킬기 비함유이며, 상기 제2 원료는 할로겐 비함유인, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 제1 원료 및 상기 제2 원료 각각은, 추가로 Si-H 결합을 포함하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 제1 원료 및 상기 제2 원료 각각은, C가 갖는 4개의 결합손 중 2개 이상의 결합손에 C가 결합한 C끼리의 결합, C-O 결합, C-N 결합, Si-R 결합(R은 알킬기), N-H 결합 및 N-O 결합 비함유인, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 제1 원료 및 상기 제2 원료 각각은, C가 갖는 4개의 결합손 중 3개 이상의 결합손에 C가 결합한 C끼리의 결합, C-O 결합, C-N 결합, Si-R 결합(R은 알킬기), N-H 결합 및 N-O 결합 비함유인, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 제2 원료는, 1개의 N에 3개의 Si가 결합하고 있는 구조를 포함하는, 반도체 장치의 제조 방법.
  16. 제1항에 있어서,
    상기 제1 원료는, 1,3-디실라프로판, 1,4-디실라부탄, 1,3-디실라부탄, 1,3,5-트리실라펜탄, 1,3,5-트리실라시클로헥산 및 1,3-디실라시클로부탄 중 적어도 어느 것을 포함하고, 상기 제2 원료는, 트리실릴아민을 포함하는, 반도체 장치의 제조 방법.
  17. 제1항에 있어서,
    상기 막을 형성하는 공정을, 논 플라스마의 분위기 하에서 행하는, 반도체 장치의 제조 방법.
  18. 제1항에 있어서,
    상기 기판 상에 형성된 상기 막에 대하여 포스트 트리트먼트를 행하는 공정을 더 갖는, 반도체 장치의 제조 방법.
  19. 기판이 처리되는 처리실과,
    상기 처리실 내의 기판에 대하여 Si-C 결합을 포함하고 할로겐 비함유의 제1 원료를 공급하는 제1 원료 공급계와,
    상기 처리실 내의 기판에 대하여 Si-N 결합을 포함하고 알킬기 비함유의 제2 원료를 공급하는 제2 원료 공급계와,
    상기 처리실 내에서, (a) 기판에 대하여 상기 제1 원료를 공급하는 처리와, (b) 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를, 상기 제1 원료에서의 Si-C 결합의 적어도 일부 및 상기 제2 원료에서의 Si-N 결합의 적어도 일부가 절단되지 않고 유지되는 조건 하에서, 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, C 및 N을 포함하는 막을 형성하는 처리를 행하게 하도록, 상기 제1 원료 공급계 및 제2 원료 공급계를 제어하도록 구성되는 제어부
    를 갖는 기판 처리 장치.
  20. 기판 처리 장치의 처리실 내에서,
    (a) 기판에 대하여 Si-C 결합을 포함하고 할로겐 비함유의 제1 원료를 공급하는 수순과,
    (b) 상기 기판에 대하여 Si-N 결합을 포함하고 알킬기 비함유의 제2 원료를 공급하는 수순을,
    상기 제1 원료에서의 Si-C 결합의 적어도 일부 및 상기 제2 원료에서의 Si-N 결합의 적어도 일부가 절단되지 않고 유지되는 조건 하에서, 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에, Si, C 및 N을 포함하는 막을 형성하는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
KR1020180163017A 2017-12-20 2018-12-17 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램 KR102301992B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210119622A KR102419555B1 (ko) 2017-12-20 2021-09-08 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017243929A JP6787875B2 (ja) 2017-12-20 2017-12-20 半導体装置の製造方法、基板処理装置、およびプログラム
JPJP-P-2017-243929 2017-12-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210119622A Division KR102419555B1 (ko) 2017-12-20 2021-09-08 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Publications (2)

Publication Number Publication Date
KR20190074980A true KR20190074980A (ko) 2019-06-28
KR102301992B1 KR102301992B1 (ko) 2021-09-14

Family

ID=66816302

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180163017A KR102301992B1 (ko) 2017-12-20 2018-12-17 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
KR1020210119622A KR102419555B1 (ko) 2017-12-20 2021-09-08 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210119622A KR102419555B1 (ko) 2017-12-20 2021-09-08 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램

Country Status (5)

Country Link
US (2) US11746416B2 (ko)
JP (1) JP6787875B2 (ko)
KR (2) KR102301992B1 (ko)
CN (1) CN109950130B (ko)
TW (2) TWI784698B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7149423B2 (ja) * 2019-07-16 2022-10-06 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US11499014B2 (en) * 2019-12-31 2022-11-15 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Cureable formulations for forming low-k dielectric silicon-containing films using polycarbosilazane

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080061486A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2014127524A (ja) 2012-12-25 2014-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20140114761A (ko) * 2013-03-19 2014-09-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2015045099A1 (ja) * 2013-09-27 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP2017066451A (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2017147150A1 (en) * 2016-02-26 2017-08-31 Versum Materials Us, Llc Compositions and methods using same for deposition of silicon-containing film
WO2017149604A1 (ja) * 2016-02-29 2017-09-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、および記録媒体

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7875556B2 (en) * 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
KR100724568B1 (ko) * 2005-10-12 2007-06-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US20080207007A1 (en) * 2007-02-27 2008-08-28 Air Products And Chemicals, Inc. Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
US8771807B2 (en) * 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US20130217243A1 (en) 2011-09-09 2013-08-22 Applied Materials, Inc. Doping of dielectric layers
US20130217239A1 (en) 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-and-carbon-containing layers for semiconductor processing
US20130217240A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-carbon-nitrogen layers for semiconductor processing
US20130217241A1 (en) 2011-09-09 2013-08-22 Applied Materials, Inc. Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
US20140023794A1 (en) * 2012-07-23 2014-01-23 Maitreyee Mahajani Method And Apparatus For Low Temperature ALD Deposition
JP6129573B2 (ja) 2013-02-13 2017-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20140273526A1 (en) * 2013-03-12 2014-09-18 David Thompson Atomic Layer Deposition Of Films Comprising Si(C)N Using Hydrazine, Azide And/Or Silyl Amine Derivatives
US9401273B2 (en) * 2013-12-11 2016-07-26 Asm Ip Holding B.V. Atomic layer deposition of silicon carbon nitride based materials
US9685325B2 (en) * 2014-07-19 2017-06-20 Applied Materials, Inc. Carbon and/or nitrogen incorporation in silicon based films using silicon precursors with organic co-reactants by PE-ALD
EP3310942B1 (en) * 2015-06-16 2022-07-13 Versum Materials US, LLC Processes for depositing silicon-containing films
US9647116B1 (en) * 2015-10-28 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating self-aligned contact in a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080061486A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2014127524A (ja) 2012-12-25 2014-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20140114761A (ko) * 2013-03-19 2014-09-29 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
WO2015045099A1 (ja) * 2013-09-27 2015-04-02 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP2017066451A (ja) * 2015-09-29 2017-04-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2017147150A1 (en) * 2016-02-26 2017-08-31 Versum Materials Us, Llc Compositions and methods using same for deposition of silicon-containing film
WO2017149604A1 (ja) * 2016-02-29 2017-09-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、および記録媒体

Also Published As

Publication number Publication date
JP2019110263A (ja) 2019-07-04
TW201928102A (zh) 2019-07-16
KR20210116381A (ko) 2021-09-27
TWI742327B (zh) 2021-10-11
KR102419555B1 (ko) 2022-07-12
JP6787875B2 (ja) 2020-11-18
TWI784698B (zh) 2022-11-21
KR102301992B1 (ko) 2021-09-14
US20190189432A1 (en) 2019-06-20
US20230357926A1 (en) 2023-11-09
US11746416B2 (en) 2023-09-05
CN109950130A (zh) 2019-06-28
CN109950130B (zh) 2023-08-25
TW202202647A (zh) 2022-01-16

Similar Documents

Publication Publication Date Title
KR101749413B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102419555B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
US11735412B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP6745887B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2018125416A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6347548B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2021009838A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI795844B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
KR102541855B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6987948B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2021039970A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2019220575A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2019207864A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021040060A (ja) 半導体装置の製造方法、基板処理システム、およびプログラム
KR20210099127A (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
WO2019058477A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant