KR20190058519A - 표시 시스템 및 전자 기기 - Google Patents

표시 시스템 및 전자 기기 Download PDF

Info

Publication number
KR20190058519A
KR20190058519A KR1020197010277A KR20197010277A KR20190058519A KR 20190058519 A KR20190058519 A KR 20190058519A KR 1020197010277 A KR1020197010277 A KR 1020197010277A KR 20197010277 A KR20197010277 A KR 20197010277A KR 20190058519 A KR20190058519 A KR 20190058519A
Authority
KR
South Korea
Prior art keywords
data
image
display
transistor
refresh rate
Prior art date
Application number
KR1020197010277A
Other languages
English (en)
Other versions
KR102372150B1 (ko
Inventor
유지 이와키
히데아키 오카모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20190058519A publication Critical patent/KR20190058519A/ko
Application granted granted Critical
Publication of KR102372150B1 publication Critical patent/KR102372150B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/046—Pixel structures with an emissive area and a light-modulating area combined in one pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/06—Colour space transformation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Digital Computer Display Output (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

신규 표시 시스템을 제공한다. 표시 시스템은 표시부 및 제어부를 포함한다. 제어부는 컨트롤러 및 기억 장치를 포함한다. 표시부는 영상을 표시하는 기능을 가진다. 컨트롤러는 영상의 리프레시 레이트를 제어하는 신호를 출력하는 기능을 가진다. 기억 장치는 영상의 인식 상황을 나타내는 데이터 및 인식 상황에 있어서 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 포함하는 데이터를 저장하는 기능을 가진다. 컨트롤러는 플리커가 인식되었는지 여부의 데이터가 사용자에 의하여 입력되면 기억 장치에 저장된 데이터를 참조하여 영상의 리프레시 레이트를 변경하는 기능을 가진다.

Description

표시 시스템 및 전자 기기
본 발명의 일 형태는 반도체 장치, 표시 시스템, 및 전자 기기에 관한 것이다.
또한 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)된 본 발명의 일 형태의 기술분야의 예에는 반도체 장치, 표시 장치, 발광 장치, 전력 저장 장치, 기억 장치, 표시 시스템, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 및 이들의 제작 방법이 포함된다.
본 명세서 등에서, "반도체 장치"란, 반도체 특성을 이용함으로써 동작할 수 있는 모든 장치를 의미한다. 트랜지스터, 반도체 회로, 연산 장치, 및 기억 장치 등은 각각 반도체 장치의 일 형태이다. 또한 촬상 장치, 전기 광학 장치, 발전 장치(예를 들어 박막 태양 전지 및 유기 박막 태양 전지), 및 전자 기기는 각각 반도체 장치를 포함하여도 좋다.
액정 표시 장치 및 발광 표시 장치로 대표되는 플랫 패널 디스플레이가 영상 표시에 널리 사용되고 있다. 이들 표시 장치에 사용되는 트랜지스터는 주로 실리콘 반도체를 사용하여 제작되지만, 근년, 실리콘 반도체 대신에 반도체 특성을 나타내는 금속 산화물을 트랜지스터에 사용하는 기술이 주목을 받고 있다. 예를 들어 특허문헌 1 및 2에는, 반도체층에 산화 아연 또는 In-Ga-Zn계 산화물을 사용하여 제작한 트랜지스터를 표시 장치의 화소에 사용하는 기술이 개시되어 있다.
일본 공개특허공보 특개2007-96055호 일본 공개특허공보 특개2007-123861호
본 발명의 일 형태의 과제는 신규 반도체 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 소비전력이 낮은 반도체 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 시인성(visibility)이 높은 영상을 표시할 수 있는 반도체 장치 또는 표시 시스템을 제공하는 것이다. 본 발명의 일 형태의 다른 과제는 쉽게 조작되는 반도체 장치 또는 표시 시스템을 제공하는 것이다.
본 발명의 일 형태는 상술한 모든 과제를 반드시 달성할 필요는 없고, 상기 과제 중 적어도 하나를 달성하기만 하면 된다. 상술한 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 다른 과제는 명세서, 도면, 및 청구항 등의 기재로부터 명백해지고 추출될 수 있다.
본 발명의 일 형태의 표시 시스템은 표시부 및 제어부를 포함한다. 제어부는 컨트롤러 및 기억 장치를 포함한다. 표시부는 영상을 표시하는 기능을 가진다. 컨트롤러는 영상의 리프레시 레이트를 제어하는 신호를 출력하는 기능을 가진다. 기억 장치는 영상의 인식 상황을 나타내는 데이터 및 인식 상황에 있어서 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 포함하는 데이터를 저장하는 기능을 가진다. 컨트롤러는 플리커가 인식되었는지 여부의 데이터가 사용자에 의하여 입력되었을 때 기억 장치에 저장된 데이터를 참조하여 영상의 리프레시 레이트를 변경하는 기능을 가진다.
본 발명의 일 형태의 표시 시스템에 있어서 제어부는 카운터를 포함하여도 좋다. 카운터는 특정의 리프레시 레이트로 영상이 계속적으로 표시된 시간을 카운트하는 기능을 가져도 좋다. 컨트롤러는 카운터에 의하여 카운트된 시간과 기억 장치에 저장된 데이터를 비교함으로써, 플리커가 인식되지 않는 리프레시 레이트를 예측하는 기능을 가져도 좋다.
본 발명의 일 형태의 표시 시스템은 표시부 및 제어부를 포함한다. 제어부는 컨트롤러를 포함한다. 표시부는 영상을 표시하는 기능을 가진다. 컨트롤러는 신경망을 포함한다. 신경망은 플리커가 인식되었는지 여부의 데이터가 사용자에 의하여 컨트롤러에 입력되었을 때 추론을 행하는 기능을 가진다. 영상의 인식 상황의 데이터 및 인식 상황에 있어서 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 포함하는 데이터가 신경망의 입력층에 입력된다. 플리커가 인식되지 않는 리프레시 레이트가 신경망의 출력층으로부터 출력된다.
본 발명의 일 형태의 표시 시스템에 있어서 제어부는 카운터를 포함하여도 좋다. 카운터는 특정의 리프레시 레이트로 영상이 계속적으로 표시된 시간을 카운트하는 기능을 가져도 좋다. 인식 상황의 데이터는 카운터에 의하여 카운트된 시간을 나타내는 데이터를 포함하여도 좋다.
본 발명의 일 형태의 표시 시스템에 있어서 인식 상황을 나타내는 데이터는 영상을 인식하는 사용자를 나타내는 데이터, 영상이 인식되는 시간을 나타내는 데이터, 및 영상의 내용을 나타내는 데이터 중 적어도 하나를 포함하여도 좋다.
본 발명의 일 형태의 표시 시스템에 있어서 표시부는 제 1 표시 소자 및 제 2 표시 소자를 포함하는 화소를 포함하여도 좋다. 화소의 선택/비선택 상태는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터에 의하여 제어되어도 좋다.
본 발명의 일 형태의 표시 시스템은 입력부를 더 포함하여도 좋다. 입력부는 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 검출하고 이 데이터를 컨트롤러에 출력하는 기능을 가져도 좋다.
본 발명의 일 형태의 전자 기기는 표시 시스템을 포함한다. 입력부로서 조작 버튼, 터치 센서, 스피커, 또는 마이크로폰이 사용된다.
본 발명의 일 형태에 따르면 신규 반도체 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 일 형태에 따르면 소비전력이 낮은 반도체 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 일 형태의 따르면 시인성이 높은 영상을 표시할 수 있는 반도체 장치 또는 표시 시스템을 제공할 수 있다. 본 발명의 일 형태의 따르면, 쉽게 조작되는 반도체 장치 또는 표시 시스템을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 반드시 이들 효과 모두를 가질 필요는 없다. 다른 효과는 명세서, 도면, 및 청구항 등의 기재로부터 명백해지고 추출될 수 있다.
도 1은 표시 시스템의 구성예를 도시한 것이다.
도 2의 (A) 및 (B)는 표시 시스템의 동작예를 도시한 것이다.
도 3의 (A) 및 (B)는 흐름도를 나타낸 것이다.
도 4는 제어부의 구성예를 도시한 것이다.
도 5는 표시부의 구성예를 도시한 것이다.
도 6은 타이밍 차트를 나타낸 것이다.
도 7은 표시 시스템의 구성예를 도시한 것이다.
도 8은 제어부의 구성예를 도시한 것이다.
도 9의 (A) 내지 (C)는 신경망의 구성예를 도시한 것이다.
도 10의 (A) 및 (B)는 화소의 구성예를 각각 도시한 것이다.
도 11의 (A) 및 (B)는 화소의 구성예를 각각 도시한 것이다.
도 12는 화소의 구성예를 도시한 것이다.
도 13의 (A) 및 (B)는 화소의 구성예를 도시한 것이다.
도 14의 (A) 및 (B1) 내지 (B3)은 기억 장치의 구성예를 도시한 것이다.
도 15의 (A) 내지 (C)는 메모리 셀의 구성예를 각각 도시한 것이다.
도 16은 표시 장치의 구성예를 도시한 것이다.
도 17은 표시 장치의 구성예를 도시한 것이다.
도 18은 표시 장치의 구성예를 도시한 것이다.
도 19는 표시 장치의 구성예를 도시한 것이다.
도 20의 (A) 및 (B1) 내지 (B4)는 표시 장치의 구성예를 도시한 것이다.
도 21은 화소의 구성예를 도시한 것이다.
도 22의 (A) 및 (B)는 화소의 구성예를 도시한 것이다.
도 23은 표시 모듈의 구성예를 도시한 것이다.
도 24는 구동부의 구성예를 도시한 것이다.
도 25의 (A) 내지 (D)는 트랜지스터의 구성예를 도시한 것이다.
도 26의 (A) 내지 (C)는 트랜지스터의 구성예를 도시한 것이다.
도 27의 (A) 내지 (D)는 전자 기기의 구성예를 도시한 것이다.
도 28의 (A) 내지 (C)는 전자 기기의 구성예를 도시한 것이다.
도 29의 (A) 내지 (C)는 전자 기기의 구성예를 도시한 것이다.
본 발명의 실시형태에 대하여 첨부 도면을 참조하여 이하에서 자세히 설명한다. 또한 본 발명의 일 형태는 이하의 설명에 한정되지 않고, 본 발명의 범위 및 취지에서 벗어남이 없이 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 용이하게 이해된다. 따라서 본 발명은 이하의 실시형태의 기재에 한정하여 해석되지 말아야 한다.
본 발명의 일 형태는 반도체 장치, 기억 장치, 표시 장치, 촬상 장치, 및 RF(radio frequency) 태그 등의 장치를 그 범주에 포함한다. 표시 장치는 액정 표시 장치, 유기 발광 소자로 대표되는 발광 소자가 각각 제공된 화소를 가지는 발광 장치, 전자 종이, DMD(digital micromirror device), PDP(plasma display panel), 및 FED(field emission display) 등을 그 범주에 포함한다.
본 명세서 등에 있어서, 금속 산화물(metal oxide)이란 넓은 의미에서 금속의 산화물을 의미한다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 및 산화물 반도체(단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 채널 형성 영역에 사용한 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉, 증폭 기능, 정류 기능, 및 스위칭 기능 중 적어도 하나를 가지는 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor) 또는 줄여서 OS라고 부를 수 있다. 이하의 기재에서는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터를 OS 트랜지스터라고도 한다.
본 명세서 등에서는, 질소를 포함하는 금속 산화물도 금속 산화물이라고 부르는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 불러도 좋다. 금속 산화물의 상세한 사항에 대해서는 후술한다.
또한 본 명세서 등에서, "X와 Y가 접속된다"라는 명시적인 기재는 X와 Y가 전기적으로 접속되는 것, X와 Y가 기능적으로 접속되는 것, 그리고 X와 Y가 직접 접속되는 것을 의미한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에는 다른 접속 관계가 포함된다. 여기서 X 및 Y는 각각 물체(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 또는 층)를 나타낸다.
X와 Y가 직접 접속되는 경우의 예에는, X와 Y 간의 전기적인 접속을 가능하게 하는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 및 부하)가 X와 Y 간에 접속되지 않는 경우, 및 X와 Y가 X와 Y 간의 전기적인 접속을 가능하게 하는 소자를 개재(介在)하지 않고 접속되는 경우가 포함된다.
예를 들어 X와 Y가 전기적으로 접속되는 경우, X와 Y 간의 전기적인 접속을 가능하게 하는 하나 이상의 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 소자, 발광 소자, 또는 부하)를 X와 Y 간에 접속시킬 수 있다. 또한 스위치는 온 또는 오프가 되도록 제어된다. 즉, 스위치가 온 또는 오프가 되어 전류를 흘릴지 여부를 결정한다. 또는 스위치는 전류 경로를 선택하고 전환하는 기능을 가진다. 또한 X와 Y가 전기적으로 접속되는 경우에는, X와 Y가 직접 접속되는 경우가 포함된다.
예를 들어 X와 Y가 기능적으로 접속되는 경우, X와 Y 간의 기능적인 접속을 가능하게 하는 회로(예를 들어 인버터, NAND 회로, 또는 NOR 회로 등의 논리 회로; DA 변환 회로, AD 변환 회로, 또는 감마 보정 회로 등의 신호 변환 회로; 전원 회로(예를 들어 스텝업 컨버터 또는 스텝다운 컨버터) 또는 신호의 전위 레벨을 변경하기 위한 레벨 시프터 회로 등의 전위 레벨 변환 회로; 전압원; 전류원; 스위칭 회로; 신호 진폭 또는 전류량 등을 증가시킬 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 또는 버퍼 회로 등의 증폭 회로; 신호 생성 회로; 기억 회로; 및/또는 제어 회로)를 X와 Y 간에 하나 이상 접속시킬 수 있다. 예를 들어 X와 Y 간에 다른 회로가 개재되더라도, X로부터 출력된 신호가 Y로 전달되면 X와 Y는 기능적으로 접속된다. 또한 X와 Y가 기능적으로 접속되는 경우에는 X와 Y가 직접 접속되는 경우 및 X와 Y가 전기적으로 접속되는 경우가 포함된다.
또한 본 명세서 등에서, "X와 Y가 전기적으로 접속된다"라는 명시적인 기재는 X와 Y가 전기적으로 접속되는 것(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하여 접속되는 경우), X와 Y가 기능적으로 접속되는 것(즉, X와 Y가 다른 회로를 개재하여 기능적으로 접속되는 경우), 그리고 X와 Y가 직접 접속되는 것(즉, X와 Y가 다른 소자 또는 다른 회로를 개재하지 않고 접속되는 경우)을 의미한다. 즉, 본 명세서 등에서, "X와 Y가 전기적으로 접속된다"라는 명시적인 기재는 "X와 Y가 접속된다"라는 기재와 동일하다.
또한 상이한 도면 간에서 동일한 부호로 나타내어지는 구성요소는 명시되지 않는 한, 동일한 구성요소를 나타낸다.
도면에서 독립된 구성요소들이 서로 전기적으로 접속되더라도, 하나의 구성요소가 복수의 구성요소의 기능을 가지는 경우가 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우, 하나의 도전막은 배선 및 전극으로서 기능한다. 따라서 본 명세서에서 "전기적인 접속"은, 하나의 도전막이 복수의 구성요소의 기능을 가지는 경우를 그 범주에 포함한다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치 및 표시 시스템에 대하여 설명한다.
<표시 시스템의 구성예>
도 1은 표시 시스템(10)의 구성예를 도시한 것이다. 표시 시스템(10)은 표시부(20), 구동부(30), 제어부(40), 및 입력부(50)를 포함한다. 표시 시스템(10)은 표시부(20)에 영상을 표시하는 기능 및 표시부(20)에 표시되는 영상을 갱신하는 빈도(이하에서는 "리프레시 레이트"라고도 함)를 제어부(40)에 의하여 제어하는 기능을 가진다.
표시부(20)는 영상을 표시하는 기능을 가진다. 표시부(20)는 복수의 화소(22)를 포함하는 화소부(21)를 포함한다. 화소(22)는 표시 소자를 각각 포함한다. 화소(22)가 소정의 그레이 레벨을 각각 표시함으로써 화소부(21)는 소정의 영상을 표시한다.
화소(22)의 표시 소자의 예에는 액정 소자 및 발광 소자가 포함된다. 액정 소자로서 투과형 액정 소자, 반사형 액정 소자, 또는 반투과형 액정 소자 등을 사용할 수 있다. 또는 예를 들어 MEMS(micro electro mechanical systems) 셔터 소자, 광간섭형 MEMS 소자, 또는 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder(등록 상표)) 방식 등을 사용한 표시 소자를 표시 소자로서 사용할 수 있다. 발광 소자의 예에는 OLED(organic light-emitting diode), LED(light-emitting diode), QLED(quantum-dot light-emitting diode), 및 반도체 레이저 등의 자기 발광 소자가 포함된다.
또한 화소(22)는 상이한 종류 또는 상이한 특성을 가지는 복수의 표시 소자를 포함하여도 좋다. 화소(22)의 각각에 복수의 표시 소자를 포함하는 표시부(20)의 구성예에 대해서는 실시형태 4에서 자세히 설명한다.
화소(22)에는 OS 트랜지스터를 사용하는 것이 바람직하다. 금속 산화물은 실리콘 등의 반도체보다 에너지 갭이 크며 소수 캐리어(minority carrier) 밀도가 낮기 때문에, OS 트랜지스터의 오프 전류는 매우 낮다. 그러므로 화소(22)에 OS 트랜지스터를 사용하는 경우, 예를 들어 채널 형성 영역에 실리콘을 포함하는 트랜지스터(이하에서는 Si 트랜지스터라고도 함)를 사용하는 경우에 비하여 표시 소자에 인가되는 전압의 편차를 크게 억제할 수 있기 때문에, 화소(22)의 그레이 레벨을 오랫동안 유지할 수 있다. OS 트랜지스터를 포함하는 화소(22)의 회로 구성에 대해서는 실시형태 3에서 자세히 설명한다.
구동부(30)는, 표시부(20)의 동작을 제어하는 기능을 가진다. 구체적으로는, 구동부(30)는 표시부(20)에 표시되는 영상에 대응하는 신호(이하에서는 영상 신호라고도 함) 및 표시부(20)에 표시되는 영상을 갱신하는 타이밍을 제어하는 신호(이하에서는 타이밍 신호라고도 함) 등을 공급하는 기능을 가진다. 표시부(20)는 구동부(30)로부터 공급된 영상 신호 및 타이밍 신호에 기초하여 화소부(21)에 소정의 영상을 표시한다.
구동부(30)로부터 표시부(20)에 출력되는 타이밍 신호를 제어함으로써 영상 신호가 화소부(21)에 공급되는 타이밍을 제어할 수 있다. 그래서 표시부(20)에 표시되는 영상의 리프레시 레이트가 제어된다. 여기서, 리프레시 레이트가 감소되면 영상 신호의 생성 빈도 및 영상 신호의 공급 빈도를 감소시킬 수 있기 때문에 소비전력을 저감시킬 수 있다. 하지만 리프레시 레이트가 소정의 값 이하가 되면 표시부(20)에 표시되는 영상에 플리커가 발생한다.
플리커의 발생은 영상을 인식하는 사용자에게 불편함을 준다. 예를 들어 표시부(20)에 게임의 영상을 표시하는 경우, 플리커 때문에 게임의 캐릭터 또는 물체의 움직임을 인식하기 어렵기 때문에 조작 실수가 발생될 가능성이 있다. 또한 영화 또는 TV 프로그램 등의 동영상 또는 사진 등의 정지 화상을 표시부(20)에 표시하는 경우, 영상이 플리커에 의하여 흐트러지기 때문에 사용자가 영상을 인식할 때 느끼는 스트레스가 증가한다. 또한 플리커의 발생은 눈의 피로의 원인이 되어 사용자가 오랫동안 영상을 인식하는 것을 방해할 수 있다. 플리커의 발생 때문에 눈의 피로가 쌓이면 사용자는 플리커를 인식하기 더 쉬워지고 영상을 인식하기 더 어려워진다. 그러므로 리프레시 레이트는 사용자에 의하여 플리커가 인식되지 않는 범위 내로 설정하는 것이 바람직하다.
하지만 플리커가 인식되는 리프레시 레이트(플리커값)에는 개인차가 있다. 플리커값은 사용자의 피로가 쌓일수록 낮아지는 경향이 있고, 사용자가 영상을 연속적으로 인식하는 시간, 사용자가 인식하는 영상의 내용, 및 사용자의 체질 등에 따라 달라질 수 있다. 따라서 표시부(20)가 사용되는 다양한 상황에서 플리커의 발생을 억제하기 위해서는, 플리커가 인식되기 가장 쉬운 상황에 따라 리프레시 레이트를 증가시킬 필요가 있기 때문에, 소비전력이 증가된다. 상황에 따라 리프레시 레이트를 적절한 값으로 변경하는 경우, 사용자는 플리커가 인식되지 않는 구체적인 리프레시 레이트를 수동으로 정기적으로 입력할 필요가 있기 때문에, 조작이 복잡해진다.
본 발명의 일 형태의 표시 시스템(10)은 영상을 인식하는 사용자, 영상이 인식되는 시간, 또는 영상의 내용 등, 영상이 인식되는 상황(이하에서는 인식 상황이라고도 함)에 따라 표시부(20)에 표시되는 영상의 리프레시 레이트를 능동적으로 설정할 수 있는 제어부(40)를 포함한다. 구체적으로는 제어부(40)는 특정의 인식 상황에서 플리커가 인식되었는지 여부의 데이터가 축적되는 기억 장치를 포함한다. 기억 장치에 축적된 데이터를 참조함으로써 제어부(40)는 현재의 인식 상황에서 플리커가 인식되지 않는 리프레시 레이트의 범위를 예측한다. 그러므로 사용자에 의하여 구체적인 리프레시 레이트의 값이 특정되지 않는 경우에도, 인식 상황에 따라 리프레시 레이트를 플리커가 인식되지 않는 범위 내로 감소시킬 수 있다. 따라서 영상의 시인성을 향상시킬 수 있고 소비전력을 저감시킬 수 있다. 제어부(40)의 구성예에 대하여 이하에서 설명한다.
제어부(40)는 표시부(20)에 표시되는 영상의 리프레시 레이트를 변경하는 기능을 가진다. 구체적으로는 제어부(40)는 구동부(30)에 제어 신호를 공급하여 구동부(30)에 의하여 생성된 타이밍 신호의 출력을 제어하는 기능을 가진다. 그래서 화소부(21)에 영상 신호가 공급되는 빈도가 제어되므로 리프레시 레이트가 제어된다. 제어부(40)는 컨트롤러(60), 카운터(70), 및 기억 장치(80)를 포함한다.
컨트롤러(60)는 소정의 리프레시 레이트에 대응하는 신호 SR를 구동부(30)에 출력하는 기능을 가진다. 구동부(30)에 신호 SR가 입력되면 구동부(30)는 신호 SR에 대응하는 타이밍 신호를 생성하고, 그 타이밍 신호를 표시부(20)에 출력한다. 그래서 표시부(20)에 표시되는 영상의 리프레시 레이트가 제어된다.
카운터(70)는 특정의 리프레시 레이트로 표시부(20)에 영상이 계속적으로 표시된 시간을 카운트하는 기능을 가진다. 카운터(70)에 의하여 카운트된 시간을 나타내는 신호가 신호 ST로서 컨트롤러(60)에 출력된다.
또한 카운터(70)는 특정의 리프레시 레이트로 표시부(20)에 영상이 계속적으로 표시된 시간을, 사용자마다 또는 영상의 내용마다(예를 들어 동영상마다 또는 정지 화상마다) 카운트하는 기능을 가져도 좋다. 또한 카운터(70)는 표시부(20)에 영상이 계속적으로 표시된 전체 시간을 카운트하는 기능을 가져도 좋다.
사용자가 플리커를 인식하였는지 여부의 데이터에 대응하는 신호 SF가 입력부(50)로부터 컨트롤러(60)에 입력된다. 입력부(50)는 사용자가 플리커를 인식하였는지 여부의 데이터를 검출하고 이 데이터를 컨트롤러(60)에 출력하는 기능을 가진다. 표시부(20)에 표시된 영상을 인식하는 데에 있어서 사용자는 자신이 플리커를 인식하였는지 여부의 데이터를 입력부(50)에 입력한다. 사용자가 자신이 플리커를 인식하였는지 여부의 데이터를 입력하면, 입력부(50)는 신호 SF를 컨트롤러(60)에 출력한다.
입력부(50)로서는 사용자가 플리커를 인식하였는지 여부의 데이터를 입력할 수 있는 인터페이스를 자유로이 사용할 수 있다. 예를 들어 입력부(50)로서 터치 센서, 음성 센서, 이미지 센서, 리모트 컨트롤러로부터 방출된 적외선을 검출하는 적외선 센서, 또는 조작 버튼 등을 사용할 수 있다. 또한 입력부(50)는 표시부(20)에 제공되어도 좋다.
기억 장치(80)는 플리커가 인식되는 조건의 데이터를 저장하는 기능을 가진다. 구체적으로는 기억 장치(80)는 특정의 인식 상황에 있어서 특정의 리프레시 레이트로 영상이 표시된 경우에, 플리커가 인식되었는지 여부의 데이터를 저장하는 기능을 가진다. 예를 들어 기억 장치(80)는 과거에 사용자가 표시부(20)에 표시된 영상을 특정 시간 특정의 리프레시 레이트로 인식하였을 때, 플리커의 발생이 인식되었는지 여부의 데이터를 복수 세트 저장할 수 있다. 기억 장치(80)에 저장된 데이터는 컨트롤러(60)가 리프레시 레이트를 제어할 때 컨트롤러(60)에 출력된다.
신호 SF, 신호 ST, 및 기억 장치(80)에 저장된 데이터가 컨트롤러(60)에 입력되면 컨트롤러(60)는 표시부(20)에 표시되는 영상의 리프레시 레이트를 제어한다. 구체적으로는 기억 장치(80)에 저장된 데이터를 참조함으로써 컨트롤러(60)는 현재의 인식 상황에서 플리커가 인식되지 않는 리프레시 레이트의 범위를 예측하고 그 범위 내로 리프레시 레이트를 설정한다.
예를 들어 신호 SF가 플리커가 인식되지 않은 것을 나타내는 경우 컨트롤러(60)는 리프레시 레이트를 유지하거나 또는 감소시킨다. 리프레시 레이트를 감소시키는 경우, 기억 장치(80)에 저장된 데이터를 참조함으로써 컨트롤러(60)는 현재의 인식 상황에서 플리커가 인식되지 않을 것이라고 예측되는 범위 내로 리프레시 레이트를 감소시킨다. 반대로 신호 SF가 플리커가 인식된 것을 나타내는 경우, 기억 장치(80)에 저장된 데이터를 참조함으로써 컨트롤러(60)는 현재의 인식 상황에서 플리커가 인식되지 않을 것이라고 예측되는 값까지 리프레시 레이트를 증가시킨다.
플리커가 인식되지 않는 리프레시 레이트는 현재의 인식 상황과 기억 장치(80)에 저장된 인식 상황을 서로 비교하는 방법으로 예측할 수 있다. 예를 들어 신호 ST에 의하여 나타내어지는 시간을, 기억 장치(80)에 저장된 인식 상황을 나타내는 데이터에 포함되는, 영상이 인식되는 시간과 비교할 수 있다. 기억 장치(80)에 저장된, 과거에 플리커가 인식되었을 때의 인식 상황에서보다, 현재의 인식 상황에서 플리커가 인식되기 더 쉬운 경우(과거에 플리커가 인식되었을 때의 인식 상황에서보다, 현재의 인식 상황에서 영상이 인식된 시간이 더 긴 경우), 표시부(20)를 기억 장치(80)에 저장된 리프레시 레이트보다 높은 값을 가지는 리프레시 레이트로 동작시킨다. 반대로 기억 장치(80)에 저장된, 과거에 플리커가 인식되지 않았을 때의 인식 상황에서보다, 현재의 인식 상황에서 플리커가 인식되기 더 어려운 경우(과거에 플리커가 인식되었을 때의 인식 상황에서보다, 현재의 인식 상황에서 영상이 인식된 시간이 더 짧은 경우), 표시부(20)를 기억 장치(80)에 저장된 리프레시 레이트보다 낮은 값을 가지는 리프레시 레이트로 동작시킨다.
또한 기억 장치(80)에 저장되는 인식 상황의 분류는 자유로이 설정할 수 있다. 예를 들어 기억 장치(80)는, 사용자가 특정의 내용을 포함하는 영상을 특정 시간, 특정의 프레시 레이트로 인식하였을 때, 플리커의 발생이 인식되었는지 여부의 데이터를 사용자마다 저장할 수 있다. 기억 장치(80)에 저장되는 인식 상황을 이러한 식으로 세분화하면 플리커가 인식되지 않는 리프레시 레이트를 더 정확히 예측할 수 있다. 인식 상황의 비교는, 기억 장치(80)에 저장된 인식 상황 중 일부 항목을 사용하여 수행하여도 좋고, 또는 기억 장치(80)에 저장된 인식 상황 중 모든 항목을 사용하여 수행하여도 좋다.
또한 신호 SF가 입력될 때, 컨트롤러(60)는 플리커가 인식되었는지 여부의 데이터 및 그 때의 인식 상황을 나타내는 데이터를 기억 장치(80)에 출력하는 기능을 가진다. 예를 들어 플리커가 인식되지 않은 것을 나타내는 신호 SF가 컨트롤러(60)에 입력될 때, 컨트롤러(60)는 현재의 리프레시 레이트 및 그 리프레시 레이트로 표시부(20)에 영상이 계속적으로 표시된 시간을 나타내는 신호를, 플리커가 인식되지 않은 인식 상황 중 하나로서 기억 장치(80)에 출력할 수 있다. 그래서 플리커가 인식되었는지 여부의 데이터를 사용자가 입력할 때마다 인식 상황과 플리커의 관계의 데이터가 기억 장치(80)에 저장되므로, 컨트롤러(60)에 의한 리프레시 레이트의 예측의 정확도를 향상시킬 수 있다.
또한 기억 장치(80)는 OS 트랜지스터를 사용하여 형성하는 것이 바람직하다. 기억 장치(80)가 OS 트랜지스터를 사용하여 형성되면 기억 장치(80)에 대한 전력 공급이 정지된 기간에도 인식 상황과 플리커의 관계의 데이터를 유지할 수 있다. 그러므로 전력 공급이 재개된 후, 전력 공급이 정지되기 전에 저장된 데이터를 리프레시 레이트의 예측에 사용할 수 있다. OS 트랜지스터를 사용하여 형성되는 기억 장치(80)에 대해서는 실시형태 3에서 자세히 설명한다.
상술한 방식으로 본 발명의 일 형태에서는, 제어부(40)는 사용자가 리프레시 레이트를 특정하지 않은 경우에도 기억 장치(80)에 저장된 데이터를 참조하여 플리커가 인식되지 않는 리프레시 레이트를 예측하고 능동적으로 리프레시 레이트를 변경할 수 있다. 그래서 시인성을 향상할 수 있고 소비전력을 저감시킬 수 있는 리프레시 레이트에서의 영상 표시를 간단한 조작으로 수행할 수 있다. 제어부(40)는 플리커가 인식되었는지 여부의 데이터를 사용자가 입력할 때마다, 인식 상황과 플리커의 관계를 나타내는 데이터를 기억 장치(80)에 저장할 수 있으므로, 사용자가 표시부(20)를 오랫동안 사용할수록 리프레시 레이트의 예측의 정확도를 향상시킬 수 있다.
또한 표시부(20), 구동부(30), 제어부(40), 및 입력부(50)는 각각 반도체 장치를 사용하여 형성될 수 있다. 이러한 경우 표시부(20), 구동부(30), 제어부(40), 및 입력부(50)를 각각 반도체 장치(20), 반도체 장치(30), 반도체 장치(40), 및 반도체 장치(50)라고도 할 수 있다. 반도체 장치를 사용하여 각각 형성되는 표시부(20), 구동부(30), 제어부(40), 및 입력부(50)를 포함하는 표시 시스템(10)을 반도체 장치(10)라고도 할 수 있다.
<표시 시스템의 동작예>
다음으로 상술한 표시 시스템(10)의 동작예에 대하여 설명한다. 도 2의 (A) 및 (B)는 리프레시 레이트를 변경할 때의 표시 시스템(10)의 동작예를 도시한 것이다.
먼저 도 2의 (A)에 도시된 바와 같이, 제어부(40)에 의하여 특정된 리프레시 레이트 fr=a[Hz]로 표시부(20)에 영상이 표시된 경우에 대하여 설명한다. 도 2의 (A)는 표시부(20)에 표시된 영상을 인식하는 사용자에 의하여 플리커가 인식된 상태를 도시한 것이다. 이때 사용자는, 자발적으로 또는 표시 시스템(10)으로부터의 요구에 따라, 플리커가 인식되는 것을 나타내는 데이터를 입력부(50)에 입력한다.
도 2의 (B)에 도시된 바와 같이, 플리커가 인식되는 것을 나타내는 데이터가 입력부(50)에 입력되면, 신호 SF가 입력부(50)로부터 컨트롤러(60)에 출력된다. 또한 리프레시 레이트 fr＝a로 영상이 표시된 시간에 대응하는 신호 ST가 카운터(70)로부터 컨트롤러(60)에 출력된다.
다음으로 컨트롤러(60)는 신호 SF 및 신호 ST에 기초하여 플리커가 인식되지 않을 것이라고 예측되는 리프레시 레이트 fr=a'[Hz]를 선택한다. 상술한 바와 같이 리프레시 레이트의 선택은 기억 장치(80)에 저장된 데이터를 참조하여 수행된다. 다음으로 리프레시 레이트 fr=a'에 대응하는 신호 SR가 컨트롤러(60)로부터 구동부(30)에 출력된다. 그래서 표시부(20)에 표시되는 영상의 리프레시 레이트가 리프레시 레이트 a'로 변경되므로 표시부(20)의 플리커는 사용자에 의하여 인식되지 않는다.
또한 리프레시 레이트가 변경된 후에도 플리커가 여전히 인식되는 경우, 사용자는 플리커가 인식되는 것을 나타내는 데이터를 입력부(50)에 다시 입력함으로써 리프레시 레이트를 더 변경하여도 좋다.
컨트롤러(60)는, 신호 SF가 입력되었을 때의 리프레시 레이트 및 그 리프레시 레이트로 표시부(20)에 영상이 표시된 시간을 나타내는 데이터를, 플리커가 인식된 인식 상황 중 하나로서 기억 장치(80)에 저장한다. 그래서 인식 상황 및 플리커의 관계를 나타내는 데이터가 기억 장치(80)에 저장된다.
다음으로 표시 시스템(10)의 더 구체적인 동작예에 대하여 설명한다. 도 3의 (A)는 표시 시스템(10)의 동작예를 나타낸 흐름도이다.
먼저 표시부(20)의 영상 표시를 시작할 때 리프레시 레이트의 초기값을 설정한다(단계 S1). 리프레시 레이트의 초기값은 영상의 인식 상황에 상관없이 일률적으로 설정하여도 좋고, 또는 기억 장치(80)에 저장된 데이터를 참조하여 결정하여도 좋다. 다음으로 카운터(70)의 값이 초기화되고(단계 S2), 단계 S1에서 설정된 리프레시 레이트로 영상이 표시되는 시간의 카운트가 시작된다.
다음으로 인터럽트의 유무를 판정한다(단계 S3). 이 인터럽트는 플리커가 인식되었는지 여부의 데이터를 사용자가 입력하였는지 여부에 상관없이, 표시부(20)에 영상이 표시된 시간에 따라 리프레시 레이트를 변경하는 처리이다. 상술한 바와 같이 영상이 인식되는 시간이 길게 될수록 사용자의 피로가 쌓여, 플리커값이 낮아지는 경향이 있다. 그러므로 영상이 표시되는 시간이 일정한 값으로 도달할 때 리프레시 레이트를 증가시킴으로써 플리커의 발생을 방지할 수 있다.
이 영상이 표시되는 시간은 카운터(70)에 의하여 카운트할 수 있다. 또한 카운트되는 시간은 영상이 계속적으로 표시되는 전체 시간이어도 좋고, 또는 특정의 리프레시 레이트로 영상이 계속적으로 표시되는 시간이어도 좋다.
인터럽트가 발생하면(단계 S3의 "YES") 인터럽트 처리가 수행된다(단계 S4). 도 3의 (B)는 인터럽트 처리의 내용을 나타낸 것이다. 인터럽트의 발생을 검출하는 데에 있어서(단계 S11) 제어부(40)는 영상이 표시되는 시간에 따라 리프레시 레이트를 변경한다(단계 S12). 그 후 인터럽트 처리가 완료되고 제어부(40)의 동작은 도 3의 (A)에 나타내어진 흐름에 복귀한다(단계 S13).
다음으로 사용자에 의하여 플리커가 인식되었는지 여부가 확인된다(단계 S5). 플리커가 인식되었는지 여부의 확인은 사용자에 의한 임의의 타이밍에 수행되어도 좋고, 또는 표시 시스템(10)에 의하여 주어지는 확인의 요구에 따라 수행되어도 좋다. 플리커가 인식되었는지 여부의 확인을 사용자에게 요구하는 방법으로서는, 플리커가 인식되었는지 여부를 확인하는 것을 사용자에게 재촉하는 메시지를 표시부(20)에 표시하는 방법, 또는 표시부(20)에 확인 버튼을 표시하는 방법 등을 사용할 수 있다. 또한 표시부(20)에 확인 버튼을 표시하는 경우 예를 들어 표시부(20)에 제공된 터치 패널을 입력부(50)로서 사용할 수 있다.
사용자에 의하여 플리커가 인식된 경우(단계 S5의 "YES"), 제어부(40)는 현재의 인식 상황에서 플리커가 인식되지 않을 것이라고 예측되는 값까지 리프레시 레이트를 증가시킨다(단계 S6). 반대로 사용자에 의하여 플리커가 인식되지 않은 경우(단계 S5의 "NO"), 제어부(40)는 리프레시 레이트를 유지하거나 또는 감소시킨다(단계 S7). 리프레시 레이트가 감소되는 경우 제어부(40)는 플리커가 인식되지 않을 것이라고 예측되는 범위 내로 리프레시 레이트를 설정한다.
상술한 바와 같이 컨트롤러(60)가 기억 장치(80)에 저장된 데이터를 참조하여 주파수를 결정하는 방법으로 리프레시 레이트가 변경된다. 또한 기억 장치(80)에 데이터가 저장되지 않는 경우, 컨트롤러(60)는 미리 지정된 소정의 값으로 리프레시 레이트를 변경할 수 있다. 리프레시 레이트는 표시부(20)에 표시되는 영상이 동영상인지, 아니면 정지 화상인지에 따라 상이한 값을 설정하여도 좋다.
다음으로 현재의 인식 상황 및 현재의 인식 상황에서 플리커가 인식되었는지 여부에 대응하는 데이터가 기억 장치(80)에 저장된다(단계 S8). 그래서 인식 상황 및 플리커의 관계를 나타내는 데이터가 기억 장치(80)에 저장된다. 여기서는 인식 상황으로서, 카운터(70)에 의하여 카운트된 영상이 표시된 시간, 및 리프레시 레이트 등을 나타내는 데이터가 저장된다.
그 다음으로 표시부(20)에 영상을 계속적으로 표시하는 경우(단계 S9의 "NO"), 인터럽트의 유무(단계 S3) 및 사용자에 의하여 플리커가 인식되었는지 여부(단계 S5)가 다시 확인된다. 또한 리프레시 레이트가 변경된 경우 카운터(70)의 값을 초기화하여(단계 S2), 변경된 리프레시 레이트로 영상이 표시되는 시간을 다시 카운트하여도 좋다.
상술한 동작을 거쳐 표시 시스템(10)에서는 기억 장치(80)에 저장된 데이터를 사용하여 리프레시 레이트를 능동적으로 변경할 수 있다. 또한 표시 시스템(10)에 있어서, 플리커가 인식되었는지 여부가 확인될 때 인식 상황 및 플리커의 관계를 나타내는 데이터를 기억 장치(80)에 저장할 수 있다.
<컨트롤러의 구성예>
다음으로 컨트롤러(60)의 구체적인 구성예에 대하여 설명한다. 도 4는 컨트롤러(60)의 구체적인 구성예를 도시한 것이다. 여기서는 일례로서 영상이 표시되는 시간뿐만 아니라 영상을 인식하는 사용자 및 영상의 내용에 따라 리프레시 레이트를 설정할 수 있는 컨트롤러(60)의 구성에 대하여 설명한다. 또한 인식 상황의 항목은 상술한 것에 한정되지 않고 자유로이 설정할 수 있다.
컨트롤러(60)는 출력부(61), 출력부(62), 및 분석 장치(63)를 포함한다. 입력부(50)로부터 출력된 신호 SF 및 카운터(70)로부터 출력된 신호 ST가 분석 장치(63)에 입력된다.
출력부(61)는 소정의 리프레시 레이트에 대응하는 신호 SR를 구동부(30)에 출력하는 기능을 가진다. 그래서 표시부(20)에 표시되는 영상의 리프레시 레이트가 제어된다. 또한 출력부(61)는 표시부(20)에 표시되는 영상의 리프레시 레이트에 대응하는 신호 Sref를 분석 장치(63)에 출력하는 기능을 가진다.
출력부(62)는 표시부(20)에 표시되는 영상의 내용에 대응하는 신호 Scon 및 표시부(20)를 사용하는 사용자에 대응하는 신호 Suse를 분석 장치(63)에 출력하는 기능을 가진다. 여기서는 일례로서 신호 Scon이 표시부(20)에 표시되는 영상이 동영상인지, 아니면 정지 화상인지를 나타내는 신호인 경우에 대하여 설명한다.
또한 표시부(20)에 표시되는 영상의 리프레시 레이트의 데이터는 출력부(61)에 유지되어도 좋고, 또는 컨트롤러(60)의 외부로부터 출력부(61)에 입력되어도 좋다. 표시부(20)에 표시되는 영상의 내용 및 표시부(20)를 사용하는 사용자의 데이터는 출력부(62)에 유지되어도 좋고, 또는 컨트롤러(60)의 외부로부터 출력부(62)에 입력되어도 좋다.
기억 장치(80)에는 인식 상황으로서, 표시부(20)를 사용하는 사용자, 영상이 표시된 시간, 영상의 내용, 및 영상의 리프레시 레이트의 데이터가 플리커가 인식되었는지 여부의 데이터와 함께 저장된다. 표 1은 기억 장치(80)에 저장되는 데이터의 예를 나타낸 것이다. 표 1에 있어서 데이터 A, 데이터 B, 데이터 C, 데이터 D, 및 데이터 E는 각각 사용자를 나타내는 데이터, 영상이 표시된 시간을 나타내는 데이터, 영상의 내용을 나타내는 데이터, 리프레시 레이트를 나타내는 데이터, 및 사용자에 의하여 플리커가 인식되었는지 여부의 데이터에 대응한다.
Figure pct00001
분석 장치(63)는 기억 장치(80)에 저장된 데이터를 참조하여 플리커가 인식되지 않을 것이라고 예측되는 리프레시 레이트를 선택하는 기능을 가진다. 플리커가 인식되었는지 여부의 데이터를 사용자가 입력부(50)에 입력하면, 신호 SF, 신호 ST, 신호 Sref, 신호 Scon, 및 신호 Suse가 분석 장치(63)에 입력된다. 표 1에 나타내어진 데이터가 기억 장치(80)로부터 컨트롤러(60)에 입력된다. 다음으로 분석 장치(63)는 신호 Suse와 데이터 A를 비교하고, 신호 ST와 데이터 B를 비교하고, 신호 Scon과 데이터 C를 비교하고, 데이터 D 및 데이터 E를 참조하여 플리커가 인식되지 않을 것이라고 예측되는 리프레시 레이트를 선택한다.
분석 장치(63)에 의하여 선택된 리프레시 레이트는 신호 Sref'로서 출력부(61)에 출력된다. 그리고 출력부(61)는 신호 Sref'에 대응하는 신호 SR를 구동부(30)에 출력한다. 그래서 표시부(20)는 제어부(40)에서 선택된 리프레시 레이트로 동작한다.
분석 장치(63)는 현재의 인식 상황 및 현재의 인식 상황에서 플리커가 인식되었는지 여부의 데이터를 기억 장치(80)에 출력하는 기능을 가진다. 사용자가 입력부(50)에 플리커가 인식되었는지 여부의 데이터를 입력하면 신호 Suse, 신호 ST, 신호 Scon, 신호 Sref, 및 신호 SF가 각각 표 1의 데이터 A, 데이터 B, 데이터 C, 데이터 D, 및 데이터 E로서 기억 장치(80)에 추가된다. 그래서 인식 상황 및 플리커의 관계를 나타내는 데이터가 기억 장치(80)에 저장된다.
또한 도 4는 출력부(62)로부터 신호 Scon 및 신호 Suse가 출력되는 경우를 나타낸 것이지만 신호 Scon 및 신호 Suse 중 한쪽을 생략할 수 있다. 또는 신호 Scon 및 신호 Suse에 더하여, 또는 신호 Scon 및 신호 Suse 대신에 다른 인식 상황에 대응하는 신호가 분석 장치(63)에 출력되어도 좋다. 이 경우 기억 장치(80)에 저장된 데이터의 항목은 분석 장치(63)에 입력되는 신호에 따라 적절하게 변경된다.
<표시부 및 구동 회로부의 동작예>
다음으로 표시부(20) 및 구동부(30)의 동작예에 대하여 설명한다. 여기서는 특히 구동부(30)로부터 출력되는 신호에 의하여 표시부(20)의 동작이 제어될 때의 동작에 대하여 설명한다. 도 5는 표시부(20)의 구성예를 도시한 것이다.
표시부(20)는 화소부(21), 구동 회로(23), 및 구동 회로(24)를 포함한다. 여기서는 화소부(21)가 m행 n열(m 및 n의 각각은 2 이상의 정수(整數))로 배열된 화소(22)를 포함하는 경우에 대하여 설명한다. 제 i 열 제 j 행(i는 1 이상 m 이하의 정수, j는 1 이상 n 이하의 정수)의 화소(22)는 배선(SL[i] 및 GL[j])에 접속된다. 배선(GL[1]) 내지 배선(GL[n])은 구동 회로(23)에 접속된다. 배선(SL[1] 내지 SL[m])은 구동 회로(24)에 접속된다.
구동 회로(23)는 화소(22)를 선택하기 위한 신호(이하에서는 이 신호를 선택 신호라고도 함)를 생성하고, 그 신호를 배선(GL)에 공급하는 기능을 가진다. 구동 회로(24)는 영상 신호를 생성하고, 그 영상 신호를 배선(SL)에 공급하는 기능을 가진다. 배선(SL)에 공급된 영상 신호는 구동 회로(23)에 의하여 선택된 화소(22)에 기록된다.
신호 SR가 제어부(40)로부터 구동부(30)에 입력되면, 구동부(30)는 신호 SR에 대응하는 타이밍 신호를 생성하고, 그 타이밍 신호를 구동 회로(23 및 24)에 출력한다. 이 타이밍 신호를 사용하여 구동 회로(23 및 24)에 의하여 선택 신호가 생성된다.
구동 회로(23)의 동작에 대하여 구체적으로 예를 들어 설명한다. 구동 회로(23)는 스타트 펄스 SP 및 클럭 신호 CLK에 기초하여 선택 신호를 생성한다. 여기서 구동부(30)로부터 입력된 타이밍 신호는 스타트 펄스 SP로서 사용된다.
도 6은 구동 회로(23)의 타이밍 차트를 나타낸 것이다. 스타트 펄스 SP 및 클럭 신호CLK가 구동 회로(23)에 입력되면, 구동 회로(23)는 선택 신호를 생성하고, 그 선택 신호를 배선(GL[1] 내지 GL[n])에 순차적으로 출력한다. 그러므로 배선(GL[1] 내지 GL[n])의 전위가 순차적으로 하이 레벨이 되므로 배선(GL[1] 내지 GL[n])에 접속되는 화소(22)의 그레이 레벨이 갱신된다. 그래서 화소부(21)에 표시된 영상이 갱신된다.
여기서 배선(GL[1] 내지 GL[n])에 공급되는 선택 신호의 생성은 스타트 펄스 SP가 입력될 때마다 수행된다. 그러므로 제어부(40)에 의하여, 구동부(30)에서 생성되는 스타트 펄스 SP의 주기 Psp가 제어되므로 표시부(20)에 표시되는 영상의 리프레시 레이트를 변경할 수 있다. 구동부(30)에 유지된 타이밍 신호의 파형을 정의하는 파라미터의 값을, 신호 SR에 기초하여 변경하는 방법으로 펄스의 주기 Psp를 제어할 수 있다.
상술한 바와 같이 본 발명의 일 형태의 표시 시스템(10)에서는, 사용자가 리프레시 레이트를 특정하지 않은 경우에도 기억 장치에 저장된 데이터를 참조하여 인식 상황에 따라 리프레시 레이트를 능동적으로 설정할 수 있다. 그래서 시인성을 향상할 수 있고 소비전력을 저감시킬 수 있는 리프레시 레이트에서의 영상 표시를 간단한 조작으로 수행할 수 있다. 또한 본 발명의 일 형태의 표시 시스템(10)에서는, 플리커가 인식되었는지 여부의 데이터를 사용자가 입력할 때마다 인식 상황과 플리커의 관계를 나타내는 데이터를 기억 장치에 저장 할 수 있다. 그래서 플리커가 인식되지 않는 리프레시 레이트를 더 정확하게 설정할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 상술한 실시형태에서 설명한 표시 시스템의 변형예에 대하여 설명한다.
<표시 시스템의 변형예>
실시형태 1에서는 컨트롤러(60)가 기억 장치(80)에 저장된 데이터를 참조하여 리프레시 레이트를 설정하는 표시 시스템의 구성예에 대하여 설명하였지만, 리프레시 레이트는 인공 지능(AI)에 의하여 설정될 수도 있다. 구체적으로는 컨트롤러(60)가 인공 신경망(artificial neural network)(ANN)을 포함하고 인공 신경망에 의한 추론(인지)을 사용하여 리프레시 레이트를 설정하는 기능을 가져도 좋다.
또한 인공 지능은 인간의 지능을 닮은 컴퓨터의 총칭이다. 본 명세서 등에 있어서 인공 지능은 인공 신경망을 포함한다. 인공 신경망은 뉴런과 시냅스로 구성되는 신경망을 닮은 회로이다. 본 명세서 등에 있어서 "신경망"이라는 말은 특히 인공 신경망을 말한다.
도 7은 컨트롤러(60)가 신경망(NN)을 포함하는 구성예를 도시한 것이다. 도 7에 도시된 제어부(40)는, 컨트롤러(60)가 신경망(NN)을 포함하고 제어부(40)의 기억 장치(80)가 생략된 것이 도 1과는 상이하다. 기타 구성에 대해서는 도 1의 설명을 참조할 수 있다.
신경망(NN)은 인식 상황을 나타내는 데이터 및 이 인식 상황에서 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 포함하는 데이터를 사용하여 플리커가 인식되지 않는 리프레시 레이트를 산출할 수 있도록 학습된 것이다. 플리커가 인식되었는지 여부의 데이터를 사용자가 입력부(50)에 입력하면 신경망(NN)은 상술한 데이터로부터 추론을 수행하고 플리커가 인식되지 않는 리프레시 레이트를 출력한다.
도 7에 있어서는 신호 SF 및 신호 ST가 컨트롤러(60)에 입력된다. 이때 신경망(NN)은 신호 SF 및 신호 ST를 포함하는 데이터를 입력 데이터로서 사용하여 추론을 수행하고 리프레시 레이트를 산출한다. 그 후 이 리프레시 레이트에 대응하는 신호 SR를 구동부(30)에 출력한다.
이러한 방법으로 신경망(NN)을 사용하면 다양한 인식 상황에 있어서 리프레시 레이트를 적절하게 설정할 수 있다.
또한 도 7에서는 기억 장치(80)는 생략되었지만 인식 상황을 나타내는 데이터 및 이 인식 상황에서 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 포함하는 데이터를 저장하기 위하여 제공되어도 좋다. 기억 장치(80)에 저장된 데이터는 신경망(NN)의 학습 또는 추론에 사용할 수 있다.
<컨트롤러의 변형예>
도 8은 신경망(NN)을 포함하는 제어부(40)의 구체적인 구성예를 도시한 것이다. 도 8의 컨트롤러(60)는, 분석 장치(63)가 신경망(NN)을 포함하는 것이 도 4와는 상이하다. 기타 구성에 대해서는 도 4의 설명을 참조할 수 있다.
신경망(NN)은 입력층(IL), 출력층(OL), 및 은닉층(중간층)(HL)을 포함한다. 영상의 인식 상황을 나타내는 데이터 및 이 인식 상황에서 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 포함하는 데이터가 입력 데이터로서 입력층(IL)에 입력된다. 예를 들어 입력부(50)로부터 출력되는 신호 SF, 출력부(61)로부터 출력되는 신호 Sref, 출력부(62)로부터 출력되는 신호 Scon 및 신호 Suse, 그리고 카운터(70)로부터 출력되는 신호 ST 등을 포함하는 데이터가 입력 데이터로서 사용된다.
또한 신경망(NN)은 복수의 은닉층(HL)을 포함하는 네트워크(심층 신경망(DNN))이어도 좋다. 심층 신경망에서의 학습을 딥 러닝이라고 하는 경우가 있다. 출력층(OL), 입력층(IL), 및 은닉층(HL) 각각은 복수의 유닛(뉴런 회로)을 포함하고, 유닛으로부터 출력된 데이터에 가중치(접속 강도)를 곱한 후 상이한 층에 제공된 유닛에 공급된다.
상술한 바와 같이 신경망(NN)은 인식 상황에 따라 적절한 리프레시 레이트를 산출할 수 있도록 학습된 것이다. 입력 데이터가 신경망(NN)의 입력층에 입력되면 각 층에서 연산 처리가 수행된다. 각 층에서의 연산 처리는 예를 들어 앞의 층의 유닛으로부터 출력된 데이터와 가중 계수의 적화 연산(product-sum)에 의하여 수행된다. 또한 층 간의 접속은 모든 유닛들이 서로 접속하는 전접속(full connection)이어도 좋고, 일부의 유닛들이 서로 접속하는 부분 접속이어도 좋다.
신경망(NN)의 연산 처리를 거쳐 사용자에 의하여 플리커가 인식되지 않는 리프레시 레이트가 산출된다. 이 리프레시 레이트는 출력층(OL)으로부터 출력되고 신호 Sref'로서 출력부(61)에 출력된다.
또한 리프레시 레이트가 변경된 후에도 플리커가 여전히 인식되는 경우, 플리커가 인식되는 것을 나타내는 데이터를 사용자가 입력부(50)에 다시 입력함으로써 신경망(NN)이 추론을 다시 행하여 리프레시 레이트가 갱신된다.
또는 컨트롤러(60)에 기억 장치(80)를 제공하여 인식 상황을 나타내는 데이터(신호 Sref, 신호 Scon, 신호 Suse, 또는 신호 ST 등) 및 이 인식 상황에서 플리커가 인식되었는지 여부의 데이터(신호 SF)를 포함하는 데이터를 저장하여도 좋다. 기억 장치(80)에 저장된 데이터는 신경망(NN)의 학습 또는 추론에 사용할 수 있다.
<신경망의 구성예>
다음으로 신경망(NN)의 구성예에 대하여 설명한다. 도 9의 (A) 내지 (C)는 신경망의 구성예를 도시한 것이다. 신경망은 뉴런 회로(NC), 및 뉴런 회로 간에 제공된 시냅스 회로(SC)를 포함한다.
도 9의 (A)는 뉴런 회로(NC) 및 시냅스 회로(SC)의 구성예를 도시한 것이다. 입력 데이터 x1 내지 입력 데이터 x L (L은 자연수)가 시냅스 회로(SC)에 입력된다. 또한 시냅스 회로(SC)는 가중 계수 w k (k는 1 이상 L 이하의 정수)를 저장하는 기능을 각각 가진다. 가중 계수 w k 는 뉴런 회로(NC) 간의 접속 강도에 대응한다.
시냅스 회로(SC)에 입력 데이터 x1 내지 입력 데이터 x L 이 입력되면, 시냅스 회로(SC)에 입력된 입력 데이터 x k 와 시냅스 회로(SC)에 저장된 가중 계수 w k 의 곱(x k w k )의, k=1 내지 L(즉, x1w1+x2w2+...+x L w L )에 대한 합, 즉, x k 와 w k 의 적화 연산에 의하여 얻어진 값이 뉴런 회로(NC)에 입력된다. 이 값이 뉴런 회로(NC)의 문턱값 θ보다 큰 경우, 뉴런 회로(NC)는 하이 레벨 신호를 출력한다. 이 현상을 뉴런 회로(NC)의 발화(firing)라고 한다.
도 9의 (B)는 상기 뉴런 회로(NC) 및 시냅스 회로(SC)를 사용한 계층 신경망의 모델을 나타낸 것이다. 신경망은 입력층(IL), 은닉층(HL), 및 출력층(OL)을 포함한다. 입력층(IL)은 입력 뉴런 회로(IN)를 포함한다. 은닉층(HL)은 은닉 시냅스 회로(HS) 및 은닉 뉴런 회로(HN)를 포함한다. 출력층(OL)은 출력 시냅스 회로(OS) 및 출력 뉴런 회로(ON)를 포함한다. 입력 뉴런 회로(IN), 은닉 뉴런 회로(HN), 및 출력 뉴런 회로(ON)의 문턱값 θ를 각각 θ I , θ H , θ O 라고 표기한다.
영상의 인식 상황을 나타내는 데이터 및 이 인식 상황에서 사용자에 의하여 플리커가 인식되었는지 여부의 데이터를 포함하는 데이터에 대응하는 데이터 x1 내지 데이터 x i (i는 자연수)가 입력층(IL)에 공급되고, 입력층(IL)의 출력은 은닉층(HL)에 공급된다. 그 후 입력층(IL)으로부터 출력된 데이터와 은닉 시냅스 회로(HS)에 유지된 가중 계수 w를 사용한 적화 연산에 의하여 얻어진 값이 은닉 뉴런 회로(HN)에 공급된다. 은닉 뉴런 회로(HN)의 출력과 출력 시냅스 회로(OS)에 유지된 가중 계수 w를 사용한 적화 연산에 의하여 얻어진 값이 출력 뉴런 회로(ON)에 공급된다. 그 후 리프레시 레이트에 대응하는 데이터 y1 내지 데이터 y j (j는 자연수)가 출력 뉴런 회로(ON)로부터 출력된다.
그래서 도 9의 (B)에 나타내어진 신경망은 영상의 인식 상황에 기초하여 플리커가 인식되지 않는 리프레시 레이트를 산출하는 기능을 가진다.
신경망의 학습에는 경사 하강법 등을 사용할 수 있고, 경사의 산출에는 오차역전파법을 사용할 수 있다. 도 9의 (C)는 오차역전파법을 사용하여 지도 학습을 수행하는 신경망의 모델을 나타낸 것이다.
오차역전파법은 신경망으로부터의 출력 데이터와 교사 데이터 간의 오차가 저감되도록 시냅스 회로의 가중 계수를 변경하는 방법 중 하나이다. 구체적으로는 출력 데이터(데이터 y1 내지 데이터 y j ) 및 교사 데이터(데이터 t1 내지 데이터 t j )에 기초하여 결정되는 오차 δ O 에 따라 은닉 시냅스 회로(HS)의 가중 계수 w가 변경된다. 또한 은닉 시냅스 회로(HS)의 가중 계수 w의 변경량에 띠라 앞의 단의 시냅스 회로(SC)의 가중 계수 w가 변경된다. 이러한 방법으로 교사 데이터에 기초하여 시냅스 회로(SC)의 가중 계수를 순차적으로 변경함으로써 신경망(NN)은 학습을 수행할 수 있다. 또한 어떤 인식 상황에 있어서의 이상적인 리프레시 레이트를 교사 데이터로서 사용할 수 있다.
또한 도 9의 (B) 및 (C)의 각각에 있어서 은닉층(HL)의 수는 하나이지만 2개 이상으로 하여도 좋다. 그래서 딥 러닝을 수행할 수 있다.
상술한 신경망(NN)의 구성예는 필요에 따라 각각 적절하게 변경할 수 있다. 예를 들어 순환 신경망(recurrent neural network)(RNN)을 신경망(NN)으로서 사용할 수 있다. 이 경우 과거의 인식 상황에 기초하여 리프레시 레이트를 결정할 수 있으므로 리프레시 레이트의 설정의 정확도를 향상시킬 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 상술한 실시형태에서 설명한 표시 시스템의 구체적인 구성예에 대하여 설명한다.
<화소의 구성예>
먼저 상술한 실시형태에서 설명한 화소(22)의 구성예에 대하여 설명한다. 도 10의 (A) 및 (B)는 화소(22)의 구성예를 각각 도시한 것이다. 또한 화소(22)의 각각은 배선(GL)을 통하여 구동 회로(23)에 접속되고, 배선(SL)을 통하여 구동 회로(24)에 접속된다(도 5 참조).
[구성예 1]
도 10의 (A)는 발광 소자를 포함하는 화소의 구성예를 도시한 것이다. 도 10의 (A)에 도시된 화소(22)는 트랜지스터(Tr11, Tr12, 및 Tr13), 발광 소자(110), 및 용량 소자(C1)를 포함한다. 여기서는 트랜지스터(Tr11 내지 Tr13)는 n채널 트랜지스터이지만 트랜지스터(Tr11 내지 Tr13)는 p채널 트랜지스터이어도 좋다.
트랜지스터(Tr11)의 게이트는 배선(GL)에 접속되고, 트랜지스터(Tr11)의 소스 및 드레인 중 한쪽은 트랜지스터(Tr12)의 게이트 및 용량 소자(C1)의 한쪽 전극에 접속되고, 트랜지스터(Tr11)의 소스 및 드레인 중 다른 쪽은 배선(SL)에 접속된다. 트랜지스터(Tr12)의 소스 및 드레인 중 한쪽은 용량 소자(C1)의 다른 쪽 전극, 발광 소자(110)의 한쪽 전극, 및 트랜지스터(Tr13)의 소스 및 드레인 중 한쪽에 접속된다. 트랜지스터(Tr12)의 소스 및 드레인 중 다른 쪽은 전위(Va)가 공급되는 배선(AL)에 접속된다. 발광 소자(110)의 다른 쪽 전극은 전위(Vc)가 공급되는 배선(CL)에 접속된다. 트랜지스터(Tr13)의 게이트는 배선(GL)에 접속되고, 트랜지스터(Tr13)의 소스 및 드레인 중 다른 쪽은 배선(ML)에 접속된다. 여기서는 트랜지스터(Tr11)의 소스 및 드레인 중 한쪽, 트랜지스터(Tr12)의 게이트, 및 용량 소자(C1)의 한쪽 전극에 접속되는 노드를 노드(N1)라고 한다. 트랜지스터(Tr12)의 소스 및 드레인 중 한쪽, 트랜지스터(Tr13)의 소스 및 드레인 중 한쪽, 및 용량 소자(C1)의 다른 쪽 전극에 접속되는 노드를 노드(N2)라고 한다.
여기서는 배선(AL)에 공급되는 전위(Va)가 고전원 전위이고, 배선(CL)에 공급되는 전위(Va)가 저전원 전위인 경우에 대하여 설명한다. 용량 소자(C1)는 노드(N2)의 전위를 유지하기 위한 저장 용량 소자(storage capacitor)로서 기능한다.
트랜지스터(Tr11)는 노드(N1)에 대한 배선(SL)의 전위의 공급을 제어하는 기능을 가진다. 트랜지스터(Tr13)는 노드(N2)에 대한 배선(ML)의 전위의 공급을 제어하는 기능을 가진다. 구체적으로는 배선(GL)의 전위를 제어하여 트랜지스터(Tr11 및 Tr13)를 온으로 함으로써, 배선(SL)의 전위 및 배선(ML)의 전위가 각각 노드(N1 및 N2)에 공급되므로 화소(22)에 기록된다. 여기서는 배선(SL)의 전위는 영상 신호에 대응하는 전위이다. 그 후, 배선(GL)의 전위를 제어하여 트랜지스터(Tr11 및 Tr13)를 오프로 함으로써, 노드(N1 및 N2)의 전위가 유지된다.
노드(N1 및 N2)의 전위에 따라 트랜지스터(Tr12)의 소스와 드레인 간에 흐르는 전류량이 제어되므로 발광 소자(110)가 이 전류량에 따른 휘도로 발광한다. 따라서 화소(22)의 그레이 레벨을 제어할 수 있다.
상술한 동작을 배선(GL)마다 순차적으로 수행함으로써, 화소부(21)에 1프레임 만큼의 영상을 표시할 수 있다.
배선(GL)의 선택을 프로그레시브 스캔 및 인터레이스 스캔 중 한쪽에 의하여 수행하여도 좋다. 구동 회로(24)로부터 배선(SL)에 대한 영상 신호의 공급을, 영상 신호가 배선(SL)에 순차적으로 공급되는 점 순차 구동 또는 영상 신호가 모든 배선(SL)에 동시에 공급되는 선 순차 구동에 의하여 수행하여도 좋다. 또는 복수의 배선(SL)마다 순차적으로 영상 신호를 공급하여도 좋다.
그 후, 다음 프레임 기간에 있어서 상술한 동작과 비슷한 동작에 의하여 영상이 표시된다. 그래서 화소부(21)에 표시되는 영상이 재기록된다. 또한 영상의 재기록 빈도는 실시형태 1에서의 제어부(40)에 의하여 제어된다.
한편으로 예를 들어 화소부(21)에 정지 화상, 또는 일정 기간 변화되지 않거나 또는 일정한 범위 내로 변화하는 동영상을 표시하는 경우, 재기록하지 않고 직전의 프레임의 영상을 유지하는 것이 바람직하다. 이와 같이 하여 영상의 재기록과 관련된 소비전력을 저감시킬 수 있다. 이 경우, 리프레시 레이트는 예를 들어 5Hz, 바람직하게는 3Hz, 더 바람직하게는 1Hz로 설정할 수 있다.
트랜지스터(Tr11 및 Tr13)는 OS 트랜지스터를 각각 포함하는 것이 바람직하다. 그래서 노드(N1 및 N2)의 전위를 매우 오랫동안 유지할 수 있고, 영상의 재기록 빈도를 감소시켜도 표시 상태를 유지할 수 있다.
또한 표시 상태를 유지하는 것은 소정의 범위 내로 영상의 변화량을 유지하는 것이다. 이 소정의 범위는 적절히 설정할 수 있고, 예를 들어 영상을 보는 사용자가, 그 영상이 동일한 것이라고 인식할 수 있도록 설정하는 것이 바람직하다.
영상의 재기록이 수행되지 않는 기간에는 구동 회로(23 및 24)에 대한 전원 전위 및 신호의 공급을 정지할 수 있다. 그래서 구동 회로(23 및 24)의 소비전력을 저감시킬 수 있다.
또한 트랜지스터(Tr11 및 Tr13)의 각각은 OS 트랜지스터가 아니어도 된다. 예를 들어 금속 산화물 이외의 단결정 반도체를 포함하는 기판의 일부에 채널 형성 영역이 형성되는 트랜지스터를 사용할 수 있다. 이러한 기판의 예에는 단결정 실리콘 기판 및 단결정 저마늄 기판이 포함된다. 또한 금속 산화물 이외의 재료를 포함하는 막에 채널 형성 영역이 형성되는 트랜지스터를 트랜지스터(Tr11 및 Tr13)로서 사용할 수 있다. 금속 산화물 이외의 재료의 예에는 실리콘, 저마늄, 실리콘 저마늄, 탄소화 실리콘, 갈륨 비소, 알루미늄 갈륨 비소, 인듐 인, 질화 갈륨, 및 유기 반도체가 포함된다. 상술한 재료의 각각은 단결정 반도체이어도 좋고, 또는 비정질 반도체, 미결정 반도체, 또는 다결정 반도체 등의 비단결정 반도체이어도 좋다.
트랜지스터(Tr12) 및 이하에서 설명하는 트랜지스터의 채널 형성 영역에 사용할 수 있는 재료의 예는 트랜지스터(Tr11 및 Tr13)와 동일하다.
[구성예 2]
도 10의 (B)는 액정 소자를 포함하는 화소의 구성예를 도시한 것이다. 도 10의 (B)의 화소(22)는 트랜지스터(Tr21), 액정 소자(120), 및 용량 소자(C2)를 포함한다. 여기서는 트랜지스터(Tr21)는 n채널 트랜지스터이지만 트랜지스터(Tr21)는 p채널 트랜지스터이어도 좋다.
트랜지스터(Tr21)의 게이트는 배선(GL)에 접속되고, 트랜지스터(Tr21)의 소스 및 드레인 중 한쪽은 액정 소자(120)의 한쪽 전극 및 용량 소자(C2)의 한쪽 전극에 접속된다. 트랜지스터(Tr21)의 소스 및 드레인 중 다른 쪽은 배선(SL)에 접속된다. 액정 소자(120)의 다른 쪽 전극 및 용량 소자(C2)의 다른 쪽 전극은 소정의 전위가 공급되는 배선에 각각 접속된다. 트랜지스터(Tr21)의 소스 및 드레인 중 한쪽, 액정 소자(120)의 한쪽 전극, 및 용량 소자(C2)의 한쪽 전극에 접속되는 노드는 노드(N3)이다.
액정 소자(120)의 다른 쪽 전극의 전위는 복수의 화소(22) 간의 공통 전위이어도 좋고, 또는 용량 소자(C2)의 다른 쪽 전극과 동일한 전위이어도 좋다. 액정 소자(120)의 다른 쪽 전극의 전위는 화소(22) 간에서 상이하여도 좋다. 용량 소자(C2)는 노드(N3)의 전위를 유지하기 위한 저장 용량 소자로서의 기능을 가진다.
트랜지스터(Tr21)는 노드(N3)에 대한 배선(SL)의 전위의 공급을 제어하는 기능을 가진다. 구체적으로는 배선(GL)의 전위를 제어하여 트랜지스터(Tr21)를 온으로 함으로써, 배선(SL)의 전위가 노드(N3)에 공급되고 화소(22)에 기록된다. 그 후, 배선(GL)의 전위를 제어하여 트랜지스터(Tr21)를 오프로 함으로써, 노드(N3)의 전위가 유지된다.
액정 소자(120)는 한 쌍의 전극, 및 한 쌍의 전극 간의 전압이 인가되는 액정 재료를 포함하는 액정층을 포함한다. 액정 소자(120)에 포함되는 액정 분자의 배향은 한 쌍의 전극 간에 인가되는 전압의 값에 따라 변화하므로 액정층의 투과율이 변화한다. 그러므로 배선(SL)으로부터 노드(N3)에 공급되는 전위를 제어하면 화소(22)의 그레이 레벨을 제어할 수 있다.
트랜지스터(Tr21)로서는 OS 트랜지스터를 사용하는 것이 바람직하다. 그래서 노드(N3)의 전위를 매우 오랫동안 유지할 수 있다. 또한 상술한 것 이외의 동작에 대해서는 도 10의 (A)의 설명을 참조할 수 있다.
[변형예]
다음으로 도 10의 (A) 및 (B)에 도시된 화소(22)의 변형예에 대하여 설명한다. 도 11의 (A) 및 (B) 그리고 도 12는 발광 소자를 포함하는 화소(22)의 변형예를 도시한 것이고, 도 13의 (A) 및 (B)는 액정 소자를 포함하는 화소(22)의 변형예를 도시한 것이다.
도 11의 (A) 및 (B)의 각각에 도시된 화소(22)는, 트랜지스터(Tr11 내지 Tr13) 각각이 한 쌍의 게이트를 포함하는 것이 도 10의 (A)과는 상이하다. 또한 트랜지스터가 한 쌍의 게이트를 포함하는 경우, 한쪽 게이트를 제 1 게이트, 프런트게이트, 또는 단순히 게이트라고 하는 경우가 있고, 다른 쪽 게이트를 제 2 게이트, 또는 백게이트라고 하는 경우가 있다.
도 11의 (A)에 도시된 트랜지스터(Tr11 내지 Tr13)는 백게이트를 각각 포함하고, 백게이트는 프런트게이트에 접속된다. 이 경우 프런트게이트에 인가되는 전위와 동일한 전위가 백게이트에 인가되므로 트랜지스터의 온 전류를 증가시킬 수 있다. 특히 트랜지스터(Tr11)는 영상 신호의 기록에 사용되므로 도 11의 (A)에 도시된 구성을 이용하면 화소(22)를 고속으로 동작시킬 수 있다.
도 11의 (B)에 도시된 트랜지스터(Tr11 내지 Tr13)의 백게이트는 배선(BGL)에 접속된다. 배선(BGL)은 소정의 전위를 백게이트에 공급하는 기능을 가진다. 배선(BGL)의 전위를 제어함으로써 트랜지스터(Tr11 내지 Tr13)의 문턱 전압을 제어할 수 있다. 특히 트랜지스터(Tr11 및 Tr13)는 각각 노드(N1 및 N2)의 전위를 유지하기 위하여 사용되므로, 배선(BGL)의 전위를 제어하여 트랜지스터(Tr11 및 Tr13)의 문턱 전압을 플러스 측으로 시프트시킴으로써 트랜지스터(Tr11 및 Tr13)의 오프 전류를 저감시켜도 좋다. 배선(BGL)에 공급되는 전위는 고정 전위이어도 좋고, 변동하는 전위이어도 좋다.
배선(BGL)은 트랜지스터(Tr11 내지 Tr13)의 각각에 따로따로 제공하여도 좋다. 또한 배선(BGL)은, 화소부(21)에 포함되는 화소(22)의 모두 또는 일부에 의하여 공유되어도 좋다.
또는 화소(22)는 도 12에 도시된 구성을 가질 수 있다. 도 12에서는 배선(GL)으로부터 트랜지스터(Tr11 및 Tr13)의 백게이트에 선택 신호가 공급됨으로써 트랜지스터(Tr11 및 Tr13)가 온이 되므로, 노드(N1 및 N2)에 소정의 전위가 공급된다. 또한 트랜지스터(Tr11 및 Tr13)의 프런트게이트는 배선(ML)에 접속된다.
상기에서는 발광 소자를 포함하는 화소(22)에 대하여 특히 설명하였지만, 마찬가지로 액정 소자를 포함하는 화소(22)에 백게이트를 제공할 수 있다. 예를 들어 트랜지스터(Tr21)는 프런트 게이트에 접속되는 백게이트를 포함하여도 좋고(도 13의 (A) 참조), 배선(BGL)에 접속되는 백게이트를 포함하여도 좋다(도 13의 (B) 참조).
<기억 장치의 구성예>
다음으로 상술한 실시형태에서 설명한 기억 장치(80)의 구성예에 대하여 설명한다.
도 14의 (A)는 기억 장치(80)의 구성예를 도시한 것이다. 기억 장치(80)는 복수의 메모리 셀(82)을 포함하는 셀 어레이(81), 구동 회로(83), 및 구동 회로(84)를 포함한다.
메모리 셀(82)에는 OS 트랜지스터를 사용하는 것이 바람직하다. OS 트랜지스터는 오프 전류가 매우 낮다. 따라서 메모리 셀(82)이 OS 트랜지스터를 포함하면 기억 장치(80)는 전력 공급이 정지된 기간에도 데이터를 유지할 수 있다. 구체적으로는 도 14의 (B1)에 도시된 바와 같이, 메모리 셀(82)에 OS 트랜지스터인 트랜지스터(Tr30) 및 용량 소자(C10)를 제공하는 것이 바람직하다.
트랜지스터(Tr30)의 소스 및 드레인 중 한쪽은 용량 소자(C10)에 접속된다. 여기서는 트랜지스터(Tr30)의 소스 및 드레인 중 한쪽 및 용량 소자(C10)에 접속되는 노드를 노드(N11)라고 한다.
노드(N11)에는, 메모리 셀(82)에 유지되는 전위가 트랜지스터(Tr30)를 통하여 배선(BL) 등으로부터 공급된다. 트랜지스터(Tr30)가 오프 상태이면 노드(N11)는 부유 상태이므로 노드(N11)의 전위가 유지된다. OS 트랜지스터인 트랜지스터(Tr30)의 오프 전류는 매우 낮기 때문에 노드(N11)의 전위를 오랫동안 유지할 수 있다. 트랜지스터(Tr30)의 게이트에 접속되는 배선에 소정의 전위를 공급함으로써 트랜지스터(Tr30)의 도통 상태를 제어할 수 있다.
또한 OS 트랜지스터는 백게이트를 포함하여도 좋다. 도 14의 (B2) 및 (B3)는 트랜지스터(Tr30)가 백게이트를 포함하는 예를 각각 도시한 것이다. 도 14의 (B2)의 트랜지스터(Tr30)의 백게이트는 트랜지스터(Tr30)의 프런트게이트에 접속된다. 도 14의 (B3)의 트랜지스터(Tr30)의 백게이트는 소정의 전위가 공급되는 배선에 접속된다.
상술한 바와 같이 메모리 셀(82)에 OS 트랜지스터를 사용하면 메모리 셀(82)에 저장된 데이터를 오랫동안 유지할 수 있다. 메모리 셀(82)의 구체적인 구성예에 대하여 이하에서 설명한다.
도 15의 (A)는 메모리 셀(82)의 구성예를 도시한 것이다. 도 15의 (A)에 도시된 메모리 셀(82)은 트랜지스터(Tr31), 트랜지스터(Tr32), 및 용량 소자(C11)를 포함한다. 또한 트랜지스터(Tr31)는 OS 트랜지스터이다. 여기서는 트랜지스터(Tr32)는 n채널 트랜지스터이지만 트랜지스터(Tr32)는 p채널 트랜지스터이어도 좋다.
트랜지스터(Tr31)의 게이트는 배선(WWL)에 접속되고, 트랜지스터(Tr31)의 소스 및 드레인 중 한쪽은 트랜지스터(Tr32)의 게이트 및 용량 소자(C11)의 한쪽 전극에 접속되고, 트랜지스터(Tr31)의 소스 및 드레인 중 다른 쪽은 배선(BL)에 접속된다. 트랜지스터(Tr32)의 소스 및 드레인 중 한쪽은 배선(SL)에 접속되고, 트랜지스터(Tr32)의 소스 및 드레인 중 다른 쪽은 배선(BL)에 접속된다. 용량 소자의 다른 쪽 전극은 배선(RWL)에 접속된다. 여기서는 트랜지스터(Tr31)의 소스 및 드레인 중 한쪽, 트랜지스터(Tr32)의 게이트, 및 용량 소자(C11)의 한쪽 전극에 접속되는 노드를 노드(N12)라고 한다.
배선(WWL)은 데이터가 기록되는 메모리 셀(82)을 선택하는 신호를 전송하는 기능을 가진다. 배선(RWL)은 데이터가 판독되는 메모리 셀(82)을 선택하는 신호를 전송하는 기능을 가진다. 배선(BL)은 메모리 셀(82)에 기록되는 데이터에 대응하는 전위(이하에서는 기록 전위라고도 함) 또는 메모리 셀(82)에 저장된 데이터에 대응하는 전위(이하에서는 판독 전위라고도 함)를 전송하는 기능을 가진다. 배선(SL)에는 소정의 전위가 공급된다. 소정의 전위는 고정 전위이어도 좋고, 2 이상의 상이한 전위이어도 좋다. 또한 배선(WWL 및 RWL)은 구동 회로(83)에 접속된다. 배선(SL)은 구동 회로(83 또는 84)에 접속되어도 좋고, 또는 구동 회로(83 및 84)와는 별도로 제공된 전원선에 접속되어도 좋다.
OS 트랜지스터를 트랜지스터(Tr31)로서 사용하면 오프 상태인 트랜지스터(Tr31)에 의하여 노드(N12)의 전위를 매우 오랫동안 유지할 수 있다.
다음으로 도 15의 (A)에 도시된 메모리 셀(82)의 동작에 대하여 설명한다. 먼저 배선(WWL)의 전위를 트랜지스터(Tr31)가 온이 되는 전위로 하여 트랜지스터(Tr31)를 온으로 한다. 따라서 배선(BL)의 전위가 노드(N12)에 공급된다. 즉 트랜지스터(Tr32)의 게이트 전극에 소정의 전하가 공급된다(데이터의 기록).
그 후 배선(WWL)의 전위를 트랜지스터(Tr31)가 오프가 되는 전위로 하여 트랜지스터(Tr31)를 오프로 한다. 이로써 노드(N12)는 부유하게 되어 노드(N12)의 전위가 유지된다(데이터의 유지).
다음으로, 배선(SL)의 전위를 일정한 전위로 고정한 후에 배선(RWL)의 전위를 소정의 전위로 하면, 노드(N12)에 유지된 전하량에 따라 배선(BL)의 전위가 달라진다. 이는 일반적으로 트랜지스터(Tr32)가 n채널 트랜지스터인 경우, 트랜지스터(Tr32)의 게이트의 전위가 하이 레벨인 경우의 외견상 문턱 전압(V th _ H)은, 트랜지스터(Tr32)의 게이트의 전위가 로우 레벨인 경우의 외견상 문턱 전압(V th _ L)보다 낮기 때문이다. 여기서 외견상 문턱 전압이란 트랜지스터(Tr32)를 온으로 하는 데 필요한 배선(RWL)의 전위를 말한다. 그러므로 배선(RWL)의 전위를 V th_H와 V th_L 간의 전위(V 0)로 함으로써, 노드(N12)의 전위를 판정할 수 있다. 예를 들어 노드(N12)의 전위가 하이 레벨인 경우에는, 배선(RWL)의 전위가 V 0(>V th _ H)이 될 때 트랜지스터(Tr32)는 온이 된다. 노드(N12)의 전위가 로우 레벨인 경우, 배선(RWL)의 전위가 V 0(<V th _ L)이 되어도 트랜지스터(Tr32)는 오프 상태를 유지한다. 그러므로 배선(BL)의 전위를 판정함으로써 메모리 셀(82)에 저장된 데이터를 판독할 수 있다.
데이터의 판독을 수행하지 않는 경우에는 노드(N12)의 전위에 상관없이 트랜지스터(Tr32)가 오프가 되는 전위, 즉, V th _ H보다 낮은 전위를 배선(RWL)에 공급하여도 좋다.
데이터의 재기록은 데이터의 기록 및 유지와 비슷한 방법으로 수행할 수 있다. 구체적으로는 배선(WWL)의 전위를 트랜지스터(Tr31)가 온이 되는 전위로 하여 트랜지스터(Tr31)를 온으로 한다. 따라서 재기록되는 데이터에 대응하는 배선(BL)의 전위가 노드(N12)에 공급된다. 그 후 배선(WWL)의 전위를 트랜지스터(Tr31)가 오프가 되는 전위로 하여 트랜지스터(Tr31)를 오프로 한다. 이로써 노드(N12)는 부유하게 되어 재기록된 데이터에 대응하는 전위가 노드(N12)에 유지된다.
트랜지스터(Tr31)는 오프 전류가 매우 낮은 OS 트랜지스터이기 때문에 유지 기간에 있어서 노드(N12)의 전위를 오랫동안 유지할 수 있다. 따라서 메모리 셀(82)에 대한 전력 공급이 정지된 기간에도 데이터를 유지할 수 있다.
도 15의 (A)는 데이터의 기록과 데이터의 판독을 동일한 배선(BL)을 사용하여 수행하는 구성을 도시한 것이지만 데이터의 기록과 데이터의 판독은 상이한 배선을 사용하여 수행하여도 좋다. 바꿔 말하면 트랜지스터(Tr31)의 소스 및 드레인 중 다른 쪽과, 트랜지스터(Tr32)의 소스 및 드레인 중 다른 쪽은 상이한 배선에 접속되어도 좋다. 또한 트랜지스터(Tr32)는 다른 트랜지스터를 통하여 배선(BL)에 접속되어도 좋고, 또는 트랜지스터(Tr32)는 다른 트랜지스터를 통하여 배선(SL)에 접속되어도 좋다. 도 15의 (B)는 도 15의 (A)의 메모리 셀(82)의 변형예를 도시한 것이다.
도 15의 (B)에 도시된 메모리 셀(82)은 트랜지스터(Tr31), 트랜지스터(Tr32), 및 용량 소자(C11)에 더하여 트랜지스터(Tr33)를 포함한다. 또한 여기서는 트랜지스터(Tr32 및 Tr33)는 n채널 트랜지스터이지만 트랜지스터(Tr32 및 Tr33)는 p채널 트랜지스터이어도 좋다.
트랜지스터(Tr31)의 게이트는 배선(WWL)에 접속된다. 트랜지스터(Tr31)의 소스 및 드레인 중 한쪽은 트랜지스터(Tr32)의 게이트 및 용량 소자(C11)의 한쪽 전극에 접속된다. 트랜지스터(Tr31)의 소스 및 드레인 중 다른 쪽은 배선(WBL)에 접속된다. 트랜지스터(Tr32)의 소스 및 드레인 중 한쪽은 배선(SL)에 접속되고, 소스 및 드레인 중 다른 쪽은 트랜지스터(Tr33)의 소스 및 드레인 중 한쪽에 접속된다. 트랜지스터(Tr33)의 게이트는 배선(RWL)에 접속되고, 트랜지스터(Tr33)의 소스 및 드레인 중 다른 쪽은 배선(RBL)에 접속된다. 용량 소자(C11)의 다른 쪽 전극은 소정의 전위가 공급되는 배선에 접속된다.
도 15의 (B)의 메모리 셀(82)은 상이한 배선들, 즉, 배선(WBL)과 배선(RBL)을 배선(BL)으로서 포함한다. 배선(WBL)은 기록 전위를 전송하는 기능을 가지고 배선(RBL)은 판독 전위를 전송하는 기능을 가진다.
도 15의 (B)에서는 배선(RWL)의 전위를 트랜지스터(Tr33)가 온이 되는 전위로 하여 트랜지스터(Tr33)를 온으로 한다. 따라서 판독 전위를 배선(RBL)에 출력할 수 있다. 즉, 배선(RWL)에 공급되는 신호에 의하여 메모리 셀(82)로부터의 데이터의 판독을 제어할 수 있다.
도 15의 (B)에 있어서 배선(WBL)과 배선(RBL)은 단일의 배선(BL)이어도 좋다. 도 15의 (C)는 이러한 메모리 셀(82)의 구성을 도시한 것이다. 도 15의 (C)에서 트랜지스터(Tr31 및 Tr33)는 배선(BL)에 접속된다. 용량 소자(C11)는 배선(SL)에 접속된다.
또한 도 15의 (A) 내지 (C)에서 트랜지스터(Tr31)와 트랜지스터(Tr32)(및 트랜지스터(Tr33))는 적층할 수 있다. 예를 들어 트랜지스터(Tr32) 상방에 절연층을 제공할 수 있고, 이 절연층 상방에 OS 트랜지스터인 트랜지스터(Tr31) 및 용량 소자(C11)를 제공할 수 있다. 이로써 메모리 셀(82)의 면적을 작게 할 수 있다.
상술한 바와 같이 메모리 셀(82)에 OS 트랜지스터를 사용하면 메모리 셀(82)에 저장된 데이터를 오랫동안 유지할 수 있다. 따라서 기억 장치(80)에 대한 전력 공급이 정지된 상태에도, 기억 장치(80)에 저장된, 인식 상황과 플리커의 관계를 나타내는 데이터를 유지할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 상술한 실시형태에서 설명한 표시부(20)에 사용할 수 있는 표시 장치의 구성예에 대하여 설명한다. 여기서는 복수의 종류의 표시 소자가 제공된 표시 장치의 구성예에 대하여 특히 설명한다.
본 실시형태의 표시 장치는 하이브리드 표시를 수행할 수 있다. 하이브리드 표시는 하나의 패널에서, 색조 또는 광의 강도를 서로 보완하는 반사광과 자발광을 병용하여 문자 및/또는 화상을 표시하는 방법이다. 또는 하이브리드 표시는 하나의 화소 또는 하나의 부화소에서, 복수의 표시 소자로부터의 광을 사용하여 문자 및/또는 화상을 표시하는 방법이다. 또한 하이브리드 표시를 수행하고 있는 하이브리드 디스플레이를 국소적으로 관찰하면, 복수의 표시 소자 중 임의의 하나를 사용하여 표시를 수행하고 있는 화소 또는 부화소, 및 복수의 표시 소자 중 2개 이상을 사용하여 표시를 수행하고 있는 화소 또는 부화소가 포함되는 경우가 있다.
또한 본 명세서 등에 있어서 하이브리드 표시는 상술한 설명 중 임의의 하나 또는 복수를 만족시킨다.
또한 하이브리드 디스플레이는 하나의 화소 또는 하나의 부화소에 복수의 표시 소자를 포함한다. 또한 복수의 표시 소자의 예로서는 광을 반사하는 반사 소자 및 광을 사출하는 자발광 소자를 들 수 있다. 또한 반사 소자 및 자발광 소자는 독립적으로 제어될 수 있다. 하이브리드 디스플레이는 표시부에 있어서 반사광 및 자발광 중 한쪽 또는 양쪽을 사용하여 문자 및/또는 화상을 표시하는 기능을 가진다.
본 실시형태의 표시 장치는 제 1 표시 소자 및 제 2 표시 소자를 포함한다. 제 1 표시 소자가 가시광을 반사하는 표시 소자이고, 제 2 표시 소자가 가시광을 사출하는 표시 소자 또는 가시광을 투과하는 표시 소자인 경우에 대하여 설명한다. 본 실시형태의 표시 장치는 제 1 표시 소자에 의하여 반사되는 광 및 제 2 표시 소자로부터 사출되는 광 중 한쪽 또는 양쪽을 사용하여 화상을 표시하는 기능을 가진다.
제 1 표시 소자로서는 외광을 반사하여 화상을 표시하는 소자를 사용할 수 있다. 이러한 소자는 광원을 포함하지 않기 때문에 표시 시의 소비전력을 크게 저감 할 수 있다. 제 1 표시 소자로서는 반사형 액정 소자를 대표적으로 사용할 수 있다.
제 2 표시 소자로서는 발광 소자 또는 투과형 액정 소자를 사용하는 것이 바람직하다. 이러한 표시 소자로부터 사출되는 광의 휘도 및 색도는 외광에 의한 영향을 받지 않기 때문에 색조재현성이 높고(색역이 넓고) 콘트라스트가 높은 선명한 화상을 표시할 수 있다.
본 실시형태의 표시 장치는 제 1 표시 소자를 사용하여 영상을 표시하는 제 1 표시 모드, 제 2 표시 소자를 사용하여 영상을 표시하는 제 2 표시 모드, 및 제 1 표시 소자 및 제 2 표시 소자의 양쪽을 사용하여 영상을 표시하는 제 3 표시 모드를 가진다. 본 실시형태의 표시 장치는 이들 표시 모드를 자동 또는 수동으로 전환할 수 있다.
제 1 표시 모드에서는 제 1 표시 소자 및 외광을 사용하여 영상을 표시한다. 제 1 표시 모드는 광원이 불필요하기 때문에 매우 저전력의 모드이다. 예를 들어 충분한 외광이 표시 장치에 들어갈 때(예를 들어 밝은 환경하)는 제 1 표시 소자에 의하여 반사된 광을 사용하여 영상을 표시할 수 있다. 제 1 표시 모드는 예를 들어, 외광이 백색의 광 또는 백색에 가까운 광이며 충분히 강한 경우에 유효하다. 제 1 표시 모드는 문장을 표시하는 데 적합하게 사용된다. 또한 제 1 표시 모드는 반사된 외광을 사용하기 때문에 눈에 편한 표시를 가능하게 하므로, 눈의 피로를 완화하는 효과로 이어진다.
제 2 표시 모드에서는 제 2 표시 소자를 사용하여 영상을 표시한다. 그러므로 조도 및 외광의 색도에 상관없이 매우 선명한(콘트라스트가 높고 색조재현성이 우수한) 영상을 표시할 수 있다. 예를 들어 야간 환경 또는 어두운 실내 등의 조도가 매우 낮은 경우에 유효하다. 어두운 환경에서 밝은 영상을 표시하면 사용자가 영상이 지나치게 밝다고 느끼는 경우가 있다. 이를 방지하기 위하여 제 2 표시 모드에서는 휘도가 저감된 영상을 표시하는 것이 바람직하다. 그래서 휘도의 저감뿐만 아니라 저소비전력도 달성될 수 있다. 제 2 표시 모드는 선명한 화상(정지 화상 및 동영상) 등을 표시하는 데 적합하다.
제 3 표시 모드에서는 제 1 표시 소자에 의하여 반사된 광 및 제 2 표시 소자로부터 사출된 광의 양쪽을 사용하여 영상을 표시할 수 있다. 제 1 표시 모드보다 선명한 영상을 표시할 수 있고, 제 2 표시 모드보다 소비전력을 낮게 할 수 있다. 제 3 표시 모드는 예를 들어 실내 조명하의 환경 또는 아침이나 저녁 등, 조도가 비교적 낮은 경우 또는 외광의 색도가 백색이 아닌 경우에 유효하다. 표시를 위하여 외광을 반사하는 소자에 의하여 얻어지는 광과, 발광 소자로부터 사출되는 광을 조합하여 사용하면, 보는 사람에게 그림을 보는 것처럼 느끼게 하는 화상을 표시할 수 있다.
이러한 구조로 함으로써 주위의 밝기에 상관없이 높은 시인성을 가지는, 편의성이 높은 표시 장치 또는 전천후형 표시 장치를 제작할 수 있다.
본 실시형태의 표시 장치는 제 1 표시 소자 및 제 2 표시 소자를 각각 포함하는 복수의 화소를 포함한다. 화소는 매트릭스상으로 배열되는 것이 바람직하다.
화소의 각각은 하나 이상의 부화소를 포함할 수 있다. 예를 들어 각 화소는 하나의 부화소(예를 들어 백색(W)의 부화소), 3개의 부화소(예를 들어 적색(R), 녹색(G), 및 청색(B)의 부화소 또는 황색(Y), 시안(C), 및 마젠타(M)의 부화소), 또는 4개의 부화소(예를 들어 적색(R), 녹색(G), 청색(B), 및 백색(W)의 부화소 또는 적색(R), 녹색(G), 청색(B), 및 황색(Y)의 부화소)를 포함할 수 있다.
본 실시형태의 표시 장치는, 제 1 표시 소자를 사용하여도 풀컬러 영상을 표시할 수 있고, 제 2 표시 소자를 사용하여도 풀컬러 영상을 표시할 수 있다. 또는 본 실시형태의 표시 장치는 제 1 표시 소자를 사용하여 흑백 영상 또는 그레이 스케일 영상을 표시할 수 있고, 제 2 표시 소자를 사용하여 풀컬러 영상을 표시할 수 있다. 흑백 영상 또는 그레이 스케일 영상을 표시하는 데 사용될 수 있는 제 1 표시 소자는 텍스트 정보 등 컬러로 표시될 필요가 없는 정보를 표시하는 데 적합하다.
또한 제 1 표시 소자 및 제 2 표시 소자는 상술한 것에 한정되지 않고 자유로이 선택할 수 있다. 예를 들어 실시형태 1에서 설명한 표시 소자를 제 1 표시 소자 및 제 2 표시 소자로서 사용할 수 있다.
<표시 장치의 구성예>
도 16 내지 도 19를 참조하여 본 실시형태의 표시 장치의 구성예에 대하여 설명한다.
[구성예 1]
도 16은 표시 장치(600)의 사시 개략도이다. 표시 장치(600)에 있어서 기판(651)과 기판(661)은 서로 접합된다. 도 16에 있어서 기판(661)은 파선(dashed line)으로 나타내어진다.
표시 장치(600)는 표시부(662), 회로(664), 및 배선(665) 등을 포함한다. 도 16은 표시 장치(600)에 IC(집적 회로)(673) 및 FPC(672)가 제공된 예를 도시한 것이다. 그러므로 도 16에 도시된 구성은 표시 장치(600), IC, 및 FPC를 포함하는 표시 모듈이라고 볼 수 있다.
회로(664)로서는 예를 들어 구동 회로(23)(도 5 참조)를 사용할 수 있다.
배선(665)은 표시부(662) 및 회로(664)에 신호 및 전력을 공급하는 기능을 가진다. 이 신호 및 전력은 IC(673)로부터, 또는 FPC(672)를 통하여 외부로부터 배선(665)에 입력된다.
도 16은 COG(chip on glass) 방식 또는 COF(chip on film) 방식 등에 의하여 기판(651) 위에 IC(673)가 제공된 예를 도시한 것이다. IC(673)로서는 예를 들어 구동 회로(24)(도 5 참조) 등을 포함하는 IC를 사용할 수 있다. 또한 표시 장치(600) 및 표시 모듈에는 IC를 제공하지 않아도 된다. COF 방식 등에 의하여 IC를 FPC 위에 제공하여도 좋다.
도 16은 표시부(662)의 일부의 확대도를 도시한 것이기도 하다. 표시부(662)에서, 복수의 표시 소자에 포함되는 전극(611b)이 매트릭스상으로 배열된다. 전극(611b)은 가시광을 반사하는 기능을 가지고 액정 소자의 반사 전극으로서 기능한다.
도 16에 도시된 바와 같이, 전극(611b)은 개구(451)를 포함한다. 또한 표시부(662)는 전극(611b)보다 기판(651) 가까이에 위치한 발광 소자를 포함한다. 발광 소자로부터의 광은 전극(611b)의 개구(451)를 통하여 기판(661) 측에 사출된다. 발광 소자의 발광 영역의 면적은 개구(451)의 면적과 동일하여도 좋다. 발광 소자의 발광 영역의 면적 및 개구(451)의 면적 중 한쪽이 다른 쪽보다 크면, 정렬 불량에 대한 마진을 크게 할 수 있기 때문에 바람직하다. 개구(451)의 면적은 발광 소자의 발광 영역의 면적보다 큰 것이 특히 바람직하다. 개구(451)의 면적이 작으면 발광 소자로부터의 광의 일부가 전극(611b)에 의하여 차단되어 외부로 추출할 수 없는 경우가 있다. 면적이 충분히 큰 개구(451)에 의하여 발광 소자로부터 사출되는 광의 낭비를 저감시킬 수 있다.
도 17은 도 16에 도시된 표시 장치(600)의, FPC(672)를 포함하는 영역의 일부, 회로(664)를 포함하는 영역의 일부, 및 표시부(662)를 포함하는 영역의 일부의 단면의 일례를 도시한 것이다.
도 17에 도시된 표시 장치(600)는 기판(651)과 기판(661) 간에 트랜지스터(501, 503, 505, 및 506), 액정 소자(480), 발광 소자(470), 절연층(520), 그리고 착색층(431 및 434) 등을 포함한다. 기판(661)은 접착층(441)에 의하여 절연층(520)과 접합된다. 기판(651)은 접착층(442)에 의하여 절연층(520)과 접합된다.
기판(661)에는 착색층(431), 차광층(432), 절연층(421), 액정 소자(480)의 공통 전극으로서 기능하는 전극(413), 배향막(433b), 및 절연층(417) 등이 제공된다. 편광판(435)은 기판(661)의 외측 면에 제공된다. 절연층(421)은 평탄화층으로서 기능하여도 좋다. 절연층(421)에 의하여 전극(413)을 거의 평탄한 표면으로 할 수 있으므로 액정층(412)의 배향 상태를 균일하게 한다. 절연층(417)은 액정 소자(480)의 셀 갭을 유지하기 위한 스페이서로서 기능한다. 절연층(417)이 가시광을 투과하는 경우 절연층(417)은 액정 소자(480)의 표시 영역과 중첩하여 배치되어도 좋다.
액정 소자(480)는 반사형 액정 소자이다. 액정 소자(480)는 화소 전극으로서 기능하는 전극(611a), 액정층(412), 및 전극(413)의 적층 구조를 가진다. 가시광을 반사하는 전극(611b)이, 전극(611a)의 기판(651) 측의 표면에 접하여 제공된다. 전극(611b)은 개구(451)를 포함한다. 전극(611a 및 413)은 가시광을 투과한다. 배향막(433a)은 액정층(412)과 전극(611a) 간에 제공된다. 배향막(433b)은 액정층(412)과 전극(413) 간에 제공된다.
액정 소자(480)에 있어서 전극(611b)은 가시광을 반사하는 기능을 가지고, 전극(413)은 가시광을 투과하는 기능을 가진다. 기판(661) 측으로부터 들어온 광은 편광판(435)에 의하여 편광되고, 전극(413) 및 액정층(412)을 투과하고, 전극(611b)에 의하여 반사된다. 이 후 광은 액정층(412) 및 전극(413)을 다시 투과하고, 편광판(435)에 도달된다. 이 경우 전극(611b)과 전극(413) 간에 인가되는 전압에 의하여 액정의 배향을 제어할 수 있으므로 광의 광학 변조를 제어할 수 있다. 바꿔 말하면 편광판(435)을 통하여 사출되는 광의 강도를 제어할 수 있다. 특정의 파장 영역의 광 이외의 광이 착색층(431)에 의하여 흡수되기 때문에 사출되는 광은 예를 들어 적색의 광이다.
도 17에 도시된 바와 같이, 가시광을 투과하는 전극(611a)이 개구(451)에 제공되는 것이 바람직하다. 따라서 액정층(412)의 액정이, 다른 영역과 같이, 개구(451)와 중첩되는 영역에서도 배향되어, 이들 영역의 경계 부분에서 액정의 배향 결함이 발생되는 것을 방지하고 의도하지 않은 광 누설을 억제할 수 있다.
접속부(507)에서 전극(611b)은 도전층(521b)을 통하여 트랜지스터(506)에 포함되는 도전층(522a)에 접속된다. 트랜지스터(506)는 액정 소자(480)의 구동을 제어하는 기능을 가진다.
접착층(441)이 제공되는 영역의 일부에 접속부(552)가 제공된다. 접속부(552)에 있어서 전극(611a)과 동일한 도전막을 가공함으로써 얻어진 도전층이, 커넥터(543)에 의하여 전극(413)의 일부에 접속된다. 따라서 기판(651) 측에 접속되는 FPC(672)로부터 입력되는 신호 또는 전위는, 접속부(552)를 통하여 기판(661) 측에 형성되는 전극(413)에 공급될 수 있다.
커넥터(543)로서는 예를 들어 도전성 입자를 사용할 수 있다. 도전성 입자로서는 금속 재료로 피복한 유기 수지 또는 실리카 등의 입자를 사용할 수 있다. 금속 재료로서 니켈 또는 금을 사용하면 접촉 저항을 저감시킬 수 있으므로 바람직하다. 니켈로 피복하고 금으로 더 피복한 입자 등 2종류 이상의 금속 재료의 층으로 피복한 입자를 사용하는 것도 바람직하다. 커넥터(543)로서는 탄성 변형 또는 소성(塑性) 변형이 가능한 재료를 사용하는 것이 바람직하다. 도 17에 도시된 바와 같이, 도전성 입자인 커넥터(543)는 수직으로 찌부러진 형상을 가지는 경우가 있다. 찌부러진 형상으로 함으로써 커넥터(543)와, 커넥터(543)에 전기적으로 접속되는 도전층 간의 접촉 면적을 크게 할 수 있으므로, 접촉 저항을 저감시키고 접속 불량 등의 문제의 발생을 억제할 수 있다.
커넥터(543)는 접착층(441)으로 덮이도록 제공되는 것이 바람직하다. 예를 들어 접착층(441)이 경화되기 전에 접착층(441)으로 커넥터(543)를 분산시킨다.
발광 소자(470)는 보텀 이미션 발광 소자이다. 발광 소자(470)는 화소 전극으로서 기능하는 전극(491), EL층(492), 및 공통 전극으로서 기능하는 전극(493)을 이 순서대로 절연층(520) 측으로부터 적층한 적층 구조를 가진다. 전극(491)은 절연층(514)에 제공된 개구를 통하여 트랜지스터(505)에 포함되는 도전층(522b)에 접속된다. 트랜지스터(505)는 발광 소자(470)의 구동을 제어하는 기능을 가진다. 절연층(516)이 전극(491)의 단부를 덮는다. 전극(493)은 가시광을 반사하는 재료를 포함하고, 전극(491)은 가시광을 투과하는 재료를 포함한다. 절연층(494)은 전극(493)을 덮어 제공된다. 광은 발광 소자(470)로부터 착색층(434), 절연층(520), 개구(451), 및 전극(611a) 등을 통하여 기판(661) 측에 사출된다.
화소들 간에서 착색층의 색이 다르면 액정 소자(480) 및 발광 소자(470)는 다양한 색을 나타낼 수 있다. 표시 장치(600)는 액정 소자(480)를 사용하여 컬러 영상을 표시할 수 있다. 표시 장치(600)는 발광 소자(470)를 사용하여 컬러 영상을 표시할 수 있다.
트랜지스터(501, 503, 505, 및 506)는 절연층(520)의 기판(651) 측의 면에 형성된다. 이들 트랜지스터는 동일한 공정을 사용하여 제작할 수 있다.
액정 소자(480)에 전기적으로 접속되는 회로 및 발광 소자(470)에 접속되는 회로는 동일 면에 형성되는 것이 바람직하다. 이 경우 2개의 회로를 상이한 면에 형성하는 경우보다 표시 장치의 두께를 얇게 할 수 있다. 또한 2개의 트랜지스터를 동일한 공정으로 형성할 수 있기 때문에 2개의 트랜지스터를 상이한 면에 형성하는 경우에 비하여 제작 공정을 간략화할 수 있다.
액정 소자(480)의 화소 전극은, 트랜지스터에 포함되는 게이트 절연층을 개재하여 발광 소자(470)의 화소 전극의 반대측에 배치된다.
예를 들어 OS 트랜지스터를 트랜지스터(506)로서 사용하는 경우 또는 트랜지스터(506)에 접속되는 기억 소자를 사용하는 경우, 액정 소자(480)를 사용하여 정지 화상을 표시하는 동안에 화소에 대한 기록 동작을 정지하여도 그레이 레벨을 유지할 수 있다. 즉 프레임 레이트를 매우 작게 하여도 표시를 유지할 수 있다. 본 발명의 일 형태에서는 프레임 레이트를 매우 작게 할 수 있고 소비전력이 낮은 구동을 수행할 수 있다.
트랜지스터(503)는 화소가 선택될지 여부를 제어하기 위하여 사용된다(이러한 트랜지스터를 스위칭 트랜지스터 또는 선택 트랜지스터라고도 함). 트랜지스터(505)는 발광 소자(470)에 흐르는 전류를 제어하기 위하여 사용된다(이러한 트랜지스터를 구동 트랜지스터라고도 함).
절연층(511, 512, 513, 및 514) 등의 절연층은 절연층(520)의 기판(651) 측에 제공된다. 절연층(511)의 일부는 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(512)은 트랜지스터(506) 등을 덮어 제공된다. 절연층(513)은 트랜지스터(505) 등을 덮어 제공된다. 절연층(514)은 평탄화층으로서 기능한다. 또한 트랜지스터를 덮는 절연층의 수는 한정되지 않으며, 하나이어도 좋고 2 이상이어도 좋다.
트랜지스터들을 덮는 절연층 중 적어도 하나에, 물 및 수소 등의 불순물이 용이하게 확산되지 않는 재료를 사용하는 것이 바람직하다. 이는 이러한 절연층이 배리어막으로서 기능할 수 있기 때문이다. 이러한 구조로 함으로써 외측으로부터 트랜지스터로의 불순물의 확산을 효과적으로 억제할 수 있고, 신뢰성이 높은 표시 장치를 달성할 수 있다.
트랜지스터(501, 503, 505, 및 506)의 각각은 게이트로서 기능하는 도전층(521a), 게이트 절연층으로서 기능하는 절연층(511), 소스 및 드레인으로서 기능하는 도전층(522a 및 522b), 그리고, 반도체층(531)을 포함한다. 여기서는 동일한 도전막을 가공함으로써 얻어진 복수의 층을 동일한 해치 패턴으로 나타내었다.
트랜지스터(501 및 505)는 트랜지스터(503 또는 506)의 구성요소에 더하여, 게이트로서 기능하는 도전층(523)을 각각 포함한다.
트랜지스터(501 및 505)의 예로서 채널 형성 영역을 포함하는 반도체층이 2개의 게이트 간에 제공된 구조를 사용한다. 이러한 구조에 의하여 트랜지스터의 문턱 전압을 제어할 수 있다. 2개의 게이트를 서로 접속시키고 동일한 신호를 공급하여 트랜지스터를 동작시켜도 좋다. 이러한 트랜지스터는 다른 트랜지스터보다 더 높은 전계 효과 이동도를 가질 수 있기 때문에 온 전류가 더 높다. 이 결과, 고속 동작이 가능한 회로를 얻을 수 있다. 또한 회로부가 차지하는 면적을 작게 할 수 있다. 온 전류가 높은 트랜지스터를 사용하면 크기 또는 선명도의 증가 때문에 배선의 개수가 증가된 표시 장치에서도 배선에서의 신호 지연을 저감시킬 수 있고, 표시 불균일을 저감시킬 수 있다.
또는 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고 다른 쪽에 구동시키기 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다.
표시 장치에 포함되는 트랜지스터의 구조는 한정되지 않는다. 회로(664)에 포함되는 트랜지스터 및 표시부(662)에 포함되는 트랜지스터는 동일한 구조를 가져도 좋고 또는 상이한 구조를 가져도 좋다. 회로(664)에 포함되는 복수의 트랜지스터는 동일한 구조를 가져도 좋고 또는 2종류 이상의 구조의 조합을 가져도 좋다. 비슷하게, 표시부(662)에 포함되는 복수의 트랜지스터는 동일한 구조를 가져도 좋고 또는 2종류 이상의 구조의 조합을 가져도 좋다.
도전층(523)에는 산화물을 포함하는 도전성 재료를 사용하는 것이 바람직하다. 도전층(523)에 사용되는 도전막을, 산소를 포함하는 분위기에서 형성함으로써 절연층(512)에 산소를 공급할 수 있다. 성막 가스 중의 산소 가스의 비율은 90% 이상 100% 이하인 것이 바람직하다. 절연층(512)에 공급된 산소는 나중의 열 처리에 의하여 반도체층(531)에 공급되므로, 반도체층(531) 중의 산소 결손을 저감시킬 수 있다.
도전층(523)에는 저저항 금속 산화물을 사용하는 것이 특히 바람직하다. 이 경우, 예를 들어 질화 실리콘막 등 수소를 방출하는 절연막을 절연층(513)에 사용하면, 절연층(513)의 형성 시, 또는 절연층(513)의 형성 후에 수행되는 열 처리에 의하여 도전층(523)에 수소가 공급될 수 있기 때문에 도전층(523)의 전기 저항이 효과적으로 저감되므로, 바람직하다.
착색층(434)은 절연층(513)과 접촉하여 제공된다. 착색층(434)은 절연층(514)으로 덮인다.
접속부(504)는 기판(651)과 기판(661)이 서로 중첩되지 않는 영역에 제공된다. 접속부(504)에 있어서 배선(665)은 접속층(542)을 통하여 FPC(672)에 접속된다. 접속부(504)는 접속부(507)와 비슷한 구조를 가진다. 접속부(504) 상면에는 전극(611a)과 동일한 도전막을 가공함으로써 얻어진 도전층이 노출된다. 그러므로 접속부(504)와 FPC(672)는 접속층(542)을 통하여 서로 접속될 수 있다.
기판(661)의 외측 면에 제공되는 편광판(435)으로서 선 편광판 또는 원 편광판을 사용할 수 있다. 원 편광판의 예로서는 선 편광판과 1/4 파장 위상차판을 포함하는 적층이 있다. 이러한 구조에 의하여 외광의 반사를 저감시킬 수 있다. 액정 소자(480)로서 사용되는 액정 소자의 셀 갭, 배향, 및 구동 전압 등을, 편광판의 종류에 따라 제어하여, 원하는 콘트라스트를 얻는다.
또한 기판(661)의 외측 면에 각종 광학 부재를 배열할 수 있다. 광학 부재의 예에는 편광판, 위상차판, 광 확산층(예를 들어 확산 필름), 반사 방지층, 및 집광 필름이 포함된다. 또한 기판(661)의 외측 면에는 먼지의 부착을 방지하는 대전 방지막, 얼룩(stain)의 부착을 억제하는 발수성 막, 또는 사용 시에 흠집이 나는 것을 억제하는 하드 코트막 등을 배열하여도 좋다.
기판(651 및 661)의 각각에는 유리, 석영, 세라믹, 사파이어, 또는 유기 수지 등을 사용할 수 있다. 플렉시블 재료를 사용하여 기판(651 및 661)을 형성하면 표시 장치의 가요성을 높일 수 있다.
반사형 액정 소자를 사용하는 경우 표시면 측에 편광판(435)을 제공한다. 또한 표시면 측에 광 확산판을 제공하여 시인성을 향상시키는 것이 바람직하다.
편광판(435)의 외측에 프런트 라이트를 제공하여도 좋다. 프런트 라이트로서는 에지 라이트형 프런트 라이트를 사용하는 것이 바람직하다. LED(light-emitting diode)를 포함하는 프런트 라이트를 사용하여 소비전력을 저감시키는 것이 바람직하다.
[구성예 2]
도 18에 도시된 표시 장치(601)는 주로, 트랜지스터(501, 503, 505, 및 506) 대신에 트랜지스터(581, 584, 585, 및 586)가 포함되는 것이 표시 장치(600)와는 상이하다.
또한 도 18에 있어서 절연층(417) 및 접속부(507) 등의 위치가 도 17과는 상이하다. 도 18은 화소의 단부를 도시한 것이다. 절연층(417)은 착색층(431)의 단부 및 차광층(432)의 단부에 중첩되어 제공된다. 이 구조와 같이, 절연층(417)은 표시 영역과 중첩되지 않는 영역(또는 차광층(432)과 중첩되는 영역)에 제공되어도 좋다.
트랜지스터(584)와 트랜지스터(585)처럼, 표시 장치에 포함되는 2개의 트랜지스터는 서로 부분적으로 중첩되어도 좋다. 이 경우 화소 회로가 차지하는 면적을 작게 할 수 있어 해상도가 높아진다. 또한 발광 소자(470)의 발광 면적을 크게 할 수 있어 개구율이 향상된다. 개구율이 높은 발광 소자(470)는 필요한 휘도를 얻기 위하여 낮은 전류 밀도를 요하기 때문에 신뢰성이 향상된다.
트랜지스터(581, 584, 및 586)의 각각은 도전층(521a), 절연층(511), 반도체층(531), 도전층(522a), 및 도전층(522b)을 포함한다. 도전층(521a)은 절연층(511)을 개재하여 반도체층(531)과 중첩된다. 도전층(522a 및 522b)은 반도체층(531)에 전기적으로 접속된다. 트랜지스터(581)는 도전층(523)을 포함한다.
트랜지스터(585)는 도전층(522b), 절연층(517), 반도체층(561), 도전층(523), 절연층(512 및 513), 그리고 도전층(563a 및 563b)을 포함한다. 도전층(522b)은 절연층(517)을 개재하여 반도체층(561)과 중첩된다. 도전층(523)은 절연층(512 및 513)을 개재하여 반도체층(561)과 중첩된다. 도전층(563a 및 563b)은 반도체층(561)에 전기적으로 접속된다.
도전층(521a)은 게이트로서 기능한다. 절연층(511)은 게이트 절연층으로서 기능한다. 도전층(522a)은 소스 및 드레인 중 한쪽으로서 기능한다. 트랜지스터(586)에 포함되는 도전층(522b)은 소스 및 드레인 중 다른 쪽으로서 기능한다.
트랜지스터(584)와 트랜지스터(585)가 공유하는 도전층(522b)은 트랜지스터(584)의 소스 및 드레인 중 다른 쪽으로서 기능하는 부분 및 트랜지스터(585)의 게이트로서 기능하는 부분을 가진다. 절연층(517, 512, 및 513)은 게이트 절연층으로서 기능한다. 도전층(563a 및 563b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다. 도전층(523)은 게이트로서 기능한다.
[구성예 3]
도 19는 표시 장치(602)의 표시부를 도시한 단면도이다.
도 19에 도시된 표시 장치(602)는 기판(651)과 기판(661) 간에 트랜지스터(540 및 580), 액정 소자(480), 발광 소자(470), 절연층(520), 그리고 착색층(431 및 434) 등을 포함한다.
액정 소자(480)에서는 전극(611b)이 외광을 기판(661) 측에 반사한다. 발광 소자(470)는 기판(661) 측에 광을 사출한다.
기판(661)에는 착색층(431), 절연층(421), 액정 소자(480)의 공통 전극으로서 기능하는 전극(413), 및 배향막(433b)이 제공된다.
액정층(412)은 배향막(433a 및 433b)을 개재하여 전극(611a)과 전극(413) 간에 제공된다.
트랜지스터(540)는 절연층(512 및 513)으로 덮인다. 절연층(513)과 착색층(434)은 접착층(442)에 의하여 절연층(494)과 접합된다.
표시 장치(602)에서는, 액정 소자(480)를 구동하는 트랜지스터(540)와 발광 소자(470)를 구동하는 트랜지스터(580)를 상이한 면에 형성하므로, 트랜지스터의 각각을, 대응하는 표시 소자를 구동하기에 적합한 구조 및 재료를 사용하여 용이하게 형성할 수 있다.
<화소의 구성예>
다음으로 복수의 표시 소자를 포함하는 화소의 구체적인 구성예에 대하여 도 20의 (A) 및 (B1) 내지 (B4), 도 21, 그리고 도 22의 (A) 및 (B)를 참조하여 설명한다. 여기서는 일례로서 하나의 화소가 반사형 액정 소자 및 발광 소자를 포함하는 구성에 대하여 설명한다.
도 20의 (A)는 표시 장치(700)의 블록도이다. 표시 장치(700)는 화소부(710) 및 구동 회로(720 및 730)를 포함한다. 화소부(710)는 매트릭스상으로 배열된 복수의 화소(711)를 포함한다. 또한 화소부(710), 구동 회로(720), 구동 회로(730), 및 화소(711)는 각각 도 5의 화소부(21), 구동 회로(23), 구동 회로(24), 및 화소(22)에 대응한다.
표시 장치(700)는 복수의 배선(GL1), 복수의 배선(GL2), 복수의 배선(ANO), 복수의 배선(CSCOM), 복수의 배선(SL1), 및 복수의 배선(SL2)을 포함한다. 복수의 배선(GL1), 복수의 배선(GL2), 복수의 배선(ANO), 및 복수의 배선(CSCOM) 각각은 화살표 R로 나타내어진 방향으로 배열된 구동 회로(720) 및 복수의 화소(711)에 접속된다. 복수의 배선(SL1) 및 복수의 배선(SL2) 각각은 화살표 C로 나타내어진 방향으로 배열된 구동 회로(730) 및 복수의 화소(711)에 접속된다.
화소(711)는 반사형 액정 소자 및 발광 소자를 포함한다. 또한 여기서는 평이함을 위하여 하나의 구동 회로(720) 및 하나의 구동 회로(730)를 포함하는 구성에 대하여 설명하였지만, 액정 소자를 구동하는 구동 회로(720 및 730)와 발광 소자를 구동하는 구동 회로(720 및 730)를 따로따로 제공하여도 좋다.
도 20의 (B1) 내지 (B4)는 화소(711)에 포함되는 전극(611)의 구성예를 도시한 것이다. 전극(611)은 액정 소자의 반사 전극으로서 기능한다. 개구(451)는 도 20의 (B1) 및 (B2)의 전극(611)에 제공된다.
도 20의 (B1) 및 (B2)에서는 전극(611)과 중첩하는 영역에 배치되는 발광 소자(660)를 파선(broken line)으로 나타내었다. 발광 소자(660)는 전극(611)에 포함되는 개구(451)와 중첩한다. 그러므로 발광 소자(660)로부터의 광은 개구(451)를 통하여 표시면 측에 사출된다.
도 20의 (B1)에서는 화살표 R로 나타내어진 방향으로 인접한 화소(711)는 상이한 발광색에 대응한다. 도 20의 (B1)에 도시된 바와 같이, 화살표 R로 나타내어진 방향으로 서로 인접한 2개의 화소에서, 개구(451)는 정렬되지 않도록 전극(611)에서 상이한 위치에 제공되는 것이 바람직하다. 이에 의하여 2개의 발광 소자(660)가 서로 떨어지게 할 수 있으므로, 발광 소자(660)로부터 사출된 광이 인접한 화소(711)의 착색층에 들어가는 것(이러한 현상을 크로스토크라고도 함)을 방지한다. 또한 인접한 2개의 발광 소자(660)는 서로 떨어져 배열될 수 있기 때문에, 발광 소자(660)의 EL층이 섀도마스크 등에 의하여 따로따로 형성되어도, 해상도가 높은 표시 장치를 달성할 수 있다.
도 20의 (B2)에서는 화살표 C로 나타내어진 방향으로 인접한 화소(711)는 상이한 발광색에 대응한다. 또한 도 20의 (B2)에 있어서 화살표 C로 나타내어진 방향으로 서로 인접한 2개의 화소에서, 개구(451)는 정렬되지 않도록 전극(611)에서 상이한 위치에 제공되는 것이 바람직하다.
개구(451)의 전체 면적 대 개구를 제외한 전체 면적의 비율이 작을수록 액정 소자를 사용하여 표시되는 영상을 더 밝게 할 수 있다. 또한 개구(451)의 전체 면적 대 개구를 제외한 전체 면적의 비율이 클수록 발광 소자(660)를 사용하여 표시되는 영상을 더 밝게 할 수 있다.
개구(451)는 예를 들어 다각형, 사각형, 타원형, 원형, 십자형, 줄무늬 형상, 슬릿 형상, 또는 체크무늬 형상을 가져도 좋다. 개구(451)는 인접한 화소에 가깝게 제공되어도 좋다. 바람직한 것은 개구(451)를, 동일한 색의 광을 사출하는 다른 화소에 가깝게 제공하는 것이고, 이 경우 크로스토크를 억제할 수 있다.
도 20의 (B3) 및 (B4)에 도시된 바와 같이, 전극(611)이 제공되지 않은 영역에 발광 소자(660)의 발광 영역이 배치되어도 좋고, 이 경우 발광 소자(660)로부터 사출되는 광이 표시면 측에 사출된다.
도 20의 (B3)에서는 화살표 R로 나타내어진 방향으로 인접한 2개의 화소(711)에서 발광 소자(660)가 정렬되지 않는다. 도 20의 (B4)에서는 화살표 R로 나타내어진 방향으로 서로 인접한 2개의 화소에서 발광 소자(660)가 정렬된다.
도 20의 (B3)에 도시된 구조는 인접한 2개의 화소(711)에 포함되는 발광 소자(660)를 서로 떨어지게 할 수 있기 때문에, 상술한 바와 같이 크로스토크를 억제할 수 있고 해상도를 높일 수 있다. 도 20의 (B4)에 도시된 구조에 의하여 전극(611)은, 화살표 C로 나타내어진 방향으로 평행한, 발광 소자(660)의 변을 따라 배치되지 않기 때문에, 발광 소자(660)로부터 사출된 광이 전극(611)에 의하여 차단되는 것을 방지할 수 있다. 그러므로 높은 시야각 특성을 달성할 수 있다.
도 21은 화소(711)의 회로도의 일례이다. 도 21은 인접한 2개의 화소(711)를 도시한 것이다.
화소(711)는 스위치(SW11), 용량 소자(C11), 액정 소자(640), 스위치(SW12), 트랜지스터(M), 용량 소자(C12), 및 발광 소자(660)를 포함한다. 배선(GLa, GLb, ANO, CSCOM, SLa, 및 SLb)은 화소(711)에 접속된다. 도 21은 액정 소자(640)에 접속되는 배선(VCOM1) 및 발광 소자(660)에 접속되는 배선(VCOM2)을 도시한 것이다.
도 21은 스위치(SW11 및 SW12)의 각각으로서 트랜지스터를 사용한 예를 도시한 것이다.
스위치(SW11)의 게이트는 배선(GLa)에 접속된다. 스위치(SW11)의 소스 및 드레인 중 한쪽은 배선(SLa)에 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자(C11)의 한쪽 전극 및 액정 소자(640)의 한쪽 전극에 접속된다. 용량 소자(C11)의 다른 쪽 전극은 배선(CSCOM)에 접속된다. 액정 소자(640)의 다른 쪽 전극은 배선(VCOM1)에 접속된다.
스위치(SW12)의 게이트는 배선(GLb)에 접속된다. 스위치(SW12)의 소스 및 드레인 중 한쪽은 배선(SLb)에 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자(C12)의 한쪽 전극 및 트랜지스터(M)의 게이트에 접속된다. 용량 소자(C12)의 다른 쪽 전극은 트랜지스터(M)의 소스 및 드레인 중 한쪽 그리고 배선(ANO)에 접속된다. 트랜지스터(M)의 소스 및 드레인 중 다른 쪽은 발광 소자(660)의 한쪽 전극에 접속된다. 발광 소자(660)의 다른 쪽 전극은 배선(VCOM2)에 접속된다.
도 21은 반도체를 사이에 끼우며 서로 접속되는 2개의 게이트를 트랜지스터(M)가 포함하는 예를 도시한 것이다. 이 구조에 의하여 트랜지스터(M)에 흐르는 전류량을 증가시킬 수 있다.
배선(VCOM1 및 CSCOM)의 각각에는 소정의 전위를 공급할 수 있다.
배선(VCOM2 및 ANO)에는, 발광 소자(660)가 광을 사출할 정도로 차이가 큰 전위를 공급할 수 있다.
도 21의 화소(711)에서는 예를 들어, 배선(GLa 및 SLa)에 공급되는 신호에 의하여 화소를 구동하고 액정 소자(640)의 광학 변조를 이용함으로써, 반사 모드에서 영상을 표시할 수 있다. 영상을 투과 모드에서 표시하는 경우, 배선(GLb 및 SLb)에 공급되는 신호에 의하여 화소가 구동되고 발광 소자(660)가 광을 사출한다. 양쪽 모드를 동시에 수행하는 경우, 배선(GLa, GLb, SLa, 및 SLb)에 공급되는 신호에 의하여 화소가 구동될 수 있다.
스위치(SW11 및 SW12)는 화소(711)의 선택/비선택 상태를 제어하는 기능을 가진다. 스위치(SW11 및 SW12)로서는 OS 트랜지스터를 사용하는 것이 바람직하다. OS 트랜지스터의 사용에 의하여 영상 신호를 매우 오랫동안 화소(711)에 유지할 수 있으므로, 화소(711)에 의하여 표시된 그레이 레벨을 오랫동안 유지할 수 있다.
도 21은 하나의 화소(711)에 하나의 액정 소자(640) 및 하나의 발광 소자(660)가 제공되는 예를 도시한 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도 22의 (A)는 하나의 화소(711)에 하나의 액정 소자(640) 및 4개의 발광 소자(660)(발광 소자(660r, 660g, 660b, 및 660w))가 제공되는 예를 도시한 것이다. 도 21의 화소(711)와는 달리 도 22의 (A)의 화소(711)는 하나의 화소로 발광 소자를 사용한 풀컬러 표시가 가능하다.
도 22의 (A)에서는 배선(GLba, GLbb, SLba, 및 SLbb)이 화소(711)에 접속된다.
도 22의 (A)의 예에서는 예를 들어 적색광(R), 녹색광(G), 청색광(B), 및 백색광(W)을 사출하는 발광 소자를 4개의 발광 소자(660)로서 사용할 수 있다. 또한 액정 소자(640)로서 백색광을 사출하는 반사형 액정 소자를 사용할 수 있다. 그래서 반사 모드에서의 표시를 수행하는 경우, 반사율이 높은 백색의 표시를 수행할 수 있다. 투과 모드에서의 표시를 수행하는 경우, 영상을 저소비전력으로 연색성 높게 표시할 수 있다.
도 22의 (B)는 도 22의 (A)에 대응하는 화소(711)의 구성예를 도시한 것이다. 화소(711)는 전극(611)에 포함되는 개구와 중첩된 발광 소자(660w) 그리고 전극(611)의 주위에 제공된 발광 소자(660r, 660g, 및 660b)를 포함한다. 발광 소자(660r, 660g, 및 660b)는 거의 동등한 발광 면적을 가지는 것이 바람직하다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 상술한 실시형태에서 설명한 표시 장치 중 임의의 것을 사용한 표시 모듈의 구성예에 대하여 설명한다.
도 23에 도시된 표시 모듈(1000)에 있어서 상부 커버(1001)와 하부 커버(1002) 간에, FPC(1003)에 접속되는 터치 패널(1004), FPC(1005)에 접속되는 표시 장치(1006), 프레임(1009), 프린트 회로 기판(1010), 및 배터리(1011)가 제공된다.
상술한 실시형태에서 설명한 표시 장치를 표시 장치(1006)로서 사용할 수 있다.
상부 커버(1001) 및 하부 커버(1002)의 형태 및 크기는, 터치 패널(1004) 및 표시 장치(1006)의 크기에 따라 적절히 변경될 수 있다.
터치 패널(1004)은, 저항 터치 패널 또는 정전 터치 패널로 할 수 있고, 표시 장치(1006)와 중첩되어 형성하여도 좋다. 터치 패널(1004)을 제공하지 않고 표시 장치(1006)가 터치 패널 기능을 가질 수 있다.
프레임(1009)은 표시 장치(1006)를 보호하고, 프린트 회로 기판(1010)의 동작에 의하여 발생되는 전자기파를 차단하기 위한 전자기 실드로서도 기능한다. 프레임(1009)은 방열판으로서 기능하여도 좋다.
프린트 회로 기판(1010)에는 전원 회로와, 비디오 신호 및 클럭 신호를 출력하기 위한 신호 처리 회로가 제공된다. 전원 회로에 전력을 공급하기 위한 전원으로서, 외부 상용 전원 또는 별도로 제공된 배터리(1011)를 사용한 전원을 사용하여도 좋다. 상용 전원을 사용하는 경우에는 배터리(1011)를 생략할 수 있다.
표시 모듈(1000)에는 편광판, 위상차판, 또는 프리즘 시트 등의 부재를 추가로 제공하여도 좋다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는 상술한 실시형태의 구동부(30)의 구성예에 대하여 설명한다. 여기서는 일례로서 복수의 표시 소자를 각각 포함하는 화소를 포함하는 표시부(20)의 동작을 제어하는 기능을 가지는 구동부(30)의 구성예에 대하여 설명한다.
도 24는 표시부(20)의 동작을 제어하는 기능을 가지는 구동부(30)의 구성예를 도시한 것이다. 구동부(30)는 인터페이스(821), 프레임 메모리(822), 디코더(823), 센서 컨트롤러(824), 컨트롤러(825), 클럭 생성 회로(826)), 화상 처리부(830), 기억 장치(841), 타이밍 컨트롤러(842), 레지스터(843), 구동 회로(850), 및 터치 센서 컨트롤러(861)를 포함한다.
표시부(20)는 구동부(30)로부터 입력된 영상 신호를 사용하여 표시 유닛(811)에 영상을 표시하는 기능을 가진다. 또한 표시부(20)는 터치 조작이 수행되었는지 여부 또는 터치의 위치 등의 데이터를 얻는 기능을 가지는 터치 센서 유닛(812)을 포함하여도 좋다. 표시부(20)가 터치 센서 유닛(812)을 포함하지 않는 경우 터치 센서 컨트롤러(861)를 생략할 수 있다.
표시 유닛(811)은 표시 소자를 사용하여 표시를 수행하는 기능을 가진다. 표시 유닛(811)은 도 5에서의 화소부(21) 및 구동 회로(23)로 구성되는 유닛에 대응한다. 여기서는 일례로서 표시 유닛(811)이 반사형 액정 소자 및 발광 소자를 포함하는 구성에 대하여 설명한다.
구동 회로(850)는 소스 드라이버(851)를 포함한다. 소스 드라이버(851)는 표시 유닛(811)에 영상 신호를 공급하는 기능을 가지는 회로이다. 도 24에 있어서 구동 회로(850)는 반사형 액정 소자에 영상 신호를 공급하는 소스 드라이버(851a) 및 발광 소자에 영상 신호를 공급하는 소스 드라이버(851b)를 포함한다.
구동부(30)와 호스트(870) 간의 통신은 인터페이스(821)를 통하여 수행된다. 화상 데이터 및 각종 제어 신호 등은 호스트(870)로부터 구동부(30)로 전송된다. 터치 조작이 수행되었는지 여부 및 터치의 위치 등, 터치 센서 컨트롤러(861)에 의하여 얻어진 데이터는 구동부(30)로부터 호스트(870)로 전송된다. 또한 구동부(30)에 포함되는 회로는 호스트(870)의 규격 및 표시부(20)의 사양 등에 따라 적절하게 선택된다. 예를 들어 호스트(870)는 구동부(30)의 동작을 제어하는 프로세서에 상당하고, CPU(central processing unit) 또는 GPU(graphics processing unit) 등을 사용하여 형성할 수 있다.
또한 호스트(870)는 도 1의 제어부(40)로서 사용할 수 있다. 이 경우 도 1의 신호 SR는 인터페이스(821)를 통하여 구동부(30)에 입력된다.
프레임 메모리(822)는 구동부(30)에 입력된 화상 데이터를 저장하는 기능을 가지는 기억 회로이다. 압축된 화상 데이터가 호스트(870)로부터 구동부(30)로 전송되는 경우, 프레임 메모리(822)는 압축된 화상 데이터를 저장할 수 있다. 디코더(823)는 압축된 화상 데이터를 풀기 위한 회로이다. 화상 데이터의 압축 풀기를 필요로 하지 않는 경우, 디코더(823)에서 처리는 수행하지 않는다. 또한 디코더(823)는 프레임 메모리(822)와 인터페이스(821) 간에 제공될 수 있다.
화상 처리부(830)는 프레임 메모리(822) 또는 디코더(823)로부터 입력된 화상 데이터에 대하여 각종 화상 처리를 수행하고 영상 신호를 생성하는 기능을 가진다. 예를 들어 화상 처리부(830)는 감마 보정 회로(831), 조광(dimming) 회로(832), 및 조색(toning) 회로(833)를 포함한다.
소스 드라이버(851b)가, 발광 소자에 흐르는 전류를 검출하는 기능을 가지는 회로(전류 검출 회로)를 포함하는 경우, 화상 처리부(830)에 EL 보정 회로(834)를 제공하여도 좋다. EL 보정 회로(834)는 전류 검출 회로로부터 송신되는 신호에 기초하여 발광 소자의 휘도를 조절하는 기능을 가진다.
화상 처리부(830)에서 생성된 영상 신호는 기억 장치(841)를 통하여 구동 회로(850)에 출력된다. 기억 장치(841)는 화상 데이터를 일시적으로 저장하는 기능을 가진다. 소스 드라이버(851a 및 851b)는 기억 장치(841)로부터 입력된 영상 신호에 대하여 각종 처리를 수행하고 그 신호를 표시 유닛(811)에 출력하는 기능을 가진다.
타이밍 컨트롤러(842)는 구동 회로(850), 터치 센서 컨트롤러(861), 및 표시 유닛(811)에 포함되는 구동 회로에서 사용되는 타이밍 신호 등을 생성하는 기능을 가진다.
터치 센서 컨트롤러(861)는 터치 센서 유닛(812)의 동작을 제어하는 기능을 가진다. 터치 센서 유닛(812)에 의하여 검출된 터치 정보를 포함하는 신호는 터치 센서 컨트롤러(861)에서 처리되고 인터페이스(821)를 통하여 호스트(870)로 전송된다. 호스트(870)는 터치 정보를 반영한 화상 데이터를 생성하고 그 화상 데이터를 구동부(30)로 전송한다. 구동부(30)는 화상 데이터에 터치 정보를 반영하는 기능을 가져도 좋다. 터치 센서 컨트롤러(861)는 터치 센서 유닛(812)에 제공되어도 좋다.
클럭 생성 회로(826)는 구동부(30)에서 사용되는 클럭 신호를 생성하는 기능을 가진다. 컨트롤러(825)는 인터페이스(821)를 통하여 호스트(870)로부터 전송된 각종 제어 신호를 처리하고 구동부(30) 내의 각종 회로를 제어하는 기능을 가진다. 컨트롤러(825)는 구동부(30) 내의 각종 회로에 대한 전력 공급을 제어하는 기능도 가진다. 예를 들어 컨트롤러(825)는 구동되지 않는 회로에 대한 전력 공급을 일시적으로 중단할 수 있다.
레지스터(843)는 제어부(30)의 동작에 사용되는 데이터를 저장하는 기능을 가진다. 레지스터(843)에 저장되는 데이터의 예에는, 화상 처리부(830)에서 보정 처리를 수행하기 위하여 사용되는 파라미터 및 타이밍 컨트롤러(842)에서 각종 타이밍 신호의 파형을 생성하기 위하여 사용되는 파라미터가 포함된다. 레지스터(843)는 복수의 레지스터를 포함하는 스캔 체인 레지스터를 사용하여 형성할 수 있다.
도 1의 신호 SR에 기초하여 타이밍 컨트롤러(842)에서 사용되는 파라미터를 변경함으로써 표시부(20)에 표시되는 영상의 리프레시 레이트를 변경할 수 있다.
구동부(30)에는 포토센서(880)에 접속되는 센서 컨트롤러(824)를 제공할 수 있다. 포토센서(880)는 외광(881)을 검지하여 검지 신호를 생성하는 기능을 가진다. 센서 컨트롤러(824)는 검지 신호에 기초하여 제어 신호를 생성하는 기능을 가진다. 센서 컨트롤러(824)에서 생성된 제어 신호는 예를 들어 컨트롤러(825)에 출력된다.
화상 처리부(830)는 반사형 액정 소자에 공급되는 영상 신호와 발광 소자에 공급되는 영상 신호를 따로따로 생성하는 기능을 가진다. 이 경우, 포토센서(880) 및 센서 컨트롤러(824)를 사용하여 측정한 외광(881)의 밝기에 응하여, 반사형 액정 소자의 반사 강도 및 발광 소자의 발광 강도를 조정할 수 있다. 여기서는 이 조정을 조광 또는 조광 처리라고 할 수 있다. 또한 조광 처리를 수행하는 회로를 조광 회로라고 한다.
화상 처리부(830)는 표시부(20)의 사양에 따라, RGB-RGBW 변환 회로 등의 다른 처리 회로를 포함하여도 좋다. RGB-RGBW 변환 회로는, 적색, 녹색, 및 청색(RGB)의 화상 데이터를 적색, 녹색, 청색, 및 백색(RGBW)의 영상 신호로 변환하는 기능을 가진다. 즉 표시부(20)가 RGBW 4색의 화소를 포함하는 경우, 화상 데이터 내의 백색(W) 성분을 백색(W) 화소를 사용하여 표시함으로써 소비전력을 저감시킬 수 있다. 또한 표시부(20)가 RGBY 4색의 화소를 포함하는 경우, 예를 들어 RGB-RGBY(적색, 녹색, 청색, 및 황색) 변환 회로를 사용할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는 상술한 실시형태에서 사용할 수 있는 OS 트랜지스터의 구성예에 대하여 설명한다.
<트랜지스터의 구성예>
[구성예 1]
도 25의 (A)는 트랜지스터(900)의 상면도이다. 도 25의 (C)는 도 25의 (A)의 선 X1-X2를 따라 취한 단면도이다. 도 25의 (D)는 도 25의 (A)의 선 Y1-Y2를 따라 취한 단면도이다. 또한 도 25의 (A)에서는 복잡화를 피하기 위하여 트랜지스터(900)의 구성요소의 일부(예를 들어 게이트 절연막으로서 기능하는 절연막)를 도시하지 않았다. 선 X1-X2의 방향을 채널 길이 방향이라고 하고 선 Y1-Y2의 방향을 채널 폭 방향이라고 하는 경우가 있다. 이하에서 설명되는 트랜지스터의 상면도에서는 도 25의 (A)와 같이 구성요소의 일부를 도시하지 않은 경우가 있다.
트랜지스터(900)는 기판(902) 위의 게이트 전극으로서 기능하는 도전막(904), 기판(902) 및 도전막(904) 위의 절연막(906), 절연막(906) 위의 절연막(907), 절연막(907) 위의 금속 산화막(908), 금속 산화막(908)에 접속되는 소스 전극으로서 기능하는 도전막(912a), 및 금속 산화막(908)에 접속되는 드레인 전극으로서 기능하는 도전막(912b)을 포함한다. 트랜지스터(900) 위, 구체적으로는, 도전막(912a 및 912b) 및 금속 산화막(908) 위에는, 절연막(914, 916, 및 918)이 제공된다. 절연막(914, 916, 및 918)은 트랜지스터(900)의 보호 절연막으로서 기능한다.
금속 산화막(908)은 게이트 전극으로서 기능하는 도전막(904) 측의 제 1 금속 산화막(908a) 및 제 1 금속 산화막(908a) 위의 제 2 금속 산화막(908b)을 포함한다. 절연막(906 및 907)은 트랜지스터(900)의 게이트 절연막으로서 기능한다.
금속 산화막(908)에는 In-M(M은 Ti, Ga, Sn, Y, Zr, La, Ce, Nd, 또는 Hf) 산화물 또는 In-M-Zn 산화물을 사용할 수 있다. 금속 산화막(908)에는 In-M-Zn 산화물을 사용하는 것이 특히 바람직하다.
제 1 금속 산화막(908a)은 In의 원자 비율이 M의 원자 비율보다 큰 제 1 영역을 포함한다. 제 2 금속 산화막(908b)은 In의 원자 비율이 제 1 금속 산화막(908a)보다 작은 제 2 영역을 포함한다. 제 2 영역은 제 1 영역보다 얇은 부분을 포함한다.
In의 원자 비율이 M보다 큰 제 1 영역을 포함하는 제 1 금속 산화막(908a)에 의하여 트랜지스터(900)의 전계 효과 이동도(단순히 이동도 또는 μFE라고도 함)를 높일 수 있다. 구체적으로는, 트랜지스터(900)의 전계 효과 이동도는 10cm2/Vs를 초과할 수 있다.
예를 들어 선택 신호를 생성하는 구동 회로(구체적으로는 구동 회로에 포함되는 시프트 레지스터의 출력 단자에 접속되는 디멀티플렉서)에 전계 효과 이동도가 높은 트랜지스터를 사용함으로써, 반도체 장치 또는 표시 장치가 좁은 프레임을 가지게 할 수 있다.
한편, In의 원자 비율이 M보다 큰 제 1 영역을 포함하는 제 1 금속 산화막(908a)에 의하여, 광 조사에 있어서의 트랜지스터(900)의 전기 특성을 변동하기 쉽게 하는 경우가 있다. 그러나 본 발명의 일 형태의 반도체 장치에서는, 제 1 금속 산화막(908a) 위에 제 2 금속 산화막(908b)이 형성된다. 또한 제 2 금속 산화막(908b)의 채널 형성 영역의 두께가 제 1 금속 산화막(908a)의 두께보다 얇다.
또한 제 2 금속 산화막(908b)은 제 1 금속 산화막(908a)보다 In의 원자 비율이 작은 제 2 영역을 포함하기 때문에, 제 1 금속 산화막(908a)보다 Eg가 크다. 이러한 이유로, 제 1 금속 산화막(908a)과 제 2 금속 산화막(908b)의 적층 구조인 금속 산화막(908)은 광 조사에 의한 네거티브 바이어스 스트레스 테스트에 대한 내성이 높다.
광 조사의 동안, 상술한 구조를 가지는 금속 산화막(908)에 의하여 흡수되는 광량을 저감시킬 수 있다. 그 결과, 광 조사로 인한 트랜지스터(900)의 전기 특성의 변화를 저감시킬 수 있다. 본 발명의 일 형태의 반도체 장치에서, 절연막(914 또는 916)은 과잉 산소를 포함한다. 이 구조에 의하여 광 조사로 인한 트랜지스터(900)의 전기 특성의 변화를 더 저감시킬 수 있다.
여기서는 금속 산화막(908)에 대하여 도 25의 (B)를 참조하여 자세히 설명한다.
도 25의 (B)는 도 25의 (C)에 도시된 트랜지스터(900)의 금속 산화막(908)과 그 근방을 확대한 단면도이다.
도 25의 (B)에서, t1, t2-1, 및 t2-2는 각각, 제 1 금속 산화막(908a)의 두께, 제 2 금속 산화막(908b)의 한 두께, 및 제 2 금속 산화막(908b)의 다른 두께를 나타낸다. 제 1 금속 산화막(908a) 위의 제 2 금속 산화막(908b)에 의하여, 도전막(912a 및 912b)이 형성될 때 제 1 금속 산화막(908a)이 에칭 가스 또는 에천트 등에 노출되는 것을 방지한다. 그래서 제 1 금속 산화막(908a)은 두께가 감소되지 않거나 또는 거의 감소되지 않는다. 한편, 제 2 금속 산화막(908b)에서는, 도전막(912a 및 912b)의 형성에 의하여 도전막(912a 및 912b)과 중첩되지 않은 부분이 에칭되어, 에칭된 영역에 오목부가 형성된다. 바꿔 말하면, 도전막(912a 및 912b)과 중첩되는 영역에서 제 2 금속 산화막(908b)의 두께는 t2-1이고, 도전막(912a 및 912b)과 중첩되지 않은 영역에서 제 2 금속 산화막(908b)의 두께는 t2-2이다.
제 1 금속 산화막(908a)과 제 2 금속 산화막(908b)의 두께의 관계로서는, t2-1>t1>t2-2가 바람직하다. 이 두께의 관계를 가지는 트랜지스터는 높은 전계 효과 이동도를 가질 수 있고 광 조사에 있어서의 문턱 전압의 변동이 더 적을 수 있다.
트랜지스터(900)에 포함되는 금속 산화막(908)에 산소 결손이 형성되면, 캐리어로서 기능하는 전자가 발생되고, 이 결과 트랜지스터(900)가 노멀리 온이 되기 쉽다. 그러므로 안정적인 트랜지스터 특성을 위해서는, 금속 산화막(908)의 산소 결손, 특히 제 1 금속 산화막(908a)의 산소 결손을 저감시키는 것이 중요하다. 본 발명의 일 형태의 트랜지스터의 구조에서는, 금속 산화막(908) 위의 절연막, 여기서는 금속 산화막(908) 위의 절연막(914) 및/또는 절연막(916)에 과잉 산소를 도입함으로써, 절연막(914) 및/또는 절연막(916)으로부터 금속 산화막(908)으로 산소를 이동시켜, 금속 산화막(908), 특히 제 1 금속 산화막(908a)의 산소 결손을 보충한다.
또한 절연막(914 및 916)은 화학량론적 조성을 초과하여 산소를 포함하는 영역(산소 과잉 영역)을 각각 포함하는 것이 바람직하다. 바꿔 말하면, 절연막(914 및 916)은 산소를 방출할 수 있는 절연막이다. 또한 산소 과잉 영역은 예를 들어 성막 후의 절연막(914 및 916)에 산소를 도입하는 식으로 절연막(914 및 916)에 형성한다. 이온 주입법, 이온 도핑법, 플라스마 잠입 이온 주입법, 또는 플라스마 처리 등에 의하여 산소를 도입할 수 있다.
제 1 금속 산화막(908a)의 산소 결손을 보충하기 위해서는, 제 2 금속 산화막(908b)의 채널 형성 영역 및 채널 형성 영역 근방을 포함하는 부분의 두께가 얇은 것이 바람직하고, t2-2<t1을 만족하는 것이 바람직하다. 예를 들어 제 2 금속 산화막(908b)의 채널 형성 영역 및 채널 형성 영역 근방을 포함하는 부분의 두께는 바람직하게는 1nm 이상 20nm 이하, 더 바람직하게는 3nm 이상 10nm 이하이다.
[구성예 2]
도 26의 (A) 내지 (C)는 트랜지스터(900)의 다른 구성예를 도시한 것이다. 도 26의 (A)는 트랜지스터(900)의 상면도이다. 도 26의 (B)는 도 26의 (A)의 선 X1-X2를 따라 취한 단면도이고, 도 26의 (C)는 도 26의 (A)의 선 Y1-Y2를 따라 취한 단면도이다.
트랜지스터(900)는 기판(902) 위의 제 1 게이트 전극으로서 기능하는 도전막(904), 기판(902) 및 도전막(904) 위의 절연막(906), 절연막(906) 위의 절연막(907), 절연막(907) 위의 금속 산화막(908), 금속 산화막(908)에 전기적으로 접속되는 소스 전극으로서 기능하는 도전막(912a), 금속 산화막(908)에 전기적으로 접속되는 드레인 전극으로서 기능하는 도전막(912b), 금속 산화막(908) 및 도전막(912a 및 912b) 위의 절연막(914 및 916), 절연막(916) 위에 있으며 도전막(912b)에 전기적으로 접속되는 도전막(920a), 절연막(916) 위의 도전막(920b), 및 절연막(916) 및 도전막(920a 및 920b) 위의 절연막(918)을 포함한다.
도전막(920b)은 트랜지스터(900)의 제 2 게이트 전극으로서 사용할 수 있다. 트랜지스터(900)가 입출력 장치의 표시부에 사용되는 경우, 도전막(920a)은 표시 소자의 전극 등으로서 사용할 수 있다.
도전막으로서 기능하는 도전막(920a) 및 제 2 게이트 전극으로서 기능하는 도전막(920b)은 금속 산화막(908)에 포함되는 금속 원소와 동일한 금속 원소를 각각 포함한다. 예를 들어 제 2 게이트 전극으로서 기능하는 도전막(920b)과 금속 산화막(908)이 동일한 금속 원소를 포함하므로 제작 비용을 저감시킬 수 있다.
예를 들어 도전막으로서 기능하는 도전막(920a) 및 제 2 게이트 전극으로서 기능하는 도전막(920b)이 In-M-Zn 산화물을 각각 포함하는 경우, In-M-Zn 산화물을 형성하는 데 사용하는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M을 만족하는 것이 바람직하다. 이러한 스퍼터링 타깃의 금속 원소의 원자수비는 예를 들어 In:M:Zn=2:1:3, In:M:Zn=3:1:2, 또는 In:M:Zn=4:2:4.1이다.
도전막으로서 기능하는 도전막(920a) 및 제 2 게이트 전극으로서 기능하는 도전막(920b) 각각은 단층 구조 또는 2층 이상의 적층 구조를 가질 수 있다. 또한 도전막(920a 및 920b) 각각이 적층 구조를 가지는 경우, 스퍼터링 타깃의 조성은 상술한 것에 한정되지 않는다.
도전막(920a 및 920b)을 형성하는 단계에 있어서, 도전막(920a 및 920b)은 절연막(914 및 916)으로부터의 산소의 방출을 억제하기 위한 보호막으로서 기능한다. 도전막(920a 및 920b)은 절연막(918)을 형성하는 단계 전에는 반도체로서 기능하고, 절연막(918)을 형성하는 단계 후에는 도전체로서 기능한다.
도전막(920a 및 920b)에 산소 결손을 형성하고 수소를 절연막(918)으로부터 이 산소 결손에 첨가함으로써 전도대 근방에 도너 준위가 형성된다. 그 결과, 도전막(920a 및 920b)의 각각의 도전성이 높아져 도전막(920a 및 920b)은 도전체가 된다. 도전체가 된 도전막(920a 및 920b)은 산화물 도전체라고 각각 할 수 있다. 산화물 반도체는 일반적으로 그 큰 에너지 갭 때문에 가시광 투과성을 가진다. 산화물 도전체는 전도대 근방에 도너 준위를 가지는 산화물 반도체이다. 그러므로, 산화물 도전체에서는 도너 준위로 인한 흡수의 영향이 작고, 산화물 도전체는 산화물 반도체와 동등한 가시광 투과성을 가진다.
<금속 산화물>
다음으로 상기 OS 트랜지스터에 사용할 수 있는 금속 산화물에 대하여 설명한다. 이하에서는 특히 금속 산화물 및 CAC(cloud-aligned composite)-OS에 대하여 자세히 설명한다.
CAC-OS 또는 CAC metal oxide는, 재료의 일부에서 도전성 기능을 가지고, 재료의 다른 일부에서 절연성 기능을 가지고, 전체로서는 CAC-OS 또는 CAC metal oxide는 반도체의 기능을 가진다. CAC-OS 또는 CAC metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 도전성 기능은 캐리어로서 기능하는 전자(또는 홀)를 흘리고, 절연성 기능은 캐리어로서 기능하는 전자를 흘리지 않는다. 도전성 기능과 절연성 기능의 상보적인 작용에 의하여, CAC-OS 또는 CAC metal oxide는 스위칭 기능(온/오프 기능)을 가질 수 있다. CAC-OS 또는 CAC metal oxide에서 기능을 분리시킴으로써 각 기능을 최대화시킬 수 있다.
CAC-OS 또는 CAC metal oxide는 도전성 영역 및 절연성 영역을 포함한다. 도전성 영역은 상술한 도전성 기능을 가지고, 절연성 영역은 상술한 절연성 기능을 가진다. 재료 내에서 도전성 영역 및 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 도전성 영역 및 절연성 영역은 재료 내에 고르지 않게 분포되는 경우가 있다. 도전성 영역은 그 경계가 흐릿해져 클라우드상(cloud-like)으로 연결되게 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC metal oxide에서, 도전성 영역 및 절연성 영역은 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기를 각각 가지고, 재료 내로 분산되어 있는 경우가 있다.
CAC-OS 또는 CAC metal oxide는 상이한 밴드 갭을 가지는 성분을 포함한다. 예를 들어 CAC-OS 또는 CAC metal oxide는 절연성 영역에 기인하는 넓은 갭(wide gap)을 가지는 성분과 도전성 영역에 기인하는 좁은 갭(narrow gap)을 가지는 성분을 포함한다. 이러한 구성인 경우, 좁은 갭을 가지는 성분에 주로 캐리어가 흐른다. 좁은 갭을 가지는 성분은 넓은 갭을 가지는 성분을 보완하고, 좁은 갭을 가지는 성분에 연동하여 넓은 갭을 가지는 성분에서도 캐리어가 흐른다. 그러므로 상술한 CAC-OS 또는 CAC metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉, 높은 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
바꿔 말하면 CAC-OS 또는 CAC metal oxide를 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수 있다.
CAC-OS는 예를 들어 금속 산화물에 포함되는 원소가 고르지 않게 분포되어 있는 구성을 가진다. 고르지 않게 분포된 원소를 포함하는 재료들은 각각 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하의 크기, 또는 이와 비슷한 크기를 가진다. 또한 금속 산화물에 대한 이하의 설명에서는, 하나 이상의 금속 원소가 고르지 않게 분포되어 있고 이 금속 원소(들)를 포함하는 영역이 혼합되는 상태를 모자이크 패턴 또는 패치상 패턴이라고 한다. 그 영역은 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하의 크기, 또는 이와 비슷한 크기를 각각 가진다.
또한 금속 산화물은 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연이 포함되는 것이 바람직하다. 또한 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 하나 이상이 포함되어도 좋다.
예를 들어 CAC-OS에서 CAC 구성을 가지는 In-Ga-Zn 산화물(이러한 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)은 인듐 산화물(InO X 1, X1은 0보다 큰 실수(實數)) 또는 인듐 아연 산화물(In X 2Zn Y 2O Z 2, X2, Y2, 및 Z2는 0보다 큰 실수)과, 갈륨 산화물(GaO X 3, X3은 0보다 큰 실수), 또는 갈륨 아연 산화물(Ga X 4Zn Y 4O Z 4, X4, Y4, 및 Z4는 0보다 큰 실수)로 재료가 분리되고 모자이크 패턴이 형성되는 구성을 가진다. 그리고 모자이크 패턴을 형성하는 InO X 1 또는 In X 2Zn Y 2O Z 2가 막 내에 균일하게 분포된다. 이 구성을 클라우드상(cloud-like) 구성이라고도 한다.
즉, CAC-OS는 GaO X 3을 주성분으로서 포함하는 영역과, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이 혼합되는 구성을 가지는 복합 금속 산화물이다. 또한 본 명세서에서, 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 클 때, 제 1 영역은 제 2 영역보다 In 농도가 높다.
또한 IGZO로서, In, Ga, Zn, 및 O를 포함하는 화합물도 알려져 있다. 대표적인 IGZO의 예에는 InGaO3(ZnO) m 1(m1은 자연수)로 나타내어지는 결정성 화합물 및 In(1+ x 0)Ga(1- x 0)O3(ZnO) m 0(-1=x0=1; m0은 임의의 수)로 나타내어지는 결정성 화합물이 포함된다.
상기 결정성 화합물은, 단결정 구조, 다결정 구조, 또는 CAAC(c-axis-aligned crystalline) 구조를 가진다. 또한 CAAC 구조는 복수의 IGZO 나노 결정이 c축 배향을 가지고 a-b면 방향에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 금속 산화물의 재료 구성에 관한 것이다. In, Ga, Zn, 및 O를 포함하는 CAC-OS의 재료 구성에서, Ga를 주성분으로서 포함하는 나노 입자 영역이 CAC-OS의 일부에 관찰되고, In을 주성분으로서 포함하는 나노 입자 영역이 CAC-OS의 일부에 관찰된다. 이들 나노 입자 영역은 무작위로 분산되어 모자이크 패턴을 형성한다. 그러므로 이 결정 구조는 CAC-OS에서 부차적인 요소이다.
또한 CAC-OS에서, 원자수비가 상이한 2개 이상의 막을 포함하는 적층 구조는 포함되지 않는다. 예를 들어 In을 주성분으로서 포함하는 막과 Ga를 주성분으로서 포함하는 막의 2층 구조는 포함되지 않는다.
GaO X 3을 주성분으로서 포함하는 영역과 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역의 경계가 명확하게 관찰되지 않는 경우가 있다.
CAC-OS에서 갈륨 대신에, 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중 하나 이상이 포함되는 경우, CAC-OS의 일부에 선택된 금속 원소(들)를 주성분으로서 포함하는 나노 입자 영역이 관찰되고, CAC-OS의 일부에 In을 주성분으로서 포함하는 나노 입자 영역이 관찰되고, 이들 나노 입자 영역은 CAC-OS에서 무작위로 분산되어 모자이크 패턴을 형성한다.
예를 들어 기판을 의도적으로 가열하지 않는 조건하에 스퍼터링법에 의하여 CAC-OS를 형성할 수 있다. 스퍼터링법에 의하여 CAC-OS를 형성하는 경우, 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스로부터 선택된 하나 이상을 성막 가스로서 사용하여도 좋다. 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량의 비율은 가능한 한 낮은 것이 바람직하고, 예를 들어 산소 가스의 유량비는 0% 이상 30% 미만인 것이 바람직하고, 0% 이상 10% 이하인 것이 더 바람직하다.
CAC-OS는 X선 회절(XRD) 측정법인, out-of-plane법에 의한 θ/2θ 스캔을 사용한 측정에서 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절은 측정 영역에서 a-b면 방향 및 c축 방향에서의 배향성을 나타내지 않는다.
프로브 직경 1nm의 전자 빔(나노미터 크기의 전자 빔이라고도 함)에 의한 조사에 의하여 얻어지는, CAC-OS의 전자 회절 패턴에서, 휘도가 높은 링 형상의 영역, 및 이 링 형성의 영역에서 복수의 휘점이 관찰된다. 그러므로 전자 회절 패턴은 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성이 없는 나노 결정(nc) 구조를 포함하는 것을 가리킨다.
예를 들어 에너지 분산형 X선 분광법(EDX)의 매핑 화상으로부터, CAC 구성을 가지는 In-Ga-Zn 산화물은 GaO X 3을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이 고르지 않게 분포되고 혼합되는 구조를 가지는 것이 확인된다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조를 가지고, IGZO 화합물과 상이한 특징을 가진다. 즉, CAC-OS에서, GaO X 3 등을 주성분으로서 포함하는 영역 및 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역은 분리되어, 모자이크 패턴이 형성된다.
In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역의 도전성은, GaO X 3 등을 주성분으로서 포함하는 영역의 도전성보다 높다. 바꿔 말하면 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역을 캐리어가 흐를 때, 산화물 반도체의 도전성이 발현된다. 따라서 In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역이, 산화물 반도체에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)가 실현될 수 있다.
한편, GaO X 3 등을 주성분으로서 포함하는 영역의 절연성은, In X 2Zn Y 2O Z 2 또는 InO X 1을 주성분으로서 포함하는 영역의 절연성보다 높다. 바꿔 말하면 GaO X 3 등을 주성분으로서 포함하는 영역이 산화물 반도체에 분포되면, 누설 전류가 억제될 수 있고 양호한 스위칭 동작이 실현될 수 있다.
따라서 CAC-OS를 반도체 소자에 사용한 경우, GaO X 3 등에서 유래하는 절연성과 In X 2Zn Y 2O Z 2 또는 InO X 1에서 유래하는 도전성이 서로를 보완함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)가 실현될 수 있다.
CAC-OS를 포함하는 반도체 소자는 신뢰성이 높다. 따라서 CAC-OS는 다양한 반도체 장치에 적합하게 사용된다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
(실시형태 8)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치, 표시 장치, 표시 시스템, 또는 표시 모듈을 포함하는 전자 기기의 예에 대하여 설명한다.
도 27의 (A) 및 (B)는 휴대 정보 단말(1800)의 일례를 도시한 것이다. 휴대 정보 단말(1800)은 예를 들어 하우징(1801 및 1802), 표시부(1803 및 1804), 및 힌지(1805)를 포함한다.
하우징(1801)과 하우징(1802)은 힌지(1805)에 의하여 연결된다. 도 27의 (A)에 도시된 바와 같은 접힌 휴대 정보 단말(1800)을, 도 27의 (B)에 도시된 바와 같은 하우징(1801)과 하우징(1802)이 펼친 상태로 바꿀 수 있다.
예를 들어 표시부(1803 및 1804)에 텍스트 정보를 표시할 수 있으므로, 휴대 정보 단말을 전자책 단말기로서 사용할 수 있다. 또한 표시부(1803 및 1804)에 정지 화상 및 동영상을 표시할 수 있다.
휴대 정보 단말(1800)은 들고 다닐 때 접을 수 있기 때문에 범용성이 있다.
또한 하우징(1801 및 1802)은 전원 버튼, 조작 버튼, 외부 접속 포트, 스피커, 및 마이크로폰 등을 가져도 좋다.
도 27의 (C)는 휴대 정보 단말에 일례를 도시한 것이다. 도 27의 (C)에 도시된 휴대 정보 단말(1810)은 하우징(1811), 표시부(1812), 조작 버튼(1813), 외부 접속 포트(1814), 스피커(1815), 마이크로폰(1816), 및 카메라(1817) 등을 포함한다.
휴대 정보 단말(1810)은 표시부(1812)에 터치 센서를 포함한다. 전화를 걸거나 문자를 입력하는 등의 조작을, 손가락 또는 스타일러스 등으로 표시부(1812)를 터치함으로써 수행할 수 있다.
조작 버튼(1813)으로 전원의 온/오프를 전환할 수 있고, 표시부(1812)에 표시되는 화상의 종류를 전환할 수 있다. 예를 들어 메일 작성 화면으로부터 메인 메뉴 화면으로 화상을 전환할 수 있다.
자이로스코프 센서 또는 가속도 센서 등의 검출 장치가 휴대 정보 단말(1810) 내부에 제공되는 경우, 표시부(1812)의 화면의 표시의 방향은, 휴대 정보 단말(1810)의 방향(휴대 정보 단말(1810)이, 가로 모드를 위하여 수평으로 놓여 있는지 세로 모드를 위하여 수직으로 놓여 있는지)을 판단하여 자동으로 전환될 수 있다. 표시부(1812)의 터치, 조작 버튼(1813)으로의 조작, 또는 마이크로폰(1816)을 사용한 음성 입력 등에 의하여도 화면의 표시의 방향을 변경할 수 있다.
휴대 정보 단말(1810)은 전화의 기능, 수첩의 기능, 및 정보 열람 기능 등 중 하나 이상을 가진다. 구체적으로는 휴대 정보 단말(1810)은 스마트폰으로서 사용될 수 있다. 휴대 정보 단말(1810)은 휴대 전화의 통화, 이메일, 문장의 열람 및 편집, 음악 재생, 비디오 재생, 인터넷 통신, 및 게임 등의 다양한 애플리케이션을 실행할 수 있다.
도 27의 (D)는 카메라의 일례를 도시한 것이다. 카메라(1820)는 하우징(1821), 표시부(1822), 조작 버튼(1823), 및 셔터 버튼(1824) 등을 포함한다. 카메라(1820)에는 탈착 가능한 렌즈(1826)가 제공된다.
여기서는 카메라(1820)의 렌즈(1826)는 교환을 위하여 하우징(1821)으로부터 분리할 수 있지만 렌즈(1826)는 하우징(1821)과 통합되어도 좋다.
셔터 버튼(1824)을 누름으로써 카메라(1820)로 정지 화상 또는 동영상을 촬상할 수 있다. 또한 터치 패널로서 기능하는 표시부(1822)를 터치함으로써 영상을 촬상할 수 있다.
또한 카메라(1820)에는 스트로보스코프 또는 뷰파인더 등을 추가로 제공할 수 있다. 또는 이들은 하우징(1821)에 조합되어도 좋다.
도 28의 (A)는 텔레비전 장치(1830)를 도시한 것이다. 텔레비전 장치(1830)는 표시부(1831), 하우징(1832), 및 스피커(1833) 등을 포함한다. 텔레비전 장치(1830)는 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 및 마이크로폰 등을 더 포함할 수 있다.
텔레비전 장치(1830)는 리모트 컨트롤러(1834)로 제어할 수 있다.
텔레비전 장치(1830)는 지상파 또는 위성으로부터 송신되는 전파 등의 방송 전파를 수신할 수 있다. 텔레비전 장치(1830)는 아날로그 방송 및 디지털 방송 등의 방송 전파, 영상과 음성만의 방송, 그리고 음성만의 방송 등을 수신할 수 있다. 예를 들어 텔레비전 장치(1830)는 UHF대(약 300MHz 내지 3GHz) 또는 VHF대(30MHz 내지 300MHz) 등의 특정한 주파수 대역에서 송신되는 방송 전파를 수신할 수 있다. 복수의 주파수 대역에서 수신된 복수의 데이터를 사용하면, 전송 레이트를 높일 수 있기 때문에, 더 많은 정보를 얻을 수 있다. 따라서 표시부(1831)는 4K2K, 8K4K, 16K8K, 또는 그 이상 등, 풀 HD보다 해상도가 높은 영상을 표시할 수 있다.
인터넷, LAN(local area network), 또는 Wi-Fi(등록 상표) 등의 컴퓨터 네트워크를 통한 데이터 전송 기술에 의하여 송신된 방송 데이터를 사용하여 표시부(1831)에 표시되는 화상을 생성하여도 좋다. 이러한 경우 텔레비전 장치(1830)는 튜너를 포함하지 않아도 된다.
도 28의 (B)는 원주 형상의 기둥(1842)에 실장된 디지털 사이니지(1840)를 도시한 것이다. 디지털 사이니지(1840)는 표시부(1841)를 포함한다.
표시부(1841)가 커지면 더 많은 정보를 한번에 제공할 수 있다. 또한 표시부(1841)가 커지면 눈길을 더 끌기 때문에 예를 들어 광고의 효과를 높일 수 있다.
이러한 구조를 가지는 장치는 정지 화상 또는 동영상을 표시할 뿐만 아니라 사용자가 직관적으로 조작할 수 있기 때문에, 표시부(1841)에 터치 패널을 사용하는 것이 바람직하다. 또는 본 발명의 일 형태의 표시 장치를, 노선 정보 또는 교통 정보 등의 정보를 제공하기 위하여 사용하는 경우 직관적인 조작에 의하여 유용성을 높일 수 있다.
도 28의 (C)는 노트북형 퍼스널 컴퓨터(1850)를 도시한 것이다. 퍼스널 컴퓨터(1850)는 표시부(1851), 하우징(1852), 터치 패드(1853), 및 접속 포트(1854) 등을 포함한다.
터치 패드(1853)는 포인팅 디바이스 또는 펜 태블릿 등의 입력 장치로서 기능하고, 손가락 또는 스타일러스 등으로 조작할 수 있다.
또한 터치 패드(1853)에는 표시 소자가 내장된다. 도 28의 (C)에 도시된 바와 같이, 터치 패드(1853)의 표면에 입력 키(1855)를 표시하면 터치 패드(1853)를 키보드로서 사용할 수 있다. 이러한 경우, 사용자가 입력 키(1855)를 터치할 때 진동에 의하여 터치의 촉감을 실현하기 위하여, 진동 모듈이 터치 패드(1853)에 내장되어도 좋다.
도 29의 (A) 내지 (C)는 폴더블 전자 기기를 도시한 것이다.
도 29의 (A)에 도시된 전자 기기(1900)는 하우징(1901a 및 1901b), 힌지(1903), 및 표시부(1902a 및 1902b) 등을 포함한다. 표시부(1902a)에는 하우징(1901a)이 조합되고, 표시부(1902b)에는 하우징(1901b)이 조합된다.
하우징(1901a 및 1901b)은 힌지(1903)에 의하여 회전 가능하게 서로 연결된다. 하우징(1901a)과 하우징(1901b)을 닫은 상태 및 도 29의 (A)에 도시된 바와 같이 하우징(1901a)과 하우징(1901b)을 펼친 상태로, 전자 기기(1900)를 변형할 수 있다. 그래서 전자 기기(1900)는 들고 다닐 때는 휴대성이 높고, 사용될 때는 그 큰 표시 영역 덕분에 시인성이 우수하다.
힌지(1903)는, 하우징(1901a)과 하우징(1901b)을 펼칠 때 하우징(1901a)과 하우징(1901b) 간에 형성되는 각도가 소정의 각도보다 크게 되지 않도록 로크 기구를 포함하는 것이 바람직하다. 예를 들어 로크되는(더 이상 펼치지 않는) 각도는 90도 이상 180도 미만인 것이 바람직하고, 대표적으로는 90도, 120도, 135도, 또는 150도 등이다. 이러한 경우 편리성, 안전성, 및 신뢰성을 높일 수 있다.
표시부(1902a 및 1902b) 중 적어도 한쪽은 터치 패널로서 기능하고 손가락 또는 스타일러스 등에 의하여 조작할 수 있다.
하우징(1901a 또는 1901b) 중 어느 한쪽에는 무선 통신 모듈이 제공되고, 인터넷, LAN, 또는 Wi-Fi(등록 상표) 등의 컴퓨터 네트워크를 통하여 데이터를 송수신할 수 있다.
표시부(1902a 및 1902b)에는 하나의 플렉시블 디스플레이가 조합되어도 좋다. 이러한 경우 표시부(1902a)와 표시부(1902b) 간에 연속적으로 영상을 표시할 수 있다.
도 29의 (B)는 휴대용 게임기로서 기능하는 전자 기기(1910)를 도시한 것이다. 전자 기기(1910)는 하우징(1911a 및 1911b), 표시부(1912a 및 1912b), 힌지(1913), 및 조작 버튼(1914a 및 1914b) 등을 포함한다.
하우징(1911b)에는 카트리지(1915)를 삽입할 수 있다. 카트리지(1915)는 예를 들어 게임 등의 애플리케이션 소프트웨어를 저장하고, 카트리지(1915)를 교환함으로써 전자 기기(1910)에서 다양한 애플리케이션을 실행할 수 있다.
도 29의 (B)는 표시부(1912a)와 표시부(1912b)의 크기가 상이한 예를 도시한 것이다. 구체적으로는 조작 버튼(1914a 및 1914b)이 제공되는 하우징(1911b)의 표시부(1912b)보다, 하우징(1911a)의 표시부(1912a)가 크다. 예를 들어 표시부(1912a)를 주화면으로서 사용하고 표시부(1912b)를 조작 화면으로서 사용하여 표시를 수행함으로써, 표시부를 상이한 목적을 위해 사용할 수 있다.
도 29의 (C)에 도시된 전자 기기(1920)에는, 힌지(1923)에 의하여 연결된 하우징(1921a)과 하우징(1921b)에 걸쳐, 플렉시블 표시부(1922)가 제공된다.
표시부(1922)의 적어도 일부는 휠 수 있다. 하우징(1921a)부터 하우징(1921b)까지에 화소가 연속적으로 배열되기 때문에, 표시부(1922)는 디스플레이가 휘어진 채로 영상을 표시할 수 있다.
힌지(1923)는 상술한 로크 기구를 포함하기 때문에, 표시부(1922)에 과도한 힘이 가해지지 않으므로 표시부(1922)의 파손을 방지할 수 있다. 그래서 신뢰성이 높은 전자 기기를 얻을 수 있다.
도 27의 (A) 내지 (D), 도 28의 (A) 내지 (C), 그리고 도 29의 (A) 내지 (C)에 도시된 전자 기기는 상술한 실시형태에서 설명한, 표시부에 표시되는 영상의 리프레시 레이트를 제어하는 제어부(40)를 각각 조합할 수 있다. 그러므로 어떤 전자 기기에도 본 발명의 일 형태의 표시 시스템을 실장할 수 있다. 이러한 경우 도 27의 (A) 내지 (D), 도 28의 (A) 내지 (C), 및 도 29의 (A) 내지 (C)에 있어서의 조작 버튼, 스피커, 마이크로폰, 터치 센서, 셔터 버튼, 또는 터치 패드 등의 인터페이스를 도 1의 입력부(50)로서 사용할 수 있다.
본 실시형태는 다른 실시형태 중 임의의 것과 적절히 조합할 수 있다.
10: 표시 시스템, 20: 표시부, 21: 화소부, 22: 화소, 23: 구동 회로, 24: 구동 회로, 30: 구동부, 40: 제어부, 50: 입력부, 60: 컨트롤러, 61: 출력부, 62: 출력부, 63: 분석 장치, 70: 카운터, 80: 기억 장치, 81: 셀 어레이, 82: 메모리 셀, 83: 구동 회로, 84: 구동 회로, 110: 발광 소자, 120: 액정 소자, 412: 액정층, 413: 전극, 417: 절연층, 421: 절연층, 431: 착색층, 432: 차광층, 433: 배향막, 434: 착색층, 434: 착색층, 435: 편광판, 441: 접착층, 442: 접착층, 451: 개구, 470: 발광층, 480: 액정 소자, 481: 외광, 491: 전극, 492: EL층, 493: 전극, 494: 절연층, 501: 트랜지스터, 503: 트랜지스터, 504: 접속부, 505: 트랜지스터, 506: 트랜지스터, 507: 접속부, 511: 절연층, 512: 절연층, 513: 절연층, 514: 절연층, 516: 절연층, 517: 절연층, 520: 절연층, 521: 도전층, 522: 도전층, 523: 도전층, 531: 반도체층, 540: 트랜지스터, 542: 접속층, 543: 커넥터, 552: 접속부, 561: 반도체층, 563: 도전층, 580: 트랜지스터, 581: 트랜지스터, 584: 트랜지스터, 585: 트랜지스터, 586: 트랜지스터, 600: 표시 장치, 601: 표시 장치, 602: 표시 장치, 611: 전극, 640: 액정 소자, 651: 기판, 660: 발광 소자, 661: 기판, 662: 표시부, 664: 회로, 665: 배선, 672: FPC, 673: IC, 700: 표시 장치, 710: 화소부, 711: 화소, 720: 구동 회로, 730: 구동 회로, 811: 표시 유닛, 812: 터치 센서 유닛, 821: 인터페이스, 822: 프레임 메모리, 823: 디코더, 824: 센서 컨트롤러, 825: 컨트롤러, 826: 클럭 생성 회로, 830: 화상 처리부, 831: 감마 보정 회로, 832: 조광 회로, 833: 조색 회로, 834: EL 보정 회로, 841: 기억 장치, 842: 타이밍 컨트롤러, 843: 레지스터, 850: 구동 회로, 851: 소스 드라이버, 861: 터치 센서 컨트롤러, 870: 호스트, 880: 포토센서, 881: 외광, 900: 트랜지스터, 902: 기판, 904: 도전막, 906: 절연막, 907: 절연막, 908: 금속 산화막, 912: 도전막, 914: 절연막, 916: 절연막, 918: 절연막, 920: 도전막, 1000: 표시 모듈, 1001: 상부 커버, 1002: 하부 커버, 1003: FPC, 1004: 터치 패널, 1005: FPC, 1006: 표시 장치, 1009: 프레임, 1010: 프린트 회로 기판, 1011: 배터리, 1800: 휴대 정보 단말, 1801: 하우징, 1802: 하우징, 1803: 표시부, 1804: 표시부, 1805: 힌지, 1810: 휴대 정보 단말, 1811: 하우징, 1812: 표시부, 1813: 조작 버튼, 1814: 외부 접속 포트, 1815: 스피커, 1816: 마이크로폰, 1817: 카메라, 1820: 카메라, 1821: 하우징, 1822: 표시부, 1823: 조작 버튼, 1824: 셔터 버튼, 1826: 렌즈, 1830: 텔레비전 장치, 1831: 표시부, 1832: 하우징, 1833: 스피커, 1834: 리모트 컨트롤러, 1840: 디지털 사이니지, 1841: 표시부, 1842: 기둥, 1850: 퍼스널 컴퓨터, 1851: 표시부, 1852: 하우징, 1853: 터치 패드, 1854: 접속 포트, 1855: 입력 키, 1900: 전자 기기, 1901: 하우징, 1901a: 하우징, 1901b: 하우징, 1902a: 표시부, 1902b: 표시부, 1903: 힌지, 1910: 전자 기기, 1911: 하우징, 1912: 표시부, 1913: 힌지, 1914: 조작 버튼, 1915: 카트리지, 1920: 전자 기기, 1921: 하우징, 1922: 표시부, 및 1923: 힌지.
본 출원은 2016년 9월 30일에 일본 특허청에 출원된 일련 번호 2016-192889의 일본 특허 출원 및 2017년 4월 26일에 일본 특허청에 출원된 일련 번호 2017-086898의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (19)

  1. 표시 시스템으로서,
    영상을 표시하는 표시부; 및
    상기 영상의 리프레시 레이트를 제어하는 신호를 출력하는 제어부를 포함하고,
    상기 제어부는 컨트롤러 및 기억 장치를 포함하고,
    상기 기억 장치는 상기 영상의 인식 상황을 나타내는 제 1 데이터 및 상기 인식 상황에 있어서 사용자에 의하여 플리커가 인식되었는지 여부의 제 2 데이터를 포함하는 데이터를 저장하고,
    상기 컨트롤러는 상기 제 2 데이터가 상기 사용자에 의하여 입력되면 상기 기억 장치에 저장된 데이터를 참조하여 상기 영상의 상기 리프레시 레이트를 변경하는, 표시 시스템.
  2. 제 1 항에 있어서,
    상기 제어부는 카운터를 포함하고,
    상기 카운터는 특정의 리프레시 레이트로 상기 영상이 계속적으로 표시된 시간을 카운트하고,
    상기 컨트롤러는 상기 카운터에 의하여 카운트된 상기 시간과 상기 기억 장치에 저장된 상기 데이터를 비교함으로써, 플리커가 인식되지 않는 리프레시 레이트를 예측하는, 표시 시스템.
  3. 제 1 항에 있어서,
    상기 제 1 데이터는 상기 영상을 인식하는 사용자를 나타내는 데이터, 상기 영상을 인식하는 시간을 나타내는 데이터, 및 상기 영상의 내용을 나타내는 데이터 중 적어도 하나를 포함하는, 표시 시스템.
  4. 제 1 항에 있어서,
    상기 표시부는 제 1 표시 소자 및 제 2 표시 소자를 포함하는 화소를 포함하고,
    상기 화소의 선택/비선택 상태는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터에 의하여 제어되는, 표시 시스템.
  5. 제 1 항에 있어서,
    상기 제 2 데이터를 검출하고, 상기 제 2 데이터를 상기 컨트롤러에 출력하는 입력부를 더 포함하는, 표시 시스템.
  6. 전자 기기로서,
    제 5 항에 따른 표시 시스템을 포함하고,
    상기 입력부로서 조작 버튼, 터치 센서, 스피커, 또는 마이크로폰을 사용하는, 전자 기기.
  7. 표시 시스템으로서,
    영상을 표시하는 표시부; 및
    컨트롤러를 포함하는 제어부를 포함하고,
    상기 컨트롤러는 플리커가 인식되지 않는 리프레시 레이트를 추론하는 신경망을 포함하고,
    데이터는 상기 영상의 인식 상황의 제 1 데이터 및 상기 인식 상황에 있어서 사용자에 의하여 플리커가 인식되었는지 여부의 제 2 데이터를 포함하고,
    상기 신경망은 상기 제 1 데이터 및 상기 제 2 데이터가 상기 신경망에 입력되면 상기 리프레시 레이트를 출력하는, 표시 시스템.
  8. 제 7 항에 있어서,
    상기 제어부는 카운터를 포함하고,
    상기 카운터는 특정의 리프레시 레이트로 상기 영상이 계속적으로 표시된 시간을 카운트하고,
    상기 제 1 데이터는 상기 카운터에 의하여 카운트된 상기 시간을 나타내는 데이터를 포함하는, 표시 시스템.
  9. 제 7 항에 있어서,
    상기 제 1 데이터는 상기 영상을 인식하는 사용자를 나타내는 데이터, 상기 영상을 인식하는 시간을 나타내는 데이터, 및 상기 영상의 내용을 나타내는 데이터 중 적어도 하나를 포함하는, 표시 시스템.
  10. 제 7 항에 있어서,
    상기 표시부는 제 1 표시 소자 및 제 2 표시 소자를 포함하는 화소를 포함하고,
    상기 화소의 선택/비선택 상태는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터에 의하여 제어되는, 표시 시스템.
  11. 제 7 항에 있어서,
    상기 제 2 데이터를 검출하고, 상기 제 2 데이터를 상기 컨트롤러에 출력하는 입력부를 더 포함하는, 표시 시스템.
  12. 전자 기기로서,
    제 11 항에 따른 표시 시스템을 포함하고,
    상기 입력부로서 조작 버튼, 터치 센서, 스피커, 또는 마이크로폰을 사용하는, 전자 기기.
  13. 표시 시스템으로서,
    영상을 표시하는 표시부; 및
    리프레시 레이트를 제어하는 신호를 출력하는 제어부를 포함하고,
    상기 제어부는 컨트롤러 및 기억 장치를 포함하고,
    상기 기억 장치는 제 1 데이터 및 제 2 데이터를 포함하는 데이터를 저장하고,
    상기 컨트롤러는, 상기 제 2 데이터가 상기 제어부에 입력되면, 상기 기억 장치에 저장된 제 3 데이터 및 제 4 데이터를 포함하는 데이터를 참조하여, 상기 리프레시 레이트를 제 1 리프레시 레이트로부터 제 2 리프레시 레이트로 변경하는, 표시 시스템.
  14. 제 13 항에 있어서,
    상기 제어부는 카운터를 포함하고,
    상기 카운터는 상기 제 1 리프레시 레이트로 상기 영상이 계속적으로 표시된 시간을 카운트하고,
    상기 컨트롤러는 상기 카운터에 의하여 카운트된 상기 시간과, 상기 기억 장치에 저장된 상기 제 3 데이터 및 상기 제 4 데이터를 비교함으로써 상기 제 2 리프레시 레이트를 예측하는, 표시 시스템.
  15. 제 13 항에 있어서,
    인식 상황을 나타내는 상기 제 1 데이터는 상기 영상을 인식하는 사용자를 나타내는 데이터, 상기 영상을 인식하는 시간을 나타내는 데이터, 및 상기 영상의 내용을 나타내는 데이터 중 적어도 하나를 포함하고,
    인식 상황을 나타내는 상기 제 3 데이터는 상기 영상을 인식하는 사용자를 나타내는 데이터, 상기 영상을 인식하는 시간을 나타내는 데이터, 및 상기 영상의 내용을 나타내는 데이터 중 적어도 하나를 포함하고,
    상기 제 3 데이터는 상기 제 1 데이터가 저장되기 전에 상기 기억 장치에 저장되는, 표시 시스템.
  16. 제 13 항에 있어서,
    상기 제 2 데이터는 사용자에 의하여 플리커가 인식된 것을 나타내고,
    상기 제 4 데이터는 상기 사용자에 의하여 플리커가 인식된 것을 나타내고,
    상기 제 4 데이터는 상기 제 2 데이터가 저장되기 전에 상기 기억 장치에 저장되는, 표시 시스템.
  17. 제 13 항에 있어서,
    상기 표시부는 제 1 표시 소자 및 제 2 표시 소자를 포함하는 화소를 포함하고,
    상기 화소의 선택/비선택 상태는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터에 의하여 제어되는, 표시 시스템.
  18. 제 13 항에 있어서,
    상기 제 2 데이터를 검출하고, 상기 제 2 데이터를 상기 컨트롤러에 출력하는 입력부를 더 포함하고,
    상기 제 2 데이터는 사용자에 의하여 플리커가 인식된 것을 나타내는, 표시 시스템.
  19. 전자 기기로서,
    제 18 항에 따른 표시 시스템을 포함하고,
    상기 입력부로서 조작 버튼, 터치 센서, 스피커, 또는 마이크로폰을 사용하는, 전자 기기.
KR1020197010277A 2016-09-30 2017-09-22 표시 시스템 및 전자 기기 KR102372150B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2016-192889 2016-09-30
JP2016192889 2016-09-30
JP2017086898 2017-04-26
JPJP-P-2017-086898 2017-04-26
PCT/IB2017/055749 WO2018060817A1 (en) 2016-09-30 2017-09-22 Display system and electronic device

Publications (2)

Publication Number Publication Date
KR20190058519A true KR20190058519A (ko) 2019-05-29
KR102372150B1 KR102372150B1 (ko) 2022-03-07

Family

ID=61758871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197010277A KR102372150B1 (ko) 2016-09-30 2017-09-22 표시 시스템 및 전자 기기

Country Status (7)

Country Link
US (1) US10607575B2 (ko)
JP (1) JP7055608B2 (ko)
KR (1) KR102372150B1 (ko)
CN (1) CN109716426A (ko)
DE (1) DE112017004983T5 (ko)
TW (1) TWI771325B (ko)
WO (1) WO2018060817A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022030996A1 (ko) * 2020-08-04 2022-02-10 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102494418B1 (ko) * 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
US10545242B2 (en) * 2016-09-14 2020-01-28 Apple Inc. Systems and methods for in-frame sensing and adaptive sensing control
US10276578B2 (en) * 2017-06-25 2019-04-30 United Microelectronics Corp. Dynamic oxide semiconductor random access memory(DOSRAM) having a capacitor electrically connected to the random access memory (SRAM)
US20190371271A1 (en) 2018-06-04 2019-12-05 Microsoft Technology Licensing, Llc Multiple display synchronization
US10956814B2 (en) * 2018-08-27 2021-03-23 Silicon Storage Technology, Inc. Configurable analog neural memory system for deep learning neural network
US11488544B2 (en) * 2018-11-06 2022-11-01 Lg Electronics Inc. Digital signage system and operating method therefor
KR20200128289A (ko) * 2019-05-02 2020-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200129242A (ko) * 2019-05-07 2020-11-18 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
KR20210018670A (ko) * 2019-08-08 2021-02-18 삼성디스플레이 주식회사 저주파 구동을 수행하는 유기 발광 표시 장치
WO2021033796A1 (ko) * 2019-08-20 2021-02-25 엘지전자 주식회사 디스플레이 장치 및 그의 동작 방법
CN111477665B (zh) * 2020-04-29 2022-08-26 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN111951733B (zh) * 2020-08-25 2022-04-15 京东方科技集团股份有限公司 像素驱动电路、其驱动方法、显示面板及显示装置
JP2022049563A (ja) * 2020-09-16 2022-03-29 ソニーグループ株式会社 情報処理装置、情報処理方法及び情報処理プログラム
CN114974056A (zh) * 2021-02-24 2022-08-30 广州三星通信技术研究有限公司 屏幕刷新率的调整方法及其装置
JPWO2022249311A1 (ko) * 2021-05-26 2022-12-01

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165084A1 (en) * 2003-02-26 2004-08-26 Matsushita Electric Industrial Co., Ltd. Flicker detecting method and flicker detecting apparatus
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20070236432A1 (en) * 2006-04-06 2007-10-11 Lockheed Martin Corporation Compensation for display device flicker
KR20150068475A (ko) * 2012-11-20 2015-06-19 샤프 가부시키가이샤 제어 장치, 표시 장치 및 표시 장치의 제어 방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767264B2 (ja) 1999-08-25 2006-04-19 セイコーエプソン株式会社 液晶表示装置および電子機器
WO2001091098A1 (fr) 2000-05-24 2001-11-29 Hitachi, Ltd. Terminal portable et afficheur commutable entre couleur et noir-et-blanc
JP2002196702A (ja) 2000-12-25 2002-07-12 Sony Corp 画像表示装置
JP4202030B2 (ja) 2001-02-20 2008-12-24 シャープ株式会社 表示装置
JP2002281294A (ja) * 2001-03-21 2002-09-27 Matsushita Electric Ind Co Ltd 画像処理装置および方法
GB2378343B (en) * 2001-08-03 2004-05-19 Sendo Int Ltd Image refresh in a display
KR100630475B1 (ko) 2001-09-06 2006-10-02 샤프 가부시키가이샤 표시장치, 그의 제조방법 및 그의 구동방법
JP4176400B2 (ja) 2001-09-06 2008-11-05 シャープ株式会社 表示装置
JP3898012B2 (ja) 2001-09-06 2007-03-28 シャープ株式会社 表示装置
JP4043864B2 (ja) 2001-09-06 2008-02-06 シャープ株式会社 表示装置及びその駆動方法
US7248235B2 (en) * 2001-09-14 2007-07-24 Sharp Kabushiki Kaisha Display, method of manufacturing the same, and method of driving the same
JP3949431B2 (ja) 2001-11-12 2007-07-25 松下電器産業株式会社 撮像装置、撮像記録装置および撮像記録システム
JP2003228304A (ja) 2002-01-31 2003-08-15 Toyota Industries Corp 表示装置
TW544944B (en) 2002-04-16 2003-08-01 Ind Tech Res Inst Pixel element structure of sunlight-readable display
JP4122828B2 (ja) 2002-04-30 2008-07-23 日本電気株式会社 表示装置及びその駆動方法
US20060072047A1 (en) 2002-12-06 2006-04-06 Kanetaka Sekiguchi Liquid crystal display
JP3852931B2 (ja) 2003-03-26 2006-12-06 株式会社東芝 発光表示装置
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2007232882A (ja) 2006-02-28 2007-09-13 Casio Comput Co Ltd 表示装置及び電子機器
JP2008058483A (ja) 2006-08-30 2008-03-13 Seiko Epson Corp 動画像表示装置および動画像表示方法
TWI393950B (zh) 2009-01-08 2013-04-21 Au Optronics Corp 半穿反型顯示面板
JP5586858B2 (ja) * 2009-02-24 2014-09-10 キヤノン株式会社 表示制御装置、及び表示制御方法
EP2362372A1 (en) * 2010-02-12 2011-08-31 Research in Motion Corporation Ambient light-compensated reflective displays devices and methods related thereto
CN102763156B (zh) * 2010-02-12 2015-11-25 株式会社半导体能源研究所 液晶显示装置和电子装置
JP2010283895A (ja) 2010-09-24 2010-12-16 Sony Corp 映像信号処理装置、画像表示装置および映像信号処理方法
CN102455884A (zh) * 2010-10-20 2012-05-16 鸿富锦精密工业（深圳）有限公司 刷新率控制系统及方法
WO2013125406A1 (ja) * 2012-02-20 2013-08-29 シャープ株式会社 駆動装置および表示装置
JP2013221965A (ja) 2012-04-13 2013-10-28 Seiko Epson Corp 電気光学装置
JP6205249B2 (ja) * 2012-11-30 2017-09-27 株式会社半導体エネルギー研究所 情報処理装置の駆動方法
JP2014130336A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 表示装置
JP6407509B2 (ja) 2013-04-18 2018-10-17 シャープ株式会社 制御装置および表示装置
JP6253894B2 (ja) * 2013-04-18 2017-12-27 シャープ株式会社 制御装置、表示装置および制御方法
WO2016031659A1 (ja) * 2014-08-26 2016-03-03 シャープ株式会社 表示装置およびその駆動方法
US9851839B2 (en) * 2015-03-03 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display system
US10504204B2 (en) 2016-07-13 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040165084A1 (en) * 2003-02-26 2004-08-26 Matsushita Electric Industrial Co., Ltd. Flicker detecting method and flicker detecting apparatus
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20070236432A1 (en) * 2006-04-06 2007-10-11 Lockheed Martin Corporation Compensation for display device flicker
KR20150068475A (ko) * 2012-11-20 2015-06-19 샤프 가부시키가이샤 제어 장치, 표시 장치 및 표시 장치의 제어 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022030996A1 (ko) * 2020-08-04 2022-02-10 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 그의 동작 방법
US11862125B2 (en) 2020-08-04 2024-01-02 Samsung Electronics Co., Ltd. Electronic device comprising display, and operation method thereof

Also Published As

Publication number Publication date
US10607575B2 (en) 2020-03-31
KR102372150B1 (ko) 2022-03-07
TWI771325B (zh) 2022-07-21
TW201828277A (zh) 2018-08-01
US20180096670A1 (en) 2018-04-05
DE112017004983T5 (de) 2019-06-19
JP7055608B2 (ja) 2022-04-18
WO2018060817A1 (en) 2018-04-05
JP2018173619A (ja) 2018-11-08
CN109716426A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
KR102372150B1 (ko) 표시 시스템 및 전자 기기
JP7430763B2 (ja) 半導体装置
US20210326117A1 (en) Semiconductor device and system using the same
US11037525B2 (en) Display system and data processing method
US10504204B2 (en) Electronic device
CN111052396B (zh) 半导体装置及显示装置
TWI721041B (zh) 驅動電路、顯示裝置及電子裝置
JP2018097358A (ja) 半導体装置、表示システム及び電子機器
JP7344707B2 (ja) 半導体装置の作製方法
US10460683B2 (en) Semiconductor device, display device, and electronic device
US10332462B2 (en) Semiconductor device, display module, and electronic device
CN110998703A (zh) 图像处理方法
JP2019045613A (ja) 表示装置および電子機器
KR20210035207A (ko) 반도체 장치
CN111033757B (zh) 半导体装置及显示装置
JP2018066953A (ja) 表示装置の作製方法
JP2019125789A (ja) 半導体装置
JP7275112B2 (ja) 半導体装置
JP2018060176A (ja) 半導体装置、表示システム及び電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant