KR20190050955A - 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 - Google Patents

연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 Download PDF

Info

Publication number
KR20190050955A
KR20190050955A KR1020190052169A KR20190052169A KR20190050955A KR 20190050955 A KR20190050955 A KR 20190050955A KR 1020190052169 A KR1020190052169 A KR 1020190052169A KR 20190052169 A KR20190052169 A KR 20190052169A KR 20190050955 A KR20190050955 A KR 20190050955A
Authority
KR
South Korea
Prior art keywords
sheet
circuit board
printed circuit
film
flexible printed
Prior art date
Application number
KR1020190052169A
Other languages
English (en)
Inventor
단성백
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Publication of KR20190050955A publication Critical patent/KR20190050955A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

저유전율을 갖는 베이스 시트 및 접착 시트를 적층하고, 최상부 및 최하부에 내열성을 갖는 내열 시트를 적층하여 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제시한다. 제시된 연성인쇄회로기판 제조 방법은 베이스 시트를 준비하는 단계, 베이스 시트의 용융 온도 미만의 용융 온도를 갖는 접착 시트를 준비하는 단계, 베이스 시트 및 접착 시트를 적층하여 적층체를 형성하는 단계 및 적층체를 가열 가압하여 접착하는 단계를 포함한다.

Description

연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판{METHOD FOR MANUFACTURING FLEXIBLE CIRCUIT BOARD AND FLEXIBLE CIRCUIT BOARD MANUFACTURED BY THE METHOD}
본 발명은 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판에 관한 것으로, 더욱 상세하게는 고주파수를 사용하는 회로로 사용되는 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판에 관한 것이다.
일반적으로, 연성인쇄회로기판은 얇은 절연 필름에 회로패턴을 형성하여 유연하게 구부러질 수 있는 기판으로, 휴대용 전자기기 및 장착 사용 시 굴곡 및 유연성을 요구하는 자동화 기기 또는 디스플레이 제품 등에 많이 사용되고 있다.
연성인쇄회로기판은 폴리이미드(PI; Polyimide) 필름에 동박을 접착 또는 다이캐스팅하여 제조된다. 이때, 폴리이미드 필름은 높은 기계적 강도, 내열성, 절연성, 내용제성 등의 특성을 갖기 때문에, 연성인쇄회로기판의 베이스 기재로 많이 사용된다.
한편, 영상 통화, 영화 감상, 실시간 중계 등과 같이 대용량 정보를 실시간으로 전송하는 서비스의 이용이 증가함에 따라, 휴대 단말은 고주파수 대역(예를 들면, ㎓)을 이용하여 대용량 정보를 전송하기 위한 회로들이 실장되고 있다.
하지만, 폴리이미드 필름으로 제작된 연성인쇄회로기판을 이용하여 고주파 신호를 전송하는 경우 소재 고유의 유전 손실로 인해 고주파 신호의 신호 손실이 발생하는 문제점이 있다.
즉, 폴리이미드 필름은 고유전율을 갖기 때문에 고주파 신호의 송수신시 유전 손실이 발생하게 되고, 그에 따른 고주파 신호의 손실이 발생하여 영상 통화, 영화 감상, 실시간 중계 등의 서비스 이용시 끊김이 발생하는 문제점이 있다.
또한, 저유전율을 갖는 필름으로 제작된 연성인쇄회로기판은 고주파수 신호의 손실을 최소화할 수 있지만 용융 온도가 낮아 내열성이 저하되기 때문에, 고주파수용 소자의 실장을 위한 SMT(Surface Mounter Technology) 공정시 발생하는 대략 250℃ 정도의 고온에 의해 표면이 녹아 불량이 발생하는 문제점이 있다.
또한, 저유전율과 내열성이 높은 필름은 가격이 고가로 형성되기 때문에 연성인쇄회로기판의 제조 비용이 증가하여 시장에서의 경쟁력을 상실하게 되는 문제점이 있다.
한국공개특허 제10-2016-0097948호(명칭: 연성 인쇄회로기판 및 그 제조 방법)
본 발명은 상기한 사정을 감안하여 제안된 것으로, 저유전율을 갖는 베이스 시트 및 접착 시트를 적층하고, 최상부 및 최하부에 내열성을 갖는 내열 시트를 적층하여 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 목적으로 한다.
즉, 본 발명은 저유전율의 폴리프로필렌(PP; polypropylene)으로 구성된 베이스 시트와 저유전율의 폴리에틸렌(PE; polyethylene) 필름 또는 폴리프로필렌 필름으로 구성되는 접착 시트를 적층하고, 최상부 및 최하부에 고내열성의 폴리이미드(PI; Polyimide) 필름으로 구성되는 내열 시트를 적층하여 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명은 저유전율을 갖는 베이스 시트 및 접착 시트를 적층하고, 최상부 및 최하부에 이방성 도전층을 형성하여 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 다른 목적으로 한다.
즉, 본 발명은 저유전율의 폴리프로필렌으로 구성된 베이스 시트와 저유전율의 접착 시트를 적층하고, 최상부 및 최하부에 이방성 도전 페이스트(Anisotropic Conductive Paste; ACP) 또는 이방성 도전 필름(Anisotropic Conductive Film; ACF)으로 구성되는 이방성 도전층을 형성하여 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지하도록 한 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판을 제공하는 것을 다른 목적으로 한다.
본 발명은 저유전율을 갖는 복수의 베이스 시트를 적층하여 합지한 적층체의 상면 및 하면에 난연성과 저유전율을 갖는 난연 시트를 각각 적층하여 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지하도록 한 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판을 제공하는 것을 다른 목적으로 한다.
즉, 본 발명은 저유전율의 폴리프로필렌(PP; polypropylene)으로 구성된 복수의 베이스 시트들을 적층하여 합지한 적층체의 상면 및 하면에 난연성과 저유전율을 갖는 FR4로 구성된 난연 시트를 각각 적층하여 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지하도록 한 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트를 준비하는 단계, 베이스 시트의 용융 온도 미만의 용융 온도를 갖는 접착 시트를 준비하는 단계, 베이스 시트 및 접착 시트를 적층하여 적층체를 형성하는 단계 및 적층체를 가열 가압하여 접착하는 단계를 포함한다.
상기한 목적을 달성하기 위하여 본 발명의 다른 실시 예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트를 준비하는 단계, 복수의 베이스 시트들을 합지하는 단계, 베이스 시트보다 높은 강도를 갖는 난연 시트를 준비하는 단계, 베이스 시트들이 합지된 적층체에 난연 시트를 얼라인하는 단계 및 적층체 및 난연 시트를 합지하는 단계를 포함한다.
상기한 목적을 달성하기 위하여 본 발명의 실시 예에 따른 연성인쇄회로기판 제조 방법에 의해 제조된 연성인쇄회로기판은 베이스 시트 및 접착 시트가 적층된 적층체 및 적층체의 상면 및 하면 중 적어도 한 면에 형성된 전극을 포함하고, 접착 시트의 용융 온도는 베이스 시트의 용융 온도 미만이다.
상기한 목적을 달성하기 위하여 본 발명의 다른 실시 예에 따른 연성인쇄회로기판 제조 방법에 의해 제조된 연성인쇄회로기판은 복수의 베이스 시트가 적층된 적층체 및 적층체의 상면 및 하면 중 적어도 한 면에 형성된 난연 시트를 포함하고, 난연 시트는 베이스 시트보다 높은 강도를 갖는다.
본 발명에 의하면, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 구성된 베이스 시트와 저유전율의 폴리에틸렌(PE; polyethylene) 필름 또는 폴리프로필렌 필름으로 구성되는 접착 시트를 적층하고, 최상부 및 최하부에 고내열성의 폴리이미드(PI; Polyimide) 필름으로 구성되는 내열 시트를 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 폴리프로필렌 필름, 폴리에틸렌 필름 및 폴리이미드 필름과 같이 박막 필름을 이용하여 회로를 구성함으로써, 고속 신호 처리가 가능하면서 두께를 최소화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 베이스 시트를 구성함으로써, 폴리이미드로 베이스 시트를 구성하는 종래의 연성인쇄회로기판에 비해 낮은 유전율을 형성하여 유전 손실을 최소화하여 고주파 신호의 고속 신호 처리가 가능한 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리에틸렌(PE; polyethylene) 필름으로 접착 시트(Bonding Sheet)를 구성함으로써, 인쇄회로기판이 저유전율을 형성하여 고속 신호 처리가 가능하면서 박막으로 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 베이스 시트와 동일한 폴리프로필렌 필름으로 접착 시트를 구성함으로써, 표면실장(SMT) 공정의 가열 온도 한계가 증가하여 연성인쇄회로기판을 이용한 표면실장 공정의 조건을 완화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 고내열성의 폴리이미드(PI; Polyimide) 필름으로 구성된 내열 시트를 최상부 및 최하부에 적층함으로써, 저유전율과 함께 고내열성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
즉, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율 소재의 낮은 내열성을 보완하기 위해 최상부 및 최하부에 적층되는 내열 시트를 폴리이미드 또는 LCP 등과 같이 내열성이 높은 재질로 형성함으로써, 저유전율과 함께 고내열성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 전극부에 이방성 도전층을 형성함으로써, 연성인쇄회로기판의 상부에 실장되는 소자들과 전극부만 전기적으로 연결되고, 전극부와 다른 전극부가 전기적으로 연결되는 것을 방지할 수 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 전극부에 이방성 도전층을 형성함으로써, 전극부와 소자가 연결되는 부분에서 쇼트 발생을 방지할 수 있다 즉, 이방성 도전 필름은 소자를 전극부에 본접하는 공정에서 열과 압력이 가해짐에 따라 소자와 전극부를 각각 필름의 두께 방향으로만 통전되도록 한다. 이를 통해, 소자와 전극부의 연결 부분을 보호하고, 내구성을 증대시키며 연결 부분에서의 쇼트 발생을 방지한다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 저유전율을 갖는 복수의 베이스 시트를 적층하여 합지한 적층체의 상면 및 하면에 난연성과 저유전율을 갖는 난연 시트를 각각 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 폴리프로필렌 필름 및 FR4 필름과 같이 박막 필름을 이용하여 회로를 구성함으로써, 고속 신호 처리가 가능하면서 두께를 최소화할 수 있는 효과가 있다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 난연 시트를 최상부 및 최하부에 저유전율과 함께 난연성을 갖는 인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 연성의 베이스 시트 적층체의 상면 및 하면에 경성의 난연 시트를 적층함으로써, 인쇄회로기판의 기계적 강도(즉, 경성)을 확보할 수 있는 효과가 있다.
도 1 내지 도 3은 본 발명의 제1 실시 예에 따른 연성인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 4는 도 1의 연결 도금층을 도금하는 단계를 설명하기 위한 도면.
도 5 및 도 6은 본 발명의 제1 실시예에 따른 연성인쇄회로기판을 설명하기 위한 도면.
도 7 내지 도 9는 본 발명의 제2 실시 예에 따른 연성인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 10은 도 7의 연결 도금층을 도금하는 단계를 설명하기 위한 도면.
도 11 및 도 12는 본 발명의 제2 실시예에 따른 연성인쇄회로기판을 설명하기 위한 도면.
도 13 내지 도 16은 본 발명의 제3 실시 예에 따른 연성인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 17은 도 13의 연결 도금층을 도금하는 단계를 설명하기 위한 도면.
도 18은 도 13의 이방성 도전층을 형성하는 단계를 설명하기 위한 도면.
도 19는 본 발명의 제3 실시 예에 따른 연성인쇄회로기판을 설명하기 위한 도면.
도 20 내지 도 22는 본 발명의 제4 실시 예에 따른 인쇄회로기판 제조 방법을 설명하기 위한 도면.
도 23은 도 20의 연결 도금층을 도금하는 단계를 설명하기 위한 도면.
도 24는 본 발명의 제4 실시 예에 따른 인쇄회로기판을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 내지 도 3을 참고하면, 본 발명의 제1 실시 예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트(110)를 준비하는 단계(S110), 접착 시트(120)를 준비하는 단계(S120), 내열 시트(130)를 준비하는 단계(S130), 베이스 시트(110)와 접착 시트(120) 및 내열 시트(130)를 적층하는 단계(S140), 핫 프레스 단계(S150), 쓰루 홀(140) 형성 단계(S160), 연결 도금층(150)을 도금하는 단계(S180) 및 회로 패턴을 형성하는 단계(S180)를 포함한다.
베이스 시트(110)를 준비하는 단계(S110)는 저유전율의 폴리프로필렌(PP; polypropylene) 필름(이하, PP 필름(112))을 준비한다. 이때, PP 필름(112)은 대략 40㎛ 정도의 두께로 형성된다.
베이스 시트(110)를 준비하는 단계(S110)는 PP 필름(112)상에 박막 시드층(114)을 형성한다. 이때, 박막 시드층(114)은 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 PP 필름(112)의 상면 및 하면 중 적어도 한 면에 형성된다. 이때, 박막 시드층(114)은 니켈구리(NiCu) 및 구리(Cu)가 혼합된 혼합 재질 또는 니켈 구리(NiCu) 재질로 형성될 수 있다.
베이스 시트(110)를 준비하는 단계(S110)는 박막 시드층(114)상에 내부 도금층(116)을 형성한다. 이때, 베이스 시트(110)를 준비하는 단계(S110)는 구리(Cu)를 전해도금하여 박막 시드층(114) 상에 내부 도금층(116)을 형성한다.
베이스 시트(110)를 준비하는 단계(S110)는 마스킹 및 에칭 공정을 통해 박막 시드층(114) 및 내부 도금층(116)의 일부를 제거하여 전극을 형성한다. 이때, 박막 시드층(114) 및 내부 도금층(116)은 연성인쇄회로기판의 내부 전극 및 회로로 사용되는 층으로, 대략 3㎛ 정도의 두께로 형성된다.
접착 시트(120)를 준비하는 단계(S120)는 저유전율의 폴리에틸렌(PE; polyethylene) 필름(이하, PE 필름)으로 형성된 박막 필름으로 구성되는 접착 시트(120)를 준비한다. 이때, 접착 시트(120)는 대략 40㎛ 정도의 두께로 형성된다.
접착 시트(120)를 준비하는 단계(S120)는 베이스 시트(110)와 동일하게 저유전율의 폴리프로필렌 필름으로 형성된 박막 필름으로 구성되는 접착 시트(120)를 준비할 수도 있다.
내열 시트(130)를 준비하는 단계(S130)는 고내열성의 폴리이미드(PI; Polyimide) 필름(이하, PI 필름(132))을 준비한다. 내열 시트(130)는 액정고분자(LCP; liquid crystal polymer) 시트로 구성될 수도 있다. 이때, 내열 시트(130)는 대략 50㎛ 정도의 두께로 형성될 수 있다.
내열 시트(130)를 준비하는 단계(S130)는 PI 필름(132)상에 구리를 인쇄하여 외부 도금층(134)을 형성한다. 즉, 내열 시트(130)를 준비하는 단계(S130)에서는 라미네이팅 공정을 통해 PI 필름(132)의 일면(상면 또는 하면)에 구리를 인쇄하여 외부 도금층(134)을 형성한다. 이때, 외부 도금층(134)은 외부 전극으로 사용되는 층으로, 대략 12㎛ 정도의 두께로 형성된다.
적층하는 단계(S140)는 베이스 시트(110), 접착 시트(120) 및 내열 시트(130)를 적층한다. 즉, 적층하는 단계(S140)는 베이스 시트(110)의 상면 및 하면에 내열 시트(130)를 적층한다. 이때, 적층하는 단계(S140)는 베이스 시트(110)와 내열 시트(130) 사이에 접착 시트(120)를 적층한다.
적층하는 단계(S140)는 복수의 베이스 시트(110), 접착 시트(120) 및 내열 시트(130)를 적층할 수도 있다. 즉, 적층하는 단계(S140)는 복수의 베이스 시트(110)를 적층하고, 최상부에 적층된 베이스 시트(110)의 상부 및 최하부에 적층된 베이스 시트(110)의 하부에 내열 시트(130)를 적층한다. 이때, 적층하는 단계(S140)는 베이스 시트(110)들 사이, 베이스 시트(110)와 내열 시트(130) 사이에 접착 시트(120)를 적층한다.
예를 들어, 2개의 베이스 시트(110)를 이용하여 연성인쇄회로기판을 제조하는 경우, 적층하는 단계(S140)는 제1 베이스 시트(110)와 제2 베이스 시트(110) 사이에 제1 접착 시트(120)를 적층한다. 적층하는 단계(S140)는 제1 베이스 시트(110)의 상부에 제2 접착 시트(120)를 적층하고, 제2 베이스 시트(110)의 하부에 제3 접착 시트(120)를 적층한다. 이후, 적층하는 단계(S140)는 제2 접착 시트(120)의 상부에 제1 내열 시트(130)를 적층하고, 제3 접착 시트(120)의 하부에 제2 내열 시트(130)를 적층한다.
핫 프레스 단계(S150)는 베이스 시트(110), 접착 시트(120) 및 내열 시트(130)가 적층된 상태에서 열과 압력을 가하여 베이스 시트(110), 접착 시트(120) 및 내열 시트(130)를 접착(압착)한다. 이때, 핫 프레스 단계(S150)는 열가소성인 접착 시트(120)의 용융 온도 이상의 열을 가열함과 동시에 가압하여 베이스 시트(110), 접착 시트(120) 및 내열 시트(130)를 접착(압착)한다.
여기서, 접착 시트(120)로 사용되는 PE 필름은 용융 온도가 대략 138℃ 정도이고, 베이스 시트(110)로 사용되는 PP 필름(112)은 용융 온도가 대략 165℃ 정도이고, 내열 시트(130)로 사용되는 PI 필은 용융 온도가 대략 350℃ 정도이므로, 핫 프레스 단계(S150)는 대략 138℃ 이상 165℃ 미만으로 가열하면서 가압한다.
그에 따라, 핫 프레스 단계(S150)는 베이스 시트(110)인 PP 필름(112) 및 내열 시트(130)인 PI 필름(132)이 녹는 것을 방지하면서 접착 시트(120)인 PE 필름만을 녹여 베이스 시트(110)와 베이스 시트(110), 베이스 시트(110)와 내열 시트(130)를 접착(압착)한다.
쓰루 홀(140) 형성 단계(S160)는 핫 프레스 단계(S150)를 통해 접착된 적층체를 관통하는 하나 이상의 쓰루 홀(140)을 형성한다. 즉, 쓰루 홀(140) 형성 단계(S160)는 적층체에 펀칭(Punching)을 통해, 내부 전극과 외부 전극을 전기적으로 연결(즉, 통전)하기 위한 하나 이상의 쓰루 홀(140)을 형성한다.
연결 도금층(150)을 도금하는 단계(S180)는 쓰루 홀(140)과 최상부 및 최하부의 내열 시트(130)의 표면에 연결 도금층(150)을 도금한다. 즉, 연결 도금층(150)을 도금하는 단계(S180)는 쓰루 홀(140)을 통해 내부 전극과 외부 전극을 전기적으로 연결(즉, 통전)하기 위한 연결 도금층(150)을 도금한다.
도 4를 참조하면, 연결 도금층(150)을 도금하는 단계(S180)는 제1 연결 도금층(152)을 도금하는 단계(S172) 및 제2 연결 도금층(154)을 도금하는 단계(S174)를 포함할 수 있다.
제1 연결 도금층(152)을 도금하는 단계(S172)는 무전해 화학 동도금을 통해 내부전극(즉, 베이스 시트(110)의 박막 시드층(114), 내부 도금층(116))과 외부 전극(즉, 내열 시트(130)의 외부 도금층(134))을 전기적으로 연결(즉, 통전성을 형성)하기 위해 쓰루 홀(140)의 내벽과 내열 시트(130)의 표면에 동을 도금하여 제1 연결 도금층(152)을 형성한다.
제2 연결 도금층(154)을 도금하는 단계(S174)는 전해 동도금을 통해 제1 연결 도금층(152)의 표면에 제2 연결 도금층(154)을 형성한다. 이를 통해 제2 연결 도금층(154)은 제1 연결 도금층(152)의 전기적 연결(즉, 통전성)을 보강한다.
회로 패턴을 형성하는 단계(S180)는 연결 도금층(150) 및 외부 도금층(134)을 에칭하여 인쇄회로기판의 상면 및 하면에 회로 패턴을 형성한다. 즉, 회로 패턴을 형성하는 단계(S180)는 마스킹 공정 및 에칭 공정을 통해 연결 도금층(150) 및 외부 도금층(134)의 일부를 제거하여 회로 패턴을 형성한다.
한편, 연성인쇄회로기판 제조 방법은 회로가 형성된 연성인쇄회로기판의 상부 및 하부에 보호층을 형성하는 단계를 더 포함할 수도 있다.
보호층을 형성하는 단계에서는 액상의 코팅액을 회로 패턴 및 내열 부재의 표면에 도포한 후 경화시켜 회로 패턴 및 내열 부재의 표면을 커버하여 보호하는 보호층을 형성한다.
이때, 보호층은 내열 부재와 동일한 계열의 코팅액을 이용하여 합성수지 코팅층으로 형성되어 내열 부재와의 부착력이 우수하고, 내열 부재와 더 견고하게 일체화되는 것이 바람직하다. 내열 부재는 PI 필름(132)으로 구성되므로, 보호층은 PI 코팅층 또는 PAI 코팅층인 것을 일 예로 한다.
또한, 연성인쇄회로기판 제조 방법은 단자부를 형성하는 단계를 더 포함할 수도 있다. 이때, 단자부를 형성하는 단계는 보호층의 일부를 제거한 후 해당 영역에 구리 등의 도전성 재질을 도금하여 단자부를 형성할 수 있다.
도 5를 참조하면, 본 발명의 제1 실시 예에 따른 연성인쇄회로기판 제조 방법에 의해 제조된 연성인쇄회로기판은 베이스 시트(110)의 상면 및 하면에 내열 시트(130)들이 적층되어 구성된다. 이때, 연성인쇄회로기판은 베이스 시트(110)와 내열 시트(130)들 사이에 접착 시트(120)가 개재되어 베이스 시트(110)와 내열 시트(130)들을 접착하여 구성된다.
베이스 시트(110)는 용융 온도가 접착 시트(120)보다 높으면서 저유전율을 갖는 PP 필름(112)으로 구성된다. 베이스 시트(110)는 상면 및 하면 중 적어도 일면에 형성된 박막 시드층(114) 및 내부 도금층(116)의 일부를 제거하여 형성되는 내부 전극이 형성된다. 이때, 연성인쇄회로기판은 고주파수를 사용하는 회로로 사용되기 때문에, 베이스 시트(110)는 저유전율을 갖는 PP 필름(112)으로 구성되는 것이 바람직하다.
내열 시트(130)는 소자(예를 들면, 고주파수용 반도체)를 실장하기 위한 SMT(Surface Mounter Technology) 공정시 발생하는 대략 250℃ 정도의 고온에서 연성인쇄회로기판의 손상(용융)되는 것을 방지하기 위해 베이스 시트(110)의 상부 및 하부에 적층된다. 이에, 내열 시트(130)는 SMT 공정시 발생한 고온에 비해 용융 온도가 높은 내열성 소재인 PI 필름(132)으로 구성된다.
접착 시트(120)는 연성인쇄회로기판의 제조시 베이스 시트(110)와 내열 시트(130)를 접착시키기 위한 소재로, 가열 가압 공정을 통해 베이스 시트(110) 및 내열 시트(130)를 접착시킨다. 접착 시트(120)는 가열 가압 공정시 인가되는 고온에 의해 용융되어 베이스 시트(110) 및 내열 시트(130)를 접착시킨다.
이때, 접착 시트(120)는 연성인쇄회로기판이 고주파수를 사용하는 회로로 사용되기 때문에 저유전율을 갖고, 베이스 시트(110)로 사용되는 PP 필름(112)의 용융 온도보다 상대적으로 용융 온도가 낮은 PE 필름으로 구성되는 것이 바람직하다. PE 필름의 용융 온도는 PP 필름의 용융 온도 미만이다.
물론, 접착 시트(120)는 연성인쇄회로기판은 고주파수를 사용하는 회로로 사용되기 때문에 저유전율을 갖는 폴리프로필렌 필름으로 구성될 수도 있다. 베이스 시트(110) 및 접착 시트(120)가 폴리프로필렌 필름으로 구성됨에 따라 SMT 공정시 연성인쇄회로기판에 가할 수 있는 온도가 상승하여 SMT 공정시 가열 온도에 대한 제약 조건을 완화할 수 있다.
한편, 도 6을 참조하면, 연성인쇄회로기판은 복수의 베이스 시트(110)들이 적층되고, 최상부에 배치된 베이스 시트(110)의 상면 및 최하부에 배치된 베이스 시트(110)의 하면에 내열 시트(130)들이 적층되어 구성될 수도 있다. 이때, 연성인쇄회로기판은 베이스 시트(110) 및 다른 베이스 시트(110) 사이, 베이스 시트(110) 및 내열 시트(130)들 사이에 접착 시트(120)가 개재되어 복수의 베이스 시트(110)들과 내열 시트(130)들을 접착하여 구성된다.
여기서, 내열 시트(130; 즉, PI 필름(132))는 가장 높은 유전율과 내열성을 갖고, 베이스 시트(110; 즉, PP 필름(112))는 가장 낮은 유전율을 갖으면서 접착 시트(120; 즉, PE 필름)보다 높은 내열성을 갖는다. 접착 시트(120)는 내열 시트(130)보다 낮고 베이스 시트(110)보다 높은 유전율을 갖으면서 가장 낮은 내열성을 갖는다.
상술한 바와 같이, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 구성된 베이스 시트와 저유전율의 폴리에틸렌(PE; polyethylene) 필름 또는 폴리프로필렌 필름으로 구성되는 접착 시트를 적층하고, 최상부 및 최하부에 고내열성의 폴리이미드(PI; Polyimide) 필름으로 구성되는 내열 시트를 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 폴리프로필렌 필름, 폴리에틸렌 필름 및 폴리이미드 필름과 같이 박막 필름을 이용하여 회로를 구성함으로써, 고속 신호 처리가 가능하면서 두께를 최소화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 베이스 시트를 구성함으로써, 폴리이미드로 베이스 시트를 구성하는 종래의 연성인쇄회로기판에 비해 낮은 유전율을 형성하여 유전 손실을 최소화하여 고주파 신호의 고속 신호 처리가 가능한 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리에틸렌(PE; polyethylene) 필름으로 접착 시트(Bonding Sheet)를 구성함으로써, 인쇄회로기판이 저유전율을 형성하여 고속 신호 처리가 가능하면서 박막으로 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 베이스 시트와 동일한 폴리프로필렌 필름으로 접착 시트를 구성함으로써, 표면실장(SMT) 공정의 가열 온도 한계가 증가하여 연성인쇄회로기판을 이용한 표면실장 공정의 조건을 완화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 고내열성의 폴리이미드(PI; Polyimide) 필름으로 구성된 내열 시트를 최상부 및 최하부에 적층함으로써, 저유전율과 함께 고내열성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
즉, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율 소재의 낮은 내열성을 보완하기 위해 최상부 및 최하부에 적층되는 내열 시트를 폴리이미드 또는 LCP 등과 같이 내열성이 높은 재질로 형성함으로써, 저유전율과 함께 고내열성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
도 7 내지 도 9를 참고하면, 본 발명의 제2 실시 예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트(210)를 준비하는 단계(S210), 접착 시트(220)를 준비하는 단계(S220), 내열 시트(230)를 준비하는 단계(S230), 열 차단 시트(240)를 준비하는 단계(S240), 베이스 시트(210)와 접착 시트(220) 및 내열 시트(230)를 적층하는 단계(S250), 핫 프레스 단계(S260), 쓰루 홀(250) 형성 단계(S270), 연결 도금층(260)을 도금하는 단계(S280) 및 회로 패턴을 형성하는 단계(S290)를 포함한다.
베이스 시트(210)를 준비하는 단계(S210)는 저유전율의 폴리프로필렌(PP; polypropylene) 필름(이하, PP 필름(212))을 준비한다. 이때, PP 필름(212)은 대략 40㎛ 정도의 두께로 형성된다.
베이스 시트(210)를 준비하는 단계(S210)는 PP 필름(212)상에 박막 시드층(214)을 형성한다. 이때, 박막 시드층(214)은 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 PP 필름(212)의 상면 및 하면 중 적어도 한 면에 형성된다. 이때, 박막 시드층(214)은 니켈구리(NiCu) 및 구리(Cu)가 혼합된 혼합 재질 또는 니켈 구리(NiCu) 재질로 형성될 수 있다.
베이스 시트(210)를 준비하는 단계(S210)는 박막 시드층(214)상에 내부 도금층(216)을 형성한다. 이때, 내부 도금층(216)은 구리(Cu)를 전해도금하여 박막 시드층(214) 상에 내부 도금층(216)을 형성한다.
베이스 시트(210)를 준비하는 단계(S210)는 마스킹 및 에칭 공정을 통해 박막 시드층(214) 및 내부 도금층(216)의 일부를 제거하여 전극을 형성한다. 이때, 박막 시드층(214) 및 내부 도금층(216)은 연성인쇄회로기판의 내부 전극 및 회로로 사용되는 층으로, 대략 3㎛ 정도의 두께로 형성된다.
접착 시트(220)를 준비하는 단계(S220)는 저유전율의 폴리에틸렌(PE; polyethylene) 필름(이하, PE 필름)으로 형성된 박막 필름으로 구성되는 접착 시트(220)를 준비한다. 이때, 접착 시트(220)는 대략 40㎛ 정도의 두께로 형성된다.
내열 시트(230)를 준비하는 단계(S230)는 고내열성의 폴리이미드(PI; Polyimide) 필름(이하, PI 필름(232))을 준비한다. 내열 시트(230)는 액정고분자(LCP; liquid crystal polymer) 시트로 구성될 수도 있다. 이때, 내열 시트(230)는 대략 50㎛ 정도의 두께로 형성될 수 있다.
내열 시트(230)를 준비하는 단계(S230)는 PI 필름(232)상에 구리를 인쇄하여 외부 도금층(234)을 형성한다. 즉, 내열 시트(230)를 준비하는 단계(S230)에서는 라미네이팅 공정을 통해 PI 필름(232)의 일면(상면 또는 하면)에 구리를 인쇄하여 외부 도금층(234)을 형성한다. 이때, 외부 도금층(234)은 외부 전극으로 사용되는 층으로, 대략 12㎛ 정도의 두께로 형성된다.
열 차단 시트(240)를 준비하는 단계(S240)는 내열 시트(230)와 접착 시트(220) 사이에 개재되어 핫 프레스 단계(S260), 표면 실장 공정 등에서 발생하는 열에 의한 연성인쇄회로기판을 손상을 방지하는 열 차단 시트(240)를 준비한다. 이때, 열 차단 시트(240)는 내열 부재(230)와 동등 이상의 내열성을 갖는 재질로 형성된다. 열 차단 시트(240)의 용융 온도는 내열 부재(230)의 용융 온도 이상일 수 있다.
적층하는 단계(S250)는 베이스 시트(210), 접착 시트(220) 및 내열 시트(230)를 적층한다. 즉, 적층하는 단계(S250)는 베이스 시트(210)의 상면 및 하면에 내열 시트(230)를 적층한다. 이때, 적층하는 단계(S250)는 베이스 시트(210)와 내열 시트(230) 사이에 접착 시트(220)를 적층한다. 이때, 적층하는 단계(S250)에서는 내열 시트(230)와 접착 시트(220) 사이에 열 차단 시트(240)를 개재(적층)한다.
적층하는 단계(S250)는 복수의 베이스 시트(210), 접착 시트(220), 내열 시트(230) 및 열 차단 시트(240)를 적층할 수도 있다. 즉, 적층하는 단계(S250)는 복수의 베이스 시트(210)를 적층하고, 최상부에 적층된 베이스 시트(210)의 최상부 및 최하부에 적층된 베이스 시트(210)의 하부에 내열 시트(230)를 적층한다. 이때, 적층하는 단계(S250)는 베이스 시트(210)들 사이, 베이스 시트(210)와 내열 시트(230) 사이에 접착 시트(220)를 적층한다. 여기서, 적층하는 단계(S250)는 접착 시트(220)와 내열 시트(230) 사이에 열 차단 시트(240)를 개재(적층)한다.
예를 들어, 2개의 베이스 시트(210)를 이용하여 연성인쇄회로기판을 제조하는 경우, 적층하는 단계(S250)는 제1 베이스 시트(210)와 제2 베이스 시트(210) 사이에 제1 접착 시트(220)를 적층한다. 적층하는 단계(S250)는 제1 베이스 시트(210)의 상부에 제2 접착 시트(220)를 적층하고, 제2 베이스 시트(210)의 하부에 제3 접착 시트(220)를 적층한다.
이후, 적층하는 단계(S250)는 제2 접착 시트(220)의 상부에 제1 열 차단 시트(240) 및 제1 내열 시트(230)를 순차적으로 적층하고, 제3 접착 시트(220)의 하부에 제2 열 차단 시트(240) 및 제2 내열 시트(230)를 순차적으로 적층한다.
핫 프레스 단계(S260)는 베이스 시트(210), 접착 시트(220), 내열 시트(230) 및 열 차단 시트(240)가 적층된 상태에서 열과 압력을 가하여 베이스 시트(210), 접착 시트(220), 내열 시트(230) 및 열 차단 시트(240)를 접착(압착)한다. 이때, 핫 프레스 단계(S260)는 열가소성인 접착 시트(220)의 용융 온도 이상의 열을 가열함과 동시에 가압하여 베이스 시트(210), 접착 시트(220), 내열 시트(230) 및 열 차단 시트(240)를 접착(압착)한다.
여기서, 접착 시트(220)로 사용되는 PE 필름은 용융 온도가 대략 138℃ 정도이고, 베이스 시트(210)로 사용되는 PP 필름(212)은 용융 온도가 대략 165℃ 정도이고, 내열 시트(230)로 사용되는 PI 필은 용융 온도가 대략 350℃ 정도이므로, 핫 프레스 단계(S260)는 대략 138℃ 이상 165℃ 미만으로 가열하면서 가압한다.
그에 따라, 핫 프레스 단계(S260)는 베이스 시트(210)인 PP 필름(212) 및 내열 시트(230)인 PI 필름(232)이 녹는 것을 방지하면서 접착 시트(220)인 PE 필름만을 녹여 베이스 시트(210)와 베이스 시트(210), 베이스 시트(210)와 내열 시트(230) 및 열 차단 시트(240)를 접착(압착)한다.
쓰루 홀(250) 형성 단계(S270)는 핫 프레스 단계(S260)를 통해 접착된 적층체를 관통하는 하나 이상의 쓰루 홀(250)을 형성한다. 즉, 쓰루 홀(250) 형성 단계(S270)는 적층체에 펀칭(Punching)을 통해, 내부 전극과 외부 전극을 전기적으로 연결(즉, 통전)하기 위한 하나 이상의 쓰루 홀(250)을 형성한다.
연결 도금층(260)을 도금하는 단계(S280)는 쓰루 홀(250)과 최상부 및 최하부의 내열 시트(230)의 표면에 연결 도금층(260)을 도금한다. 즉, 연결 도금층(260)을 도금하는 단계(S280)는 쓰루 홀(250)을 통해 내부 전극과 외부 전극을 전기적으로 연결(즉, 통전)하기 위한 연결 도금층(260)을 도금한다.
도 10을 참조하면, 연결 도금층(260)을 도금하는 단계(S280)는 제1 연결 도금층(620)을 도금하는 단계(S282) 및 제2 연결 도금층(640)을 도금하는 단계(S284)를 포함할 수 있다.
제1 연결 도금층(620)을 도금하는 단계(S282)는 무전해 화학 동도금을 통해 내부전극(즉, 베이스 시트(210)의 박막 시드층(214), 내부 도금층(216))과 외부 전극(즉, 내열 시트(230)의 외부 도금층(234))을 전기적으로 연결(즉, 통전성을 형성)하기 위해 쓰루 홀(250)의 내벽과 내열 시트(230)의 표면에 동을 도금하여 제1 연결 도금층(620)을 형성한다.
제2 연결 도금층(640)을 도금하는 단계(S284)는 전해 동도금을 통해 제1 연결 도금층(620)의 표면에 제2 연결 도금층(640)을 형성한다. 이를 통해 제2 연결 도금층(640)은 제1 연결 도금층(620)의 전기적 연결(즉, 통전성)을 보강한다.
회로 패턴을 형성하는 단계(S290)는 연결 도금층(260) 및 외부 도금층(234)을 에칭하여 인쇄회로기판의 상면 및 하면에 회로 패턴을 형성한다. 즉, 회로 패턴을 형성하는 단계(S290)는 마스킹 공정 및 에칭 공정을 통해 연결 도금층(260) 및 외부 도금층(234)의 일부를 제거하여 회로 패턴을 형성한다.
한편, 연성인쇄회로기판 제조 방법은 회로가 형성된 연성인쇄회로기판의 상부 및 하부에 보호층을 형성하는 단계를 더 포함할 수도 있다.
보호층을 형성하는 단계에서는 액상의 코팅액을 회로 패턴 및 내열 부재의 표면에 도포한 후 경화시켜 회로 패턴 및 내열 부재의 표면을 커버하여 보호하는 보호층을 형성한다.
이때, 보호층은 내열 부재와 동일한 계열의 코팅액을 이용하여 합성수지 코팅층으로 형성되어 내열 부재와의 부착력이 우수하고, 내열 부재와 더 견고하게 일체화되는 것이 바람직하다. 내열 부재는 PI 필름(232)으로 구성되므로, 보호층은 PI 코팅층 또는 PAI 코팅층인 것을 일 예로 한다.
또한, 연성인쇄회로기판 제조 방법은 단자부를 형성하는 단계를 더 포함할 수도 있다. 이때, 단자부를 형성하는 단계는 보호층의 일부를 제거한 후 해당 영역에 구리 등의 도전성 재질을 도금하여 단자부를 형성할 수 있다.
도 11을 참조하면, 본 발명의 제2 실시 예에 따른 연성인쇄회로기판 제조 방법에 의해 제조된 연성인쇄회로기판은 베이스 시트(210)의 상면 및 하면에 내열 시트(230)들이 적층되어 구성된다. 이때, 연성인쇄회로기판은 베이스 시트(210)와 내열 시트(230)들 사이에 접착 시트(220)가 개재되어 베이스 시트(210)와 내열 시트(230)들을 접착하여 구성되며, 접착 시트(220)와 내열 시트(230) 사이에는 열 차단 시트(240)가 개재(적층)된다.
베이스 시트(210)는 용융 온도가 접착 시트(220)보다 높으면서 저유전율을 갖는 PP 필름(212)으로 구성된다. 베이스 시트(210)는 상면 및 하면 중 적어도 일면에 형성된 박막 시드층(214) 및 내부 도금층(216)의 일부를 제거하여 형성되는 내부 전극이 형성된다. 이때, 연성인쇄회로기판은 고주파수를 사용하는 회로로 사용되기 때문에, 베이스 시트(210)는 저유전율을 갖는 PP 필름(212)으로 구성되는 것이 바람직하다.
내열 시트(230)는 소자(예를 들면, 고주파수용 반도체)를 실장하기 위한 SMT(Surface Mounter Technology) 공정시 발생하는 대략 250℃ 정도의 고온에서 연성인쇄회로기판의 손상(용융)되는 것을 방지하기 위해 베이스 시트(210)의 상부 및 하부에 적층된다. 이에, 내열 시트(230)는 SMT 공정시 발생한 고온에 비해 용융 온도가 높은 내열성 소재인 PI 필름(232)으로 구성된다.
접착 시트(220)는 연성인쇄회로기판의 제조시 베이스 시트(210)와 내열 시트(230)를 접착시키기 위한 소재로, 가열 가압 공정을 통해 베이스 시트(210) 및 내열 시트(230)를 접착시킨다. 접착 시트(220)는 가열 가압 공정시 인가되는 고온에 의해 용융되어 베이스 시트(210) 및 내열 시트(230)를 접착시킨다.
이때, 접착 시트(220)는 연성인쇄회로기판은 고주파수를 사용하는 회로로 사용되기 때문에 저유전율을 갖고, 베이스 시트(210)로 사용되는 PP 필름(212)보다 상대적으로 용융 온도가 낮은 PE 필름으로 구성되는 것이 바람직하다.
한편, 도 12를 참조하면, 연성인쇄회로기판은 복수의 베이스 시트(210)들이 적층되고, 최상부에 배치된 베이스 시트(210)의 상면 및 최하부에 배치된 베이스 시트(210)의 하면에 내열 시트(230)들이 적층되어 구성될 수도 있다. 이때, 연성인쇄회로기판은 베이스 시트(210) 및 다른 베이스 시트(210) 사이, 베이스 시트(210) 및 내열 시트(230)들 사이에 접착 시트(220)가 개재되어 복수의 베이스 시트(210)들과 내열 시트(230)들을 접착하여 구성된다.
여기서, 내열 시트(230; 즉, PI 필름(232))는 가장 높은 유전율과 내열성을 갖고, 베이스 시트(210; 즉, PP 필름(212))는 가장 낮은 유전율을 갖으면서 접착 시트(220; 즉, PE 필름)보다 높은 내열성을 갖는다. 접착 시트(220)는 내열 시트(230)보다 낮고 베이스 시트(210)보다 높은 유전율을 갖으면서 가장 낮은 내열성을 갖는다.
열 차단 시트(240)는 접착 시트(220)와 내열 시트(230) 사이에 개재(적층)된다. 이때, 열 차단 시트(240)는 핫 프레스 단계(S260), 표면 실장 공정 등에서 발생하는 열에 의한 연성인쇄회로기판을 손상을 방지하기 위한 구성으로, 내열 부재(230)와 동등 이상의 내열성을 갖는 재질로 형성된다.
상술한 바와 같이, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 구성된 베이스 시트와 저유전율의 폴리에틸렌(PE; polyethylene) 필름으로 구성되는 접착 시트를 적층하고, 최상부 및 최하부에 고내열성의 폴리이미드(PI; Polyimide) 필름으로 구성되는 내열 시트를 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 폴리프로필렌 필름, 폴리에틸렌 필름 및 폴리이미드 필름과 같이 박막 필름을 이용하여 회로를 구성함으로써, 고속 신호 처리가 가능하면서 두께를 최소화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 베이스 시트를 구성함으로써, 폴리이미드로 베이스 시트를 구성하는 종래의 연성인쇄회로기판에 비해 낮은 유전율을 형성하여 유전 손실을 최소화하여 고주파 신호의 고속 신호 처리가 가능한 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리에틸렌(PE; polyethylene) 필름으로 접착 시트(Bonding Sheet)를 구성함으로써, 인쇄회로기판이 저유전율을 형성하여 고속 신호 처리가 가능하면서 박막으로 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 고내열성의 폴리이미드(PI; Polyimide) 필름으로 구성된 내열 시트를 최상부 및 최하부에 적층함으로써, 저유전율과 함께 고내열성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
즉, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율 소재의 낮은 내열성을 보완하기 위해 최상부 및 최하부에 적층되는 내열 시트를 폴리이미드 또는 LCP 등과 같이 내열성이 높은 재질로 형성함으로써, 저유전율과 함께 고내열성을 갖는 연성인쇄회로기판을 제조할 수 있는 효과가 있다.
도 13 내지 도 16을 참고하면, 본 발명의 제3 실시 예에 따른 연성인쇄회로기판 제조 방법은 베이스 시트(310)를 준비하는 단계(S310), 접착 시트(320)를 준비하는 단계(S320), 베이스 시트(310)와 접착 시트(320)를 적층하는 단계(S330), 핫 프레스 단계(S340), 쓰루 홀(330) 형성 단계(S350), 연결 도금층(340)을 도금하는 단계(S360), 전극부를 형성하는 단계(S370) 및 이방성 도전층(350)을 형성하는 단계(S380)를 포함한다.
베이스 시트(310)를 준비하는 단계(S310)는 저유전율의 폴리프로필렌(PP; polypropylene) 필름(312; 이하, PP 필름(312))을 준비한다. 이때, PP 필름(312)은 대략 40㎛ 정도의 두께로 형성된다.
베이스 시트(310)를 준비하는 단계(S310)는 PP 필름(312)상에 박막 시드층(314)을 형성한다. 이때, 박막 시드층(314)은 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 PP 필름(312)의 상면 및 하면 중 적어도 한 면에 형성된다. 이때, 박막 시드층(314)은 니켈구리(NiCu) 및 구리(Cu)가 혼합된 혼합 재질 또는 니켈 구리(NiCu) 재질로 형성될 수 있다.
베이스 시트(310)를 준비하는 단계(S310)는 박막 시드층(314)상에 내부 도금층(316)을 형성한다. 이때, 내부 도금층(316)은 구리(Cu)를 전해도금하여 박막 시드층(314) 상에 내부 도금층(316)을 형성한다.
베이스 시트(310)를 준비하는 단계(S310)는 마스킹 및 에칭 공정을 통해 박막 시드층(314) 및 내부 도금층(316)의 일부를 제거하여 전극을 형성한다. 이때, 박막 시드층(314) 및 내부 도금층(316)은 연성인쇄회로기판의 전극 및 회로로 사용되는 층으로, 대략 3㎛ 정도의 두께로 형성된다.
접착 시트(320)를 준비하는 단계(S320)는 저유전율의 폴리에틸렌(PE; polyethylene) 필름(이하, PE 필름)으로 형성된 박막 필름으로 구성되는 접착 시트(320)를 준비한다. 이때, 접착 시트(320)는 대략 40㎛ 정도의 두께로 형성된다.
적층하는 단계(S330)는 복수의 베이스 시트(310) 및 접착 시트(320)를 적층한다. 즉, 적층하는 단계(S330)는 복수의 베이스 시트(310)를 적층하되, 베이스 시트(310)와 다른 베이스 시트(310) 사이에 접착 시트(320)를 적층한다.
예를 들어, 2개의 베이스 시트(310)를 이용하여 연성인쇄회로기판을 제조하는 경우, 적층하는 단계(S330)는 제1 베이스 시트(310)와 제2 베이스 시트(310) 사이에 제1 접착 시트(320)를 적층한다. 적층하는 단계(S330)는 제1 베이스 시트(310)의 상부에 제2 접착 시트(320)를 적층하고, 제2 베이스 시트(310)의 하부에 제3 접착 시트(320)를 적층한다.
핫 프레스 단계(S340)는 복수의 베이스 시트(310) 및 접착 시트(320)가 적층된 상태에서 열과 압력을 가하여 복수의 베이스 시트(310) 및 접착 시트(320)를 접착(압착)한다. 이때, 핫 프레스 단계(S340)는 열가소성인 접착 시트(320)의 용융 온도 이상의 열을 가열함과 동시에 가압하여 복수의 베이스 시트(310) 및 접착 시트(320)를 접착(압착)한다.
여기서, 접착 시트(320)로 사용되는 PE 필름은 용융 온도가 대략 138℃ 정도이고, 베이스 시트(310)로 사용되는 PP 필름(312)은 용융 온도가 대략 165℃ 정도이므로, 핫 프레스 단계(S340)는 대략 138℃ 이상 165℃ 미만으로 가열하면서 가압한다.
그에 따라, 핫 프레스 단계(S340)는 베이스 시트(310)인 PP 필름(312)이 녹는 것을 방지하면서 접착 시트(320)인 PE 필름만을 녹여 베이스 시트(310)와 베이스 시트(310)를 접착(압착)한다.
쓰루 홀(330) 형성 단계(S350)는 핫 프레스 단계(S340)를 통해 접착된 적층체를 관통하는 하나 이상의 쓰루 홀(330)을 형성한다. 즉, 쓰루 홀(330) 형성 단계(S350)는 적층체에 펀칭(Punching)을 통해, 최상부에 적층된 베이스 시트(310)에 형성된 전극(즉, 박막 시드층(314) 및 내부 도금층(316))과 최하부에 적층된 베이스 시트(310)에 형성된 전극을 전기적으로 연결(즉, 통전)하기 위한 하나 이상의 쓰루 홀(330)을 형성한다.
연결 도금층(340)을 도금하는 단계(S360)는 쓰루 홀(330)과 최상부 및 최하부의 베이스 시트(310)의 표면에 연결 도금층(340)을 도금한다. 즉, 연결 도금층(340)을 도금하는 단계(S360)는 쓰루 홀(330)을 통해 전극과 전극을 전기적으로 연결(즉, 통전)하기 위한 연결 도금층(340)을 도금한다.
도 17을 참조하면, 연결 도금층(340)을 도금하는 단계(S360)는 제1 연결 도금층(420)을 도금하는 단계(S360) 및 제2 연결 도금층(440)을 도금하는 단계(S360)를 포함할 수 있다.
제1 연결 도금층(420)을 도금하는 단계(S360)는 무전해 화학 동도금을 통해 최상부에 적층된 베이스 시트의 전극과 최하부에 적층된 베이스 시트의 전극을 전기적으로 연결(즉, 통전성을 형성)하기 위해 쓰루 홀(330)의 내벽과 베이스 시트(310)의 표면에 동을 도금하여 제1 연결 도금층(420)을 형성한다.
제2 연결 도금층(440)을 도금하는 단계(S360)는 전해 동도금을 통해 제1 연결 도금층(420)의 표면에 제2 연결 도금층(440)을 형성한다. 이를 통해 제2 연결 도금층(440)은 제1 연결 도금층(420)의 전기적 연결(즉, 통전성)을 보강한다.
전극부를 형성하는 단계(S370)는 연결 도금층(340) 및 외부 도금층(340)을 에칭하여 인쇄회로기판의 상면 및 하면에 전극부를 형성한다. 즉, 전극부를 형성하는 단계(S370)는 마스킹 공정 및 에칭 공정을 통해 연결 도금층(340) 및 외부 도금층(340)의 일부를 제거하여 전극부를 형성한다.
이방성 도전층(350)을 형성하는 단계(S380)는 이방성 도전 재료를 이용하여 전극부가 형성된 적층체에 이방성 도전층(350)을 형성한다.
일례로, 이방성 도전 재료가 이방성 도전 페이스트(Anisotropic Conductive Paste; ACP)이면, 이방성 도전층(350)을 형성하는 단계(S380)는 복수의 전극부가 형성된 적층체의 상면 및 하면(즉, 최상부에 적층된 베이스 시트(310)의 상면 및 최하부에 적층된 베이스 시트(310)의 하면)에 이방성 도전 재료를 도포하여 이방성 도전층(350)을 형성한다. 이때, 이방성 도전층(350)을 형성하는 단계(S380)에서는 적층체에 형성된 모든 전극부를 덮도록 이방성 도전 재료를 도포한다.
한편, 도 18을 참조하면, 이방성 도전 재료가 이방성 도전 필름(Anisotropic Conductive Film; ACF)이면, 이방성 도전층(350)을 형성하는 단계(S380)는 복수의 전극부가 형성된 적층체의 상면 및 하면(즉, 최상부에 적층된 베이스 시트(310)의 상면 및 최하부에 적층된 베이스 시트(310)의 하면)에 이방성 도전 재료를 접착하여 이방성 도전층(350)을 형성한다. 이때, 이방성 도전층(350)을 형성하는 단계(S380)에서는 적층체에 형성된 모든 전극부를 덮도록 이방성 도전 재료를 접착한다.
이때, 이방성 도전 필름은 도전볼이 포함된 열경화성필름으로, 열에 의해 경화되는 접착제와 그 안에 미세한 도전볼을 혼합시킨 양면 테이프 상태의 재료로 열과 압력을 가하면 도전볼이 파괴되면서 인쇄회로기판에 실장되는 소자와 전극부를 전기적으로 접속시킨다.
이를 통해, 연성인쇄회로기판은 연성인쇄회로기판의 상부에 실장되는 소자들과 전극부만 전기적으로 연결되고, 전극부와 다른 전극부가 전기적으로 연결되는 것을 방지할 수 있다.
또한, 연성인쇄회로기판은 전극부에 이방성 도전 재료를 형성함으로써, 전극부의 내구성을 증대시키고, 전극부와 소자가 연결되는 부분에서 쇼트 발생을 방지할 수 있다 즉, 이방성 도전 필름은 소자를 전극부에 본접하는 공정에서 열과 압력이 가해짐에 따라 소자와 전극부를 각각 필름의 두께 방향으로만 통전되도록 한다. 이를 통해, 소자와 전극부의 연결 부분을 보호하고, 내구성을 증대시키며 연결 부분에서의 쇼트 발생을 방지한다.
도 19를 참조하면, 본 발명의 제3 실시 예에 따른 연성인쇄회로기판 제조 방법에 의해 제조된 연성인쇄회로기판은 복수의 베이스 시트(310)들이 적층되고, 베이스 시트(310)와 다른 베이스 시트(310) 사이에 접착 시트(320)가 개재되어 복수의 베이스 시트(310)들을 접착된다. 최상부에 적층된 베이스 시트(310) 상면 및 최하부에 적층된 베이스 시트(310) 하면에는 이방성 도전층(350)이 형성된다.
베이스 시트(310)는 용융 온도가 접착 시트(320)보다 높으면서 저유전율을 갖는 PP 필름(312)으로 구성된다. 베이스 시트(310)는 상면 및 하면 중 적어도 일면에 형성된 박막 시드층(314) 및 내부 도금층(316)의 일부를 제거하여 형성되는 전극이 형성된다. 이때, 연성인쇄회로기판은 고주파수를 사용하는 회로로 사용되기 때문에, 베이스 시트(310)는 저유전율을 갖는 PP 필름(312)으로 구성되는 것이 바람직하다.
접착 시트(320)는 연성인쇄회로기판의 제조시 베이스 시트(310)들을 접착시키기 위한 소재로, 가열 가압 공정을 통해 베이스 시트(310)들을 접착시킨다. 접착 시트(320)는 가열 가압 공정시 인가되는 고온에 의해 용융되어 베이스 시트(310)들을 접착시킨다.
이때, 접착 시트(320)는 연성인쇄회로기판이 고주파수를 사용하는 회로로 사용되기 때문에 저유전율을 갖고, 베이스 시트(310)로 사용되는 PP 필름(312)보다 상대적으로 용융 온도가 낮은 PE 필름으로 구성되는 것이 바람직하다.
이방성 도전층(350)은 베이스 시트(310)에 형성된 전극부를 모두 덮도록 형성된다. 이방성 도전 필름은 도전볼이 포함된 열경화성필름으로, 이방성 도전 페이스트(Anisotropic Conductive Paste; ACP) 또는 이방성 도전 필름(Anisotropic Conductive Film; ACF)일 수 있다.
이방성 도전 필름은 열에 의해 경화되는 접착제와 그 안에 미세한 도전볼을 혼합시킨 양면 테이프 상태의 재료로 열과 압력을 가하면 도전볼이 파괴되면서 인쇄회로기판에 실장되는 소자와 전극부를 전기적으로 접속시킨다.
상술한 바와 같이, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 구성된 베이스 시트와 저유전율의 폴리에틸렌(PE; polyethylene) 필름으로 구성되는 접착 시트를 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 폴리프로필렌 필름 및 폴리에틸렌 필름과 같이 박막 필름을 이용하여 회로를 구성함으로써, 고속 신호 처리가 가능하면서 두께를 최소화할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 베이스 시트를 구성함으로써, 폴리이미드로 베이스 시트를 구성하는 종래의 연성인쇄회로기판에 비해 낮은 유전율을 형성하여 유전 손실을 최소화하여 고주파 신호의 고속 신호 처리가 가능한 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 저유전율의 폴리에틸렌(PE; polyethylene) 필름으로 접착 시트(Bonding Sheet)를 구성함으로써, 인쇄회로기판이 저유전율을 형성하여 고속 신호 처리가 가능하면서 박막으로 제조할 수 있는 효과가 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 전극부에 이방성 도전층을 형성함으로써, 연성인쇄회로기판의 상부에 실장되는 소자들과 전극부만 전기적으로 연결되고, 전극부와 다른 전극부가 전기적으로 연결되는 것을 방지할 수 있다.
또한, 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판은 전극부에 이방성 도전층을 형성함으로써, 전극부와 소자가 연결되는 부분에서 쇼트 발생을 방지할 수 있다 즉, 이방성 도전 필름은 소자를 전극부에 본접하는 공정에서 열과 압력이 가해짐에 따라 소자와 전극부를 각각 필름의 두께 방향으로만 통전되도록 한다. 이를 통해, 소자와 전극부의 연결 부분을 보호하고, 내구성을 증대시키며 연결 부분에서의 쇼트 발생을 방지한다.
도 20 내지 도 22를 참조하면, 본 발명의 제4 실시 예에 따른 인쇄회로기판 제조 방법은 베이스 시트(410)를 준비하는 단계(S410), 복수의 베이스 시트(410)를 합지하는 단계(S420), 난연 시트(420)를 준비하는 단계(S430), 복수의 베이스 시트(410)가 합지된 적층체에 난연 시트(420)를 얼라인(Align)하는 단계(S440), 난연 시트(420)와 적층체를 합지하는 단계(S450), 쓰루 홀(430) 형성 단계(S460), 연결 도금층(440)을 도금하는 단계(S470), 회로 패턴을 형성하는 단계(S480)를 포함하여 구성된다.
베이스 시트(410)를 준비하는 단계(S410)는 저유전율의 폴리프로필렌(PP; polypropylene) 필름(이하, PP 필름(412))을 준비한다. 이때, PP 필름(412)은 대략 40㎛ 정도의 두께로 형성된다.
베이스 시트(410)를 준비하는 단계(S410)는 PP 필름(412) 상에 내부 박막 시드층(414)을 형성한다. 내부 박막 시드층(414)은 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 형성된다. 내부 박막 시드층(414)은 PP 필름(412)의 상면 및 하면 중 적어도 한 면에 형성된다. 박막 시드층(414)은 니켈구리(NiCu) 및 구리(Cu)가 혼합된 혼합 재질 또는 니켈 구리(NiCu) 재질로 형성될 수 있다.
베이스 시트(410)를 준비하는 단계(S410)는 내부 박막 시드층(414) 상에 내부 도금층(416)을 형성한다. 이때, 베이스 시트(410)를 준비하는 단계(S410)는 구리(Cu)를 전해도금하여 내부 박막 시드층(414) 상에 내부 도금층(416)을 형성한다.
베이스 시트(410)를 준비하는 단계(S410)는 마스킹 및 에칭 공정을 통해 내부 박막 시드층(414) 및 내부 도금층(416)의 일부를 제거하여 내부 전극을 형성한다. 이때, 내부 박막 시드층(414) 및 내부 도금층(416)은 인쇄회로기판의 내부 전극 및 회로로 사용되는 층으로, 대략 3㎛ 정도의 두께로 형성된다.
복수의 베이스 시트(410)를 합지하는 단계(S420)는 복수의 베이스 시트(410)를 적층한다. 이때, 복수의 베이스 시트(410)를 합지하는 단계(S420)는 대략 6개 정도의 베이스 시트(410)들을 적층하는 것을 일례로 한다.
복수의 베이스 시트(410)를 합지하는 단계(S420)는 복수의 베이스 시트(410)들이 적층된 상태에서 가열 가압 공정을 통해 복수의 베이스 시트(410)들을 합지하여 적층체를 구성한다. 이때, 베이스 시트(410)는 대략 165℃ 정도의 용융 온도를 갖는 PP 필름(412)으로 구성되기 때문에, 복수의 베이스 시트(410)를 합지하는 단계(S420)는 대략 165℃ 이상의 온도로 가열하여 복수의 베이스 시트(410)들을 합지한다.
난연 시트(420)를 준비하는 단계(S430)는 난연성 및 저유전율의 FR4 필름(422)을 준비한다. FR4 필름(422)은 높은 기계적 강도와 난연성 및 낮은 유전율을 갖는 재질로 형성된다. FR4 필름(422)은 직조 유리 섬유 직물(Woven fiberglass cloth) 및 난연성 에폭시 수지 바인더(Epoxy resin binder)가 혼합된 복합 재료로 형성된 것을 일례로 한다. FR4 필름(422)은 대략 40㎛ 정도의 두께로 형성된다.
난연 시트(420)를 준비하는 단계(S430)는 FR4 필름(422) 상에 외부 박막 시드층(424)을 형성한다. 외부 박막 시드층(424)은 증착 공정 또는 스퍼터링(Sputtering) 공정을 통해 형성된다. 외부 박막 시드층(424)은 FR4 필름(422)의 상면 및 하면 중 한 면에 형성된다.
난연 시트(420)를 준비하는 단계(S430)는 외부 박막 시드층(424)상에 외부 도금층(426)을 형성한다. 이때, 난연 시트(420)를 준비하는 단계(S430)는 구리(Cu)를 전해도금하여 외부 박막 시드층(424) 상에 외부 도금층(426)을 형성한다.
난연 시트(420)를 준비하는 단계(S430)는 마스킹 및 에칭 공정을 통해 외부 박막 시드층(424) 및 외부 도금층(426)의 일부를 제거하여 외부 전극을 형성한다. 이때, 외부 박막 시드층(424) 및 외부 도금층(426)은 인쇄회로기판의 외부 전극 및 회로로 사용되는 층으로, 대략 3㎛ 정도의 두께로 형성된다.
적층체에 난연 시트(420)를 얼라인(Align)하는 단계(S440)는 복수의 베이스 시트(410)가 합지된 적층체의 상면 및 하면에 난연 시트(420)를 얼라인한다. 즉, 적층체에 난연 시트(420)를 얼라인(Align)하는 단계(S440)는 복수의 베이스 시트(410)가 합지된 적층체에 형성된 내부 전극과 난연 시트(420)에 형성된 외부 전극을 조정하여 동일 수직선 상에 배치되도록 한다.
난연 시트(420)와 적층체를 합지하는 단계(S450)는 복수의 베이스 시트(410)들이 합지된 적층체와 난연 시트(420)들이 얼라인된 상태에서 가열 가압 공정을 통해 적층체와 난연 시트(420)들을 합지한다. 이때, 베이스 시트(410)는 대략 165℃ 정도의 용융 온도를 갖는 PP 필름(412)으로 구성되고, 난연 시트(420)는 대략 412℃ 정도의 용융 온도를 갖는 FR4 필름(422)으로 구성되기 때문에, 난연 시트(420)와 적층체를 합지하는 단계(S450)에서는 대략 412℃ 이상 165℃ 미만의 온도로 가열하여 난연 시트(420)와 적층체를 합지한다.
쓰루 홀(430) 형성 단계(S460)는 난연 시트(420)가 합지된 적층체에 하나 이상의 쓰루 홀(430)을 형성한다. 쓰루 홀(430) 형성 단계(S460)는 펀칭(Punching) 공정을 통해 적층체에 하나 이상의 쓰루 홀(430)을 형성한다. 하나 이상의 쓰루 홀(430)은 난연 시트(420)가 합지된 적층체를 관통하여 형성된다. 쓰루 홀(430)은 내부 전극과 외부 전극을 전기적으로 연결(즉, 통전)할 수 있다.
연결 도금층(440)을 도금하는 단계(S470)는 쓰루 홀(430)과 최상부 및 최하부의 난연 시트(420)의 표면에 연결 도금층(440)을 도금한다. 연결 도금층(440)은 쓰루 홀(430)의 내벽면과 적층체의 최상부 및 최하부에 적층된 난연 시트(420)의 표면에 도금된다. 연결 도금층(440)은 쓰루 홀(430)을 통해 내부 전극과 외부 전극을 전기적으로 연결(즉, 통전)할 수 있다.
도 23을 참조하면, 연결 도금층(440)을 도금하는 단계(S470)는 제1 연결 도금층(442)을 도금하는 단계(S720) 및 제2 연결 도금층(444)을 도금하는 단계(S740)를 포함할 수 있다.
제1 연결 도금층(442)을 도금하는 단계(S720)는 무전해 화학 동도금을 통해 제1 연결 도금층(442)을 형성한다. 제1 연결 도금층(442)은 쓰루 홀(430)의 내벽면과 난연 시트(420)의 표면에 도금되어 형성된다.
제1 연결 도금층(442)은 내부 전극 및 외부 전극을 전기적으로 연결(즉, 통전성을 형성)할 수 있다. 내부 전극은 베이스 시트(410)의 내부 박막 시드층(414) 및 내부 도금층(416))을 포함한다. 외부 전극은 난연 시트(420)의 외부 박막 시드층(424) 및 외부 도금층(426)을 포함한다.
제2 연결 도금층(444)을 도금하는 단계(S740)는 전해 동도금을 통해 제1 연결 도금층(442)의 표면에 제2 연결 도금층(444)을 형성한다. 제2 연결 도금층(444)은 제1 연결 도금층(442)의 전기적 연결(즉, 통전성)을 보강할 수 있다.
회로 패턴을 형성하는 단계(S480)는 연결 도금층(440)을 에칭하여 적층체의 상면 및 하면에 회로 패턴을 형성한다. 회로 패턴을 형성하는 단계(S480)는 마스킹 공정 및 에칭 공정을 통해 연결 도금층(440)의 일부를 에칭하여 회로 패턴을 형성한다. 회로 패턴을 형성하는 단계(S480)는 연결 도금층(440)과 함께 외부 도금층(426)을 에칭하여 회로 패턴을 형성할 수도 있다.
한편, 인쇄회로기판 제조 방법은 회로 패턴(즉, 연결 도금층(440) 및 외부 도금층(426))가 형성된 인쇄회로기판의 상부 및 하부에 보호층을 형성하는 단계를 더 포함할 수도 있다.
보호층을 형성하는 단계에서는 액상의 코팅액을 회로 패턴 및 내열 부재의 표면에 도포한 후 경화시켜 회로 및 난연 시트(420)의 표면을 커버하여 보호하는 보호층을 형성한다.
이때, 보호층은 난연 시트(420)와 동일한 계열의 코팅액을 이용하여 FR4로 형성되어 난연 시트(420)의 부착력이 우수하고, 난연 시트(420)와 더 견고하게 일체화되는 것이 바람직하다. 난연 시트(420)는 FR4 필름(422)으로 구성되므로, 보호층은 FR4 코팅층인 것을 일 예로 한다.
또한, 인쇄회로기판 제조 방법은 단자부를 형성하는 단계를 더 포함할 수도 있다. 이때, 단자부를 형성하는 단계는 보호층의 일부를 제거한 후 해당 영역에 구리 등의 도전성 재질을 도금하여 단자부를 형성할 수 있다.
도 24를 참조하면, 본 발명의 제4 실시 예에 따른 인쇄회로기판 제조 방법에 의해 제조된 인쇄회로기판은 베이스 시트(410)의 상면 및 하면에 난연 시트(420)들이 적층되어 구성된다. 이때, 인쇄회로기판은 베이스 시트(410)를 구성하는 PP 필름(412)이 녹아 베이스 시트(410)를 다른 베이스 시들과 접착시키고, 난연 시트(420)를 구성하는 FR4 필름(422)이 녹아 베이스 시트(410)들이 적층된 적층체와 난연 시트(420)를 접착하여 구성된다.
베이스 시트(410)는 저유전율을 갖는 PP 필름(412)으로 구성된다. 베이스 시트(410)는 상면 및 하면 중 어느 일면에 형성된 내부 박막 시드층(414) 및 내부 도금층(416)의 일부가 제거됨에 따라 내부 전극이 형성된다. 이때, 인쇄회로기판은 고주파수를 사용하는 회로로 사용되기 때문에, 베이스 시트(410)는 저유전율을 갖는 PP 필름(412)으로 구성되는 것이 바람직하다.
난연 시트(420)는 우수한 기계적 강도(경성(硬性))와 함께 난연성 및 저유전율을 갖는 FR4 필름(422)으로 구성된다. 이때, 인쇄회로기판은 고주파수를 사용하는 회로로 사용되기 때문에, 난연 시트(420)는 높은 기계적 강도와 저유전율을 갖는 FR4 필름(422)으로 구성되는 것이 바람직하다.
상술한 바와 같이, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 저유전율을 갖는 복수의 베이스 시트를 적층하여 합지한 적층체의 상면 및 하면에 난연성과 저유전율을 갖는 난연 시트를 각각 적층함으로써, 고주파 신호에 의한 유전 손실을 최소화하고, 고주파 신호의 손실을 방지할 수 있는 효과가 있다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 폴리프로필렌 필름 및 FR4 필름과 같이 박막 필름을 이용하여 회로를 구성함으로써, 고속 신호 처리가 가능하면서 두께를 최소화할 수 있는 효과가 있다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 저유전율의 폴리프로필렌(PP; polypropylene)으로 베이스 시트를 구성함으로써, 폴리이미드로 베이스 시트를 구성하는 종래의 인쇄회로기판에 비해 낮은 유전율을 형성하여 유전 손실을 최소화하여 고주파 신호의 고속 신호 처리가 가능한 효과가 있다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 난연 시트를 최상부 및 최하부에 저유전율과 함께 난연성을 갖는 인쇄회로기판을 제조할 수 있는 효과가 있다.
또한, 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판은 연성의 베이스 시트 적층체의 상면 및 하면에 경성의 난연 시트를 적층함으로써, 인쇄회로기판의 기계적 강도(즉, 경성)을 확보할 수 있는 효과가 있다.
이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.
110, 210, 310, 410: 베이스 시트
112, 212, 312, 412: PP 필름
114, 214, 314, 414: 박막 시드층
116, 216, 316, 416: 내부 도금층
120, 220, 320: 접착 시트 130, 230: 내열 시트
132, 232: PI 필름 134, 234: 외부 도금층
140, 250, 330, 430: 쓰루 홀
150, 260, 340, 440: 연결 도금층
152, 262, 342, 442: 제1 연결 도금층
154, 264, 344, 444: 제2 연결 도금층
240: 열 차단 시트 350: 이방성 도전층
420: 난연 시트 422: FR4 필름
424: 외부 박막 시드층 426: 외부 도금층

Claims (11)

  1. 베이스 시트를 준비하는 단계;
    복수의 베이스 시트들을 합지하는 단계;
    상기 베이스 시트보다 높은 강도를 갖는 난연 시트를 준비하는 단계;
    상기 베이스 시트들이 합지된 적층체에 난연 시트를 얼라인하는 단계; 및
    상기 적층체 및 상기 난연 시트를 합지하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 베이스 시트는 내부 단자가 형성된 폴리프로필렌 필름인 연성인쇄회로기판 제조 방법.
  3. 제1항에 있어서,
    상기 난연 시트는 외부 단자가 형성된 FR4 필름인 연성인쇄회로기판 제조 방법.
  4. 제1항에 있어서,
    상기 얼라인하는 단계에서는 상기 적층체의 상면 및 하면 중 적어도 한 면에 상기 난연 시트를 적층하는 연성인쇄회로기판 제조 방법.
  5. 제1항에 있어서,
    상기 얼라인하는 단계에서는 상기 적층체의 내부 전극과 상기 난연 시트의 외부 전극을 얼라인하는 연성인쇄회로기판 제조 방법.
  6. 제1항에 있어서,
    상기 베이스 시트들을 합지하는 단계에서는 상기 베이스 시트의 용융 온도 이상의 온도로 가열하는 인쇄회로기판 제조 방법.
  7. 제1항에 있어서,
    상기 적층체 및 난연 시트를 합지하는 단계에서는 상기 난연 시트의 용융 온도 이상 상기 베이스 시트의 용융 온도 이하의 온도로 가열하는 인쇄회로기판 제조 방법.
  8. 제1항에 있어서,
    상기 적층체 및 난연 시트를 합지한 적층체를 관통하는 하나 이상의 쓰루 홀을 형성하는 단계;
    상기 쓰루 홀의 표면과 상기 적층체의 상면 및 하면에 연결 도금층을 형성하는 단계; 및
    상기 연결 도금층의 일부를 에칭하여 상기 적층체의 적어도 일면에 회로 패턴을 형성하는 단계를 더 포함하는 연성인쇄회로기판 제조 방법.
  9. 제8항에 있어서,
    상기 연결 도금층을 형성하는 단계는,
    무전해도금을 통해 상기 쓰루 홀의 표면과 상기 적층체의 상면 및 하면에 제1 연결 도금층을 형성하는 단계; 및
    전해도금을 통해 상기 제1 연결 도금층의 표면에 제2 연결 도금층을 형성하는 단계를 포함하는 연성인쇄회로기판 제조 방법.
  10. 복수의 베이스 시트가 적층된 적층체; 및
    상기 적층체의 상면 및 하면 중 적어도 한 면에 형성된 난연 시트를 포함하고,
    상기 난연 시트는 상기 베이스 시트보다 높은 강도를 갖는 연성인쇄회로기판.
  11. 제10항에 있어서,
    상기 베이스 시트는 내부 단자가 형성된 폴리프로필렌 필름이고, 상기 난연 시트는 외부 단자가 형성된 FR4 필름인 연성인쇄회로기판.
KR1020190052169A 2016-08-31 2019-05-03 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판 KR20190050955A (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
KR1020160112072 2016-08-31
KR20160112074 2016-08-31
KR20160112071 2016-08-31
KR1020160112073 2016-08-31
KR1020160112070 2016-08-31
KR20160112070 2016-08-31
KR1020160112071 2016-08-31
KR20160112072 2016-08-31
KR20160112073 2016-08-31
KR1020160112074 2016-08-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170110464A Division KR101977881B1 (ko) 2016-08-31 2017-08-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20190050955A true KR20190050955A (ko) 2019-05-14

Family

ID=61300934

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170110464A KR101977881B1 (ko) 2016-08-31 2017-08-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR1020190052169A KR20190050955A (ko) 2016-08-31 2019-05-03 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170110464A KR101977881B1 (ko) 2016-08-31 2017-08-30 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판

Country Status (5)

Country Link
US (1) US11013128B2 (ko)
JP (1) JP6920422B2 (ko)
KR (2) KR101977881B1 (ko)
CN (1) CN109716872B (ko)
WO (1) WO2018044053A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018272B2 (en) * 2017-03-23 2021-05-25 Imec Vzw Methods for forming metal electrodes concurrently on silicon regions of opposite polarity
CN108495448B (zh) * 2018-05-23 2019-05-10 江西鸿宇电路科技有限公司 一种柔性印刷电路板
KR20200092031A (ko) 2019-01-24 2020-08-03 주식회사 아모그린텍 플렉서블 케이블 점퍼 구조체 및 이를 제조하는 방법
KR20200117165A (ko) * 2019-04-03 2020-10-14 주식회사 아모센스 플렉서블 케이블 점퍼 장치 및 이를 제조하는 방법
WO2020242125A1 (ko) * 2019-05-24 2020-12-03 주식회사 아모그린텍 연성인쇄회로기판의 제조방법
CN113038739A (zh) * 2021-03-08 2021-06-25 浙江万正电子科技有限公司 混压高频微波多层线路板的压合工艺及混压高频微波多层线路板
CN114666991B (zh) * 2022-02-25 2024-01-23 沪士电子股份有限公司 一种板材混合印制电路板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097948A (ko) 2015-02-10 2016-08-18 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719354A (en) 1994-09-16 1998-02-17 Hoechst Celanese Corp. Monolithic LCP polymer microelectronic wiring modules
JPH10303561A (ja) 1997-04-30 1998-11-13 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP4035883B2 (ja) * 1998-03-13 2008-01-23 日立化成工業株式会社 多層プリント配線板及びその製造法
JP2003152023A (ja) * 1999-03-23 2003-05-23 Citizen Watch Co Ltd 半導体装置の接続構造とその製造方法
JP2003174260A (ja) * 2001-12-07 2003-06-20 Fujikura Ltd フレキシブルプリント回路及びその製造方法並びにこのフレキシブルプリント回路を用いた電気接続箱
JP2004214410A (ja) 2002-12-27 2004-07-29 Ykc:Kk 多層配線基板の製造方法及び多層配線基板
JP2005072187A (ja) * 2003-08-22 2005-03-17 Denso Corp 多層回路基板およびその製造方法
WO2007043438A1 (ja) 2005-10-11 2007-04-19 Sumitomo Electric Industries, Ltd. 多層プリント配線板及びその製造方法
KR100662643B1 (ko) 2006-02-10 2006-12-28 (주) 엔씨플렉스 다층 연성회로기판의 적층방법
JP5105378B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 半導体装置および多層配線基板
JP4711149B2 (ja) * 2008-06-18 2011-06-29 ソニー株式会社 フレキシブルプリント配線板、タッチパネル、表示パネルおよび表示装置
TWI652005B (zh) * 2013-05-29 2019-02-21 大自達電線股份有限公司 電磁波遮蔽膜及利用此電磁波遮蔽膜之印刷電路板
KR102109723B1 (ko) * 2013-10-25 2020-05-12 주식회사 아모그린텍 하이브리드 단열 시트 및 그의 제조 방법
KR20150062059A (ko) 2013-11-28 2015-06-05 삼성전기주식회사 다층 경연성 인쇄회로기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097948A (ko) 2015-02-10 2016-08-18 삼성전기주식회사 연성 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
US11013128B2 (en) 2021-05-18
KR20180025278A (ko) 2018-03-08
WO2018044053A1 (ko) 2018-03-08
CN109716872B (zh) 2021-11-02
JP2019526935A (ja) 2019-09-19
KR101977881B1 (ko) 2019-05-13
JP6920422B2 (ja) 2021-08-18
US20200337158A1 (en) 2020-10-22
CN109716872A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
KR101977881B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
TWI712346B (zh) 復合電路板及其製造方法
US20130092420A1 (en) Embedded multilayer printed circuit board and method
KR102458201B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
US11006531B1 (en) Method for manufacturing flexible printed circuit board and flexible printed circuit board manufactured by same
JPS6227558B2 (ko)
CN106465538A (zh) 用于制造箔结构的方法及对应的箔结构
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
KR101769554B1 (ko) 폴리이미드가 코팅된 연성 복합기판, 이의 제조방법 및 이를 포함하는 전자 소자의 비아홀 구조체
CN110521292B (zh) 印刷电路板及其制造方法
KR102088033B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
CN110769668B (zh) 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
KR102563422B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR102088000B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
KR102021144B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR102465243B1 (ko) 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN113170604A (zh) 屏蔽印制线路板及屏蔽印制线路板的制造方法
JP2009043833A (ja) 中空ヒンジ部を有する配線基板の製造方法
CN110784993A (zh) 自由接地膜、线路板及自由接地膜的制备方法
CN216957549U (zh) Ffc高频传输线结构
JP3816038B2 (ja) 多層形フレキシブル配線板およびその製造方法
KR102064370B1 (ko) 연성인쇄회로기판 제조 방법 및 이에 의해 제조된 연성인쇄회로기판
CN111201843B (zh) 制造印刷电路板的方法及由该方法制造的印刷电路板
CN110769671B (zh) 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法

Legal Events

Date Code Title Description
A107 Divisional application of patent