KR20180134507A - 칩 본딩 장치 - Google Patents

칩 본딩 장치 Download PDF

Info

Publication number
KR20180134507A
KR20180134507A KR1020170072293A KR20170072293A KR20180134507A KR 20180134507 A KR20180134507 A KR 20180134507A KR 1020170072293 A KR1020170072293 A KR 1020170072293A KR 20170072293 A KR20170072293 A KR 20170072293A KR 20180134507 A KR20180134507 A KR 20180134507A
Authority
KR
South Korea
Prior art keywords
substrate
bonding
data
chip
temperature
Prior art date
Application number
KR1020170072293A
Other languages
English (en)
Other versions
KR101990822B1 (ko
Inventor
한필규
손재열
이성우
이상목
Original Assignee
스테코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스테코 주식회사 filed Critical 스테코 주식회사
Priority to KR1020170072293A priority Critical patent/KR101990822B1/ko
Publication of KR20180134507A publication Critical patent/KR20180134507A/ko
Application granted granted Critical
Publication of KR101990822B1 publication Critical patent/KR101990822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

칩 본딩 장치는 범프가 형성된 칩을 고정하는 본딩 툴; 상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지; 접합된 상기 범프 및 상기 리드로부터 상기 범프 및 상기 리드의 정렬 오차 데이터를 산출하는 정렬 오차 산출 유닛; 실험에 의하여 정렬 오차에 대응하는 본딩 스테이지의 최적 온도 데이터들이 저장되어 있는 데이터 베이스; 상기 정렬 오차 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스에서 추출하는 최적 온도 추출 장치; 및 추출된 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함한다.

Description

칩 본딩 장치{APPARATUS FOR BONDING CHIP}
본 발명은 칩에 형성된 범프(bump) 및 기판에 형성된 리드(lead)의 본딩 특성을 크게 향상시킨 칩 본딩 장치에 관한 것이다.
최근 들어 반도체 소자 제조 공정의 기술 개발에 따라 다양한 종류의 반도체 칩들이 개발되어 산업 전반에 걸쳐 폭 넓게 사용되고 있다.
특히 액정표시장치(Liquid Crystal Display, LCD) 또는 유기 발광 다이오드 표시장치(Organic Light Emitting Diode display, OLED)에는 반도체 칩이 입력 신호를 처리하여 표시패널로 영상 신호를 출력하는 COF(Chip On Film) 패키지의 하나인 TCP(Tape Carrier Package)가 널리 사용되고 있다.
일반적으로 COF 패키지는 플랙시블한 기판으로부터 노출된 리드에 반도체 칩의 범프를 접합하고, 접합된 리드 및 범프를 합성수지 물질로 덮어 보호하는 구조를 갖는다.
COF 패키지는 일반적으로 본딩 스테이지에 기판이 배치되고, 본딩 스테이지와 마주하는 본딩 툴에 칩이 배치된 후, 칩의 범프 및 기판의 리드가 상호 열 압착되어 제조된다.
이와 같은 방식으로 제조되는 COF 패키지는 칩의 범프 및 기판의 리드의 정확한 정렬이 매우 중요한데, 이는 기판에 형성된 리드들 및 반도체 칩의 범프의 간격이 매우 조밀하기 때문이다.
한편 칩의 범프 및 기판의 리드가 본딩될 때 정렬 오차가 발생 될 경우, 범프 및 리드가 정확하게 본딩되지 못하여 치명적인 불량이 발생 된다.
이와 같은 범프 및 리드의 정렬 오차에 기인한 불량은 다양한 원인이 존재하지만 특히 열에 의하여 쉽게 팽창 및 수축 되는 기판의 열팽창 및 열수축에 기인한다.
종래에는 기판과 칩을 본딩하기 이전에 검사기로 기판의 팽창량을 계측하고 사람이 수작업으로 기판의 계측값을 가지고 본딩 스테이지의 온도를 직접 조절하였기 때문에 작업자마다 기판의 계측값에 대한 본딩 스테이지의 온도 설정이 서로 달라 제품의 품질이 균일하지 못한 문제점을 갖는다.
또한, 종래에는 작업자가 계측값에 대한 본딩 스테이지의 온도 설정을 수작업으로 하였기 때문에 본딩 스테이지의 온도 설정을 하는데 많은 시간이 소요되고, 특히 본딩 스테이지의 온도 설정을 정확하게 조절하지 못할 경우 리드 및 범프의 정렬 오차가 더 커져 정렬 불량 규모가 확대되는 문제점을 갖는다.
본 발명은 기판의 열팽창 또는 열수축에도 불구하고 칩의 범프에 기판의 리드를 정확하게 접합할 수 있는 칩 본딩 장치를 제공한다.
일실시예로서, 칩 본딩 장치는 범프가 형성된 칩을 고정하는 본딩 툴; 상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지; 접합된 상기 범프 및 상기 리드로부터 상기 범프 및 상기 리드의 정렬 오차 데이터를 산출하는 정렬 오차 산출 유닛; 실험에 의하여 정렬 오차에 대응하는 본딩 스테이지의 최적 온도 데이터들이 저장되어 있는 데이터 베이스; 상기 정렬 오차 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스에서 추출하는 최적 온도 추출 장치; 및 추출된 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함한다.
칩 본딩 장치의 상기 정렬 오차 산출 유닛은 접합 된 상기 범프 및 상기 리드를 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 이미지로부터 상기 정렬 오차를 산출하는 영상 처리 유닛을 포함한다.
칩 본딩 장치의 상기 카메라 유닛은 상기 칩의 일측단 및 상기 일측단과 대향하는 타측단을 각각 촬영하여 상기 이미지를 생성한다.
칩 본딩 장치의 상기 본딩 툴은 상기 정렬 오차 데이터에 의하여 1차적으로 상기 칩의 위치를 미세 조절하는 칩 위치 조절 유닛을 포함하고, 상기 본딩 스테이지는 상기 정렬 오차 데이터에 의하여 2차적으로 상기 기판의 위치를 미세 조절하는 기판 위치 조절 유닛을 포함한다.
일실시예로서, 칩 본딩 장치는 범프가 형성된 칩을 고정하는 본딩 툴; 상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지; 상기 범프 및 상기 리드가 접합되기 이전에 상기 본딩 스테이지에서 가열된 상기 기판의 팽창률 데이터를 산출하는 기판 팽창률 측정 유닛; 실험에 의하여 상기 기판의 팽창률에 대응하는 상기 본딩 스테이지의 최적 온도 데이터가 저장되어 있는 데이터 베이스; 상기 팽창률 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스로부터 추출하는 최적 온도 추출 장치; 및 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함한다.
칩 본딩 장치의 상기 기판의 팽창률 데이터를 산출하기 위해 상기 기판에는 제1 측정 마크 및 상기 제1 측정 마크에 대하여 대각선 방향으로 배치된 제2 측정 마크가 형성되고, 상기 기판 팽창률 측정 유닛은 상기 제1 및 제2 측정 마크들을 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 카메라 유닛에 의하여 촬영된 이미지를 처리하여 상기 제1 및 제2 마크를 연결하는 길이를 통해 상기 팽창률 데이터를 산출하는 영상 처리 유닛을 포함한다.
칩 본딩 장치의 상기 카메라 유닛은 상기 제1 측정 마크 및 제2 측정 마크를 꼭지점으로 하는 직각 삼각형으로 이미지를 처리하여 상기 제1 및 제2 측정 마크를 연결하는 대각선 길이를 산출한다.
본 발명에 따른 칩 본딩 장치는 본 발명은 기판의 열팽창 또는 열수축에도 불구하고 칩의 범프에 기판의 리드를 정확하게 접합할 수 있다.
특히 본 발명에 따른 칩 본딩 장치는 테스트 칩을 테스트 기판에 본딩한 후 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행 및 칩을 기판에 본딩하기 이전에 기판의 팽창률에 따라 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행할 수 있다.
도 1은 본 발명의 일실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다.
도 2는 도 1의 본딩 툴 및 본딩 스테이지에서 접합 된 범프 및 리드의 사진이다.
도 3은 도 2의 'A' 부분 확대 사진이다.
도 4는 도 2의 'B' 부분 확대 사진이다.
도 5는 본 발명의 다른 실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다.
도 6은 도 1의 기판 및 리드를 도시한 평면도이다.
도 7은 도 6의 제1 및 제2 마크를 이용한 팽창률을 산출하는 과정의 일부를 도시한 평면도이다.
이하 설명되는 본 발명은 다양한 변환을 가할 수 있고, 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에서 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한 제1, 제2 등의 용어는 다양한 구성요소들을 구분하여 설명하기 위해 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
실시예 1
도 1은 본 발명의 일실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다. 도 2는 도 1의 본딩 툴 및 본딩 스테이지에서 접합 된 범프 및 리드의 사진이다. 도 3은 도 2의 'A' 부분 확대 사진이다. 도 4는 도 2의 'B' 부분 확대 사진이다.
도 1을 참조하면, 칩 본딩 장치(900)는 본딩 툴(100), 본딩 스테이지(200), 정렬 오차 산출 유닛(300), 데이터 베이스(400), 최적 온도 추출 장치(500) 및 온도 제어 유닛(600)을 포함한다. 이에 더하여 칩 본딩 장치(900)는 칩 본딩 장치(900)의 구성들을 전체적으로 제어하는 제어 유닛(700)을 포함할 수 있다.
본딩 툴(100)은 칩(1)을 고정한다. 본 발명의 일실시예에서, 본딩 툴(100)에 장착되는 칩(1)은 LCD 패널 또는 OLED 패널 등에 사용되며 하부에 다수개의 범프(2)들이 형성된 직사각형 블록 형상을 가질 수 있다.
본 발명의 일실시예에서, 본딩 툴(100)은 칩(1)을 약 450℃ 내지 500℃의 온도로 가열하기 위한 본딩 툴 측 히터(110)를 포함한다.
본딩 툴(100)은 본딩 툴(100)을 정밀하게 공간상에서 이송하여 본딩 툴(100)에 고정된 칩(1)의 위치를 정밀하게 제어하는 칩 위치 조절 유닛(120)을 포함한다.
본딩 툴(100)의 하단에는 칩(1)이 고정되며, 본딩 툴(100)은 Z 축 방향으로 하강 또는 승강 된다.
본딩 스테이지(200)는 본딩 툴(100)과 마주하게 배치되며, 본딩 스테이지(200)는 리드(3)가 형성된 기판(4)을 지지한다.
본딩 스테이지(200)는 리드(3)가 형성된 기판(4)을 가열하는 본딩 스테이지 측 히터(210)를 포함하며, 본딩 스테이지(200)는 약 70℃ 내지 약 120℃의 온도로 가열된다.
본 발명의 일실시예에서, 본딩 스테이지(200)에 지지되는 기판(4)은 기판(4)의 온도 및 주변 환경에 따라서 열팽창 길이 또는 열수축 길이가 변경되기 때문에 본딩 스테이지(200)의 본딩 스테이지 측 히터(210)는 매우 정밀하면서 자유롭게 온도 조절이 가능한 히터가 사용된다.
본딩 스테이지(200)의 상면에는 기판(4)이 지지 되며, 본딩 스테이지(200)는 본딩 툴(100)과 가까워지는 Z 축 방향으로 상승 또는 본딩 툴(100)과 멀어지는 Z 축 방향으로 하강된다.
본딩 스테이지(200)는 본딩 스테이지(200)를 정밀하게 공간상에서 이송하여 본딩 스테이지(200)에 고정된 기판(4)의 위치를 정밀하게 제어하는 기판 위치 조절 유닛(220)을 포함한다.
정렬 오차 산출 유닛(300)은 본딩 툴(100)에 고정된 테스트 칩의 범프 및 본딩 스테이지(200)에 배치된 테스트 기판의 리드가 접합 된 후, 접합 된 리드 및 범프의 정렬 상태를 확인하여 접합 된 테스트 기판의 범프 및 테스트 기판의 리드의 정렬 오차 데이터를 산출한다.
정렬 오차 산출 유닛(300)은 카메라 유닛(310) 및 영상 처리 유닛(320)을 포함한다.
카메라 유닛(310)은 테스트 칩의 범프에 테스트 기판의 리드가 접합된 후 접합된 범프 및 리드를 촬영하여 이미지를 생성한다.
이때, 카메라 유닛(310)은 도 2 내지 도 4에 도시된 바와 같이 테스트 칩의 일측단 및 상기 일측단과 대향하는 타측단을 각각 촬영하여 이미지를 생성한다.
카메라 유닛(310)에 의하여 생성된 이미지는 영상 처리 유닛(320)에 의하여 처리되며, 영상 처리 유닛(320)은 접합된 테스트 기판의 리드 및 테스트 칩의 범프의 정렬 오차 데이터를 생성한다.
본 발명의 일실시예에서, 정렬 오차 데이터는 테스트 기판의 리드가 테스트 칩의 범프의 중앙에 형성된 기준 위치로부터 일측 또는 타측으로 이격된 정도를 수치로 나타낸 것으로 정의된다.
한편, 본 발명의 일실시예에서, 정렬 오차 데이터는 현재 본딩 스테이지의 온도에 따른 테스트 기판의 팽창 또는 수축 정도를 나타낼 수 있다.
데이터 베이스(400)에는 본딩 스테이지(200)의 온도에 따른 정렬 오차 데이터, 정렬 오차 데이터에 포함된 정렬 오차를 최소화시키기 위한 보정된 본딩 스테이지의 온도 데이터가 포함된다.
따라서, 본딩 스테이지의 온도를 임의로 설정한 상태에서 테스트 기판의 리드 및 테스트 칩의 범프를 접합한 후 정렬 오차 산출 유닛으로부터 정렬 오차 데이터가 산출되면 보정될 본딩 스테이지의 온도를 산출할 수 있다.
한편, 데이터 베이스(400)에는 정렬 오차에 영향을 미치는 수분팽창계수(Coefficient of Humidity Expansion, CHE)에 관한 수분팽창계수 데이터가 포함된다.
본 발명의 일실시예에서는 단순하게 정렬 오차 데이터를 통해 본딩 스테이지의 온도 데이터가 산출될 수 있지만, 이외에 정렬 오차 데이터를 통해 본딩 스테이지의 온도 데이터가 산출된 후 수분팽창계수(CHE) 데이터를 추가적으로 고려하여 최종적으로 본딩 스테이지의 온도 데이터를 산출할 수 있다.
이와 같이 수분팽창계수 데이터를 고려하여 본딩 스테이지의 온도 데이터를 산출할 경우, 칩의 범프 및 기판의 리드의 본딩 불량을 방지 및 본딩 정밀도를 보다 향상시킬 수 있다.
이외에도 본딩 스테이지의 온도 데이터는 접합 될 칩 및 리드의 간격의 넓고 좁음도 함께 고려하여 산출함으로써 칩의 범프 및 기판의 리드의 본딩 불량을 방지 및 본딩 정밀도를 추가적으로 향상시킬 수 있다.
최적 온도 추출 장치(500)는 정렬 오차 산출 유닛(300)에 의하여 산출된 정렬 오차 데이터, 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 종합적으로 고려하여 본딩 스테이지의 온도 데이터를 산출한다.
최적 온도 추출 장치(500)는 정렬 오차 데이터, 수분팽창계수 데이터, 칩 및 리드의 간격 등 다양한 변수를 수치 해석에 따라 고려하여 정렬 오차가 최소가 되는 본딩 스테이지의 온도 데이터를 추출한다.
본 발명의 일실시예에서, 최적 온도 추출 장치(500)는 하나의 본딩 스테이지 온도 데이터를 추출할 수 있지만 이와 다르게 최적 온도 추출 장치(500)는 복수개의 본딩 스테이지 온도 데이터를 추출한 후 작업자가 복수개의 본딩 스테이지 온도 데이터 중 하나를 선택할 수 있도록 할 수 있다.
온도 제어 유닛(600)은 본딩 스테이지 측 히터(210)와 연결되며, 온도 제어 유닛(600)은 본딩 스테이지 측 히터(210)를 제어하기 위한 제어 신호를 제공한다.
온도 제어 유닛(600)은 최적 온도 추출 장치(500)에 의하여 추출된 본딩 스테이지 온도 데이터(또는 작업자가 선택한 본딩 스테이지 온도 데이터)에 근거하여 본딩 스테이지 측 히터(210)로 제어 신호를 인가하여 본딩 스테이지(200)가 설정된 본딩 스테이지 온도로 보정될 수 있도록 한다.
이하, 도 1 내지 도 4를 참조하여 칩 본딩 장치의 작동을 설명하기로 한다.
칩의 범프를 기판의 리드에 정확하게 접합하기 위해서는 먼저 테스트 칩의 범프를 테스트 기판의 리드에 접합하는 과정이 수행된다.
테스트 칩은 가열된 본딩 툴(100)에 장착되고, 테스트 기판은 지정된 온도로 가열된 본딩 스테이지(200)에 장착되고, 본딩 툴(100) 및 본딩 스테이지(200)가 구동되어 테스트 칩은 테스트 기판에 본딩 된다.
이후, 정렬오차 산출 유닛(300)의 카메라 유닛(310)이 테스트 칩의 범프 및 테스트 기판의 리드를 복수곳에서 촬영하여 이미지들을 산출한다.
영상 처리 유닛(320)은 촬영된 이미지들을 처리하여 본딩 스테이지(200)의 현재 온도에 따른 테스트 칩의 범프 및 테스트 기판의 리드의 정렬 오차 데이터를 산출 및 저장한다.
정렬 오차 데이터가 생성되면, 최적 온도 추출 장치(500)는 정렬 오차 데이터를 이용하여 데이터 베이스(400)에서 최적의 본딩 스테이지의 온도 데이터를 추출한다.
이때 최적 온도 추출 장치(500)는 정렬 오차 데이터에 대응하는 본딩 스테이지의 온도 데이터를 산출하고, 이에 더하여 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 복합적 종합적으로 고려하여 본딩 스테이지의 온도 데이터를 산출할 수 있다.
최적 온도 추출 장치(500)가 최적의 본딩 스테이지 온도 데이터를 추출하면, 온도 제어 유닛(600)은 본딩 스테이지 온도 데이터에 따른 제어 신호를 본딩 스테이지(200)를 가열하는 본딩 스테이지 측 히터(210)에 인가하여 본딩 스테이지(200)의 온도를 보정 한다.
본딩 스테이지(200)의 온도가 본딩 스테이지 온도 데이터에 따라 보정되면 칩(1)의 범프(2)를 기판(4)의 리드(3)에 접합하는 양산 공정을 수행한다.
실시예 2
도 5는 본 발명의 다른 실시예에 따른 칩 본딩 장치의 구성을 도시한 블럭도이다. 도 6은 도 1의 기판 및 리드를 도시한 평면도이다. 도 7은 도 6의 제1 및 제2 마크를 이용한 팽창률을 산출하는 과정의 일부를 도시한 평면도이다.
도 5를 참조하면, 칩 본딩 장치(1900)는 본딩 툴(1100), 본딩 스테이지(1200), 기판 팽창률 측정 유닛(1300), 데이터 베이스(1400), 최적 온도 추출 장치(1500) 및 온도 제어 유닛(1600)을 포함한다. 이에 더하여 칩 본딩 장치(1900)는 칩 본딩 장치(1900)의 구성들을 전체적으로 제어하는 제어 유닛(1700)을 포함할 수 있다.
본딩 툴(1100)은 칩(1)을 고정한다. 본 발명의 일실시예에서, 본딩 툴(1100)에 장착되는 칩(1)은 LCD 패널 또는 OLED 패널 등에 사용되며 하부에 다수개의 범프(2)들이 형성된 직사각형 블록 형상을 가질 수 있다.
본 발명의 일실시예에서, 본딩 툴(1100)은 칩(1)을 약 450℃ 내지 500℃의 온도로 가열하기 위한 본딩 툴 측 히터(1110)를 포함한다.
본딩 툴(1100)은 본딩 툴(1100)을 정밀하게 공간상에서 이송하여 본딩 툴(1100)에 고정된 칩(1)의 위치를 정밀하게 제어하는 칩 위치 조절 유닛(1120)을 포함한다.
본딩 툴(1100)의 하단에는 칩(1)이 고정되며, 본딩 툴(1100)은 Z 축 방향으로 하강 또는 승강 된다.
본딩 스테이지(1200)는 본딩 툴(1100)과 마주하게 배치되며, 본딩 스테이지(1200)는 리드(3)가 형성된 기판(4)을 지지한다.
본딩 스테이지(1200)는 리드(3)가 형성된 기판(4)을 가열하는 본딩 스테이지 측 히터(1210)를 포함하며, 본딩 스테이지(1200)는 약 70℃ 내지 약 120℃의 온도로 가열된다.
본 발명의 일실시예에서, 본딩 스테이지(1200)에 지지되는 기판(4)은 기판(4)의 온도 및 주변 환경에 따라서 열팽창 길이 또는 열수축 길이가 변경되기 때문에 본딩 스테이지(1200)의 본딩 스테이지 측 히터(1210)는 매우 정밀하면서 자유롭게 온도 조절이 가능한 히터가 사용된다.
본딩 스테이지(1200)의 상면에는 기판(4)이 지지 되며, 본딩 스테이지(1200)는 본딩 툴(1100)과 가까워지는 Z 축 방향으로 상승 또는 본딩 툴(1100)과 멀어지는 Z 축 방향으로 하강 된다.
본딩 스테이지(1200)는 본딩 스테이지(1200)를 정밀하게 공간상에서 이송하여 본딩 스테이지(1200)에 고정된 기판(4)의 위치를 정밀하게 제어하는 기판 위치 조절 유닛(1220)을 포함한다.
기판 팽창률 측정 유닛(1300)은 본딩 툴(1100)에 고정된 칩의 범프 및 본딩 스테이지(200)에 배치된 기판의 리드가 접합 되기 이전에 기판의 팽창률을 측정하여 본딩 스테이지(200)가 특정 온도일 때 기판 팽창률 데이터를 산출한다.
기판 팽창률 측정 유닛(1300)에 의하여 기판의 팽창률을 측정하기 위해서는 기판에 도 7에 도시된 바와 같이 제1 측정 마크(5) 및 제2 측정 마크(6)가 형성된다.
본 발명의 일실시예에서, 제1 측정 마크(5)는, 예를 들어, 기판(4)의 상단에 배치되며, 제2 측정 마크(6)는, 예를 들어, 기판(4)의 하단에 배치된다.
제1 측정 마크(5) 및 제2 측정 마크(6)는 기판(4)에 형성된 직사각형 개구에 대하여 대각선 방향으로 각각 배치된다.
도 6 및 도 7을 참조하면, 제1 측정 마크(5)에 대하여 일측변(8)과 평행한 방향으로 가상선(4c)을 형성하고, 제2 측정 마크(6)에 대하여 일측변(7)과 평행한 방향으로 가상선(4d)을 형성한 후, 가상선(4c, 4d)들이 만나는 곳에 기준점(4e)을 형성한다.
기준점(4e)이 형성됨에 따라 기준점(4e)과 제1 측정 마크(5) 사이의 길이 L1 및 기준점(4e) 및 제2 측정 마크(6) 사이의 길이 L2가 측정 가능하고, 가상선(4c, 4d)들은 상호 수직하기 때문에 기준점(4e), 제1 측정 마크(5) 및 제2 측정 마크(6)는 직각 삼각형의 3개의 꼭지점이 되며 이로 인해 제1 측정 마크(5) 및 제2 측정 마크(6)의 길이를 수학적으로 산출할 수 있다.
본 발명의 일실시예에서는 제1 및 제2 측정 마크(5,6)가 이루는 길이를 측정함으로써 본딩 스테이지(1200)의 현재 온도에 대응하는 기판(4)의 팽창률을 산출할 수 있다.
제1 측정 마크(5) 및 제2 측정 마크(6)의 대각선 길이를 측정하기 위하여 기판 팽창률 측정 유닛(1300)은 카메라 유닛(1310) 및 영상 처리 유닛(1320)을 포함한다.
카메라 유닛(1310)은 칩(1)의 범프(2)에 기판(4)의 리드(3)가 접합 되기 이전에 제1 측정 마크(5), 기준점(4e) 및 제2 측정 마크(6)를 순차적으로 촬영하여 이미지들을 생성한다.
카메라 유닛(1310)에 의하여 생성된 이미지들을 영상 처리 유닛(1320)에 의하여 처리되며, 영상 처리 유닛(1320)은 제1 측정 마크(5) 및 기준점(4e) 사이의 길이 L1, 기준점(4e) 및 제2 측정 마크(6) 사이의 길이 L2를 산출하고, L1 및 L2를 이용하여 제1 측정 마크(5) 및 제2 측정 마크(6)가 이루는 대각선 길이 D를 수학적으로 산출한다.
기판 팽창률 측정 유닛(1300)에 의하여 본딩 스테이지(1200)가 특정 온도에서 기판의 팽창률 데이터가 산출된다.
본 발명의 일실시예에서, 기판의 팽창률 데이터 데이터는 현재 본딩 스테이지의 온도에 따른 기판(4)의 팽창률 편차로서 정의되며, 팽창률 편차가 크면 기판의 리드와 칩의 범프의 정렬 오차가 증가되고, 평창률 편차가 작으면 기판의 리드와 칩의 범프의 정렬 오차가 감소된다.
데이터 베이스(1400)에는 본딩 스테이지(1200)의 온도에 따른 기판 팽창률 데이터, 기판의 팽창률 편차를 최소화시키기 위한 보정된 본딩 스테이지의 온도 데이터가 포함된다.
따라서, 본딩 스테이지(1200)의 온도를 임의로 설정한 상태에서 기판(4)의 리드(3) 및 칩(1)의 범프(2)를 접합한 후 기판 팽창률 측정 유닛(1300)으로부터 기판의 팽창률 데이터가 산출되면 보정될 본딩 스테이지의 온도를 산출할 수 있다.
한편, 데이터 베이스(1400)에는 기판의 팽창률에 영향을 미치는 수분팽창계수(Coefficient of Humidity Expansion, CHE)에 관한 수분팽창계수 데이터가 포함될 수 있다.
본 발명의 일실시예에서는 단순하게 기판의 팽창률 데이터를 통해 본딩 스테이지의 온도 데이터가 산출될 수 있지만, 이와 다르게 기판의 팽창츌 데이터를 통해 본딩 스테이지(1200)의 온도 데이터가 산출된 후 수분팽창계수(CHE) 데이터를 추가적으로 고려하여 최종적으로 본딩 스테이지(1200)의 최적 온도 데이터를 산출할 수 있다.
이와 같이 수분팽창계수 데이터를 고려하여 본딩 스테이지(1200)의 최적 온도 데이터를 산출할 경우, 칩(1)의 범프(2) 및 기판(4)의 리드(3)의 본딩 불량을 방지 및 본딩 정밀도를 보다 향상시킬 수 있다.
이외에도 본딩 스테이지(1200)의 온도 데이터는 접합 될 칩 및 리드의 간격의 넓고 좁음도 함께 고려하여 산출함으로써 칩의 범프 및 기판의 리드의 본딩 불량을 방지 및 본딩 정밀도를 추가적으로 향상시킬 수 있다.
최적 온도 추출 장치(1500)는 기판 팽창률 측정 유닛(1300)에 의하여 측정된 기판의 팽창률 데이터, 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 종합적으로 고려하여 본딩 스테이지(1200)의 최적 온도 데이터를 산출한다.
본 발명의 일실시예에서, 최적 온도 추출 장치(1500)는 본딩 스테이지 온도 데이터를 한 개 추출할 수 있지만 이와 다르게 최적 온도 추출 장치(1500)는 본딩 스테이지 온도 데이터를 복수개 추출한 후, 작업자가 복수개의 본딩 스테이지 온도 데이터 중 하나를 선택할 수 있도록 할 수 있다.
온도 제어 유닛(1600)은 본딩 스테이지 측 히터(1210)와 연결되며, 온도 제어 유닛(1600)은 본딩 스테이지 측 히터(1210)를 제어하기 위한 제어 신호를 제공한다.
온도 제어 유닛(1600)은 최적 온도 추출 장치(1500)에 의하여 추출된 본딩 스테이지 온도 데이터(또는 작업자가 선택한 본딩 스테이지 온도 데이터)에 근거하여 본딩 스테이지 측 히터(1210)로 제어 신호를 인가하여 본딩 스테이지(1200)가 설정된 본딩 스테이지 온도로 보정될 수 있도록 한다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 다른 실시예에 따른 칩 본딩 장치의 작동을 설명하기로 한다.
칩(1)의 범프(2)를 기판(4)의 리드(3)에 정확하게 접합하기 위해서는 먼저 양산된 칩(1)의 범프(2)를 양산된 기판(4)의 리드(3)에 접합하는 과정이 수행된다.
칩(1)은 가열된 본딩 툴(`100)에 장착되고, 기판(4)은 지정된 온도로 가열된 본딩 스테이지(1200)에 장착되고, 본딩 툴(1100) 및 본딩 스테이지(1200)가 구동되어 칩(1)은 기판(4)에 본딩 된다.
이후, 기판 팽창률 측정 유닛(1300)의 카메라 유닛(1310)이 기판(4)의 제1 측정 마크(5), 기준점(4e) 및 제2 측정 마크(6)를 각각 촬영하여 이미지들을 산출한다.
영상 처리 유닛(1320)은 촬영된 이미지들을 처리하여 본딩 스테이지(1200)의 현재 온도에 따른 기판의 팽창률 데이터를 산출 및 저장한다.
기판의 팽창률 데이터가 생성되면, 최적 온도 추출 장치(1500)는 기판의 팽창률 데이터를 이용하여 데이터 베이스(1400)에서 최적의 본딩 스테이지의 온도 데이터를 추출한다.
이때 최적 온도 추출 장치(1500)는 기판 팽창률 데이터에 대응하는 본딩 스테이지의 온도 데이터를 선택하거나 이에 더하여 수분팽창계수 데이터, 칩 및 리드의 간격의 넓고 좁음의 정도를 복합적 종합적으로 고려하여 본딩 스테이지의 온도 데이터를 산출할 수 있다.
최적 온도 추출 장치(1500)가 최적의 본딩 스테이지 온도 데이터를 추출하면, 온도 제어 유닛(1600)은 본딩 스테이지 온도 데이터에 따른 제어 신호를 본딩 스테이지(1200)를 가열하는 본딩 스테이지 측 히터(1210)에 인가하여 본딩 스테이지(1200)의 온도를 보정 한다.
본딩 스테이지(1200)의 온도가 본딩 스테이지 온도 데이터에 따라 보정되면 칩(1)의 범프(2)를 기판(4)의 리드(3)에 접합한다.
이상에서 상세하게 설명한 바에 의하면, 본 발명에 따른 칩 본딩 장치는 본 발명은 기판의 열팽창 또는 열수축에도 불구하고 칩의 범프에 기판의 리드를 정확하게 접합할 수 있다.
특히 본 발명에 따른 칩 본딩 장치는 테스트 칩을 테스트 기판에 본딩한 후 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행 및 칩을 기판에 본딩하기 이전에 기판의 팽창률에 따라 본딩 스테이지의 온도를 보정하여 칩 및 기판의 본딩을 수행할 수 있다.
한편, 본 도면에 개시된 실시예는 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
100... 본딩 툴 200...본딩 스테이지
300...정렬 오차 산출 유닛 400...데이터 베이스
500...최적 온도 추출 장치 600...온도 제어 유닛
700...제어 유닛

Claims (7)

  1. 범프가 형성된 칩을 고정하는 본딩 툴;
    상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지;
    접합된 상기 범프 및 상기 리드로부터 상기 범프 및 상기 리드의 정렬 오차 데이터를 산출하는 정렬 오차 산출 유닛;
    실험에 의하여 정렬 오차에 대응하는 본딩 스테이지의 최적 온도 데이터들이 저장되어 있는 데이터 베이스;
    상기 정렬 오차 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스에서 추출하는 최적 온도 추출 장치; 및
    추출된 상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함하는 칩 본딩 장치.
  2. 제1항에 있어서,
    상기 정렬 오차 산출 유닛은 접합된 상기 범프 및 상기 리드를 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 이미지로부터 상기 정렬 오차를 산출하는 영상 처리 유닛을 포함하는 칩 본딩 장치.
  3. 제2항에 있어서,
    상기 카메라 유닛은 상기 칩의 일측단 및 상기 일측단과 대향하는 타측단을 각각 촬영하여 상기 이미지를 생성하는 칩 본딩 장치.
  4. 제1항에 있어서,
    상기 본딩 툴은 상기 정렬 오차 데이터에 의하여 1차적으로 상기 칩의 위치를 미세 조절하는 칩 위치 조절 유닛을 포함하고,
    상기 본딩 스테이지는 상기 정렬 오차 데이터에 의하여 2차적으로 상기 기판의 위치를 미세 조절하는 기판 위치 조절 유닛을 포함하는 칩 본딩 장치.
  5. 범프가 형성된 칩을 고정하는 본딩 툴;
    상기 범프에 접합 되는 리드가 형성된 기판을 고정하며 온도가 조절되는 본딩 스테이지;
    상기 범프 및 상기 리드가 접합되기 이전에 상기 본딩 스테이지에서 가열된 상기 기판의 팽창률 데이터를 산출하는 기판 팽창률 측정 유닛;
    실험에 의하여 상기 기판의 팽창률에 대응하는 상기 본딩 스테이지의 최적 온도 데이터가 저장되어 있는 데이터 베이스;
    상기 팽창률 데이터에 대응하는 상기 최적 온도 데이터를 상기 데이터 베이스로부터 추출하는 최적 온도 추출 장치; 및
    상기 최적 온도 데이터에 따라서 상기 본딩 스테이지의 온도를 최적 온도로 조절하는 온도 제어 유닛을 포함하는 칩 본딩 장치.
  6. 제5항에 있어서,
    상기 기판의 팽창률 데이터를 산출하기 위해 상기 기판에는 제1 측정 마크 및 상기 제1 측정 마크에 대하여 대각선 방향으로 배치된 제2 측정 마크가 형성되고,
    상기 기판 팽창률 측정 유닛은 상기 제1 및 제2 측정 마크들을 촬영하여 이미지를 생성하는 카메라 유닛 및 상기 카메라 유닛에 의하여 촬영된 이미지를 처리하여 상기 제1 및 제2 마크를 연결하는 길이를 통해 상기 팽창률 데이터를 산출하는 영상 처리 유닛을 포함하는 칩 본딩 장치.
  7. 제6항에 있어서,
    상기 카메라 유닛은 상기 제1 측정 마크 및 제2 측정 마크를 꼭지점으로 하는 직각 삼각형으로 이미지를 처리하여 상기 제1 및 제2 측정 마크들을 연결하는 대각선 길이를 산출하는 칩 본딩 장치.
KR1020170072293A 2017-06-09 2017-06-09 칩 본딩 장치 KR101990822B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170072293A KR101990822B1 (ko) 2017-06-09 2017-06-09 칩 본딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170072293A KR101990822B1 (ko) 2017-06-09 2017-06-09 칩 본딩 장치

Publications (2)

Publication Number Publication Date
KR20180134507A true KR20180134507A (ko) 2018-12-19
KR101990822B1 KR101990822B1 (ko) 2019-06-19

Family

ID=65008952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170072293A KR101990822B1 (ko) 2017-06-09 2017-06-09 칩 본딩 장치

Country Status (1)

Country Link
KR (1) KR101990822B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023069798A1 (en) * 2021-10-22 2023-04-27 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203024A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置の製造装置
JP2010267682A (ja) * 2009-05-12 2010-11-25 Bondtech Inc アライメント装置、アライメント方法および半導体装置
KR101083813B1 (ko) * 2009-09-11 2011-11-18 주식회사 디엠에스 임프린트 장치
KR101741769B1 (ko) * 2010-12-06 2017-05-30 주식회사 탑 엔지니어링 다이 본딩 헤드 이동 제어장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203024A (ja) * 2005-01-21 2006-08-03 Seiko Epson Corp 半導体装置の製造方法及び、半導体装置の製造装置
JP2010267682A (ja) * 2009-05-12 2010-11-25 Bondtech Inc アライメント装置、アライメント方法および半導体装置
KR101083813B1 (ko) * 2009-09-11 2011-11-18 주식회사 디엠에스 임프린트 장치
KR101741769B1 (ko) * 2010-12-06 2017-05-30 주식회사 탑 엔지니어링 다이 본딩 헤드 이동 제어장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023069798A1 (en) * 2021-10-22 2023-04-27 Applied Materials, Inc. Methods and apparatus for processing a substrate
US11756925B2 (en) 2021-10-22 2023-09-12 Applied Materials, Inc. Methods and apparatus for vacuum processing a substrate

Also Published As

Publication number Publication date
KR101990822B1 (ko) 2019-06-19

Similar Documents

Publication Publication Date Title
KR100336017B1 (ko) 본딩방법 및 그 장치
US10299386B2 (en) Placement machine and method for equipping a substrate with unhoused chips
US9136243B2 (en) Systems and methods for determining and adjusting a level of parallelism related to bonding of semiconductor elements
TW200304016A (en) Substrate laminating apparatus and method thereof and substrate detecting apparatus
JP2007173801A (ja) フリップチップを基板に取り付ける方法
KR100797733B1 (ko) 칩 실장 장치 및 그에 있어서의 측정 방법
KR101990822B1 (ko) 칩 본딩 장치
CN105870038B (zh) 给载体装配无外壳芯片的装配机和方法
JPH098104A (ja) チップボンディング装置におけるキャリブレーション方法
CN111508861A (zh) 半导体元件贴合设备
KR102129648B1 (ko) 실장 방법 및 실장 장치
US20050247541A1 (en) System for detecting warped carriers and associated methods
JP4562254B2 (ja) チップ実装装置及びそれにおけるキャリブレーション方法
JP7436251B2 (ja) ダイボンディング装置および半導体装置の製造方法
JP7285162B2 (ja) ダイボンディング装置および半導体装置の製造方法
JPH09167786A (ja) 電子部品実装装置の調整方法及び電子部品実装方法
JP5362404B2 (ja) 半導体集積回路装置の製造方法
JP2983267B2 (ja) 半導体封止方法及びその装置
JP2000269242A (ja) チップボンディング装置及びそれにおけるキャリブレーション方法
JP4100648B2 (ja) チップボンディング装置及びそれにおけるキャリブレーション方法
US20230207368A1 (en) Bonding apparatus and bonding method
CN112158797B (zh) 一种晶片键合过程中对准检测方法
US20230369248A1 (en) Semiconductor device packaging warpage control
JP2006114841A (ja) ボンディング装置
KR20220131174A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant