KR20220131174A - 다이 본딩 장치 및 반도체 장치의 제조 방법 - Google Patents

다이 본딩 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20220131174A
KR20220131174A KR1020220032586A KR20220032586A KR20220131174A KR 20220131174 A KR20220131174 A KR 20220131174A KR 1020220032586 A KR1020220032586 A KR 1020220032586A KR 20220032586 A KR20220032586 A KR 20220032586A KR 20220131174 A KR20220131174 A KR 20220131174A
Authority
KR
South Korea
Prior art keywords
substrate
die
bonding
area
initial
Prior art date
Application number
KR1020220032586A
Other languages
English (en)
Inventor
리호 이시하라
Original Assignee
파스포드 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파스포드 테크놀로지 주식회사 filed Critical 파스포드 테크놀로지 주식회사
Publication of KR20220131174A publication Critical patent/KR20220131174A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/0404Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0406Drive mechanisms for pick-and-place heads, e.g. details relating to power transmission, motors or vibration damping

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

마크가 실시되어 있지 않은 기판에, 위치 결정 고정밀도로, 다이를 기판에 설치하는 다이 본딩 장치를 제공하는 것이다.
다이 본딩 장치는, 다이를 투명한 원 형상의 기판의 상면에 적재하는 본드 헤드와 촬상 장치를 제어하는 제어 장치를 구비한다. 제어 장치는, 기판의 초기 상태에 있어서의 복수의 에지를 촬상 장치에 의해 인식하여 계측하고, 계측한 위치에 기초하여 기판의 초기 중심 위치 및 초기 크기를 산출하고, 기판을 원주 상에 복수의 에어리어로 분할하고, 소정 기간 후, 기판의 에어리어마다 복수의 에지를 촬상 장치에 의해 인식하여 계측하고, 계측한 위치에 기초하여 분할 에어리어마다에 있어서의 기판의 변위 중심 위치 및 변위 크기를 산출하고, 초기 중심 위치 및 초기 크기와, 변위 중심 위치 및 변위 크기에 기초하여, 기판의 소정 기간 후에 있어서의 외주의 좌표와, 기판의 상기 초기 상태에 있어서의 외주의 좌표의 변위량을 산출하도록 구성된다.

Description

다이 본딩 장치 및 반도체 장치의 제조 방법{DIE BONDING APPARATUS AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 개시는 다이 본딩 장치에 관한 것이며, 예를 들어 팬 아웃형 웨이퍼 레벨 패키지용의 기판에 다이 플레이스를 행하는 다이 본딩 장치에 적용 가능하다.
팬 아웃형 웨이퍼 레벨 패키지(Fan Out Wafer Level Package: FOWLP)는 칩 면적을 초과하는 넓은 영역에 재배선층을 형성하는 패키지이다. FOWLP는, 예를 들어 직경이 300㎜인 웨이퍼나 유리 기판과 같은 원 형상의 패널(웨이퍼 패널)에 다수의 실리콘 다이를 적재하여 패키지의 제조를 일괄하여 실시함으로써, 패키지 1개당의 제조 비용을 저감한다. FOWLP의 패널에는 Si 기판 또는 유리 기판을 사용한다. 한편, 이 일괄 제조의 사고 방식을, 웨이퍼보다도 큰 직사각 형상의 패널(패널상의 기판)에 적용한 것이, FOPLP(Fan Out Panel Level Package)이다. FOPLP의 패널에는 프린트 기판 또는 유리 기판(예를 들어 액정 패널 제조용 기판 등)을 사용한다.
FOWLP 및 FOPLP의 제조 프로세스로서는, 예를 들어 임시 기판으로서의 패널(이하, 기판이라고도 함) 상에 웨이퍼로부터 픽업한 다이를, 기판 상에 도포한 점착성의 기제를 통해 본드하여 임시 고정하고 나서 밀봉 수지로 일괄 밀봉하고, 그 밀봉체를 기판으로부터 박리하여 재배선이나 패드(PAD)의 형성을 행하는 방법이 있다. 그 방법에서는 수율, 품질을 유지하기 위해 기판 상에 고정밀도로 다이를 실장할 필요가 있다.
일본 특허 공개 제2018-133353호 공보
제조 장치의 고정밀도화를 향하여, 기판 상에 미리 위치 결정의 기준이 되는 마크 등을 배치하여 얼라인먼트하는 방법이 생각되지만, 기판에 가공하여 타깃 마크를 형성하는 경우, 제조하는 부품 사이즈가 변경이 된 경우 등 기판(형으로서)의 재사용이 곤란하고, 또한 기판 상에 고정밀도로 얼라인먼트 마크를 형성하기 위해서는 비용이 들고, 기판의 비용의 상승은 패키지 가격의 상승으로 이어진다. 그 때문에, 마크 없음의 무지의 기판 상에 다이를 고정밀도로 실장할 필요가 있고, 제조 장치도 고가의 것이 되어 버린다. FOWLP 및 FOPLP의 비용 저감을 위해서는 고정밀도이면서 또한 저가격으로 실장이 가능한 제조 장치의 실현이 필요하다.
본 개시의 과제는 반도체 칩(다이)을 마크가 실시되어 있지 않은 기판에 위치 결정 고정밀도로 설치하는 다이 본딩 장치를 제공하는 것이다.
본 개시 중 대표적인 것의 개요를 간단하게 설명하면 하기와 같다.
즉, 다이 본딩 장치는, 다이를 투명한 원 형상의 기판의 상면에 적재하는 본드 헤드와 촬상 장치를 제어하는 제어 장치를 구비한다. 제어 장치는, 기판의 초기 상태에 있어서의 복수의 에지를 촬상 장치에 의해 인식하여 계측하고, 계측한 위치에 기초하여 기판의 초기 중심 위치 및 초기 크기를 산출하고, 기판을 원주 상에 복수의 에어리어로 분할하고, 소정 기간 후, 기판의 에어리어마다 복수의 에지를 촬상 장치에 의해 인식하여 계측하고, 계측한 위치에 기초하여 분할 에어리어마다에 있어서의 기판의 변위 중심 위치 및 변위 크기를 산출하고, 초기 중심 위치 및 초기 크기와, 변위 중심 위치 및 변위의 크기에 기초하여, 기판의 소정 기간 후에 있어서의 외주의 좌표와, 기판의 상기 초기 상태에 있어서의 외주의 좌표의 변위량을 산출하도록 구성된다.
상기 다이 본딩 장치에 의하면, 다이 플레이스의 정밀도를 향상시킬 수 있다.
도 1은 실시 형태에 있어서의 플립 칩 본더의 개략을 도시하는 상면도이다.
도 2는 도 1에 있어서 화살표 A 방향으로부터 보았을 때, 픽업 플립 헤드, 트랜스퍼 헤드 및 본드 헤드의 동작을 설명하는 도면이다.
도 3은 도 1에 도시한 다이 공급부의 주요부를 도시하는 개략 단면도이다.
도 4는 도 1에 도시한 플립 칩 본더에서 실시되는 본드 방법을 나타내는 흐름도이다.
도 5는 도 1에 도시한 본드 스테이지를 도시하는 상면도이다.
도 6은 도 1에 도시한 기판 반송 지그를 설명하는 도면이다.
도 7은 기판의 열신축의 문제점을 설명하는 도면이다.
도 8은 실시 형태의 본드 방법의 개요를 설명하는 도면이다.
도 9는 실시 형태의 본드 방법에 의한 효과의 일례를 설명하는 도면이다.
도 10은 실시 형태에 있어서의 본드 방법을 설명하는 흐름도이다.
도 11은 기판의 중심을 산출하는 방법을 설명하는 상면도이다.
도 12는 최소 제곱법으로 근사 원을 산출하고, 근사 원의 중심(Xc, Yc), 반경(R)을 구하는 방법을 설명하는 도면이다.
도 13은 최소 제곱법으로 근사 원을 산출하고, 근사 원의 중심(Xc, Yc), 반경(R)을 구하는 방법에 사용하는 식을 도시하는 도면이다.
도 14는 에어리어 분할예를 설명하는 도면이다.
도 15는 하나의 에어리어에 있어서의 기판의 중심을 산출하는 방법을 설명하는 도면이다.
도 16은 제1 변형예에 있어서의 에지 위치의 설정을 설명하는 도면이다.
이하, 실시 형태 및 변형예에 대하여, 도면을 사용하여 설명한다. 단, 이하의 설명에 있어서, 동일 구성 요소에는 동일 부호를 붙이고 반복 설명을 생략하는 경우가 있다. 또한, 도면은 설명을 보다 명확하게 하기 위해, 실제의 양태에 비해, 각 부의 폭, 두께, 형상 등에 대하여 모식적으로 도시되는 경우가 있지만, 어디까지나 일례이며, 본 발명의 해석을 한정하는 것은 아니다.
도 1은 실시 형태에 있어서의 플립 칩 본더의 개략을 도시하는 상면도이다. 도 2는 도 1에 있어서 화살표 A 방향으로부터 보았을 때, 픽업 플립 헤드, 트랜스퍼 헤드 및 본드 헤드의 동작을 설명하는 도면이다.
다이 본딩 장치로서의 플립 칩 본더(10)는, 크게 구별하여, 다이 공급부(1)와, 픽업부(2)와, 트랜스퍼부(8)와, 중간 스테이지부(3)와, 본드부(4)와, 반송부(5)와, 기판 공급부(6K)와, 기판 반출부(6H)와, 각 부의 동작을 감시하고 제어하는 제어 장치(7)를 갖는다.
먼저, 다이 공급부(1)는, 기판 P에 실장하는 다이 D를 공급한다. 다이 공급부(1)는 분할된 웨이퍼(11)를 보유 지지하는 웨이퍼 보유 지지대(12)와, 웨이퍼(11)로부터 다이 D를 밀어올리는 점선으로 나타내는 밀어올림 유닛(13)과, 웨이퍼 링 공급부(18)를 갖는다. 다이 공급부(1)는 도시하지 않은 구동 수단에 의해 X축 및 Y축 방향으로 이동하여, 픽업하는 다이 D를 밀어올림 유닛(13)의 위치로 이동시킨다. 웨이퍼 링 공급부(18)는, 웨이퍼 링(14)(도 3 참조)이 수납된 웨이퍼 카세트를 갖고, 순차적으로 웨이퍼 링(14)을 다이 공급부(1)에 공급하여, 새로운 웨이퍼 링(14)으로 교환한다. 다이 공급부(1)는, 원하는 다이 D를 웨이퍼 링(14)으로부터 픽업할 수 있도록, 픽업 포인트에, 웨이퍼 링(14)을 이동시킨다. 웨이퍼 링(14)은, 웨이퍼(11)가 고정되며, 다이 공급부(1)에 설치 가능한 지그이다.
픽업부(2)는, 다이 D를 픽업하여 반전하는 픽업 플립 헤드(21)와, 콜릿(22)을 승강, 회전, 반전 및 Y축 방향 이동시키는 도시하지 않은 각 구동부를 갖는다. 이와 같은 구성에 의해, 픽업 플립 헤드(21)는, 다이를 픽업하고, 픽업 플립 헤드(21)를 180도 회전시켜, 다이 D의 범프를 반전시켜 하면을 향하게 하여, 다이 D를 트랜스퍼 헤드(81)에 건네주는 자세로 한다.
트랜스퍼부(8)는, 반전된 다이 D를 픽업 플립 헤드(21)로부터 수취하여, 중간 스테이지(31)에 적재한다. 트랜스퍼부(8)는, 픽업 플립 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(82)을 구비하는 트랜스퍼 헤드(81)와, 트랜스퍼 헤드(81)를 Y축 방향으로 이동시키는 Y 구동부(83)를 갖는다.
중간 스테이지부(3)는, 다이 D를 일시적으로 적재하는 중간 스테이지(31) 및 스테이지 인식 카메라(34)를 갖는다. 중간 스테이지(31)는 도시하지 않은 구동부에 의해 Y축 방향으로 이동 가능하다.
본드부(4)는, 중간 스테이지(31)로부터 다이 D를 픽업하여, 반송되어 오는 기판 P 상에 본드한다. 여기서, 기판 P로서 투명한 원 형상의 기판인 유리 패널을 사용한다. 본드부(4)는, 픽업 플립 헤드(21)와 마찬가지로 다이 D를 선단에 흡착 보유 지지하는 콜릿(42)을 구비하는 본드 헤드(41)와, 본드 헤드(41)를 Y축 방향으로 이동시키는 구동부로서의 Y 빔(43)과, 기판 P 등을 촬상하고, 본드 위치를 인식하는 촬상 장치로서의 기판 인식 카메라(44)와, X 빔(45)과, 본드 스테이지(46)를 갖는다. X 빔(45)은 반송 레일(51, 52)의 근방에 마련되고, Y 빔(43)은, 본드 스테이지(46) 상에 걸치도록 Y축 방향으로 신장되며, 양단부는 X 빔(45)에 의해 X축 방향으로 이동 가능하게 지지되어 있다.
본드 헤드(41)는, 진공 흡착에 의해 다이 D를 착탈 가능하게 보유 지지하는 콜릿(42)을 갖는 장치이며, Y축 방향 및 Z축 방향으로 왕복 이동 가능하게 Y 빔(43)에 설치되어 있다. 본드 헤드(41)는 중간 스테이지(31)로부터 픽업한 다이 D를 보유 지지하여 반송하여, 본드 스테이지(46)에 흡착 고정된 기판 P 상에 다이 D를 설치하는 기능을 구비하고 있다. 또한, 본드 헤드(41)가 X 빔(45)보다도 중간 스테이지(31)측으로 이동하는 경우에는, 콜릿(42)이 X 빔(45)보다도 높아지도록 본드 헤드(41)가 상승한다.
이와 같은 구성에 의해, 본드 헤드(41)는, 중간 스테이지(31)로부터 다이 D를 픽업하고, 기판 인식 카메라(44)의 촬상 데이터에 기초하여 기판 P에 다이 D를 본드한다.
반송부(5)는, 기판 P를 보유 지지한 기판 반송 지그 WC가 X축 방향으로 이동하는 반송 레일(51, 52)을 구비한다. 반송 레일(51, 52)은 평행하게 마련된다. 이와 같은 구성에 의해, 기판 공급부(6K)로부터 기판 P를 반출하여, 반송 레일(51, 52)을 따라서 본드 위치까지 이동시키고, 본드 후, 기판 반출부(6H)까지 이동시켜, 기판 반출부(6H)에 기판 P를 건네준다. 기판 P에 다이 D를 본드 중에, 기판 공급부(6K)는 새로운 기판 P를 반출하여, 반송 레일(51, 52) 상에서 대기한다.
제어 장치(7)는, 플립 칩 본더(10)의 각 부의 동작을 감시하고 제어하는 프로그램(소프트웨어)을 저장하는 메모리와, 메모리에 저장된 프로그램을 실행하는 중앙 처리 장치(CPU)를 구비한다. 예를 들어, 제어 장치(7)는, 기판 인식 카메라(44) 및 기판 인식 카메라(44)로부터의 화상 정보, 본드 헤드(41)의 위치 등의 각종 정보를 취득하여 메모리에 저장하고, 본드 헤드(41)의 본드 동작 등 각 구성 요소의 각 동작을 제어한다.
도 3은 도 1의 다이 공급부의 주요부를 도시하는 개략 단면도이다. 도 3에 도시한 바와 같이, 다이 공급부(1)는, 웨이퍼 링(14)을 보유 지지하는 익스팬드 링(15)과, 웨이퍼 링(14)에 보유 지지되며 복수의 다이 D가 점착된 다이싱 테이프(16)를 수평으로 위치 결정하는 지지 링(17)과, 다이 D를 상방으로 밀어올리기 위한 밀어올림 유닛(13)을 갖는다. 소정의 다이 D를 픽업하기 위해, 밀어올림 유닛(13)은, 도시하지 않은 구동 기구에 의해 상하 방향으로 이동하고, 다이 공급부(1)는 수평 방향으로는 이동하도록 되어 있다.
다음에, 실시 형태의 플립 칩 본더에 있어서 실시되는 본드 방법(반도체 장치의 제조 방법)에 대하여 도 4를 사용하여 설명한다. 도 4는 도 1의 플립 칩 본더에서 실시되는 본드 방법을 나타내는 흐름도이다.
하기 스텝에 앞서서, 플립 칩 본더에, 다이 D를 갖는 다이싱 테이프(16)를 보유 지지하는 웨이퍼 링(14) 및 기판 P를 보유 지지하는 기판 반송 지그 WC를 반입한다. 반입된 기판 P는 본드 스테이지(46)로 반송되어, 기판 P의 중심 및 기판 사이즈를 산출하고 그것을 초깃값으로서 등록한다. 상세는 후술한다.
(스텝 S21: 웨이퍼 다이 픽업)
제어 장치(7)는 픽업하는 다이 D가 밀어올림 유닛(13)의 바로 위에 위치하도록 웨이퍼 보유 지지대(12)를 이동시켜, 박리 대상 다이를 밀어올림 유닛(13)과 콜릿(22)에 위치 결정한다. 다이싱 테이프(16)의 이면에 밀어올림 유닛(13)의 상면이 접촉하도록 밀어올림 유닛(13)을 이동시킨다. 이때, 제어 장치(7)는, 다이싱 테이프(16)를 밀어올림 유닛(13)의 상면에 흡착한다. 제어 장치(7)는, 콜릿(22)을 진공화하면서 하강시키고, 박리 대상의 다이 D 상에 착지시켜, 다이 D를 흡착한다. 제어 장치(7)는 콜릿(22)을 상승시켜, 다이 D를 다이싱 테이프(16)로부터 박리한다. 이에 의해, 다이 D는 픽업 플립 헤드(21)에 의해 픽업된다.
(스텝 S22: 픽업 플립 헤드 이동)
제어 장치(7)는 픽업 플립 헤드(21)를 픽업 위치로부터 반전 위치로 이동시킨다.
(스텝 S23: 픽업 플립 헤드 반전)
제어 장치(7)는 픽업 플립 헤드(21)를 180도 회전시켜, 다이 D의 범프면(표면)을 반전시켜 하면을 향하게 하여, 다이 D를 트랜스퍼 헤드(81)에 건네주는 자세로 한다.
(스텝 S24: 트랜스퍼 헤드 전달)
제어 장치(7)는 픽업 플립 헤드(21)의 콜릿(22)으로부터 트랜스퍼 헤드(81)의 콜릿(82)에 의해 다이 D를 픽업하여, 다이 D의 전달이 행해진다.
(스텝 S25: 픽업 플립 헤드 반전)
제어 장치(7)는 픽업 플립 헤드(21)를 반전하여, 콜릿(22)의 흡착면을 아래로 향하게 한다.
(스텝 S26: 트랜스퍼 헤드 이동)
스텝 S25 전 또는 병행하여, 제어 장치(7)는 트랜스퍼 헤드(81)를 중간 스테이지(31)로 이동시킨다.
(스텝 S27: 중간 스테이지 다이 적재)
제어 장치(7)는 트랜스퍼 헤드(81)에 보유 지지되어 있는 다이 D를 중간 스테이지(31)에 적재한다.
(스텝 S28: 트랜스퍼 헤드 이동)
제어 장치(7)는 트랜스퍼 헤드(81)를 다이 D의 전달 위치로 이동시킨다.
(스텝 S29: 중간 스테이지 위치 이동)
스텝 S28 후 또는 병행하여, 제어 장치(7)는 중간 스테이지(31)를 본드 헤드(41)와의 전달 위치로 이동시킨다.
(스텝 S2A: 본드 헤드 전달)
제어 장치(7)는 중간 스테이지(31)로부터 본드 헤드(41)의 콜릿에 의해 다이 D를 픽업하여, 다이 D의 전달이 행해진다.
(스텝 S2B: 중간 스테이지 위치 이동)
제어 장치(7)는 중간 스테이지(31)를 트랜스퍼 헤드(81)와의 전달 위치로 이동시킨다.
(스텝 S2C: 본드 헤드 이동)
제어 장치(7)는, 본드 헤드(41)의 콜릿(42)이 보유 지지하고 있는 다이 D를 기판 P 상으로 이동시킨다.
(스텝 S2D: 본드)
제어 장치(7)는, 중간 스테이지(31)로부터 본드 헤드(41)의 콜릿(42)으로 픽업한 다이 D를 점착성의 기제(점착층)가 도포된 기판 P 상에 본드(적재)한다. 상세에 대해서는 후술한다.
(스텝 S2E: 본드 헤드 이동)
제어 장치(7)는 본드 헤드(41)를 중간 스테이지(31)와의 전달 위치로 이동시킨다.
또한, 스텝 S2E 후에, 제어 장치(7)는 기판 반출부(6H)에서 반송 레일(51, 52)로부터 다이 D가 본드된 기판 P를 보유 지지하고 있는 기판 반송 지그 WC를 취출한다. 플립 칩 본더(10)로부터 기판 P를 보유 지지하고 있는 기판 반송 지그 WC를 반출한다.
그 후, 기판 P의 점착층 상에 배치된 복수의 다이(반도체 칩)를 밀봉 수지로 일괄 밀봉함으로써, 복수의 반도체 칩과 복수의 반도체 칩을 덮는 밀봉 수지를 구비하는 밀봉체를 형성한 후, 밀봉체로부터 기판 P를 박리하고, 다음에 밀봉체의 기판 P가 첩부되어 있던 면 상에 재배선층을 형성하여 FOWLP를 제조한다.
다음에, 도 1에 도시한 본드 스테이지(46)에 대하여 도 5를 사용하여 설명한다. 도 5는 도 1에 도시한 본드 스테이지를 도시하는 상면도이다.
도 5에 도시한 바와 같이, 본드 스테이지(46)는 FOPLP용의 직사각 형상의 기판 및 FOWLP용의 원 형상의 기판의 양쪽을 진공 흡착 및 가열하도록 구성되어 있다. 직사각 형상의 기판은, 예를 들어 515㎜×510㎜의 크기의 기판이 적재 가능하고, 원 형상의 기판은, 예를 들어 12인치 및 8인치의 웨이퍼 사이즈의 기판이 적재 가능하다.
본드 스테이지(46)는, 중앙의 원에 원 형상의 기판용의 진공 흡착용 홈 VT1 및 히터 HT1과, 외주에 직사각 형상의 기판용의 진공 흡착 홈 VT2 및 히터 HT2와, 기판 반송 지그용의 릴리프 구멍 EH1, EH2를 구비한다. 릴리프 구멍 EH1은 후술하는 기판 보유 지지 갈고리 WSC용이며, 릴리프 구멍 EH2는 후술하는 기판 위치 결정 갈고리 WPM용이다. 원 형상의 기판을 적재하는 경우에는, 중앙의 원의 히터 HT1 및 진공 흡착 홈 VT1만을 사용하고, 직사각 형상의 기판을 적재하는 경우에는, 중앙의 원의 히터 HT1과 외주의 히터 HT2 및 진공 흡착 홈 VT1, VT2를 사용한다.
다음에, 도 1에 도시한 기판 반송 지그 WC에 대하여 도 6을 사용하여 설명한다. 도 6은 도 1에 도시한 기판 반송 지그를 설명하는 도면이다. 도 6의 (a)는 기판 반송 지그를 도시하는 상면도이다. 도 6의 (b)는 기판 반송 지그가 본드 스테이지에 적재되기 전의 상태를 나타내는, 도 6의 (a)의 B-B선에 있어서의 단면도이다. 도 6의 (c)는 기판 반송 지그가 본드 스테이지에 적재된 상태를 나타내는, 도 6의 (a)의 B-B선에 있어서의 단면도이다.
기판 반송 지그 WC는, 중앙에 구멍이 형성된 직사각 형상의 기판 WCS와, 기판 P를 3개소에서 보유 지지하는 3개의 기판 보유 지지 갈고리 WSC와, 기판 위치 결정 갈고리 WPM을 구비한다. 도 6의 (b)에 도시한 바와 같이, 기판 보유 지지 갈고리 WSC는, 기판 WCS의 상면에 맞닿아 고정되는 부분 WSCa와, 기판 P의 하면에 맞닿아 기판 P를 보유 지지하는 부분 WSCb를 갖는다. 기판 P를 보유 지지하는 부분 WSCb의 상면은, 기판 P의 하면과 맞닿는다. 도 6의 (c)에 도시한 바와 같이, 기판 P를 보유 지지하는 부분 WSCb는 본드 스테이지(46)의 릴리프 구멍에 매몰되어 기판 P의 하면이 본드 스테이지(46)의 상면과 맞닿도록 구성되어 있다.
여기서, 본 개시에 있어서의 다이 본딩 장치를 보다 명확하게 하기 위해, 기판에 다이를 플레이스하는 경우의 문제점에 대하여 도 7을 사용하여 설명한다. 도 7은 기판의 열신축의 문제점을 설명하는 도면이며, 초기 시에 있어서의 기판과 본드 시에 있어서의 기판을 겹쳐서 기재한 개념도이다.
FOWLP에서는 기판 사이즈가 크고(예를 들어, 직경이 300㎜ 등), 위치 결정 기준이 마련되어 있지 않은 기판 상에 다이를 3 내지 5㎛ 등의 고정밀도로, 또한 대량으로 본드할 필요가 있다. 그러나, 환경의 온도 변화나 프로세스에서 필요로 하는 기판 온도의 변화, 장치의 경시 변화 등에 의한 영향으로, 본드 도중에 기판의 신축 등 변화되는 경우가 있어, 본드 후의 정밀도에 영향을 미친다.
예를 들어, 도 7에 도시한 바와 같이, 설계값이나 상온 시 또는 본드 개시 시(초기 시)에 있어서의 기판(이 상태를 기판 P0이라 기재함)은, 본드 시의 가열 처리에 있어서 기판이 X축 방향 및 Y축 방향으로 열팽창한다(이 상태를 기판 P1이라 기재한다). 그 결과, 설계값이나 초기 시에 있어서의 기판 중심 CN을 기준으로 하는 목표 본드의 좌표 BC0은, 본드 시에 있어서는 기판 중심 CN을 기준으로 하는 목표 본드의 좌표 BC1이 된다.
동일한 목표여도 열신축이 일어난 만큼, 목표 본드 위치는 좌표 BC0으로부터 좌표 BC1로 어긋나 있다. 그러나, 그것을 고려하지 않고 보정을 하지 않은 채로 본드하면, 좌표 BC0의 위치에 본드하게 된다. 그렇게 되면, 본드 후에 초기 시에 있어서의 기판 상태로 되돌아갔을 때, 목표대로의 본드 위치로는 되어 있지 않아, 정밀도가 나오지 않는다. 초기 시에 있어서의 기판 상태로 되돌아갔을 때의 정밀도를 좋게 하기 위해 보정을 가할 필요가 있다.
환경이나 프로세스에 의한 온도 변화에 대한 기판의 열신축(열팽창 및 열수축)에 의한 변화에 대해, 임의의 외형 3개소 이상의 좌표로부터 근사 원을 구하여 연산에 의해 중심점 좌표를 산출하고, 측정 포인트의 중심점으로부터의 반경의 경시 변화로 각 점의 신축을 구하여 보정을 행하는 것이 생각된다.
그러나, 기판 P의 열신축은, 하기 (a) 내지 (f)의 이유에 의해 기판 내에서 균일하게 발생한다고는 할 수 없어, 기판 P가 어느 개소도 중심으로부터 균일하게 신축한다고는 할 수 없다. 또한 산출한 중심점 좌표도 변화되기 때문에, 열신축량의 산출에 오차가 발생하여, 정확한 열신축에 의한 기판 P 내의 본드 위치의 보정이 곤란해진다.
(a) 기판 P의 일부 에어리어로부터 순서대로 본드를 행하기 때문에, 본드된 에어리어와 그 이외의 에어리어의 기판 P의 흡방열량이 달라, 기판 P 내에 온도차가 발생하여 부분적인 기판 P 내의 열신축의 차가 발생한다.
(b) 기판 P의 가열 기구인 본드 스테이지(46)의 히터 HT1에 의한 변동으로 기판 P 내의 열신축량에 차가 발생한다.
(c) 기판 반송 지그 WC에 있어서의 기판 P의 클램프(고정) 부분인 기판 보유 지지 갈고리 WSC로부터의 열전도의 영향으로 가열된 기판 P로부터의 방열량에 부분적인 차가 발생하여, 기판 P 내에 온도차가 발생하여 기판 P 내에 열신축의 차가 발생한다.
(d) FOPLP용의 기판과 FOWLP용의 기판의 양쪽에 다이를 플레이스하는 병용 장치에 있어서, 직사각형의 FOPLP용의 기판에 FOWLP용의 기판을 장착하여 처리를 행하는 경우, FOPLP용의 기판 부분의 기준 가이드 부분인 기판 위치 결정 갈고리 WPM으로부터 일방향으로 기판 P의 위치에 따라서 다른 열변형이 발생하여, 중심점의 좌표도 변화된다. 또한, 접촉한 직사각 형상의 기판 WCS의 코너부나 변 등의 형상에 따라 방열량이 달라, FOWLP용의 기판 P 내에 온도차가 발생하여 부분적인 기판 P 내의 열신축의 차가 발생한다.
(e) 기판 P의 휨에 의해 온도차가 발생하여, 기판 P 내의 열신축의 차가 발생한다.
(f) 기판 P의 부재의 성질에 따라서는 열신축에 이방성이 있어, 열변형이 불균일해진다.
상기 문제점을 해결하는 실시 형태의 본드 방법의 개요에 대하여 도 8 및 도 9를 사용하여 설명한다. 도 8은 실시 형태의 본드 방법의 개요를 설명하는 도면이며, 도 8의 (a)는 에어리어 분할을 설명하는 도면이고, 도 8의 (b)는 열신축량의 산출을 설명하는 도면이다. 도 9는 실시 형태의 본드 방법에 의한 효과의 일례를 설명하는 도면이다.
도 8의 (a)에 도시한 바와 같이, 기판 P1의 원주를 복수의 에어리어 AR로 분할한다. 분할한 에어리어마다의 원주 상의 3점 이상의 좌표를 추출하고 그 좌표로부터 그 에어리어마다의 중심 좌표를 산출한다. 그리고, 도 8의 (b)에 도시한 바와 같이, 그 에어리어마다 산출한 중심 좌표로부터 원주 상의 점 좌표의 열신축량(Δr)을 산출하여 파악한다. 파악한 본드 시의 각 좌표점의 변화량을, 초기 시에 있어서의 기판 P0의 값과 비교하고, 그 변화량에 기초하여 본드 위치를 보정하여 기판에 다이를 본드한다.
분할의 개념을 사용함으로써 에어리어마다 다른 보정값을 갖게 되기 때문에, 도 9에 도시한 바와 같은 기형이어도 본드하는 것이 가능하다. 도 9에 도시한 바와 같은 경우에는, 기판 P1의 일부만 따뜻하게 하여, 신축한 상태이다. 이와 같은 경우에도, 에어리어 AR1, 에어리어 AR2에서 다른 보정값을 가짐으로써 각각의 에어리어 AR1, AR2에 있어서 다이를 정확하게 본드하는 것이 가능해진다.
이에 의해, 기판 P 내에서 발생하는 불균일한 열팽창 수축에 의한 변형에 대해, 그 에어리어마다 보정이 가능해진다. 원 형상의 투명 기판으로 구성되는 FOWLP용의 기판에 대한 본드(다이 플레이스)의 정밀도를 향상시킬 수 있다. 이에 의해, FOWLP 제품의 수율을 향상시킬 수 있다.
다음에, 실시 형태에 있어서의 본드 방법에 대하여 도 10 내지 도 15를 사용하여 설명한다. 도 10은 실시 형태에 있어서의 본드 방법을 설명하는 흐름도이다. 도 11은 기판의 중심을 산출하는 방법을 설명하는 상면도이다. 도 12는 최소 제곱법으로 근사 원을 산출하고, 근사 원의 중심(Xc, Yc), 반경(R)을 구하는 방법을 설명하는 도면이다. 도 13은 최소 제곱법으로 근사 원을 산출하고, 근사 원의 중심(Xc, Yc), 반경(R)을 구하는 방법에 사용하는 식을 도시하는 도면이다. 도 14는 에어리어 분할예를 설명하는 도면이다. 도 15는 하나의 에어리어에 있어서의 기판의 중심을 산출하는 방법을 설명하는 도면이다.
(스텝 S1)
제어 장치(7)는, 기판 반송 지그 WC에 의해 보유 지지된 기판 P0을 본드 스테이지(46)로 반송하여, 기판 P0을 진공 흡착한 후, 바로 기판 P0의 에지 인식 동작을 개시한다. 도 11에 도시한 바와 같이, 인식 동작에서는, 제어 장치(7)는, 기판 P0의 임의의 3점에 있어서의 에지 EG1 내지 EG3을 기판 인식 카메라(44)에 의해 촬상하여, 기판 P0의 3개의 에지 EG1 내지 EG3의 위치를 인식(계측)하고, 그 위치 및 거리를 기억 장치에 보존한다. 또한, 기판 P0의 3개의 에지 EG1 내지 EG3의 검출은 기판 인식 카메라(44)에 의한 에지 스캔에 의해 행하지만, 레이저 높이 센서 등에 의한 높이 스캔으로 변화 위치를 계측해도 된다. 기판 P0의 에지의 검출은 3개에 한정되는 것은 아니고, 4개 이상이어도 된다.
(스텝 S2)
제어 장치(7)는, 스텝 S1에서 계측한 기판 P0의 3개의 에지 EG1 내지 EG3의 위치로부터 기판 P0의 중심 CN 및 기판 P의 크기(예를 들어, 반경)를 산출하고, 그것들을 초깃값으로서 기억 장치에 보존한다. 제어 장치(7)는, 3점의 에지의 측정 결과로부터, 최소 제곱법에 의해 근사 원을 산출하고, 그 근사 원의 중심(xc, yc) 및 반경(r)을 구한다.
여기서, 복수의 측정점(xi, yi)으로부터 원을 최소 제곱법으로 근사하고, 원의 중심(xc, yc)을 산출하는 방법에 대하여 도 12 및 도 13을 사용하여 설명한다. 또한, 도 12에 도시한 바와 같이, 측정점은 3점 이상이면 근사 원을 산출 가능하다.
근사하는 원의 중심 CN의 좌표(xc, yc)를 (a, b), 반경을 r로 하면, 근사하는 원의 식은, 도 13에 도시한 식 (1)로 표시된다. 식 (1)을 변형하여, 도 13에 도시한 식 (2)와 같이 변형할 수 있다. 여기서, 식 (2)의 파라미터 A, B, C는, 도 13에 도시한 식 (3)으로 표시된다.
복수의 측정점(xi, yi)(i=1 내지 n)을 사용하고, 최소 제곱법에 의해 파라미터 A, B, C를 산출한다. 즉, 도 13에 도시한 식 (4)를 사용하여 파라미터 A, B, C를 산출한다.
식 (4)를 파라미터 A, B, C로 편미분하면, 도 13에 도시한 식 (5) (6) (7)과 같이 된다. 식 (5) (6) (7)을 행렬식으로 표현하면, 도 13에 도시한 식 (8)과 같이 되고, 식 (8)을 변형하면, 도 13에 도시한 식 (9)와 같이 된다. 식 (9)로부터 파라미터 A, B, C를 산출한다.
식 (9)로부터 산출한 A, B를 식 (3)에 대입하여 (a, b)를 산출한다. 식 (3)으로부터 산출한 (a, b) 및 식 (9)로부터 산출한 C를 식 (3)에 대입하여 r을 산출한다.
(스텝 S3)
제어 장치(7)는, 기판 P0의 중심 CN으로부터 다이 D를 본드하는 위치를 미리 등록해 두고, 그 위치에 본드 헤드(41)에 의해 다이 D를 순차적으로 본드한다.
(스텝 S4, S5)
제어 장치(7)는, 소정 시간 또는 소정 개수 등, 시간 경과와 비슷한 설정에 기초하여 그 기간(소정 기간)을 경과하였는지 여부를 판정하고(스텝 S4), 경과하지 않은 경우에는 본드를 계속하고, 경과한 경우, 다시 기판 P1의 에지를 검출한다(스텝 S5).
여기서, 기판 P1을 그 원주 상에 복수의 에어리어로 분할한다. 복수의 에어리어는 임의로 설정 가능하다. 예를 들어, 기판 P의 초기 상태(기판 P0)에 있어서의 중심 위치를 중심으로 하는 부채형으로 균등하게 4분할한다. 본드 위치에 의해, 예를 들어 도 14에 도시한 바와 같은 제1 사분면(I)으로부터 제4 사분면(IV)의 대상 사분면(에어리어)을 확정한다. 제어 장치(7)는, 분할된 에어리어마다 기판 P1의 복수의 에지를 계측한다.
(스텝 S6)
도 15에 도시한 바와 같이, 제어 장치(7)는, 예를 들어 대상 에어리어로서 제1 사분면 내에 있어서 기판 P1의 임의의 3개의 에지 EG1 내지 EG3을 기판 인식 카메라(44)에 의해 촬상하여, 기판 P1의 3개의 에지 EG1 내지 EG3의 위치를 인식 (계측)하고, 그 위치 및 거리를 기억 장치에 보존한다. 제어 장치(7)는, 제1 사분면의 에어리어의 원주 상의 3점의 좌표로부터 스텝 S2와 마찬가지로 근사 원을 산출한다. 그 근사 원의 중심 CN'(xc', yc') 및 반경(r')을 산출하고, 기억 장치에 보존한다.
(스텝 S7)
제어 장치(7)는, 스텝 S6에 있어서 계측한 중심 CN'의 위치 및 반경(r') 및 스텝 S2에 있어서 산출한 초깃값에 기초하여, 기판 P1의 원주 상의 점 좌표의 기판 P0의 원주 상의 점 좌표에 대한 변화량을 산출한다. 예를 들어, 제어 장치(7)는, 스텝 S2에 있어서 산출한 근사 원의 반경(r)과 스텝 S6에 있어서 산출한 근사 원의 반경(r')에 의해 신축률을 산출하고, 산출한 신축률에 기초하여 상술한 변화량을 산출한다.
(스텝 S8)
제어 장치(7)는, 스텝 S7에 있어서 산출된 변화량에 기초하여, 미리 등록되어 있는 다이 D를 본드하는 위치를 보정하여, 다이 D를 기판 P1에 본드 헤드(41)에 의해 본드한다.
(스텝 S9)
제어 장치(7)는, 소정 기간을 경과하였는지 여부를 판정하고, 경과하지 않은 경우에는 스텝 S8의 본드를 계속하고, 경과한 경우에는 스텝 S5로 되돌아간다.
실시 형태에서는, 미리 설정된 에어리어마다, 본드 스테이지 상에 설치된 기판의 중심(기판 기준 위치)과 반경(기판 사이즈)을 검출하고, 중심 기준으로 위치의 얼라인먼트, 반경 변화로 신축 보정을 실시한다. 이에 의해, 열신축에 의한 기판의 중심 및 기판의 반경의 변화에 추종하여, 본드할 수 있다.
<변형예>
이하, 실시 형태의 대표적인 변형예에 대하여, 몇 개 예시한다. 이하의 변형예의 설명에 있어서, 상술한 실시 형태에서 설명된 것과 마찬가지의 구성 및 기능을 갖는 부분에 대해서는, 상술한 실시 형태와 마찬가지의 부호가 사용될 수 있는 것으로 한다. 그리고, 이러한 부분의 설명에 대해서는, 기술적으로 모순되지 않는 범위 내에 있어서, 상술한 실시 형태에 있어서의 설명이 적절히 원용될 수 있는 것으로 한다. 또한, 상술한 실시 형태의 일부, 및, 복수의 변형예의 전부 또는 일부가, 기술적으로 모순되지 않는 범위 내에 있어서, 적절히, 복합적으로 적용될 수 있다.
(제1 변형예)
제1 변형예에 있어서의 본드 방법에 대하여 도 16을 사용하여 설명한다. 도 16은 제1 변형예에 있어서의 에지 위치의 설정을 설명하는 도면이다.
실시 형태에서는, 대상 에어리어 내에 있어서 기판 P의 임의의 3점의 에지의 위치를 측정하는 예를 설명하였지만, 대상 에어리어 내의 3점은, 에어리어 내의 기판 P의 외주의 최원부의 2점과 그 중점에 자동적으로 설정한다. 예를 들어, 도 16에 도시한 바와 같이, 균등하게 4분할하여 대상 에어리어를 제1 사분면으로 하는 경우에는, 에지 EG11은 x축 상의 위치에 설정하고, 에지 EG13은 y축 상의 위치에 설정하고, 에지 EG12는 에지 EG11과 에지 EG13의 중점 위치에 설정한다. 이에 의해, 3점의 간격을 자동적으로 넓게 취할 수 있다.
(제2 변형예)
분할하는 에어리어의 사이즈에 기초하여, 에어리어 내의 최저 측정점수를 결정하도록 해도 된다. 분할하는 에어리어가 작은 경우, 실시 형태와 마찬가지로, 그 에어리어를 원으로 가정하여 중심을 산출한다. 이 경우에는, 최저 3점의 에지 검출을 행한다. 분할하는 에어리어가 큰 경우, 그 에어리어를 타원으로 가정하여 중심을 산출한다. 이 경우에는, 최저 6점의 에지 검출을 행한다.
타원의 일반식은 하기 식으로 표시된다.
Ax2+Bxy+Cy2+Dx+Ey+F=0
여기서, A 내지 F는 계수이다. 계수가 6개 있으므로, 최저 6점의 에지의 위치를 검출함으로써, 실시 형태에 근사 원과 마찬가지로, 근사 타원의 중심 좌표, 장축의 길이, 단축에 길이, 기울기를 산출할 수 있다.
또한, 분할하는 에어리어의 입도에 관계없이, 최저 6점의 에지를 검출하여 타원 근사를 사용해도 된다.
(제3 변형예)
실시 형태에서는, 기판 P를 균등하게 분할하여 에어리어를 설정하는 예를 설명하였지만, 제3 변형예에서는, 분할하는 에어리어를 설정함에 있어서, 제어 장치(7)는, 적외선 방사 서모그래피의 화상 등에 의해 온도 측정을 행하고, 온도 측정 결과에 기초하여 분할하는 에어리어를 설정한다. 이에 의해, 실제의 변형 에어리어에 의한 보정이 가능해진다.
(제4 변형예)
제4 변형예에서는, 분할하는 에어리어를 설정함에 있어서, 제어 장치(7)는, 사전에 본떠 메카니즘 요인의 열전도의 성질을 파악하고, 그 성질의 영향을 예측한 후에 분할하는 에어리어를 설정한다.
(제5 변형예)
제5 변형예에서는, 분할하는 에어리어를 설정함에 있어서, 처음에는 손 입력으로 에어리어를 상세하게 분할하고, 제어 장치(7)는, 팽창 계수나 보정률을 산출하여 본드한다. 그리고, 산출한 팽창 계수나 보정률(팽창률)이 동일한 개소가 있는 경우, 제어 장치(7)는, 해당 개소를 그룹화하여 동일한 에어리어로 설정한다. 이에 의해, 택트 타임을 향상시킬 수 있다.
(제6 변형예)
제6 변형예에서는, 분할하는 에어리어를 설정함에 있어서, 제어 장치(7)는, 축적된 팽창 계수나 보정률(팽창률) 등의 데이터에 기초하여, 팽창률을 추측하여 분할하는 에어리어를 설정한다.
이상, 본 개시자들에 의해 이루어진 발명을 실시 형태 및 변형예에 기초하여 구체적으로 설명하였지만, 본 개시는, 상기 실시 형태 및 변형예에 한정되는 것은 아니고, 다양하게 변경 가능한 것은 물론이다.
예를 들어, 실시 형태에서는, 픽업부(2), 트랜스퍼부(8), 중간 스테이지부(3) 및 본드부(4)가 하나인 예를 설명하였지만, 픽업부(2), 트랜스퍼부(8), 중간 스테이지부(3) 및 본드부(4)는 각각 2조 있어도 된다.
또한, 실시 형태에서는, Y 빔(43)에는 하나의 본드 헤드(41)가 마련되는 예를 설명하였지만, 복수의 본드 헤드를 마련해도 된다.
또한, 실시 형태에서는 플립 칩 본더에 대하여 설명하였지만, 다이 공급부로부터 픽업한 다이를 반전하지 않고 본드하는 다이 본더에도 적용 가능하다.
7: 제어 장치
10: 플립 칩 본더(다이 본딩 장치)
41: 본드 헤드
44: 기판 인식 카메라(촬상 장치)
D: 다이
P: 기판

Claims (15)

  1. 픽업한 다이를 투명한 원 형상의 기판의 상면에 적재하는 본드 헤드와,
    상기 기판을 촬상하는 촬상 장치와,
    상기 본드 헤드와 상기 촬상 장치를 제어하는 제어 장치를 구비하고,
    상기 제어 장치는,
    상기 기판의 초기 상태에 있어서의 복수의 에지를 상기 촬상 장치에 의해 인식하여 계측하고,
    상기 계측한 위치에 기초하여 상기 기판의 초기 중심 위치 및 초기 크기를 산출하고,
    상기 기판을 원주 상에 복수의 에어리어로 분할하고, 소정 시간 경과 후 또는 소정 개수 본드된 후(소정 기간 후), 상기 기판의 상기 에어리어마다 복수의 에지를 상기 촬상 장치에 의해 인식하여 계측하고, 상기 계측한 위치에 기초하여 상기 에어리어마다에 있어서의 기판의 변위 중심 위치 및 변위 크기를 산출하고,
    상기 초기 중심 위치 및 상기 초기 크기와, 상기 변위 중심 위치 및 상기 변위 크기에 기초하여, 상기 기판의 상기 소정 기간 후에 있어서의 외주의 좌표와, 상기 기판의 상기 초기 상태에 있어서의 외주의 좌표의 변위량을 산출하도록 구성되는 다이 본딩 장치.
  2. 제1항에 있어서,
    상기 제어 장치는,
    상기 초기 중심 위치를 기준으로 하는 다이를 본드하는 본드 위치를 미리 등록해 두고, 상기 본드 위치에 상기 본드 헤드에 의해 다이를 순차적으로 본드하고,
    상기 소정 기간 후, 상기 본드 위치를 상기 변위량에 기초하여 보정하고, 상기 본드 헤드에 의해 다이를 순차적으로 본드하도록 구성되는 다이 본딩 장치.
  3. 제1항에 있어서,
    상기 제어 장치는, 상기 초기 상태에 있어서의 기판의 중심 위치 및 크기는, 3점 이상의 에지의 위치에 기초하여, 근사 원에 의해 산출하도록 구성되는 다이 본딩 장치.
  4. 제3항에 있어서,
    상기 제어 장치는, 상기 소정 기간 후에 있어서의 기판의 중심 위치 및 크기는, 3점 이상의 에지의 위치에 기초하여, 근사 원에 의해 산출하도록 구성되는 다이 본딩 장치.
  5. 제3항에 있어서,
    상기 제어 장치는, 상기 소정 기간 후에 있어서의 기판의 중심 위치 및 크기는, 6점 이상의 에지의 위치에 기초하여, 근사 타원에 의해 산출하도록 구성되는 다이 본딩 장치.
  6. 제3항에 있어서,
    상기 제어 장치는, 상기 에어리어 내의 3점의 에지에 위치를 계측하고, 상기 에어리어 내의 3점은 에어리어 내의 기판의 외주 최원부의 2점과 그 중점을 설정하도록 구성되는 다이 본딩 장치.
  7. 제1항에 있어서,
    상기 제어 장치는, 상기 기판을 원주 상에 복수의 에어리어로 분할함에 있어서, 적외선 방사 서모그래피의 화상에 의해 온도 측정을 행하고, 온도 측정 결과에 기초하여 분할하는 에어리어를 설정하도록 구성되는 다이 본딩 장치.
  8. 제1항에 있어서,
    상기 제어 장치는, 상기 기판을 원주 상에 복수의 에어리어로 분할함에 있어서, 사전에 본떠 메카니즘 요인의 열전도의 성질을 파악하고, 그 성질의 영향을 예측한 결과에 기초하여 분할하는 에어리어를 설정하도록 구성되는 다이 본딩 장치.
  9. 제1항에 있어서,
    상기 제어 장치는, 상기 기판을 원주 상에 복수의 에어리어로 분할함에 있어서, 처음에는 손 입력으로 에어리어를 상세하게 분할하고, 팽창 계수 또는 보정률을 산출하여 본드하고, 상기 산출한 팽창 계수 또는 보정률이 동일한 개소가 있는 경우, 해당 개소를 그룹화하여 동일한 에어리어로 설정하도록 구성되는 다이 본딩 장치.
  10. 제1항에 있어서,
    상기 제어 장치는, 상기 기판을 원주 상에 복수의 에어리어로 분할함에 있어서, 축적된 팽창 계수 또는 보정률에 기초하여, 팽창률을 추측하여 분할하는 에어리어를 설정하도록 구성되는 다이 본딩 장치.
  11. 다이를 갖는 다이싱 테이프를 보유 지지하는 웨이퍼 링을 반입하는 공정과,
    투명한 원 형상의 기판을 반입하는 공정과,
    상기 웨이퍼 링으로부터 상기 다이를 픽업하고, 상기 픽업된 다이를 상기 기판에 적재하는 적재 공정을 구비하고,
    상기 적재 공정은,
    상기 기판의 초기 상태에 있어서의 복수의 에지를 계측하고,
    상기 계측한 위치에 기초하여 상기 기판의 초기 중심 위치 및 초기 크기를 산출하고,
    상기 기판을 원주 상에 복수의 에어리어로 분할하고, 소정 시간 경과 후 또는 소정 개수 본드된 후(소정 기간 후), 상기 기판의 상기 에어리어마다 복수의 에지를 계측하고, 상기 계측한 위치에 기초하여 상기 에어리어마다에 있어서의 기판의 변위 중심 위치 및 변위 크기를 산출하고,
    상기 초기 중심 위치 및 상기 초기 크기와, 상기 변위 중심 위치 및 상기 변위 크기에 기초하여, 상기 기판의 상기 소정 기간 후에 있어서의 외주의 좌표와, 상기 기판의 상기 초기 상태에 있어서의 외주의 좌표의 변위량을 산출하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 적재 공정은,
    상기 초기 중심 위치를 기준으로 하는 다이를 본드하는 본드 위치를 미리 등록해 두고, 상기 본드 위치에 다이를 순차적으로 본드하고,
    상기 소정 기간 후, 상기 본드 위치를 상기 변위량에 기초하여 보정하고, 다이를 순차적으로 본드하는 반도체 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 적재 공정은, 상기 초기 상태에 있어서의 기판의 중심 위치 및 크기는, 3점 이상의 에지의 위치에 기초하여, 근사 원에 의해 산출하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 적재 공정은, 상기 소정 기간 후에 있어서의 기판의 중심 위치 및 크기는, 3점 이상의 에지의 위치에 기초하여, 근사 원에 의해 산출하는 반도체 장치의 제조 방법.
  15. 제13항에 있어서,
    상기 적재 공정은, 상기 소정 기간 후에 있어서의 기판의 중심 위치 및 크기는, 6점 이상의 에지의 위치에 기초하여, 근사 타원에 의해 산출하는 반도체 장치의 제조 방법.
KR1020220032586A 2021-03-19 2022-03-16 다이 본딩 장치 및 반도체 장치의 제조 방법 KR20220131174A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021046693A JP2022145332A (ja) 2021-03-19 2021-03-19 ダイボンディング装置および半導体装置の製造方法
JPJP-P-2021-046693 2021-03-19

Publications (1)

Publication Number Publication Date
KR20220131174A true KR20220131174A (ko) 2022-09-27

Family

ID=83451903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220032586A KR20220131174A (ko) 2021-03-19 2022-03-16 다이 본딩 장치 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
JP (1) JP2022145332A (ko)
KR (1) KR20220131174A (ko)
TW (1) TWI820540B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118070749A (zh) * 2024-04-17 2024-05-24 淄博芯材集成电路有限责任公司 一种基板收缩方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133353A (ja) 2017-02-13 2018-08-23 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101741769B1 (ko) * 2010-12-06 2017-05-30 주식회사 탑 엔지니어링 다이 본딩 헤드 이동 제어장치
US11456259B2 (en) * 2019-03-27 2022-09-27 Pyxis Cf Pte. Ltd. Panel level packaging for devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133353A (ja) 2017-02-13 2018-08-23 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022145332A (ja) 2022-10-04
TWI820540B (zh) 2023-11-01
TW202303799A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
US11062964B2 (en) Method for manufacturing semiconductor device, and mounting apparatus
TWI442491B (zh) Grain bonding machine and semiconductor manufacturing method
US10299386B2 (en) Placement machine and method for equipping a substrate with unhoused chips
JP6928134B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
TWI698952B (zh) 電子部件的實裝裝置與實裝方法,及封裝部件的製造方法
KR20220131174A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
JP7436251B2 (ja) ダイボンディング装置および半導体装置の製造方法
TW202329289A (zh) 安裝裝置及半導體裝置的製造方法
JP5690535B2 (ja) ダイボンダ及び半導体製造方法
KR102415798B1 (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법
TWI700767B (zh) 用於將設有凸塊的半導體晶片安裝在基板的基板定位的方法
KR102152667B1 (ko) 본딩 방법
KR101990822B1 (ko) 칩 본딩 장치
US11705426B2 (en) Bonding apparatus and bonding method
JP7350696B2 (ja) 電子部品の実装装置
WO2023188500A1 (ja) 位置合わせ装置、位置合わせ方法、ボンディング装置、ボンディング方法、および半導体装置製造方法
US20230197670A1 (en) Bonding device and adjustment method for bonding head
Pristauz et al. The Role of Pick and Place in Fan‐Out Wafer‐Level Packaging
KR20210033896A (ko) 다이 본딩 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal