KR20180130508A - 모바일 전자기기를 위한 평면내 능동 냉각 디바이스 - Google Patents

모바일 전자기기를 위한 평면내 능동 냉각 디바이스 Download PDF

Info

Publication number
KR20180130508A
KR20180130508A KR1020187028222A KR20187028222A KR20180130508A KR 20180130508 A KR20180130508 A KR 20180130508A KR 1020187028222 A KR1020187028222 A KR 1020187028222A KR 20187028222 A KR20187028222 A KR 20187028222A KR 20180130508 A KR20180130508 A KR 20180130508A
Authority
KR
South Korea
Prior art keywords
electrode
layer
lateral surface
junction
transfer device
Prior art date
Application number
KR1020187028222A
Other languages
English (en)
Inventor
펭 왕
언니크리슈난 바다칸마루비두
비나이 미터
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20180130508A publication Critical patent/KR20180130508A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/203—Cooling means for portable computers, e.g. for laptops
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25B—REFRIGERATION MACHINES, PLANTS OR SYSTEMS; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS
    • F25B21/00—Machines, plants or systems, using electric or magnetic effects
    • F25B21/02—Machines, plants or systems, using electric or magnetic effects using Peltier effect; using Nernst-Ettinghausen effect
    • F25B21/04—Machines, plants or systems, using electric or magnetic effects using Peltier effect; using Nernst-Ettinghausen effect reversible
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H01L35/30—
    • H01L35/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/13—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the heat-exchanging means at the junction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

능동적 열 전달 디바이스는 모바일 디바이스들과 같은 장치들 내에서의 열 관리를 위해 제안된다. 제안된 열 전달 디바이스는 열전기(TE; thermoelectric) 층, TE 층의 측방향 표면들 둘 모두 상의 제1 전극 및 제2 전극을 포함할 수 있다. 제1 전극과 제2 전극 사이에 전압차가 있을 때, 열 소스로부터의 열은 TE 층 내에서 측방향으로 제1 전극으로부터 제2 전극으로 전달될 수 있다.

Description

모바일 전자기기를 위한 평면내 능동 냉각 디바이스
[0001] 본원에서 설명되는 다양한 양상들은, 전자기기에서의 열적 관리(thermal management)에 관한 것으로, 더 구체적으로는 평면내 능동 냉각 디바이스(in-plane active cooling device)들에 관한 것이다.
[0002] 열적 관리는 모바일 디바이스들과 같은 시스템들에 중요할 수 있다. 왜냐하면, 대부분의 사용 경우들에서, 시스템 성능은, 최대 허용가능 접합부 온도에 의해 열적으로 제한될 수 있기 때문이다. 높은 표면 온도는 디바이스를 사용하기 불편하게 만들 수 있거나 또는 국부적인 피부 화상들을 초래할 수 있기 때문에, 스킨 온도(skin temperature)는 다른 중요한 설계 제약일 수 있다. 예컨대, OEM(original equipment manufacturer)들은 통상적으로, 플라스틱 표면들에 대한 최대 허용가능 온도로서 45℃를 요구하고, 금속 표면들에 대한 최대 허용가능 온도로서 40℃를 요구한다. 따라서, 시스템 성능은 때때로, 스킨 온도들에 의해 열적으로 제한될 수 있다.
[0003] 따라서, 모바일 전자 디바이스들과 같은 시스템들에서, 중앙 프로세싱 유닛(CPU; central processing unit), 그래픽스 프로세싱 유닛(GPU; graphics processing unit), 전력 관리 집적 회로(PMIC; power management integrated circuit) 등과 같은 중요한 내부 컴포넌트들의 편안한 표면 터치 온도 및 최대 온도 제한들 중 하나 또는 둘 모두를 해결하는 것이 바람직할 것이다. 종래에, 모바일 디바이스들을 위한 냉각 솔루션들은 소프트웨어-기반 열적 완화 및 열적/기계적-기반 수동적 열 확산이다.
[0004] 본 개요는 일부 예시적인 양상들의 특징들을 식별하며, 개시된 청구대상의 배타적이거나 포괄적인 설명은 아니다. 특징들 또는 양상들이 본 개요에 포함되는지 또는 본 개요로부터 생략되는지가, 그러한 특징들의 상대적인 중요성을 표시하도록 의도되는 것은 아니다. 부가적인 특징들 및 양상들이 설명되며, 그러한 부가적인 특징들 및 양상들은 다음의 상세한 설명을 읽고 상세한 설명의 일부를 형성하는 도면들을 검토할 때 당업자들에게 명백해질 것이다.
[0005] 하나 또는 그 초과의 양상들은 열을 능동적으로 전달하도록 구성된 열 전달 디바이스에 관한 것이다. 열 전달 디바이스는 열전기(TE; thermoelectric) 층, 제1 전극, 및 제2 전극을 포함할 수 있다. TE 층은 제1 측방향 표면(lateral surface), 제2 측방향 표면, 제1 측부 표면(side surface), 및 제2 측부 표면을 가질 수 있다. 제1 측방향 표면 및 제2 측방향 표면은 제1 측부 표면 및 제2 측부 표면보다 더 길 수 있다. 제1 전극은 TE 층의 제1 측방향 표면 상에 있을 수 있고, 제1 접합부에서 TE 층과 계면을 이룰(interface) 수 있다. 제2 전극은 TE 층의 제1 측방향 표면 또는 제2 측방향 표면 상에 있을 수 있고, 제2 접합부에서 TE 층과 계면을 이룰 수 있다. 열 전달 디바이스는, 제1 전극과 제2 전극 사이에 전압차(voltage differential)가 있을 때, 열 소스(heat source)에 의해 발생된 열을 TE 층 내에서 측방향으로 제1 전극으로부터 제2 전극으로 전달하도록 구성될 수 있다.
[0006] 하나 또는 그 초과의 양상들은 장치에 관한 것으로, 장치는 칩, 칩에 전력을 제공하도록 구성된 배터리, 및 칩으로부터 멀리 열을 능동적으로 전달하도록 구성된 열 전달 디바이스를 포함할 수 있다. 열 전달 디바이스는 열전기(TE) 층, 제1 전극, 및 제2 전극을 포함할 수 있다. TE 층은 제1 측방향 표면, 제2 측방향 표면, 제1 측부 표면, 및 제2 측부 표면을 가질 수 있다. 제1 측방향 표면 및 제2 측방향 표면은 제1 측부 표면 및 제2 측부 표면보다 더 길 수 있다. 제1 전극은 TE 층의 제1 측방향 표면 상에 있을 수 있고, 제1 접합부에서 TE 층과 계면을 이룰 수 있으며, 제1 접합부는 칩과 오버랩할 수 있다. 제2 전극은 TE 층의 제1 측방향 표면 또는 제2 측방향 표면 상에 있을 수 있고, 제2 접합부에서 TE 층과 계면을 이룰 수 있다. 열 전달 디바이스는, 배터리가 제1 전극과 제2 전극 사이에 전압차를 야기할 때, 칩에 의해 발생된 열을 TE 층 내에서 측방향으로 제1 전극으로부터 제2 전극으로 전달하도록 구성될 수 있다.
[0007] 하나 또는 그 초과의 양상들은 열을 능동적으로 전달하도록 열 전달 디바이스를 형성하는 방법에 관한 것이다. 방법은 열전기(TE) 층을 형성하는 단계, 제1 전극을 형성하는 단계, 및 제2 전극을 형성하는 단계를 포함할 수 있다. 제1 측방향 표면 및 제2 측방향 표면 각각이 제1 측부 표면 및 제2 측부 표면 각각보다 더 길도록, 제1 측방향 표면, 제2 측방향 표면, 제1 측부 표면, 및 제2 측부 표면을 갖는 TE 층이 형성될 수 있다. 제1 전극이 제1 접합부에서 TE 층과 계면을 이루도록, TE 층의 제1 측방향 표면 상에 제1 전극이 형성될 수 있다. 제2 전극이 제2 접합부에서 TE 층과 계면을 이루도록, TE 층의 제1 측방향 표면 또는 제2 측방향 표면 상에 제2 전극이 형성될 수 있다. 열 전달 디바이스는, 제1 전극과 제2 전극 사이에 전압차가 있을 때, 열 소스에 의해 발생된 열이 TE 층 내에서 측방향으로 제1 전극으로부터 제2 전극으로 전달되도록, 형성될 수 있다.
[0008] 하나 또는 그 초과의 양상들은 열을 능동적으로 전달하도록 구성된 열 전달 디바이스에 관한 것이다. 열 전달 디바이스는 열전기(TE) 층, 제1 전압을 인가하기 위한 수단, 및 제2 전압을 인가하기 위한 수단을 포함할 수 있다. TE 층은 제1 측방향 표면, 제2 측방향 표면, 제1 측부 표면, 및 제2 측부 표면을 가질 수 있다. 제1 측방향 표면 및 제2 측방향 표면은 제1 측부 표면 및 제2 측부 표면보다 더 길 수 있다. 제1 전압을 인가하기 위한 수단, 예컨대 제1 전극은 TE 층의 제1 측방향 표면 상에 있을 수 있고, 제1 접합부에서 TE 층과 계면을 이룰 수 있다. 제2 전압을 인가하기 위한 수단, 예컨대 제2 전극은 TE 층의 제1 측방향 표면 또는 제2 측방향 표면 상에 있을 수 있고, 제2 접합부에서 TE 층과 계면을 이룰 수 있다. 열 전달 디바이스는, 제1 전압을 인가하기 위한 수단과 제2 전압을 인가하기 위한 수단 사이에 전압차가 있을 때, 열을 TE 층 내에서 측방향으로, 제1 전압을 인가하기 위한 수단으로부터 제2 전압을 인가하기 위한 수단으로 전달하도록, 구성될 수 있다.
[0009] 첨부 도면들은 예들의 설명을 돕기 위해 제시되며, 예들의 제한이 아니라 단지 예들의 예시를 위해 제공된다.
[0010] 도 1 및 2는 열전기 및 동작을 설명하기 위한 종래의 열전기 냉각기를 예시하고;
[0011] 도 3a 및 3b는 본 개시내용의 비-제한적인 양상에 따른 열전기 냉각기의 평면도 및 측면도를 예시하고;
[0012] 도 4a 및 4b는 본 개시내용의 비-제한적인 양상에 따른 열전기 냉각기의 평면도 및 측면도를 예시하고;
[0013] 도 5a, 5b 및 5c는 본 개시내용의 비-제한적인 양상에 따른 열전기 냉각기의 평면도, 제1 측면도, 및 제2 측면도를 예시하고;
[0014] 도 6은 본 개시내용의 비-제한적인 양상에 따른 열 전달 디바이스를 포함하는 장치를 예시하고;
[0015] 도 7a 및 7b는 본 개시내용의 비-제한적인 양상에 따른 장치에 통합되는 열 전달 디바이스의 예시적인 세부사항들을 예시하고;
[0016] 도 8, 9, 10 및 11은 본 개시내용의 비-제한적인 양상들에 따른 열 전달 디바이스들을 포함하는 장치들의 예들을 예시하고;
[0017] 도 12a-12c는 본 개시내용의 비-제한적인 양상에 따른 열 전달 디바이스를 형성하는 방법의 스테이지들을 예시하고;
[0018] 도 13은 본 개시내용의 비-제한적인 양상에 따른 열 전달 디바이스를 형성하는 방법의 흐름도를 예시하고;
[0019] 도 14a-14c는 본 개시내용의 비-제한적인 양상에 따른 열 전달 디바이스를 형성하는 다른 방법의 스테이지들을 예시하고; 그리고
[0020] 도 15는 본 개시내용의 비-제한적인 양상에 따른 열 전달 디바이스를 형성하는 다른 방법의 흐름도를 예시한다.
[0021] 양상들은, 본 개시내용의 하나 또는 그 초과의 양상들의 구체적인 예들에 관한 다음의 설명 및 관련 도면들에서 제공된다. 대체 예들은 본 논의의 범위를 벗어나지 않으면서 고안될 수 있다. 추가로, 관련 세부사항들을 모호하지 않게 하도록, 잘 알려진 엘리먼트들은 상세하게 설명되지 않거나 생략될 것이다.
[0022] "예시적인"이라는 용어는 "예, 경우 또는 예시로서 기능하는" 것을 의미하도록 본원에서 사용된다. 본원에서 "예시적인" 것으로 설명되는 임의의 예는 반드시 다른 예들에 비해 선호되거나 유리한 것으로 해석될 필요는 없다. 마찬가지로, "실시예들"이라는 용어는, 개시되는 청구대상의 모든 실시예들이 논의된 특징, 장점 또는 동작 모드를 포함하는 것을 요구하지는 않는다.
[0023] 본원에서 사용된 용어는 특정 예를 설명하려는 목적만을 위한 것이며, 제한하는 것으로 의도되지 않는다. 본원에서 사용된 바와 같이, 단수 형태들은, 문맥이 그렇지 않다는 것을 명확히 표시하지 않으면 복수 형태들을 또한 포함하도록 의도된다. "포함하다(comprises)", "포함하는(comprising)", "포함하다(includes)" 및/또는 "포함하는(including)"라는 용어들은 본원에서 사용될 때, 서술된 특징들, 정수들, 단계들, 동작들, 엘리먼트들 및/또는 컴포넌트들의 존재를 특정하지만, 하나 또는 그 초과의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 그들의 그룹들의 존재 또는 추가를 배제하지 않는다는 것이 추가로 이해될 것이다.
[0024] 또한, 많은 예들은, 예컨대, 컴퓨팅 디바이스의 엘리먼트들에 의해 수행될 동작들의 시퀀스들의 관점들에서 설명된다. 본원에서 설명된 다양한 동작들이 특정 회로들(예컨대, 주문형 집적 회로(ASIC; application specific integrated circuit)들)에 의해, 하나 또는 그 초과의 프로세서들에 의해 실행되는 프로그램 명령들에 의해, 또는 이 둘 모두의 조합에 의해 수행될 수 있다는 것이 인지될 것이다. 부가적으로, 본원에서 설명된 동작들의 이들 시퀀스는, 실행 시에, 연관된 프로세서로 하여금 본원에서 설명된 기능을 수행하게 할 컴퓨터 명령들의 대응하는 세트가 저장된 임의의 형태의 컴퓨터-판독가능 저장 매체 내에서 완전히 구현되는 것으로 고려될 수 있다. 따라서, 다양한 양상들은 다수의 상이한 형태들로 구현될 수 있고, 이러한 형태들 모두는 청구되는 청구대상의 범위 내에 있는 것으로 간주된다. 부가하여, 본원에서 설명된 예들 각각에 대해, 임의의 그러한 예들의 대응하는 형태는, 예컨대 설명된 동작을 수행 "하도록 구성된 로직"으로서 본원에서 설명될 수 있다.
[0025] 언급된 바와 같이, 모바일 디바이스들을 위한 종래의 열적 관리는 소프트웨어-기반 열적 완화 및 열적/기계적-기반 수동적 열 확산을 포함한다. 이에 부가하여 또는 이 대신에, 능동적으로 열을 전달하는 열 전달 디바이스를 활용하여 열적 관리를 제공하는 것이 제안된다. 제안된 열 전달 디바이스는 그 자체로 사용되거나, 또는 소프트웨어-기반 열적 완화 및/또는 수동적인 열적/기계적-기반 수동 열 확산과 함께 사용될 수 있다.
[0026] 열전기 냉각기(TEC; thermoelectric cooler)는 능동적 열 전달 디바이스의 예이다. TEC는 능동적인 냉각을 달성하기 위해 일 측으로부터 다른 측으로 열을 펌핑하기 위하여 전기적-열적 에너지 변환 현상을 활용하는 고체 상태 펌프이다. TEC 동작의 원리는 도 1에 예시된다. 예시된 바와 같이, TEC(100)는 제1 전극(110)과 제2 전극(120) 사이에 열전기(TE) 재료(150)를 각각 포함할 수 있다. TE 재료(150)는 N형 또는 P형 반도체일 수 있고, 제1 및 제2 전극들(110, 120)은 금속성일 수 있다.
[0027] 열전기의 물리학이 간략히 설명된다. 2개의 상이한 재료들(예컨대, 금속 및 반도체)이 서로 접합되고 2개의 재료들의 접합부를 통해 전류가 흐를 때, 전류 흐름 방향 및 반도체 유형에 따라, 상이한 재료들 사이의 접합부에서 열이 흡수되거나 또는 릴리즈된다. 열이 흡수되는 접합부에서 냉각이 발생한다. 역으로, 열이 릴리즈되는 접합부에서 가열이 발생한다. 도 1에서, 점선 타원들로 강조된 2개의 접합부들, 즉, 제1 전극(110)과 TE 재료(150) 사이의 제1 접합부(112) 및 TE 재료(150)와 제2 전극(120) 사이의 제2 접합부(122)가 있다.
[0028] 전력이 제1 및 제2 전극들(110, 120)에 인가될 때, 열은 하나의 접합부에서는 흡수되고 다른 접합부에서는 릴리즈된다. 따라서, 열은 하나의 전극으로부터 다른 전극으로 흐른다. 제1 전극(110)에 인가되는 전압이 제2 전극(120)에 인가되는 전압보다 더 높도록 전압차가 있으면, 전류는 TE 재료(150) 내에서 제1 전극(110)으로부터 제2 전극(120)으로 흐른다(전류 흐름은 전자들의 흐름과 반대인 것으로 보인다고 가정함). TE 재료(150)가 P형 반도체인 경우, 열은 양전압 측으로부터 음전압 측으로의 전류 방향으로 흐르도록 펌핑된다. 다시 말해, 열은 제1 접합부(112)에서 흡수되고, 제2 접합부(122)에서 릴리즈된다. TE 재료(150)가 N형 반도체인 경우, 열은 전류와 반대 방향으로, 즉, 음전압 측(열이 제2 접합부(122)에서 흡수됨)으로부터 양전압 측(제1 접합부(112)에서 릴리즈됨)으로 펌핑된다.
[0029] 열전기 냉각 및 가열 전력(Q)은 절대 온도(T), 인가되는 전류(I), 및 시베크 계수(Seebeck coefficient)(S)에 비례하며, Q　=　STI로 주어질 수 있다. 그런 다음, 열 흡수 접합부에서 발생하는 냉각 전력(QC)은 QC　=　STCI로 표현될 수 있다. 유사하게, 열 릴리즈 접합부에서 발생하는 가열 전력(QH)은 QH　=　STHI로 표현될 수 있다. 그러나, TE 재료(150)를 통해 흐르는 전류로 인해 추가의 열이 또한 발생된다. 그러한 주울 가열(Joule heating)(QJ)은 QJ = I2R로서 정량화될 수 있으며, 여기서 R은 전류 경로의 저항이다. 제1 및 제2 전극들(110, 120)이 금속들이라고 가정하면, 저항의 대부분은 TE 재료(150)에 기인할 것이다. TE 재료(150)가 P형 반도체인 것으로 가정하여, 이러한 3개의 열 전력들, 즉, QC, QH 및 QJ가 도 2에 예시된다.
[0030] 열전기 냉각 효율은 성능 계수(COP; coefficient of performance)를 특징으로 할 수 있으며, 성능 계수(COP)는 펌핑된 열과 전력 입력의 비율로서 정의될 수 있다. 일 관점에서, 펌핑된 열은 냉각 전력(QC)과 동일시될 수 있다. COP는 보통, 저온 측과 고온 측 사이의 온도 차이에 따른다. 이는, COP가 온도 차이에 반비례함을 의미하는데, 예컨대, 온도 차이가 증가함에 따라, COP는 감소한다.
[0031] 위에서 표시된 바와 같이, TEC들과 같은 능동적 열 전달 디바이스를 활용하여 열적 관리를 제공하는 것이 제안된다. 그러나, 종래의 교차-평면 TEC는, 밀리미터-스케일의 TEC를 수용하는 것을 어렵게 만드는 모바일 디바이스의 작은 폼 팩터(form factor)로 인해 모바일 디바이스에 적합하지 않으며, 열전기 열(STI) 및 주울 열(I2R)을 제거하기에 충분한 능력을 제공하지 않는다. 종래의 TEC의 또 다른 한계는 종래의 TEC가 모바일 디바이스에 통합될 때이며, 이는 접합부는 더 차갑게 하지만 스킨은 더 뜨겁게 만들거나, 또는 스킨은 더 차갑게 하지만 접합부는 더 뜨겁게 만든다.
[0032] 종래의 열적 관리 솔루션들의 하나 또는 그 초과의 단점들을 해결하기 위해, 모바일 디바이스들의 고온 영역들로부터 저온 영역들로 열을 측방향으로 전달할 수 있는 평면내 능동 냉각 디바이스를 통합하는 것이 제안된다. 제안의 하나 또는 그 초과의 양상들은, 접합부 온도(junction temperature)들 및 스킨 핫 스폿 온도(skin hot spot temperature)들 둘 모두를 감소시킴으로써, 효율적인 열적 관리를 달성할 수 있다.
[0033] 열 전달 디바이스(300) ― 예컨대, 열전기 냉각기(TEC) ― 의 비-제한적인 예가 도 3a 및 3b에 예시된다. 열 전달 디바이스(300)는 능동적 열 전달 디바이스이다. 도 3a는 평면도를 예시하고, 도 3b는 측면도를 예시한다. 열 전달 디바이스(300)는 열이 측방향으로 펌핑되는 것을 가능하게 하는 평면내 구성(in-plane configuration)을 가질 수 있다. 도시된 바와 같이, 열 전달 디바이스(300)는 열전기(TE) 층(350), 제1 전극(310), 및 제2 전극(320)을 포함할 수 있다. 제1 전극(310)은 제1 전압을 인가하기 위한 수단의 예일 수 있고, 제2 전극(320)은 제2 전압을 인가하기 위한 수단의 예일 수 있다. TE 층(350)은 N형 또는 P형 반도체일 수 있고, 제1 및 제2 측방향 표면들(352, 354), 및 제1 및 제2 측부 표면들(356, 358)을 가질 수 있다(도 3b 참조). 일 관점에서 볼 때, 제1 및 제2 측방향 표면들(352, 354)은, 제1 및 제2 측방향 표면들(352, 354)이 제1 및 제2 측부 표면들(356, 358)보다 더 길다는 점에서, 측방향 표면들로 지칭된다. 편의를 위해, 제1 및 제2 측방향 표면들(352, 354) 및 제1 및 제2 측부 표면들(356, 358)은 또한, 상부, 하부, 좌측 및 우측 표면들(352, 354, 356, 358)로 지칭될 수 있다. 상부, 하부, 좌측 및 우측이라는 형용사들은 단지 편의를 위한 것이며, 절대적인 배향들을 표시하도록 사용되지 않아야 한다는 것이 주목되어야 한다.
[0034] 제1 전극(310)은 TE 층(350)의 측방향 표면들 중 하나 ― 상부 표면(352) 또는 하부 표면(354) ― 상에 있을 수 있다. 제1 전극(310)과 TE 층(350)이 서로 계면을 이루는 곳은 제1 접합부(312)로 지칭될 수 있다. 이 경우, "계면을 이루다(interface)"는 "접촉하다(in contact)"와 동의어일 수 있다. 논의의 편의를 위해, 제1 전극(310)은 TE 층(350)의 제1 측방향 표면(352) 상에 있는 것으로 가정될 것이다. 일 관점에서 볼 때, 제1 접합부(312)는 제1 측방향 표면(352)의 부분이라고 말할 수 있다.
[0035] 양상에서, 제1 전극(310)은 전기적 및 열적 둘 모두로 전도성이 높다. 예컨대, 제1 전극(310)은 금속일 수 있다. 제1 전극(310)은 TE 층(350)의 일 단부에, 또는 실질적으로 TE 층(350)의 일 단부에 로케이팅될 수 있다. 도 3b에서, 제1 전극(310)은, TE 층(350)의 좌측 표면(356)과 균등(even)한 것으로 또는 실질적으로 균등한 것으로, 그리고 우측 표면(358)을 향해 연장되는 것으로 예시된다. 제1 전극(310)이 제1 접합부(312)에서 TE 층(350)과 계면을 이루기 때문에, 제1 접합부(312)는 제1 측부 표면(356)에서 시작하여 또는 실질적으로 제1 측부 표면(356)에서 시작하여 제2 측부 표면(358)을 향해 연장될 수 있다고 말할 수 있다.
[0036] 제2 전극(320)과 TE 층(350)이 제2 접합부(322)에서 서로 계면을 이루도록, 제2 전극(320)이 또한, TE 층(350)의 상부 표면(352) 상에 있을 수 있다. 즉, 제2 접합부(322)는 또한, 제1 측방향 표면(352)의 부분일 수 있다. 제2 전극(320)은 제1 전극(310)과 마찬가지로, 금속과 같이, 전기적 및 열적 둘 모두로 전도성이 높을 수 있다. 제2 전극(320)은 제1 전극(310)을 형성하는 데 사용된 재료와 동일한 또는 상이한 재료로 형성될 수 있다. 제2 전극(320)은, 제1 전극(310)이 로케이팅된 단부 반대편의, TE 층(350)의 단부에 또는 실질적으로 TE 층(350)의 단부에 로케이팅될 수 있다. 도 3b에서, 제2 전극(320)은, TE 층(350)의 우측 표면(358)과 균등한 것으로 또는 실질적으로 균등한 것으로, 그리고 좌측 표면(356)을 향해 연장되는 것으로 예시된다. 제2 전극(320)이 제2 접합부(322)에서 TE 층(350)과 계면을 이루기 때문에, 제2 접합부(322)는 제2 측부 표면(358)에서 또는 실질적으로 제2 측부 표면(358)에서 시작하여 제1 측부 표면(356)을 향해 연장될 수 있다고 말할 수 있다.
[0037] 도 3a 및 3b에서, 제1 전극(310)과 제2 전극(320) 사이에 전압차가 있을 때, 열은 TE 층(350) 내에서 측방향으로 제1 전극(310)으로부터 제2 전극(320)으로(이러한 도면들에서 좌측에서 우측으로) 흐른다고 가정될 수 있다. 즉, 제1 전극(310)과 제2 전극(320) 사이에 전력이 인가될 때, 열은 제1 접합부(312)에서 흡수되고, 제2 접합부(322)에서 릴리즈될 수 있다. TE 층(350)이 P형 반도체인 경우, 제1 전극(310)에 인가되는 전압 전위가 더 높아야 한다. TE 층(350)이 N형 반도체인 경우, 제2 전극(320)에 인가되는 전위가 더 높아야 한다.
[0038] 열 소스(305)가 도 3a 및 3b에 도시된다. 열 소스(305)는 칩, 이를테면, CPU, GPU, PMIC, 또는 냉각될 임의의 디바이스일 수 있다. 열 소스(305) 그 자체는 반드시 열 전달 디바이스(300)의 부분일 필요는 없다. 오히려, 열 소스(305)는, 양상에서, 제1 전극(310)이 근처에 로케이팅됨을 표시하는 것으로 도시된다. 이러한 방식에서, 열 소스(305)에 의해 발생된 열은 제1 접합부(312)에서 제1 전극(310)을 통해 흡수되고, TE 층(350)을 통해 측방향으로 전달되고, 제2 접합부(322)에서 제2 전극(320)을 통해 릴리즈될 수 있다. 효율을 향상시키기 위해, 열 소스(305)로부터 제1 전극(310)으로의 열의 전도가 최대화되어야 한다. 이를 달성하기 위한 하나의 방식은, 적어도 부분적으로, 열 소스(305)와 제1 접합부(312) 사이에 오버랩 영역을 갖는 것이다. 양상에서, 제1 접합부(312)는 도 3a에 예시된 바와 같이, 열 소스(305)와 완전히 오버랩할 수 있다. 이는, 완전한 오버랩이 발생하면, 제1 접합부(312)의 영역이 적어도 열 소스(305)의 영역만큼 커야함을 의미한다.
[0039] 열 전달을 향상시키기 위한 다른 방식은 열 릴리즈 영역을 증가시키는 것인데, 이는 결국 열 전달 디바이스(300)의 열 방산 능력을 증가시킬 것이다. 예컨대, 도 3b에 예시된 바와 같이, 제2 접합부(322)는 제1 접합부(312)의 영역보다 더 큰 영역을 가질 수 있다. 더 큰 영역을 갖는 제2 접합부(322)가 요건이 아니라 그러한 구조를 갖는 것이 요건이며, 제1 접합부(312)에서 흡수된 열은 제2 접합부(322)에서 더 큰 영역에 걸쳐 릴리즈될 수 있다.
[0040] 도 3b에서, 제1 및 제2 접합부들(312, 322) 둘 모두는 TE 층(350)의 동일한 측방향 표면 ― 이 경우에서는 상부(제1 측방향) 표면(352) ― 상에 있는 것으로 예시된다. 그러나, 이는, 열 전달 디바이스(400)를 예시하는 도 4a 및 4b에서 증명되는 바와 같이, 요건은 아니다. "3" 대신 "4"로 시작하는 것 외에는, 열 전달 디바이스(400)의 엘리먼트들은 열 전달 디바이스(300)의 엘리먼트들과 유사하게 번호가 매겨져 있다.
[0041] 또한 능동형인 열 전달 디바이스(400)의 구조는 열 전달 디바이스(300)의 구조와 유사할 수 있다. 예컨대, 열 전달 디바이스(400)는 열전기(TE) 층(450), 제1 전극(410), 및 제2 전극(420)을 포함할 수 있다(도 4b 참조). 제1 전극(410)은 제1 전압을 인가하기 위한 수단의 다른 예일 수 있고, 제2 전극(420)은 제2 전압을 인가하기 위한 수단의 다른 예일 수 있다. 금속으로 형성될 수 있는 제1 전극(410)은 제1 접합부(412)에서 TE 층(450)과 계면을 이룰 수 있고, 동일한 또는 상이한 금속으로 형성될 수 있는 제2 전극(420)은 제2 접합부(422)에서 TE 층(450)과 계면을 이룰 수 있다. 제1 접합부(412)는 좌측(제1 측부) 표면(456)에서 시작하여 또는 거의 좌측(제1 측부) 표면(456)에서 시작하여 우측(제2 측부) 표면(458)을 향해 연장될 수 있고, 제2 접합부(422)는 우측(제2 측부) 표면(458)에서 시작하여 또는 거의 우측(제2 측부) 표면(458)에서 시작하여 좌측(제1 측부) 표면(456)을 향해 연장될 수 있다. 제1 전극(410)과 제2 전극(420) 사이에 전압차가 있을 때, 열은 TE 층(450) 내에서 측방향으로 제1 전극(410)으로부터 제2 전극(420)으로 흐르는 것으로 가정될 수 있다. 제1 접합부(412)와 열 소스(405) 사이에는 부분적인 또는 전체적인 오버랩이 존재할 수 있다. 또한, 제2 접합부(422)는 제1 접합부(412)보다 더 큰 영역을 가질 수 있다.
[0042] 그러나, 열 전달 디바이스(300)와 달리, 열 전달 디바이스(400)의 제1 및 제2 전극들(410, 420)은 반대편의 측방향 표면들 상에 있을 수 있다. 이는, 제1 및 제2 접합부들(412, 422)이 또한, 반대편의 측방향 표면들의 부분들일 수 있음을 의미한다. 이 경우, 제1 전극(410)과 제2 전극(420)은 상부 표면(452)과 하부 표면(454) 상에 있는 것으로 각각 예시된다. 즉, 제1 접합부(412)는 상부(제1 측방향) 표면(452)의 부분일 수 있고, 제2 접합부(422)는 하부(제2 측방향) 표면(454)의 부분일 수 있다. 도시되지 않았지만, 제1 전극(410) 및 제2 전극(420)이 각각 하부 표면(454) 및 상부 표면(452) 상에 있는 구조를 갖는 것이 물론 가능하다.
[0043] TE 층들(350, 450)이 P형 반도체 또는 N형 반도체일 수 있다는 것이 위로부터 상기된다. 도 5a, 5b 및 5c에서 예시되는 바와 같이, 열 전달 디바이스에 P형 반도체 및 N형 반도체 둘 모두를 갖는 것이 또한 가능하다. 도 5a는 열 전달 디바이스(500)의 평면도를 예시하고, 도 5b는 열 전달 디바이스(500)의 일 측면도를 예시하고, 도 5c는 열 전달 디바이스(500)의 반대편 측면도를 예시한다.
[0044] 예시되는 바와 같이, 열 전달 디바이스(500)는 제1 TE 층(550), 제1 전극(510), 및 제2 전극(520)을 포함할 수 있다. 제1 전극(510)은 제1 전압을 인가하기 위한 수단의 추가의 예일 수 있고, 제2 전극(520)은 제2 전압을 인가하기 위한 수단의 추가의 예일 수 있다. 일 관점에서 볼 때, 제1 TE 층(550), 제1 전극(510) 및 제2 전극(520)은, 열 전달 디바이스(300)의 TE 층(350), 제1 전극(310) 및 제2 전극(320)과 유사한 것으로 보일 수 있다. 즉, 제1 TE 층(550)은 N형 또는 P형 반도체일 수 있고, 제1 및 제2 측방향 표면들(552, 554), 및 제1 및 제2 측부 표면들(556, 558)을 가질 수 있다(도 5b 참조). 제1 전극(510) 및 제2 전극(520)은 각각 제1 TE 층(550)의 제1 측방향 표면(552) 또는 제2 측방향 표면(554) 상에 있을 수 있다. 설명의 간략성을 위해, 제1 및 제2 전극들(510, 520) 둘 모두가 제1 측방향 표면(552) 상에 있는 것으로 가정될 수 있으며, 이는 제1 및 제2 접합부들(512, 522) 둘 모두가 제1 측방향 표면(552)의 부분들임을 의미한다. 제1 및 제2 전극들(510, 520) 둘 모두는 금속(동일한 또는 상이한 금속)으로 형성될 수 있다. 제1 접합부(512)는 제1 측부 표면(556)에서 또는 실질적으로 제1 측부 표면(556)에서 시작하여 제2 측부 표면(558)을 향해 연장될 수 있고, 제2 접합부(522)는 제2 측부 표면(558)에서 또는 실질적으로 제2 측부 표면(558)에서 시작하여 제1 측부 표면(556)을 향해 연장될 수 있다.
[0045] 열 전달 디바이스(500)는 제2 TE 층(560), 제3 전극(530), 및 제4 전극(540)을 더 포함할 수 있다. 제3 전극(530)은 제3 전압을 인가하기 위한 수단의 예일 수 있고, 제4 전극(540)은 제4 전압을 인가하기 위한 수단의 예일 수 있다. 일 관점에서 볼 때, 제2 TE 층(560) 및 제3 및 제4 전극들(530, 540)은 제1 TE 층(550), 제1 전극(510), 및 제2 전극(520)의 미러 이미지들인 것으로 보일 수 있다(도 5a 참조). 예컨대, 제2 TE 층(560)은 제1 TE 층(550)의 반도체 유형과 반대되는 유형의 반도체일 수 있다. 제2 TE 층(560)은 제3 및 제4 측방향 표면들(562, 564) 및 제3 및 제4 측부 표면들(566, 568)을 가질 수 있고, 여기서 제3 및 제4 측방향 표면들(562, 564)은 제3 및 제4 측부 표면들(566, 568)보다 더 길다(도 5c 참조).
[0046] 제1 TE 층(550)과 제2 TE 층(560)의 대응하는 표면들은, 실질적으로 평행한 평면들을 정의할 수 있다. 즉, 제3 및 제4 측방향 표면들(562, 564)의 평면들은 제1 및 제2 측방향 표면들(552, 554)의 평면들과 실질적으로 평행할 수 있다. 유사하게, 제3 및 제4 측부 표면들(566, 568)의 평면들은 제1 및 제2 측부 표면들(556, 558)의 평면들과 실질적으로 평행할 수 있다. 실제로, 도 5a에 예시된 바와 같이, 제1 TE 층(550)과 제2 TE 층(560)의 대응하는 평면들은 실질적으로 동일 평면 상에 있을 수 있다.
[0047] 제3 및 제4 전극들(530, 540)은 각각 제2 TE 층(560)의 제3 측방향 표면(562) 또는 제4 측방향 표면(564) 상에 있을 수 있다. 또한 설명의 간략성을 위해, 제3 및 제4 전극들(530, 540) 둘 모두가 제3 측방향 표면(562) 상에 있는 것으로 가정될 수 있으며, 이는 제3 및 제4 접합부들(532, 542) 둘 모두가 제3 측방향 표면(562)의 부분들임을 의미한다. 제3 및 제4 전극들(530, 540) 둘 모두는 금속(동일한 또는 상이한 금속)으로 형성될 수 있다.
[0048] 도 5a에 예시된 바와 같이, 제1 TE 층(550)과 제2 TE 층(560)은 나란히 로케이팅될 수 있다. 또한, 제3 전극(530)은 제2 전극(520) 근처에 로케이팅될 수 있고, 제4 전극(540)은 제1 전극(510) 근처에 로케이팅될 수 있다. 이는, 제3 접합부(532)(제3 전극(530)과 제2 TE 층(560) 사이의 계면)가 제4 측부 표면(568)에서 또는 실질적으로 제4 측부 표면(568)에서 시작하여 제3 측부 표면(566)을 향해 연장될 수 있음을 의미한다. 또한, 제4 접합부(542)(제4 전극(540)과 제2 TE 층(560) 사이의 계면)는 제3 측부 표면(566)에서 또는 실질적으로 제3 측부 표면(566)에서 시작하여 제4 측부 표면(568)을 향해 연장될 수 있다(도 5c 참조).
[0049] 제2 전극(520)과 제3 전극(530)은 동일한 전기 전위에 있도록 커플링될 수 있다. 이러한 방식에서, 제1 전극(510), 제1 TE 층(550), 제2 전극(520), 제3 전극(530), 제2 TE 층(560), 및 제4 전극(540)의 순서로 직렬 전기 경로가 형성될 수 있다. 예컨대, 제1 전극(510)에서의 전압이 제4 전극(540)에서의 전압보다 더 높도록, 전압이 인가된다고 가정한다. 그런 다음, 제1 전극(510)으로부터 제2 전극(520)으로 전압 강하가 발생할 것이고, 제3 전극(530)으로부터 제4 전극(540)으로 다른 전압 강하가 발생할 것이다. 그런 다음, 도 5a에서, 결과적인 전류는 제1 TE 층(550)에서는 좌측에서 우측 방향으로, 그리고 제2 TE 층(560)에서는 우측에서 좌측 방향으로 흐를 것이다. 제2 전극(520)과 제3 전극(530)이 전기적으로 커플링될 때, 제2 전극(520)과 제3 전극(530) 사이의 임의의 전압 강하는 무시가능한 정도일 것이다. 일 양상에서, 단일 전극이 제2 및 제3 전극들(520, 530)로서 역할을 할 수 있다.
[0050] 도 5a에 예시된 바와 같이, 제1 TE 층(550)과 제2 TE 층(560)이 나란히 로케이팅되어 직렬 전기 경로를 형성할 때, 이러한 구성은 열을 평행한 방향들로 전달할 수 있다. 예컨대, 바로 위에서 설명된 바와 같이, 전압이 제1 및 제4 전극들(510, 540)에 인가된다고 가정한다. 또한, 제1 TE 층(550)이 P형 반도체이고, 제2 TE 층(560)이 N형 반도체라고 가정한다. 도 5a에서, 열은 제1 TE 층(550) 및 제2 TE 층(560) 둘 모두에서 측방향으로 좌측으로부터 우측으로 전달될 것이다. 제1 TE 층(550)에서, 열은 전류 방향으로 ― 제1 전극(510)으로부터 제2 전극(520)으로 ― 전달될 것인데, 왜냐하면, 제1 TE 층(550)이 P형이기 때문이다. 제2 TE 층(560)에서, 열은 전류 반대 방향으로 ― 제4 전극(540)으로부터 제3 전극(530)으로 ― 전달될 것인데, 왜냐하면, 제2 TE 층이 N형이기 때문이다. 다시 말해, 제1 TE 층(550) 내의 제1 전극(510)으로부터 제2 전극(520)으로의 열적 경로는 제2 TE 층(560) 내의 제4 전극(540)으로부터 제3 전극(530)으로의 열적 경로와 실질적으로 평행할 수 있다.
[0051] 제1 전극(510)과 제4 전극(540) 사이에 전압차가 있을 때, 열은 제1 TE 층(550) 내에서 측방향으로 제1 전극(510)으로부터 제2 전극(520)으로 흐르고, 또한 제2 TE 층(560) 내에서 측방향으로 제4 전극(540)으로부터 제3 전극(530)으로 흐른다고 가정될 수 있다. 즉, 제1 전극(510)과 제4 전극(540) 사이에 전력이 인가될 때, 열은 제1 및 제4 접합부들(512, 542)에서 흡수되고, 제2 및 제3 접합부들(522, 532)에서 릴리즈될 수 있다. 제1 및 제2 TE 층들(550, 560)이 각각 P형 및 N형 반도체들인 경우, 제1 전극(510)에 인가되는 전위가 더 높아야 한다. 제1 및 제2 TE 층들(550, 560)이 각각 N형 및 P형 반도체들인 경우, 제4 전극(540)에 인가되는 전위가 더 높아야 한다.
[0052] 일 양상에서, 제1 접합부(512)와 제4 접합부(542)의 조합된 영역은 적어도 부분적으로 열 소스(505)와 오버랩할 수 있다. 오버랩은 열 소스(505)로부터의 열 흡수를 최대화하기 위해 완료될 수 있다. 다른 양상에서, 열 릴리즈를 향상시키기 위해, 제2 접합부(522)와 제3 접합부(532)의 조합된 영역은 제1 접합부(512)와 제4 접합부(542)의 조합된 영역보다 더 클 수 있다.
[0053] 도시되지 않았지만, 제2 및 제3 접합부들(522, 532)은 제1 및 제4 접합부들(512, 542)과 반대편의 측방향 표면들 상에 있을 수 있다. 그럼에도 불구하고, 양상에서, 제2 및 제3 접합부들(522, 532)은 대응하는 측방향 표면들의 부분들이다. 이를 달리 말하면, 제2 전극(520)이 제1 측방향 표면(552) 상에 있는 경우, 제3 전극(530)은 제3 측방향 표면(562) 상에 있을 수 있다. 역으로, 제2 전극(520)이 제2 측방향 표면(554) 상에 있는 경우, 제3 전극(530)은 제4 측방향 표면(564) 상에 있을 수 있다.
[0054] 또한 도시되지 않았지만, 대안은, 제2 및 제3 전극들(520, 530) 대신에 제1 및 제4 전극들(510, 540)을 전기적으로 커플링시키는 것이다. 이 대안에서, 제1 및 제2 TE 층들(550, 560)이 각각 P형 및 N형 반도체들로서 유지된다는 것을 가정하면, 제3 전극(530), 제2 TE 층(560), 제4 전극(540), 제1 전극(510), 제1 TE 층(550), 및 제2 전극(520)의 순서로 직렬 전기 경로가 형성될 수 있다. 이 대안에서, 제3 전극(530)에서의 전압이 제2 전극(520)에서의 전압보다 더 높도록 전압이 인가되는 경우, 제3 전극(530)으로부터 제4 전극(540)으로 전압 강하가 발생할 것이고, 제1 전극(510)으로부터 제2 전극(520)으로 다른 전압 강하가 발생할 것이다. 다시 말해, 제1 전극(510)과 제2 전극(520) 사이의 그리고 제3 전극(530)과 제4 전극(540) 사이의 전압 강하는 도 5a에 예시된 예시적인 디바이스와 동일한 방향이 될 것이며, 따라서, 열 전달 방향들이 또한 동일할 것이다.
[0055] 열 전달 디바이스들(300, 400, 500) 및 이들의 변형들 중 임의의 것 또는 그 모두는 모바일 디바이스들과 같은 장치들에 통합될 수 있다. 그러한 장치의 예가 도 6에 예시된다. 장치(600)는 칩(605) 및 배터리(635)를 포함할 수 있다. 칩(605)은 열 소스의 예이고, 배터리(635)는 칩(605)을 포함하는 장치(600)의 하나 또는 그 초과의 컴포넌트들에 전력을 제공하도록 구성된 전력 소스의 예이다. 장치(600)는 또한, 디스플레이(645)(예컨대, 액정 디스플레이(LCD; liquid crystal display)), 및 장치(600)의 내부 컴포넌트들을 하우징하기 위한 후면 커버(back cover)(655)를 포함할 수 있다. 칩(605) 및 배터리(635)에 부가하여, 장치(600)의 다른 내부 컴포넌트들은 인쇄 회로 기판(PCB; printed circuit board)(607), 열적 계면 재료(TIM; thermal interface material)(603) 및 브래킷(bracket)(625)(예컨대, Mg-합금 브래킷)을 포함할 수 있다.
[0056] 장치(600)는 열 디바이스들(300, 400, 500) 또는 이들의 변형들 중 임의의 것일 수 있는 열 전달 디바이스(615)를 포함할 수 있다. 도 6에서, 짧은 점선의 둥근 직사각형은, 칩(605)으로부터의 열이 흡수될 수 있는 열 전달 디바이스(615)의 부분을 표시하고, 긴 점선의 둥근 직사각형은 열이 릴리즈될 수 있는 곳을 표시한다. 짧은 점선의 둥근 직사각형은 열 흡수 접합부들(예컨대, 접합부들(312, 412, 512, 542))에 대응할 수 있고, 긴 점선의 둥근 직사각형은 열 릴리즈 접합부들(예컨대, 접합부들(322, 422, 522, 532))에 대응할 수 있다. 열 전달 디바이스(615)의 적절한 구성을 통해, 장치(600)의 핫 스폿(hot spot)들이 완화될 수 있다.
[0057] 효율을 위해, 칩(605)으로부터의 열을 전도하는 전극들은 실현가능한 한 칩(605) 가까이에 로케이팅될 수 있다. 이는, 열 전달 디바이스(615)의 상세한 예를 예시하는 도 7a에 도시된다. 간략성을 위해, 장치(600)의 내부 컴포넌트들 중 일부, 이를테면, PCB(607) 및 브래킷(625)은 도시되지 않는다. 예시된 바와 같이, 제1 전극(710)은 칩(605)과 TE 층(750) 사이에 있을 수 있다. 다시 말해, 제1 접합부(712)는, 칩(605)을 향해 배향되는 TE 층(750)의 제1 측방향 표면(752)의 부분일 수 있다. 제1 전극(710)은 제1 전압을 인가하기 위한 수단의 또 다른 예일 수 있다. 제1 접합부(712)는 칩(605)과 오버랩할 수 있다. 또한, 제2 전극(720)과 TE 층(750) 사이에 있을 수 있는 제2 접합부(722)는 제1 접합부(712)보다 더 큰 영역을 가질 수 있다. 제2 전극(720)은 제2 전압을 인가하기 위한 수단의 또 다른 예일 수 있다. TE 층(750)은 또한, 제2 측방향 표면(754), 제1 측부 표면(756), 및 제2 측부 표면(758)을 가질 수 있다. 예시된 열 전달 디바이스(615)는 도 3b의 열 전달 디바이스(300)의 수직으로 뒤집힌 변형과 유사할 수 있다.
[0058] 또 다른 양상에서, 도 7a 및 7b는 열 전달 디바이스(615)의 다른 상세한 예를 예시하는 것으로 보일 수 있다. 예컨대, 이러한 특정 열 전달 디바이스(615)는, 반대되는 반도체 유형들인 제1 TE 층(750)과 제2 TE 층(760)을 포함하고, 제1, 제2, 제3 및 제4 전극들(710, 720, 730 및 740)을 또한 포함할 수 있다. 제2 TE 층(760)은 제3 및 제4 측방향 표면들(762, 764), 및 제3 및 제4 측부 표면들(766, 768)을 가질 수 있다. 일 관점에서 볼 때, 이러한 특정 열 전달 디바이스(615)는 도 5b 및 5c의 열 전달 디바이스(500)의 수직으로 뒤집힌 변형과 유사한 것으로 보일 수 있다. 도 7a 및 7b를 다시 참조하면, 제1 전극(710)은 칩(605)과 제1 TE 층(750) 사이에 있을 수 있고, 제4 전극(740)은 또한, 칩(605)과 제2 TE 층(760) 사이에 있을 수 있다. 이를 달리 말하면, 제1 및 제4 접합부들(712, 742)은, 칩(605)을 향해 배향되는 제1 및 제2 TE 층들(750, 760)의 제1 및 제3 측방향 표면들(752, 762)의 부분들일 수 있다. 제1 접합부(712)와 제4 접합부(742)의 조합은 칩(605)과 오버랩할 수 있다. 또한, 제2 및 제3 접합부들(722, 732)은 함께, 제1 및 제4 접합부들(712, 742) 함께보다 더 큰 영역을 가질 수 있다.
[0059] 도 6에서, 열 전달 디바이스(615)는, 칩(605)에 의해 발생된 열을 브래킷(625)의 저온 영역(cool area)으로 방산시키기 위해, 열을 전달하도록 구성될 수 있다. 도 8, 9, 10 및 11은, 칩들(805, 905, 1005, 1105), TIM들(803, 903, 1003, 1103), PCB들(807, 907, 1007, 1107), 브래킷들(825, 925, 1025, 1125), 배터리들(835, 935, 1035, 1135), 디스플레이들(845, 945, 1045, 1145), 및 후면 커버들(855, 955, 1055, 1155)을 포함하는 장치(600)의 컴포넌트들과 유사한 컴포넌트들을 포함할 수 있는 장치들(800, 900, 1000 및 1100)의 다른 예들을 예시한다.
[0060] 장치들(800, 900, 1000, 1100)은 열 전달 디바이스들(815, 915, 1015, 1115)을 포함할 수 있다. 도 8에서, 열 전달 디바이스(815)는, 칩(805)에 의해 발생된 열을 브래킷(825)의 저온 영역으로 방산시키기 위해, 열을 전달하도록 구성될 수 있다. 열 전달 디바이스(815)는 칩(805)과 브래킷(825) 사이에 있는 반면, 도 6에서는, 브래킷(625)이 칩(605)과 열 전달 디바이스(615) 사이에 있다는 것을 주목한다. 도 9에서, 열 전달 디바이스(915)는 열을 배터리(935)로 방산시키도록 구성될 수 있다. 도 10에서, 열 전달 디바이스(1015)는 열을 디스플레이(1045)의 저온 영역으로 방산시키도록 구성될 수 있다. 도 11에서, 열 전달 디바이스(1115)는 열을 후면 커버(1155)의 저온 영역으로 방산시키도록 구성될 수 있다.
[0061] 도 6, 8, 9, 10 및 11에 예시된 열 전달 디바이스들(815, 915, 1015, 1115)은 도 3a, 3b, 4a, 4b, 5a, 5b, 5c, 6, 7a 및 7b에 예시된 열 전달 디바이스들(300, 400, 500, 615) 및 이들의 변형들 중 임의의 것일 수 있다. 부가하여, 모바일 디바이스들이 특정하게 언급되었지만, 본 개시내용의 범위는 그렇게 제한되지 않는다. 능동적 열 전달 능력이 바람직한 많은 시스템들에 다양한 양상들이 적용가능할 수 있다.
[0062] 도 12a-12c는 열 전달 디바이스(300)와 같은 열 전달 디바이스를 형성하는 예시적인 방법의 다양한 스테이지들의 도면들을 예시한다. 도 12a는, 패시베이션 층(1227)이 Mg-합금 브래킷과 같은 브래킷(1225) 상에 형성될 수 있는 스테이지를 예시한다. 예컨대, 브래킷(1225) 상에 패시베이션 층(1227)을 형성하기 위해, SiNx 또는 SiOx가 증착되고 패터닝될 수 있다. 패시베이션 층(1227)은 전기 절연을 제공할 수 있다.
[0063] 도 12b는, TE 층(1250) ― P형 또는 N형 반도체 ― 가 패시베이션 층(1227) 상에 형성될 수 있는 스테이지를 예시한다. 예컨대, TE 층(1250)을 형성하기 위해, 박막 반도체가 도포되고 패터닝될 수 있다.
[0064] 도 12c는, 제1 및 제2 전극들(1210, 1220)이 TE 층(1250) 상에 형성될 수 있는 스테이지를 예시한다. 예컨대, 제1 및 제2 전극들(1210, 1220)을 형성하기 위해, 금속 또는 금속들이 증착되고 패터닝될 수 있다.
[0065] 도 12a에 예시된 스테이지는 엄밀하게는 필요하지 않을 수 있다는 것을 주목한다. TE 층(1250)을 형성하기 위해서는, 반도체 재료를 상부에 증착할 패시베이션 층(1227)과 같은 지지 구조를 갖는 것이 바람직하다는 것이 인지된다. 그런 다음, 고려 사항들, 이를테면, 특히, 원하는 열적 완화 애플리케이션들, 비용들, 제조 용이성에 따라, 다양한 유형들의 지지 구조들이 활용될 수 있다.
[0066] 도 13은 열 전달 디바이스(300)와 같은 열 전달 디바이스를 형성하는 예시적인 방법(1300)의 흐름도를 예시한다. 방법(1300)의 블록(1310)에서, 패시베이션 층(1227)이 형성될 수 있다(예컨대, 도 12a 참조). 블록(1320)에서, TE 층(1250)이 형성될 수 있다(예컨대, 도 12b 참조). 블록(1330)에서, 제1 및 제2 전극들(1210, 1220)이 TE 층(1250) 상에 형성될 수 있다(예컨대, 도 12c 참조). 방법(1300)의 결과적인 열 전달 디바이스는 위에서 상세하게 설명된 열 전달 디바이스(300)의 특징들 중 일부 또는 전부를 포함할 수 있으며, 따라서, 반복되지 않을 것이다. 위에서 상세하게 설명된 열 전달 디바이스들의 일부 또는 모든 양상들뿐만 아니라 이들의 예시되지 않은 변형들에 도달하기 위해 방법(1300)을 변화시키는 것은 비교적 간단하다는 것이 유의되어야 한다.
[0067] 도 14a-14c는 열 전달 디바이스(500)와 같은 열 전달 디바이스를 형성하는 다른 방법의 스테이지들을 예시한다. 도 14a는, 패시베이션 층(1427)이 Mg-합금 브래킷과 같은 브래킷(1425) 상에 형성될 수 있는 스테이지를 예시한다. 이는 도 12a에 예시된 스테이지와 유사하므로, 세부사항들은 반복되지 않을 것이다. 또한, 도 12a와 마찬가지로, 도 14a의 스테이지가 필요한 것은 아니다.
[0068] 도 14b는, 제1 및 제2 TE 층들(1450, 1460) ― 각각 반도체 유형 중 하나 ― 이 패시베이션 층(1427) 상에 형성될 수 있는 스테이지를 예시한다. 예컨대, 제1 TE 층(1450)을 형성하기 위해, 일 유형(예컨대, P형)의 박막 반도체가 도포되고 패터닝될 수 있고, 제2 TE 층(1460)을 형성하기 위해, 반대 유형(예컨대, N형)의 박막 반도체가 도포되고 패터닝될 수 있다.
[0069] 도 14c는, 제1 및 제2 전극들(1410, 1420)이 제1 TE 층(1450) 상에 형성될 수 있고, 제3 및 제4 전극들(1430, 1440)이 제2 TE 층(1460) 상에 형성될 수 있는 스테이지를 예시한다. 예컨대, 제1, 제2, 제3 및 제4 전극들(1410, 1420, 1430 및 1440)을 형성하기 위해, 금속 또는 금속들이 증착되고 패터닝될 수 있다. 제2 전극(1420)과 제3 전극(1430)은 전기적으로 서로 커플링되게 형성될 수 있다. 양상에서, 단일 전극이 제2 및 제3 전극들(1420, 1430)로서 역할을 하도록 형성될 수 있다는 것을 주목한다. 예시되지 않았지만, 대안에서, 제1 전극(1410)과 제4 전극(1440)은 전기적으로 서로 커플링되게 형성될 수 있다. 대안적인 양상에서, 단일 전극이 제1 및 제4 전극들(1410, 1440)로서 역할을 하도록 형성될 수 있다.
[0070] 도 15는 열 전달 디바이스(500)와 같은 열 전달 디바이스를 형성하는 다른 예시적인 방법(1500)의 흐름도를 예시한다. 방법(1500)의 블록(1510)에서, 패시베이션 층(1427)이 형성될 수 있다(예컨대, 도 14a 참조). 블록(1520)에서, 제1 TE 층(1450)이 형성될 수 있고, 블록(1525)에서, 제2 TE 층(1460)이 형성될 수 있다(예컨대, 도 14b 참조). 블록(1530)에서, 제1 및 제2 전극들(1410, 1420)이 제1 TE 층(1450) 상에 형성될 수 있고, 블록(1535)에서, 제3 및 제4 전극들(1430, 1440)이 제2 TE 층(1460) 상에 형성될 수 있다(예컨대, 도 14c 참조).
[0071] 방법(1500)의 결과적인 열 전달 디바이스는 위에서 상세하게 설명된 열 전달 디바이스(500)의 특징들 중 일부 또는 전부를 포함할 수 있으며, 따라서, 반복되지 않을 것이다. 그리고 또한, 위에서 상세하게 설명된 열 전달 디바이스들의 일부 또는 모든 예들뿐만 아니라 이들의 예시되지 않은 변형들에 도달하기 위해 방법(1500)을 변화시키는 것은 비교적 간단하다는 것이 유의되어야 한다.
[0072] 당업자들은, 정보 및 신호들이 다양한 상이한 기법들 및 기술들 중 임의의 것을 사용하여 표현될 수 있음을 인지할 것이다. 예컨대, 앞서의 설명 전체에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기 필드들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 결합에 의해 표현될 수 있다.
[0073] 또한, 당업자들은 본원에서 개시된 예들과 관련하여 설명되는 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 결합들로서 구현될 수 있음을 인지할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 일반적으로 그들의 기능의 관점들에서 앞서 설명되었다. 이러한 기능이 하드웨어로 구현되는지 아니면 소프트웨어로 구현되는지는 전체 시스템에 부과된 설계 제약들 및 특정 애플리케이션에 좌우된다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 개시되는 청구대상의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.
[0074] 본원에서 개시된 예들과 관련하여 설명된 방법들, 시퀀스들 및/또는 알고리즘들은 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이 둘의 결합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당해 기술 분야에 알려진 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.
[0075] 따라서, 양상은 능동적 열 전달 디바이스를 형성하기 위한 방법을 구현하는 컴퓨터-판독가능 매체들을 포함할 수 있다. 따라서, 개시되는 청구대상의 범위는 예시된 예들로 제한되지 않으며, 본원에서 설명되는 기능을 수행하기 위한 임의의 수단이 포함된다.
[0076] 전술한 개시내용은 예시적인 예들을 나타내지만, 첨부된 청구항들에 의해 정의되는 바와 같은 개시된 청구대상의 범위를 벗어나지 않으면서, 다양한 변경들 및 수정들이 본원에서 이루어질 수 있다는 것이 주목되어야 한다. 본원에서 설명된 예들에 따른 방법 청구항들의 기능들, 단계들 및/또는 동작들은 임의의 특정 순서로 수행될 필요는 없다. 더욱이, 예들의 엘리먼트들은 단수로 설명 또는 청구될 수 있지만, 단수로의 한정이 명시적으로 언급되지 않는 한 복수가 또한 고려된다.

Claims (30)

  1. 열 전달 디바이스로서,
    제1 측방향 표면(lateral surface), 제2 측방향 표면, 제1 측부 표면(side surface), 및 제2 측부 표면을 갖는 열전기(TE; thermoelectric) 층 ― 상기 제1 측방향 표면 및 상기 제2 측방향 표면 각각은 상기 제1 측부 표면 및 상기 제2 측부 표면 각각보다 더 김 ―;
    상기 TE 층의 제1 측방향 표면 상의 제1 전극 ― 상기 제1 전극은 제1 접합부에서 상기 TE 층과 계면을 이루도록(interface) 구성됨 ―; 및
    상기 TE 층의 제1 측방향 표면 또는 제2 측방향 표면 상의 제2 전극을 포함하고,
    상기 제2 전극은 제2 접합부에서 상기 TE 층과 계면을 이루도록 구성되고,
    상기 열 전달 디바이스는, 상기 제1 전극과 상기 제2 전극 사이에 전압차가 있을 때, 열 소스(heat source)에 의해 발생된 열을 상기 TE 층 내에서 측방향으로 상기 제1 전극으로부터 상기 제2 전극으로 전달하도록 구성되고, 그리고
    상기 제1 전극은 상기 열 소스로부터의 열을 상기 제1 접합부에서의 상기 TE 층으로 열적으로 전도하도록 구성되는,
    열 전달 디바이스.
  2. 제1 항에 있어서,
    상기 제1 접합부는 상기 열 소스와 오버랩하는,
    열 전달 디바이스.
  3. 제1 항에 있어서,
    상기 제2 접합부는 상기 제1 접합부보다 더 큰 영역을 갖는,
    열 전달 디바이스.
  4. 제1 항에 있어서,
    상기 제1 접합부는 상기 제1 측부 표면에서 또는 실질적으로 상기 제1 측부 표면에서 시작하여 상기 제2 측부 표면을 향해 연장되고, 그리고
    상기 제2 접합부는 상기 제2 측부 표면에서 또는 실질적으로 상기 제2 측부 표면에서 시작하여 상기 제1 측부 표면을 향해 연장되는,
    열 전달 디바이스.
  5. 제1 항에 있어서,
    상기 TE 층은 제1 TE 층이고,
    상기 열 전달 디바이스는,
    제3 측방향 표면, 제4 측방향 표면, 제3 측부 표면, 및 제4 측부 표면을 갖는 제2 TE 층 ― 상기 제3 측방향 표면 및 상기 제4 측방향 표면 각각은 상기 제3 측부 표면 및 상기 제4 측부 표면 각각보다 더 김 ―;
    상기 제2 TE 층의 제3 측방향 표면 또는 제4 측방향 표면 상의 제3 전극 ― 상기 제3 전극은 제3 접합부에서 상기 제2 TE 층과 계면을 이루도록 구성됨 ―;
    상기 제2 TE 층의 제3 측방향 표면 상의 제4 전극을 더 포함하고,
    상기 제4 전극은 제4 접합부에서 상기 제2 TE 층과 계면을 이루도록 구성되고,
    상기 제1 측방향 표면의 평면은 상기 제3 측방향 표면의 평면과 실질적으로 평행하고, 상기 제2 측방향 표면의 평면은 상기 제4 측방향 표면의 평면과 실질적으로 평행하고, 상기 제1 측부 표면의 평면은 상기 제3 측부 표면의 평면과 실질적으로 평행하고, 그리고 상기 제2 측부 표면의 평면은 상기 제4 측부 표면의 평면과 실질적으로 평행하고,
    상기 제2 전극과 상기 제3 전극은, 상기 제1 전극, 상기 제1 TE 층, 상기 제2 전극, 상기 제3 전극, 상기 제2 TE 층, 및 상기 제4 전극의 순서로 직렬 전기 경로가 형성되도록, 전기적으로 커플링되고,
    상기 열 전달 디바이스는, 상기 제1 전극과 상기 제4 전극 사이에 전압차가 있을 때, 상기 열 소스에 의해 발생된 열을 상기 제1 TE 층 내에서 측방향으로 상기 제1 전극으로부터 상기 제2 전극으로, 그리고 상기 제2 TE 층 내에서 측방향으로 상기 제4 전극으로부터 상기 제3 전극으로 전달하도록 구성되고, 그리고
    상기 제1 전극은 상기 열 소스로부터의 열을 상기 제1 접합부에서의 상기 제1 TE 층으로 열적으로 전도하도록 구성되고, 그리고 상기 제4 전극은 상기 열 소스로부터의 열을 상기 제4 접합부에서의 상기 제2 TE 층으로 열적으로 전도하도록 구성되는,
    열 전달 디바이스.
  6. 제5 항에 있어서,
    상기 제1 TE 층과 상기 제2 TE 층은, 상기 제1 TE 층 내의 상기 제1 전극으로부터 상기 제2 전극으로의 열적 경로가 상기 제2 TE 층 내의 상기 제4 전극으로부터 상기 제3 전극으로의 열적 경로와 실질적으로 평행하도록, 나란히 로케이팅되는,
    열 전달 디바이스.
  7. 제5 항에 있어서,
    상기 제1 측방향 표면과 상기 제3 측방향 표면은 실질적으로 동일 평면 상에 있고 그리고/또는 상기 제2 측방향 표면과 상기 제4 측방향 표면은 실질적으로 동일 평면 상에 있고, 그리고/또는 상기 제1 측부 표면과 상기 제3 측부 표면은 실질적으로 동일 평면 상에 있고 그리고/또는 상기 제2 측부 표면과 상기 제4 측부 표면은 실질적으로 동일 평면 상에 있는,
    열 전달 디바이스.
  8. 제5 항에 있어서,
    상기 제1 접합부와 상기 제4 접합부의 조합은 상기 열 소스와 오버랩하는,
    열 전달 디바이스.
  9. 제5 항에 있어서,
    상기 제2 접합부와 상기 제3 접합부의 조합은 상기 제1 접합부와 상기 제4 접합부의 조합보다 더 큰 영역을 갖는,
    열 전달 디바이스.
  10. 제5 항에 있어서,
    상기 제2 전극 및 상기 제3 전극은 상기 제1 측방향 표면 및 상기 제3 측방향 표면 상에 각각 있거나 또는 상기 제2 측방향 표면 및 상기 제4 측방향 표면 상에 각각 있는,
    열 전달 디바이스.
  11. 제5 항에 있어서,
    상기 제1 접합부는 상기 제1 측부 표면에서 또는 실질적으로 상기 제1 측부 표면에서 시작하여 상기 제2 측부 표면을 향해 연장되고,
    상기 제2 접합부는 상기 제2 측부 표면에서 또는 실질적으로 상기 제2 측부 표면에서 시작하여 상기 제1 측부 표면을 향해 연장되고,
    상기 제3 접합부는 상기 제4 측부 표면에서 또는 실질적으로 상기 제4 측부 표면에서 시작하여 상기 제3 측부 표면을 향해 연장되고, 그리고
    상기 제4 접합부는 상기 제3 측부 표면에서 또는 실질적으로 상기 제3 측부 표면에서 시작하여 상기 제4 측부 표면을 향해 연장되는,
    열 전달 디바이스.
  12. 제5 항에 있어서,
    단일 전극이 상기 제2 전극으로서 그리고 상기 제3 전극으로서 역할을 하는,
    열 전달 디바이스.
  13. 장치로서,
    칩;
    상기 칩에 전력을 제공하도록 구성된 배터리; 및
    상기 칩으로부터 멀리 열을 능동적으로 전달하도록 구성된 열 전달 디바이스를 포함하고,
    상기 열 전달 디바이스는,
    제1 측방향 표면, 제2 측방향 표면, 제1 측부 표면, 및 제2 측부 표면을 갖는 열전기(TE) 층 ― 상기 제1 측방향 표면 및 상기 제2 측방향 표면 각각은 상기 제1 측부 표면 및 상기 제2 측부 표면 각각보다 더 김 ―;
    상기 TE 층의 제1 측방향 표면 상의 제1 전극 ― 상기 제1 전극은 제1 접합부에서 상기 TE 층과 계면을 이루도록 구성됨 ―; 및
    상기 TE 층의 제1 측방향 표면 또는 제2 측방향 표면 상의 제2 전극을 포함하고,
    상기 제2 전극은 제2 접합부에서 상기 TE 층과 계면을 이루도록 구성되고,
    상기 제1 접합부는 상기 칩과 오버랩하고,
    상기 열 전달 디바이스는, 상기 배터리가 상기 제1 전극과 상기 제2 전극 사이에 전압차를 야기할 때, 상기 칩에 의해 발생된 열을 상기 TE 층 내에서 측방향으로 상기 제1 전극으로부터 상기 제2 전극으로 전달하도록 구성되고, 그리고
    상기 제1 전극은 상기 칩으로부터의 열을 상기 제1 접합부에서의 상기 TE 층으로 열적으로 전도하도록 구성되는,
    장치.
  14. 제13 항에 있어서,
    상기 제2 접합부는 상기 제1 접합부보다 더 큰 영역을 갖는,
    장치.
  15. 제13 항에 있어서,
    상기 제1 접합부는 상기 제1 측부 표면에서 또는 실질적으로 상기 제1 측부 표면에서 시작하여 상기 제2 측부 표면을 향해 연장되고, 그리고
    상기 제2 접합부는 상기 제2 측부 표면에서 또는 실질적으로 상기 제2 측부 표면에서 시작하여 상기 제1 측부 표면을 향해 연장되는,
    장치.
  16. 제13 항에 있어서,
    상기 제1 전극은 상기 칩과 상기 TE 층 사이에 있는,
    장치.
  17. 제13 항에 있어서,
    상기 TE 층은 제1 TE 층이고, 그리고
    상기 열 전달 디바이스는,
    제3 측방향 표면, 제4 측방향 표면, 제3 측부 표면, 및 제4 측부 표면을 갖는 제2 TE 층 ― 상기 제3 측방향 표면 및 상기 제4 측방향 표면 각각은 상기 제3 측부 표면 및 상기 제4 측부 표면 각각보다 더 김 ―;
    상기 제2 TE 층의 제3 측방향 표면 또는 제4 측방향 표면 상의 제3 전극 ― 상기 제3 전극은 제3 접합부에서 상기 제2 TE 층과 계면을 이루도록 구성됨 ―; 및
    상기 제2 TE 층의 제3 측방향 표면 상의 제4 전극을 더 포함하고,
    상기 제4 전극은 제4 접합부에서 상기 제2 TE 층과 계면을 이루도록 구성되고,
    상기 제1 TE 층과 상기 제2 TE 층은, 상기 제1 TE 층 내의 상기 제1 전극으로부터 상기 제2 전극으로의 열적 경로가 상기 제2 TE 층 내의 상기 제4 전극으로부터 상기 제3 전극으로의 열적 경로와 실질적으로 평행하도록, 나란히 로케이팅되고,
    상기 제2 전극과 상기 제3 전극은, 상기 제1 전극, 상기 제1 TE 층, 상기 제2 전극, 상기 제3 전극, 상기 제2 TE 층, 및 상기 제4 전극의 순서로 직렬 전기 경로가 형성되도록, 전기적으로 커플링되고,
    상기 제1 접합부와 상기 제4 접합부의 조합은 상기 칩과 오버랩하고,
    상기 열 전달 디바이스는, 상기 배터리가 상기 제1 전극과 상기 제4 전극 사이에 전압차를 야기할 때, 상기 칩에 의해 발생된 열을 상기 제1 TE 층 내에서 측방향으로 상기 제1 전극으로부터 상기 제2 전극으로, 그리고 상기 제2 TE 층 내에서 측방향으로 상기 제4 전극으로부터 상기 제3 전극으로 전달하도록 구성되고, 그리고
    상기 제1 전극은 상기 칩으로부터의 열을 상기 제1 접합부에서의 상기 제1 TE 층으로 열적으로 전도하도록 구성되고, 그리고 상기 제4 전극은 열 소스로부터의 열을 상기 제4 접합부에서의 상기 제2 TE 층으로 열적으로 전도하도록 구성되는,
    장치.
  18. 제17 항에 있어서,
    상기 제2 접합부와 상기 제3 접합부의 조합은 상기 제1 접합부와 상기 제4 접합부의 조합보다 더 큰 영역을 갖는,
    장치.
  19. 제17 항에 있어서,
    상기 제1 접합부는 상기 제1 측부 표면에서 또는 실질적으로 상기 제1 측부 표면에서 시작하여 상기 제2 측부 표면을 향해 연장되고,
    상기 제2 접합부는 상기 제2 측부 표면에서 또는 실질적으로 상기 제2 측부 표면에서 시작하여 상기 제1 측부 표면을 향해 연장되고,
    상기 제3 접합부는 상기 제4 측부 표면에서 또는 실질적으로 상기 제4 측부 표면에서 시작하여 상기 제3 측부 표면을 향해 연장되고, 그리고
    상기 제4 접합부는 상기 제3 측부 표면에서 또는 실질적으로 상기 제3 측부 표면에서 시작하여 상기 제4 측부 표면을 향해 연장되는,
    장치.
  20. 제17 항에 있어서,
    상기 제1 전극은 상기 칩과 상기 제1 TE 층 사이에 있고, 그리고 상기 제4 전극은 상기 칩과 상기 제2 TE 층 사이에 있는,
    장치.
  21. 제13 항에 있어서,
    디스플레이;
    후면 커버(back cover); 및
    상기 디스플레이와 상기 후면 커버 사이에 있는 브래킷(bracket)을 더 포함하고,
    상기 열 전달 디바이스는, 상기 칩에 의해 발생된 열을, 상기 브래킷의 저온 영역(cool area), 상기 배터리, 상기 디스플레이의 저온 영역, 및 상기 후면 커버의 저온 영역 중 임의의 하나 또는 그 초과로 방산시키기 위해, 상기 열을 전달하도록 구성되는,
    장치.
  22. 열 전달 디바이스를 형성하는 방법으로서,
    제1 측방향 표면 및 제2 측방향 표면 각각이 제1 측부 표면 및 제2 측부 표면 각각보다 더 길도록, 상기 제1 측방향 표면, 상기 제2 측방향 표면, 상기 제1 측부 표면, 및 상기 제2 측부 표면을 갖는 열전기(TE) 층을 형성하는 단계;
    상기 제1 전극이 제1 접합부에서 상기 TE 층과 계면을 이루도록, 상기 TE 층의 제1 측방향 표면 상에 제1 전극을 형성하는 단계; 및
    상기 제2 전극이 제2 접합부에서 상기 TE 층과 계면을 이루도록, 상기 TE 층의 제1 측방향 표면 또는 제2 측방향 표면 상에 제2 전극을 형성하는 단계를 포함하고,
    상기 열 전달 디바이스는, 상기 제1 전극과 상기 제2 전극 사이에 전압차가 있을 때, 열 소스에 의해 발생된 열이 상기 TE 층 내에서 측방향으로 상기 제1 전극으로부터 상기 제2 전극으로 전달되도록, 형성되고, 그리고
    상기 열 전달 디바이스는, 상기 제1 전극이 상기 열 소스로부터의 열을 상기 제1 접합부에서의 상기 TE 층으로 열적으로 전도하도록, 형성되는,
    열 전달 디바이스를 형성하는 방법.
  23. 제22 항에 있어서,
    상기 제1 전극은, 상기 제1 접합부가 상기 열 소스와 오버랩하도록, 형성되고, 그리고
    상기 제2 전극은, 상기 제2 접합부가 상기 제1 접합부보다 더 큰 영역을 갖도록, 형성되는,
    열 전달 디바이스를 형성하는 방법.
  24. 제22 항에 있어서,
    상기 제1 전극은, 상기 제1 접합부가 상기 제1 측부 표면에서 또는 실질적으로 상기 제1 측부 표면에서 시작하여 상기 제2 측부 표면을 향해 연장되도록, 형성되고, 그리고
    상기 제2 전극은, 상기 제2 접합부가 상기 제2 측부 표면에서 또는 실질적으로 상기 제2 측부 표면에서 시작하여 상기 제1 측부 표면을 향해 연장되도록, 형성되는,
    열 전달 디바이스를 형성하는 방법.
  25. 제22 항에 있어서,
    상기 TE 층을 형성하는 단계는 제1 TE 층을 형성하는 단계를 포함하고,
    상기 방법은,
    제3 측방향 표면 및 제4 측방향 표면 각각이 제3 측부 표면 및 제4 측부 표면 각각보다 더 길도록, 상기 제3 측방향 표면, 상기 제4 측방향 표면, 상기 제3 측부 표면, 및 상기 제4 측부 표면을 갖는 제2 TE 층을 형성하는 단계;
    제3 전극이 제3 접합부에서 상기 제2 TE 층과 계면을 이루도록, 상기 제2 TE 층의 제3 측방향 표면 또는 제4 측방향 표면 상에 상기 제3 전극을 형성하는 단계; 및
    제4 전극이 제4 접합부에서 상기 제2 TE 층과 계면을 이루도록, 상기 제2 TE 층의 제3 측방향 표면 상에 상기 제4 전극을 형성하는 단계를 더 포함하고,
    상기 제1 TE 층 및 상기 제2 TE 층은, 상기 제1 측방향 표면의 평면이 상기 제3 측방향 표면의 평면과 실질적으로 평행하고, 상기 제2 측방향 표면의 평면이 상기 제4 측방향 표면의 평면과 실질적으로 평행하고, 상기 제1 측부 표면의 평면이 상기 제3 측부 표면의 평면과 실질적으로 평행하고, 그리고 상기 제2 측부 표면의 평면이 상기 제4 측부 표면의 평면과 실질적으로 평행하도록, 형성되고,
    상기 제2 전극과 상기 제3 전극은, 상기 제1 전극, 상기 제1 TE 층, 상기 제2 전극, 상기 제3 전극, 상기 제2 TE 층, 및 상기 제4 전극의 순서로 직렬 전기 경로가 형성되도록, 서로 전기적으로 커플링되도록 형성되고,
    상기 열 전달 디바이스는, 상기 제1 전극과 상기 제4 전극 사이에 전압차가 있을 때, 상기 열 소스에 의해 발생된 열이 상기 제1 TE 층 내에서 측방향으로 상기 제1 전극으로부터 상기 제2 전극으로, 그리고 상기 제2 TE 층 내에서 측방향으로 상기 제4 전극으로부터 상기 제3 전극으로 전달되도록, 형성되고, 그리고
    상기 열 전달 디바이스는, 상기 제1 전극이 상기 열 소스로부터의 열을 상기 제1 접합부에서의 상기 제1 TE 층으로 열적으로 전도하고 그리고 상기 제4 전극이 상기 열 소스로부터의 열을 상기 제4 접합부에서의 상기 제2 TE 층으로 열적으로 전도하도록, 형성되는,
    열 전달 디바이스를 형성하는 방법.
  26. 제25 항에 있어서,
    상기 제1 전극 및 상기 제4 전극은, 상기 제1 접합부와 상기 제4 접합부의 조합이 상기 열 소스와 오버랩하도록, 형성되고, 그리고
    상기 제2 전극 및 상기 제3 전극은, 상기 제2 접합부와 상기 제3 접합부의 조합이 상기 제1 접합부와 상기 제4 접합부의 조합보다 더 큰 영역을 갖도록, 형성되는,
    열 전달 디바이스를 형성하는 방법.
  27. 제25 항에 있어서,
    상기 제1 TE 층 및 상기 제2 TE 층은, 상기 제1 측방향 표면과 상기 제3 측방향 표면이 실질적으로 동일 평면 상에 있고, 상기 제2 측방향 표면과 상기 제4 측방향 표면이 실질적으로 동일 평면 상에 있고, 상기 제1 측부 표면과 상기 제3 측부 표면이 실질적으로 동일 평면 상에 있고, 그리고 상기 제2 측부 표면과 상기 제4 측부 표면이 실질적으로 동일 평면 상에 있도록, 형성되는,
    열 전달 디바이스를 형성하는 방법.
  28. 제25 항에 있어서,
    상기 제1 전극은, 상기 제1 접합부가 상기 제1 측부 표면에서 또는 실질적으로 상기 제1 측부 표면에서 시작하여 상기 제2 측부 표면을 향해 연장되도록, 형성되고,
    상기 제2 전극은, 상기 제2 접합부가 상기 제2 측부 표면에서 또는 실질적으로 상기 제2 측부 표면에서 시작하여 상기 제1 측부 표면을 향해 연장되도록, 형성되고,
    상기 제3 전극은, 상기 제3 접합부가 상기 제4 측부 표면에서 또는 실질적으로 상기 제4 측부 표면에서 시작하여 상기 제3 측부 표면을 향해 연장되도록, 형성되고, 그리고
    상기 제4 전극은, 상기 제4 접합부가 상기 제3 측부 표면에서 또는 실질적으로 상기 제3 측부 표면에서 시작하여 상기 제4 측부 표면을 향해 연장되도록, 형성되는,
    열 전달 디바이스를 형성하는 방법.
  29. 열 전달 디바이스로서,
    제1 측방향 표면, 제2 측방향 표면, 제1 측부 표면, 및 제2 측부 표면을 갖는 열전기(TE) 층 ― 상기 제1 측방향 표면 및 상기 제2 측방향 표면 각각은 상기 제1 측부 표면 및 상기 제2 측부 표면 각각보다 더 김 ―;
    상기 TE 층의 제1 측방향 표면 상에 제1 전압을 인가하기 위한 수단 ― 상기 제1 전압을 인가하기 위한 수단은 제1 접합부에서 상기 TE 층과 계면을 이룸 ―; 및
    상기 TE 층의 제1 측방향 표면 상에 또는 제2 측방향 표면 상에 제2 전압을 인가하기 위한 수단을 포함하고,
    상기 제2 전압을 인가하기 위한 수단은 제2 접합부에서 상기 TE 층과 계면을 이루고,
    상기 열 전달 디바이스는, 상기 제1 전압을 인가하기 위한 수단과 상기 제2 전압을 인가하기 위한 수단 사이에 전압차가 있을 때, 열 소스에 의해 발생된 열을 상기 TE 층 내에서 측방향으로, 상기 제1 전압을 인가하기 위한 수단으로부터 상기 제2 전압을 인가하기 위한 수단으로 전달하도록 구성되고, 그리고
    상기 제1 전압을 인가하기 위한 수단은 상기 열 소스로부터의 열을 상기 제1 접합부에서의 상기 TE 층으로 열적으로 전도하는,
    열 전달 디바이스.
  30. 제29 항에 있어서,
    상기 TE 층은 제1 TE 층이고,
    상기 열 전달 디바이스는,
    제3 측방향 표면, 제4 측방향 표면, 제3 측부 표면, 및 제4 측부 표면을 갖는 제2 TE 층 ― 상기 제3 측방향 표면 및 상기 제4 측방향 표면 각각은 상기 제3 측부 표면 및 상기 제4 측부 표면 각각보다 더 김 ―;
    상기 제2 TE 층의 제3 측방향 표면 상에 또는 제4 측방향 표면 상에 제3 전압을 인가하기 위한 수단 ― 상기 제3 전압을 인가하기 위한 수단은 제3 접합부에서 상기 제2 TE 층과 계면을 이룸 ―; 및
    상기 제2 TE 층의 제3 측방향 표면 상에 제4 전압을 인가하기 위한 수단을 더 포함하고,
    상기 제4 전압을 인가하기 위한 수단은 제4 접합부에서 상기 제2 TE 층과 계면을 이루고,
    상기 제1 측방향 표면의 평면은 상기 제3 측방향 표면의 평면과 실질적으로 평행하고, 상기 제2 측방향 표면의 평면은 상기 제4 측방향 표면의 평면과 실질적으로 평행하고, 상기 제1 측부 표면의 평면은 상기 제3 측부 표면의 평면과 실질적으로 평행하고, 그리고 상기 제2 측부 표면의 평면은 상기 제4 측부 표면의 평면과 실질적으로 평행하고,
    상기 제3 전압을 인가하기 위한 수단과 상기 제2 전압을 인가하기 위한 수단은, 상기 제1 전압을 인가하기 위한 수단, 상기 제1 TE 층, 상기 제2 전압을 인가하기 위한 수단, 상기 제3 전압을 인가하기 위한 수단, 상기 제2 TE 층, 및 상기 제4 전압을 인가하기 위한 수단의 순서로 직렬 전기 경로가 형성되도록, 전기적으로 커플링되고,
    상기 열 전달 디바이스는, 상기 제1 전압을 인가하기 위한 수단과 상기 제4 전압을 인가하기 위한 수단 사이에 전압차가 있을 때, 열 소스에 의해 발생된 열을 상기 제1 TE 층 내에서 측방향으로, 상기 제1 전압을 인가하기 위한 수단으로부터 상기 제2 전압을 인가하기 위한 수단으로 그리고 상기 제2 TE 층 내에서 측방향으로 상기 제4 전압을 인가하기 위한 수단으로부터 상기 제3 전압을 인가하기 위한 수단으로 전달하도록 구성되고, 그리고
    상기 제1 전압을 인가하기 위한 수단은 상기 열 소스로부터의 열을 상기 제1 접합부에서의 상기 제1 TE 층으로 열적으로 전도하고, 그리고 상기 제4 전압을 인가하기 위한 수단은 상기 열 소스로부터의 열을 상기 제4 접합부에서의 상기 제2 TE 층으로 열적으로 전도하는,
    열 전달 디바이스.
KR1020187028222A 2016-03-30 2017-03-28 모바일 전자기기를 위한 평면내 능동 냉각 디바이스 KR20180130508A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/086,039 US10267545B2 (en) 2016-03-30 2016-03-30 In-plane active cooling device for mobile electronics
US15/086,039 2016-03-30
PCT/US2017/024517 WO2017172752A1 (en) 2016-03-30 2017-03-28 In-plane active cooling device for mobile electronics

Publications (1)

Publication Number Publication Date
KR20180130508A true KR20180130508A (ko) 2018-12-07

Family

ID=58548893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028222A KR20180130508A (ko) 2016-03-30 2017-03-28 모바일 전자기기를 위한 평면내 능동 냉각 디바이스

Country Status (9)

Country Link
US (1) US10267545B2 (ko)
EP (1) EP3436892B1 (ko)
JP (1) JP2019517128A (ko)
KR (1) KR20180130508A (ko)
CN (1) CN108780344B (ko)
BR (1) BR112018069655A2 (ko)
CA (1) CA3015939A1 (ko)
TW (1) TW201806204A (ko)
WO (1) WO2017172752A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102539153B1 (ko) * 2016-12-05 2023-06-01 삼성디스플레이 주식회사 표시 장치
JP7471308B2 (ja) 2019-02-01 2024-04-19 ディーティーピー サーモエレクトリックス エルエルシー 空間的に変動する分散輸送プロパティに基づいて増強された最大温度差を伴う熱電素子およびデバイス
US11421919B2 (en) 2019-02-01 2022-08-23 DTP Thermoelectrics LLC Thermoelectric systems employing distributed transport properties to increase cooling and heating performance
KR20210099710A (ko) * 2020-02-04 2021-08-13 삼성디스플레이 주식회사 표시 모듈
US20210278887A1 (en) 2020-03-05 2021-09-09 Samsung Electronics Co., Ltd. Thermal control for electronic devices
WO2021257464A1 (en) 2020-06-15 2021-12-23 DTP Thermoelectrics LLC Thermoelectric enhanced hybrid heat pump systems
CN112254371A (zh) * 2020-09-28 2021-01-22 西南电子技术研究所（中国电子科技集团公司第十研究所） 多级梯度热电制冷片热控装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02221821A (ja) * 1989-02-22 1990-09-04 Murata Mfg Co Ltd 薄膜熱電素子
JPH06318736A (ja) * 1993-05-06 1994-11-15 Canon Inc 薄膜ペルチェ熱電素子
US6282907B1 (en) 1999-12-09 2001-09-04 International Business Machines Corporation Thermoelectric cooling apparatus and method for maximizing energy transport
JP4218241B2 (ja) * 2001-12-27 2009-02-04 三菱電機株式会社 光モジュール、および光送信もしくは光受信装置
KR101094783B1 (ko) * 2003-10-27 2011-12-16 엘지디스플레이 주식회사 열전기 발생장치를 이용한 액정표시장치
US20050150537A1 (en) * 2004-01-13 2005-07-14 Nanocoolers Inc. Thermoelectric devices
WO2005083808A1 (ja) * 2004-03-01 2005-09-09 Matsushita Electric Industrial Co., Ltd. 熱電変換デバイス、およびこれを用いた冷却方法および発電方法
US20060076046A1 (en) 2004-10-08 2006-04-13 Nanocoolers, Inc. Thermoelectric device structure and apparatus incorporating same
US7825324B2 (en) 2006-12-29 2010-11-02 Alcatel-Lucent Usa Inc. Spreading thermoelectric coolers
US20090071525A1 (en) 2007-09-17 2009-03-19 Lucent Technologies, Inc. Cooling Hot-Spots by Lateral Active Heat Transport
KR100997994B1 (ko) * 2009-04-13 2010-12-03 삼성전기주식회사 열전소자
US9443491B2 (en) * 2010-09-14 2016-09-13 Nec Display Solutions, Ltd. Information display device
DE102012105373B4 (de) 2012-02-24 2019-02-07 Mahle International Gmbh Thermoelektrisches Element sowie Verfahren zu dessen Herstellung
JP5857792B2 (ja) * 2012-02-27 2016-02-10 富士通株式会社 熱電デバイスおよびその製造方法
CN106165132A (zh) * 2014-02-28 2016-11-23 国立大学法人奈良先端科学技术大学院大学 热电转换材料和热电转换元件
KR101574012B1 (ko) * 2014-04-17 2015-12-02 부산대학교 산학협력단 열전 장치 및 이를 포함하는 열전 시스템
AU2016316164A1 (en) * 2015-09-04 2018-04-26 Hiroaki Nakaya Thermoelectric conversion element and thermoelectric conversion module

Also Published As

Publication number Publication date
CN108780344A (zh) 2018-11-09
TW201806204A (zh) 2018-02-16
CA3015939A1 (en) 2017-10-05
WO2017172752A1 (en) 2017-10-05
CN108780344B (zh) 2021-03-12
EP3436892A1 (en) 2019-02-06
US10267545B2 (en) 2019-04-23
JP2019517128A (ja) 2019-06-20
US20170284708A1 (en) 2017-10-05
BR112018069655A2 (pt) 2019-02-05
EP3436892B1 (en) 2020-09-23

Similar Documents

Publication Publication Date Title
EP3436892B1 (en) In-plane active cooling device for mobile electronics
KR100836305B1 (ko) 열전 모듈
US10605538B2 (en) Heat spreading module for portable electronic device
US9468130B2 (en) Micro channel cooling device, micro channel cooling system, and electronic instrument
US7471516B2 (en) Meter with reduced internal temperature rise and associated method
KR20090032019A (ko) 마이크로전자 패키지 및 그것의 상호접속 피쳐 냉각 방법
US20050172991A1 (en) Thermoelectric element and electronic component module and portable electronic apparatus using it
US10424709B2 (en) Apparatus for thermoelectric recovery of electronic waste heat
US20130206367A1 (en) Heat dissipating module
JP2007165620A (ja) 半導体冷却構造
JP3977378B2 (ja) 半導体素子冷却用モジュール
WO2015176377A1 (zh) 一种制冷电路和终端及终端制冷方法
JP2006522496A (ja) 熱イオン冷却システムを有する電力回路
TWI761541B (zh) 電子設備的主機板散熱系統
JP2004221409A (ja) ペルチェモジュール装置
JP2004266145A (ja) 冷却装置
JP2013143792A (ja) 発電システム
JP2018060861A (ja) 半導体積層ユニット
JP2011082272A (ja) 熱電冷却装置
JP5453296B2 (ja) 半導体装置
KR20120019517A (ko) 초소형 열전냉각모듈을 이용한 컴퓨터부품 냉각장치
CN113867492A (zh) 一种智能控温的边缘计算设备
JP2005294665A (ja) 熱拡散装置
Panigrahy et al. Small Form Factor Peltier-Based Liquid Cooling for High Power Density Electronics
JP2019096790A (ja) 冷却装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application