KR20180122437A

KR20180122437A - 막두께 검측장치

Info

Publication number: KR20180122437A
Application number: KR1020187029799A
Authority: KR
Inventors: 우창 치
Original assignee: 웨이하이 화링 옵토-일렉트로닉스 컴퍼니 리미티드
Priority date: 2016-05-26
Filing date: 2016-09-23
Publication date: 2018-11-12
Also published as: US20190145751A1; CN106091910A; JP2019517001A; WO2017201932A1; US10746524B2; CN106091910B; KR102079146B1; JP6667675B2

Abstract

막두께의 검측장치에 관한 것으로, 공통유닛(1)과 검측유닛(2)을 포함하고 공통유닛(1)은 적어도 하나의 공통 전극(11)을 포함하며, 검측유닛(2)은 적어도 하나의 센서 칩(21)과 신호 처리유닛(23)을 포함하고, 각 센서 칩(21)은 공통유닛(1)과 제1 방향에서 마주보며 간격을 두고 설치되고 공통유닛(1)과 각 센서 칩(21) 사이의 간격에 의하여 검측대상막의 전송통로를 구성하고 각 센서 칩(21)은 적어도 1행의 제2 방향에 따라 배열된 다수의 검측 전극(211)을 포함하고, 제2 방향은 검측대상막의 이동 방향에 수직되고 제1 방향은 제1 평면에 수직되며 제1 평면은 제2 방향이 평행되고, 각 센서 칩(21)은 공통 전극(11)상의 전기신호를 감지하여 출력하며, 신호 처리유닛(23)은 각 센서 칩(21)에 전기적으로 연결되어 각 센서 칩(21)에서 출력된 전기신호에 처리를 수행하여 출력한다.

Description

막두께 검측장치

본 발명은 두께 검측 분야에 관한 것으로, 특히 막두께 검측장치에 관한 것이다.

박막형 물품, 예를 들어 종이, 수표, 플라스틱 검측 대상 막, 방직물 등을 온라인에서 연속적으로 두께를 측정하는 것은 제품의 생산, 검측, 처리, 회수 등 과정에서 점차적으로 중요한 위치를 차지하게 되었다. 현재, 검측 대상 막두께의 검측 기술은 홀소자, 반사형 초음파 검사, 투과형 초음파 검사, 전자기 감지 검사, 와류 검사 등 기술을 이용하고 있다. 하지만 이러한 기술에 대응되는 검측장치는 체적이 크고 원가가 높아 이러한 기술의 응용에 불리하다.

최근, 전극 사이의 정전 감지에 의하여 검측 대상의 막두께를 검측하는 기술을 끊임없이 연구하고 있는데, 예를 들어 공개번호CN210302446Y인 문헌에 용량형 종이두께 센서가 공개되었고 주로 콘덴서의 용량 변화를 진동 주파수의 변화로 전환시키고 주파수 전압 전환모듈에 의하여 주파수 변화를 전압 변화로 변환시킨다. 공개번호CN103363887A인 문헌에 재료 두께 검측 방법이 공개되었는데 플레이트형 콘덴서의 전극판을 두께를 검측하는 감지소자로하고 검측 대상의 두께가 변화하여 용량이 움직이면 전극판이 변위되고 플레이트형 용량이 변화하게 된다.

상기한 전극 사이의 정전 감지에 의하여 검측 대상의 막두께를 검측하는 기술에 의하면 검측장치의 체적을 일정하게 줄일 수 있지만 여전히 기계장치의 안내하에 용량 플레이트가 변위하게 되고 검측기기의 소형화 발전에 부합되지 않는다. 그리고 기계장치의 정밀도에 의하여 측정 정밀도가 결정되고 특히 물체가 고속으로 전송되는 상태, 다수 위치에서 다수 경로의 정밀한 검측을 수행하여야 하는 상황, 검측 대상이 아주 얇은 상황에서 상기 두께 센서의 측정 정밀도는 낮다. 그리고 이러한 기계장치는 고속 회전시 큰 소음을 발생하게 되어 현대 산업의 친환경 저탄소 요구에 부합되지 않는다.

본 출원은 기존기술에서 막두께를 검측하는 장치의 검측 정밀도가 낮은 문제를 해결할 수 있는 막두께의 검측장치를 제공하는 것을 그 목적으로 한다.

상기 목적을 실현하기 위하여, 본 출원의 일 측면에 따르면, 적어도 하나의 공통 전극을 포함하는 공통유닛과 검측유닛을 포함하고, 상기 검측유닛은 상기 공통 전극상의 전기신호를 감지하여 출력하는 적어도 하나의 센서 칩과, 여기서, 각 상기 센서 칩은 상기 공통유닛과 제1 방향에서 마주보며 간격을 두고 설치되고 상기 공통유닛과 각 상기 센서 칩 사이의 간격에 의하여 검측대상막의 전송통로를 구성하고 각 상기 센서 칩은 적어도 1행의 제2 방향에 따라 배열된 다수의 검측 전극을 포함하고, 상기 제2 방향은 검측대상막의 이동 방향에 수직되고 상기 제1 방향은 제1 평면에 수직되며 상기 제1 평면과 상기 제2 방향이 평행되고, 각 상기 센서 칩에 전기적으로 연결되어 각 상기 센서 칩에서 출력된 전기신호에 처리를 수행하여 출력하는 신호 처리유닛을 포함하는 막두께의 검측장치를 제공한다.

진일보로, 상기 센서 칩은 상기 센서 칩의 작업을 제어하는 제어 신호를 입력받고 상기 센서 칩이 검측하여 얻은 전기신호를 출력하는 제어 전극을 더 포함한다.

진일보로, 상기 검측유닛은 다수의 상기 제2 방향에 따라 간격을 두고 설치된 상기 센서 칩을 포함한다.

진일보로, 상기 신호 처리유닛은 각 상기 센서 칩에 전기적으로 연결된 신호 처리 회로와, 상기 신호 처리 회로에 전기적으로 연결되어 제어 신호를 입력받고 상기 신호 처리 회로의 처리후의 전기신호를 출력하는 신호 인터페이스를 포함한다.

진일보로, 상기 신호 처리 회로는 일단이 각 상기 센서 칩에 전기적으로 연결되고 상기 센서 칩에서 출력된 전기신호를 증폭시키는 증폭 회로와, 일단이 상기 증폭 회로의 타단에 전기적으로 연결되고 상기 증폭 회로에 의하여 증폭된 후의 전기신호를 디지털 신호로 변환시키는 아날로그-디지털 변환 회로와, 상기 아날로그-디지털 변환 회로의 일단에 전기적으로 연결되는 입력단을 구비하고 상기 디지털 신호을 보정하여 출력하는 제1 보정 회로와, 상기 증폭 회로의 신호 제어단, 아날로그-디지털 변환 회로의 신호 제어단, 상기 제1 보정 회로의 신호 제어단에 전기적으로 연결되고 타단은 상기 신호 인터페이스에 전기적으로 연결되는 제어 회로를 포함한다.

진일보로, 상기 제1 보정 회로는 제1 출력단과 제2 출력단을 포함하고, 상기 신호 처리 회로는 일단이 상기 제1 출력단에 전기적으로 연결되고 상기 제1 보정 회로에서 출력된 디지털 신호를 저장하고 지연 디지털 신호를 출력하는 레지스터와, 상기 레지스터의 타단에 전기적으로 연결되는 제1 입력단, 상기 제2 출력단에 전기적으로 연결되는 제2 입력단, 상기 제어 회로에 전기적으로 연결되는 신호 제어단을 포함하고 보정후의 디지털 신호와 상기 지연 디지털 신호 사이의 차이를 증폭시켜 출력하는 지연 차분 증폭 회로를 포함한다.

진일보로, 상기 레지스터는 시프트 레지스터이고 상기 시프트 레지스터에 보관된 디지털 신호의 수량은 상기 검측유닛의 상기 제2 방향상에 설치된 상기 검측 전극의 총수량의 정수배가 아니고 상기 시프트 레지스터에 보관된 디지털 신호의 수량은 상기 검측유닛의 제2 방향상에 설치된 상기 검측 전극의 총수량을 초과한다.

진일보로, 상기 신호 처리 회로는 일단이 상기 지연 차분 증폭 회로의 출력단에 전기적으로 연결되고 타단이 상기 신호 인터페이스에 전기적으로 연결되는 제2 보정 회로를 더 포함한다.

진일보로, 상기 공통유닛은, 전원의 전기신호를 상기 공통 전극으로 입력하는 신호 입력부를 더 포함한다.

진일보로, 상기 공통유닛은 상기 공통 전극이 제1 표면에 설치되는 제1 기판을 더 포함하고, 상기 검측유닛은 상기 공통유닛과 상기 제1 방향에서 간격을 두고 설치된 제2 기판을 더 포함하고, 상기 제1 기판의 제1 표면은 상기 제2 기판의 제1 표면을 향하고 상기 센서 칩은 상기 제2 기판의 제1 표면상에 설치되며 상기 신호 처리유닛은 상기 제2 기판의 제2 표면상에 설치되고 상기 제1 기판의 제1 표면과 상기 제2 기판의 제1 표면은 모두 상기 제1 평면에 평행된다.

진일보로, 상기 막두께의 검측장치는, 제1 수용 공간을 구비하고 상기 제1 기판상에 커버되며 상기 공통유닛이 상기 제1 수용 공간내에 위치하는 제1 프레임과, 상기 제1 프레임에 연결되고 각 상기 공통 전극을 보호하는 제1 보호 기판과, 제2 수용 공간을 구비하고 상기 제2 기판상에 커버되며 상기 검측유닛이 상기 제2 수용 공간내에 위치하는 제2 프레임과, 상기 제2 프레임에 연결되고 각 상기 검측 전극을 보호하는 제2 보호 기판을 더 포함한다.

본 출원의 기술방안을 적용하면, 검측장치가 적어도 하나의 센서 칩을 포함하고 각 칩은 제2 방향에 따라 간격을 두고 설치된 다수의 검측 전극을 포함하며 검측 전극의 밀도에 의하여 검측 신호의 해상도가 결정되어 검측 정밀도를 결정하며 실제 검측과정에 있어서 필요에 따라 센서 칩상의 검측 전극의 수량을 조절하거나 센서 칩의 수량을 조절하여 막두께의 검측장치의 정밀도를 조절할 수 있고 검측장치가 더욱 높은 검측 정밀도를 얻을 수 있다.

본 출원의 일부를 구성하는 도면은 본 발명에 대한 이해를 돕기 위한 것이고 본 출원에 예시적으로 나타낸 실시예 및 그 설명은 본 발명을 해석하기 위한 것으로 본 발명을 한정하는 것이 아니다.
도 1은 본 출원에 따른 실시예에서 제공하는 검측장치의 구조를 나타낸 도이다.
도 2는 실시예에서 제공하는 하나의 센서 칩의 구조를 나타낸 도이다.
도 3은 실시예에서 제공하는 하나의 센서 칩의 전기 원리를 나타낸 도이다.
도 4는 도 3의 센서 칩의 작업 순서도이다.
도 5는 실시예에서 제공하는 검측유닛의 일부 구조를 나타낸 도이다.
도 6은 실시예에서 제공하는 신호 처리 회로의 구조를 나타낸 도이다.
도 7은 실시예에서 제공하는 검측장치의 구조를 나타낸 도이다.
도 8은 실시예중의 검측대상막의 조감도이다.
도 9는 다른 실시예중의 검측대상막의 조감도이다.

아래에서 상세하게 설명하는 것은 모두 예시적인 것으로 본 출원에서 제공하는 것을 더욱 상세하게 설명하기 위한 것이다. 특별한 설명이 없는 한 본 명세서에서 사용하는 모든 기술과 과학용어는 본 출원이 속하는 기술분야의 일반 기술인원이 이해하고 있는 것과 같은 의미를 갖는다.

다만, 여기서 사용하는 용어는 구체적인 실시형태를 설명하기 위한 것으로 본 출원의 예시적 실시형태를 한정하는 것은 아니다. 예를 들어 특별한 설명이 없는 한 여기에 사용되는 단수 형식은 복수 형식을 포함하고, 그리고 본 명세서에서 용어 "포함", "및/또는"을 사용할 경우 특징, 단계, 조작, 소자, 부품 및/또는 이들의 조합이 존재함을 의미한다.

배경기술 부분에서 설명한 바와 같이 기존기술중의 막두께의 검측장치는 정밀도가 낮고 상기한 기술과제를 해결하기 위하여 본 출원에서 막두께의 검측장치를 제공한다.

본 출원의 전형적인 실시형태에 있어서 막두께의 검측장치를 제공하는데, 도 1에 도시한 바와 같이, 이 장치는 공통유닛(1)과 검측유닛(2)을 포함하고, 상기 공통유닛(1)은 적어도 하나의 공통 전극(11)을 포함하며 상기 검측유닛(2)은 적어도 하나의 센서 칩(21)과 신호 처리유닛(23)를 포함하고, 여기서, 각 상기 센서 칩(21)은 상기 공통유닛(1)과 제1 방향상에서 마주보며 간격을 두고 설치되고 상기 공통유닛(1)과 각 상기 센서 칩(21) 사이의 간격이 검측대상막의 전송통로를 형성하고, 도 2에 도시한 바와 같이, 각 상기 센서 칩(21)은 적어도 1행의 제2 방향에 따라 배열된 다수의 검측 전극(211)을 포함하고 상기 제2 방향은 검측대상막의 이동 방향에 수직되고 상기 제1 방향은 제1 평면에 수직되며 상기 제1 평면은 상기 제2 방향에 평행되고 각 상기 센서 칩(21)은 상기 공통 전극(11)상의 전기신호를 감지하여 출력한다. 신호 처리유닛(23)은 각 상기 센서 칩(21)에 전기적으로 연결되어 각 상기 센서 칩(21)에서 출력된 전기신호에 처리를 수행하여 출력한다.

다만, 특별한 설명이 없는 상황에서 본 출원중의 "제2 방향에 따라 배열"되는 것은 모두 "제2 방향에 따라 직선으로 배열"되는 것을 말한다.

검측장치에 있어서, 공통 전극과 매개 검측 전극은 평판콘덴서와 비슷한 구조를 형성하고 양자 사이에 고정된 매체가 충전되지 않고 전송통로를 형성한다. 공통 전극이 전하를 휴대하면 각 검측 전극에서 전하를 감지할 수 있다. 검측 전극에서 전하를 어느 정도 감지하는가는 마주보게 설치된 두 전극의 면적, 두 전극 사이의 거리, 공통 전극이 휴대한 전하량, 두 전극 사이의 유전율에 의하여 결정된다. 구조가 일정한 경우, 검측 전극에서 감지되는 전하는 두 전극 사이의 유전율에만 관련된다. 검측대상막이 전송통로를 통과할 때, 두 전극 사이의 매체의 유전율이 변화하고 이에 따라 검측 전극에서 감지되는 전하의 수량도 변화하며 검측대상막의 두께가 서로 다르고 두 전극 사이의 유전율도 다름으로 검측 전극에서 감지되는 전하도 다르고 전극판에서 감지한 전기신호에 따라 검측대상막의 두께를 산출할 수 있다.

상기 장치는 적어도 하나의 센서 칩을 포함하고 각 칩은 다수의 제2 방향에 따라 간격을 두고 설치된 검측 전극을 포함하며, 검측 전극의 밀도에 의하여 검측 신호의 해상도가 결정되고 검측 정밀도가 결정되며, 실제 검측 과정에 있어서, 필요에 따라 센서 칩상의 검측 전극의 수량을 조절하거나 센서 칩의 수량을 조절하여 막두께의 검측장치의 정밀도를 영활하게 조절할 수 있고 검측장치는 더욱 높은 검측 정밀도를 얻을 수 있다.

본 출원의 실시예에 있어서, 검측 전극의 대응되는 해상도는 100DPI이고, 즉 검측 전극의 횡방향 배열 주기는 0.254mm(즉 제2 방향에 배열된 인접한 두 검측 전극의 중심 거리)이다. 센서 칩은 CMOS 공정을 통하여 제조된 집적 회로이고 그 길이(즉 제2 방향상의 크기)는 18.3mm이고 하나의 칩에 72개 검측 전극이 배열되고 칩의 폭(즉 제2 방향에 수직되는 방향의 크기)은 0.3mm이고 배열된 칩 수량에 의하여 센서의 전체 검측 범위가 결정되고, 예를 들어 일반적으로 지폐를 검측할 때 10개 또는 11개 센서 칩을 이용하여 183mm 또는 201mm의 검측 범위를 구성한다.

본 출원중의 공통유닛은 하나의 공통 전극을 포함할 수 있고 다수의 공통 전극을 포함할 수도 있으며, 당업자는 실제 상황에 근거하여 공통 전극의 수량을 설정할 수 있고 공통유닛이 하나의 공통 전극일 경우, 공통 전극은 면적이 큰 평면 전극이고 그 작용은 대향되게 설치된 검측 전극과 한 쌍의 정전 감응 전극을 형성하는 것이고 그 면적은 적어도 대향하는 검측유닛에 설치된 검측 전극을 모두 커버할 수 있는 정도여야 한다.

본 출원의 실시예에 있어서, 도 2에 도시한 바와 같이, 상기 센서 칩(21)은 제어 전극(212)을 더 포함하고 상기 제어 전극(212)은 상기 센서 칩(21)의 작업을 제어하는 제어 신호를 입력받아 상기 센서 칩(21)이 검측하여 얻은 전기신호를 출력한다.

본 출원의 구체적인 실시예에 있어서, 검측장치 중의 센서 칩이 배열된 전기 원리는 도 3에 도시한 바이고, 상기 검측유닛은 다수의 제2 방향에 따라 간격을 두고 배열되는 센서 칩(21)을 포함하고, 각 센서 칩(21)에 제어 전극(212)이 설치되며 각 센서 칩(21)상의 검측 전극(211)도 제2 방향에 따라 간격을 두고 일 직선으로 배열되며 센서 칩의 제어 신호는 클럭 신호CLK와 행 스캔 제어 신호SI 등을 포함하고, 이러한 제어 신호는 제어 전극(212)에 입력되고 SIG는 칩의 출력 신호이다. 상기 검측장치중의 센서 칩은 시프트 레지스터 회로와 다수의 스위칭 회로를 더 포함하고, 여기서, 매개 스위치는 하나의 검측 전극에 전기적으로 연결되어 검측 전극의 온 오프를 제어한다. 시프트 레지스터는 작동 신호를 수신한 경우, 스위치의 온 오프를 제어하여 검측 전극의 온 오프를 제어한다.

상기한 검측장치중의 각 센서 칩의 작업 순서도는 도 4와 같다. 센서 칩은 클럭 신호CLK의 작용하에 행 작동 신호를 수신한 경우, 센서 칩 내부의 시프트 레지스터 회로와 스위칭 회로는 매개 검측 전극을 연결시켜 검측 전극에서 감지된 전기신호가 차례로 제어 전극을 통과하여 외부로 출력된다.

더욱 열활하게 검측장치의 검측 정밀도를 조절하기 위하여, 도 5에 도시한 바와 같이, 바람직하게 본 출원의 상기 검측유닛은 상기 제2 방향에 따라 간격을 두고 설치된 다수의 상기 센서 칩(21)를 포함한다.

본 출원의 실시예에 있어서, 상기 신호 처리유닛(23)은 신호 처리 회로(231)와 신호 인터페이스(232)를 포함하고, 여기서, 상기 신호 처리 회로(231)는 각 상기 센서 칩(21)에 전기적으로 연결되고 신호 인터페이스(232)는 상기 신호 처리 회로(231)에 전기적으로 연결되어 제어 신호를 입력받고 상기 신호 처리 회로(231)에 의하여 처리된 전기신호를 출력한다.

본 출원의 실시예에 있어서, 도 6에 도시한 바와 같이, 상기 신호 처리 회로는 증폭 회로(01)와, 아날로그-디지털 변환 회로(02)와, 제1 보정 회로(03)와, 제어 회로(07)를 포함한다.

여기서, 증폭 회로의 일단은 각 상기 센서 칩에 전기적으로 연결되고, 일반적으로 센서 칩에서 출력된 전기신호는 상대적으로 낮고 밀리볼트 수량 수준이므로 증폭 회로를 통하여 전기신호를 증폭 처리하여야 하고 신호 크기에 따라 여러 차례 증폭시켜 아날로그-디지털 변환 회로의 변환 요구에 달하게 한다. 본 출원중의 증폭 회로는 기존기술중의 증폭을 실현할 수 있는 임의의 회로일 수 있다.

상기 증폭 회로에서 출력된 디지털 신호는 아날로그-디지털 변환 회로에 입력되고 상기 아날로그-디지털 변환 회로는 상기 증폭 회로에 의하여 증폭된 후의 전기신호를 디지털 신호로 변환시키고 디지털 신호를 제1 보정 회로에 입력한다.

상기 제1 보정 회로는 상기 디지털 신호에 보정을 수행하여 출력하고, 검측 전극에 의하여 검측된 신호는 일반적으로 낮으므로 증폭 처리를 수해하여야 하는데 신호를 증폭시키면 그 신호에 휴대된 노이즈 신호도 증폭됨으로 상기 보정 회로는 주로 센서 칩 자신으로 인한 오차를 제거하여 증폭 처리후의 유효 신호를 얻는다. 제1 보정 회로에 일반적으로 하나의 레지스터(미도시)를 포함하고 이 레지스터에 정지 상태에서 수집한 노이즈 신호를 보정 계수로 보관하고, 기존기술중의 실시간 신호에서 노이즈 신호를 빼는 보정 방법을 이용할 수 있고 여기서는 상세한 설명을 생략한다.

제어 회로는 상기 증폭 회로의 신호 제어단, 아날로그-디지털 변환 회로의 신호 제어단, 상기 제1 보정 회로의 신호 제어단에 전기적으로 연결되고 타단은 상기 신호 인터페이스에 전기적으로 연결된다.

본 발명의 막두께 검측장치의 검측 정밀도를 진일보로 향상시키기 위하여, 도 6에 도시한 바와 같이, 바람직하게 본 출원의 상기 제1 보정 회로(03)는 제1 출력단과 제2 출력단을 포함하고 본 출원의 상기 신호 처리 회로는 레지스터(04)와 지연 차분 증폭 회로(05)를 더 포함한다.

여기서, 레지스터의 일단은 상기 제1 출력단에 전기적으로 연결되고 상기 레지스터는 상기 제1 보정 회로에서 출력된 상기 디지털 신호를 보관하고 지연 디지털 신호를 출력한다. 지연 차분 증폭 회로는 제1 입력단, 제2 입력단, 신호 제어단을 포함하고, 상기 제1 입력단은 상기 레지스터의 타단에 전기적으로 연결되고 상기 제2 입력단은 상기 제2 출력단에 전기적으로 연결되며 상기 신호 제어단은 상기 제어 회로에 전기적으로 연결되고 상기 지연 차분 증폭 회로는 보정후의 디지털 신호와 상기 지연 디지털 신호 사이의 차이를 증폭시켜 출력하고, 즉 제1 보정 회로에 의하여 보정된 후의 디지털 신호는 두 통로로 나누어져 출력되는데, 그 중 한 통로는 지연 차분 증폭 회로로 출력되어 디지털 신호에 차분 증폭 처리를 수행하고 다른 한 통로는 레지스터로 출력되어 지연을 완화시킨다.

본 출원중의 레지스터는 시프트 레지스터이고 레지스터는 보정후의 디지털 신호을 임시로 저장하고, 저장하는 목적은 디지털 신호와 보정후에 직접 출력된 디지털 신호 사이에 지연을 형성하여 지연 차분 신호 증폭 회로가 서로 다른 검측 전극과 서로 다른 스캔 행의 검측된 디지털 신호에 차분 증폭 처리를 수행할 수 있도록 하기 위한 것이고, 이로하여 제2 방향에 따라 다수의 검측 전극을 설치하고 동일 행의 스캔 데이터를 선택하면 측정 대상물의 제2 방향 및 매체 이동 방향에서의 두께 및 두께 경사도(즉 두께 차이)를 측정할 수 있다. 하지만 기존기술에 있어서 검측장치는 적어도 검측대상막의 이동 방향에 따라 적어도 2행의 검측 전극을 배치하여 2행의 검측 전극 위치에 대응되는 두개 검측 전극에서 얻은 디지털 신호에 차분 증폭을 수행하여 검측대상막의 이동 방향과 평행되는 방향에서의 두께 경사도를 얻는다.

본 출원의 실시예에 있어서, 시프트 레지스터는 적어도 1행 이상의 스캔 데이터를 저장할 수 있고 막두께 검측장치는 10개 센서 칩으로 구성되고 매개 각 센서 칩은 72개 검측 전극을 구비하며 시프트 레지스터는 1445개 신호의 데이터를 보관할 수 있도록 구성되며, 즉 연속적으로 2행과 5개 검측 전극의 디지털 신호를 보관하고 하나의 디지털 신호가 들어올 때마다 시프트 레지스터중의 데이터가 차례로 앞으로 1위 전진하고, 즉 지연 차분 증폭 회로의 제1 입력단으로 출력된다. 예를 들어 제1 보정 회로가 어느 한 행(제M행으로 함)을 스캔한 센서의 제N개 검측 전극의 데이터를 출력한 후, 지연 차분 증폭 회로의 제2 출력단은 제M행의 제N개 검측 전극의 데이터를 수신하게 되고, 제1 수신단은 제M+2행의 제N+5개 검측 전극의 데이터를 수신하게 되며, 다시 말하면 지연 차분 증폭 회로는 제M+2행 제N+5개 디지털 신호와 제M행 제N개 디지털 신호에 차분 증폭을 수행한다.

상기 시프트 레지스터에 보관된 디지털 신호의 수량은 상기한 1445에 한정되지 않고, 즉 상기 검측대상막의 이동 방향에서 지연된 행 수량 및 제2 방향에서 지연된 디지털 신호 수량도 이에 한정되지 않고 서로 다른 스캔 속도 또는 검측 전극의 구조 상황에 따라 변화될 수 있다.

본 출원의 바람직한 실시예에 있어서, 시프트 레지스터에 보관된 디지털 신호의 수량은 검측유닛 중의 제2 방향에서의 검측 전극의 총수량의 정수배가 아니고 검측유닛 중의 제2 방향에서의 검측 전극의 총수량을 초과한다. 다시 말하면 지연 차분 증폭 회로의 두 입력단에 입력된 디지털 신호에 대응되는 검측포인트는 서로 다른 행에 위치하고 서로 다른 열에 위치하며 이로하여 동일 행 동일 열에 위치하지 않는 디지털 신호에 차분 증폭을 수행하여 검측대상막의 각 방향에 존재하는 이물질을 검측할 수 있고 검측장치가 검측대상막의 제2 방향과 평행되는 방향에 존재하는 이물질(예를 들어 도 9에 도시한 제2 이물질(102))과 검측대상막의 이동 방향과 평행되는 방향에 존재하는 이물질(예를 들어 도 8에 도시한 제1 이물질(101))을 검측할 수 없는 상황을 피면할 수 있다.

도 8에 도시한 바와 같이, 검측대상막(100)에 이동 방향에 평행되는 방향에 제1 이물질(101)이 존재할 경우, 시프트 레지스터에 보관된 신호 수량이 검측유닛 중의 제2 방향에서의 검측 전극의 총수량의 배수이면, 지연 차분 증폭 회로의 두개 입력단에 입력된 신호는 동일 열의 검측포인트에 대응되는 검측 신호이고 양자는 동일하며 지연 차분 증폭 회로에서 출력된 신호는 0이며, 즉 양자에 두께 경사도(즉 두께 차이)가 존재하지 않고 이러한 검측장치는 검측대상막(100)에 존재하는 제1 이물질(101)을 검측할 수 없게 된다.

도 9에 도시한 바와 같이, 검측대상막(100)에 제2 방향에 평행되는 방향에 제2 이물질(102)이 존재할 경우, 시프트 레지스터에 보관된 신호 수량이 검측유닛 중의 제2 방향에서의 검측 전극의 총수량보다 적으면 지연 차분 증폭 회로의 두개 입력단에 입력된 신호는 동일 행의 검측포인트에 대응되는 검측 신호이고 양자는 동일하며 지연 차분 증폭 회로에서 출력된 신호는 0이고, 즉 양자에 두께 경사도(즉 두께 차이)가 존재하지 않고 이러한 검측장치는 검측대상막(100)에 존재하는 제2 이물질(102)을 검측할 수 없게 된다.

지연 차분 증폭 회로에 의하여 처리된 디지털 신호는 디지털식 증폭된 것으로 원래 디지털 신호에 남은 내부 노이즈도 증폭되어 검측 정밀도에 영향을 주게 되므로, 도 6에 도시한 바와 같이, 바람직하게 본 출원의 지연 차분 증폭 회로(05)의 출력단 후면에 제2 보정 회로(06)를 더 설치하여 디지털 증폭후의 신호에 더욱 정밀한 보정 처리를 수행하여 정밀한 검측 신호를 얻을 수 있다. 상기 보정 회로의 출력단은 상기 신호 인터페이스에 전기적으로 연결된다. 제2 보정 회로의 보정 원리는 제1 보정 회로와 동일한데 다만 사용되는 보정 계수가 다르고 제2 보정 회로의 보정 계수는 정지 상태에서 수집한 지연 차분 증폭 회로 후단의 노이즈 신호이다.

더욱 간단하게 공통 전극으로 전압을 인가하기 위하여, 도 1에 도시한 바와 같이, 바람직하게 본 출원의 상기 공통유닛은 전원의 전기신호를 상기 공통 전극(11)에 입력하는 신호 입력부(13)를 더 포함한다.

본 출원의 다른 한 실시예에 있어서, 도 1에 도시한 바와 같이, 상기 공통유닛(1)은 제1 기판(10)을 더 포함하고 상기 공통 전극(11)이 상기 제1 기판(10)의 제1 표면에 설치되며, 검측유닛(2)은 제2 기판(20)을 포함하며 제2 기판은 상기 공통유닛(1)과 상기 제1 방향에서 간격을 두고 설치되며 상기 제1 기판(10)의 제1 표면은 상기 제2 기판(20)의 제1 표면을 향하고 도 5에 도시한 바와 같이, 상기 센서 칩(21)은 상기 제2 기판(20)의 제1 표면에 설치되고 상기 신호 처리유닛(23)은 상기 제2 기판(20)의 제2 표면에 설치되며 상기 제1 기판(10)의 제1 표면과 상기 제2 기판(20)의 제1 표면은 모두 상기 제1 평면에 평행된다. 도 1에 도시한 바와 같이, 신호 입력부(13)는 제1 기판(10)의 제1 표면에 대향되는 제2 표면에 설치된다.

제1 기판은 공통유닛 기타 구조의 캐리어이고 제2 기판은 검측유닛 기타 구조의 캐리어이며 제1 기판과 제2 기판을 마주 설치하여 전송통로를 구성한다. 검측대상막이 두 전극판 사이에서 순조롭게 전송될 수 있도록 검측대상막의 사이즈 차이에 근거하여 두 전극판 사이의 거리를 1mm~10mm 사이로 설정할 수 있다. 하지만 이 거리는 이 범위에 한정되지 않고 당업자는 구체 상황에 따라 양자의 거리를 적당한 범위로 설정할 수 있다.

제1 기판과 제2 기판은 각각 유리기판, PCB 기판, 금속판 또는 도자기 기판으로부터 선택된 것일 수 있다. 두개 기판의 재료는 동일하거나 서로 다를 수 있다.

본 출원의 실시예에 있어서, 제1 기판은 PCB 기판이고 PCB 기판에 필요한 패턴을 설계하여 공통 전극을 설치하고 전원을 통하여 공통 전극으로 전기신호를 입력하여 전하를 휴대하게 한다. 그리고 이 실시예에 있어서, 제2 기판도 PCB 기판이다.

공통유닛과 검측유닛을 보호하기 위하여, 도 7에 도시한 바와 같이, 바람직하게 본 출원의 상기 막두께의 검측장치는 제1 프레임(14)과, 제1 보호 기판(12)과, 제2 프레임(24)과, 제2 보호 기판(22)을 더 포함하고, 여기서, 제1 프레임(14)은 제1 수용 공간을 구비하고 상기 제1 프레임(14)은 상기 제1 기판(10)상에 커버되며 상기 공통유닛(1)이 상기 제1 수용 공간내에 위치한다. 제1 보호 기판(12)은 상기 제1 프레임(14)에 연결되고 각 공통 전극을 보호한다. 제2 프레임(24)은 제2 수용 공간을 구비하고 상기 제2 프레임(24)은 상기 제2 기판(20)상에 커버되며 상기 검측유닛(2)이 상기 제2 수용 공간내에 위치한다. 제2 보호 기판(22)은 상기 제2 프레임(24)에 연결되고 각 검측 전극을 보호한다.

상기 제1 프레임과 제2 프레임을 형성하는 재료는 플라스틱 프레임이고 사출 공정을 통하여 제조될 수 있고, 제1 보호 기판과 제2 보호 기판을 형성하는 재료는 유리판일 수 있고 도자기 기판일 수도 있고 양자의 재료는 동일할 수 있고 서로 다를 수도 있다.

상기한 설명으로부터 본 출원의 상기 실시예에 의하면 하기 효과를 얻을 수 있음을 알 수 있다.

상기 장치에 적어도 하나의 센서 칩을 포함하고 각 칩은 다수의 제2 방향에 따라 간격을 두고 설치된 검측 전극을 포함하며 검측 전극의 밀도에 의하여 검측 신호의 해상도가 결정되어 검측 정밀도를 결정하며 실제 검측과정에 있어서 필요에 따라 센서 칩상의 검측 전극의 수량을 조절하거나 센서 칩의 수량을 조절하여 막두께의 검측장치의 정밀도를 조절할 수 있고 검측장치가 더욱 높은 검측 정밀도를 얻을 수 있다.

상기한 내용은 본 출원의 바람직한 실시예로, 본 출원을 한정하는 것이 아니다. 당업자라면 본 발명에 여러가지 변경과 변화를 가져올 수 있다. 본 출원의 사상과 원칙을 벗어나지 않는 범위내에서 수행하는 모든 수정, 동등교체, 개량 등은 본 출원의 보호 범위에 속한다.

1 : 공통유닛
2 : 검측유닛
11 : 공통 전극
21 : 센서 칩
10 : 제1 기판
12 : 제1 보호 기판
13 : 신호 입력부
14 : 제1 프레임
20 : 제2 기판
22 : 제2 보호 기판
23 : 신호 처리유닛
24 :제2 프레임
100 : 검측대상막
101 : 제1 이물질
102 : 제2 이물질
211 : 검측 전극
212 : 제어 전극
231 : 신호 처리 회로
232 : 신호 인터페이스
01 : 증폭 회로
02 : 아날로그-디지털 변환 회로
03 : 제1 보정 회로
04 : 레지스터
05 : 지연 차분 증폭 회로
06 : 제2 보정 회로
07 : 제어 회로

Claims

적어도 하나의 공통 전극을 포함하는 공통유닛과 검측유닛을 포함하는 막두께 검측장치에 있어서,
상기 검측유닛이
상기 공통 전극상의 전기신호를 감지하여 출력하는 적어도 하나의 센서 칩과, 여기서, 각 상기 센서 칩은 상기 공통유닛과 제1 방향에서 마주보며 간격을 두고 설치되고 상기 공통유닛과 각 상기 센서 칩 사이의 간격에 의하여 검측대상막의 전송통로를 구성하고 각 상기 센서 칩은 적어도 1행의 제2 방향에 따라 배열된 다수의 검측 전극을 포함하고, 상기 제2 방향은 검측대상막의 이동 방향에 수직되고 상기 제1 방향은 제1 평면에 수직되며 상기 제1 평면과 상기 제2 방향이 평행되고,
각 상기 센서 칩에 전기적으로 연결되어 각 상기 센서 칩에서 출력된 전기신호에 처리를 수행하여 출력하는 신호 처리유닛을 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 1에 있어서,
상기 센서 칩이 상기 센서 칩의 작업을 제어하는 제어 신호를 입력받고 상기 센서 칩이 검측하여 얻은 전기신호를 출력하는 제어 전극을 더 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 1에 있어서,
상기 검측유닛이 상기 제2 방향에 따라 간격을 두고 설치된 다수의 상기 센서 칩을 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 1 내지 3중 어느 한 항에 있어서,
상기 신호 처리유닛이
각 상기 센서 칩에 전기적으로 연결된 신호 처리 회로와,
상기 신호 처리 회로에 전기적으로 연결되어 제어 신호를 입력받고 상기 신호 처리 회로의 처리후의 전기신호를 출력하는 신호 인터페이스를 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 4에 있어서,
상기 신호 처리 회로는
일단이 각 상기 센서 칩에 전기적으로 연결되고 상기 센서 칩에서 출력된 전기신호를 증폭시키는 증폭 회로와,
일단이 상기 증폭 회로의 타단에 전기적으로 연결되고 상기 증폭 회로에 의하여 증폭된 후의 전기신호를 디지털 신호로 변환시키는 아날로그-디지털 변환 회로와,
상기 아날로그-디지털 변환 회로의 일단에 전기적으로 연결되는 입력단을 구비하고 상기 디지털 신호을 보정하여 출력하는 제1 보정 회로와,
상기 증폭 회로의 신호 제어단, 아날로그-디지털 변환 회로의 신호 제어단, 상기 제1 보정 회로의 신호 제어단에 전기적으로 연결되고 타단은 상기 신호 인터페이스에 전기적으로 연결되는 제어 회로를 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 5에 있어서,
상기 제1 보정 회로는 제1 출력단과 제2 출력단을 포함하고,
상기 신호 처리 회로는
일단이 상기 제1 출력단에 전기적으로 연결되고 상기 제1 보정 회로에서 출력된 디지털 신호를 저장하고 지연 디지털 신호를 출력하는 레지스터와,
상기 레지스터의 타단에 전기적으로 연결되는 제1 입력단, 상기 제2 출력단에 전기적으로 연결되는 제2 입력단, 상기 제어 회로에 전기적으로 연결되는 신호 제어단을 포함하고 보정후의 디지털 신호와 상기 지연 디지털 신호 사이의 차이를 증폭시켜 출력하는 지연 차분 증폭 회로를 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 6에 있어서,
상기 레지스터는 시프트 레지스터이고 상기 시프트 레지스터에 보관된 디지털 신호의 수량은 상기 검측유닛의 상기 제2 방향상에 설치된 상기 검측 전극의 총수량의 정수배가 아니고 상기 시프트 레지스터에 보관된 디지털 신호의 수량은 상기 검측유닛의 제2 방향상에 설치된 상기 검측 전극의 총수량을 초과하는 것을 특징으로 하는 막두께 검측장치.
청구항 6에 있어서,
상기 신호 처리 회로는
일단이 상기 지연 차분 증폭 회로의 출력단에 전기적으로 연결되고 타단이 상기 신호 인터페이스에 전기적으로 연결되는 제2 보정 회로를 더 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 1에 있어서,
상기 공통유닛은,
전원의 전기신호를 상기 공통 전극으로 입력하는 신호 입력부를 더 포함하는 것을 특징으로 하는 막두께 검측장치.
청구항 9에 있어서,
상기 공통유닛은
상기 공통 전극이 제1 표면에 설치되는 제1 기판을 더 포함하고,
상기 검측유닛은
상기 공통유닛과 상기 제1 방향에서 간격을 두고 설치된 제2 기판을 더 포함하고,
상기 제1 기판의 제1 표면은 상기 제2 기판의 제1 표면을 향하고 상기 센서 칩은 상기 제2 기판의 제1 표면상에 설치되며 상기 신호 처리유닛은 상기 제2 기판의 제2 표면상에 설치되고 상기 제1 기판의 제1 표면과 상기 제2 기판의 제1 표면은 모두 상기 제1 평면에 평행되는 것을 특징으로 하는 막두께 검측장치.
청구항 10에 있어서,
제1 수용 공간을 구비하고 상기 제1 기판상에 커버되며 상기 공통유닛이 상기 제1 수용 공간내에 위치하는 제1 프레임과,
상기 제1 프레임에 연결되고 각 상기 공통 전극을 보호하는 제1 보호 기판과,
제2 수용 공간을 구비하고 상기 제2 기판상에 커버되며 상기 검측유닛이 상기 제2 수용 공간내에 위치하는 제2 프레임과,
상기 제2 프레임에 연결되고 각 상기 검측 전극을 보호하는 제2 보호 기판을 더 포함하는 것을 특징으로 하는 막두께 검측장치.