KR20180124979A

KR20180124979A - 막두께 검측장치 및 방법

Info

Publication number: KR20180124979A
Application number: KR1020187030865A
Authority: KR
Inventors: 리 지앙; 용회이 린; 씨우메이 치; 밍펑 쑨
Original assignee: 웨이하이 화링 옵토-일렉트로닉스 컴퍼니 리미티드
Priority date: 2017-02-28
Filing date: 2017-10-27
Publication date: 2018-11-21
Also published as: JP2019522792A; CN107063069A; WO2018157614A1; KR102079147B1; US20200318941A1

Abstract

본 발명은 막두께 검측장치 및 방법을 공개한다. 이 장치는 공통 전극과, 검측 전극과, 공통 전극 전압 발생 회로와, 검측 전극 신호 처리 회로를 포함하고, 제1 공통면과 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성하고, 공통 전극 전압 발생 회로는 공통 전극에서 전압을 발생하여 검측 전극에서 유효 신호 전압을 검측할 수 있도록 하고, 검측 전극 신호 처리 회로는 리셋 전압 타이밍 제어 회로와, 검측 전극 유효 신호 전압 전송 타이밍 제어 회로와, 차분 증폭기를 포함하고, 리셋 전압 타이밍 제어 회로는 검측 전극을 제어하여 전압 리셋을 수행하고, 검측 전극 유효 신호 전압 전송 타이밍 제어 회로는 검측 전극상의 유효 신호 전압을 전송하며, 차분 증폭기는 검측 전극상의 리셋 전압과 유효 신호 전압에 차분 증폭을 수행하여 검측대상막을 검측하기 위한 유효 신호를 출력한다.

Description

막두께 검측장치 및 방법

본 발명은 디지털 검측 분야에 관한 것으로, 특히 막두께 검측장치 및 방법에 관한 것이다.

공지된 바와 같이 박막형 물품, 예를 들어 종이, 수표, 플라스틱 검측 대상 막, 방직물 등을 온라인에서 연속적으로 두께를 측정하는 것은 제품의 생산, 검측, 처리, 회수 등 과정에서 점차적으로 중요한 위치를 차지하게 되었다. 최근, 전극 사이의 정전 감응에 의하여 박막 두께를 검측하는 기술을 끊임없이 연구하고 있는데, 예를 들어 관련 기술에 주로 콘덴서의 용량 변화를 진동 주파수의 변화로 전환시키고 주파수 전압 전환모듈에 의하여 주파수 변화를 전압 변화로 변환시키는 용량형 종이두께 센서가 공개되었다. 그리고 기존기술중의 재료 두께 검측 방법에 의하면, 플레이트형 콘덴서의 전극판을 두께를 검측하는 감지소자로 하고 검측 대상의 두께가 변화하여 용량이 움직이면 전극판이 변위되고 플레이트형 용량이 변화하게 된다. 그리고 기존기술에 있어서 대향되는 공통 전극과 검측 전극을 이용하여 검측 통로를 형성하고 검측 대상이 검측 통로를 통과할 때, 공통 전극과 검측 전극 사이의 매체의 유전율을 변화시키고 이에 대응되게 검측 전극에서 감지되는 전하량이 변화하며 검측 전극의 출력 전압의 크기도 변화하게 되며 검측 대상의 두께가 다름에 따라 공통 전극과 검측 전극 사이의 유전율이 다르게 되므로 검측 전극에서 감지한 전하량도 다르게 되고 검측 전극의 출력 전압의 크기도 다르게 된다. 따라서 검측 전극 전압 신호의 크기를 분석 처리함으로써 검측 대상의 두께를 검측할 수 있게 된다.

하지만, 상기한 몇 가지 검측 방식에 의하면, 막두께를 검측하는 과정에 있어서 막두께 검측장치가 외부 환경(예를 들어 온도, 노이즈, 습도 및 전자)의 간섭을 받을 경우, 신호가 왜곡되어 두께 검측의 정확성에 영향을 주게 된다.

상기한 관련기술중의 막두께 검측장치가 환경의 간섭을 쉽게 받는 문제에 대하여 아직 유효한 해결책을 제시하지 못하였다.

본 발명의 실시예는 적어도 기존기술중의 막두께 검측장치가 환경의 간섭을 쉽게 받는 문제를 해결할 수 있는 막두께 검측장치 및 방법을 제공하는 것을 그 목적으로 한다.

본 발명의 실시예의 일 측면에 따르면, 공통 전극과, 검측 전극과, 공통 전극 전압 발생 회로와, 검측 전극 신호 처리 회로를 포함하고, 공통 전극과 검측 전극은 제1 방향에서 대향되며 간격을 두고 설치되고, 공통 전극의 제1 공통면은 검측 전극의 제1 검측 표면에 대향되며, 제1 공통면과 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성하고, 여기서, 공통 전극 전압 발생 회로는 공통 전극에서 전압을 발생하여 검측 전극에서 유효 신호 전압을 감지할 수 있도록 하며, 검측 전극 신호 처리 회로는 리셋 전압 타이밍 제어 회로와, 검측 전극 유효 신호 전압 전송 타이밍 제어 회로와, 차분 증폭기를 포함하고, 여기서, 리셋 전압 타이밍 제어 회로는 검측 전극을 제어하여 전압 리셋을 수행하고, 검측 전극 유효 신호 전압 전송 타이밍 제어 회로는 검측 전극상의 유효 신호 전압을 전송하며, 차분 증폭기는 검측 전극상의 리셋 전압과 유효 신호 전압에 차분 증폭을 수행한 후 검측대상막을 검측하기 위한 유효 신호를 출력하는 막두께 검측장치를 제공한다.

상기 장치는 공통 전극 전압 타이밍 제어 회로를 더 포함할 수 있고, 여기서, 공통 전극 전압 타이밍 제어 회로는 소정의 신호 검측에 적합하도록 공통 전극 전압 발생 회로가 공통 전극에 인가하는 전압 진폭과 폭을 제어하기 위한 제어 신호를 발생한다.

검측 전극 신호 처리 회로는, 검측 전극에서 전압 리셋한 후 검측 전극상의 리셋 전압을 전송하기 위한 검측 전극 리셋 전압 전송 타이밍 제어 회로를 더 포함할 수 있다.

검측 전극 신호 처리 회로는, 검측 전극상의 리셋 전압과 유효 신호 전압을 차분 증폭기의 두 입력단으로 전송하기 위한 시프트 타이밍 제어 회로를 더 포함할 수 있다.

상기 장치는 공통 전극 기판과 검측 전극 기판을 더 포함할 수 있고, 여기서, 공통 전극은 공통 전극 기판의 제1 표면에 설치되고 공통 전극 기판의 제1 표면은 제1 방향에 수직되며, 공통 전극 전압 발생 회로는 공통 전극 기판의 제2 표면에 설치되며, 검측 전극 기판과 공통 전극 기판은 제1 방향에서 간격을 두고 설치되며, 검측 전극 기판의 제1 표면은 공통 전극 기판의 제1 표면을 향하고 공통 전극 기판의 제1 표면에 평행되며, 검측 전극은 검측 전극 기판의 제1 표면에 설치되고 검측 전극 신호 처리 회로는 검측 전극 기판의 제2 표면에 설치된다.

상기 장치는 공통 전극 프레임과 검측 전극 프레임을 더 포함할 수 있고, 여기서, 공통 전극 기판은 공통 전극 프레임에 설치되고 검측 전극 프레임과 공통 전극 프레임은 제1 방향에서 간격을 두고 설치되며 검측 전극 기판은 검측 전극 프레임에 설치된다.

상기 장치는 공통 전극 보호층과 검측 전극 보호층을 더 포함할 수 있고, 여기서, 공통 전극 보호층은 공통 전극 표면에 설치되고 검측 전극 보호층은 검측 전극 표면에 설치된다.

상기 장치는 공통 전극 전도성 박막과 검측 전극 전도성 박막을 더 포함할 수 있고, 여기서, 공통 전극 전도성 박막은 공통 전극과 공통 전극 보호층 사이에 설치되고 검측 전극 전도성 박막은 검측 전극과 검측 전극 보호층 사이에 설치된다.

검측 전극은 다수개이고 다수개 검측 전극이 제2 방향에 따라 간격을 두고 설치될 수 있으며, 여기서, 제2 방향은 검측대상막의 이동 방향에 수직되고 제1 방향에 수직된다.

검측 전극은 전극 칩이거나 또는 검측 전극은 전하를 감지하는 센서일 수 있다.

본 발명의 실시예의 다른 일 측면에 따르면, 검측 전극에서 유효 신호 전압을 감지할 수 있도록 공통 전극 전압 발생 회로가 공통 전극에서 전압을 발생하고, 여기서, 공통 전극은 검측 전극과 제1 방향에서 대향되게 간격을 두고 설치되며 공통 전극의 제1 공통면은 검측 전극의 제1 검측 표면에 대행되고 제1 공통면과 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성하며; 검측 전극 신호 처리 회로중의 리셋 전압 타이밍 제어 회로가 검측 전극을 제어하여 전압 리셋을 수행하며; 검측 전극 신호 처리 회로중의 검측 전극 유효 신호 전압 전송 타이밍 제어 회로가 검측 전극상의 유효 신호 전압을 전송하고; 검측 전극 신호 처리 회로중의 차분 증폭기가 검측 전극상의 리셋 전압과 유효 신호 전압에 차분 증폭을 수행한 후 검측대상막을 검측하기 위한 유효 신호를 출력하는 것을 포함하는 막두께 검측방법을 제공한다.

검측 전극이 다수인 경우, 검측 전극 리셋 전압 전송 타이밍의 하강 에지에서 매개 검측 전극상의 리셋 전압을 전송할 때, 리셋 전압 타이밍 제어 회로가 리셋 전압을 제어하여 매개 검측 전극을 리셋시키고, 검측 전극 유효 신호 전압 전송 타이밍의 하강 에지에서 매개 검측 전극의 유효 신호 전압을 전송할 때, 공통 전극 전압 타이밍 제어 회로의 제어 신호에 의하여 공통 전극 전압 발생 회로를 제어하여 공통 전극에 전압을 인가할 수 있다.

본 발명의 실시예의 막두께 검측장치에 의하면, 공통 전극과, 검측 전극과, 공통 전극 전압 발생 회로와, 검측 전극 신호 처리 회로를 포함하고, 공통 전극과 검측 전극은 제1 방향에서 대향되고 간격을 두고 설치되며, 공통 전극의 제1 공통면은 검측 전극의 제1 검측 표면에 대향되고 제1 공통면과 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성하고, 여기서, 공통 전극 전압 발생 회로는 공통 전극에서 전압을 발생하여 검측 전극에서 유효 신호 전압을 감지하도록 하고, 검측 전극 신호 처리 회로는 리셋 전압 타이밍 제어 회로와, 검측 전극 유효 신호 전압 전송 타이밍 제어 회로와, 차분 증폭기를 포함하고, 여기서, 리셋 전압 타이밍 제어 회로는 검측 전극을 제어하여 전압 리셋을 수행하고, 검측 전극 유효 신호 전압 전송 타이밍 제어 회로는 검측 전극상의 유효 신호 전압을 전송하며, 차분 증폭기는 검측 전극상의 리셋 전압과 유효 신호 전압에 차분 증폭을 수행한 후 검측대상막을 검측하기 위한 유효 신호를 출력하고, 이로 하여 기존기술중의 막두께 검측장치가 환경의 간섭을 쉽게 받는 문제를 해결할 수 있고 막두께 검측방법이 환경의 간섭을 피면할 수 있는 기술효과를 실현할 수 있다.

여기서 설명하는 도면은 본 발명을 진일보로 이해시키기 윙한 것으로 본 출원의 이부를 구성하고 본 발명에 예시적으로 나타낸 실시예 및 그 설명은 본 발명을 해석하기 위한 것으로 본 발명을 한정하는 것이 아니다.
도 1은 본 발명의 실시예에 따른 막두께 검측장치를 나타낸 도이다.
도 2는 본 발명의 실시예에 따른 막두께 검측장치의 공통 전극과 검측 전극의 구성을 나타낸 도이다.
도 3은 본 발명의 실시예에 따른 막두께 검측방법을 나타낸 흐름도이다.
도 4는 본 발명의 실시예에 따른 막두께 검측장치의 신호 처리를 나타낸 흐름도이다.
도 5는 본 발명의 실시예에 따른 막두께 검측장치의 신호 처리도이다.
도 6은 본 발명의 실시예에 따른 막두께 검측장치의 각종 신호의 타이밍도이다.

이 분야의 기술자들이 본 발명의 기술방안을 더욱 쉽게 이해할 수 있도록 아래 본 발명의 실시예중의 도면을 결합하여 본 발명의 실시예의 기술방안을 명확하고 완벽하게 설명하는데 아래에서 설명하는 실시예는 본 발명의 모든 실시예가 아니라 일부 실시예이다. 본 발명의 실시예에 근거하여 이 분야의 기술자가 창조성이 있는 노동을 필요로 하지 않은 채 얻는 모든 기타 실시에는 모두 본 발명의 보호범위에 속한다.

그리고 본 발명의 명세서, 특허청구범위 및 도면에 기재된 용어 "제1", "제2" 등은 유사한 대상을 구별하기 위한 것으로 특정된 순서 또는 선후 순서를 표시하기 위한 것이 아니다. 본 발명의 실시예를 도면 또는 상기에서 설명한 순서와 다른 순서로 실시할 수 있도록 이렇게 사용된 대상이 적절한 상황에서 서로 교체될 수 있음은 이해할 수 있는 것이다. 그리고 용어 "포함", "구비" 및 이러한 용어의 임의의 변형은 비배제적 포함을 커버하기 위한 것으로, 예를 들어 일련의 단계 또는 유닛을 포함하는 프로세스, 방법, 시스템, 제품 또는 기기는 명확히 기재된 단계 또는 유닛에 한정되지 않고 기재하지 않은 또는 이러한 프로세스, 방법, 제품 또는 기기 고유의 기타 단계 또는 유닛을 포함할 수 도 있음을 표시한다.

상기 실시예에 의하면, 차분 증폭기를 이용하여 검측 전극상의 리셋 전압과 유효 신호 전압에 차분 증폭을 수행한 후 검측대상막을 검측하기 위한 유효 신호를 출력하고, 막두께 검측장치의 초기 출력(즉 리셋 시의 출력)과 진정한 유효 신호 출력에 대하여 차분 증폭을 수행함으로써 환경 요소의 영향을 유효하게 제거하고 기존기술중의 막두께 검측장치가 환경의 간섭을 쉽게 받는 문제를 해결하고 막두께 검측방법이 환경의 간섭을 피면할 수 있는 기술효과를 실현한다.

공통 전극 전압 발생 회로에서 발생되는 전압이 더욱 정확하도록, 본 발명의 실시예의 막두께 검측장치에 있어서 공통 전극 전압 타이밍 제어 회로를 더 포함할 수 있고, 여기서, 공통 전극 전압 타이밍 제어 회로는 소정의 신호의 검측에 적합하도록 공통 전극 전압 발생 회로가 공통 전극에 인가하는 전압 진폭과 폭을 제어하는 제어 신호를 발생한다.

리셋 전압의 제어를 유효하게 실현하기 위하여, 본 발명의 실시예의 막두께 검측장치에 있어서 검측 전극 신호 처리 회로는 검측 전극에서 전압 리셋을 수행한 후 검측 전극상의 리셋 전압을 전송하는 검측 전극 리셋 전압 전송 타이밍 제어 회로를 더 포함할 수 있다.

검측 전극상의 리셋 전압과 유효 신호 전압을 차분 증폭기의 두 입력단으로 전송할 경우, 여러 가지 방식을 이용할 수 있는데, 본 발명의 실시예의 막두께 검측장치에 있어서 검측 전극 신호 처리 회로는 검측 전극상의 리셋 전압과 유효 신호 전압을 차분 증폭기의 두 입력단으로 전송하는 시프트 타이밍 제어 회로를 더 포함할 수 있다.

막두께 검측장치의 견고성을 향상시키기 위하여, 본 발명의 실시예의 막두께 검측장치에 있어서, 막두께 검측장치는 공통 전극 기판과 검측 전극 기판을 더 포함할 수 있고, 여기서, 공통 전극은 공통 전극 기판의 제1 표면에 설치되고 공통 전극 기판의 제1 표면은 제1 방향에 수직되며, 공통 전극 전압 발생 회로는 공통 전극 기판의 제2 표면에 설치되고, 검측 전극 기판과 공통 전극 기판은 제1 방향에서 간격을 두고 설치되며, 검측 전극 기판의 제1 표면은 공통 전극 기판의 제1 표면을 향하고 공통 전극 기판의 제1 표면에 평행되며 검측 전극은 검측 전극 기판의 제1 표면에 설치되고 검측 전극 신호 처리 회로는 검측 전극 기판의 제2 표면에 설치된다.

바람직하게, 막두께 검측장치의 견고성을 더욱 향상시키기 위하여, 본 발명의 실시예의 막두께 검측장치에 있어서, 막두께 검측장치는 공통 전극 프레임과 검측 전극 프레임을 더 포함하고, 여기서, 공통 전극 기판은 공통 전극 프레임에 설치되고 검측 전극 프레임과 공통 전극 프레임은 제1 방향에서 간격을 두고 설치되며 검측 전극 기판은 검측 전극 프레임에 설치된다.

공통 전극과 검측 전극이 높은 내마모성과 내부식성을 구비하도록, 본 발명의 실시예의 막두께 검측장치에 있어서, 막두께 검측장치는 공통 전극 보호층과 검측 전극 보호층을 더 포함할 수 있고, 여기서, 공통 전극 보호층은 공통 전극 표면에 설치되고 검측 전극 보호층은 검측 전극 표면에 설치된다.

검측 전극의 전하 감지 강도를 향상시키기 위하여, 본 발명의 실시예의 막두께 검측장치에 있어서, 막두께 검측장치는 공통 전극 전도성 박막과 검측 전극 전도성 박막을 더 포함할 수 있고, 여기서, 공통 전극 전도성 박막은 공통 전극과 공통 전극 보호층 사이에 설치되고 검측 전극 전도성 박막은 검측 전극과 검측 전극 보호층 사이에 설치된다.

다만, 상기 검측 전극은 다수개일 수 있고 이 다수개 검측 전극이 제2 방향에 따라 간격을 두고 설치되며, 여기서, 제2 방향은 검측대상막의 이동 방향에 수직되고 제1 방향에 수직된다.

검측 전극은 전극 칩이거나 또는 검측 전극이 전하를 감지하는 센서일 수 있다.

아래, 도면을 결합하여 본 발명의 가능한 실시예를 설명한다.

도 1은 본 발명의 실시예에 따른 막두께 검측장치를 나타낸 도로, 도 1에 도시한 바와 같이, 이 막두께 검측장치는 공통 전극(13)과, 검측 전극(23)과, 공통 전극 전압 발생 회로(17)와, 공통 전극 전압 타이밍 제어 회로(18)와, 검측 전극 신호 처리 회로(27)를 포함한다. 공통 전극(13)은 공통 전극 기판(12)의 일측에 설치되고 공통 전극 전압 발생 회로(17)와 공통 전극 전압 타이밍 제어 회로(18)는 공통 전극 기판(12)의 타측에 설치된다. 검측 전극(23)은 검측 전극 기판(22)의 일측에 설치되고 검측 전극 신호 처리 회로(27)는 검측 전극 기판(22)의 타측에 설치된다. 검측 전극 신호 처리 회로(27)는 리셋 전압과, 리셋 전압 타이밍 제어 회로와, 검측 전극 리셋 전압 전송 타이밍과, 검측 전극 유효 신호 전압 전송 타이밍과, 시프트 타이밍 제어 회로와, 차분 증폭 회로로 구성된다. 공통 전극 기판(12)과 검측 전극 기판(22)은 각각 공통 전극 프레임(11)과 검측 전극 프레임(21)에 설치된다. 여기서, 차분 증폭 회로에 의하여 매개 전극상의 리셋 전압과 유효 신호 전압을 한세트로 하여 차분 증폭하여 출력하고 출력되는 전압은 매개 전극이 받는 환경 노이즈의 영향을 제거하여 매개 전극을 정확하게 스캔할 수 있다. 검측 전극(23)과 상기 공통 전극(13)은 제1 방향에서 대향하여 간격을 두고 설치되고 상기 공통 전극(13)의 제1 공통 표면은 각 상기 검측 전극의 제1 검측 표면에 대향되며 상기 제1 공통 표면과 각 상기 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성한다. 상기 검측장치중의 검측 전극은 실제로 다수개 검측 전극을 포함할 수 있고 상기 다수개 검측 전극은 제2 방향에 따라 간격을 두고 설치되며, 예를 들어 5DPI, 10DPI, 50DPI, 100DPI 등 방식으로 설치되고 검측 전극으로 전용 전극 칩을 사용할 수도 있다. 상기 제2 방향은 상기 검측대상막의 이동 방향에 수직되고 상기 제1 방향에 수직된다.

검측 전극의 전하 감지 강도를 향상시키기 위하여, 본 발명의 바람직한 실시예에 있어서 바람직한 막두께 검측장치를 제공하는데, 도 2는 본 발명의 실시예에 따른 막두께 검측장치의 공통 전극과 검측 전극의 구성을 나타낸 도로, 도 2에 도시한 바와 같이, 공통 전극(13)과 검측 전극(23)에 각각 전도성 박막(14, 24)이 설치되고 전도성 박막은 고전도성 재료로 형성된 박막이고 금 또는 은 등 전도성 박막일 수 있고 당업자는 실제 상황에 근거하여 적합한 전도성 박막을 선택할 수 있다. 공통 전극과 검측 전극이 높은 내마모성과 내부식성을 구비하도록 보장하기 위하여, 공통 전극과 그 전도성 박막의 표면에 보호층(15)을 도포하고 검측 전극과 그 전도성 박막의 표면에 보호층(25)을 도포하여야 하는데, 보호층의 재료는 선명한 전도성, 내마모성과 내부식성을 구비하고 전극에 보호층이 도포된 후 여전히 높은 공통 전극과 검측 전극의 감도를 보장할 수 있는 것이 바람직하고, 당업자는 실제 상황에 따라 적합한 보호층 재료를 선택할 수 있다.

본 발명의 다른 일 실시예에 의하면 막두께 검측방법의 방법 실시예를 제공하는데, 여기서 도면중의 흐름도에 나타낸 단계는 컴퓨터가 명령을 수행할 수 있는 컴퓨터 시스템에서 수행될 수 있고 흐름도에 논리적 순서를 나타내었지만 도면에 도시하거나 설명한 단계를 이와 다른 순서로 수행할 수 있고 본 발명의 실시예의 막두께 검측방법은 본 발명의 실시예에서 제공한 막두께 검측장치를 구현할 수 있다. 아래 본 발명의 실시예에서 제공하는 막두께 검측방법을 설명한다.

본 실시예에 있어서 막두께 검측방법을 제공하는데, 도 3은 본 발명의 실시예에 따른 막두께 검측방법을 나타낸 흐름도로, 도 3에 도시한 바와 같이, 이 방법은 하기 단계를 포함한다.

단계S302, 공통 전극 전압 발생 회로가 공통 전극에서 전압을 발생하여 검측 전극에서 유효 신호 전압을 감지하도록 하고, 여기서, 공통 전극은 검측 전극과 제1 방향에서 대향되게 간격을 두고 설치되고 공통 전극의 제1 공통면은 검측 전극의 제1 검측 표면에 대향되고 제1 공통면과 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성한다.

단계S304, 검측 전극 신호 처리 회로중의 리셋 전압 타이밍 제어 회로가 검측 전극을 제어하여 전압 리셋을 수행한다.

단계S306, 검측 전극 신호 처리 회로중의 검측 전극 유효 신호 전압 전송 타이밍 제어 회로가 검측 전극상의 유효 신호 전압을 전송한다.

단계S308, 검측 전극 신호 처리 회로중의 차분 증폭기가 검측 전극상의 리셋 전압과 유효 신호 전압에 차분 증폭을 수행한 후 검측대상막을 검측하기 위한 유효 신호를 출력한다.

상기 단계S302 내지 단계S308에 의하면, 차분 증폭기를 이용하여 검측 전극상의 리셋 전압과 유효 신호 전압에 차분 증폭을 수행한 후 검측대상막을 검측하기 위한 유효 신호를 출력하는 방법을 통하여, 막두께 검측장치의 초기 출력(즉 리셋 시의 출력)과 진정한 유효 신호 출력에 대하여 차분 증폭을 수행하므로서 환경 요소의 영향을 유효하게 제거하고 기존기술중의 막두께 검측장치가 환경의 간섭을 쉽게 받는 문제를 해결하고 막두께 검측방법이 환경의 간섭을 피면할 수 있는 기술효과를 실현한다.

검측 전극이 다수개인 경우, 검측 전극 리셋 전압 전송 타이밍의 하강 에지에서 매개 검측 전극상의 리셋 전압을 전송할 때, 리셋 전압 타이밍 제어 회로가 리셋 전압을 제어하여 매개 검측 전극에 리셋을 수행하고, 다만, 검측 전극 리셋 전압 전송 타이밍의 하강 에지에서 매개 검측 전극상의 리셋 전압을 전송할 때 리셋할 수 있는데, 하강 에지에 도달하기 전에 일정한 시간의 리셋 전압을 더하여 불충분한 리셋을 피면할 수도 있다. 검측 전극 유효 신호 전압 전송 타이밍의 하강 에지에서 매개 검측 전극의 유효 신호 전압을 전송할 때, 공통 전극 전압 타이밍 제어 회로의 제어 신호가 공통 전극 전압 발생 회로를 제어하여 공통 전극에 전압을 인가하고, 여기서 검측 전극 유효 신호 전압 전송 타이밍의 하강 에지에서 매개 검측 전극의 유효 신호 전압을 전송할 때 공통 전극 전압을 인가하지만 하강 에지에 도달하기 전에 일정한 시간의 공통 전극 전압을 더할 수 있는데 더하는 시간은 검측 대상의 재질에 의하여 결정할 수 있다.

아래 도면을 결합하여 막두께 검측방법의 신호 처리 및 신호 처리의 타이밍을 설명한다.

도 4는 본 발명의 실시예에 따른 막두께 검측장치의 신호 처리를 나타낸 흐름도로, 도 4에 도시한 바와 같이, 하기 단계를 포함한다.

단계S402, 각 행을 스캔하여 신호SI를 작동시킨다.

단계S404, 리셋 전압 타이밍 제어 회로RESET가 리셋 전압을 제어하여 매개 전극을 리셋시킨다.

단계S406, 검측 전극 리셋 전압 전송 타이밍RESET_T이 검측 전극상의 리셋 전압 신호VE_1RESET…VE_nRESET를 전송한다.

단계S408, 공통 전극 전압 타이밍 제어 회로의 제어 신호COM가 공통 전극 전압 발생 회로를 제어하여 공통 전극에 인가되는 펄스 전압 진폭과 폭이 특정된 신호의 검측에 적합하도록 한다.

단계S410, 검측 전극 유효 신호 전압 전송 타이밍COM_T이 검측 전극상의 유효 신호VE_1com… VE_ncom를 전송한다.

단계S412, 시프트 타이밍 제어 회로SEL가 매개 전극의 유효 신호 전압Vcom과 리셋 전압VRESET이 한 쌍으로 차분 증폭기의 두 입력단에 입력되도록 제어한다.

단계S414, 차분 증폭기AMP가 매개 전극상의 유효 신호 전압과 리셋 전압을 한 쌍으로 차례로 차분 증폭을 수행한 후 출력하고 신호는 SIG이다.

상기 단계S402 내지 단계S414에 있어서, 막두께 검측장치가 작동될 때, 우선 각 행을 스캔하여 신호SI를 작동시킨 후, 리셋 전압 타이밍 제어 회로RESET가 리셋 전압을 제어하여 매개 전극을 리셋시킨다. 그 다음 검측 전극 리셋 전압 전송 타이밍RESET_T이 검측 전극상의 리셋 전압 신호VE_1RESET…VE_nRESET를 전송한다.

도 5는 본 발명의 실시예에 따른 막두께 검측장치중의 신호 처리도로, 도 5에 도시한 바와 같이, 공통 전극 전압 타이밍 제어 회로의 제어 신호COM는 공통 전극 전압 발생 회로를 제어하여 공통 전극에 인가하는 펄스 전압 진폭과 폭이 특정된 신호의 검측에 적합하도록 한다. 검측 전극에서 유효한 원고 두께 전하 신호를 감지하고 검측 전극 신호 처리 회로중의 검측 전극 유효 신호 전압 전송 타이밍COM_T을 통하여 검측 전극상의 유효 신호VE_1com…VE_ncom를 전송한 후, 시프트 타이밍 제어 회로SEL가 매개 전극의 유효 신호 전압Vcom과 리셋 전압VRESET을 한 쌍으로 차분 증폭기의 두 입력단에 입력되도록 제어하여, 이어서 차분 증폭기AMP가 매개 전극상의 유효 신호 전압과 리셋 전압을 한 쌍으로 차례로 차분 증포간 후 출력하고 신호는 SIG이고 획득한 SIG 신호는 이미 매개 검측 전극에서 받은 환경 노이즈의 영향을 제거한 것이고, 이로 하여 기존기술중의 막두께 검측장치가 환경의 영향을 쉽게 받는 문제를 해결하고 막두께 검측방법이 환경의 간섭을 피면할 수 있는 기술효과를 실현한다.

도 6은 본 발명의 실시예에 따른 막두께 검측장치의 각종 신호의 타이밍도로, 도 6에 도시한 바와 같이, 막두께 검측장치가 작동될 때, 각 행의 스캔을 통하여 신호SI(제1 클록)를 작동시킨 후, 리셋 전압 타이밍 제어 회로RESET가 리셋 전압을 제어하여 매개 전극을 리셋시킨다. 그 다음 검측 전극 리셋 전압 전송 타이밍RESET_T(제h개 클록)이 검측 전극상의 리셋 전압 신호VE_1RESET…VE_nRESET를 전송한다. 그 다음 공통 전극 전압 타이밍 제어 회로의 제어 신호COM(제i개 클록 시작, 검측 대상의 차이에 의하여 공통 전극이 전압을 인가하는 시간을 합리하게 제어하고, 즉 COM의 펄스 폭을 제어)가 공통 전극 전압 발생 회로를 제어하여 공통 전극에 인가하는 펄스 전압 진폭과 폭이 검측 대상의 검측에 적합되도록 한다. 검측 전극에서 유효한 원고 두께 전압 신호를 감지하고 검측 전극 신호 처리 회로중의 검측 전극 유효 신호 전압 전송 타이밍COM_T을 통하여 검측 전극상의 유효 전압 신호VE_1com…VE_ncom를 전송한 후, 시프트 타이밍 제어 회로SEL(제k1, k2…k+n-1, k+n개 클록)가 매개 전극의 유효 신호 전압Vcom과 리셋 전압VRESET을 한 쌍으로 차분 증폭기의 두 입력단에 입력되도록 제어한다. 차분 증폭기AMP는 매개 전극상의 유효 신호 전압과 리셋 전압을 한 쌍으로 차분 증폭시킨 후 출력하고 신호는 SIG(VE1, VE2…VEn-1, VEn)이고 얻은 SIG 신호는 이미 매개 검측 전극에서 받은 환경 노이즈 영향을 제거한 것이다.

다만, 본 발명의 실시예에 있어서 검측 전극 리셋 전압 전송 타이밍RESET_T의 하강 에지에서 매개 전극상의 리셋 전압을 전송하므로 RESET_T의 하강 에지에서 반드시 리셋 전압 타이밍 제어 회로RESET가 리셋 전압을 제어하여 매개 전극을 리셋시키도록 보장하여야 한다. 본 발명의 실시예에 있어서 검측 전극 유효 신호 전압 전송 타이밍COM_T의 하강 에지에서 매개 전극의 유효 전압 신호을 전송하므로 COM_T의 하강 에지에서 반드시 공통 전극 전압 타이밍 제어 회로의 제어 신호COM가 공통 전극 전압 발생 회로를 제어하여 공통 전극에 전압을 인가하여야 한다. 본 발명의 실시예에 있어서 검측 전극이 전하를 감지하는 센서이므로 검측 전극이 유효한 두께 신호를 감지하지 않을 경우, 각 검측 전극이 가능한 리셋 상태를 보장하여야 하고, 리셋 전압 타이밍 제어 회로RESET가 검측 전극 유효 신호 전압 전송 타이밍COM_T과 공통 전극 전압 타이밍 제어 회로의 제어 신호COM외의 영역에 위치하는 경우에도 최대한 리셋 전압을 제어하여 매개 전극을 리셋시키도록 보장하여야 한다. 본 발명의 실시예에서 제공하는 막두께 검측장치의 검측 전극은 1행의 검측 전극에 한정되지 않고 2행 및 여러 행의 검측 전극에도 적용된다.

상기 본 발명의 실시예의 번호는 설명을 위한 것으로 실시예의 우열을 나타내는 것이 아니다.

본 발명의 상기 실시예에 있어서, 각 실시예의 설명은 중점이 서로 다르고 일부 실시예에서 설명하지 않은 부분에 대하여서는 기타 실시예의 관련되는 부분의 설명을 참조할 수 있다.

본 출원에서 제공하는 몇 개 실시예에 있어서, 제시한 기술내용을 다른 방식으로도 실현할 수 있음은 이해할 수 있을 것이다. 여기서, 상기에서 설명한 장치 실시예는 예시적인 것으로, 예를 들어 상기 유닛의 구획은 논리적 기능의 구획일 수 있고 실제로 실현할 경우 기타 방식으로 구획할 수도 있으며, 예를 들어 다수의 유닛 또는 부품을 결합하거나 또는 기타 한 시스템에 집적시킬 수도 있고 또는 일부 특징을 생략하거나 또는 수행하지 않을 수도 있다. 그리고 도시한 또는 검토한 상호 결합 또는 직접 결합 또는 통신 연결은 인터페이스, 유닛 또는 수단을 통한 간접 결합 또는 통신 연결일 수 있고 전기적 또는 기타 형태의 결합일 수도 있다.

상기한 분리 부품으로 설명한 유닛은 물리적으로 분리된 것일 수 있고 물리적으로 분리되지 않은 것일 수도 있으며, 유닛으로 표시한 부품은 물리 유닛일 수 있고 물리 유닛이 아닐 수도 있으며, 즉 한 위치에 위치할 수 있고 다수의 유닛에 분포될 수도 있다. 실제 수요에 따라 그 중의 일부 또는 전부 유닛을 선택하여 본 실시예의 기술방안을 실현하는 목적을 실현할 수 있다.

그리고 본 발명의 각 실시예중의 각 기능 유닛을 하나의 처리유닛에 집적시킬 수 있고 각 유닛이 물리적으로 독립된 것일 수도 있으며 두개 또는 그 이상의 유닛을 하나의 유닛에 집적시킬 수도 있다. 상기 집적된 유닛을 하드웨어 형태로 실현할 수 있고 소프트웨어 기능 유닛의 형태로 실현할 수도 있다.

상기한 집적된 유닛을 소프트웨어 기능 유닛 형태로 실현하고 단독 제품으로 판매하거나 또는 사용할 경우, 컴퓨터가 읽을 수 있는 기억매체에 기억할 수 있다. 따라서, 본 발명의 기술방안의 실질 또는 기존기술에 대한 공헌이 있는 부분 또는 이 기술방안의 전부 또는 일부를 소프트웨어 제품 형태로 구현할 수 있고 컴퓨터 소프트웨어 제품을 하나의 기억매체에 기억할 수 있고 계산기 기기(PC, 서버 또는 네트워크 기기 등일 수 있다)로 하여금 본 발명의 각 실시예에서 설명한 방법의 모든 또는 일부 단계를 수행하도록 하는 몇 개 명령을 포함한다. 상기한 기억매체는 USB 메모리, 판독 전용 메모리(ROM，Read-Only Memory), 랜덤 액세스 메모리(RAM，Random Access Memory), 외장 하드, 플로피 디스크 또는 광 디스크 등 각종 프로그램 코드를 기억할 수 있는 매체이다.

이상은 본 발명의 바람직한 실시형태에 불과하고 이 분야의 기술자라면 본 발명의 원리를 벗어나지 않는 범위내에서 각종 개량 또는 수정을 수행할 수 있고 이러한 개량 또는 수정은 본 발명의 보호 범위에 포함된다.

11 : 공통 전극 프레임
12 : 공통 전극 기판
13 : 공통 전극
15 : 전도성 박막의 표면에 보호층
17 : 공통 전극 전압 발생 회로
18 : 공통 전극 전압 타이밍 제어 회로
21 : 검측 전극 프레임
22 : 검측 전극 기판
23 : 검측 전극
25 : 전도성 박막의 표면에 보호층
27 : 검측 전극 신호 처리 회로

Claims

공통 전극과, 검측 전극과, 공통 전극 전압 발생 회로와, 검측 전극 신호 처리 회로를 포함하고, 상기 공통 전극과 상기 검측 전극은 제1 방향에서 대향되며 간격을 두고 설치되고, 상기 공통 전극의 제1 공통면은 상기 검측 전극의 제1 검측 표면에 대향되며, 상기 제1 공통면과 상기 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성하고,
공통 전극 전압 발생 회로는 상기 검측 전극에서 유효 신호 전압을 감지할 수 있도록 상기 공통 전극에서 전압을 발생하며,
검측 전극 신호 처리 회로는 리셋 전압 타이밍 제어 회로와, 검측 전극 유효 신호 전압 전송 타이밍 제어 회로와, 차분 증폭기를 포함하고, 여기서, 상기 리셋 전압 타이밍 제어 회로는 상기 검측 전극을 제어하여 전압 리셋을 수행하고, 상기 검측 전극 유효 신호 전압 전송 타이밍 제어 회로는 상기 검측 전극상의 유효 신호 전압을 전송하며, 상기 차분 증폭기는 상기 검측 전극상의 리셋 전압과 상기 유효 신호 전압에 차분 증폭을 수행한 후 상기 검측대상막을 검측하기 위한 유효 신호를 출력하는 막두께 검측장치.
청구항 1에 있어서,
소정의 신호 검측에 적합하도록 상기 공통 전극 전압 발생 회로가 상기 공통 전극에 인가하는 전압 진폭과 폭을 제어하기 위한 제어 신호를 발생하는 공통 전극 전압 타이밍 제어 회로를 더 포함하는 막두께 검측장치.
청구항 1에 있어서,
상기 검측 전극 신호 처리 회로는, 상기 검측 전극에서 전압 리셋한 후 상기 검측 전극상의 리셋 전압을 전송하기 위한 검측 전극 리셋 전압 전송 타이밍 제어 회로를 더 포함하는 막두께 검측장치.
청구항 1에 있어서,
상기 검측 전극 신호 처리 회로는, 검측 전극상의 상기 리셋 전압과 상기 유효 신호 전압을 상기 차분 증폭기의 두 입력단으로 전송하기 위한 시프트 타이밍 제어 회로를 더 포함하는 막두께 검측장치.
청구항 1에 있어서,
공통 전극 기판과 검측 전극 기판을 더 포함하고,
상기 공통 전극은 상기 공통 전극 기판의 제1 표면에 설치되고 상기 공통 전극 기판의 제1 표면은 상기 제1 방향에 수직되며, 상기 공통 전극 전압 발생 회로는 상기 공통 전극 기판의 제2 표면에 설치되며,
상기 검측 전극 기판과 상기 공통 전극 기판은 상기 제1 방향에서 간격을 두고 설치되며, 상기 검측 전극 기판의 제1 표면은 상기 공통 전극 기판의 제1 표면을 향하고 상기 공통 전극 기판의 제1 표면에 평행되며, 상기 검측 전극은 상기 검측 전극 기판의 제1 표면에 설치되고 상기 검측 전극 신호 처리 회로는 상기 검측 전극 기판의 제2 표면에 설치되는 막두께 검측장치.
청구항 5에 있어서,
공통 전극 프레임과 검측 전극 프레임을 더 포함하고, 상기 공통 전극 기판은 상기 공통 전극 프레임에 설치되고 상기 검측 전극 프레임과 상기 공통 전극 프레임은 상기 제1 방향에서 간격을 두고 설치되며 상기 검측 전극 기판은 상기 검측 전극 프레임에 설치되는 막두께 검측장치.
청구항 1에 있어서,
상기 공통 전극 표면에 설치되는 공통 전극 보호층과 상기 검측 전극 표면에 설치되는 검측 전극 보호층을 더 포함하는 막두께 검측장치.
청구항 7에 있어서,
상기 공통 전극과 상기 공통 전극 보호층 사이에 설치되는 공통 전극 전도성 박막과, 상기 검측 전극과 상기 검측 전극 보호층 사이에 설치되는 검측 전극 전도성 박막을 더 포함하는 막두께 검측장치.
청구항 1 내지 8중의 임의의 한 항에 있어서,
상기 검측 전극은 다수개이고 상기 다수개 검측 전극이 검측대상막의 이동 방향에 수직되고 제1 방향에 수직되는 제2 방향에 따라 간격을 두고 설치되는 막두께 검측장치.
청구항 9에 있어서,
상기 검측 전극이 전극 칩이거나 또는 상기 검측 전극은 전하를 감지하는 센서인 막두께 검측장치.
검측 전극에서 유효 신호 전압을 감지할 수 있도록 공통 전극 전압 발생 회로가 공통 전극에서 전압을 발생하고, 여기서, 상기 공통 전극은 상기 검측 전극과 제1 방향에서 대향되게 간격을 두고 설치되며 상기 공통 전극의 제1 공통면은 상기 검측 전극의 제1 검측 표면에 대행되고 상기 제1 공통면과 상기 제1 검측 표면 사이에 검측대상막의 검측 통로를 형성하며;
검측 전극 신호 처리 회로중의 상기 리셋 전압 타이밍 제어 회로가 상기 검측 전극을 제어하여 전압 리셋을 수행하며;
상기 검측 전극 신호 처리 회로중의 상기 검측 전극 유효 신호 전압 전송 타이밍 제어 회로가 상기 검측 전극상의 유효 신호 전압을 전송하고;
상기 검측 전극 신호 처리 회로중의 상기 차분 증폭기가 상기 검측 전극상의 리셋 전압과 상기 유효 신호 전압에 차분 증폭을 수행한 후 상기 검측대상막을 검측하기 위한 유효 신호를 출력하는 것을 포함하는 막두께 검측방법.
청구항 11에 있어서,
상기 검측 전극이 다수인 경우,
검측 전극 리셋 전압 전송 타이밍의 하강 에지에서 매개 검측 전극상의 리셋 전압을 전송할 때, 리셋 전압 타이밍 제어 회로가 리셋 전압을 제어하여 매개 검측 전극을 리셋시키고,
검측 전극 유효 신호 전압 전송 타이밍의 하강 에지에서 매개 검측 전극의 유효 신호 전압을 전송할 때, 공통 전극 전압 타이밍 제어 회로의 제어 신호에 의하여 공통 전극 전압 발생 회로를 제어하여 상기 공통 전극에 전압을 인가하는 막두께 검측방법.