KR20180091759A

KR20180091759A - 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법

Info

Publication number: KR20180091759A
Application number: KR1020180014374A
Authority: KR
Inventors: 데루마사 모리야마
Original assignee: 제이엑스금속주식회사
Priority date: 2017-02-07
Filing date: 2018-02-06
Publication date: 2018-08-16
Also published as: JP7033905B2; TW201831735A; KR102256871B1; US20180228029A1; TWI707070B; US11401612B2; JP2018127717A; KR20200067796A

Abstract

고주파 회로 기판에 이용해도 전송 손실을 양호하게 감소시킬 수 있게 되고, 또한 내산성이 양호한 표면 처리 동박을 제공한다. 동박과, 동박의 한쪽 또는 양쪽 면에 조화 처리층을 포함하는 표면 처리층을 가지고, 표면 처리층은 Ni을 포함하며, 또한 표면 처리층에서의 Ni의 함유 비율이 8질량% 이하(0질량%는 제외한다)이며, 표면 처리층의 최표면의 10점 평균 조도(Rz)가 1.4㎛ 이하인 표면 처리 동박.

Description

표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법{SURFACE TREATED COPPER FOIL, COPPER FOIL WITH CARRIER, LAMINATE, METHOD FOR MANUFACTURING PRINTED WIRING BOARD, AND METHOD FOR MANUFACTURING}

본 발명은 표면 처리 동박, 캐리어 부착 동박, 적층체, 프린트 배선판의 제조 방법 및 전자기기의 제조 방법에 관한 것이다.

프린트 배선판은 최근 반세기에 걸쳐 큰 진전을 이루었고, 오늘날에는 거의 모든 전자기기에 사용되기에 이르렀다. 근년의 전자기기 소형화, 고성능화 요구의 증대에 따라서 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해서 뛰어난 고주파 대응이 요구되고 있다.

고주파용 기판에는, 출력 신호의 품질을 확보하기 위해서, 전송 손실 저감이 요구되고 있다. 전송 손실은, 주로 수지(기판측)에 기인하는 유전체 손실과 도체(동박측)에 기인하는 도체 손실로 이루어져 있다. 유전체 손실은, 수지의 유전율 및 유전 탄젠트가 작아질수록 감소한다. 고주파 신호에서 도체 손실은, 주파수가 높아질수록 전류는 도체의 표면에서만 흐르게 된다는 표피 효과에 의해서 전류가 흐르는 단면적이 감소하고, 저항이 높아지는 것이 주된 원인이다.

고주파용 동박의 전송 손실을 저감시키는 것을 목적으로 한 기술로는, 예를 들면, 특허문헌 1에 금속박 표면의 한쪽 면 또는 양면에 은 또는 은 합금속을 피복하고, 상기 은 또는 은 합금 피복층 위에 은 또는 은 합금 이외의 피복층이 상기 은 또는 은 합금 피복층의 두께보다 얇게 입혀져 있는 고주파 회로용 금속박이 개시되어 있다. 그리고 이에 따르면, 위성통신에 사용되는 것과 같은 초고주파 영역에서도 표피 효과에 의한 손실을 작게 한 금속박을 제공할 수 있다고 기재되어 있다.

또한, 특허문헌 2에는, 압연 동박의 재결정 소둔 후의 압연면에서의 X선 회절로 구한(200) 면의 적분 강도(I(200))가, 미분말동의 X선 회절로 구한(200) 면의 적분 강도(I0(200))에 대해서, I(200)/I0(200)＞40이고, 상기 압연면에 전해 도금에 의한 조화 처리를 실시한 후의 조화 처리면의 산술 평균 조도(이하, Ra로 한다)가 0.02㎛~0.2㎛, 10점 평균 조도(이하, Rz라고 한다)가 0.1㎛~1.5㎛이고, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 동박이 개시되어 있다. 그리고 이에 따르면, 1GHz를 넘는 고주파수하에서 사용 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.

또한, 특허문헌 3에는, 동박 표면의 일부가 혹 모양 돌기로 이루어지는 표면 조도가 2㎛~4㎛의 요철면인 것을 특징으로 하는 전해 동박이 개시되어 있다. 그리고 이에 따르면, 고주파 전송 특성이 뛰어난 전해 동박을 제공할 수 있다고 기재되어 있다.

또한, 특허문헌 4에는 적어도 한쪽의 표면에 표면 처리층이 형성된 표면 처리 동박으로서, 표면 처리층이 조화 처리층을 포함하고, 표면 처리층에서의 Co, Ni, Fe의 합계 부착량이 300㎍/d㎡ 이하이며, 표면 처리층이 Zn 금속층 또는 Zn을 포함하는 합금 처리층을 가지고, 표면 처리층 표면에서의 레이저 현미경으로 측정된 2차원 표면적에 대한 3차원 표면적의 비가 1.0~1.9이며, 적어도 한쪽 표면의 표면 조도(Rz, JIS)가 2.2㎛ 이하이고, 양 표면에 상기 표면 처리층이 형성되어 있으며, 상기 양 표면의 표면 조도(Rz, JIS)가 2.2㎛ 이하인 표면 처리 동박이 개시되어 있다. 그리고 이에 따르면, 고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되는 표면 처리 동박을 제공할 수 있다고 기재되어 있다.

특허문헌 1: 일본 특허공보 제4161304호 특허문헌 2: 일본 특허공보 제4704025호 특허문헌 3: 일본 공개특허공보 2004－244656호 특허문헌 4: 일본 특허공보 제5710737호

고주파 회로 기판에 이용했을 때의 동박 전송 손실의 제어에 대해서는 상기 와 같이 여러 가지 연구가 이루어지고 있지만, 아직도 개발의 여지가 많이 남아 있다. 또한, 고주파 회로 기판 제조시에 회로(구리 배선)를 산 등으로 소프트 에칭하는 경우가 있기 때문에, 동박의 내산성 향상도 여전히 요구되고 있다.

본 발명자들은 동박과 동박의 한쪽 또는 양쪽 면에 조화 처리층을 포함하는 표면 처리층을 가지는 표면 처리 동박에 있어서, 표면 처리층에서의 Ni의 함유 비율, 및 표면 처리층의 최표면의 10점 평균 조도(Rz)를 제어함으로써, 고주파 회로 기판에 이용해도 전송 손실을 양호하게 감소시킬 수 있게 되고, 또한 내산성이 양호해지는 것을 발견했다.

본 발명은 상기 지견에 기초하여 완성한 것으로, 일 측면에 동박과, 상기 동박의 한쪽 또는 양쪽 면에 조화 처리층을 포함하는 표면 처리층을 가지고, 상기 표면 처리층은 Ni을 포함하며, 상기 표면 처리층에서의 Ni의 함유 비율이 8질량% 이하(0질량%는 제외한다)이고, 상기 표면 처리층 최표면의 10점 평균 조도(Rz)가 1.4㎛ 이하인 표면 처리 동박이다.

본 발명의 표면 처리 동박은 일 실시형태에서, 상기 표면 처리층의 합계 부착량이 1.0~5.0g/㎡이다.

본 발명의 표면 처리 동박은 다른 일 실시형태에서, 상기 표면 처리층은 Co를 포함하고, 상기 표면 처리층에서의 Co의 함유 비율이 15질량% 이하(0질량%는 제외한다)이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에서, 상기 표면 처리층에서의 Co의 부착량이 30~2000㎍/d㎡이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에서, 상기 표면 처리층은 Ni을 포함하고, 또 상기 표면 처리층에서의 Ni의 부착량이 10~1000㎍/d㎡이다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에서, 상기 표면 처리층이 추가로 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 가진다.

본 발명의 표면 처리 동박은 또 다른 일 실시형태에서, 고주파 회로 기판용 동장 적층판 또는 프린트 배선판에 이용된다.

본 발명은 다른 일 측면에서, 본 발명의 표면 처리 동박과, 수지층을 가지는 수지층 부착 표면 처리 동박이다.

본 발명은 또 다른 일 측면에서, 캐리어의 한쪽 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 본 발명의 표면 처리 동박 또는 본 발명의 수지층 부착 표면 처리 동박인 캐리어 부착 동박이다.

본 발명은 또 다른 일 측면에서, 본 발명의 표면 처리 동박, 본 발명의 수지층 부착 표면 처리 동박 또는 본 발명의 캐리어 부착 동박을 가지는 적층체이다.

본 발명은 또 다른 일 측면에서, 본 발명의 캐리어 부착 동박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 동박의 끝 단면의 일부 또는 전부가 상기 수지로 덮인 적층체이다.

본 발명은 또 다른 일 측면에서, 2개의 본 발명의 캐리어 부착 동박을 가지는 적층체이다.

본 발명은 또 다른 일 측면에서, 본 발명의 표면 처리 동박, 본 발명의 수지층 부착 표면 처리 동박 또는 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에서, 본 발명의 표면 처리 동박 혹은 본 발명의 수지층 부착 표면 처리 동박과 절연 기판을 적층하여 동장 적층판을 형성하는 공정, 또는 본 발명의 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗겨서 동장 적층판을 형성하는 공정, 및 세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 따라서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에서, 본 발명의 표면 처리 동박의 상기 표면 처리층측 표면에 회로를 형성하는 공정, 또는 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 회로를 형성하는 공정, 상기 회로가 매몰되도록 상기 표면 처리 동박의 상기 표면 처리층측 표면, 또는 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 수지층을 형성하는 공정, 및 상기 수지층을 형성한 후에 상기 표면 처리 동박을 제거하거나, 또는 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써 상기 수지층에 매몰되어있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에서, 본 발명의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면에 수지 기판을 적층하는 공정, 상기 캐리어 부착 동박의 수지 기판을 적층한 측과는 반대측 표면에 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층과 회로를 형성한 후에 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에서, 본 발명의 캐리어 부착 동박을 가지는 적층체 또는 본 발명의 적층체의 한쪽 또는 양쪽 면에 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층과 회로를 형성한 후에 상기 적층체를 구성하는 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일 측면에서, 본 발명의 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법이다.

본 발명에 의하면, 고주파 회로 기판에 이용해도 전송 손실을 양호하게 감소시킬 수 있게 되고, 또한, 내산성이 양호한 표면 처리 동박을 제공할 수 있다.

도 1의 A~C는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 회로 도금·레지스트 제거까지의 공정에서의 배선판 단면의 모식도이다.
도 2의 D~F는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 수지 및 2번째 층 캐리어 부착 동박 적층으로부터 레이저 천공까지의 공정에서의 배선판 단면의 모식도이다.
도 3의 G~I는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 비어 필 형성으로부터 1번째 층의 캐리어 박리까지 공정에서의 배선판 단면의 모식도이다.
도 4의 J~K는, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예와 관련되는, 플래시 에칭부터 범프·구리 필러 형성까지의 공정에서의 배선판 단면의 모식도이다.
도 5는 회로 패턴의 폭방향의 횡단면 및 에칭 팩터 계산방법의 개략적인 모식도이다.
도 6은 실시예의 내산성 평가 시험에서의 폴리이미드 수지 기판과 구리 회로의 단면 모식도이다.
도 7은 실시예의 내산성 평가 시험에서의 폴리이미드 수지 기판과 구리 회로의 표면 모식도이다.

＜표면 처리 동박＞

본 발명의 표면 처리 동박은 동박과, 동박 중 적어도 한쪽 면, 즉 동박의 한쪽 또는 양쪽 면에 표면 처리층을 가진다. 본 발명의 표면 처리 동박을 절연 기판에 맞붙인 후, 표면 처리 동박을 목적으로 하는 도체 패턴으로 에칭하여, 최종적으로 프린트 배선판을 제조할 수 있다. 본 발명의 표면 처리 동박은, 고주파 회로 기판용 표면 처리 동박으로 이용할 수 있다. 여기서, 고주파 회로 기판이란, 상기 회로 기판의 회로를 이용해서 전송되는 신호의 주파수가 1GHz 이상인 회로 기판을 말한다. 또한, 바람직하게는 상기 신호의 주파수가 3GHz 이상, 보다 바람직하게는 5GHz 이상, 보다 바람직하게는 8GHz 이상, 보다 바람직하게는 10GHz 이상, 보다 바람직하게는 15GHz 이상, 보다 바람직하게는 18GHz 이상, 보다 바람직하게는 20GHz 이상, 보다 바람직하게는 30GHz 이상, 보다 바람직하게는 38GHz 이상, 보다 바람직하게는 40GHz 이상, 보다 바람직하게는 45GHz 이상, 보다 바람직하게는 48GHz 이상, 보다 바람직하게는 50GHz 이상, 보다 바람직하게는 55GHz 이상, 보다 바람직하게는 58GHz 이상이다.

＜동박＞

본 발명에 이용할 수 있는 동박의 형태에 특별히 제한은 없고, 전형적으로는 본 발명에서 사용하는 동박은 전해 동박 혹은 압연 동박의 어느 것이어도 좋다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 위에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 굴곡성이 요구되는 용도에는 압연 동박을 적용하는 경우가 많다.

동박 재료로서는 프린트 배선판의 도체 패턴으로 통상 사용되는 터프 피치동(JIS　H3100　합금 번호 C1100)이나 무산소동(JIS　H3100　합금 번호 C1020 또는 JIS　H3510　합금 번호 C1011)이나 인 탈산동(JIS　H3100　합금 번호 C1201, C1220 또는 C1221)이나 전기 구리와 같은 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Sn, Ag, In, Au, Cr, Fe, P, Ti, Sn, Zn, Mn, Mo, Co, Ni, Si, Zr, P, 및/또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 공지된 조성을 가지는 동박 및 구리합금박도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 사용했을 때에는 구리합금박도 포함하는 것으로 한다.

또한, 동박의 판 두께는 특별히 한정할 필요는 없지만, 예를 들면 1~1000㎛, 혹은 1~500㎛, 혹은 1~300㎛, 혹은 3~100㎛, 혹은 5~70㎛, 혹은 6~35㎛, 혹은 9~18㎛이다.

또한, 본 발명은 다른 측면에서, 캐리어의 적어도 한쪽 면, 즉 캐리어의 한쪽 면 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가지는 캐리어 부착 동박으로서, 극박 구리층이 본 발명의 표면 처리 동박이다. 본 발명에서 캐리어 부착 동박을 사용하는 경우, 극박 구리층 표면에 이하의 조화 처리층 등의 표면 처리층을 마련한다. 또한, 캐리어 부착 동박의 다른 실시 형태에 대해서는 후술한다.

＜표면 처리층＞

본 발명의 표면 처리 동박의 표면 처리층은 Ni을 포함한다. 표면 처리 동박의 표면 처리층이 Ni을 포함하는 경우, 내산성이 향상하는 효과를 가진다. 또한, 표면 처리층에서의 Ni의 함유 비율이 8질량% 이하(0질량%는 제외한다)로 함으로써 고주파 전송 특성을 보다 향상시킬 수 있다. 상기 Ni의 함유 비율이 8질량%를 초과하면, 표면 처리 동박의 고주파 전송 특성이 악화된다고 하는 문제가 생길 우려가 있다. 상기 표면 처리층에서의 Ni의 함유 비율은 7.5질량% 이하인 것이 바람직하고, 7질량% 이하인 것이 보다 바람직하며, 6.5질량% 이하인 것이 보다 바람직하고, 6질량% 이하인 것이 보다 바람직하며, 5.5질량% 이하인 것이 보다 바람직하고, 5질량% 이하인 것이 보다 바람직하며, 4.8질량% 이하인 것이 보다 바람직하고, 4.5질량% 이하인 것이 보다 바람직하며, 4.2질량% 이하인 것이 보다 바람직하고, 4.0질량% 이하인 것이 보다 바람직하며, 3.8질량% 이하인 것이 보다 바람직하고, 3.5질량% 이하인 것이 보다 바람직하며, 3.0질량% 이하인 것이 보다 바람직하고, 2.5질량% 이하인 것이 보다 바람직하며, 2.0질량% 이하인 것이 보다 바람직하고, 1.9질량% 이하인 것이 보다 바람직하며, 1.8질량% 이하인 것이 더욱 바람직하다. 또한, 내산성의 관점에서, 상기 표면 처리층에서의 Ni의 함유 비율은 0질량% 이상인 것이 바람직하고, 0질량%보다 큰 것이 바람직하며, 0.01질량% 이상인 것이 바람직하고, 0.02질량% 이상인 것이 바람직하며, 0.03질량% 이상인 것이 바람직하고, 0.04질량% 이상인 것이 바람직하며, 0.05질량% 이상인 것이 바람직하고, 0.06질량% 이상인 것이 바람직하며, 0.07질량% 이상인 것이 바람직하고, 0.08질량% 이상인 것이 바람직하며, 0.09질량% 이상인 것이 바람직하고, 0.10질량% 이상인 것이 바람직하며, 0.11질량% 이상인 것이 바람직하고, 0.15질량% 이상인 것이 바람직하며, 0.18질량% 이상인 것이 바람직하고, 0.20질량% 이상인 것이 바람직하며, 0.25질량% 이상인 것이 바람직하고, 0.50질량% 이상인 것이 바람직하며, 0.80질량% 이상인 것이 바람직하고, 0.90질량% 이상인 것이 바람직하며, 1.0질량% 이상인 것이 바람직하고, 1.1질량% 이상인 것이 바람직하며, 1.2질량% 이상인 것이 바람직하고, 1.3질량% 이상인 것이 바람직하며, 1.4질량% 이상인 것이 바람직하고, 1.5질량% 이상인 것이 바람직하다.

표면 처리층에서의 Ni의 부착량이 10㎍/d㎡ 이상인 것이 바람직하다. 상기 Ni의 부착량이 10㎍/d㎡ 이상으로 함으로써, 표면 처리 동박의 내산성을 더욱 향상시킬 수 있는 경우가 있다. 또한, 표면 처리층에서의 Ni의 부착량은 1000㎍/d㎡ 이하인 것이 바람직하다. 상기 Ni의 부착량은 1000㎍/d㎡ 이하로 하여 고주파 전송 특성이 한층 더 향상하는 경우가 있다. 표면 처리 동박의 내산성의 관점에서는, 상기 Ni의 부착량은 20㎍/d㎡ 이상인 것이 바람직하고, 30㎍/d㎡ 이상인 것이 바람직하며, 40㎍/d㎡ 이상인 것이 바람직하고, 50㎍/d㎡ 이상인 것이 바람직하며, 55㎍/d㎡ 이상인 것이 바람직하고, 60㎍/d㎡ 이상인 것이 바람직하며, 70㎍/d㎡ 이상인 것이 바람직하고, 75㎍/d㎡ 이상인 것이 바람직하며, 100㎍/d㎡ 이상인 것이 바람직하고, 110㎍/d㎡ 이상인 것이 바람직하며, 120㎍/d㎡ 이상인 것이 바람직하고, 130㎍/d㎡ 이상인 것이 바람직하며, 140㎍/d㎡ 이상인 것이 바람직하고, 160㎍/d㎡ 이상인 것이 바람직하며, 180㎍/d㎡ 이상인 것이 바람직하고, 200㎍/d㎡ 이상인 것이 바람직하며, 220㎍/d㎡ 이상인 것이 바람직하고, 240㎍/d㎡ 이상인 것이 바람직하며, 260㎍/d㎡ 이상인 것이 바람직하고, 280㎍/d㎡ 이상인 것이 바람직하며, 530㎍/d㎡ 이상인 것이 바람직하다. 또한, 표면 처리 동박의 고주파 전송 특성의 관점에서는, 상기 Ni의 부착량은 950㎍/d㎡ 이하인 것이 바람직하고, 900㎍/d㎡ 이하인 것이 바람직하며, 850㎍/d㎡ 이하인 것이 바람직하고, 800㎍/d㎡ 이하인 것이 바람직하며, 750㎍/d㎡ 이하인 것이 바람직하고, 700㎍/d㎡ 이하인 것이 바람직하며, 650㎍/d㎡ 이하인 것이 바람직하고, 600㎍/d㎡ 이하인 것이 바람직하며, 550㎍/d㎡ 이하인 것이 바람직하고, 500㎍/d㎡ 이하인 것이 바람직하며, 450㎍/d㎡ 이하인 것이 바람직하고, 400㎍/d㎡ 이하인 것이 바람직하며, 350㎍/d㎡ 이하인 것이 바람직하고, 300㎍/d㎡ 이하인 것이 바람직하며, 250㎍/d㎡ 이하인 것이 바람직하고, 200㎍/d㎡ 이하인 것이 바람직하며, 180㎍/d㎡ 이하인 것이 바람직하고, 160㎍/d㎡ 이하인 것이 바람직하며, 150㎍/d㎡ 이하인 것이 바람직하고, 140㎍/d㎡ 이하인 것이 바람직하며, 130㎍/d㎡ 이하인 것이 바람직하고, 125㎍/d㎡ 이하인 것이 바람직하며, 120㎍/d㎡ 이하인 것이 바람직하고, 115㎍/d㎡ 이하인 것이 바람직하며, 110㎍/d㎡ 이하인 것이 바람직하고, 105㎍/d㎡ 이하인 것이 바람직하며, 100㎍/d㎡ 이하인 것이 바람직하고, 95㎍/d㎡ 이하인 것이 바람직하며, 90㎍/d㎡ 이하인 것이 바람직하고, 85㎍/d㎡ 이하인 것이 바람직하며, 80㎍/d㎡ 이하인 것이 바람직하다.

본 발명의 표면 처리 동박의 표면 처리층은 Co를 포함하고, 또 표면 처리층에서의 Co의 함유 비율이 15질량% 이하(0질량%는 제외한다)인 것이 바람직하다. 상기 Co의 함유 비율을 15질량% 이하로 함으로써 고주파 전송 특성을 한층 더 향상시킬 수 있는 경우가 있다. 상기 Co의 함유 비율은, 14질량% 이하인 것이 보다 바람직하고, 13질량% 이하인 것이 보다 바람직하며, 12질량% 이하인 것이 보다 바람직하고, 11질량% 이하인 것이 보다 바람직하며, 10질량% 이하인 것이 보다 바람직하고, 9질량% 이하인 것이 보다 바람직하며, 8질량% 이하인 것이 보다 바람직하고, 7.5질량% 이하인 것이 보다 바람직하며, 7질량% 이하인 것이 보다 바람직하고, 6.5질량% 이하인 것이 더욱 바람직하며, 6.0질량% 이하인 것이 더욱 바람직하고, 5.5질량% 이하인 것이 더욱 바람직하다. 또한, 표면 처리 동박의 표면 처리층이 Co를 포함함에 따라서, 미세 회로 형성성이 향상하는 경우가 있다. 표면 처리층에서의 Co의 함유 비율은 0질량% 이상인 것이 바람직하고, 0질량%보다 큰 것이 바람직하며, 0.01질량% 이상인 것이 바람직하고, 0.02질량% 이상인 것이 바람직하며, 0.03질량% 이상인 것이 바람직하고, 0.05질량% 이상인 것이 바람직하며, 0.09질량% 이상인 것이 바람직하고, 0.1질량% 이상인 것이 바람직하며, 0.11질량% 이상인 것이 바람직하고, 0.15질량% 이상인 것이 바람직하며, 0.18질량% 이상인 것이 바람직하고, 0.2질량% 이상인 것이 바람직하며, 0.3질량% 이상인 것이 바람직하고, 0.5질량% 이상인 것이 바람직하며, 0.8질량% 이상인 것이 바람직하고, 0.9질량% 이상인 것이 바람직하며, 1.0질량% 이상인 것이 바람직하고, 1.5질량% 이상인 것이 바람직하며, 2.0질량% 이상인 것이 바람직하고, 2.5질량% 이상인 것이 바람직하며, 3.0질량% 이상인 것이 바람직하고, 3.5질량% 이상인 것이 바람직하며, 4.0질량% 이상인 것이 바람직하고, 4.5질량% 이상인 것이 바람직하다.

표면 처리층에서의 Co의 부착량은 30㎍/d㎡ 이상인 것이 바람직하다. 상기 Co의 부착량을 30㎍/d㎡ 이상으로 함으로써, 회로 제작시의 에칭액에 대한 용해성이 향상시키는 경우가 있고, 미세 배선 형성성이 보다 양호해지는 경우가 있다. 또한, 표면 처리층에서의 Co의 부착량은 2000㎍/d㎡ 이하인 것이 바람직하다. 또한, 상기 Co의 부착량이 2000㎍/d㎡ 이하로 함으로써, 고주파 전송 특성을 보다 향상시킬 수 있는 경우가 있다. 표면 처리 동박의 미세 배선 형성성의 관점에서는, 상기 표면 처리층에서의 Co의 부착량은 35㎍/d㎡ 이상인 것이 바람직하고, 40㎍/d㎡ 이상인 것이 바람직하며, 45㎍/d㎡ 이상인 것이 바람직하고, 50㎍/d㎡ 이상인 것이 바람직하며, 55㎍/d㎡ 이상인 것이 바람직하고, 60㎍/d㎡ 이상인 것이 바람직하며, 70㎍/d㎡ 이상인 것이 바람직하고, 80㎍/d㎡ 이상인 것이 바람직하며, 90㎍/d㎡ 이상인 것이 바람직하고, 100㎍/d㎡ 이상인 것이 바람직하며, 150㎍/d㎡ 이상인 것이 바람직하고, 200㎍/d㎡ 이상인 것이 바람직하며, 250㎍/d㎡ 이상인 것이 바람직하고, 300㎍/d㎡ 이상인 것이 바람직하며, 350㎍/d㎡ 이상인 것이 바람직하고, 400㎍/d㎡ 이상인 것이 바람직하며, 450㎍/d㎡ 이상인 것이 바람직하고, 500㎍/d㎡ 이상인 것이 바람직하며, 550㎍/d㎡ 이상인 것이 바람직하고, 600㎍/d㎡ 이상인 것이 바람직하며, 650㎍/d㎡ 이상인 것이 바람직하고, 700㎍/d㎡ 이상인 것이 바람직하며, 940㎍/d㎡ 이상인 것이 바람직하다. 또한, 표면 처리 동박의 고주파 전송 특성의 관점에서는, 상기 표면 처리층에서의 Co의 부착량은, 1950㎍/d㎡ 이하인 것이 바람직하고, 1900㎍/d㎡ 이하인 것이 바람직하며, 1850㎍/d㎡ 이하인 것이 바람직하고, 1800㎍/d㎡ 이하인 것이 바람직하며, 1750㎍/d㎡ 이하인 것이 바람직하고, 1700㎍/d㎡ 이하인 것이 바람직하며, 1650㎍/d㎡ 이하인 것이 바람직하고, 1600㎍/d㎡ 이하인 것이 바람직하며, 1550㎍/d㎡ 이하인 것이 바람직하고, 1500㎍/d㎡ 이하인 것이 바람직하며, 1450㎍/d㎡ 이하인 것이 바람직하고, 1400㎍/d㎡ 이하인 것이 바람직하며, 1350㎍/d㎡ 이하인 것이 바람직하고, 1300㎍/d㎡ 이하인 것이 바람직하며, 1250㎍/d㎡ 이하인 것이 바람직하고, 1200㎍/d㎡ 이하인 것이 바람직하며, 1150㎍/d㎡ 이하인 것이 바람직하고, 1100㎍/d㎡ 이하인 것이 바람직하며, 1050㎍/d㎡ 이하인 것이 바람직하고, 1000㎍/d㎡ 이하인 것이 바람직하며, 950㎍/d㎡ 이하인 것이 바람직하고, 900㎍/d㎡ 이하인 것이 바람직하며, 730㎍/d㎡ 이하인 것이 바람직하고, 700㎍/d㎡ 이하인 것이 바람직하며, 600㎍/d㎡ 이하인 것이 바람직하고, 570㎍/d㎡ 이하인 것이 바람직하며, 550㎍/d㎡ 이하인 것이 바람직하고, 500㎍/d㎡ 이하인 것이 바람직하며, 475㎍/d㎡ 이하인 것이 바람직하다.

본 발명의 표면 처리 동박은, 표면 처리층의 합계 부착량이 1.0g/㎡ 이상인 것이 바람직하다. 상기 표면 처리층의 합계 부착량은 표면 처리층을 구성하는 원소의 부착량의 합계량이다. 상기 표면 처리층을 구성하는 원소로서는, 예를 들면, Cu, Ni, Co, Cr, Zn, W, As, Mo, P, Fe 등을 들 수 있다. 표면 처리층의 합계 부착량을 1.0g/㎡ 이상으로 하여, 표면 처리 동박과 수지의 밀착성을 향상시킬 수 있는 경우가 있다. 상술한 표면 처리층의 합계 부착량이 5.0g/㎡ 이하인 것이 바람직하다. 표면 처리층의 합계 부착량을 5.0g/㎡ 이하로 함으로써, 고주파 전송 특성을 보다 향상시킬 수 있는 경우가 있다. 표면 처리 동박과 수지의 밀착성의 관점에서, 상기 표면 처리층의 합계 부착량은, 1.05g/㎡ 이상인 것이 바람직하고, 1.1g/㎡ 이상인 것이 바람직하며, 1.15g/㎡ 이상인 것이 바람직하고, 1.2g/㎡ 이상인 것이 바람직하며, 1.25g/㎡ 이상인 것이 바람직하고, 1.3g/㎡ 이상인 것이 바람직하며, 1.35g/㎡ 이상인 것이 바람직하고, 1.4g/㎡ 이상인 것이 바람직하며, 1.5g/㎡ 이상인 것이 바람직하다. 또한, 표면 처리 동박의 고주파 전송 특성의 관점에서는, 상기 표면 처리층의 합계 부착량은, 4.8g/㎡ 이하인 것이 바람직하고, 4.6g/㎡ 이하인 것이 바람직하며, 4.5g/㎡ 이하인 것이 바람직하고, 4.4g/㎡ 이하인 것이 바람직하며, 4.3g/㎡ 이하인 것이 바람직하고, 4.0g/㎡ 이하인 것이 바람직하며, 3.5g/㎡ 이하인 것이 바람직하고, 3.0g/㎡ 이하인 것이 바람직하며, 2.5g/㎡ 이하인 것이 바람직하고, 2.0g/㎡ 이하인 것이 바람직하며, 1.9g/㎡ 이하인 것이 바람직하고, 1.8g/㎡ 이하인 것이 바람직하며, 1.7g/㎡ 이하인 것이 바람직하고, 1.65g/㎡ 이하인 것이 바람직하며, 1.60g/㎡ 이하인 것이 바람직하고, 1.55g/㎡ 이하인 것이 바람직하며, 1.50g/㎡ 이하인 것이 바람직하고, 1.45g/㎡ 이하인 것이 바람직하며, 1.43㎍/d㎡ 이하인 것이 더욱 바람직하고, 1.4g/㎡ 이하인 것이 더욱 바람직하다.

또한, 본 발명에 있어서, 표면 처리층의 합계 부착량, 표면 처리층에서의 Co의 함유율, Ni의 함유율, 및 Co, Ni 등의 원소의 부착량은 표면 처리층이 동박의 양쪽 면에 존재하는 경우에는, 한쪽 면의 표면 처리층에서의 규정이며, 양쪽 면에 형성된 표면 처리층에 함유되는 원소(예를 들면 Co 등)의 합계값은 아니다.

또한, 표면 처리층의 합계 부착량, 표면 처리층이 함유하는 원소(Co 및/또는 Ni)의 부착량, 표면 처리층에서의 Co의 함유율, 및 표면 처리층에서의 Ni의 함유율은 표면 처리층을 형성할 때에 사용하는 표면 처리액 중의 상기 원소의 농도를 높게 하거나, 및/또는 표면 처리가 도금인 경우에는 전류 밀도를 높게 하거나, 및/또는 표면 처리 시간(도금할 때의 통전 시간)을 길게 하는 등에 의해서 많이, 및/또는 크게 할 수 있다. 또한, 표면 처리층의 합계 부착량, 표면 처리층이 함유하는 원소(Co 및/또는 Ni)의 부착량, 표면 처리층에서의 Co의 함유율, 및 표면 처리층에서의 Ni의 함유율은, 표면 처리층을 형성할 때에 사용하는 표면 처리액 중의 상기 원소의 농도를 낮게 하거나, 및/또는 표면 처리가 도금인 경우에는, 전류 밀도를 낮게 하거나, 및/또는 표면 처리 시간(도금을 할 때의 통전 시간)을 짧게 하는 등에 의해 적게 및/또는 작게 할 수 있다.

본 발명의 표면 처리 동박은, 표면 처리층의 최표면의 10점 평균 조도(Rz)가 1.4㎛ 이하이다. 표면 처리층의 최표면의 10점 평균 조도(Rz)가 1.4㎛를 넘으면, 고주파 전송 특성이 악화된다는 문제가 생길 우려가 있다. 표면 처리층의 최표면의 10점 평균 조도(Rz)는, 보다 바람직하게는 1.3㎛ 이하, 보다 바람직하게는 1.2㎛ 이하, 더욱 바람직하게는 1.1㎛ 이하, 더욱 바람직하게는 1.0㎛ 이하, 더욱 바람직하게는 0.9㎛ 이하, 더욱 바람직하게는 0.8㎛ 이하이다. 「표면 처리층의 최표면」이란, 표면 처리에 의해 형성된 복수의 층에 의해 표면 처리층이 형성되어 있는 경우에는, 상기 복수의 층의 가장 바깥측(최표면) 층의 표면을 의미한다. 그리고 상기 복수의 층의 가장 바깥측(최표면) 층의 표면에 대해서 10점 평균 조도(Rz)를 측정한다. 표면 처리층의 최표면의 10점 평균 조도(Rz)의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 0.01㎛ 이상, 예를 들면 0.05㎛ 이상, 예를 들면 0.1㎛ 이상이다.

또한, 표면 처리층의 최표면의 10점 평균 조도(Rz)는, 표면 처리가 도금인 경우에는, 전류 밀도를 높게 하거나, 및/또는 표면 처리 시간(도금을 할 때의 통전 시간)을 길게 하는 등에 의해 크게 할 수 있다. 또한, 표면 처리층의 최표면의 10점 평균 조도(Rz)는, 표면 처리가 도금인 경우에는, 전류 밀도를 낮게 하거나 및/또는, 표면 처리 시간(도금을 할 때의 통전 시간)을 짧게 하는 등에 의해 작게 할 수 있다.

본 발명의 표면 처리 동박의 표면 처리층은 조화 처리층을 가진다. 조화 처리층은 통상, 동박이 수지기재와 접착하는 면, 즉 조화면에는 적층 후의 동박의 박리 강도를 향상시키는 것을 목적으로 하여, 탈지 후의 동박 표면에 「혹」 모양으로 전착하여 형성된다. 조화 전의 전처리로써 통상의 구리 도금 등을 하는 경우가 있고, 조화 후의 마무리 처리로써 전착물의 탈락을 방지하기 위해서 통상의 구리 도금 등이 행하여지는 경우도 있다. 본 발명에서는, 이러한 전처리 및 마무리 처리도 포함하여 「조화 처리」라고 말한다.

본 발명의 표면 처리 동박에서의 조화 처리층은, 예를 들면, 이하의 조건으로 1차 입자를 형성한 후에, 2차 입자를 형성함으로써 제작할 수 있다.

(1차 입자의 도금 조건)

1차 입자의 도금 조건의 일례를 들면, 하기와 같다.

액 조성: 구리 10~20 g/L, 황산 50~100 g/L

액온: 25~50℃

전류 밀도: 1~58 A/d㎡

쿨롱량: 1.5~70 As/d㎡

(2차 입자의 도금 조건)

2차 입자의 도금 조건의 일례를 들면, 하기와 같다.

액 조성: 구리 10~20 g/L, 니켈 5~15 g/L, 코발트 5~15 g/L

pH: 2~3

액온: 30~50℃

전류 밀도: 20~50 A/d㎡

쿨롱량: 12~50 As/d㎡

또한, 표면 처리층은, 추가로 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 가져도 좋다. 또한, 상기 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층은 각각 복수의 층으로 형성되어도 좋다(예를 들면, 2층 이상, 3층 이상 등). 또한, 표면 처리층은 Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군에서 선택된 1종 이상의 원소로 이루어지는 합금층, 및/또는 크로메이트 처리층, 및/또는 실란 커플링 처리층, 및/또는 Ni－Zn 합금층을 가져도 좋다.

내열층, 방청층으로서는 공지의 내열층, 방청층을 이용할 수 있다. 예를 들면, 내열층 및/또는 방청층은 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소를 포함하는 층이어도 좋고, 니켈, 아연, 주석, 코발트, 몰리브덴, 구리, 텅스텐, 인, 비소, 크롬, 바나듐, 티탄, 알루미늄, 금, 은, 백금족 원소, 철, 탄탈의 군으로부터 선택되는 1종 이상의 원소로 이루어지는 금속층 또는 합금층이어도 좋다. 또한, 내열층 및/또는 방청층은 상술한 원소를 포함하는 산화물, 질화물, 규화물을 포함해도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금을 포함하는 층이어도 좋다. 또한, 내열층 및/또는 방청층은 니켈-아연 합금층이어도 좋다. 상기 니켈-아연 합금층은 불가피 불순물을 제외하고, 니켈을 50wt%~99wt%, 아연을 50wt%~1wt% 함유하는 것이어도 좋다. 상기 니켈-아연 합금층의 아연 및 니켈의 합계 부착량이 5~1000mg/㎡, 바람직하게는 10~500mg/㎡, 바람직하게는 20~100mg/㎡여도 좋다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈 부착량과 아연 부착량의 비(=니켈의 부착량/아연의 부착량)가 1.5~10인 것이 바람직하다. 또한, 상기 니켈-아연 합금을 포함하는 층 또는 상기 니켈-아연 합금층의 니켈의 부착량은 0.5mg/㎡~500mg/㎡인 것이 바람직하고, 1mg/㎡~50mg/㎡인 것이 보다 바람직하다. 내열층 및/또는 방청층이 니켈-아연 합금을 포함하는 층인 경우, 스루홀이나 비어 홀 등의 내벽부가 디스미어액과 접촉했을 때에 동박과 수지 기판의 계면이 디스미어액에 잘 침식되지 않아서, 동박과 수지 기판의 밀착성이 향상한다.

예를 들면, 내열층 및/또는 방청층은, 부착량이 1mg/㎡~100mg/㎡, 바람직하게는 5mg/㎡~50mg/㎡의 니켈 또는 니켈 합금층과, 부착량이 1mg/㎡~80mg/㎡, 바람직하게는 5mg/㎡~40mg/㎡의 주석층을 차례대로 적층한 것이어도 좋고, 상기 니켈 합금층은 니켈-몰리브덴 합금, 니켈-아연 합금, 니켈-몰리브덴-코발트 합금, 니켈-주석 합금의 어느 1종에 의해 구성되어도 좋다.

본 명세서에 있어서, 크로메이트 처리층이란 무수 크롬산, 크롬산, 중크롬산, 크롬산염 또는 중크롬산염을 포함하는 액으로 처리된 층을 말한다. 크로메이트 처리층은 Co, Fe, Ni, Mo, Zn, Ta, Cu, Al, P, W, Sn, As 및 Ti 등의 원소(금속, 합금, 산화물, 질화물, 황화물 등 어떠한 형태라도 좋다)를 포함해도 좋다. 크로메이트 처리층의 구체적인 예로서는, 무수 크롬산 또는 중크롬산칼륨 수용액으로 처리한 크로메이트 처리층이나, 무수 크롬산 또는 중크롬산칼륨 및 아연을 포함하는 처리액으로 처리한 크로메이트 처리층 등을 들 수 있다.

실란 커플링 처리층은, 공지의 실란 커플링제를 사용해서 형성해도 좋고, 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란, 비닐계 실란, 이미다졸계 실란, 트리아진계 실란 등의 실란 커플링제 등을 사용해서 형성해도 좋다. 또한, 이러한 실란 커플링제는 2종 이상 혼합하여 사용해도 좋다. 그 중에서도, 아미노계 실란 커플링제 또는 에폭시계 실란 커플링제를 이용하여 형성한 것인 것이 바람직하다.

또한, 동박, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에 공지의 표면 처리를 실시할 수 있다.

또한, 동박, 극박 구리층, 조화 처리층, 내열층, 방청층, 실란 커플링 처리층 또는 크로메이트 처리층의 표면에 국제 공개 번호 WO2008/053878, 일본 공개특허공보 2008－111169호, 일본 특허 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허 제4828427호, 국제 공개 번호 WO2006/134868, 일본 특허 제5046927호, 국제 공개 번호 WO2007/105635, 일본 특허 제5180815호, 일본 공개특허공보 2013－19056호에 기재된 표면 처리를 실시할 수 있다.

＜전송 손실＞

전송 손실이 작은 경우, 고주파로 신호를 전송할 때, 신호의 감쇠가 억제되기 때문에, 고주파로 신호를 전송하는 회로에서 안정적으로 신호를 전송할 수 있다. 그 때문에, 전송 손실의 값이 작은 쪽이 고주파로 신호를 전송하는 회로 용도에 이용하는 데에 적합하기 때문에 바람직하다. 표면 처리 동박을 시판하는 액정 폴리머 수지(주식회사 쿠라레제 Vecstar　CTZ－두께 50㎛, 히드록시 벤조산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체인 수지)과 맞붙인 후, 에칭으로 특성 임피던스가 50Ω이 되도록 마이크로 스트립 선로를 형성하여, HP사 제조 네트워크 애널라이저 HP8720C를 이용해서 투과 계수를 측정하고, 주파수 40GHz에서의 전송 손실을 구한 경우, 주파수 40GHz에서의 전송 손실이 7.5dB/10cm 미만이 바람직하고, 7.3dB/10cm 미만이 보다 바람직하며, 7.1dB/10cm 미만이 보다 바람직하고, 7.0dB/10cm 미만이 보다 바람직하며, 6.9dB/10cm 미만이 보다 바람직하고, 6.8dB/10cm 미만이 보다 바람직하며, 6.7dB/10cm 미만이 보다 바람직하고, 6.6dB/10cm 미만이 보다 바람직하며, 6.5dB/10cm 미만이 더욱 바람직하다.

＜캐리어 부착 동박＞

본 발명의 다른 실시의 형태인 캐리어 부착 동박은, 캐리어의 적어도 한쪽 면, 즉 캐리어의 한쪽 면 또는 양쪽 면에, 중간층, 극박 구리층을 이 순서대로 가진다. 그리고 상기 극박 구리층이 상술한 본 발명의 하나의 실시형태인 표면 처리 동박이다.

＜캐리어＞

본 발명에 이용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이고, 예를 들면 동박, 구리합금박, 니켈박, 니켈 합금박, 철박, 철합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름, 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 필름, PET(폴리에틸렌 테레프탈레이트) 필름, PP(폴리프로필렌) 필름, 폴리아미드 필름, 폴리아미드이미드 필름의 형태로 제공된다.

본 발명에 이용할 수 있는 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스 드럼상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성가공과 열처리를 반복하여 제조된다. 동박의 재료로서는 터프 피치동(JIS　H3100　합금 번호 C1100)이나 무산소동(JIS　H3100　합금 번호 C1020 또는 JIS　H3510　합금 번호 C1011)이나 인탈산동이나 상기 구리와 같은 고순도의 구리 외에, 예를 들면 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 공지의 구리합금도 사용할 수 있다. 또한, 본 명세서에서 용어 「동박」을 단독으로 이용했을 때에는 구리합금박도 포함하는 것으로 한다.

본 발명에 이용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 다한 후에 적합한 두께로 적당히 조절하면 좋고, 예를 들면 5㎛ 이상으로 할 수 있다. 단, 너무 두꺼우면 생산 비용이 높아지므로 일반적으로는 35㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 8~70㎛이고, 보다 전형적으로는 12~70㎛이며, 보다 전형적으로는 18~35㎛이다. 또한, 원료 비용을 저감하는 관점에서는 캐리어의 두께는 얇은 것이 바람직하다. 그 때문에, 캐리어의 두께는, 전형적으로는 5㎛ 이상 35㎛ 이하이고, 바람직하게는 5㎛ 이상 18㎛ 이하이며, 바람직하게는 5㎛ 이상 12㎛ 이하이고, 바람직하게는 5㎛ 이상 11㎛ 이하이며, 바람직하게는 5㎛ 이상 10㎛ 이하이다. 또한, 캐리어의 두께가 얇은 경우에는, 캐리어의 통박 시에 접힌 자국이 발생하기 쉽다. 접힌 자국의 발생을 방지하기 위해서, 예를 들면 캐리어 부착 동박 제조 장치의 반송 롤을 평활하게 하는 점이나, 반송 롤과 그 다음 반송 롤의 거리를 짧게 하는 것이 효과적이다. 또한, 프린트 배선판의 제조 방법의 하나인 매립 공법(임베디드법(Enbedded　Process))에 캐리어 부착 동박이 이용되는 경우에는, 캐리어의 강성이 높을 필요가 있다. 따라서, 매립 공법에 이용하는 경우에는, 캐리어 두께는 18㎛ 이상 300㎛ 이하인 것이 바람직하고, 25㎛ 이상 150㎛ 이하인 것이 바람직하며, 35㎛ 이상 100㎛ 이하인 것이 바람직하고, 35㎛ 이상 70㎛ 이하인 것이 더욱 바람직하다.

또한, 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측 표면에 1차 입자층 및 2차 입자층을 마련해도 좋다. 캐리어의 극박 구리층을 마련하는 측의 표면과는 반대측의 표면에 1차 입자층 및 2차 입자층을 마련하는 것은, 캐리어를 상기 1차 입자층 및 2차 입자층을 가지는 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판이 잘 박리되지 않는다는 이점을 가진다.

이하에, 캐리어로서 전해 동박을 사용하는 경우의 제조 조건의 일례를 나타낸다.

＜전해액 조성＞

구리: 90~110 g/L

황산: 90~110 g/L

염소: 50~100 ppm

레벨링제 1(비스(3술포프로필)디술피드): 10~30 ppm

레벨링제 2(아민 화합물): 10~30 ppm

상기 아민 화합물에는 이하의 화학식의 아민 화합물을 이용할 수 있다.

또한, 본 발명에 이용되는 전해, 표면 처리 또는 도금 등에 이용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.

[화학식 1]

(상기 화학식 중, R₁ 및 R₂는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군에서 선택되는 것이다.)

＜제조 조건＞

전류 밀도: 70~100 A/d㎡

전해액 온도: 50~60℃

전해액 선속: 3~5 m/sec

전해 시간: 0.5~10분간

＜중간층＞

캐리어상에는 중간층을 마련한다. 캐리어와 중간층 사이에 다른 층을 마련해도 좋다. 본 발명에서 이용하는 중간층은, 캐리어 부착 동박이 절연 기판으로의 적층 공정 전에는 캐리어로부터 극박 구리층이 잘 박리되지 않는 한편, 절연 기판으로의 적층 공정 후에는 캐리어로부터 극박 구리층이 박리 가능해지는 구성이면 특히 한정되지 않는다. 예를 들면, 본 발명의 캐리어 부착 동박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함해도 좋다. 또한, 중간층은 복수의 층이어도 좋다.

또한, 예를 들면, 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소의 수화물 또는 산화물, 혹은 유기물로 이루어지는 층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn로 구성된 원소군으로부터 선택된 1종 또는 2종 이상의 원소로 이루어지는 합금층을 형성하는 것으로 구성할 수 있다.

중간층을 한쪽 면에만 마련하는 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 마련하는 것이 바람직하다. 또한, 중간층을 크로메이트 처리나 아연 크로메이트 처리나 도금 처리로 마련한 경우에는, 크롬이나 아연 등 부착한 금속의 일부는 수화물이나 산화물로 되어 있는 경우가 있다고 생각된다.

또한, 예를 들면, 중간층은, 캐리어 상에 니켈, 니켈-인 합금 또는 니켈-코발트 합금과, 크롬이 이 순서대로 적층되어 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높기 때문에, 극박 구리층을 박리할 때에, 극박 구리층과 크롬과의 계면에서 박리하게 된다. 또한, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 구리층으로 확산 되어가는 것을 막는 배리어 효과가 기대된다. 중간층에서의 니켈의 부착량은 바람직하게는 100㎍/d㎡ 이상 40000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 4000㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 2500㎍/d㎡ 이하, 보다 바람직하게는 100㎍/d㎡ 이상 1000㎍/d㎡ 미만이고, 중간층에서의 크롬의 부착량은 5㎍/d㎡ 이상 100㎍/d㎡ 이하인 것이 바람직하다.

＜극박 구리층＞

중간층 위에는 극박 구리층을 마련한다. 중간층과 극박 구리층의 사이에는 다른 층을 마련해도 좋다. 극박 구리층은, 황산구리, 피롤린산 구리, 설파민산 구리, 시안화 구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 동박으로 사용되어 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들면 12㎛ 이하이다. 전형적으로는 0.5~12㎛이고, 보다 전형적으로는 1~5㎛, 더욱 전형적으로는 1.5~4㎛, 더욱 전형적으로는 2~3.5㎛이다. 또한, 캐리어의 양면에 극박 구리층을 마련해도 좋다.

본 발명의 표면 처리 동박, 및/또는 본 발명의 캐리어 부착 동박 자체의 사용 방법은 당업자에게는 주지이지만, 예를 들면 표면 처리 동박, 및/또는 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름, 액정 폴리머, 불소 수지, 폴리아미드 수지, 저유전 폴리이미드 필름 등의 절연 기판에 맞붙여서, (캐리어 부착 동박의 경우에는 열압착 후에 캐리어를 벗기고) 동장 적층판으로 하며, 절연 기판에 접착한 표면 처리 동박, 및/또는 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하여 최종적으로 프린트 배선판을 제조할 수 있다.

＜수지층＞

본 발명의 표면 처리 동박은, 표면 처리층의 표면 또는 최표면에 수지층을 구비한 수지층 부착 표면 처리 동박이어도 좋다. 또한, Ni와 Fe, Cr, Mo, Zn, Ta, Cu, Al, P, W, Mn, Sn, As 및 Ti로 이루어지는 군에서 선택된 1종 이상의 원소로 이루어지는 합금층, 또는 크로메이트층, 또는 실란 커플링층, 또는 Ni－Zn 합금층의 표면에 수지층을 구비해도 좋다. 수지층은 표면 처리 동박의 최표면에 형성되어 있는 것이 보다 바람직하다.

본 발명의 캐리어 부착 동박은 1차 입자층 또는 2차 입자층 상에, 내열층, 방청층, 크로메이트 처리층, 또는 실란 커플링 처리층 위에 수지층을 구비해도 좋다.

상기 수지층은 접착제여도 좋고, 접착용의 반경화 상태(B 스테이지)의 절연 수지층이어도 좋다. 반경화 상태(B 스테이지)란, 그 표면에 손가락이 닿아도 점착감이 없고, 상기 절연 수지층을 중첩해서 보관할 수 있어서, 다시 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.

또 상기 수지층은 열경화성 수지를 포함해도 좋고, 열가소성 수지여도 좋다. 또한, 상기 수지층은 열가소성 수지를 포함해도 좋다. 그 종류는 특별히 한정되는 것은 아니지만, 예를 들면, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산 에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐 아세탈 수지, 우레탄 수지, 폴리에테르술폰(폴리 에테르 설폰이라고도 한다), 폴리에테르술폰(폴리 에테르 설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리 아미드 이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌 옥시드, 비스말레이미드 트리아진 수지, 열경화성 폴리페닐렌 옥시드 수지, 시아네이트 에스테르계 수지, 카르본산의 무수물, 다가 카르본산의 무수물, 가교 가능한 관능기를 가지는 선상 폴리머, 폴리페닐렌 에테르 수지, 2,2－비스(4－시아네이트페닐)프로판, 인 함유 페놀 화합물, 나프텐산 망간, 2,2－비스(4－글리시딜페닐)프로판, 폴리페닐렌에테르시아네이트계 수지, 실록산 변성 폴리 아미드 이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리 아미드 이미드 수지, 이소프렌, 수소 첨가형 폴리 부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노 에스테르 수지의 군으로부터 선택되는 1종 이상을 포함하는 수지를 바람직한 것으로 들 수 있다.

또한, 상기 에폭시 수지는 분자 내에 2개 이상의 에폭시기를 가지는 것으로, 전기·전자재료의 용도로 이용할 수 있는 것이면, 특별한 문제 없이 사용할 수 있다. 또한, 상기 에폭시 수지는 분자 내에 2개 이상의 글리시딜기를 가지는 화합물을 이용하여 에폭시화한 에폭시 수지가 바람직하다. 또한, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 비스페놀 AD형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화(취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 오르토 크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N－디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라히드로프탈산 디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스 히드록시 페닐 메탄형 에폭시 수지, 테트라 페닐 에탄형 에폭시 수지의 군으로부터 선택되는 1종 또는 2종 이상을 혼합하여 이용할 수 있고, 또는 상기 에폭시 수지의 수소 첨가체로서 할로겐화체를 이용할 수 있다.

상기 인 함유 에폭시 수지로서 공지의 인을 함유하는 에폭시 수지를 이용할 수 있다. 또한, 상기 인 함유 에폭시 수지는 예를 들면, 분자 내에 2 이상의 에폭시기를 구비하는 9,10－디히드로-9－옥사-10－포스파페난트렌-10－옥시드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.

상기 수지층은 공지의 수지, 수지 경화제, 화합물, 경화촉진제, 유전체(무기 화합물 및/또는 유기 화합물을 포함하는 유전체, 금속 산화물을 포함하는 유전체 등 어떠한 유전체를 이용해도 좋다), 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상기 수지층은 예를 들면 국제 공개 번호 WO2008/004399, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허 평11－5828호, 일본 공개특허 평11－140281호, 일본 특허 제3184485호, 국제 공개 번호 WO97/02728, 일본 특허 제3676375호, 일본 공개특허공보 2000－43188호, 일본 특허 제3612594호, 일본 공개특허공보 2002－179772호, 일본 공개특허공보 2002－359444호, 일본 공개특허공보 2003－304068호, 일본 특허 제3992225호, 일본 공개특허공보 2003－249739호, 일본 특허 제4136509호, 일본 공개특허공보 2004－82687호, 일본 특허 제4025177호, 일본 공개특허공보 2004－349654호, 일본 특허 제4286060호, 일본 공개특허공보 2005－262506호, 일본 특허 제4570070호, 일본 공개특허공보 2005－53218호, 일본 특허 제3949676호, 일본 특허 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006－257153호, 일본 공개특허공보 2007－326923호, 일본 공개특허공보 2008－111169호, 일본 특허 제5024930호, 국제 공개 번호 WO2006/028207, 일본 특허 제4828427호, 일본 공개특허공보 2009－67029호, 국제 공개 번호 WO2006/134868, 일본 특허 제5046927호, 일본 공개특허공보 2009－173017호, 국제 공개 번호 WO2007/105635, 일본 특허 제5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011－14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013－19056호에 기재되어 있는 물질(수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용해서 형성해도 좋다.

상술한 이들 수지를 예를 들면, 메틸 에틸 케톤(MEK), 톨루엔 등의 용제에 용해시켜서 수지액으로 하고, 이것을 상기 표면 처리 동박상, 및/또는 상기 극박 구리층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 피막층, 혹은 상기 실란 커플링제층 등을 포함하는 표면 처리층 위에, 예를 들면 롤 코팅법 등에 의해 도포하고, 그 다음 필요에 따라서 가열 건조해서 용제를 제거하여 B 스테이지 상태로 한다. 건조하게는 예를 들면 열풍 건조로를 이용하면 좋고, 건조 온도는 100~250℃, 바람직하게는 130~200℃면 좋다.

상기 수지층을 구비한 표면 처리 동박, 및/또는 캐리어 부착 동박(수지 부착 캐리어 부착 동박)은, 그 수지층을 기재에 중첩한 후 전체를 열 압착하여 상기 수지층을 열경화시키며, 이어서 캐리어 부착 동박인 경우에는 캐리어를 박리하여 극박 구리층을 표출되게 하고(당연히 표출하는 것은 상기 극박 구리층의 중간층측 표면이다), 표면 처리 동박 또는 극박 구리층에 소정의 배선 패턴을 형성한다는 형태로 사용된다.

이 수지 부착 표면 처리 동박, 및/또는 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시의 프리프레그재 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있을 것 같은 두께로 하거나, 프리프레그재를 전혀 사용하고 있지 않아도 동장 적층판을 제조할 수 있다. 또 이때, 기재의 표면에 절연 수지를 언더 코팅 하여 표면의 평활성을 더욱 개선할 수도 있다.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 비용이 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리하게 되며, 게다가, 프리프레그재의 두께분 만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져서, 1층의 두께가 100㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.

이 수지층의 두께는 0.1~80㎛인 것이 바람직하다. 수지층의 두께가 0.1㎛보다 얇아지면, 접착력이 저하하여, 프리프레그재를 개재시키지 않고 이 수지 부착 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란한 경우가 있다.

한편, 수지층의 두께를 80㎛보다 두껍게 하면, 1회의 도포 공정으로 목적으로 하는 두께의 수지층을 형성하기 곤란해져서, 여분의 재료비와 공정수가 걸리기 때문에 경제적으로 불리하게 된다. 게다가, 형성된 수지층은 그 가요성이 뒤떨어지기 때문에, 핸들링할 때에 균열 등이 발생하기 쉬워지고, 또 내층재와의 열압착 시에 과잉의 수지 흐름이 생겨서 원활하게 적층하기 어렵게 되는 경우가 있다.

또한, 수지 부착 캐리어 부착 동박의 또 하나의 제품 형태로서는, 상기 극박 구리층이 가지는 표면 처리층상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 위에 수지층에서 피복하여 반경화 상태로 한 후, 그 다음 캐리어를 박리하여 캐리어가 존재하지 않는 수지 부착 동박의 형태로 제조하는 것도 가능하다.

프린트 배선판에 전자 부품류를 탑재함으로써 프린트 회로판을 완성한다. 본 발명에서 「프린트 배선판」에는 이와 같이 전자 부품류가 탑재된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다.

또한, 상기 프린트 배선판을 이용하여 전자기기를 제작해도 좋고, 상기 전자 부품류가 탑재된 프린트 회로판을 이용하여 전자기기를 제작해도 좋으며, 상기 전자 부품류가 탑재된 프린트 기판을 이용하여 전자기기를 제작해도 좋다. 이하, 본 발명과 관련되는 캐리어 부착 동박을 이용한 프린트 배선판 제조 공정의 예를 몇 가지 제시한다. 또한, 캐리어 부착 동박의 극박 구리층으로서 본 발명의 표면 처리 동박을 이용해도 동일하게 프린트 배선판을 제조할 수 있다.

본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박(이하, 「캐리어 부착 동박」 및 「극박 구리층」을 표면 처리 동박으로 바꾸어 읽고, 또 「극박 구리층측」을 「표면 처리층측」으로 바꾸어 읽어서, 프린트 배선판을 제조해도 좋다. 상술한 것처럼 바꾸어 읽은 경우, 캐리어에 대한 기재는 없는 것으로 하여 프린트 배선판을 제조해도 좋다.)과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정을 거쳐서 동장 적층판을 형성하며, 그 후, 세미 애디티브법, 모디파이드 세미애디티브법, 부분적 애디티브법 및 서브트랙티브법 중 어느 한 방법에 따라서, 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로를 포함하는 것으로 할 수도 있다.

본 발명에서 세미 애디티브법이란, 절연 기판 또는 동박 시트층상에 얇은 무전해 도금을 실시하여 패턴을 형성한 후, 상기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 벗기는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 전부 제거하는 공정,

상기 극박 구리층을 에칭으로 제거하여 노출된 상기 수지에 스루홀 또는/및 블라인드 비어를 마련하는 공정,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 하는 공정,

상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트에 대해서 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,

을 포함한다.

세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판 제조 방법의 다른 일 실시형태에 있어서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층과, 상기 절연 수지 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 디스미어 처리를 실시하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법에 의해 모두 제거하는 공정,

상기 극박 구리층을 에칭 등에 의해 제거함으로써 노출한 상기 수지 및 상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에, 전해 도금층을 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

을 포함한다.

세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

을 포함한다.

세미 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 모두 제거하는 공정,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 상기 수지의 표면에 대해서 무전해 도금층을 마련하는 공정,

상기 무전해 도금층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정,

을 포함한다.

본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층하여 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금으로 회로 형성부의 구리를 두껍게 한 후, 레지스트를 제거하여 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써 절연층 상에 회로를 형성하는 방법을 가리킨다.

따라서, 모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비어를 마련하는 공정,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 무전해 도금층을 마련하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 마련한 후에, 전해 도금에 의해 회로를 형성하는 공정,

상기 도금 레지스트를 제거하는 공정,

상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정,

을 포함한다.

모디파이드 세미애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 위에 도금 레지스트를 마련하는 공정,

상기 도금 레지스트를 제거하는 공정,

을 포함한다.

본 발명에서, 부분적 애디티브법이란, 도체층을 마련하여 이루어지는 기판, 필요에 따라서 스루홀이나 비어 홀 용의 구멍을 뚫어서 이루어지는 기판상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하며, 필요에 따라서 솔더 레지스트 또는 도금 레지스트를 마련한 후에, 상기 도체 회로 위에 스루홀이나 비어 홀 등에 무전해 도금 처리로 두껍게 하여 프린트 배선판을 제조하는 방법을 가리킨다.

따라서, 부분적 애디티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 스루홀 또는/및 블라인드 비어를 포함하는 영역에 대해서 촉매핵을 부여하는 공정,

상기 캐리어를 벗겨서 노출한 극박 구리층 표면에 에칭 레지스트를 마련하는 공정,

상기 에칭 레지스트에 대해서 노광하여 회로 패턴을 형성하는 공정,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 제거하여 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정,

상기 극박 구리층 및 상기 촉매핵을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 제거하여 노출한 상기 절연 기판 표면에, 솔더 레지스트 또는 도금 레지스트를 마련하는 공정,

상기 솔더 레지스트 또는 도금 레지스트가 마련되지 않은 영역에 무전해 도금층을 마련하는 공정,

을 포함한다.

본 발명에서 서브트랙티브법이란, 동장 적층판상의 동박의 불필요 부분을 에칭 등에 의해 선택적으로 제거하여 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,

상기 전해 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 마련하는 공정,

상기 극박 구리층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 제거하여 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정,

을 포함한다.

서브트랙티브법을 이용한 본 발명과 관련되는 프린트 배선판의 제조 방법의 다른 일 실시형태에서는, 본 발명과 관련되는 캐리어 부착 동박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,

마스크가 형성되지 않은 상기 무전해 도금층의 표면에 전해 도금층을 마련하는 공정,

상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 이용한 에칭이나 플라스마 등의 방법으로 제거하여 회로를 형성하는 공정,

상기 에칭 레지스트를 제거하는 공정,

을 포함한다.

스루홀 또는/및 블라인드 비어를 마련하는 공정 및 그 후의 디스미어 공정은 실시하지 않아도 된다.

여기서, 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판의 제조 방법의 구체적인 예를 도면을 이용하여 상세하게 설명한다.

우선, 도 1－A에 나타내듯이, 표면에 조화 처리층이 형성된 극박 구리층을 가지는 캐리어 부착 동박(1번째 층)을 준비한다.

그 다음, 도 1－B에 나타내듯이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하여 레지스트를 소정의 형상으로 에칭한다.

그 다음, 도 1－C에 나타내듯이, 회로용 도금을 형성한 후, 레지스트를 제거하여 소정의 형상의 회로 도금을 형성한다.

그 다음, 도 2－D에 나타내듯이, 회로 도금을 덮듯이(회로 도금이 매몰하도록) 극박 구리층 상에 매립 수지를 마련하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박(2번째 층)을 극박 구리층측으로부터 접착시킨다.

그 다음, 도 2－E에 나타내듯이, 2번째 층의 캐리어 부착 동박으로부터 캐리어를 벗겨낸다.

그 다음, 도 2－F에 나타내듯이, 수지층의 소정의 위치에 레이저 천공을 실시하여, 회로 도금을 노출시켜서 블라인드 비어를 형성한다.

그 다음, 도 3－G에 나타내듯이, 블라인드 비어에 구리를 매립하여 비어 필을 형성한다.

그 다음, 도 3－H에 나타내듯이, 비어 필 상에 상기 도 1－B 및 도 1－C와 같이 하여 회로 도금을 형성한다.

그 다음, 도 3－I에 나타내듯이, 1번째 층의 캐리어 부착 동박으로부터 캐리어를 벗긴다.

그 다음, 도 4－J에 나타내듯이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하여 수지층 내의 회로 도금 표면을 노출시킨다.

그 다음, 도 4－K에 나타내듯이, 수지층 내의 회로 도금 상에 범프를 형성하고, 상기 땜납 위에 구리 필러를 형성한다. 이렇게 하여 본 발명의 캐리어 부착 동박을 이용한 프린트 배선판을 제작한다.

또한, 상술한 프린트 배선판의 제조 방법으로, 「극박 구리층」을 캐리어로, 「캐리어」를 극박 구리층으로 바꾸어 읽어서, 캐리어 부착 동박의 캐리어측 표면에 회로를 형성하고, 수지로 회로를 매립하여 프린트 배선판을 제조하는 것도 가능하다. 또한, 상술한 프린트 배선판의 제조 방법으로, 「표면에 조화 처리층이 형성된 극박 구리층을 가지는 캐리어 부착 동박」을 표면 처리 동박으로 바꾸어 읽고, 표면 처리 동박의 표면 처리층측 표면, 또는 표면 처리 동박의 표면 처리층과는 반대측 표면에 회로를 형성하여 수지로 회로를 매립하며, 그 후, 표면 처리 동박을 제거함으로써 프린트 배선판을 제조하는 것도 가능하다. 또한, 본 명세서에서 「표면 처리 동박의 표면 처리층측 표면」이란 표면 처리 동박의 표면 처리층을 가지는 측의 표면이거나, 또는 표면 처리층의 일부 또는 전부가 제거되었을 경우에는, 표면 처리층의 일부 또는 전부가 제거된 후의 표면 처리 동박의 표면 처리층을 가지고 있던 측의 표면을 의미한다. 즉, 「표면 처리 동박의 표면 처리층측 표면」이란 「표면 처리층의 최표면」 및 표면 처리층의 일부 또는 전부가 제거된 후의 표면 처리 동박의 표면을 포함하는 개념이다.

상기 다른 캐리어 부착 동박(2번째 층)은, 본 발명의 캐리어 부착 동박을 이용해도 좋고, 종래의 캐리어 부착 동박을 이용해도 좋으며, 또한 통상의 동박을 이용해도 좋다. 또한, 도 3－H에 나타나는 2번째 층의 회로상에 추가로 회로를 1층 혹은 복수 층 형성해도 좋고, 이들 회로 형성을 세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 하나의 방법에 따라서 실시해도 좋다.

상술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들면 도 4－J에 나타내는 것과 같은 플래시 에칭에 의한 극박 구리층의 제거 시에, 회로 도금이 수지층에 의해 보호되어 그 형상이 유지되므로 미세 회로의 형성이 용이해진다. 또한, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상되며, 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또한, 도 4－J 및 도 4－K에 나타내듯이, 플래시 에칭으로 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 상기 회로 도금상에 범프가, 다시 그 위에 구리 필러가 각각 형성되기 쉬워져서 제조 효율이 향상한다.

또한, 매립 수지에는 공지의 수지, 프리프레그를 이용할 수 있다. 예를 들면, BT(비스말레이미드 트리아진) 수지나 BT 수지를 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사제 ABF 필름이나 ABF를 이용할 수 있다. 또한, 상기 매립 수지에는 본 명세서에 기재한 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또한, 상기 1번째 층에 이용되는 캐리어 부착 동박은 상기 캐리어 부착 동박의 표면에 기판 또는 수지층을 가져도 좋다. 상기 기판 또는 수지층을 가짐에 따라서 1번째 층에 이용되는 캐리어 부착 동박은 지지되고, 주름이 잘 생기지 않게 되기 때문에, 생산성이 향상한다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1번째 층에 이용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 이용할 수 있다. 예를 들면, 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지의 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 이용할 수 있다.

또한, 본 발명의 프린트 배선판의 제조 방법은, 본 발명의 캐리어 부착 동박의 상기 극박 구리층측 표면 또는 상기 캐리어측 표면과 수지 기판을 적층하는 공정, 상기 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측의 캐리어 부착 동박의 표면에, 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로의 2층을 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정을 포함하는 프린트 배선판의 제조 방법(코어리스 공법)이어도 좋다. 상기 코어리스 공법에 대해서, 구체적인 예로는, 우선, 본 발명의 캐리어 부착 동박의 극박 구리층측 표면 또는 캐리어측 표면과 수지 기판을 적층하여 적층체(동장 적층판, 동장 적층체라고도 한다)를 제조한다. 그 후, 수지 기판과 적층한 극박 구리층측 표면 또는 상기 캐리어측 표면과는 반대측 캐리어 부착 동박의 표면에 수지층을 형성한다. 캐리어측 표면 또는 극박 구리층측 표면에 형성한 수지층에는, 또 다른 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터 적층해도 좋다. 또한, 수지 기판 또는 수지 또는 프리프레그를 중심으로 하여, 상기 수지 기판 또는 수지 또는 프리프레그의 양쪽 표면 측에 캐리어/중간층/극박 구리층의 순서 혹은 극박 구리층/중간층/캐리어의 순서대로 캐리어 부착 동박이 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판 또는 수지 또는 프리프레그/캐리어/중간층/극박 구리층」의 순서대로 적층된 구성을 가지는 적층체 혹은 「캐리어/중간층/극박 구리층/수지 기판/캐리어/중간층/극박 구리층」의 순서대로 적층된 구성을 가지는 적층체 혹은 「극박 구리층/중간층/캐리어/수지 기판/캐리어/중간층/극박 구리층」의 순서대로 적층된 구성을 가지는 적층체를 상술한 프린트 배선판의 제조 방법(코어리스 공법)으로 이용해도 좋다. 그리고 상기 적층체 양단의 극박 구리층 혹은 캐리어의 노출된 표면에는 다른 수지층을 마련하고, 추가로 구리층 또는 금속층을 마련한 후, 상기 구리층 또는 금속층을 가공하여 회로를 형성해도 좋다. 또한, 다른 수지층을 상기 회로상에, 상기 회로를 매립하듯이 마련해도 좋다. 또한, 이러한 회로 및 수지층의 형성을 1회 실시해도 좋다(빌드업 공법). 그리고 이와 같이 하여 형성한 적층체(이하, 적층체 B라고도 한다)에 대해서, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 또한, 상술한 코어리스 기판의 제작에는, 2개의 캐리어 부착 동박을 이용하여 후술하는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/극박 구리층/중간층/캐리어의 구성을 가지는 적층체나, 캐리어/중간층/극박 구리층/캐리어/중간층/극박 구리층의 구성을 가지는 적층체를 제작하여 상기 적층체를 중심으로 이용할 수도 있다. 이들 적층체(이하, 적층체 A라고도 한다)의 양측 극박 구리층 또는 캐리어의 표면에 수지층 및 회로를 1회 이상 마련하고, 수지층 및 회로를 1회 이상 마련한 후에, 각각의 캐리어 부착 동박의 극박 구리층 또는 캐리어를 캐리어 또는 극박 구리층으로부터 박리시켜서 코어리스 기판을 제작할 수 있다. 상술한 적층체는, 극박 구리층의 표면, 캐리어의 표면, 캐리어와 캐리어 사이, 극박 구리층과 극박 구리층 사이, 극박 구리층과 캐리어 사이에는 다른 층을 가져도 좋다. 다른 층은 수지 기판 또는 수지층이어도 좋다. 또한, 본 명세서에서 「극박 구리층의 표면」, 「극박 구리층측 표면」, 「극박 구리층 표면」, 「캐리어의 표면」, 「캐리어측 표면」, 「캐리어 표면」, 「적층체의 표면」, 「적층체 표면」은, 극박 구리층, 캐리어, 적층체가, 극박 구리층 표면, 캐리어 표면, 적층체 표면에 다른 층을 가지는 경우에는, 상기 다른 층의 표면(최표면)을 포함하는 개념으로 한다. 또한, 적층체는 극박 구리층/중간층/캐리어/캐리어/중간층/극박 구리층의 구성을 가지는 것이 바람직하다. 상기 적층체를 이용해 코어리스 기판을 제작했을 때에 코어리스 기판측에 극박 구리층이 배치되기 때문에, 모디파이드 세미애디티브법을 이용해서 코어리스 기판상에 회로를 형성하기 쉽도록 하기 때문이다. 또한, 극박 구리층의 두께는 얇기 때문에, 상기 극박 구리층을 제거하기 쉽고, 극박 구리층의 제거 후에 세미 애디티브법을 이용해서, 코어리스 기판상에 회로를 형성하기 쉬워지기 때문이다.

또한, 본 명세서에서 「적층체 A」 또는 「적층체 B」라고 특별히 기재하지 않은 「적층체」는 적어도 적층체 A 및 적층체 B를 포함하는 적층체를 나타낸다.

또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 상술한 적층체(적층체 A를 포함한다) 단면의 일부 또는 전부를 수지로 덮어서, 빌드업 공법으로 프린트 배선판을 제조할 때에 중간층 또는 적층체를 구성하는 1개의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박 사이로 약액이 스며드는 것을 방지할 수 있어서, 약액이 스며들어감에 따른 극박 구리층과 캐리어의 분리나 캐리어 부착 동박의 부식을 방지할 수 있기 때문에 수율을 향상시킬 수 있다. 여기서 이용하는 「캐리어 부착 동박 단면의 일부 또는 전부를 덮는 수지」또는 「적층체 단면의 일부 또는 전부를 덮는 수지」로는, 수지층에 이용할 수 있는 수지 또는 공지의 수지를 사용할 수 있다. 또한, 상술한 코어리스 기판의 제조 방법에 있어서, 캐리어 부착 동박 또는 적층체에서 평면에서 보았을 때, 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박의 적층 부분)의 바깥 둘레의 적어도 일부가 수지 또는 프리프레그로 덮여도 좋다. 또한, 상술한 코어리스 기판의 제조 방법으로 형성하는 적층체(적층체 A)는, 한 쌍의 캐리어 부착 동박을 서로 분리 가능하도록 접촉시켜서 구성되어 있어도 좋다. 또한, 상기 캐리어 부착 동박에서 평면에서 보았을 때, 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박의 적층 부분)의 바깥 둘레 전체 또는 적층 부분의 전면에 걸쳐서 수지 또는 프리프레그로 덮여서 이루어지는 것이어도 좋다. 또한, 평면에서 본 경우, 수지 또는 프리프레그는 캐리어 부착 동박 또는 적층체 또는 적층체의 적층 부분보다 큰 것이 바람직하고, 상기 수지 또는 프리프레그를 캐리어 부착 동박 또는 적층체의 양면에 적층하며, 캐리어 부착 동박 또는 적층체가 수지 또는 프리프레그에 의해 봉철(싸여 있다)되어 있는 구성을 가지는 적층체로 하는 것이 바람직하다. 이러한 구성으로 함으로써, 캐리어 부착 동박 또는 적층체를 평면에서 보았을 때, 캐리어 부착 동박 또는 적층체의 적층 부분이 수지 또는 프리프레그로 덮여서 다른 부재가 이 부분의 옆방향, 즉 적층 방향에 대해서 옆 방향으로부터 닿는 것을 막을 수 있게 되고, 결과적으로 핸들링 중인 캐리어와 극박 구리층 또는 캐리어 부착 동박끼리 벗겨지는 것을 줄일 수 있다. 또한, 캐리어 부착 동박 또는 적층체의 적층 부분의 바깥 둘레를 노출하지 않도록 수지 또는 프리프레그로 덮어서, 상술한 것과 같은 약액 처리 공정에서의 이 적층 부분의 계면으로의 약액의 침입을 막을 수 있고, 캐리어 부착 동박의 부식이나 침식을 막을 수 있다. 또한, 적층체의 한 쌍의 캐리어 부착 동박으로부터 하나의 캐리어 부착 동박을 분리할 때, 또는 캐리어 부착 동박의 캐리어와 동박(극박 구리층)을 분리할 때는, 수지 또는 프리프레그로 덮여 있는 캐리어 부착 동박 또는 적층체의 적층 부분(캐리어와 극박 구리층의 적층 부분, 또는 1개의 캐리어 부착 동박과 또 하나의 캐리어 부착 동박의 적층 부분)이 수지 또는 프리프레그 등으로 강고하게 밀착하는 경우에는, 상기 적층 부분 등을 절단 등에 의해 제거할 필요가 생기는 경우가 있다.

본 발명의 캐리어 부착 동박을 캐리어측 또는 극박 구리층측으로부터, 또 다른 본 발명의 캐리어 부착 동박의 캐리어측 또는 극박 구리층 측에 적층하여 적층체를 구성해도 좋다. 또한, 상기 하나의 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 상기 또 다른 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면이, 필요에 따라서 접착제를 통해서 직접 적층시켜서 얻어진 적층체여도 좋다. 또한, 상기 하나의 캐리어 부착 동박의 캐리어 또는 극박 구리층과, 상기 또 다른 캐리어 부착 동박의 캐리어 또는 극박 구리층이 접합되어 있어도 좋다. 여기서, 상기 「접합」은 캐리어 또는 극박 구리층이 표면 처리층을 가지는 경우는 상기 표면 처리층을 통해서 서로 접합되어 있는 형태도 포함한다. 또한, 상기 적층체 단면의 일부 또는 전부가 수지로 덮여 있어도 좋다.

캐리어끼리, 극박 구리층끼리, 캐리어와 극박 구리층, 캐리어 부착 동박끼리의 적층은, 단순히 중첩시키는 것 외에, 예를 들면 이하의 방법으로 실시할 수 있다.

(a) 야금적 접합 방법: 융접(아크 용접, TIG(텅스텐 이너트 가스) 용접, MIG(메탈 이너트 가스) 용접, 저항용접, 심 용접, 스폿 용접), 압접(초음파 용접, 마찰교반용접), 땜납；

(b) 기계적 접합 방법: 코킹, 리벳에 의한 접합(셀프 피어싱 리벳에 의한 접합, 리벳에 의한 접합), 스티처；

(c) 물리적 접합 방법: 접착제, (양면)점착 테이프

일방의 캐리어의 일부 혹은 전부와, 타방의 캐리어의 일부 혹은 전부 혹은 극박 구리층의 일부 혹은 전부를 상기 접합 방법을 이용해서 접합함으로써, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층을 적층하고, 캐리어끼리 또는 캐리어와 극박 구리층을 분리 가능하도록 접촉시켜서 구성되는 적층체를 제조할 수 있다. 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 약하게 접합되고, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 적층되어 있는 경우에는, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층의 접합부를 제거하지 않아도, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층과는 분리 가능하다. 또한, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 강하게 접합되어 있는 경우에는, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층이 접합되어 있는 개소를 절단하거나, 화학 연마(에칭 등), 기계 연마 등에 의해 제거함으로써, 일방의 캐리어와 타방의 캐리어 또는 극박 구리층을 분리할 수 있다.

또한, 이와 같이 구성한 적층체에 수지층과 회로를 적어도 1회 마련하는 공정, 및 상기 수지층 및 회로를 적어도 1회 형성한 후에, 상기 적층체의 캐리어 부착 동박으로부터 상기 극박 구리층 또는 캐리어를 박리시키는 공정을 실시함으로써 코어를 갖지 않는 프린트 배선판을 제작할 수 있다. 또한, 상기 적층체의 적어도 한쪽 면, 즉 적층체의 한쪽 또는 양쪽 표면에 수지층과 회로를 마련해도 좋다.

상술한 적층체에 이용하는 수지 기판, 수지층, 수지, 프리프레그는 본 명세서에 기재한 수지층이어도 좋고, 본 명세서에 기재한 수지층에 이용하는 수지, 수지 경화제, 화합물, 경화촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 좋다. 또한, 상술한 캐리어 부착 동박 또는 적층체는 평면에서 보았을 때에 수지 또는 프리프레그 또는 수지 기판 또는 수지층보다 작아도 좋다.

또한, 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 가지는 것이면 특히 제한을 받지 않지만, 예를 들면, 리지드 PWB 용으로 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합기재 에폭시 수지, 유리포·유리 부직포 복합기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC용으로 폴리에스테르 필름이나 폴리이미드 필름, LCP(액정 폴리머) 필름, 불소 수지 등을 사용할 수 있다. 또한, LCP 필름이나 불소 수지 필름을 이용한 경우, 폴리이미드 필름을 이용한 경우보다 상기 필름과 표면 처리 동박의 박리 강도가 작아지는 경향에 있다. 따라서, LCP 필름이나 불소 수지 필름을 이용한 경우에는, 구리 회로를 형성한 후에 구리 회로를 커버 레이로 덮어서 상기 필름과 구리 회로가 잘 벗겨지기 않게 하여, 박리 강도의 저하로 인한 상기 필름과 구리 회로와의 박리를 방지할 수 있다.

[실시예]

이하, 실시예 및 비교예에 근거하여 설명한다. 또한, 본 실시예는 어디까지나 일례로서, 이 예에만 제한되는 것은 아니다. 즉, 본 발명에 포함되는 다른 형태 또는 변형을 포함하는 것이다.

실시예 6 및 비교예 4의 원박에는, 두께 12㎛의 압연 동박 TPC(JIS　H3100　C1100에 규격되어 있는 터프 피치동, JX 금속제, 표면의 10점 평균 조도(Rz=0.7㎛)를 사용했다. 실시예 7 및 비교예 5의 원박에는, 두께 12㎛의 전해 동박(JX 금속제 HLP박, 석출면(M면) 표면의 10점 평균 조도(Rz=0.7㎛)를 사용하여 석출면(M면)에 표면 처리층을 마련했다.

또한, 실시예 1~5, 8~15 및 비교예 1~3의 원박에는 이하의 방법으로 제조한 캐리어 부착 동박을 이용했다.

실시예 1~5, 8, 10~15, 비교예 1~3은 두께 18㎛의 전해 동박(JX 금속제　JTC박)을 캐리어로서 준비하고, 실시예 9에 대해서는 상술한 두께 18㎛의 표준 압연 동박 TPC를 캐리어로서 준비했다. 그리고 하기 조건으로 캐리어 표면에 중간층을 형성하고, 중간층 표면에 표 1에 기재한 두께(1㎛ 또는 3㎛)의 극박 구리층을 형성했다. 또한, 캐리어가 전해 동박인 경우에는 광택면(S면)에 중간층을 형성했다.

·실시예 1~5, 8~15및 비교예 1~3

＜중간층＞

(1) Ni층(Ni 도금)

캐리어에 대해서, 이하의 조건으로 롤투롤형의 연속 도금 라인으로 전기 도금 함으로써 3000㎍/d㎡ 부착량의 Ni층을 형성했다. 구체적인 도금 조건을 이하에 기재한다.

유산 니켈: 270~280 g/L

염화 니켈: 35~45 g/L

초산 니켈: 10~20 g/L

붕산: 30~40 g/L

광택제: 사카린, 부틴디올 등

도데실 황산나트륨: 55~75 ppm

pH: 4~6

액온: 55~65℃

전류 밀도: 10A/d㎡

(2) Cr층(전해 크로메이트 처리)

그 다음, (1)에서 형성한 Ni층 표면을 수세 및 산세한 후, 계속해서 롤투롤형 연속 도금 라인상에서 Ni층 위에 11㎍/d㎡ 부착량의 Cr층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.

중크롬산 칼륨 1~10 g/L, 아연 0 g/L

pH: 7~10

액온: 40~60℃

전류 밀도: 2A/d㎡

＜극박 구리층＞

그 다음, (2)에서 형성한 Cr층 표면을 수세 및 산세한 후, 계속해서 롤투롤형의 연속 도금 라인상에서, Cr층 위에 표 1에 기재한 두께(1㎛ 또는 3㎛)의 극박 구리층을 이하의 조건으로 전기 도금 함으로써 형성하여, 캐리어 부착 동박을 제작했다.

구리 농도: 90~110 g/L

황산 농도: 90~110 g/L

염화물 이온 농도: 50~90 ppm

레벨링제 1(비스(3 술포프로필)디술피드): 10~30 ppm

레벨링제 2(아민 화합물): 10~30 ppm

또한, 레벨링제 2로서 하기 아민 화합물을 이용했다.

[화학식 2]

(상기 화학식중, R₁ 및 R₂는 히드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1군에서 선택되는 것이다.)

전해액 온도: 50~80℃

전류 밀도: 100A/d㎡

전해액 선속: 1.5~5 m/sec

＜조화 처리 1, 조화 처리 2＞

계속해서, 표 3에 기재한 도금욕을 이용하여, 표 1에 기재한 대로 조화 처리 1을 실시했다. 실시예 3, 12~14, 비교예 1, 4, 5에 대해서는, 조화 처리 1에 이어서 표 3에 기재한 도금욕을 이용하여 표 1에 기재한 대로 조화 처리 2를 실시했다.

＜내열 처리, 방청 처리＞

계속해서, 실시예 2, 3, 9~14에 대해서는, 표 4에 기재한 도금욕을 이용하여, 표 1에 기재한 대로 내열 처리를 했다. 또한, 실시예 9, 11에 대해서는, 표 4에 기재한 도금욕을 이용하여 표 1에 기재한 대로 방청 처리를 실시했다.

＜크로메이트 처리, 실란 커플링 처리＞

계속해서, 실시예 1~5, 8~15, 비교예 1~5에 대해서, 이하의 전해 크로메이트 처리를 실시했다.

·전해 크로메이트 처리

액 조성: 중크롬산 칼륨 1~1 g/L

액온: 40~60℃

pH: 0.5~10

전류 밀도: 0.01~2.6A/d㎡

통전 시간: 0.05~30초

그 후, 실시예 1~5, 7, 9~15, 비교예 1~5에 대해서, 이하의 디아미노실란을 이용한 실란 커플링 처리를 실시했다.

·실란 커플링 처리

실란 커플링제: N－2－(아미노에틸)－3－아미노프로필트리메톡시실란

실란 커플링제 농도: 0.5~1.5ｖol%

처리 온도: 20~70℃

처리 시간: 0.5~5초

(표면 처리층의 합계 부착량)

·에칭 전의 조화 입자 개수 특정

주사형 전자현미경(SEM)으로 10000배로 실시예, 비교예의 표면 처리층을 가지는 면 측을 사진 촬영했다. 얻어진 사진의 크기 5㎛×5㎛의 임의의 3 시야에서 조화 입자의 개수를 세었다. 그리고 3 시야에서의 조화 입자의 산술 평균값을 1시야당 조화 입자의 개수로 했다. 또한, 시야에 조화 입자의 일부가 포함되는 조화 입자에 대해서도 조화 입자로서 세었다.

·에칭 실시

이하의 조건으로 에칭을 0.5초 동안 실시했다.

(에칭 조건)

·에칭 형식: 스프레이 에칭

·스프레이 노즐: 풀 콘형

·스프레이압: 0.10MPa

·에칭 액온: 30℃

·에칭액조성:

H₂O₂　18g/L

H₂SO₄　92g/L

Cu　8g/L

첨가제: 주식회사 JCU제　FE－830IIW3C　적당량

잔부: 물

또한, 에칭하지 않는 쪽의 면은 에칭액에 의한 침식을 막기 위해서 내산 테이프 또는 프리프레그 등으로 마스킹했다.

·에칭 후의 샘플 표면의 조화 입자 개수의 측정 및 에칭 종료시간 결정

상술한 바와 같이, 에칭 후 샘플 표면의 조화 입자 개수를 측정했다.

그리고 조화 입자 개수가 에칭 전 조화 입자 개수의 5% 이상 20% 이하의 개수가 된 경우에는 에칭을 종료했다.

또한, 상술한 조화 입자 개수가 에칭 전의 조화 입자 개수의 5% 이상 20% 이하의 개수인지 아닌지의 판정은, 이하의 식의 값 A가 5% 이상 20% 이하인지 아닌지에 따라서 실시했다.

A(%)=에칭 후의 조화 입자 개수(개/25㎛²)/에칭 전의 조화 입자 개수(개/25㎛²)×100%

상술한 에칭 종료의 기준을 설정한 이유는, 샘플 표면의 조화 입자가 존재하지 않는 개소에서는 표면 처리층 아래의 동박 또는 극박 구리층이 에칭되는 경우가 있기 때문이다. 조화 입자 개수가 에칭 전 조화 입자 개수의 20% 초과가 된 경우에는, 다시 0.5초간 에칭하였다. 그리고 조화 입자 개수가 에칭 전 조화 입자 개수의 20% 이하의 개수가 될 때까지, 상술한 조화 입자 개수의 측정과 상술한 0.5초간의 에칭을 반복했다. 또한, 최초 0.5초간 에칭을 실시했을 때에, 조화 입자 개수가 에칭 전 조화 입자 개수의 5% 미만이 된 경우, 에칭 시간을 0.05초간 이상 0.4초간 이하의 범위의 어떤 시간(예를 들면 0.05초간, 0.1초간, 0.15초간, 0.2초간, 0.25초간, 0.3초간, 0.35초간 또는 0.4초간)으로 하여, 상술한 에칭 후 샘플 표면의 조화 입자 개수를 측정한다. 그리고 조화 입자 개수가 에칭 전 조화 입자 개수의 5% 이상 20% 이하의 개수가 된 합계의 에칭 시간을 에칭 종료시간으로 했다.

·에칭 전 샘플의 중량 측정

시료의 크기: 10cm각 시트(프레스기로 구멍을 뚫은 10cm각 시트)

시료의 채취: 임의의 3개소

또한, 시료의 중량 측정에는, 소수점 이하 4자리까지 측정 가능한 정밀 천칭을 사용했다. 그리고 얻어진 중량의 측정값을 그대로 상기 계산에 사용했다.

정밀 천칭으로는 아즈원 주식회사의　IBA－200을 이용했다. 프레스기는 노구치 프레스 주식회사제 HAP－12를 이용했다.

또한, 하기 에칭을 실시할 때 이용하는 내산 테이프 또는 프리프레그 등의 마스킹 부재를 포함하여 상술한 중량을 측정해도 좋다. 그 경우에는, 후술하는 에칭 후의 샘플 중량의 측정에서도, 마스킹 부재를 포함하여 중량을 측정하는 것으로 한다.　또한, 샘플이 캐리어 부착 동박인 경우, 캐리어를 포함하여 상술한 중량 측정을 실시해도 좋다. 그 경우에는, 후술하는 에칭 후 샘플 중량의 측정에서도 캐리어를 포함하여 중량을 측정하는 것으로 한다.

·에칭 후 샘플의 중량 측정

샘플의 표면 처리층을 가지는 측과는 반대측 면을 마스킹한 후, 샘플의 표면 처리면측을 에칭 종료 시간 동안 에칭했다. 그 후 샘플의 중량을 측정했다. 또한, 주사형 전자현미경으로 관찰한 샘플은, 주사형 전자현미경에서의 관찰 시에 백금 등의 귀금속을 증착시키기 때문에, 샘플 중량이 실제 샘플의 중량보다 커진다. 그 때문에, 에칭 후 샘플의 중량 측정은 주사형 전자현미경으로 관찰하지 않은 샘플을 이용했다. 조화 처리층은 동박 또는 극박 구리층에 대체로 균일하게 형성된다. 그 때문에, 주사형 전자현미경으로 관찰하지 않은 샘플을 이용하여 좋다고 판단했다.

·표면 처리층의 합계 부착량 산출

표면 처리층의 합계 부착량(g/㎡)=｛(에칭 전의 10cm각 시트의 샘플 중량(g/100c㎡))－(에칭 후의 10cm각 시트의 샘플 중량(g/100c㎡))｝×100(㎡/100c㎡)

3곳 표면 처리층의 합계 부착량의 산술 평균값을 표면 처리층의 합계 부착량의 값으로 했다.

(표면 처리층에서의 Co 함유율, Ni 함유율, Co, Ni 부착량의 측정)

Co, Ni의 부착량은 실시예, 비교예의 크기 10cm×10cm의 샘플을 농도 20질량%의 초산 수용액으로 표면으로부터 1㎛ 두께를 용해하고 SII사제 ICP 발광 분광 분석 장치(형식: SPS3100)를 이용하여 ICP 발광 분석에 의해 측정을 실시했다. 3곳의 샘플의 Co, Ni 부착량의 산술 평균값을 Co, Ni 부착량의 값으로 했다.

또한, 동박의 양면에 표면 처리층을 마련한 실시예, 비교예에서는, 한쪽 면에 내산 테이프를 붙이거나 FR4 등의 프리프레그를 열압착하는 등에 의해 마스킹을 하여 한쪽 면의 표면 처리층을 용해하고 Co, Ni 및 그 외의 원소의 부착량을 측정했다. 그 후, 상술한 마스킹을 제거하여 다른 한쪽 면에 대해서 Co, Ni 및 그 외의 원소의 부착량을 측정하거나, 혹은 다른 샘플을 이용하여 다른 한쪽 면의 Co, Ni 및 그 외 원소의 부착량을 측정했다. 또한, 표 2에 기재한 값은 한쪽 면의 값으로 했다. 양면에 표면 처리층을 마련한 동박에 대해서는, 양면 모두 Co, Ni 및 그 외의 원소의 부착량은 같은 값으로 하였다. 또한, Co, Ni 및 그 외의 원소가 농도 20질량%의 초산 수용액에 용해하지 않는 경우에는, Co, Ni 및 그 외의 원소를 용해시킬 수 있는 액(예를 들면, 질산 농도: 20질량%, 염산 농도: 12질량%인 초산과 염산의 혼합 수용액 등)을 이용해서 용해한 후에 상술한 ICP 발행 분석으로 측정해도 좋다. 또한, Co, Ni을 용해시킬 수 있는 액에는 공지의 액이나, 공지의 산성액이나, 공지의 알칼리성액을 이용해도 좋다.

또한, 동박 또는 극박 구리층의 요철이 클 때, 동박 또는 극박 구리층의 두께가 1.5㎛ 이하인 경우 등에서는, 표면 처리층측 표면으로부터 1㎛ 두께만 용해했을 때, 상기 표면 처리층과는 반대측 면의 표면 처리 성분이나, 캐리어 부착 동박의 중간층 성분도 용해해 버리는 경우가 있다. 그 때문에, 이러한 경우는 동박 또는 극박 구리층의 표면 처리층측 표면으로부터 동박 또는 극박 구리층의 두께 30%를 용해한다.

또한, 원소의 「부착량」이란, 샘플 단위면적(1d㎡ 또는 1㎡)당 상기 원소의 부착량(질량)을 말한다.

또한, 표면 처리층에서의 Co 함유율, Ni 함유율은 이하의 식으로 산출했다.

표면 처리층에서의 Co 함유율(%)=Co 부착량(㎍/d㎡)/표면 처리층의 합계 부착량(g/㎡)×10^-4(g/㎡)/(㎍/d㎡)×100

표면 처리층에서의 Ni 함유율(%)=Ni 부착량(㎍/d㎡)/표면 처리층의 합계 부착량(g/㎡)×10^-4(g/㎡)/(㎍/d㎡)×100

(10점 평균 조도(Rz)의 측정)

조화 처리층측 표면의 표면 조도(Rz, 10점 평균 조도)를 JIS　B0601－1982에 준거하여 주식회사 코사카 연구소제 접촉 조도계 Surfcorder　SE－3C 촉침식 조도계를 이용하여 측정했다. Rz를 임의로 10개소 측정하고, 그 Rz의 10개소 평균값을 Rz의 값으로 했다.

(전송 손실 측정)

각 샘플에 대해서, 액정 폴리머 수지 기판(주식회사 쿠라레제 Vecstar　CTZ－두께 50㎛, 히드록시 벤조산(에스테르)과 히드록시 나프토산(에스테르)과의 공중합체인 수지)과 맞붙인 후, 에칭으로 특성 임피던스가 50Ω이 되도록 마이크로 스트립 선로를 형성하여, HP사의 네트워크 분석기 N5247A를 이용해서 투과 계수를 측정하고, 주파수 40GHz에서의 전송 손실을 구했다. 또한, 상술한 샘플을 액정 폴리머 수지 기판과 적층한 후, 동박의 두께가 3㎛보다 얇은 샘플에 대해서는 구리 도금을 함으로써 동박과 구리 도금의 합계 두께를 3㎛로 했다. 또한, 상술한 샘플을 액정 폴리머 수지 기판과 적층한 후, 동박의 두께가 3㎛보다 두꺼운 경우에는 동박을 에칭하고 두께를 3㎛로 했다.

(박리 강도의 측정)

각 샘플에 대해서, 표면 처리층측으로부터 액정 폴리머 수지 기판(주식회사 쿠라레제 Vecstar　CTZ－두께 50㎛, 히드록시 벤조산(에스테르)과 히드록시 나프토산(에스테르)과의 공중합체인 수지)과 맞붙였다. 그 후, 샘플이 캐리어 부착 동박인 경우에는 캐리어를 벗겨냈다. 그리고 샘플의 동박 또는 극박 구리층의 두께가 18㎛보다 얇은 경우에는 동박 또는 극박 구리층 표면에 구리 도금을 실시하고, 동박 또는 극박 구리층과 구리 도금의 합계 두께를 18㎛로 했다. 또한, 샘플의 동박 또는 극박 구리층의 두께가 18㎛보다 두꺼운 경우에는, 에칭하여 동박 또는 극박 구리층의 두께를 18㎛로 했다. 그리고 박리 강도는 로드 셀로 액정 폴리머 수지 기판측을 잡아당겨서, 90° 박리법(JIS　C　6471　8.1)에 준거하여 측정했다. 또한, 박리 강도는 각 실시예, 각 비교예에 대해서 3 샘플을 측정했다. 그리고 각 실시예, 각 비교예 3 샘플의 박리 강도의 산술 평균값을 각 실시예, 각 비교예의 박리 강도의 값으로 했다. 또한, 박리 강도는 0.5kN/m 이상이 바람직하다.

(미세 배선 형성성)

실시예 및 비교예의 각 샘플을 액정 폴리머 수지 기판(주식회사 쿠라레제 Vecstar　CTZ－두께 50㎛, 히드록시 벤조산(에스테르)과 히드록시 나프토산(에스테르)과의 공중합체인 수지)과 맞붙였다. 그 후, 샘플이 캐리어 부착 동박의 경우에는 극박 구리층을 캐리어로부터 벗겨냈다. 그 후, 샘플의 동박 또는 극박 구리층의 두께가 3㎛보다 얇은 샘플에 대해서는 구리 도금을 하여 동박 또는 극박 구리층과 구리 도금과의 합계 두께를 3㎛로 했다. 또한, 동박 또는 극박 구리층의 두께가 3㎛보다 두꺼운 경우에는, 동박을 에칭하여 두께를 3㎛로 했다. 계속해서, 액정 폴리머 수지 기판상의 동박 또는 극박 구리층 또는 구리 도금 표면에 감광성 레지스트를 도포한 후, 노광 공정에 의해 50개의 L/S=5㎛/5㎛ 폭의 회로를 인쇄하여 동박 또는 극박 구리층 또는 구리 도금 표면의 불요 부분을 제거하는 에칭 처리를 이하의 스프레이 에칭 조건으로 실시했다.

(스프레이 에칭 조건)

에칭액: 염화제이철 수용액(보메도: 40도)

액온: 60℃

스프레이압: 2.0MPa

에칭을 계속해서, 회로의 톱 폭이 4㎛가 되었을 때의 회로 바닥 폭(저변X의 길이) 및 에칭 팩터를 평가했다. 에칭 팩터는 끝으로 갈수록 넓어지도록 에칭되었을 경우(언더컷이 발생한 경우), 회로가 수직으로 에칭되었다고 가정했을 경우의 동박 윗면으로부터의 수직선과 수지 기판의 교점으로부터의 언더컷의 길이의 거리를 a로 했을 경우에, 이 a와 동박의 두께 b와의 비: b/a를 나타내는 것이고, 이 수치가 클수록 경사각은 커지고, 에칭 잔사가 남지 않고 언더컷이 작아지는 것을 의미한다. 도 5에, 회로 패턴의 폭 방향 횡단면의 모식도와, 상기 모식도를 이용한 에칭 팩터의 계산방법의 개략을 나타낸다. 이 X는 회로 윗쪽으로부터의 SEM 관찰에 의해 측정하여, 에칭 팩터(EF=b/a)를 산출했다. 또한, a=(X(㎛)－4(㎛))/2로 계산했다. 이 에칭 팩터를 이용함으로써, 에칭성의 좋고 나쁨을 간단하게 판정할 수 있다. 본 발명에서는, 에칭 팩터가 6 이상을 에칭성: ◎◎, 5 이상 6 미만을 에칭성: ◎, 4 이상 5 미만을 에칭성: ○○, 3 이상 4 미만을 에칭성: ○, 3 미만 혹은 산출 불가를 에칭성: ×라고 평가했다. 또한, 표 중 「저변 X의 길이」에서의 「연결」은, 적어도 저변 부분에서 인접하는 회로와 연결되어 버려서 회로를 형성할 수 없었던 점을 나타내고 있다.

(내산성)

실시예 및 비교예의 각 샘플 상에 폴리아믹산(우베 흥산제 U－니스-A, BPDA(비페닐테트라카르본산이무수물)계)을 도포하여, 100℃에서 건조, 315℃에서 경화시켜서 폴리이미드 수지 기판(BPDA(비페닐테트라카르본산이무수물)계 폴리이미드)과 동박을 가지는 동장 적층판을 형성했다. 그 후, 샘플이 캐리어 부착 동박의 경우에는 극박 구리층을 캐리어로부터 벗겨냈다. 그 후, 샘플의 동박 또는 극박 구리층의 두께가 3㎛보다 얇은 샘플에 대해서는 구리 도금을 함으로써 동박 또는 극박 구리층과 구리 도금의 합계 두께를 3㎛로 했다. 또한, 동박 또는 극박 구리층의 두께가 3㎛보다 두꺼운 경우에는, 동박을 에칭하여 두께를 3㎛로 했다. 계속해서, 폴리이미드 수지 기판상의 동박 또는 극박 구리층 또는 구리 도금 표면에, 감광성 레지스트를 도포한 후, 노광 공정에 의해 50개의 L/S=5㎛/5㎛ 폭의 회로(배선)를 인쇄하고, 동박 또는 극박 구리층 또는 구리 도금 표면의 불필요 부분을 제거하는 에칭 처리를 이하의 스프레이 에칭 조건으로 실시했다.

(스프레이 에칭 조건)

에칭액: 염화제이철 수용액(보메도: 40도)

액온: 60℃

스프레이압: 2.0MPa

회로의 탑 폭이 4㎛가 될 때까지 계속 에칭했다. 그 후, 구리 회로를 가지는 폴리이미드 수지 기판을 황산 10wt%, 과산화수소 2wt%로 이루어지는 수용액에 1분간 침지시킨 후, 폴리이미드 수지 기판과 구리 회로의 계면을 광학 현미경으로 관찰했다(도 6, 도 7 참조). 그리고 황산과 과산화수소의 수용액에 침식된 회로의 폭을 관찰하여, 내산성을 이하와 같이 평가했다. 또한, 황산과 과산화수소의 수용액에 침식된 회로의 폭은, 회로의 침식된 부분의 회로의 폭 방향의 길이로 했다. 그리고 관찰한 샘플의 회로 내, 황산과 과산화수소 수용액에 침식된 회로의 폭의 최대값을, 상기 샘플의 황산과 과산화수소 수용액에 침식된 회로의 폭으로 했다.

내산성의 평가는 이하와 같이 했다. 「◎◎」: 황산과 과산화수소의 수용액에 침식된 회로의 폭이 0.6㎛ 미만, 「◎」: 황산과 과산화수소의 수용액에 침식된 회로의 폭이 0.6㎛ 이상 0.8㎛ 미만, 「○○」: 황산과 과산화수소의 수용액에 침식된 회로의 폭이 0.8㎛ 이상 1.0㎛ 미만, 「○」: 황산과 과산화수소의 수용액에 침식된 회로의 폭이 1.0㎛ 이상 1.2㎛ 미만, 「×」: 황산과 과산화수소의 수용액에 침식된 회로의 폭이 1.2㎛ 이상

상기 제조 조건 및 평가 결과를 표 1~4에 나타낸다.

[표 1]

[표 2]

[표 3]

[표 4]

(평가 결과)

실시예 1~15는, 모두 전송 손실이 양호하게 억제되고 내산성이 양호했다.　

비교예 1, 4, 5는 표면 처리층에서의 Ni의 함유 비율이 0질량%이고, 또 표면 처리층의 최표면의 10점 평균 조도(Rz)가 1.4㎛를 넘으며, 전송 손실이 크고, 또한 내산성이 불량이었다.　

비교예 2는 표면 처리층에서의 Ni 함유 비율이 8질량%를 넘어서 전송 손실이 컸다.　

비교예 3은 표면 처리층에서의 Ni 함유 비율이 0질량%로서 내산성이 불량이었다.

또한, 본 출원은, 2017년 2월 7일에 출원한 일본 특허 출원 제2017－020508호에 기초하는 우선권을 주장하는 것이고, 이 일본 특허 출원의 모든 내용을 본 출원에 원용한다.

Claims

동박과,
상기 동박의 한쪽 또는 양쪽 면에 조화 처리층을 포함하는 표면 처리층을 가지고,
상기 표면 처리층은 Ni을 포함하고, 상기 표면 처리층에서의 Ni의 함유 비율이 8질량% 이하(0질량%는 제외한다)이며,
상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 1.4㎛ 이하인 표면 처리 동박.
제1항에 있어서,
상기 표면 처리층의 합계 부착량이 1.0~5.0g/㎡인 표면 처리 동박.
제1항에 있어서,
상기 표면 처리층은 Co를 포함하고, 상기 표면 처리층에서의 Co의 함유 비율이 15질량% 이하(0질량%는 제외한다)인 표면 처리 동박.
제2항에 있어서,
상기 표면 처리층은 Co를 포함하고, 상기 표면 처리층에서의 Co의 함유 비율이 15질량% 이하(0질량%는 제외한다)인 표면 처리 동박.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 표면 처리층에서의 Co의 부착량이 30~2000㎍/d㎡인 표면 처리 동박.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 표면 처리층은 Ni을 포함하고, 또한 상기 표면 처리층에서의 Ni의 부착량이 10~1000㎍/d㎡인 표면 처리 동박.
제1항 내지 제4항 중 어느 한 항에 있어서,
이하의 (7－1)~(7－6) 중 어느 1개 또는 2개 또는 3개는 4개 또는 5개 또는 6개를 만족시키는 표면 처리 동박.
(7－1) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 (7－1－1) 및 (7－1－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－1－1) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 어느 1개를 만족시킨다,
·0질량%보다 큰,
·0.01질량% 이상이다,
·0.02질량% 이상이다,
·0.03질량% 이상이다,
·0.04질량% 이상이다,
·0.05질량% 이상이다,
·0.06질량% 이상이다,
·0.07질량% 이상이다,
·0.08질량% 이상이다,
·0.09질량% 이상이다,
·0.10질량% 이상이다,
·0.11질량% 이상이다,
·0.15질량% 이상이다,
·0.20질량% 이상이다,
·0.25질량% 이상이다,
(7－1－2) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 어느 1개를 만족시킨다,
·7.5질량% 이하이다,
·7질량% 이하이다,
·6.5질량% 이하이다,
·6질량% 이하이다,
·5.5질량% 이하이다,
·5질량% 이하이다,
·4.8질량% 이하이다,
·4.5질량% 이하이다,
·4.0질량% 이하이다,
·3.5질량% 이하이다,
·3.0질량% 이하이다,
·2.5질량% 이하이다,
·2.0질량% 이하이다,
·1.9질량% 이하이다,
·1.8질량% 이하이다,
(7－2) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 (7－2－1) 및 (7－2－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－2－1) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·1.3㎛ 이하이다,
·1.2㎛ 이하이다,
·1.1㎛ 이하이다,
·1.0㎛ 이하이다,
·0.9㎛ 이하이다,
·0.8㎛ 이하이다,
(7－2－2) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다,
·0.05㎛ 이상이다,
·0.1㎛ 이상이다,
(7－3) 상기 표면 처리층의 합계 부착량이 이하의 (7－3－1) 및 (7－3－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－3－1) 상기 표면 처리층의 합계 부착량이 이하의 어느 1개를 만족시킨다,
·1.05g/㎡ 이상이다,
·1.1g/㎡ 이상이다,
·1.2g/㎡ 이상이다,
·1.3g/㎡ 이상이다,
·1.4g/㎡ 이상이다,
·1.5g/㎡ 이상이다,
(7－3－2) 상기 표면 처리층의 합계 부착량이 이하의 어느 1개를 만족시킨다,
·4.5g/㎡ 이하이다,
·4.0g/㎡ 이하이다,
·3.5g/㎡ 이하이다,
·3.0g/㎡ 이하이다,
(7－4) 상기 표면 처리층에서의 Co의 함유 비율이 이하의 (7－4－1) 및 (7－4－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－4－1) 상기 표면 처리층에서의 Co의 함유 비율이 이하의 어느 1개를 만족시킨다,
·0질량%보다 크다,
·0.01질량% 이상이다,
·0.02질량% 이상이다,
·0.03질량% 이상이다,
·0.05질량% 이상이다,
·0.1질량% 이상이다,
·0.11질량% 이상이다,
·0.15질량% 이상이다,
·0.2질량% 이상이다,
·0.3질량% 이상이다,
·0.5질량% 이상이다,
·1.0질량% 이상이다,
·1.5질량% 이상이다,
·2.0질량% 이상이다,
·2.5질량% 이상이다,
·3.0질량% 이상이다,
·3.5질량% 이상이다,
·4.0질량% 이상이다,
·4.5질량% 이상이다,
(7－4－2) 상기 표면 처리층에서의 Co의 함유 비율이 이하의 어느 1개를 만족시킨다,
·14질량% 이하이다,
·13질량% 이하이다,
·12질량% 이하이다,
·11질량% 이하이다,
·10질량% 이하이다,
·9질량% 이하이다,
·8질량% 이하이다,
·7질량% 이하이다,
·7.5질량% 이하이다,
·6.5질량% 이하이다,
·6.0질량% 이하이다,
·5.5질량% 이하이다,
(7－5) 상기 표면 처리층에서의 Co의 부착량이 이하의 (7－5－1) 및 (7－5－2) 중 어느 1개를 만족시킨다,
(7－5－1) 상기 표면 처리층에서의 Co의 부착량이 이하의 (7－5－1－1) 및 (7－5－1－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－5－1－1) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·40㎍/d㎡ 이상이다,
·50㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·80㎍/d㎡ 이상이다,
·90㎍/d㎡ 이상이다,
·100㎍/d㎡ 이상이다,
·200㎍/d㎡ 이상이다,
·300㎍/d㎡ 이상이다,
·400㎍/d㎡ 이상이다,
·500㎍/d㎡ 이상이다,
·600㎍/d㎡ 이상이다,
·650㎍/d㎡ 이상이다,
·700㎍/d㎡ 이상이다,
·940㎍/d㎡ 이상이다,
(7－5－1－2) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·1500㎍/d㎡ 이하이다,
·1400㎍/d㎡ 이하이다,
·1300㎍/d㎡ 이하이다,
·1200㎍/d㎡ 이하이다,
·1100㎍/d㎡ 이하이다,
·1000㎍/d㎡ 이하이다,
·950㎍/d㎡ 이하이다,
(7－5－2) 상기 표면 처리층에서의 Co의 부착량이 이하의 (7－5－2－1) 및 (7－5－2－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－5－2－1) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·40㎍/d㎡ 이상이다,
·50㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·80㎍/d㎡ 이상이다,
·90㎍/d㎡ 이상이다,
·100㎍/d㎡ 이상이다,
·200㎍/d㎡ 이상이다,
·300㎍/d㎡ 이상이다,
·400㎍/d㎡ 이상이다,
(7－5－2－2) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·1500㎍/d㎡ 이하이다,
·1400㎍/d㎡ 이하이다,
·1300㎍/d㎡ 이하이다,
·1200㎍/d㎡ 이하이다,
·1100㎍/d㎡ 이하이다,
·1000㎍/d㎡ 이하이다,
·950㎍/d㎡ 이하이다,
·900㎍/d㎡ 이하이다,
·730㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·570㎍/d㎡ 이하이다,
·550㎍/d㎡ 이하이다,
·500㎍/d㎡ 이하이다,
·475㎍/d㎡ 이하이다,
(7－6) 상기 표면 처리층에서의 Ni의 부착량이 이하의 (7－6－1) 및 (7－6－2) 중 어느 1개를 만족시킨다,
(7－6－1) 상기 표면 처리층에서의 Ni의 부착량이 이하의 (7－6－1－1) 및 (7－6－1－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－6－1－1) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·20㎍/d㎡ 이상이다,
·55㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·75㎍/d㎡ 이상이다,
·110㎍/d㎡ 이상이다,
·120㎍/d㎡ 이상이다,
·130㎍/d㎡ 이상이다,
·530㎍/d㎡ 이상이다,
(7－6－1－2) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·800㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·650㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·550㎍/d㎡ 이하이다,
(7－6－2) 상기 표면 처리층에서의 Ni의 부착량이 이하의 (7－6－2－1) 및 (7－6－2－2) 중 어느 1개 또는 2개를 만족시킨다,
(7－6－2－1) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·20㎍/d㎡ 이상이다,
·55㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·75㎍/d㎡ 이상이다,
(7－6－2－2) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·800㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·650㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·550㎍/d㎡ 이하이다,
·800㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·650㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·550㎍/d㎡ 이하이다,
·500㎍/d㎡ 이하이다,
·450㎍/d㎡ 이하이다,
·400㎍/d㎡ 이하이다,
·350㎍/d㎡ 이하이다,
·300㎍/d㎡ 이하이다,
·250㎍/d㎡ 이하이다,
·200㎍/d㎡ 이하이다,
·160㎍/d㎡ 이하이다,
·150㎍/d㎡ 이하이다,
·140㎍/d㎡ 이하이다,
·130㎍/d㎡ 이하이다,
·125㎍/d㎡ 이하이다,
·120㎍/d㎡ 이하이다,
·115㎍/d㎡ 이하이다,
·110㎍/d㎡ 이하이다,
·105㎍/d㎡ 이하이다,
·100㎍/d㎡ 이하이다,
·95㎍/d㎡ 이하이다,
·90㎍/d㎡ 이하이다,
·85㎍/d㎡ 이하이다,
·80㎍/d㎡ 이하이다.
동박과,
상기 동박의 한쪽 또는 양쪽 면에 조화 처리층을 포함하는 표면 처리층을 가지고,
이하의 (8－1) 및 (8－2)를 만족시키는 표면 처리 동박.
(8－1) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 (8－1－1) 및 (8－1－2)를 만족시킨다,
(8－1－1) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 어느 1개를 만족시킨다,
·0질량%보다 큰,
·0.01질량% 이상이다,
·0.02질량% 이상이다,
·0.03질량% 이상이다,
·0.04질량% 이상이다,
·0.05질량% 이상이다,
·0.06질량% 이상이다,
·0.07질량% 이상이다,
·0.08질량% 이상이다,
·0.09질량% 이상이다,
·0.10질량% 이상이다,
·0.11질량% 이상이다,
·0.15질량% 이상이다,
·0.20질량% 이상이다,
·0.25질량% 이상이다,
(8－1－2) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 어느 1개를 만족시킨다,
·7.5질량% 이하이다,
·7질량% 이하이다,
·6.5질량% 이하이다,
·6질량% 이하이다,
·5.5질량% 이하이다,
·5질량% 이하이다,
·4.8질량% 이하이다,
·4.5질량% 이하이다,
·4.0질량% 이하이다,
·3.5질량% 이하이다,
·3.0질량% 이하이다,
·2.5질량% 이하이다,
·2.0질량% 이하이다,
·1.9질량% 이하이다,
·1.8질량% 이하이다,
(8－2) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 (8－2－1) 및 (8－2－2)을 만족시킨다,
(8－2－1) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·1.4㎛ 이하이다,
·1.3㎛ 이하이다,
·1.2㎛ 이하이다,
·1.1㎛ 이하이다,
·1.0㎛ 이하이다,
·0.9㎛ 이하이다,
·0.8㎛ 이하이다,
(8－2－2) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다,
·0.05㎛ 이상이다,
·0.1㎛ 이상이다.
동박과,
상기 동박의 한쪽 또는 양쪽 면에 조화 처리층을 포함하는 표면 처리층을 가지고,
이하의 (9－1) 및 (9－2)를 만족시키며, (9－3)~(9－6) 중 어느 1개 또는 2개 또는 3개는 4개를 만족시키는 표면 처리 동박.
(9－1) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 (9－1－1) 및 (9－1－2)를 만족시킨다,
(9－1－1) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 어느 1개를 만족시킨다,
·0질량%보다 크다,
·0.01질량% 이상이다,
·0.02질량% 이상이다,
·0.03질량% 이상이다,
·0.04질량% 이상이다,
·0.05질량% 이상이다,
·0.06질량% 이상이다,
·0.07질량% 이상이다,
·0.08질량% 이상이다,
·0.09질량% 이상이다,
·0.10질량% 이상이다,
·0.11질량% 이상이다,
·0.15질량% 이상이다,
·0.20질량% 이상이다,
·0.25질량% 이상이다,
(9－1－2) 상기 표면 처리층에서의 Ni의 함유 비율이 이하의 어느 1개를 만족시킨다,
·7.5질량% 이하이다,
·7질량% 이하이다,
·6.5질량% 이하이다,
·6질량% 이하이다,
·5.5질량% 이하이다,
·5질량% 이하이다,
·4.8질량% 이하이다,
·4.5질량% 이하이다,
·4.0질량% 이하이다,
·3.5질량% 이하이다,
·3.0질량% 이하이다,
·2.5질량% 이하이다,
·2.0질량% 이하이다,
·1.9질량% 이하이다,
·1.8질량% 이하이다,
(9－2) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 (9－2－1) 및 (9－2－2)를 만족시킨다,
(9－2－1) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·1.4㎛ 이하이다,
·1.3㎛ 이하이다,
·1.2㎛ 이하이다,
·1.1㎛ 이하이다,
·1.0㎛ 이하이다,
·0.9㎛ 이하이다,
·0.8㎛ 이하이다,
(9－2－2) 상기 표면 처리층의 최표면의 10점 평균 조도(Rz)가 이하의 어느 1개를 만족시킨다,
·0.01㎛ 이상이다,
·0.05㎛ 이상이다,
·0.1㎛ 이상이다,
(9－3) 상기 표면 처리층의 합계 부착량이 이하의 (9－3－1) 및 (9－3－2) 중 어느 1개 또는 2개를 만족시킨다,
(9－3－1) 상기 표면 처리층의 합계 부착량이 이하의 어느 1개를 만족시킨다,
·1.0g/㎡ 이상이다,
·1.05g/㎡ 이상이다,
·1.1g/㎡ 이상이다,
·1.2g/㎡ 이상이다,
·1.3g/㎡ 이상이다,
·1.4g/㎡ 이상이다,
·1.5g/㎡ 이상이다,
(9－3－2) 상기 표면 처리층의 합계 부착량이 이하의 어느 1개를 만족시킨다,
·5.0g/㎡ 이하이다,
·4.5g/㎡ 이하이다,
·4.0g/㎡ 이하이다,
·3.5g/㎡ 이하이다,
·3.0g/㎡ 이하이다,
(9－4) 상기 표면 처리층에서의 Co의 함유 비율이 이하의 (9－4－1) 및 (9－4－2) 중 어느 1개 또는 2개를 만족시킨다,
(9－4－1) 상기 표면 처리층에서의 Co의 함유 비율이 이하의 어느 1개를 만족시킨다,
·0질량%보다 크다,
·0.01질량% 이상이다,
·0.02질량% 이상이다,
·0.03질량% 이상이다,
·0.05질량% 이상이다,
·0.1질량% 이상이다,
·0.11질량% 이상이다,
·0.15질량% 이상이다,
·0.2질량% 이상이다,
·0.3질량% 이상이다,
·0.5질량% 이상이다,
·1.0질량% 이상이다,
·1.5질량% 이상이다,
·2.0질량% 이상이다,
·2.5질량% 이상이다,
·3.0질량% 이상이다,
·3.5질량% 이상이다,
·4.0질량% 이상이다,
·4.5질량% 이상이다,
(9－4－2) 상기 표면 처리층에서의 Co의 함유 비율이 이하의 어느 1개를 만족시킨다,
·15질량% 이하이다,
·14질량% 이하이다,
·13질량% 이하이다,
·12질량% 이하이다,
·11질량% 이하이다,
·10질량% 이하이다,
·9질량% 이하이다,
·8질량% 이하이다,
·7질량% 이하이다,
·7.5질량% 이하이다,
·6.5질량% 이하이다,
·6.0질량% 이하이다,
·5.5질량% 이하이다,
(9－5) 상기 표면 처리층에서의 Co의 부착량이 이하의 (9－5－1) 및 (9－5－2) 중 어느 1개를 만족시킨다,
(9－5－1) 상기 표면 처리층에서의 Co의 부착량이 이하의 (9－5－1－1) 및 (9－5－1－2) 중 어느 1개 또는 2개를 만족시킨다,
(9－5－1－1) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·30㎍/d㎡ 이상이다,
·40㎍/d㎡ 이상이다,
·50㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·80㎍/d㎡ 이상이다,
·90㎍/d㎡ 이상이다,
·100㎍/d㎡ 이상이다,
·200㎍/d㎡ 이상이다,
·300㎍/d㎡ 이상이다,
·400㎍/d㎡ 이상이다,
·500㎍/d㎡ 이상이다,
·600㎍/d㎡ 이상이다,
·650㎍/d㎡ 이상이다,
·700㎍/d㎡ 이상이다,
·940㎍/d㎡ 이상이다,
(9－5－1－2) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·2000㎍/d㎡ 이하이다,
·1500㎍/d㎡ 이하이다,
·1400㎍/d㎡ 이하이다,
·1300㎍/d㎡ 이하이다,
·1200㎍/d㎡ 이하이다,
·1100㎍/d㎡ 이하이다,
·1000㎍/d㎡ 이하이다,
·950㎍/d㎡ 이하이다,
(9－5－2) 상기 표면 처리층에서의 Co의 부착량이 이하의 (9－5－2－1) 및 (9－5－2－2) 중 어느 1개 또는 2개를 만족시킨다,
(9－5－2－1) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·30㎍/d㎡ 이상이다,
·40㎍/d㎡ 이상이다,
·50㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·80㎍/d㎡ 이상이다,
·90㎍/d㎡ 이상이다,
·100㎍/d㎡ 이상이다,
·200㎍/d㎡ 이상이다,
·300㎍/d㎡ 이상이다,
·400㎍/d㎡ 이상이다,
(9－5－2－2) 상기 표면 처리층에서의 Co의 부착량이 이하의 어느 1개를 만족시킨다,
·2000㎍/d㎡ 이하이다,
·1500㎍/d㎡ 이하이다,
·1400㎍/d㎡ 이하이다,
·1300㎍/d㎡ 이하이다,
·1200㎍/d㎡ 이하이다,
·1100㎍/d㎡ 이하이다,
·1000㎍/d㎡ 이하이다,
·950㎍/d㎡ 이하이다,
·900㎍/d㎡ 이하이다,
·730㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·570㎍/d㎡ 이하이다,
·550㎍/d㎡ 이하이다,
·500㎍/d㎡ 이하이다,
·475㎍/d㎡ 이하이다,
(9－6) 상기 표면 처리층에서의 Ni의 부착량이 이하의 (9－6－1) 및 (9－6－2) 중 어느 1개를 만족시킨다,
(9－6－1) 상기 표면 처리층에서의 Ni의 부착량이 이하의 (9－6－1－1) 및 (9－6－1－2) 중 어느 1개 또는 2개를 만족시킨다,
(9－6－1－1) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·10㎍/d㎡ 이상이다,
·20㎍/d㎡ 이상이다,
·55㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·75㎍/d㎡ 이상이다,
·110㎍/d㎡ 이상이다,
·120㎍/d㎡ 이상이다,
·130㎍/d㎡ 이상이다,
·530㎍/d㎡ 이상이다,
(9－6－1－2) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·1000㎍/d㎡ 이하이다,
·800㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·650㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·550㎍/d㎡ 이하이다,
(9－6－2) 상기 표면 처리층에서의 Ni의 부착량이 이하의 (9－6－2－1) 및 (9－6－2－2) 중 어느 1개 또는 2개를 만족시킨다,
(9－6－2－1) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·10㎍/d㎡ 이상이다,
·20㎍/d㎡ 이상이다,
·55㎍/d㎡ 이상이다,
·60㎍/d㎡ 이상이다,
·70㎍/d㎡ 이상이다,
·75㎍/d㎡ 이상이다,
(9－6－2－2) 상기 표면 처리층에서의 Ni의 부착량이 이하의 어느 1개를 만족시킨다,
·1000㎍/d㎡ 이하이다,
·800㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·650㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·550㎍/ d㎡ 이하이다,( 중복 부분 의미 있는 건지요?)
·800㎍/d㎡ 이하이다,
·700㎍/d㎡ 이하이다,
·650㎍/d㎡ 이하이다,
·600㎍/d㎡ 이하이다,
·550㎍/d㎡ 이하이다,
·500㎍/d㎡ 이하이다,
·450㎍/d㎡ 이하이다,
·400㎍/d㎡ 이하이다,
·350㎍/d㎡ 이하이다,
·300㎍/d㎡ 이하이다,
·250㎍/d㎡ 이하이다,
·200㎍/d㎡ 이하이다,
·160㎍/d㎡ 이하이다,
·150㎍/d㎡ 이하이다,
·140㎍/d㎡ 이하이다,
·130㎍/d㎡ 이하이다,
·125㎍/d㎡ 이하이다,
·120㎍/d㎡ 이하이다,
·115㎍/d㎡ 이하이다,
·110㎍/d㎡ 이하이다,
·105㎍/d㎡ 이하이다,
·100㎍/d㎡ 이하이다,
·95㎍/d㎡ 이하이다,
·90㎍/d㎡ 이하이다,
·85㎍/d㎡ 이하이다,
·80㎍/d㎡ 이하이다.
제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 있어서,
상기 표면 처리층이, 추가로 내열층, 방청층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1종 이상의 층을 가지는 표면 처리 동박.
제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 있어서,
고주파 회로 기판용의 동장 적층판 또는 프린트 배선판에 이용되는 표면 처리 동박.
제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과,
수지층을 가지는 수지층 부착 표면 처리 동박.
캐리어의 한쪽 면 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박 또는 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과 수지층을 가지는 수지층 부착 표면 처리 동박인 캐리어 부착 동박.
이하의 (14－1)~(14－4) 중 어느 1개를 가지는 적층체.
(14－1) 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박,
(14－2) 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과 수지층을 가지는 수지층 부착 표면 처리 동박,
(14－3) 캐리어의 한쪽 면 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박,
(14－4) 캐리어의 한쪽 면 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과 수지층을 가지는 수지층 부착 표면 처리 동박인 캐리어 부착 동박.
제13항에 기재된 캐리어 부착 동박과 수지를 포함하는 적층체로서, 상기 캐리어 부착 동박의 단면의 일부 또는 전부가 상기 수지에 의해 덮인 적층체.
2개의 제13항에 기재된 캐리어 부착 동박을 가지는 적층체.
이하의 (17－1)~(17－4) 중 어느 1개를 이용한 프린트 배선판의 제조 방법.
(17－1) 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박,
(17－2) 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과 수지층을 가지는 수지층 부착 표면 처리 동박,
(17－3) 캐리어의 한쪽 면 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박,
(17－4) 캐리어의 한쪽 면 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과 수지층을 가지는 수지층 부착 표면 처리 동박인 캐리어 부착 동박.
이하의 (18－1) 또는 (18－2)의 공정,
(18－1) 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박, 또는 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과 수지층을 가지는 수지층 부착 표면 처리 동박과, 절연 기판을 적층해 동장 적층판을 형성하는 공정,
(18－2) 이하의 (18－2－1) 또는 (18－2－2)에 기재된 캐리어 부착 동박과 절연 기판을 적층한 후에, (18－2－1) 또는 (18－2－2)의 캐리어 부착 동박의 캐리어를 벗겨서 동장 적층판을 형성하는 공정,
(18－2－1) 캐리어의 한쪽 면 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박,
(18－2－2) 캐리어의 한쪽 면 또는 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박과 수지층을 가지는 수지층 부착 표면 처리 동박인 캐리어 부착 동박, 및,
세미 애디티브법, 서브트랙티브법, 부분적 애디티브법 또는 모디파이드 세미애디티브법 중 어느 한 방법에 따라서 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박의 상기 표면 처리층측 표면에 회로를 형성하는 공정, 또는 캐리어의 한쪽 면 혹은 양쪽 면에 중간층 및 극박 구리층을 가지는 캐리어 부착 동박으로서, 상기 극박 구리층이 제1항 내지 제4항, 제8항, 제9항 중 어느 한 항에 기재된 표면 처리 동박인 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰하도록 상기 표면 처리 동박의 상기 표면 처리층측 표면, 또는 상기 캐리어 부착 동박의 상기 극박 구리층측 표면 혹은 상기 캐리어측 표면에 수지층을 형성하는 공정, 및
상기 수지층을 형성한 후에, 상기 표면 처리 동박을 제거함으로써, 또는 상기 캐리어 또는 상기 극박 구리층을 박리시킨 후에, 상기 극박 구리층 또는 상기 캐리어를 제거함으로써, 상기 수지층에 매몰되어있는 회로를 노출시키는 공정,
을 포함하는 프린트 배선판의 제조 방법.
제13항에 기재된 캐리어 부착 동박의 상기 캐리어측 표면 또는 상기 극박 구리층측 표면과 수지 기판을 적층하는 공정,
상기 캐리어 부착 동박의 수지 기판과 적층한 측과는 반대측 표면에, 수지층과 회로를 적어도 1회 마련하는 공정, 및
상기 수지층과 회로를 형성한 후에, 상기 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정,
을 포함하는 프린트 배선판의 제조 방법.
이하의 (21－1)~(21－3) 중 어느 하나의 적층체의 어느 한쪽 또는 양쪽 면에 수지층과 회로를 적어도 1회 마련하는 공정, 및
상기 수지층과 회로를 형성한 후에, 상기 적층체를 구성하는 캐리어 부착 동박으로부터 상기 캐리어 또는 상기 극박 구리층을 박리시키는 공정,
을 포함하는 프린트 배선판의 제조 방법.
(21－1) 제13항에 기재된 캐리어 부착 동박을 가지는 적층체,
(21－2) 제13항에 기재된 캐리어 부착 동박과 수지를 포함한 적층체이며, 상기 캐리어 부착 동박의 단면의 일부 또는 전부가 상기 수지로 덮인 적층체,
(21－3) 2개의 제13항에 기재된 캐리어 부착 동박을 가지는 적층체.
청구항 17에 기재된 방법으로 제조된 프린트 배선판을 이용한 전자기기의 제조 방법.