KR20180089486A - 중합체 층을 이용하여 공작물을 제조하기 위한 방법 및 시스템 - Google Patents

중합체 층을 이용하여 공작물을 제조하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20180089486A
KR20180089486A KR1020187018887A KR20187018887A KR20180089486A KR 20180089486 A KR20180089486 A KR 20180089486A KR 1020187018887 A KR1020187018887 A KR 1020187018887A KR 20187018887 A KR20187018887 A KR 20187018887A KR 20180089486 A KR20180089486 A KR 20180089486A
Authority
KR
South Korea
Prior art keywords
polymeric material
layer
workpiece
manufacturing
regions
Prior art date
Application number
KR1020187018887A
Other languages
English (en)
Inventor
로버트 헬데이
Original Assignee
마이크로닉 아베
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로닉 아베 filed Critical 마이크로닉 아베
Publication of KR20180089486A publication Critical patent/KR20180089486A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1142—Conversion of conductive material into insulating material or into dissolvable compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

공작물을 제조하기 위한 방법 및 시스템이 개시된다. 방법은, 기판(110)의 적어도 일부 상에 중합체 재료의 층(120)을 제공(810)하고 제 1 전기 도전율을 갖는 지역들(122) 및 제 2 전기 도전율을 갖는 지역들(124)의 패턴을 형성하도록 상기 소정의 주파수 범위 및 진폭 범위 내의 주파수 및 진폭을 갖는 전자기 방사선에 층을 노출시킴으로써 중합체 재료의 층을 패터닝(830)하는 것을 포함한다. 방법은 추가로, 중합체 재료 층 상에 전자 컴포넌트(140)를 장착(840)하고 중합체 재료를 경화(850)시키는 액션들을 포함한다. 기판(110) 및 경화되지 않은 상태에서, 소정의 주파수 및 진폭 범위 내의 전자기 방사선(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응되는 중합체 재료의 층(120)을 포함하는 공작물이 또한 개시된다.

Description

중합체 층을 이용하여 공작물을 제조하기 위한 방법 및 시스템
본 발명은 공작물(workpiece), 특히, 전자 컴포넌트들이 중합체 재료의 패터닝된 층에 의해 기판에 부착되는 공작물을 제조하기 위한 방법에 관한 것이다. 본 발명은 또한 이러한 공작물에 관한 것이다.
SMT(Surface Mount Technology)는, 인쇄 회로 보드 어셈블리를 형성하도록 전자 컴포넌트들이 PWB(printed wiring board)의 표면 상에 장착 또는 배치되는 방법이다. 전자 컴포넌트들은 예를 들어, 리플로우된 솔더 페이스트로 형성된 솔더 접합부에 의해 PWB의 전기 접촉 패드들에 기계적으로 그리고 전기적으로 연결될 수 있다. 통상적으로, 솔더 페이스트는 접촉 패드들 상에 스크린 인쇄되는 증착물(deposit)들의 형태로 PWB 상에 제공될 수 있다.
오늘날, 더 작은 전자 컴포넌트들, 보다 고밀도로(densely) 패킹된 인쇄 회로 보드 어셈블리들, 더 높은 볼륨들 및 더 높은 쓰루풋에 대한 관심이 증가하고 있다. 따라서, 전자 컴포넌트들을 기판 상에 장착하기 위한 개선된 공작물들 및 방법들이 필요하다.
본 발명의 목적은 전기 도전성 지역들 및 장착된 전자 컴포넌트들을 갖는 기판을 포함하는 공작물을 제조하기 위한 개선된 방법을 제공하는 것이다. 따라서, 본 발명은 독립 청구항들에 기술된 특징들을 갖는 제조 방법 및 공작물을 제공한다. 본 발명의 유리한 실시예들은 종속 청구항들에 의해 정의된다.
따라서, 제 1 양상에 따라, 중합체 재료의 층 또는 코팅이 기판의 적어도 일부에 제공되는 제조 방법이 제공된다. 중합체 재료는 전자기 방사선에 대한 노출 시에 자신의 전기 도전율을 변화시킬 수 있다. 이 방법에서, 중합체 재료의 층은 상이한 전기 도전율의 지역들의 패턴을 형성하도록 전자기 방사선에 노출된다. 추가의 단계에서, 전자 컴포넌트는 중합체 재료의 층 상에 장착되고 중합체 재료는 경화된다.
제 2 양상에 따라, 기판 및 제 1 양상의 방법에 따라 패터닝되는 중합체 재료의 층에 의해 기판에 부착되는 전자 컴포넌트를 포함하는 공작물이 제공된다.
전기 도전율의 변화는 예를 들어, 전자기 방사선의 소정의 주파수들 및 진폭에서 유도되거나, 적어도 보다 실질적이 된다. 일 예에서, 자외선이 도전율을 수정하는데 사용될 수 있다. 중합체 재료의 전기 도전율은 소정의 범위들 내의 주파수 및 진폭을 갖는 전자기 방사선에 대한 노출 시에 악화될 수 있다. 그러나, 다른 예들에서, 전기 도전율은 중합체 재료가 소정 유형의 전자기 방사선에 노출됨에 따라 증가할 수 있다는 것이 인지될 것이다.
본 양상들은 제 1 도전율을 갖는 지역들 및 제 2 도전율을 갖는 지역들을 갖는 패터닝된 층이 층의 재료의 선택적 증착 및/또는 제거 없이 형성될 수 있다는 자각에 기초한다. 대신에, 예를 들어, 광(light)과 같은 전자기 방사선이 중합체 재료의 층에 직접적으로 전기 도전성 패턴들 및 구조들을 정의하는데 활용될 수 있다. 바람직하게는, 예를 들어, 포토리소그래피로부터 알려진 패터닝 기술들은, 원하는 패턴으로 중합체 재료를 노출시킬 때 사용될 수 있다. 이러한 기술들은 예를 들어, 포토 마스크 및 직접 인쇄의 사용을 포함할 수 있다. 광(또는 전자기 방사선)의 사용은 특히, 예를 들어, 인쇄 및 도금을 수반하는 재료의 선택적 증착 및 예를 들어, 에칭을 수반하는 재료의 선택적 제거를 수반하는 종래 기술의 방법들과 비교하면, 패턴의 비교적 미세한 피치 구조들 및 피처들이 정의되도록 허용한다. 추가로, 중합체 재료의 전기 도전율을 변화시킴으로써 중합체 재료의 층에 패턴을 형성함으로써, 상이한 전기 도전율을 갖는 지역들이 동일한, 아마도 연속적인 층에 제공될 수 있다. 따라서, 중합체 재료의 초기에 제공된 층은 패턴을 형성하기 위한 재료의 제거에 대한 필요성 없이, 기판 상에서의 그의 연장의 관점에서 온전하게 유지될 수 있다. 재료의 선택적 제거에 의한 패턴의 정의와 관련된 단계들을 생략함으로써, 공작물의 제조가 단순화되고 저렴해질 수 있다.
중합체 재료는 예를 들어, 액체, 스프레이 또는 필름의 형태로 제공될 수 있고, 기판의 표면에 대한 그의 부착을 허용하는 접착 성질들을 가질 수 있다. 또한, 중합체 재료는 예를 들어, 스핀 코팅에 의해 기판에 적용될 수 있다.
중합체 재료의 경화는 예를 들어, 중합체 재료의 기계적 또는 유동학적 특성을 변화시키는 단계로서 이해되어야 한다. 경화 시에, 중합체 재료는 기판에 전기적으로 그리고/또는 기계적으로 커플링되는 비교적 고체 층으로 굳어지거나 단단해질 수 있다. 중합체 재료는 경화되지 않은 상태 및 경화된 상태에 의해 설명될 수 있으며, 여기서 전기 도전율은 바람직하게는, 경화된 상태보다는 경화되지 않은 상태에서 변할 수 있다. 즉, 경화는 전자기 방사선에 의한 노출에 대해 전기 도전율이 고정되거나 또는 적어도 덜 민감하게 할 수 있다. 추가로, 예를 들어, 경도, 점도 및 탄성과 같은 기계적 성질이 경화되지 않은 상태와 경화된 상태 사이에서 상이할 수 있다. 일부 예들에서, 경화는 중합체 재료가 액체 또는 점성 상태로부터 고체 상태로 또는 적어도, 더 높은 경도, 점도를 갖거나 덜 탄성인 상태로 트랜지션하게 할 수 있다. 대안적으로 또는 부가적으로, 중합체 재료는 경화 동안 점착성 또는 끈적임의 감소를 겪을 수 있다. 경화는 예를 들어, 열, 전자기 방사선 및/또는 화학 제제들에 대한 노출에 의해 유도될 수 있는 화학 프로세스를 수반할 수 있다. 일 예에서, 종래 기술의 표면 장착 기술에서 솔더 페이스트의 리플로우에 사용된 것과 동일한 유형의 리플로우 오븐(reflow oven)이 사용될 수 있다. 다른 예들에서, 중합체 재료의 층은 전자 빔들, 마이크로웨이브들 또는 자외선에 대한 노출에 의해 경화된다.
중합체 재료는 제조 동안 그리고 특히, 중합체 재료의 경화까지 처리하는 동안 전자 컴포넌트가 기판에 부착되는 것을 허용하는 소정의 점착성 또는 끈적임을 포함할 수 있다. 이에 따라, 중합체 재료 그리고 특히, 전기 컴포넌트가 부착되는 재료의 지역들은, 장착된 컴포넌트를 기판 상의 정확한 위치에 유지시키는 아교제(glue) 또는 접착제로서 작용할 수 있다. 점착성은 예를 들어, 베이킹 단계와 같은 부가적인 프로세싱 단계에서 조정될 수 있다. 경화 동안, 중합체 재료는 전자 컴포넌트와 기판 간의 보다 고정되거나 영구적인 커플링을 제공하도록 굳어지거나 다른 방식으로 수정될 수 있다.
전자 컴포넌트는 예를 들어, 전기적 및/또는 기계적 커플링이 중합체 재료의 층에 의해 컴포넌트와 기판 간에 설정되도록 기판 상에 배열될 수 있다. 컴포넌트 예를 들어, 컴포넌트의 접촉 부분이 기판과의 전기적 연결을 형성하도록 제 1 도전율을 갖는 중합체 재료의 지역과 접촉하게 배열될 수 있다. 추가로, 컴포넌트는 예를 들어, 기판에 대한 기계적 및/또는 열적 연결을 제공하도록 제 2의, 바람직하게는 더 낮은 전기 도전율을 갖는 지역에 부착될 수 있다.
본 양상들은, 이들이 기판들 상에 전기적 구조들 및 컴포넌트들을 제공하는 대안적인 방법들을 제공한다는 점에서 유리하다. 중합체 재료의 패턴은 예를 들어, 전기 통신 경로들이 요구되는 인쇄 배선 보드들 및 다른 기판들 상에 도전성 트랙들을 정의하는데 사용될 수 있다. 추가로, 중합체 재료 및 그의 상이한 전기 도전율의 지역들은 다른 컴포넌트들에 대한 전기적, 열적 및/또는 기계적 연결을 제공할 수 있다. 이러한 연결들의 예들은 (예를 들어, 종래 기술의 솔더 접합부들을 대체하는) 전기적 접합부들, 히트 싱크들 및 언더필을 포함할 수 있다. 본 양상들의 다른 애플리케이션들은 전자 디바이스들 또는 인쇄된 회로들에 관한 것일 수 있으며, 여기서 상이한 전기 도전율의 지역들은 기판 상에 직접 인쇄될 수 있는 회로들 및 전자 컴포넌트들, 예컨대, 레지스터들, 커패시터들 및 인덕터들을 정의할 수 있다.
전자기 방사선에 의해 패턴을 정의하는 것은, 예를 들어, 솔더 페이스트의 스크린 인쇄와 비교하면, 전자기 방사선이 더 높은 해상도 및 더 미세한 피치를 허용할 수 있기 때문에, 전기 도전성 지역들의 해상도 및 피치의 관점에서 유리하다.
중합체 재료는 적어도 부분적으로 광 투과성이거나 투명하고 특히, 소정의 파장 범위 내의 광에 대해 그러할 수 있다. 광을 투과시키는 능력은 예를 들어, 패터닝된 중합체 재료는 예를 들어, 전기 컴포넌트들 또는 도전성 트랙들을 정의하는데 사용되는 광전지 애플리케이션들, 창 유리 및 시각적 디스플레이들과 관련하여 특히 흥미로울 수 있다.
제 1 양상에 따른 방법의 최종 제품 및 제 2 양상에 따른 공작물은 완성된 인쇄 회로 보드 어셈블리 또는 회로 카드 어셈블리, 즉, (예를 들어, 도전성 패드들을 포함하는 인쇄 배선 보드와 같이) 전자 컴포넌트들로 채워진 기판일 수 있다. 일 예에서, 대부분의 전기 컴포넌트들 또는 실질적으로 모든 컴포넌트들은 본 실시예에 따른 방법으로 조립될 수 있다. 이러한 방법은, 단지 하나 또는 소수의 컴포넌트들이 이미 조립된 회로 카드 어셈블리에서 수리되거나 이에 부가되는 수리 프로세스와 상이할 수 있다.
"도전성"이라는 용어는 본 출원의 맥락에서, 예를 들어, 전자 컴포넌트의 동작을 위해 필요로 되는 원하는 전력 또는 신호를 전도 또는 송신하기 위한 중합체 재료의 지역의 역량을 지칭할 수 있다. 전력 또는 신호는 중합체 재료의 층과 평행한 방향으로 그리고/또는 층과 실질적으로 직교하는 방향으로 송신될 수 있다. 제 1 전기 도전율은 이러한 도전성 지역들을 지칭할 수 있는 반면에, 제 2 전기 도전율은 감소된 전기 도전율을 갖는 지역들 또는 심지어, 비-도전성 지역들, 즉, 그러한 전력 또는 신호를 송신 또는 전달할 수 없는 중합체 재료의 지역들을 지칭할 수 있다.
실시예에 따라, 중합체 재료는 중합체 재료가 예를 들어, 열에 노출될 수 있는 하나 또는 여러 베이킹 단계들을 거칠 수 있다. 베이킹 단계(들)는 예를 들어, (예를 들어, 컴포넌트들의 장착과 같은) 후속 프로세싱 단계들에 적합한 원하는 점도 또는 점착성을 달성하기 위해 수행될 수 있다. 중합체 재료의 베이킹은, 베이킹이 예를 들어, 재료를 경화시키기에는 너무 짧은 시간 기간 동안 그리고/또는 경화를 위해 요구되는 온도들보다 낮은 온도들에서 수행될 수 있기 때문에, 경화와 상이하다는 것이 주의되어야 한다.
실시예에 따라, 제 1 전기 도전율을 갖는 지역들은 제 2 전기 도전율을 갖는 지역들에 의해 서로 전기적으로 분리되거나 또는 격리될 수 있다. 예를 들어, 제 1 전기 도전율을 갖는 지역들은 전기 접촉 영역들 또는 단자들 또는, 예를 들어, 전력 또는 신호들을 송신하기 위한 도전성 트랙들을 형성할 수 있다. 더 낮은 전기 도전율을 갖는 중간 지역들에 의해 제 1 전기 도전율을 갖는 지역들을 서로 분리시킴으로써, 전기 쇼트컷(electric shortcut)들, 전자기 크로스토크 및 손실들에 대한 위험이 감소될 수 있다.
실시예에 따라, 제 1 전기 도전율을 갖는 지역들은 도전성 패드들, 트랙들 및 기판의 다른 도전성 구조들 또는 피처들에 대한 전기적 연결을 제공하도록 형성될 수 있다. 제 1 전기 도전율을 갖는 지역들은 예를 들어, 적층된 전기 접촉 구조를 제공하도록 기판의 도전성 구조 상에 직접 형성될 수 있다. 제 1 전기 도전율을 갖는 지역들은 후속 장착 단계에서 기판 상에 장착될 전자 컴포넌트들 간의 전기적 연결들을 제공하도록 형성될 수 있거나, 또는 지역들은 심지어, 예를 들어, 도전성 패드들 사이에서 전류를 전도시키기 위한 도전성 경로를 형성하기 위해 도전성 패드들 간의 전기적 연결을 제공하도록 형성될 수 있으며, 여기서 상기 도전성 경로는 기판의 중합체 재료의 층과 동일한 평면에서 코팅된 기판의 표면 상에서 연장되고, 상기 기판은 예를 들어, 인쇄 회로 보드의 형태로 공작물을 제조하기 위해 개시된 기술에 의해 사용되는 인쇄 배선 보드이다. 부가적으로, 제 1 전기 도전율을 갖는 지역들은 기판의 도전성 구조 옆에 로케이팅되는 전기 접촉을 제공하도록 기판의 횡 방향에서 보면 기판의 도전성 구조 위로 또는 그 외부로 연장될 수 있다. 전기 접촉은 예를 들어, 전자 컴포넌트를 기판에 연결하는 접합부의 부분을 형성할 수 있다. 일 예에서, 제 1 전기 도전율을 갖는 지역들은 층의 전기 접촉 부분과 기판의 도전성 패드 또는 트랙 사이에서 연장되는 배선을 제공할 수 있다.
일부 실시예들에 따라, 중합체 재료의 층을 패터닝하는 단계는 중합체 재료의 층의 총 표면적의 적어도 50%를 동시에 노출시키는 단계를 포함한다. 바람직하게는, 전체 표면 또는 실질적으로 전체 표면적은 패터닝 단계의 사이클 시간을 감소시키도록 동시에 패터닝될 수 있다. 이러한 노출은 예를 들어, 포토 마스크에 의해 수행될 수 있다.
실시예에 따라, 중합체 재료의 층을 패터닝하는 단계는 예를 들어 레이저를 통한 직접 인쇄(direct printing)를 포함한다.
실시예에 따라, 방법은 기판 상에 전자 디바이스를 형성하는 단계를 더 포함한다. 전자 디바이스는 예를 들어, 원하는 전기적 성능 또는 성질을 갖는 커패시터들, 인덕터들 및 레지스터들을 형성하도록 상이한 전기 도전율을 갖는 지역들에 의해 정의될 수 있다. 전자 디바이스는 중합체 재료의 층과 동일한 평면에서 또는 중합체 재료의 층에 대해 수직인 방향으로 연장되는 메인 전류 경로를 가질 수 있다. 그러한 전자 디바이스의 전기적 성질들 또는 성능은 예를 들어, 중합체 재료의 층의 두께 및/또는 중합체 재료가 노출된 정도에 의해 결정될 수 있다.
전류가 층과 직교하는 방향으로 디바이스를 통과하도록 전자 디바이스를 배열하는 것은 감소된 회로 영역 또는 풋프린트의 관점에서 유리할 수 있다. 이러한 전자 디바이스는 예를 들어, 장착된 컴포넌트와 하부 패드 사이에 배열되고, 이에 따라 컴포넌트의 풋프린트와 적어도 부분적으로 겹치는 풋프린트를 갖는다. 일 예에서, 전자 디바이스는 중합체 재료의 층의 표면과 하부 패드 사이에서 연장되는 레지스터를 형성한다. 레지스터의 저항은 예를 들어, 중합체 재료의 층의 두께 및/또는 층의 패터닝 동안 노출의 시간 및 강도에 의해 결정될 수 있다.
실시예에 따라, 기판은 예를 들어, 전자 컴포넌트들에 대한 기계적 지지 및/또는 전기적 연결을 제공하기 위한 인쇄 배선 보드일 수 있다. 인쇄 배선 보드는 예를 들어, 도전성 트랙들 및 예를 들어, FR-4 유리 에폭시의 비-도전성 베이스에 배열되는 접촉 부분들(패드들)을 포함할 수 있다. 조립된 인쇄 배선 보드는 인쇄 회로 보드 어셈블리 또는 회로 카드 어셈블리로서 지칭될 수 있다.
실시예에 따라, 중합체 재료는 기판 상에 제공될 때 점성을 띌 수 있다. 즉, 중합체 재료는 중합체 재료가 후속 프로세싱 단계들 동안 기판 상에 유지되는 층을 형성하도록 허용하는 농도를 갖는 액체 상태로 기판에 적용될 수 있다. 점성이라는 용어는 비교적 걸쭉하고 아마도 끈적거리는 농도를 갖거나 비교적 높은 점도를 갖는 것으로서 이해되어야 한다.
일부 실시예들에 따라, 중합체 재료의 층은 스프레이 코팅에 의해 또는 기판에 부착되는 필름의 형태로 제공될 수 있다.
실시예에 따라, 중합체 재료의 층은 1 내지 10,000 마이크로미터의 최대 두께를 갖도록 제공될 수 있다. 중합체 층의 두께는 예를 들어, 기계적 및 전기적 성질에 관한 특정 기준들을 충족시키도록 변동될 수 있다. 비교적 두꺼운 층은 예를 들어, 전기 컴포넌트의 기계적 부착의 관점에서 유리할 수 있으며, 여기서 더 두꺼운 층은 더 얇은 층과 비교하면 컴포넌트들 및/또는 그의 레그들에 대한 더 양호한 기계적 지지를 제공할 수 있다. 한편, 더 얇은 층은 더 두꺼운 층과 비교하면, 컴포넌트와 기판 사이의 감소된 전기 저항을 제공하고 베이킹 및/또는 경화하기에 보다 쉬울 수 있다.
실시예에 따라, 중합체 재료의 층은 기판의 표면 위에서 보면 5 마이크로미터 미만으로 변동되는 두께를 갖도록 제공될 수 있다. 두께의 변동을 감소시킴으로써, 층의 기계적 및 전기적 성능은 신뢰성 및 예측 가능성의 관점에서 개선될 수 있다. 추가로, (상대적으로 균일하고 잘 정의된 표면을 발생시키는) 두께의 비교적 낮은 변동은 예를 들어, 컴포넌트의 장착, 측정들 및/또는 경화와 같은 기판의 후속 프로세싱을 용이하게 할 수 있다.
실시예에 따라, 중합체 재료는 예를 들어, 3,4-에틸렌디옥시티오펜(PEDOT) 또는 이의 임의의 유도체와 같은 도전성 중합체이다. PEDOT는 그것이 전기 도전성 상태에서 비교적 광학적으로 투명하다는 점에서 유리하다. 광학적으로 투명한 재료들은 예를 들어, 디스플레이들 및 태양 전지들에 적합할 수 있다.
개시된 기술의 소정의 양상들에 따라, 중합체 재료의 층 상에 전자 컴포넌트를 장착하는 단계가 생략되는 방법이 제안되며, 상기 방법은 공작물(100)을 제조하기 위한 다음의 단계들, 즉,
기판(110)의 표면의 적어도 주요 부분 상에 중합체 재료의 층(120)을 제공하는 단계(810) ― 상기 중합체 재료는 소정의 주파수 범위 및 소정의 진폭 범위 내의 전자기 방사선(electromagnetic radiation)(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응됨 ― ;
상이한 전기 도전율을 갖는 지역들의 패턴을 형성하도록 상기 소정의 주파수 범위 및 진폭 범위 내의 주파수 및 진폭을 갖는 전자기 방사선에 상기 층을 노출시킴으로써 상기 중합체 재료의 층을 패터닝하는 단계(830) ― 상기 전자기 방사선에 노출되는 지역들의 적어도 일부는, 예를 들어, 상기 기판 상에 직접 인쇄되는, 레지스터들, 커패시터들 및 인덕터들과 같은 패시브 컴포넌트들 및 회로들 중 적어도 하나를 정의함 ― ; 및
상기 중합체 재료가 상기 기판에 전기적으로 및/또는 기계적으로 커플링되는 비교적 고체 층으로 굳어지거나 단단해지도록 상기 중합체 재료를 경화시키는 단계(850)에 의해 정의된다.
위의 제안된 방법에 의해 제조된 공작물은 광전지 애플리케이션들에 대해 사용되는 공작물 또는 인쇄 회로 보드일 수 있다.
개시된 기술의 소정의 양상들에 따라, 중합체 재료의 층 상에 전자 컴포넌트들을 장착하기 위한 장착 툴이 생략되는, 공작물을 제조하기 위한 시스템이 제안되며, 상기 시스템은 공작물(100)을 제조하기 위한 다음의 유닛들, 즉,
기판(110)의 표면의 적어도 주요 부분 상에 중합체 재료의 층(120)을 제공(810)하도록 구성되는, 스프레이 코터(spray coater) 또는 스핀 코터와 같은 코터 ― 상기 중합체 재료는 소정의 주파수 범위 및 소정의 진폭 범위 내의 전자기 방사선(electromagnetic radiation)(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응됨 ― ;
상이한 전기 도전율을 갖는 지역들의 패턴을 형성하도록 상기 소정의 주파수 범위 및 진폭 범위 내의 주파수 및 진폭을 갖는 전자기 방사로 상기 층을 노출시킴으로써 상기 중합체 재료의 층을 패터닝(830)하도록 구성되는, 포토 마스크 기록 툴 또는 직접 기록 툴과 같은 패터닝 툴 ― 상기 전자기 방사선에 노출되는 지역들의 적어도 일부는, 예를 들어, 상기 기판 상에 직접 인쇄되는, 레지스터들, 커패시터들 및 인덕터들과 같은 패시브 컴포넌트들 및 회로들 중 적어도 하나를 정의함 ― ; 및
상기 중합체 재료가 상기 기판에 전기적으로 및/또는 기계적으로 커플링되는 비교적 고체 층으로 굳어지거나 단단해지도록 상기 중합체 재료를 경화(850)시키기 위한, 예를 들어, 리플로우 오븐, 전자 빔 생성기, 마이크로웨이브 유닛 또는 자외선 유닛과 같은 경화 툴에 의해 정의된다.
위의 제안된 시스템에 의해 제조된 공작물은 광전지 애플리케이션들에 대해 사용되는 공작물 또는 인쇄 회로 보드일 수 있다.
위에서 설명된 것 이외의 다른 실시예들이 또한 가능하다는 것이 인지될 것이다. 또한, 본 발명의 제 1 양상에 따른 방법에 대해 위에서 설명된 실시예들의 특징들 중 임의의 것은 본 발명의 제 2 양상에 따른 공작물과 결합될 수 있다는 것이 인지될 것이다. 본 발명의 추가의 목적들, 특징들 및 이점들은 아래의 상세한 개시, 도면들 및 첨부된 청구항들을 연구할 때 명백해질 것이다. 당업자는 본 발명의 상이한 특징들이 아래에서 설명되는 것들 이외의 다른 실시예들을 생성하도록 결합될 수 있다는 것을 알 것이다.
본 발명의 위의 그리고 부가적인 목적들, 특징들 및 이점들은 첨부 도면을 참조하여 본 발명의 바람직한 실시예들에 대한 다음의 예시적이고 비-제한적인 상세한 설명을 통해 더 잘 이해 될 것이다.
도 1은 기판 및 중합체 재료의 패터닝된 층을 포함하는, 본 발명의 실시예에 따른 공작물의 측 단면도를 개략적으로 도시한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 공작물의 측 단면도들을 개략적으로 도시하며, 측 단면도들은 제조 프로세스의 상이한 스테이지들에서의 공작물을 예시한다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 공작물의 측 단면도를 개략적으로 도시하며, 공작물은 장착된 컴포넌트들을 갖는다.
도 4는 전기 컴포넌트들 및 별개의 레지스터들을 갖는 종래 기술의 회로의 레이아웃을 개략적으로 예시한다.
도 5a 내지 도 5d 및 도 6a 내지 도 6d는 본 발명의 실시예에 따른 제조 프로세스들의 상이한 스테이지들에서의 공작물의 평면도들을 개략적으로 도시한다.
도 7a 내지 도 7d는 본 발명의 실시예에 따른 공작물의 측 단면도들을 개략적으로 도시하며, 측 단면도들은 제조 프로세스의 상이한 스테이지들에서의 공작물을 예시한다.
모든 도면들은 개략적이고 반드시 실척은 아니며, 일반적으로 본 발명의 실시예들을 설명하기 위해 필요한 부분들만을 도시하고, 다른 부분들은 생략되거나 단지 암시될 수 있다.
본 발명은 이제, 본 발명의 예시적인 실시예들이 도시되는 첨부 도면들을 참조하여 아래에서 보다 완전히 설명될 것이다. 그러나, 본 발명은 다수의 상이한 형태들로 실현될 수 있고 본원에서 기술된 실시예들로 제한되는 것으로 해석되어서는 안 되며; 오히려, 이러한 실시예들은 본 개시가 당업자에게 본 발명의 범위를 전달하도록 예로서 제공될 것이다. 또한, 유사한 번호들은 전체에 걸쳐 동일하거나 유사한 엘리먼트들 또는 컴포넌트들을 지칭한다.
도 1을 참조하면, 본 발명의 일 실시예에 따라 기판(110) 및 중합체 재료의 층(120)을 포함하는 공작물(100)의 측 단면도가 도시된다. 중합체 재료의 층(120)은 기판(110)의 적어도 일부 상에 제공되고, 제 1 도전율을 갖는 지역들(122) 및 제 2 도전율을 갖는 지역들(124)의 패턴을 형성하도록 도 1의 레이저 광선들(E)로 표시된 전자기 방사선에 의해 노출된다. 본 도면에 도시된 바와 같이, 제 2 도전율을 갖는 지역들(124)은 전자기 방사선(E)에 대한 노출에 의해 정의되거나 생성될 수 있는 반면에, 전자기 방사선(E)에 노출되지 않은 층(120)의 지역들(122)은 제 1 도전율을 갖는 상태로 유지될 수 있다.
기판(120)은 본 실시예에 따라, 예를 들어, 전기 컴포넌트들(도 1에 도시되지 않음)의 전기적 연결을 위한, 예를 들어, 도전성 패드들(112)과 같은 전기 도전성 구조들을 포함할 수 있다. 기판(110)은 일 예에서, 예를 들어, FR-4 유리 에폭시를 포함하는 인쇄 배선 보드일 수 있다.
중합체 재료의 층(120)은 예를 들어, 3,4-에틸렌디옥시티오펜(PEDOT)을 포함하고 적어도 기판(110)의 패드(112)를 적어도 부분적으로 커버하도록 제공될 수 있다. 기판(110)의 표면의 적어도 절반, 바람직하게는 실질적으로 기판(110)의 전체 표면을 커버하는 중합체 재료의 층(120)을 사용하는 것이 유리할 수 있다. 전기적 연결 또는 경로는, 본 실시예에서, 제 1 도전율을 갖는 지역들(122), 즉 도전성인 지역들을 전기적으로 분리하도록 비-도전성일 수 있는 제 2 도전율을 갖는 지역들(124)에 의해 정의될 수 있다. 본 예에서, 도전성 지역들(122)은 기판(110)의 패드들(112) 위에 제공될 수 있고 패드들(112)의 주변 또는 주위에 배열된 비-도전성 지역들(124)에 의해 정의될 수 있다. 따라서, 중합체 재료의 층(120)은 패드(112)에 대한 전기적 연결을 제공하도록 적응된 도전성 지역들(122)의 패턴을 포함할 수 있다. 도전성 지역들(122)은 예를 들어, 전기 컴포넌트들과 기판(110)의 기계적 및/또는 전기적 연결을 위해 후속 프로세싱 단계들에서 사용될 수 있다.
도 1에 도시된 공작물(100)은 전기 도전성 및 비-도전성 지역들을 갖는 층을 포함하는 임의의 기판과 관련될 수 있다는 것이 인지될 것이다. 기판은 예를 들어, 광전지 애플리케이션, 창 유리(window pane) 또는 시각적 디스플레이의 부분을 형성할 수 있다. 또한, 중합체 재료의 층은 인쇄된 회로들을 제공하는데 사용될 수 있으며, 여기서 패턴의 도전성 및 비-도전성 지역들은 기판 상에 직접 인쇄될 수 있는 회로들 및 전자 컴포넌트들, 예컨대, 레지스터들, 커패시터들 및 인덕터들을 정의할 수 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 제조 프로세스의 상이한 페이즈들에서의 공작물(100)의 측 단면도들을 도시한다. 공작물(100)은 도 1을 참조하여 설명된 공작물과 유사하게 구성될 수 있다.
도 2a는 예를 들어, 조립될 전자 컴포넌트들에 대한 전기적 연결을 제공하기 위한 도전성 패드들(112)을 갖는 인쇄 배선 보드(110)와 같은 배어 기판(bare substrate)을 개시한다.
도 2b에서, 예를 들어, PEDOT와 같은 전기 도전성 중합체 재료의 층(120)이 제공된다. PEDOT는 예를 들어, 스핀 코팅, 필름 증착 또는 스프레이 코팅에 의해 제공될 수 있다. 층(120)은 예를 들어, 1 내지 10,000 마이크로미터의 두께를 가질 수 있고, 일부 실시예들에 따라, 중합체 재료는 예를 들어, 열에 노출될 수 있는 베이킹 단계를 거칠 수 있다. 베이킹 단계는 예를 들어, (예를 들어, 컴포넌트들의 장착과 같은) 후속 프로세싱 단계들에 적합한 원하는 점도 또는 점착성을 달성하기 위해 수행될 수 있다.
중합체 재료의 층(120)은 그 후, 전기 도전성 지역들(122) 및 전기적으로 비-도전성 지역들(124)을 포함하는 패턴으로 제공될 수 있다. 도 2c에 도시된 바와 같이, 도전성 지역들(122)은 전자기 방사선에 대한 노출에 의해 제공될 수 있는 비-도전성 지역들(124)을 통해 분리될 수 있다. 도전성 상태로부터 비-도전성 상태로의 중합체 재료의 트랜지션은 예를 들어, 미리 결정된 시간 기간 동안의 UV-광에 대한 노출 동안 재료의 광-산화(photo-oxidation)에 의해 달성될 수 있다. UV-광에 대한 노출은 중합체 재료의 광-산화를 유도할 수 있으며, 이는 전기 도전율의 감소를 초래할 수 있다.
노출은 예를 들어, 도 2c에 도시된 포토 마스크(130)에 의해 수행될 수 있으며, 여기서 중합체 재료의 층(120)의 전체 표면은 단일 프로세싱 단계에서 노출될 수 있다. 대안적으로 또는 부가적으로, 직접 인쇄 또는 스캐닝 기술들이 도전성 지역들(122) 및 비-도전성 지역들(124)을 정의하기 위해 사용될 수 있다.
도 2d에 표시된 바와 같이, 도전성 지역들(122)은 기판(110)의 하부 접촉 패드들(112)에 대한 전기적 연결을 제공할 수 있다. 전자 컴포넌트들은 후속 단계에서, 예를 들어, 공작물(100)의 원하는 포지션들에 컴포넌트들을 포지셔닝하는 픽 앤드 플레이스 툴(pick and place tool)(도 2d에 도시되지 않음)에 의해 공작물(100)에 부착될 수 있다. 중합체 재료의 층(120)은 프로세싱 동안 컴포넌트들을 기판(110)에 부착하도록 허용하는 소정의 끈적임 또는 점착성을 가질 수 있다. 컴포넌트들은 경화 단계에서, 예를 들어, 표면 장착 기술에서 솔더 페이스트를 리플로우할 때 사용되는 툴과 유사한 리플로우 툴을 사용함으로써 기판(110)에 영구적으로 고정될 수 있다. 다른 예들에서, 중합체 재료의 층은 화학 제제들, 전자 빔들, 마이크로웨이브들 또는 자외선에 대한 노출에 의해 경화된다.
도 3a 및 도 3b는 도 1 및 도 2a 내지 도 2d를 참조하여 논의된 실시예들과 유사한 공작물을 예시한다. 그러나, 공작물(100)은 추가로, 중합체 재료의 층(120)의 도전성 지역들(122)에 부착되는 조립된 전자 컴포넌트(140)를 포함한다. 도 3a는 예를 들어, 자신의 접촉 부분들이 기판(110)의 접촉 패드들(112) 위의 도전성 지역들(122)에 직접 부착되어 있는, 레지스터(140)와 같은 전자 컴포넌트를 개시하는 반면에, 도 3b는 도전성 지역들(122) 내로 밀어진 접촉 레그들 또는 볼들(142)에 의해 중합체 재료의 층(120)에 그리고 이에 따라 기판(110)의 접촉 패드들(112)에 고정되는 컴포넌트(140)를 개시한다.
도 4는 장착된 컴포넌트들(20)이 예를 들어, 기판(10) 옆과 같이 컴포넌트들(20)로부터 거리를 두고 배열되는 저항성 엘리먼트들, 예컨대, 레지스터들(R)에 전기적으로 연결되는 종래 기술의 기술을 개략적으로 도시한다. 이러한 레이아웃은 비교적 높은 풋프린트 또는 요구되는 표면적 및 비교적 높은 비용과 연관된다.
도 5a 내지 도 5d는 실시예에 따른 공작물의 제조를 예시한다. 공작물은 도 1 내지 도 3을 참조하여 설명된 실시예들과 유사하게 구성될 수 있다.
도 5a는 예를 들어, 복수의 접촉 패드들(112)을 포함하는, 인쇄 배선 보드와 같은 기판(110)의 평면도이다. 기판(110)에는, 예를 들어, 도 5b에 표시된 바와 같이, PEDOT와 같은 중합체 재료의 층(120)이 제공될 수 있다. 중합체 재료는 예를 들어, 스프레이 코팅 또는 스핀 코팅에 의해 제공될 수 있다. 후속 단계에서, 중합체 재료의 층(120)은 상이한 전기 도전율을 갖는 지역들의 패턴을 형성하도록 노출될 수 있다(도 5c). 지역들은 예를 들어, 비-도전성(124) 및 도전성(122)일 수 있으며, 여기서 도전성 지역들(122)은 기판(110)이 전자 컴포넌트들(140)에 의해 전기적으로 접촉되게 허용하도록 접촉 패드들(112)에 배열될 수 있다(도 5d).
대안적으로, 또는 부가적으로, 중합체 재료의 층(120)은 소정의 전기 저항성이 제공된 추가의 지역들을 포함할 수 있다. 이러한 지역들은 예를 들어, 중합체 재료의 층(120)에 통합되거나 직접 인쇄되는 전자 디바이스들 또는 기능성들을 제공하는데 사용될 수 있다. 다음에 설명될 일 예에서, 중합체 재료의 층(120)은 도전성 지역, 비-도전성 지역, 및 비-도전성 지역과 도전성 지역 사이의 전기 도전율을 갖는 지역을 포함할 수 있다. 도전율은 예를 들어, 층의 노출에 의해 결정될 수 있으며, 여기서 보다 긴 노출 시간 또는 보다 높은 노출 강도(전자기 방사선이 사용되는 경우)는 감소된 도전율을 초래할 수 있다. 개시된 기술의 소정의 양상들에서, 도전율은 복수의 패터닝 단계들의 복수의 노출들, 예를 들어, 제 1 및 제 2 도전율은 전자기 방사선에 대한 제 1 노출에 의해 결정되고 제 3 도전율은 제 2 패터닝 단계에서 결정되는 이중-노출/패터닝 프로세스에서 결정된다. 전자기 방사선으로 기판을 노출하기 위한 제 1 및 제 2 패터닝 단계들 둘 모두는 실질적으로 기판의 전체 표면을 노출시킬 수 있으며, 여기서 제 1 도전율은 비-도전성 지역들을 나타낼 수 있고, 제 2 도전율은 레지스터들로서 작용하는 중간 도전율일 수 있고 제 3 도전율은 제조된 공작물에서 전류를 전도하기 위한 도전성 트랙들을 나타낼 수 있다.
도 6a 내지 도 6d는 도 1 내지 3 및 도 5를 참조하여 논의된 실시예들과 유사하게 구성될 수 있는 공작물을 도시한다.
도 6a 및 도 6b는 예를 들어, 2개의 접촉 패드들(112) 및 중합체 재료의 층(120)을 갖는 기판(110)을 개시한다. 도 6c에 도시된 바와 같이, 중합체 재료의 층(120)은 비-도전성 영역들(124), 도전성 영역들(122) 및 그 사이에 도전율을 갖는 영역(126)을 정의하는 지역들로 패터닝될 수 있다. 도전성 영역들(122)은 접촉 패드들(112)에 각각 배열되고 중간 도전율을 갖는 영역(126)을 통해 전기적으로 연결될 수 있다. 즉, 중간 도전율을 갖는 영역(126)은 접촉 패드들(112) 사이에 전기적으로 배열되는 레지스터로서 작용할 수 있다. 컴포넌트들(140)이 기판(110)에 장착됨에 따라, 전류는 이에 따라 중합체 재료의 층(120)과 평행한 평면에서 메인 전류 경로를 갖는 저항성 영역(126)을 통해 컴포넌트들 사이를 통과하도록 허용된다. 예를 들어, 레지스터와 같은 전자 디바이스로서 2개의 컴포넌트들(140) 사이의 영역(126)을 이용함으로써, 회로 크기가 감소될 수 있다.
도 7a 내지 도 7d는 도 1 내지 도 3, 도 5 및 도 6을 참조하여 설명된 실시예들과 유사하게 구성되는 실시예에 따른 공작물의 측 단면도들을 도시한다.
공작물은 도전성 라인(114)에 의해 상호연결되는 2개의 접촉 패드들(112)을 갖는 기판(110)을 포함할 수 있다. 중합체 재료의 층(120)은 예를 들어, 스핀 코팅, 필름 증착 또는 스프레이 코팅에 의해 제공되고 전자기 방사선에 의해 패터닝될 수 있다(도 7b). 패턴은 예를 들어, 접촉 패드들(112) 위의 중합체 재료의 층(120)에 2개의 비아들 또는 접촉 지역들(126)을 각각 정의하는 비-도전성 영역들(124)을 포함할 수 있다(도 7c). 접촉 영역들(126)에는 중합체 재료의 층(120)의 비-도전성 영역(124)과 도전성 영역들(122)의 도전율 사이의 중간 도전율이 제공될 수 있다. 따라서, 접촉 지역들(126)은 장착된 컴포넌트(140)(도 7d)와 접촉 패드(112) 사이에 배열된 레지스터로 작용할 수 있으며, 여기서 이러한 레지스터의 메인 전류 경로는 중합체 재료의 층(120)과 직교할 수 있다. 즉, 예를 들어, 공간을 절약하고 감소된 영역을 갖는 회로를 허용하도록 컴포넌트(140)와 접촉 패드(112) 사이에 레지스터가 제공될 수 있다.
도 8은 도 1 내지 3 및 도 5 내지 도 7을 참조하여 설명된 실시예들과 유사하게 구성될 수 있는 공작물 제조하기 위한 방법을 개략적으로 예시한다.
방법은, 기판의 적어도 일부 상에 중합체 재료의 층을 제공하는 단계(810), 원하는 경도 및/또는 점착성을 제공하도록 중합체 재료를 베이킹하는 단계(820), 상이한 전기 도전율을 갖는 지역들의 패턴을 형성하도록 전자기 방사선으로 층을 노출함으로써 중합체 재료의 층을 패터닝하는 단계(830), 중합체 재료 층에 전자 컴포넌트들를 장착하는 단계(840), 및 전자 컴포넌트들을 기판에 고정되게 고정시키기 위해 중합체 재료를 경화시키는 단계(850)를 포함할 수 있다.
결론적으로, 공작물 및 그러한 공작물을 제조하기 위한 방법이 개시된다. 공작물은 기판, 중합체 재료의 층 및 전자 부품을 포함하며, 중합체 재료의 층은 경화되지 않은 상태에서 소정의 주파수 및 진폭 범위 내의 전자기 방사선에 노출될 때 그의 전기 도전율을 변화시키도록 적용된다. 따라서, 중합체 재료의 층은 제 1 전기 도전율을 갖는 지역들 및 제 2 전기 도전율을 갖는 지역들의 패턴을 포함하고 전자 컴포넌트를 기판에 부착하도록 적응된다.
본 발명은 첨부된 도면들 및 위의 설명에서 상세히 예시되고 설명되었지만, 그러한 예시 및 설명은 제한적이 아니라 예시적 또는 설명적인 것으로 간주되며; 본 발명은 개시된 실시예들로 제한되지 않는다. 개시된 실시예들에 대한 다른 변형들은 도면, 개시 및 첨부된 청구항들의 연구로부터, 청구된 발명을 실시하는데 있어 당업자들에 의해 이해되고 달성될 수 있다. 소정의 측정들이 서로 상이한 종속 청구항들에서 인용된다는 단순한 사실만으로 이 측정들의 결합이 유리하게 사용될 수 없다는 것을 나타내는 것은 아니다. 청구항들 내의 임의의 참조 부호들은 범위를 제한하는 것으로 해석되어서는 안 된다.

Claims (32)

  1. 공작물(100)을 제조하기 위한 방법으로서,
    기판(110)의 적어도 일부 상에 중합체 재료의 층(120)을 제공하는 단계(810) ― 상기 중합체 재료는 소정의 주파수 범위 및 소정의 진폭 범위 내의 전자기 방사선(electromagnetic radiation)(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응됨 ― ;
    제 1 전기 도전율을 갖는 지역들(122) 및 제 2 전기 도전율을 갖는 지역들(124)의 패턴을 형성하도록 상기 소정의 주파수 범위 및 진폭 범위 내의 주파수 및 진폭을 갖는 전자기 방사선에 상기 층을 노출시킴으로써 상기 중합체 재료의 층을 패터닝하는 단계(830);
    상기 중합체 재료 층 상에 전자 컴포넌트(140)를 장착하는 단계(840); 및
    상기 중합체 재료를 경화시키는 단계(850)를 포함하는,
    공작물(100)을 제조하기 위한 방법.
  2. 제1항에 있어서,
    상기 제 1 도전율을 갖는 지역들은 도전성 지역들이고 상기 제 2 도전율을 갖는 지역들은 비-도전성 지역들인,
    공작물(100)을 제조하기 위한 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 층의 원하는 경도 및/또는 점착성을 제공하도록 상기 중합체 재료를 베이킹(baking)하는 단계(820)를 더 포함하는,
    공작물(100)을 제조하기 위한 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제 1 전기 도전율을 갖는 지역들은 제 2 전기 도전율을 갖는 지역들에 의해 서로 전기적으로 분리되는,
    공작물(100)을 제조하기 위한 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제 1 도전율을 갖는 지역들은 상기 기판의 도전성 패드(112)와 상기 전자 컴포넌트 사이에 전기적 연결을 제공하도록 형성되는,
    공작물(100)을 제조하기 위한 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 중합체 재료는 장착된 컴포넌트가 제조 동안 상기 기판에 부착되도록 허용하는 소정의 점착성을 포함하는,
    공작물(100)을 제조하기 위한 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층을 패터닝하는 단계는 포토 마스크(130)에 의해 수행되는,
    공작물(100)을 제조하기 위한 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층을 패터닝하는 단계는 상기 중합체 재료의 층의 총 표면적의 적어도 50%를 동시에 노출시키는 단계를 포함하는,
    공작물(100)을 제조하기 위한 방법.
  9. 제8항에 있어서,
    상기 중합체 재료의 층의 실질적으로 전체 표면적이 동시에 노출되는,
    공작물(100)을 제조하기 위한 방법.
  10. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층을 패터닝하는 단계는 직접 인쇄(direct printing)를 포함하는,
    공작물(100)을 제조하기 위한 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판 상에 서로 상이한 전기 도전율을 갖는 지역들에 의해 정의되는 전자 디바이스(126)를 형성하는 단계를 더 포함하는,
    공작물(100)을 제조하기 위한 방법.
  12. 제11항에 있어서,
    상기 전자 디바이스는 상기 중합체 재료의 층과 동일한 평면에서 연장되는 메인 전류 경로를 포함하는,
    공작물(100)을 제조하기 위한 방법.
  13. 제11항에 있어서,
    상기 전자 디바이스는 상기 중합체 재료의 층과 직교하는 방향으로 연장되는 메인 전류 경로를 포함하는,
    공작물(100)을 제조하기 위한 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    서로 상이한 도전율을 갖도록 상기 전자기 방사선에 노출되는 지역들의 적어도 일부는, 레지스터들, 커패시터들 및 인덕터들 중 적어도 하나의 형태의 패시브 컴포넌트들 및 회로들을 정의하고, 상기 패시브 컴포넌트들 및 회로들은 그리하여 상기 기판 상에 직접 인쇄되는,
    공작물(100)을 제조하기 위한 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층은 열, 전자 빔들, 자외선 또는 화학적 첨가제들에 대한 노출에 의해 경화되는,
    공작물(100)을 제조하기 위한 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층은 상기 중합체 재료의 중합체 체인들을 가교결합(cross-linking)시킴으로써 경화되는,
    공작물(100)을 제조하기 위한 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서,
    상기 기판은 인쇄 배선 보드이고, 상기 공작물은 인쇄 회로 보드 어셈블리인,
    공작물(100)을 제조하기 위한 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 중합체 재료는 상기 기판 상에 제공될 때 점성을 띄는,
    공작물(100)을 제조하기 위한 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층은 상기 중합체 재료의 스프레이 코팅에 의해 제공되는,
    공작물(100)을 제조하기 위한 방법.
  20. 제1항 내지 제17항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층은 상기 기판에 부착되는 필름의 형태로 제공되는,
    공작물(100)을 제조하기 위한 방법.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층은 1 내지 10,000 마이크로미터의 최대 두께를 갖도록 제공되는,
    공작물(100)을 제조하기 위한 방법.
  22. 제1항 내지 제21항 중 어느 한 항에 있어서,
    상기 중합체 재료의 층은 상기 기판의 표면 위에서 보면 5 마이크로미터 미만으로 변동되는 두께를 갖도록 제공되는,
    공작물(100)을 제조하기 위한 방법.
  23. 제1항 내지 제22항 중 어느 한 항에 있어서,
    상기 중합체 재료는 3,4-에틸렌디옥시티오펜(PEDOT) 또는 이의 임의의 유도체와 같은 도전성 중합체인,
    공작물(100)을 제조하기 위한 방법.
  24. 기판(110), 중합체 재료의 층(120) 및 전자 컴포넌트(140)를 포함하는 공작물(100)로서,
    상기 중합체 재료의 층은 상기 기판의 적어도 일부 상에 제공되고,
    상기 중합체 재료는 경화되지 않은 상태에서, 소정의 주파수 및 진폭 범위 내의 전자기 방사선(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응되고;
    상기 중합체 재료의 층은 제 1 전기 도전율을 갖는 지역들(122) 및 제 2 전기 도전율 지역들을 갖는 지역들(124)의 패턴(124)을 포함하고;
    상기 전자 컴포넌트는 상기 중합체 재료의 층에 의해 상기 기판에 부착되는,
    공작물(100).
  25. 공작물(100)을 제조하기 위한 시스템으로서,
    기판(110)의 적어도 일부 상에 중합체 재료의 층(120)을 제공(810)하도록 구성되는, 스프레이 코터(spray coater) 또는 스핀 코터와 같은 코터 ― 상기 중합체 재료는 소정의 주파수 범위 및 소정의 진폭 범위 내의 전자기 방사선(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응됨 ― ;
    제 1 전기 도전율을 갖는 지역들(122) 및 제 2 전기 도전율을 갖는 지역들(124)의 패턴을 형성하도록 상기 소정의 주파수 범위 및 진폭 범위 내의 주파수 및 진폭을 갖는 전자기 방사선에 상기 층을 노출시킴으로써 상기 중합체 재료의 층을 패터닝(830)하도록 구성되는, 포토 마스크 기록 툴 또는 직접 기록 툴과 같은 패터닝 툴;
    상기 중합체 재료 층 상에 전자 컴포넌트 또는 다이(140)를 장착(840)하도록 구성되는, 예를 들어, 픽 앤 플레이스 머신(pick and place machine) 또는 다이 배치 툴과 같은 장착 툴; 및
    상기 중합체 재료를 경화(850)시키기 위한, 예를 들어, 리플로우 오븐(reflow oven), 전자 빔 생성기, 마이크로웨이브 유닛 또는 자외선 유닛과 같은 경화 툴을 포함하는,
    공작물(100)을 제조하기 위한 시스템.
  26. 공작물(100)을 제조하기 위한 방법으로서,
    기판(110)의 적어도 일부 상에 중합체 재료의 층(120)을 제공하는 단계(810) ― 상기 중합체 재료는 소정의 주파수 범위 및 소정의 진폭 범위 내의 전자기 방사선(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응됨 ― ;
    상이한 전기 도전율을 갖는 지역들의 패턴을 형성하도록 상기 소정의 주파수 범위 및 진폭 범위 내의 주파수 및 진폭을 갖는 전자기 방사선에 상기 층을 노출시킴으로써 상기 중합체 재료의 층을 패터닝하는 단계(830) ― 상기 전자기 방사선에 노출되는 지역들의 적어도 일부는, 예를 들어, 상기 기판 상에 직접 인쇄되는, 레지스터들, 커패시터들 및 인덕터들과 같은 패시브 컴포넌트들 및 회로들 중 적어도 하나를 정의함 ― ; 및
    상기 중합체 재료가 상기 기판에 전기적으로 및/또는 기계적으로 커플링되는 비교적 고체 층으로 굳어지거나 단단해지도록 상기 중합체 재료를 경화시키는 단계(850)를 포함하는,
    공작물(100)을 제조하기 위한 방법.
  27. 제26항에 있어서,
    상기 중합체 재료는 예를 들어, 3,4-에틸렌디옥시티오펜(PEDOT) 또는 이의 임의의 유도체와 같이 광학적으로 투명한 도전성 중합체인,
    공작물(100)을 제조하기 위한 방법.
  28. 제27항에 있어서,
    상기 중합체 재료는 디스플레이 애플리케이션들을 위해 사용되는 공작물의 제조 또는 태양 전지들의 제조에 대해 적응되는, 광학적으로 투명한 재료인,
    공작물(100)을 제조하기 위한 방법.
  29. 공작물(100)을 제조하기 위한 시스템으로서,
    기판(110)의 적어도 일부 상에 중합체 재료의 층(120)을 제공(810)하도록 구성되는, 스프레이 코터 또는 스핀 코터의 형태의 박막 증착 유닛과 같은 코터 ― 상기 중합체 재료는 방사선(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응됨 ― ;
    상이한 전기 도전율을 갖는 지역들의 패턴을 형성하도록 방사선에 상기 층을 노출함으로써 상기 중합체 재료의 층을 패터닝(830)하도록 구성되는 패터닝 툴 ― 상기 방사선에 노출되는 지역들의 적어도 일부는, 예를 들어, 상기 기판 상에 직접 인쇄되는, 레지스터들, 커패시터들 및 인덕터들과 같은 패시브 컴포넌트들 및 회로들 중 적어도 하나를 정의함 ― ; 및
    상기 중합체 재료가 상기 기판에 전기적으로 및/또는 기계적으로 커플링되는 비교적 고체 층으로 굳어지거나 단단해지도록 상기 중합체 재료를 경화(850)시키기 위한, 예를 들어, 리플로우 오븐, 전자 빔 생성기, 마이크로웨이브 유닛 또는 자외선 유닛과 같은 경화 툴을 포함하는,
    공작물(100)을 제조하기 위한 시스템.
  30. 제29항에 있어서,
    상기 지역들의 적어도 일부는, 레지스터들, 커패시터들 및 인덕터들 중 적어도 하나의 형태의 패시브 컴포넌트들 및/또는 회로들을 정의하기 위해 서로 상이한 도전율을 갖도록 상기 전자기 방사선에 노출되며, 상기 패시브 컴포넌트들 및/또는 회로들은 그리하여 상기 기판 상에 직접 인쇄되는,
    공작물(100)을 제조하기 위한 시스템.
  31. 기판(110) 및 중합체 재료의 층(120)을 포함하는 공작물(100)로서,
    상기 중합체 재료의 층은 상기 기판의 적어도 일부 상에 제공되고,
    상기 중합체 재료는 경화되지 않은 상태에서, 소정의 주파수 및 진폭 범위 내의 전자기 방사선(E)에 노출될 때 자신의 전기 도전율을 변화시키도록 적응되고;
    상기 중합체 재료의 층은 제 1 전기 도전율을 갖는 지역들(122) 및 제 2 전기 도전율 지역을 갖는 지역들(124)의 패턴(124)을 포함하고;
    상기 기판 상의 상기 중합체 재료는, 광학적으로 투명하고, 그리하여 디스플레이 애플리케이션들을 위해 사용되는 공작물의 제조 또는 태양 전지들의 제조에 대해 적응되는, 예를 들어, 3,4-에틸렌디옥시티오펜(PEDOT) 또는 이의 임의의 유도체와 같은 도전성 중합체인,
    공작물(100).
  32. 제31항에 있어서,
    상기 지역들의 적어도 일부는, 레지스터들, 커패시터들 및 인덕터들 중 적어도 하나의 형태의 패시브 컴포넌트들 및/또는 회로들을 정의하기 위해 서로 상이한 도전율을 갖도록 상기 전자기 방사선에 노출되며, 상기 패시브 컴포넌트들 및/또는 회로들은 그리하여 상기 기판 상에 직접 인쇄되는,
    공작물(100).
KR1020187018887A 2015-12-03 2016-10-18 중합체 층을 이용하여 공작물을 제조하기 위한 방법 및 시스템 KR20180089486A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE1500497-1 2015-12-03
SE1500497 2015-12-03
PCT/EP2016/074943 WO2017092923A1 (en) 2015-12-03 2016-10-18 Method and system for manufacturing a workpiece using a polymer layer

Publications (1)

Publication Number Publication Date
KR20180089486A true KR20180089486A (ko) 2018-08-08

Family

ID=57286443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187018887A KR20180089486A (ko) 2015-12-03 2016-10-18 중합체 층을 이용하여 공작물을 제조하기 위한 방법 및 시스템

Country Status (6)

Country Link
US (1) US10524359B2 (ko)
EP (1) EP3384739A1 (ko)
JP (1) JP2018537857A (ko)
KR (1) KR20180089486A (ko)
CN (1) CN108781509A (ko)
WO (1) WO2017092923A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581187B2 (en) * 2018-12-20 2023-02-14 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Method of heating SOC film on wafer by electromagnetic wave generator and heating apparatus using the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69413436T2 (de) * 1993-03-09 1999-05-20 Koninklijke Philips Electronics N.V., Eindhoven Herstellungsverfahren eines Musters von einem elektrisch leitfähigen Polymer auf einer Substratoberfläche und Metallisierung eines solchen Musters
US5427841A (en) * 1993-03-09 1995-06-27 U.S. Philips Corporation Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure
EP0615256B1 (en) 1993-03-09 1998-09-23 Koninklijke Philips Electronics N.V. Method of manufacturing a pattern of an electrically conductive polymer on a substrate surface and method of metallizing such a pattern
KR20030044562A (ko) * 2001-11-30 2003-06-09 오리온전기 주식회사 유기전기 발광 표시장치를 위한 전도성 고분자의 패터닝방법
JP4551625B2 (ja) * 2003-03-31 2010-09-29 大日本印刷株式会社 パターン形成体の製造方法
JP4583917B2 (ja) * 2004-12-27 2010-11-17 株式会社フジクラ 電子デバイスの製造方法および透明導電回路基板の製造方法
WO2006133380A2 (en) * 2005-06-07 2006-12-14 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Manufacturing of electronic devices using conductive polymer
JP4899777B2 (ja) * 2006-10-16 2012-03-21 大日本印刷株式会社 導電性パターン基板およびその製造方法
JP5213433B2 (ja) * 2006-12-21 2013-06-19 富士フイルム株式会社 導電膜およびその製造方法
KR101356238B1 (ko) 2007-03-26 2014-01-28 삼성전자주식회사 Ｕｖ 패터닝 가능한 전도성 고분자 필름의 제조방법 및이에 의해 제조되는 전도성 고분자 필름
US20080264682A1 (en) * 2007-04-24 2008-10-30 John Catron Substrate and negative imaging method for providing transparent conducting patterns
DE102008039660A1 (de) * 2007-09-06 2009-03-12 Heidelberger Druckmaschinen Ag Bedruckstoff bearbeitende Maschine und Verfahren in einer Bedruckstoff bearbeitenden Maschine
DE102010050507A1 (de) * 2010-11-08 2012-05-24 H.C. Starck Clevios Gmbh Verfahren zur Herstellung von Schichtkörpern durch Behandlung mit organischen Ätzmitteln und daraus erhältliche Schichtkörper
KR101365332B1 (ko) * 2011-10-25 2014-02-20 삼성전기주식회사 도전 기판 및 그 제조방법
KR20140086474A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 열전도성 필름 및 회로 기판 모듈
TWI500126B (zh) * 2013-01-02 2015-09-11 Au Optronics Corp 顯示裝置之驅動元件的構裝方法以及顯示裝置之驅動元件的構裝結構
WO2014133688A1 (en) * 2013-01-22 2014-09-04 Cambrios Technologies Corporation Two-sided laser patterning on thin film substrates
US9842665B2 (en) * 2013-02-21 2017-12-12 Nlight, Inc. Optimization of high resolution digitally encoded laser scanners for fine feature marking
US8921704B2 (en) * 2013-03-26 2014-12-30 Eastman Kodak Company Patterned conductive polymer with dielectric patch
TW201441345A (zh) * 2013-04-16 2014-11-01 Polychem Uv Eb Internat Corp 一種含有強氧化物前驅物的水性蝕刻劑組成及其構造與導電線路圖案化製程
CN104416289B (zh) * 2013-09-09 2017-09-12 恩耐公司 对高分辨率数字编码激光扫描器的优化以进行精细特征标记

Also Published As

Publication number Publication date
CN108781509A (zh) 2018-11-09
WO2017092923A1 (en) 2017-06-08
US10524359B2 (en) 2019-12-31
JP2018537857A (ja) 2018-12-20
EP3384739A1 (en) 2018-10-10
US20180359857A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
US6927471B2 (en) Electronic system modules and method of fabrication
RU2004126137A (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
WO1991014015A1 (en) Method and materials for forming multi-layer circuits by an additive process
RU2004126136A (ru) Способ встраивания компонента в основание
KR20100095033A (ko) 플렉스 리지드 배선판 및 전자 디바이스
WO2019181626A1 (ja) 電子回路装置および回路基板の製造方法
KR20180089486A (ko) 중합체 층을 이용하여 공작물을 제조하기 위한 방법 및 시스템
US8845842B2 (en) Method for manufacturing circuit board using electrically conductive particles and circuit board manufactured by the method
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
Lin et al. Fine‐pitch surface component mounting on screen‐printed fabric circuits
KR20140019689A (ko) 인쇄회로기판 및 그 제조방법
KR20050061343A (ko) 배선 회로 기판
KR19990023840A (ko) 전자 회로 패키지 및 다수의 도전성 표면을 전기적으로 접속하는 방법
US8877558B2 (en) Method for making electronic device with liquid crystal polymer and related devices
KR20100025865A (ko) 인쇄회로기판 및 그 제조 방법
KR20150017591A (ko) Ito를 이용한 연성 회로 기판 및 그 제조 방법
KR20210053596A (ko) 함몰형 신축전극 및 그 제조방법
JP2007250619A5 (ko)
Sakai et al. Printing and application of flexible and sodlerable electrodes for LED sheets
KR101476774B1 (ko) 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법
WO2018220072A1 (en) Method and system for manufacturing a workpiece by providing for a tackiness of a mixture of material adapted to modify its electrical conductivity when exposed with electromagnetic radiation
KR101055527B1 (ko) 패턴부의 리페어 구조 및 리페어 방법
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법
RU2603130C1 (ru) Способ изготовления многослойной печатной платы