KR101476774B1 - 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법 - Google Patents

패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법 Download PDF

Info

Publication number
KR101476774B1
KR101476774B1 KR1020130055201A KR20130055201A KR101476774B1 KR 101476774 B1 KR101476774 B1 KR 101476774B1 KR 1020130055201 A KR1020130055201 A KR 1020130055201A KR 20130055201 A KR20130055201 A KR 20130055201A KR 101476774 B1 KR101476774 B1 KR 101476774B1
Authority
KR
South Korea
Prior art keywords
base substrate
electronic device
posts
solder resist
pad
Prior art date
Application number
KR1020130055201A
Other languages
English (en)
Other versions
KR20140135011A (ko
Inventor
맹덕영
배종석
윤경로
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130055201A priority Critical patent/KR101476774B1/ko
Publication of KR20140135011A publication Critical patent/KR20140135011A/ko
Application granted granted Critical
Publication of KR101476774B1 publication Critical patent/KR101476774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법이 개시된다. 일면에 패드와 회로패턴이 형성된 베이스 기판; 상기 패드가 노출되도록 상기 베이스 기판에 코팅된 솔더 레지스트(solder resist); 및 상기 솔더 레지스트 상에, 제1 전자소자를 지지하기 위하여 상기 제1 전자소자 가장자리의 위치에 대응하여, 잉크젯의 잉크 분사에 의하여 형성되는 복수의 포스트(post)를 포함하고, 복수의 상기 포스트의 내측에는, 상기 제1 전자소자보다 폭이 더 좁은 제2 전자소자가 수용되는 공간이 마련되는 것을 특징으로 하는 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법이 제공된다.

Description

패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법{SUBSTRATE FOR PACKAGE AND METHOD FOR THE SAME AND ELECTRO COMPONENT PACKAGE AND METHOD FOR THE SAME}
본 발명은 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법 에 관한 것이다.
최근 휴대폰, 스마트폰, PDA, 테블릿 PC, 노트북, 넷북(net book) 등과 같은 휴대용 기기를 바탕으로 이루어지는 유비쿼터스 문화가 진화함에 따라, 이에 적용되는 전자기기의 칩(chip)에 여러 가지 기능을 구현할 수 있도록 하는 기술이 개발되고 있는 추세이다.
전자 패키징 기술은 전자기기의 칩에서부터 최종 완성제품까지의 모든 단계를 포함하는 광범위하고 다양한 시스템 제조 기술이다.
전자 패키징 기술은 최종 전자 제품의 성능, 크기, 가격, 신뢰성 등을 결정하는 매우 중요한 기술로서, 특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호처리, 영구적 신뢰성 등을 추구하는 최근의 전자제품에 있어서는 그 위상이 더욱 중요해 지고 있다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2011-0012046호(2011.02.09, 전자소자 패키지용 기판, 전자소자 패키지 및 그 제조방법)에 개시되어 있다.
본 발명의 목적은 잉크젯을 이용하여 포스트를 형성하는 패키지용 기판과 이를 포함하는 전자소자 패키지 그리고 그들의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 패드와 회로패턴이 형성된 베이스 기판; 상기 패드가 노출되도록 상기 베이스 기판에 코팅된 솔더 레지스트(solder resist); 및 상기 솔더 레지스트 상에, 제1 전자소자를 지지하기 위하여 상기 제1 전자소자 가장자리의 위치에 대응하여, 잉크젯의 잉크 분사에 의하여 형성되는 복수의 포스트(post)를 포함하고, 복수의 상기 포스트의 내측에는, 상기 제1 전자소자보다 폭이 더 좁은 제2 전자소자가 수용되는 공간이 마련되는 것을 특징으로 하는 패키지용 기판이 제공된다.
상기 포스트는 상기 제1 전자소자의 양 가장자리에 대응하는 위치에 형성될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 일면에 패드와 회로패턴이 형성된 베이스 기판; 상기 패드가 노출되도록 상기 베이스 기판에 코팅된 솔더 레지스트(solder resist); 상기 솔더 레지스트 상에 잉크젯의 잉크 분사에 의하여 형성되는 복수의 포스트(post); 복수의 상기 포스트에 의하여 가장자리가 지지되며 상기 베이스 기판 상에 와이어 본딩으로 실장되는 제1 전자소자; 및 상기 제1 전자소자보다 폭이 더 좁으며, 복수의 상기 포스트 내측 및 상기 제1 전자소자 하측에 위치하도록 상기 베이스 기판에 솔더링으로 실장되는 제2 전자소자를 포함하는 전자소자 패키지가 제공된다.
복수의 상기 포스트는 상기 제2 전자소자의 두께보다 더 두껍게 형성될 수 있다.
상기 베이스 기판의 타면에 형성되는 솔더볼을 더 포함할 수 있다.
또한, 본 발명의 또 다른 측면에 따르면, 일면에 패드와 회로패턴이 형성된 베이스 기판을 제공하는 단계; 상기 패드가 노출되도록 상기 베이스 기판을 솔더 레지스트(solder resist)로 코팅하는 단계; 및 상기 솔더 레지스트 상에 잉크젯으로 잉크를 분사하여, 제1 전자소자의 가장자리에 대응하는 위치에 상기 제1 전자소자를 지지하기 위한 복수의 포스트(post)를 형성하는 단계를 포함하고, 복수의 상기 포스트의 내측에는, 상기 제1 전자소자보다 폭이 더 좁은 제2 전자소자가 수용되는 공간이 마련되는 것을 특징으로 하는 패키지용 기판 제조방법이 제공된다.
상기 포스트를 형성하는 단계 이후에, 상기 포스트가 고정되도록 상기 포스트에 자외선을 조사하여 상기 포스트를 경화시키는 단계를 더 포함할 수 있다.
상기 베이스 기판을 솔더 레지스트로 코팅하는 단계는, 상기 베이스 기판에 솔더 레지스트를 도포하는 단계; 상기 베이스 기판의 상기 패드 부분을 제외한 상기 솔더 레지스트를 자외선에 노출시키는 단계; 및 상기 패드가 노출되도록 상기 솔더 레지스트를 현상하는 단계를 포함할 수 있다.
상기 포스트를 경화시키는 단계는, 상기 솔더 레지스트 및 상기 포스트를 모두 경화시킬 수 있다.
상기 포스트를 경화시키는 단계 이후에, 상기 패드를 도금하는 단계를 더 포함할 수 있다.
상기 베이스 기판을 솔더 레지스트로 코팅하는 단계와 상기 포스트를 형성하는 단계 사이에, 상기 패드를 도금하는 단계를 더 포함할 수 있다.
상기 포스트는 상기 제1 전자소자의 양 가장자리에 대응하는 위치에 형성될 수 있다.
본 발명의 또 다른 측면에 따르면, 일면에 패드와 회로패턴이 형성된 베이스 기판을 제공하는 단계; 상기 패드가 노출되도록 상기 베이스 기판을 솔더 레지스트(solder resist)로 코팅하는 단계; 상기 솔더 레지스트 상에 잉크젯으로 잉크를 분사하여 제1 전자소자의 가장자리에 대응하는 위치에 상기 제1 전자소자를 지지하기 위한 복수의 포스트(post)를 형성하는 단계; 상기 제1 전자소자보다 폭이 더 좁은 제2 전자소자를, 복수의 상기 포스트 내측 및 상기 제1 전자소자 하측에 위치하도록, 상기 베이스 기판에 솔더링으로 실장하는 단계; 상기 제1 전자소자를, 복수의 상기 포스트에 상에 위치하도록, 상기 베이스 기판 상에 와이어 본딩으로 실장하는 단계를 포함하는 전자소자 패키지 제조방법이 제공된다.
복수의 상기 포스트는 상기 제2 전자소자의 두께보다 더 두껍게 형성될 수 있다.
상기 제1 전자소자를 상기 베이스 기판 상에 와이어 본딩으로 실장하는 단계 이후에, 상기 베이스 기판의 타면에 솔더볼을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 패키지용 기판과 전자소자 패키지의 제조 비용이 절감되고 제조 공정이 단순해질 수 있다.
도 1은 본 발명의 일 실시예에 따른 패키지용 기판을 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 전자소자 패키지를 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 패키지용 기판 제조방법과 전자소자 패키지 제조방법을 나타내는 흐름도.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 패키지용 기판 제조방법과 전자소자 패키지 제조방법을 나타내는 공정도.
본 발명에 따른 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 패키지용 기판을 나타낸 도면이고, 도 2는 본 발명의 일 실시예에 따른 전자소자 패키지를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 패키지용 기판은, 베이스 기판(110), 솔더 레지스트(120), 포스트(130)를 포함할 수 있다.
베이스 기판(110)은 동박적층판 등과 같은 기본이 되는 기판이다. 동박적층판인 베이스 기판(110)은 코어 기판에 단면 또는 양면에 동박이 적층된 것일 수 있다. 베이스 기판(110)에 일면에는 패드(111)와 회로패턴(112)이 형성될 수 있다. 즉, 베이스 기판(110)의 동박은 패드(111)와 회로패턴(112)으로 될 수 있다. 회로패턴(112)은 배선의 패턴이며, 패드(111)는 단자의 역할을 한다.
솔더 레지스트(120)는 회로의 잘못된 접속을 방지하고, 회로패턴(112)을 보호하기 위한 물질로서 특히 솔더링 중에 불필요한 접속이 일어나는 것을 방지하는 피막이다.
솔더 레지스트(120)는 베이스 기판(110)에 코팅된다. 이 경우, 회로패턴(112)은 솔더 레지스트(120)에 의하여 커버되나, 패드(111)는 노출될 수 있다. 이는 패드(111)가 단자의 역할을 하기 때문이다.
포스트(130)는 지지대 역할을 하는 부분으로, 솔더 레지스트(120) 상에 형성될 수 있다. 이 경우, 포스트(130)는 잉크젯의 잉크 분사에 의하여 형성될 수 있다. 잉크젯의 잉크 분사에 의한 방법에 의하면, 포스트(130)를 만들기 위한 별도의 솔더 레지스트(120)의 도포, 노광 및 현상의 공정이 생략될 수 있으며, 잉크의 분사로서 공정이 단순화될 수 있다.
포스트(130)는 복수로 형성될 수 있으며, 후술하게 될 제1 전자소자(140) 가장자리의 위치에 대응하여 형성될 수 있다. 이는 제1 전자소자(140)가 포스트(130)에 의하여 지지되기 때문이다.
포스트(130)는 제1 전자소자(140)의 가장자리를 따라 연속적으로 형성될 수 있다. 예를 들어, 제1 전자소자(140)가 사각형이라면 포스트(130) 역시 사각형으로 형성될 수 있다.
또한, 포스트(130)는 제1 전자소자(140)의 양 가장자리에 대응하도록 형성될 수 있다. 즉, 포스트(130)는 두 개의 기둥 형태로 형성될 수 있다. 이 경우, 포스트(130)는 사각기둥 또는 원기둥 형상일 수 있다.
한편, 복수의 포스트(130) 내부에는 후술하게 될 제2 전자소자(145)가 수용될 수 있는 공간이 마련될 수 있다.
예를 들어, 포스트(130)가 사각형의 제1 전자소자(140)를 따라 사각형으로 형성되는 경우, 상기 사각형 내부에 제2 전자소자(145)가 수용되는 공간이 형성될 수 있다. 또한, 포스트(130)가 제1 전자소자(140)의 양 가장자리에 대응하도록 형성되는 경우, 하나의 포스트(130)와 다른 하나의 포스트(130) 사이에 제2 전자소자(145)가 수용되는 공간이 형성될 수 있다.
이상으로, 본 발명의 일 실시예에 따른 패키지용 기판에 대하여 설명하였다. 다음으로 이를 포함한 전자소자 패키지를 설명하기로 한다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 전자소자 패키지는, 베이스 기판(110), 솔더 레지스트(120), 포스트(130), 제1 전자소자(140), 제2 전자소자(145) 및 솔더볼(150)을 포함할 수 있다.
베이스 기판(110), 솔더 레지스트(120) 및 포스트(130)는 상술한 바와 같다.
제1 전자소자(140)와 제2 전자소자(145)는 칩 등이 될 수 있다. 제1 전자소자(140)는 제2 전자소자(145)보다 폭 또는 단면적이 더 클 수 있으며, 제1 전자소자(140)는 제2 전자소자(145) 상측에 위치할 수 있다.
이 경우, 제1 전자소자(140)는 포스트(130)에 의하여 지지되며, 제2 전자소자(145)와 겹치지 않는 제1 전자소자(140) 예를 들어 제1 전자소자(140)의 가장자리가 포스트(130)에 의하여 지지될 수 있다.
제1 전자소자(140)는 와이어 본딩으로 베이스 기판(110)에 실장될 수 있다. 즉, 제1 전자소자(140)의 단자부분은 베이스 기판(110)의 패드(111)과 와이어(141)를 통하여 실장될 수 있다.
제2 전자소자(145)는 솔더링에 의하여 베이스 기판(110)에 실장될 수 있다. 즉, 제2 전자소자(145)는 베이스 기판(110)의 패드(111)와 솔더범프(146)에 의하여 전기적으로 접속될 수 있다.
포스트(130)는 제2 전자소자(145)의 두께보다 더 두껍게 형성될 수 있다. 이로써, 제2 전자소자(145)와 제2 전자소자(145) 상측에 위치하는 제1 전자소자(140)가 이격되게 배치될 수 있다.
솔더볼(150)은 베이스 기판(110)의 타면에 형성되며 다른 기판 등과 전기적으로 연결될 수 있도록 한다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 패키지용 기판과 전자소자 패키지에 의하면, 잉크를 이용하여 포스트(130)를 형성하므로 제조 공정이 단순화됨으로써 제조 단가가 절감될 수 있다.
다음으로 패키지용 기판과 전자소자 패키지 각각의 제조방법에 대하여 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른 패키지용 기판 제조방법과 전자소자 패키지 제조방법을 나타내는 흐름도이고, 도 4 내지 도 9는 본 발명의 일 실시예에 따른 패키지용 기판 제조방법과 전자소자 패키지 제조방법을 나타내는 공정도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 패키지용 기판 제조방법은, 베이스 기판(110)을 제공하는 단계(S110), 솔더 레지스트(120)로 베이스 기판(110)을 코팅하는 단계(S120), 포스트(130)를 형성하는 단계(S130), 포스트(130)를 경화하는 단계(S140) 및 패드(111)를 도금하는 단계(S150)를 포함할 수 있다.
도 4에 도시된 바와 같이, 베이스 기판(110)을 제공하는 단계(S110)는 동박적층된 코어기판을 준비하는 단계로, 베이스 기판(110) 일면에는 패드(111)와 회로패턴(112)이 형성될 수 있다.
패드(111)와 회로패턴(112)은 드라이 필름(dry film; D/F)을 이용하여 형성될 수 있다. 드라이 필름은 필름 형태의 감광재와 신축성을 얻기 위한 마일러 필름 및 커버 필름으로 이루어져있다.
구체적으로, 베이스 기판(110)에 드라이 필름이 라미네이트된 후, 패드(111)와 회로패턴(112)이 될 부분을 제외하고 드라이 필름이 자외선에 노광된다. 그 후, 현상 과정에서 패드(111)와 회로패턴(112)을 제외한 나머지 부분의 드라이 필름이 제거된다. 패드(111)와 회로패턴(112)을 제외한 부분의 동박이 에칭되고, 패드(111)와 회로패턴(112) 상에 라미네이트된 드라이 필름까지 제거되면 패드(111)와 회로패턴(112)이 형성된다.
도 5에 도시된 바와 같이, 솔더 레지스트(120)로 베이스 기판(110)을 코팅하는 단계(S120)는 베이스 기판(110)의 패드(111)가 외부로 노출되도록 베이스 기판(110)을 솔더 레지스트(120)로 코팅하는 단계이다.
솔더 레지스트(120)로 베이스 기판(110)을 코팅하는 단계(S120)는, 솔더 레지스트(120)를 도포하는 단계(S121), 자외선에 노광하는 단계(S122) 및 현상하는 단계(S123)을 포함할 수 있다.
솔더 레지스트(120)를 도포하는 단계(S121)는 베이스 기판(110)에 솔더 레지스트(120)를 전체적으로 도포하는 단계이다.
자외선에 노광하는 단계(S122)는 도포된 솔더 레지스트(120)에서 패드(111) 부분을 제외한 나머지 부분이 자외선에 노광되는 단계이다.
현상하는 단계(S123)는 현상 과정을 거쳐 패드(111) 부분의 솔더 레지스트(120)가 제거되어 패드(111) 부분이 노출되도록 베이스 기판(110)에 솔더 레지스트(120)가 코팅되는 단계이다.
도 6에 도시된 바와 같이, 포스트(130)를 형성하는 단계(S130)는 솔더 레지스트(120) 잉크젯으로 잉크를 분사하여 포스트(130)를 형성하는 단계이다. 포스트(130)는 제1 전자소자(140)의 가장자리를 지지하기 위한 것으로 제1 전자소자(140)의 가장자리에 대응하는 위치에 형성될 수 있다.
포스트(130)는 복수로 형성될 수 있으며, 제1 전자소자(140)의 양 가장자리에 대응하도록 두 개가 형성될 수 있다. 또한, 제1 전자소자(140) 하측에 위치하여 베이스 기판(110)에 실장될 제2 전자소자(145)의 두께보다 더 두껍게 형성될 수 있다.
포스트(130)를 경화하는 단계(S140)는 포스트(130)가 고정되도록 포스트(130)에 자외선을 조사하여 포스트(130)를 경화시키는 단계이다.
이 경우, 포스트(130) 경화를 위한 자외선은 솔더 레지스트(120)도 함께 경화시킬 수 있다. 즉, 이에 따르면, 포스트(130)와 솔더 레지스트(120)의 경화를 위하여 두 번의 자외선 조사가 필요하지 않으므로 공정이 단순화될 수 있다.
패드(111)를 도금하는 단계(S150)는 패드(111)를 금 또는 니켈 등으로 도금하는 단계이다. 패드(111)를 도금함으로써 내마모성과 접속성이 향상될 수 있다.
본 발명의 다른 실시예에 따른 패키지용 기판 제조방법에서는 솔더 레지스트(120)를 코팅한 단계 이후에 패드(111)를 도금하는 단계가 이루어지며, 그 이후에 포스트(130)를 형성하고 포스트(130)를 경화하는 단계가 이루어질 수 있다.
이는 잉크의 성분이 도금에 필요한 약품에 대해 내약품성이 약한 경우에는 도금을 한 뒤에 포스트(130)를 형성하는 것이 유리하기 때문이다. 즉, 잉크의 종류에 따라서 포스트(130)를 형성하는 시기가 결정될 수 있다.
이상으로, 본 발명의 일 실시예에 따른 패키지용 기판 제조방법에 대하여 설명하였다. 다음으로 이를 포함한 전자소자 패키지 제조방법을 설명하기로 한다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 패키지용 기판 제조방법은, 베이스 기판(110)을 제공하는 단계(S110), 솔더 레지스트(120)로 베이스 기판(110)을 코팅하는 단계(S120), 포스트(130)를 형성하는 단계(S130), 포스트(130)를 경화하는 단계(S140) 및 패드(111)를 도금하는 단계(S150), 제1 전자소자(140) 및 제2 전자소자(145)를 실장하는 단계(S160) 및 솔더볼(150)을 형성하는 단계(S170)를 포함할 수 있다.
베이스 기판(110)을 제공하는 단계(S110), 솔더 레지스트(120)로 베이스 기판(110)을 코팅하는 단계(S120), 포스트(130)를 형성하는 단계(S130), 포스트(130)를 경화하는 단계(S140) 및 패드(111)를 도금하는 단계(S150)는 상술한 바와 같다.
도 7 및 도 8에 도시된 바와 같이, 제1 전자소자(140) 및 제2 전자소자(145)를 실장하는 단계(S160)는 베이스 기판(110)에 제1 전자소자(140)와 제2 전자소자(145)를 실장하는 단계이다.
먼저 제2 전자소자(145)가 먼저 실장된다. 제2 전자소자(145)는 제1 전자소자(140)보다 폭 또는 단면적이 더 좁으며, 제2 전자소자(145)는 복수의 상기 포스트(130) 내측 및 상기 제1 전자소자(140) 하측에 위치할 수 있따.
이 경우, 제2 전자소자(145)는 베이스 기판(110)에 솔더링으로 실장될 수 있다. 즉, 베이스 기판(110)의 패드(111)에 솔더범프(146)에 의하여 제2 전자소자(145)가 전기적으로 접속될 수 있다.
제1 전자소자(140)는 제2 전자소자(145) 상측에 위치하도록 베이스 기판(110)에 실장된다. 또한 제1 전자소자(140)는 포스트(130)에 의하여 지지될 수 있다. 이 경우, 제2 전자소자(145)와 겹치지 않는 제1 전자소자(140)가 포스트(130)에 의하여 지지될 수 있다.
포스트(130)는 제2 전자소자(145)보다 더 두껍게 형성될 수 있으며, 이에 따라 제1 전자소자(140)가 제2 전자소자(145)에 대해 이격되어 실장될 수 있다.
솔더볼(150)을 형성하는 단계(S170)는 다른 기판 등과 전기적으로 접속되도록 하는 솔더볼(150)을 베이스 기판(110)의 타면에 형성하는 단계이다. 이로써, 상술한 전자소자 패키지가 다른 기판에 연결될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 패키지용 기판과 전자소자 패키지는, 포스트를 잉크로 형성하기 때문에, 공정이 단순화되고 제조 비용이 줄어들 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 베이스 기판
111: 패드
112: 회로패턴
120: 솔더 레지스트
130: 포스트
140: 제1 전자소자
141: 와이어
145: 제2 전자소자
146: 솔더범프
150: 솔더볼

Claims (15)

  1. 일면에 패드와 회로패턴이 형성된 베이스 기판;
    상기 패드가 노출되도록 상기 베이스 기판에 코팅된 솔더 레지스트(solder resist); 및
    상기 솔더 레지스트 상에, 제1 전자소자를 지지하기 위하여 상기 제1 전자소자 가장자리의 위치에 대응하여, 잉크젯의 잉크 분사에 의하여 형성되는 복수의 포스트(post)를 포함하고,
    복수의 상기 포스트의 내측에는, 상기 제1 전자소자보다 폭이 더 좁은 제2 전자소자가 수용되는 공간이 마련되는 것을 특징으로 하는 패키지용 기판.
  2. 제1항에 있어서,
    상기 포스트는 상기 제1 전자소자의 양 가장자리에 대응하는 위치에 형성되는 것을 특징으로 하는 패키지용 기판.
  3. 일면에 패드와 회로패턴이 형성된 베이스 기판;
    상기 패드가 노출되도록 상기 베이스 기판에 코팅된 솔더 레지스트(solder resist);
    상기 솔더 레지스트 상에 잉크젯의 잉크 분사에 의하여 형성되는 복수의 포스트(post);
    복수의 상기 포스트에 의하여 가장자리가 지지되며 상기 베이스 기판 상에 와이어 본딩으로 실장되는 제1 전자소자; 및
    상기 제1 전자소자보다 폭이 더 좁으며, 복수의 상기 포스트 내측 및 상기 제1 전자소자 하측에 위치하도록 상기 베이스 기판에 솔더링으로 실장되는 제2 전자소자를 포함하는 전자소자 패키지.
  4. 제3항에 있어서,
    복수의 상기 포스트는 상기 제2 전자소자의 두께보다 더 두껍게 형성되는 것을 특징으로 하는 전자소자 패키지.
  5. 제4항에 있어서,
    상기 베이스 기판의 타면에 형성되는 솔더볼을 더 포함하는 전자소자 패키지.
  6. 일면에 패드와 회로패턴이 형성된 베이스 기판을 제공하는 단계;
    상기 패드가 노출되도록 상기 베이스 기판을 솔더 레지스트(solder resist)로 코팅하는 단계; 및
    상기 솔더 레지스트 상에 잉크젯으로 잉크를 분사하여, 제1 전자소자의 가장자리에 대응하는 위치에 상기 제1 전자소자를 지지하기 위한 복수의 포스트(post)를 형성하는 단계를 포함하고,
    복수의 상기 포스트의 내측에는, 상기 제1 전자소자보다 폭이 더 좁은 제2 전자소자가 수용되는 공간이 마련되는 것을 특징으로 하는 패키지용 기판 제조방법.
  7. 제6항에 있어서,
    상기 포스트를 형성하는 단계 이후에,
    상기 포스트가 고정되도록 상기 포스트에 자외선을 조사하여 상기 포스트를 경화시키는 단계를 더 포함하는 패키지용 기판 제조방법.
  8. 제7항에 있어서,
    상기 베이스 기판을 솔더 레지스트로 코팅하는 단계는,
    상기 베이스 기판에 솔더 레지스트를 도포하는 단계;
    상기 베이스 기판의 상기 패드 부분을 제외한 상기 솔더 레지스트를 자외선에 노출시키는 단계; 및
    상기 패드가 노출되도록 상기 솔더 레지스트를 현상하는 단계를 포함하는 것을 특징으로 하는 패키지용 기판 제조방법.
  9. 제8항에 있어서,
    상기 포스트를 경화시키는 단계는,
    상기 솔더 레지스트 및 상기 포스트를 모두 경화시키는 것을 특징으로 하는 패키지용 기판 제조방법.
  10. 제7항에 있어서,
    상기 포스트를 경화시키는 단계 이후에,
    상기 패드를 도금하는 단계를 더 포함하는 패키지용 기판 제조방법.
  11. 제6항에 있어서,
    상기 베이스 기판을 솔더 레지스트로 코팅하는 단계와 상기 포스트를 형성하는 단계 사이에,
    상기 패드를 도금하는 단계를 더 포함하는 패키지용 기판 제조방법.
  12. 제6항에 있어서,
    상기 포스트는 상기 제1 전자소자의 양 가장자리에 대응하는 위치에 형성되는 것을 특징으로 하는 패키지용 기판 제조방법.
  13. 일면에 패드와 회로패턴이 형성된 베이스 기판을 제공하는 단계;
    상기 패드가 노출되도록 상기 베이스 기판을 솔더 레지스트(solder resist)로 코팅하는 단계;
    상기 솔더 레지스트 상에 잉크젯으로 잉크를 분사하여 제1 전자소자의 가장자리에 대응하는 위치에 상기 제1 전자소자를 지지하기 위한 복수의 포스트(post)를 형성하는 단계;
    상기 제1 전자소자보다 폭이 더 좁은 제2 전자소자를, 복수의 상기 포스트 내측 및 상기 제1 전자소자 하측에 위치하도록, 상기 베이스 기판에 솔더링으로 실장하는 단계;
    상기 제1 전자소자를, 복수의 상기 포스트에 상에 위치하도록, 상기 베이스 기판 상에 와이어 본딩으로 실장하는 단계를 포함하는 전자소자 패키지 제조방법.
  14. 제13항에 있어서,
    복수의 상기 포스트는 상기 제2 전자소자의 두께보다 더 두껍게 형성되는 것을 특징으로 하는 전자소자 패키지 제조방법.
  15. 제13항에 있어서,
    상기 제1 전자소자를 상기 베이스 기판 상에 와이어 본딩으로 실장하는 단계 이후에,
    상기 베이스 기판의 타면에 솔더볼을 형성하는 단계를 더 포함하는 전자소자 패키지 제조방법.
KR1020130055201A 2013-05-15 2013-05-15 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법 KR101476774B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130055201A KR101476774B1 (ko) 2013-05-15 2013-05-15 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055201A KR101476774B1 (ko) 2013-05-15 2013-05-15 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140135011A KR20140135011A (ko) 2014-11-25
KR101476774B1 true KR101476774B1 (ko) 2014-12-26

Family

ID=52455861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055201A KR101476774B1 (ko) 2013-05-15 2013-05-15 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101476774B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825774B2 (en) 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068660A (ko) * 2008-12-15 2010-06-24 삼성전기주식회사 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
KR101250665B1 (ko) * 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100068660A (ko) * 2008-12-15 2010-06-24 삼성전기주식회사 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
KR101250665B1 (ko) * 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825774B2 (en) 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package
US11437326B2 (en) 2018-08-01 2022-09-06 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20140135011A (ko) 2014-11-25

Similar Documents

Publication Publication Date Title
US20130213695A1 (en) Method of manufacturing flying tail type rigid-flexible printed circuit board and flying tail type rigid-flexible printed circuit board manufactured by the same
US20160155713A1 (en) Semiconductor package and method of manufacturing the same
KR20140075357A (ko) 칩 내장형 인쇄회로기판과 그를 이용한 반도체 패키지 및 칩 내장형 인쇄회로기판의 제조방법
KR20120041010A (ko) 반도체 패키지 및 그 제조 방법
KR20140018016A (ko) 인쇄회로기판의 제조방법
KR101693747B1 (ko) 전자소자 내장 기판 및 그 제조 방법
US20150245492A1 (en) Multilayer wiring board with built-in electronic component
JP2016096246A (ja) フレキシブルプリント配線板のソルダーレジスト形成方法
CN101090074A (zh) 用于电子元件封装件的印刷电路板及其制造方法
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
KR101476774B1 (ko) 패키지용 기판과 그 제조방법 및 전자소자 패키지와 그 제조방법
KR20140103787A (ko) 칩 내장형 임베디드 인쇄회로기판 및 그 제조방법
JP5849874B2 (ja) 半導体装置、基板の製造方法およびシステム
US9385084B2 (en) Metal pattern structure having positioning layer
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
KR20130073714A (ko) 반도체 패키지
CN102655715A (zh) 柔性印刷电路板及其制造方法
US20100055605A1 (en) Printed circuit board and method of manufacturing the same
JP2005268521A (ja) 導電性接着剤によって回路要素を形成し接続子と接続する方法
JP5933271B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP2008041693A (ja) 半導体素子収納用パッケージとそれを用いた圧電発振器、通信機器及び電子機器、並びに半導体素子収納用パッケージの製造方法
KR101966317B1 (ko) 인쇄회로기판의 제조방법
KR20110080491A (ko) 반도체 칩 패키지 제조방법
KR101504010B1 (ko) 직접회로소자 패키지 제조방법
KR20030011434A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6