KR20180064518A - 반도체 웨이퍼의 가공 방법 - Google Patents

반도체 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR20180064518A
KR20180064518A KR1020187013374A KR20187013374A KR20180064518A KR 20180064518 A KR20180064518 A KR 20180064518A KR 1020187013374 A KR1020187013374 A KR 1020187013374A KR 20187013374 A KR20187013374 A KR 20187013374A KR 20180064518 A KR20180064518 A KR 20180064518A
Authority
KR
South Korea
Prior art keywords
wafer
coating layer
amplitude
curvature
grinding
Prior art date
Application number
KR1020187013374A
Other languages
English (en)
Other versions
KR102110850B1 (ko
Inventor
토시유키 다나카
야스유키 하시모토
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20180064518A publication Critical patent/KR20180064518A/ko
Application granted granted Critical
Publication of KR102110850B1 publication Critical patent/KR102110850B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0633—Grinders for cutting-off using a cutting wire
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/04—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a rotary work-table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Abstract

우선 반도체 단결정 잉곳을 슬라이스하여 박원판(薄円板) 형상의 웨이퍼를 제작하고(슬라이스 공정), 이 웨이퍼의 제1면 전체에 경화성 재료를 도포함으로써, 평탄화한 도포층을 형성한 후에(도포층 형성 공정), 이 도포층을 경화시킨다(도포층 경화 공정). 다음으로 연삭 장치에 의해 웨이퍼의 제1면과는 반대측의 제2면을 평면 연삭한 후에, 도포층을 웨이퍼의 제1면으로부터 제거한다. 추가로 연삭 장치에 의해 웨이퍼의 제1면을 평면 연삭한다. 상기 슬라이스 공정 후로서 상기 도포층 형성 공정 전의 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 복수회 반복한다.

Description

반도체 웨이퍼의 가공 방법
본 발명은, 반도체 웨이퍼를 가공하는 방법, 특히 반도체 웨이퍼의 표면을 평탄화하기 위한 가공 방법에 관한 것이다. 또한, 본 국제 출원은, 2015년 10월 20일에 출원한 일본국 특허 출원 제206066호(일본특허출원 2015-206066)에 기초하는 우선권을 주장하는 것으로서, 일본특허출원 2015-206066의 전체 내용을 본 국제 출원에 원용한다.
종래, 반도체 웨이퍼는, 미세한 패턴을 사진 제판에 의해 작성하기 위해, 웨이퍼의 표면의 평탄화가 요구되고 있었다. 특히 「나노토포그래피」라고 불리우는 표면 굴곡은, 공간 파장 성분이 약 0.2∼20㎜의 웨이퍼 표면에 존재하는 요철이고, 최근, 이 나노토포그래피를 저감함으로써 반도체 웨이퍼의 평탄도를 향상시키기 위한 기술이 제안되고 있다. 이러한 웨이퍼의 평탄화 가공 방법으로서, 단결정 잉곳을 슬라이스하여 박원판(薄円板) 형상의 웨이퍼를 제작하고, 이 웨이퍼의 제1면에 경화성 재료를 도포하여, 웨이퍼의 제1면에 도포된 경화성 재료를 평탄하게 형성하고, 이 경화성 재료가 경화한 후에 경화성 재료의 평탄면이 웨이퍼 보유지지(保持) 수단에 접하도록 웨이퍼를 웨이퍼 보유지지 수단에 올려놓아 제1면과는 반대측의 제2면을 연삭하고, 또한 경화성 재료를 제거한 후에, 상기 연삭된 제2면이 웨이퍼 보유지지 수단에 접하도록 웨이퍼를 웨이퍼 보유지지 수단에 올려놓아 제1면을 연삭하는 웨이퍼의 제조 방법이 개시되어 있다(예를 들면, 특허문헌 1 참조). 이 웨이퍼의 제조 방법에서는, 도포 공정에서 웨이퍼의 제1면에 도포하는 경화성 재료의 두께가 40㎛ 이상 300㎛ 미만이다.
이와 같이 구성된 웨이퍼의 제조 방법에서는, 웨이퍼의 제2면을 연삭할 때, 경화성 재료가 40㎛ 이상 300㎛ 미만의 두께로 도포되어 있기 때문에, 웨이퍼의 표면 굴곡을 충분하게 흡수할 수 있고, 연삭시에 웨이퍼의 가공면에 표면 굴곡이 전사되어 버리는 일이 없다. 이와 같이 하여, 웨이퍼의 제2면은, 래핑 공정 또는 양두(兩頭) 연삭 공정을 행하는 일 없이, 연삭 공정에 의해, 표면 굴곡이 제거된 균일한 평탄면으로 가공된다. 그리고, 제1면에 도포된 경화성 재료를 제거한 후에, 웨이퍼의 제1면을 연삭할 때, 척 테이블에 접하고 있는 제2면이 평탄면이기 때문에, 제1면에, 표면 굴곡이 전사되는 일도 없고, 두께가 균일한 평탄면으로 가공할 수 있다.
한편, 잉곳으로부터 슬라이스하여 얻어진 박판 형상 웨이퍼의 제1면에, 경화 수축률이 7％ 이하이고 또한 저장 탄성률의 25℃에서의 값이 1.0×106∼3.0×109㎩인 경화성 수지 조성물을 10㎛∼200㎛의 막두께로 도포가공하고, 경화성 수지 조성물을 도포가공한 웨이퍼의 제2면을 압압 수단에 의해 압압함으로써 제1면에 도포한 경화성 수지 조성물층을 평탄화하고, 압압 수단에 의한 압압을 해제한 후에 웨이퍼에 도포가공된 경화성 수지 조성물층에 활성 에너지선을 조사하여 웨이퍼 표면에서 경화시키고, 또한 경화성 수지 조성물층에서 고정된 웨이퍼의 제2면을 평탄하게 연삭 가공한 후에, 표면 가공 공정에 의해 평탄화된 웨이퍼의 제2면을 기준면으로 하여, 제1면을 연삭 가공하는 웨이퍼의 제조 방법이 개시되어 있다(예를 들면, 특허문헌 2 참조).
이와 같이 구성된 웨이퍼의 제조 방법에서는, 잉곳으로부터 슬라이스하여 얻어진 웨이퍼의 제1면에 경화성 수지 조성물을 도포가공함으로써 경화성 수지 조성물층을 형성하고, 경화성 수지 조성물층이 존재하는 면이 저면이 되도록 웨이퍼를 평탄한 판 형상 부재 등의 압압 수단에 의해 균등하게 압압하여 평탄면으로 가공하고, 압압 수단을 웨이퍼로부터 떨어지게 한 후, 경화성 수지 조성물층에 활성 에너지선을 조사하여 경화시키고, 평탄면과는 반대측의 웨이퍼의 제2면을 연삭한다. 여기에서, 저장 탄성률의 25℃에서의 값이 1.0×106∼3.0×109㎩인 경화성 수지 조성물을 웨이퍼의 제1면에 두께 10㎛∼200㎛로 도포가공함으로써, 이 경화성 수지 조성물층에 의해 웨이퍼의 표면 굴곡을 충분하게 흡수할 수 있고, 연삭 가공 공정에 있어서 웨이퍼의 가공면에 표면 굴곡이 전사되어 버리는 일이 없다.
그리고, 제1면에 도포가공된 경화성 수지 조성물층을 제거한 후에, 웨이퍼의 제1면을 연삭한다. 이때, 고정 부재에 접하고 있는 제2면이 평탄면이기 때문에, 제1면에 표면 굴곡이 전사되는 일도 없고, 두께가 균일한 평탄면으로 가공할 수 있다. 이와 같이, 연삭 공정에 있어서, 슬라이스시에 발생한 웨이퍼의 표면 굴곡을 제거할 수 있다.
일본공개특허공보 2006-269761호(청구항 1, 단락 [0012], [0013], 도 1) 일본공개특허공보 2009-272557호(청구항 1, 단락 [0015], [0016], 도 1)
그러나, 상기 종래의 특허문헌 1 및 2에 나타난 웨이퍼의 제조 방법에서는, 웨이퍼의 표면에 형성된 경화성 수지 조성물층이 1층뿐이기 때문에, 경화성 수지 조성물이 경화시에 수축되어, 웨이퍼의 표면 굴곡이 경화성 수지 조성물층에 전사되어 버리는 문제가 있었다. 이 웨이퍼의 표면 굴곡이 전사된 경화성 수지 조성물층의 표면을 기준으로 웨이퍼 표면을 연삭하면, 연삭 후의 웨이퍼에 상기 경화성 수지 조성물층의 표면 굴곡이 남아 버리는 문제점이 있었다. 이 때문에, 상기 경화성 수지 조성물의 경화 수축에 의한 영향을 저감하기 위해, 경화성 수지 조성물층의 두께를 두껍게 하는 방법이 고려된다. 그러나, 경화성 수지 조성물층의 두께를 두껍게 하면, 경화성 수지 조성물의 경화 전의 유동성(흐르기 쉬움)의 영향을 받기 쉬워지기 때문에, 상기 종래의 특허문헌 1 및 2에 나타난 웨이퍼의 제조 방법에서는, 경화성 수지 조성물층 표면을 평탄하게 하는 것이 어려워, 경화성 수지 조성물층 표면에 요철이 발생하는 문제점이 있다. 이 표면에 요철을 갖는 경화성 수지 조성물층의 표면을 기준으로 웨이퍼를 연삭하면, 연삭 후의 웨이퍼 표면에 상기 경화성 수지 조성물층 표면의 요철이 전사되어 버리는 문제점이 있었다.
본 발명의 목적은, 비교적 큰 표면 굴곡을 갖는 반도체 웨이퍼 표면에 복수의 도포층을 형성함으로써, 반도체 웨이퍼의 연삭시의 기준이 되는 가장 외측의 도포층의 표면 굴곡을 저감하여 그 표면을 평탄화함으로써, 연삭 후의 반도체 웨이퍼의 표면 굴곡을 제거할 수 있고, 그 표면을 평탄화할 수 있는, 반도체 웨이퍼의 가공 방법을 제공하는 것에 있다. 본 발명의 다른 목적은, 반도체 웨이퍼 표면에 복수회로 나누어 도포층을 형성하고 각 도포층의 두께를 얇게 함으로써, 도포층을 형성하기 위한 수지 등의 경화성 재료의 경화 수축의 영향을 완화할 수 있음과 함께, 수지 등의 경화성 재료의 유동성의 영향을 완화할 수 있고, 복수의 도포층 중 가장 외측의 도포층 표면을 안정적으로 평탄한 면으로 형성할 수 있는, 반도체 웨이퍼의 가공 방법을 제공하는 것에 있다.
통상, 반도체 웨이퍼의 표면 굴곡의 제거, 즉 나노토포그래피의 개선을 목적으로 하여, 연질의 수지 등의 경화성 재료를 웨이퍼의 한쪽의 면(제1면)에 도포하여 도포층을 형성함으로써 평탄한 기준면을 형성하고, 이 기준면을 흡착함으로써 웨이퍼를 탄성 변형시키지 않고 지지하여, 상기 웨이퍼의 다른 한쪽의 면(제2면)을 연삭한다. 그러나, 표면 굴곡이 큰 웨이퍼에 대해서는, 도포층이 1층만으로는 웨이퍼의 표면 굴곡을 충분하게 모두 흡수할 수 없어, 도포층 표면에 웨이퍼의 표면 굴곡이 전사되어 버려, 웨이퍼의 표면 굴곡의 제거, 즉 나노토포그래피의 개선을 충분하게 행할 수 없다. 그래서, 본 발명자는, 1층의 도포층에 의해 표면 굴곡이 완화된 이 도포층 표면에, 추가로 도포층을 형성함으로써, 반도체 웨이퍼의 표면 굴곡을 제거, 즉 나노토포그래피를 개선할 수 있는 것을 인식하여, 본 발명을 이루어내기에 이르렀다.
본 발명의 제1 관점은, 반도체 단결정 잉곳을 와이어 소 장치에 의해 슬라이스하여 박원판 형상의 반도체 웨이퍼를 얻는 슬라이스 공정과, 이 웨이퍼의 제1면 전체에 경화성 재료를 도포함으로써, 평탄화한 도포층을 형성하는 도포층 형성 공정과, 이 도포층을 경화시키는 도포층 경화 공정과, 이 경화한 도포층의 표면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 제1면과는 반대측의 제2면을 평면 연삭하는 제1 평면 연삭 공정과, 상기 경화한 도포층을 웨이퍼의 제1면으로부터 제거하는 도포층 제거 공정과, 이 도포층이 제거된 웨이퍼의 제2면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 제1면을 평면 연삭하는 제2 평면 연삭 공정을 포함하는 웨이퍼의 가공 방법으로서, 슬라이스 공정 후로서 도포층 형성 공정 전의 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 복수회 반복하는 것을 특징으로 한다.
본 발명의 제2 관점은, 제1 관점에 기초하는 발명으로서, 추가로 슬라이스 공정 후로서 도포층 형성 공정 전의 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만일 때, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하는 것을 특징으로 한다.
본 발명의 제3 관점은, 제1 관점에 기초하는 발명으로서, 추가로 슬라이스 공정 후로서 도포층 형성 공정 전의 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 2.0㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 3회 반복하는 것을 특징으로 한다.
본 발명의 제1 관점의 반도체 웨이퍼의 가공 방법에서는, 슬라이스 공정 후로서 도포층 형성 공정 전의 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 복수회 반복하기 때문에, 표면 굴곡의 진폭이 비교적 큰 웨이퍼의 제1면에 형성된 복수의 도포층 중, 웨이퍼의 연삭시의 기준이 되는 가장 외측의 도포층의 표면 굴곡이 저감되어 그 표면이 평탄화된다. 이 결과, 상기 평탄화된 가장 외측의 도포층 표면을 기준면으로 하여 웨이퍼를 연삭하기 때문에, 웨이퍼의 표면 굴곡을 제거할 수 있고, 그 표면을 평탄화할 수 있다. 또한, 웨이퍼 표면에 복수회로 나누어 도포층을 형성하고 각 도포층의 두께를 얇게 함으로써, 도포층을 형성하기 위한 수지 등의 경화성 재료의 경화 수축의 영향을 완화할 수 있음과 함께, 수지 등의 경화성 재료의 유동성의 영향을 완화할 수 있다. 이 결과, 복수의 도포층 중 가장 외측의 도포층 표면을 안정적으로 평탄한 면으로 형성할 수 있다. 또한, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 미만일 때, 도포층 형성 공정 및 도포층 경화 공정을 1회 행하는 것만으로, 도포층의 표면 굴곡이 저감되어 그 표면이 평탄화된다.
본 발명의 제2 관점의 반도체 웨이퍼의 가공 방법에서는, 슬라이스 공정 후로서 도포층 형성 공정 전의 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만일 때, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하고, 웨이퍼의 제1면에 제1 도포층 및 제2 도포층이 이 순서로 형성되기 때문에, 비교적 적은 도포층 형성 공정 및 도포층 경화 공정의 반복으로, 웨이퍼의 연삭시의 기준이 되는 제2 도포층의 표면 굴곡을 저감하여 그 표면을 평탄화할 수 있다. 이 결과, 연삭 후의 웨이퍼의 표면 굴곡을 확실하게 제거할 수 있고, 그 표면을 확실하게 평탄화할 수 있다.
본 발명의 제3 관점의 반도체 웨이퍼의 가공 방법에서는, 슬라이스 공정 후로서 도포층 형성 공정 전의 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 2.0㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 3회 반복하고, 웨이퍼의 제1면에 제1 도포층, 제2 도포층 및 제3 도포층이 이 순서로 형성되기 때문에, 웨이퍼의 제1면의 표면 굴곡의 진폭이 비교적 커도, 웨이퍼의 연삭시의 기준이 되는 제3 도포층의 표면 굴곡을 저감하여 그 표면을 평탄화할 수 있다. 이 결과, 연삭 후의 웨이퍼의 표면 굴곡을 확실하게 제거할 수 있고, 그 표면을 확실하게 평탄화할 수 있다.
도 1은 본 발명 실시 형태의 반도체 웨이퍼의 가공 방법의 개략 공정을 나타내는 플로우 차트도이다.
도 2는 그 개략 공정 중 제1 도포층 형성 공정에서 웨이퍼에 제1 도포층을 형성했을 때의 제1 도포층 표면의 표면 굴곡과 제2 도포층 형성 공정에서 웨이퍼에 제2 도포층을 형성했을 때의 제2 도포층 표면의 표면 굴곡의 진폭의 상위(相違)를 나타내는 개략 단면도이다.
도 3은 그 개략 공정 중 제1 도포층 형성 공정에서 제2 평면 연삭 공정까지를 나타내는 개략 공정도이다.
도 4는 실시예 1의 웨이퍼의 가공에 있어서의 각 공정에서의 웨이퍼의 상태를 나타내는 개략 단면도이다.
도 5는 비교예 1의 웨이퍼의 가공에 있어서의 각 공정에서의 웨이퍼의 상태를 나타내는 개략 단면도이다.
도 6은 비교예 2의 웨이퍼의 가공에 있어서의 각 공정에서의 웨이퍼의 상태를 나타내는 개략 단면도이다.
도 7은 비교예 3의 웨이퍼의 가공에 있어서의 각 공정에서의 웨이퍼의 상태를 나타내는 개략 단면도이다.
도 8은 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 소재(웨이퍼)에 대하여 실시예 3, 실시예 4 및 비교예 4∼6의 가공을 실시한 후의 각 웨이퍼의 나노토포그래피(표면 굴곡)를 나타내는 도면이다.
도 9는 표면 굴곡의 진폭이 2.0㎛ 이상인 소재(웨이퍼)에 대하여 실시예 1, 실시예 2 및 비교예 1∼3의 가공을 실시한 후의 각 웨이퍼의 나노토포그래피(표면 굴곡)를 나타내는 도면이다.
도 10은 실시예 1, 실시예 2 및 비교예 1∼3의 가공을 실시한 웨이퍼에 대하여 추가로 경면 연마를 실시한 후의 나노토포그래피 맵(웨이퍼 표면의 높이 분포(고저차)를 나타내는 도면)이다.
도 11은 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 소재(웨이퍼)에 대하여 실시예 1, 실시예 2 및 비교예 1의 가공을 실시한 후의 각 웨이퍼의 표면 굴곡의 주파수 해석 결과를 나타내는 도면이다.
도 12는 표면 굴곡의 진폭이 2.0㎛ 이상인 소재(웨이퍼)에 대하여 실시예 3, 실시예 4 및 비교예 4의 가공을 실시한 후의 각 웨이퍼의 표면 굴곡의 주파수 해석 결과를 나타내는 도면이다.
도 13은 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 소재(웨이퍼)에 대하여 실시예 1, 실시예 2 및 비교예 1의 가공을 실시한 후에 추가로 경면 연마를 실시한 각 웨이퍼의 표면 굴곡의 주파수 해석 결과를 나타내는 도면이다.
도 14는 표면 굴곡의 진폭이 2.0㎛ 이상인 소재(웨이퍼)에 대하여 실시예 3, 실시예 4 및 비교예 4의 가공을 실시한 후에 추가로 경면 연마를 실시한 각 웨이퍼의 표면 굴곡의 주파수 해석 결과를 나타내는 도면이다.
도 15는 표면 굴곡의 진폭이 0.5㎛ 미만인 소재(웨이퍼)에 대하여 참고예 1∼3의 가공을 실시한 후의 각 웨이퍼의 표면 굴곡의 주파수 해석 결과를 나타내는 도면이다.
도 16은 표면 굴곡의 진폭이 0.5㎛ 미만인 소재(웨이퍼)에 대하여 참고예 1∼3의 가공을 실시한 후에 추가로 경면 연마를 실시한 각 웨이퍼의 표면 굴곡의 주파수 해석 결과를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
다음으로 본 발명을 실시하기 위한 형태를 도면에 기초하여 설명한다. 도 1(a)∼도 1(h)에 나타내는 바와 같이, 본 발명의 반도체 웨이퍼의 가공 방법은, 반도체 단결정 잉곳을 와이어 소 장치에 의해 슬라이스하여 박원판 형상의 웨이퍼를 얻는 슬라이스 공정(도 1(a))과, 이 웨이퍼의 제1면 전체에 경화성 재료를 도포함으로써, 평탄화한 도포층을 형성하는 도포층 형성 공정(도 1(b) 및 도 1(d))과, 이 도포층을 경화시키는 도포층 경화 공정(도 1(c) 및 도 1(e))과, 이 경화한 도포층의 표면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 제1면과는 반대측의 제2면을 평면 연삭하는 제1 평면 연삭 공정(도 1(f))과, 상기 경화한 도포층을 웨이퍼의 제1면으로부터 제거하는 도포층 제거 공정(도 1(g))과, 이 도포층이 제거된 웨이퍼의 제2면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 제1면을 평면 연삭하는 제2 평면 연삭 공정(도 1(h))을 포함한다. 반도체 웨이퍼로서는, 실리콘 웨이퍼, 탄화규소(SiC) 웨이퍼, 갈륨비소(GaAs) 웨이퍼, 사파이어 웨이퍼 등을 들 수 있고, 반도체 단결정 잉곳으로서는, 실리콘 단결정 잉곳, 탄화규소(SiC) 단결정 잉곳, 갈륨비소(GaAs) 단결정 잉곳, 사파이어 단결정 잉곳 등을 들 수 있다. 또한, 도 1에는, 반도체 웨이퍼의 외주연을 모따기하는 모따기 공정은 특별히 나타내지 않지만, 모따기 공정은, 예를 들면 도 1(a)의 후에 1차 모따기를 행하고, 도 1(h)의 후에 1차 모따기보다 모따기량이 큰 2차 모따기를 행하는 등, 도 1(a)∼도 1(h)의 각 공정 중 어느 공정의 후에 행해도 좋고, 또한 복수회 행해도 좋다.
도 2(a)에 나타내는 바와 같이, 슬라이스 직후의 웨이퍼(10)의 제1면(11)에는, 주기적으로 물결치는 바와 같은 요철의 표면 굴곡(11a)이 발생하고, 슬라이스 직후의 웨이퍼(10)의 제2면(12)에는, 주기적으로 물결치는 바와 같은 요철의 표면 굴곡(12a)이 발생하고 있다. 본 발명의 특징 있는 구성은, 슬라이스 공정 후로서 도포층 형성 공정 전의 웨이퍼(10)의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡(11a)의 진폭이 0.5㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 복수회 반복하는 것에 있다. 또한, 10∼100㎜의 파장역에 있어서의 웨이퍼(10)의 제1면의 표면 굴곡(11a)의 진폭이 0.5㎛ 이상 2.0㎛ 미만일 때, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하는 것이 바람직하고, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 2.0㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 3회 반복하는 것이 바람직하다. 또한, 슬라이스 공정 후로서 최초의 도포층 형성 공정 전에, 양면 래핑 처리나 양두 연삭 처리 등의 기준면을 갖지 않는 양면 동시 평탄화 가공을 행해도 좋다. 이에 따라 웨이퍼(10)의 제1면(11)에 최초의 도포층(제1 도포층(21))을 형성하기 전에, 미리 특정의 파장역(10∼100㎜)에 있어서의 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a) 및 제2면(12)의 표면 굴곡(12a)을 완화할 수 있다.
도 1∼도 3에는, 10∼100㎜의 파장역에 있어서의 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 경우를 나타내고 있고, 이 경우, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하는 것이 바람직하다. 여기에서, 10∼100㎜의 파장역에 있어서의 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)의 진폭이 0.5㎛ 이상 2.0㎛ 미만일 때, 도포층 형성 공정 및 도포층 경화 공정의 바람직한 반복 횟수를 2회로 한 것은, 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)의 진폭이 0.5㎛ 이상 2.0㎛ 미만으로 비교적 작기 때문에, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하는 것만으로, 제2 도포층(22)의 표면 굴곡(22a)을 매우 작게 할 수 있기 때문이다(도 2). 즉, 우선, 웨이퍼(10)의 제1면(11)에 제1 도포층 형성 공정 및 제1 도포층 경화 공정을 거쳐, 경화한 제1 도포층(21)을 형성함으로써, 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)이 완화되어 제1 도포층(21) 표면에 전사되기 때문에, 제1 도포층(21)의 표면 굴곡(21a)은 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)보다 작아진다(도 2(b) 및 도 3(c)). 다음으로, 제1 도포층(21) 표면에 제2 도포층 형성 공정 및 제2 도포층 경화 공정을 거쳐, 경화한 제2 도포층(22)을 형성함으로써, 제1 도포층(21)의 표면 굴곡(21a)이 완화되어 제2 도포층(22) 표면에 전사되기 때문에, 제2 도포층(22)의 표면 굴곡(22a)은 매우 작아진다(도 2(c)).
한편, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 2.0㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정을 3회 반복하고, 웨이퍼의 제1면에 경화한 제1 도포층을 형성하고, 이 제1 도포층의 표면에 경화한 제2 도포층을 형성하고, 추가로 이 제2 도포층의 표면에 경화한 제3 도포층을 형성하는 것이 바람직하다. 여기에서, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 2.0㎛ 이상일 때, 도포층 형성 공정 및 도포층 경화 공정의 바람직한 반복 횟수를 3회로 한 것은, 웨이퍼의 제1면의 표면 굴곡의 진폭이 2.0㎛ 이상으로 비교적 크기 때문에, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복한 경우, 제2 도포층의 표면 굴곡을 어느 정도 작게 할 수 있기는 하지만, 매우 작게 할 수 없고, 이 제2 도포층의 표면에 제3 도포층을 형성함으로써, 제3 도포층의 표면 굴곡을 매우 작게 할 수 있기 때문이다. 또한, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 미만일 때, 도포층 형성 공정 및 도포층 경화 공정을 1회 행하는 것만으로, 도포층의 표면 굴곡을 저감하여 그 표면을 평탄화할 수 있다.
한편, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하는 경우, 제1 도포층(21)의 표면 굴곡(21a)은, 웨이퍼(10)의 표면 굴곡(11a)보다 작아지기 때문에, 제2 도포층(22)의 두께를 제1 도포층(21)의 두께보다 얇게 형성하는 것이 바람직하다(도 2 및 도 3). 예를 들면, 제1 도포층(21)의 두께를 40∼200㎛의 범위 내로 형성하고, 제2 도포층(22)의 두께를 20∼100㎛의 범위 내로 형성하고 또한 제1 도포층(21)의 두께보다 얇게 형성하는 것이 바람직하다. 즉, 제1 도포층(21)의 두께를 1로 할 때, 제2 도포층(22)의 두께를 0.4∼0.7의 범위 내로 형성하는 것이 바람직하다. 여기에서, 제2 도포층(22)의 두께를 제1 도포층(21)의 두께보다 얇게 함으로써 토털의 수지 비용을 삭감할 수 있다. 또한, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하는 경우와 동일하게, 도포층 형성 공정 및 도포층 경화 공정을 3회 반복하는 경우, 제2 도포층의 두께를 제1 도포층의 두께보다 얇게 형성하고, 제3 도포층의 두께를 제2 도포층의 두께보다 얇게 형성하는 것이 바람직하다. 예를 들면, 제1 도포층의 두께를 40∼200㎛의 범위 내로 형성하고, 제2 도포층의 두께를 20∼140㎛의 범위 내로 형성하고 또한 제1 도포층의 두께보다 얇게 형성하고, 제3 도포층의 두께를 10∼80㎛의 범위 내로 형성하고 또한 제2 도포층의 두께보다 얇게 형성하는 것이 바람직하다. 즉, 제1 도포층의 두께를 1로 할 때, 제2 도포층의 두께를 0.4∼0.7의 범위 내로 형성하고, 제3 도포층의 두께를 0.2∼0.4의 범위 내로 형성하는 것이 바람직하다. 여기에서, 제1 도포층으로부터 제3 도포층을 향함에 따라 두께를 단계적으로 얇게 함으로써 토털의 수지 비용을 삭감할 수 있다.
본 발명의 반도체 웨이퍼(10)의 구체적인 가공 방법을 도 3에 기초하여 상세하게 설명한다. 도 3(a)에 고정 지립 방식의 와이어 소로 절단한 슬라이스 직후의 웨이퍼(10)의 상태를 나타낸다. 이 슬라이스에는, 도시하지 않는 공지의 멀티 와이어 소 장치가 이용되고, 잉곳으로부터 한 번에 복수매의 웨이퍼(10)를 제조할 수 있다. 멀티 와이어 소 장치는, 와이어를 가이드하는 홈이 복수 형성된 복수의 가이드 롤러를 구비하고, 가이드 롤러와 가이드 롤러의 사이에, 극세 강선의 와이어가 복수열 감겨진다. 롤러를 고속 회전시켜, 가이드 롤러와 가이드 롤러의 사이에 노출된 복수열의 와이어에 피절단물을 눌러대어 피절단물을 복수매로 절단하는 장치이다. 또한, 멀티 와이어 소 장치에는, 절단하기 위한 지립의 사용법에 따라 고정 지립 방식과 유리 지립 방식이 있다. 고정 지립 방식은, 다이아몬드 지립 등을 증착 등에 의해 부착시킨 강선을 와이어에 사용한다. 유리 지립 방식은, 와이어에 지립과 유제를 혼합한 슬러리를 끼얹으며 사용한다. 고정 지립 방식은, 지립을 고착시킨 와이어 자체가 피절단물을 절단하기 때문에, 절단 시간이 짧고 생산성이 우수하다. 또한, 고정 지립 방식은, 슬러리를 사용하지 않기 때문에, 절단 후의 부스러기가 섞인 슬러리를 폐기할 필요가 없어, 환경 친화적이고 경제적이다. 본 발명에는, 어느 방식을 사용해도 좋지만, 환경면 및 경제면에서 유리한 고정 지립 방식을 사용하는 것이 바람직하다. 또한, 고정 지립 방식의 멀티 와이어 소를 이용한 경우, 웨이퍼(10) 표면에 주는 가공 대미지가 크고, 절단 후의 웨이퍼(10)에 발생하는 표면 굴곡(11a, 12a)도 커지기 때문에, 보다 나노토포그래피(표면 굴곡)가 악화되는 문제가 있지만, 본 발명의 가공 방법을 이용함으로써, 나노토포그래피 특성이 우수한, 즉 나노토포그래피의 값이 작은 웨이퍼(10)를 제조할 수 있다.
고정 지립 방식의 멀티 와이어 소로 절단한 슬라이스 직후의 웨이퍼(10)의 제1면(11)에는, 주기적으로 물결치는 바와 같은 요철의 표면 굴곡(11a)이나, 와이어 소 절단 가공에 의한 가공 변형(가공 대미지층)(11b)이 발생하고, 슬라이스 직후의 웨이퍼(10)의 제2면(12)에는, 주기적으로 물결치는 바와 같은 요철의 표면 굴곡(12a)이나, 와이어 소 절단 가공에 의한 가공 변형(가공 대미지층)(12b)이 발생하고 있다(도 3(a)). 이 때문에, 도 3에는 나타내지 않지만, 웨이퍼(10)에 대하여 양면 래핑 처리나 양두 연삭 처리 등의 기준면을 갖지 않는 양면 동시 평탄화 가공을 행해도 좋다. 이에 따라 웨이퍼(10)의 제1면(11)에 제1 도포층(21)을 형성하기 전에, 미리 특정의 파장역(10∼100㎜)에 있어서의 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a) 및 제2면(12)의 표면 굴곡(12a)을 완화할 수 있다.
도 3(b)∼도 3(d)에 제1 도포층 형성 공정 및 제2 도포층 형성 공정에서 사용하는 보유지지·압압 장치(13)의 일 예를 나타낸다. 우선, 보유지지·압압 장치(13)의 고정밀도로 평탄화된 평판(13a) 상에 제1 도포층(21)이 되는 경화성 재료(14)를 적하하여 도포한다(도 3(b)). 이어서, 웨이퍼(10)의 제2면(12)을 보유지지·압압 장치(13)의 압압대(13b)에 흡인 보유지지시키고, 압압대(13b)를 하방으로 이동시켜 웨이퍼(10)의 제1면(11)을 경화성 재료(14)에 압압한다. 그 후, 압압대(13b)의 압력을 해제하여, 웨이퍼(10)의 제1면(11)에 잔류하고 있는 표면 굴곡(11a)에 탄성 변형을 주지 않은 상태에서, 웨이퍼(10)의 제1면(11)에 경화성 재료(14)를 경화시켜 제1 도포층(21)을 형성한다. 이 경화성 재료(14)가 경화할 때에, 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)이 완화되어 제1 도포층(21) 표면에 전사되기 때문에, 제1 도포층(21)의 표면 굴곡(21a)은 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)보다 작아진다(도 2(b)).
다음으로, 압압대(13b)를 웨이퍼(10) 및 제1 도포층(21)과 함께 상방으로 이동시키고, 제1 도포층(21)을 평판(13a)으로부터 벗긴 후에, 평판(13a) 상에 제2 도포층(22)이 되는 경화성 재료(16)를 적하하여 도포한다(도 3(c)). 그리고, 압압대(13b)를 하방으로 이동시켜 웨이퍼(10)의 제1면(11)의 제1 도포층(21) 표면을 경화성 재료(16)에 압압한다(도 3(d)). 그 후, 압압대(13b)의 압력을 해제하여, 제1 도포층(21)에 잔류하고 있는 표면 굴곡(21a)에 탄성 변형을 주지 않은 상태로, 웨이퍼(10)의 제1면(11)의 제1 도포층(21) 표면에 경화성 재료(16)를 경화시켜 제2 도포층(22)을 형성한다. 이 경화성 재료(16)가 경화할 때에, 제1 도포층(21)의 표면 굴곡(21a)이 완화되어 제2 도포층(22) 표면에 전사되기 때문에, 즉 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)이 더욱 완화되어 제2 도포층(22) 표면에 전사되기 때문에, 제2 도포층(22)의 표면 굴곡(22a)은 매우 작아진다(도 2(c)). 이 표면 굴곡(22a)이 매우 작은 제2 도포층(22) 표면이 웨이퍼(10)의 제2면(12)의 연삭시의 기준면이 된다. 또한, 제1 도포층(21)은 웨이퍼(10)의 제1면(11)에 접착되고, 제2 도포층(22)은 제1 도포층(21) 표면에 접착되어 있다. 즉, 제1 및 제2 도포층(21, 22)은 웨이퍼(10)의 제1면(11)에 적층 접착되어 있다.
웨이퍼(10)의 제1면(11)에 경화성 재료(14)를 도포하는 방법으로서는, 웨이퍼(10)의 제1면(11)을 위를 향하여 이 제1면(11) 상에 경화성 재료(14)를 적하시키고 웨이퍼(10)를 회전하여 경화성 재료(14)를 제1면(11) 전체로 확장하는 스핀 코팅법, 웨이퍼(10)의 제1면(11)에 스크린막을 설치하고 이 스크린막 상에 경화성 재료(14)를 얹어 스퀴지로 압입하는 스크린 인쇄법, 또는 일렉트릭 스프레이 디포지션법에 따라 웨이퍼(10)의 제1면(11) 전체에 스프레이하는 방법 등에 의해 도포한 후에 고정밀도로 평탄화된 평판 상에 도포면을 접촉하여 압압하는 방법, 혹은 이들 방법에 한정되지 않고, 경화성 재료(14)에 의해 웨이퍼(10)의 제1면(11)을 고정밀도로 평탄화하는 방법을 들 수 있다. 제1 도포층(21) 표면에 경화성 재료(16)를 도포하는 경우도, 상기와 동일한 방법으로 도포된다. 또한, 경화성 재료(14, 16)로서는, 열 경화성 수지, 열 가역성 수지, 감광성 수지 등을 들 수 있고, 이들 경화성 재료(14, 16)는 가공 후의 박리의 용이함의 점에서 바람직하다. 특히, 감광성 수지는 열에 의한 스트레스가 가해지지 않는다는 점에서도 적합하다. 후술하는 실시예에서는, 경화성 재료(14, 16)로서, UV 경화에 의한 수지를 사용했다. 또한, 다른 구체적인 경화성 재료(14, 16)의 재질로서, 합성 고무나 접착제(왁스 등) 등을 들 수 있다.
도 3(e)에 제1 평면 연삭 공정에 사용하는 평면 연삭 장치(17)의 일 예를 나타낸다. 우선, 웨이퍼(10)의 제1면(11)에 제1 도포층(21)을 통하여 형성된 제2 도포층(22) 표면을, 평면 연삭 장치(17)의 진공 척 테이블(17a)의 고정밀도로 평탄화된 상면에 두고 흡인 보유지지한다. 이어서, 이 웨이퍼(10)의 상방에, 지석(砥石)(17b)을 하면에 고정한 정반(17c)을 설치한다. 다음으로, 정반(17c)을 지석(18b)과 함께 하강시켜 지석(17b) 하면을 웨이퍼(10)의 제2면(12)에 접촉시키고, 정반(17c) 상부의 스핀들(17d)과 진공 척 테이블(17a) 하부의 스핀들(17e)을 서로 반대 방향으로 회전시켜, 지석(17b) 하면과 웨이퍼(10)의 제2면(11)을 회전 접촉시킴으로써 웨이퍼(10)의 제2면(12)을 연삭한다.
도 3(f)에 제1 및 제2 도포층 제거 공정을 나타낸다. 제1 평면 연삭 공정에서 웨이퍼(10)의 제2면(12)이 고정밀도로 평탄화된 웨이퍼(10)의 제1면(11)에 적층 접착되어 있는 제1 및 제2 도포층(21, 22)을 웨이퍼(10)로부터 벗겨낸다. 또한, 제1 및 제2 도포층은, 용제를 이용하여 화학적으로 제거해도 좋다.
도 3(g)에 제2 평면 연삭 공정의 일 예를 나타낸다. 평면 연삭 장치(17)는 제1 평면 연삭 공정에서 사용한 평면 연삭 장치와 동일하다. 우선, 제1 평면 연삭 공정에서 고정밀도로 평탄화된 웨이퍼(10)의 제2면(12)을, 진공 척 테이블(17a)의 고정밀도로 평탄화된 상면에 두고 흡인 보유지지한다. 이어서, 이 웨이퍼(10)의 상방에, 지석(17b)을 하면에 고정한 정반(17c)을 설치한다. 다음으로, 정반(17c)을 지석(17b)과 함께 하강시켜 지석(17b) 하면을 웨이퍼(10)의 제1면(11)에 접촉시키고, 정반(17c) 상부의 스핀들(17d)과 진공 척 테이블(17a) 하부의 스핀들(17e)을 서로 반대 방향으로 회전시켜, 지석(17b) 하면과 웨이퍼(10)의 제1면(11)을 회전 접촉시킴으로써 웨이퍼(10)의 제1면(11)을 연삭한다. 이 결과, 제1 평면 연삭 공정에서 제2면(12)의 표면 굴곡(12a) 및 가공 변형(가공 대미지층)(12b)이 제거되고, 제2 평면 연삭 공정에서 제1면(11)의 표면 굴곡(11a) 및 가공 변형(가공 대미지층)(11b)이 제거되고, 제1면(11) 및 제2면(12)이 평탄화된 웨이퍼(10)가 얻어진다(도 3(h)). 또한, 웨이퍼(10)의 제1면(11)에 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하여 제1 및 제2 도포층(21, 22)을 형성함으로써, 제1 및 제2 도포층(21, 22)의 각각의 두께를 얇게 할 수 있기 때문에, 제1 및 제2 도포층(21, 22)을 형성하기 위한 수지 등의 경화성 재료(14, 16)의 경화 수축의 영향을 완화할 수 있음과 함께, 경화성 재료(14, 16)의 유동성의 영향을 완화할 수 있다.
실시예
다음으로 본 발명의 실시예를 비교예 및 참고예와 함께 상세하게 설명한다.
<실시예 1>
우선, 실리콘 단결정 잉곳을 고정 지립 방식의 멀티 와이어 소 장치에 의해 절단(슬라이스)하여 직경 300㎜의 실리콘 웨이퍼를 복수매 제작했다. 그리고, 웨이퍼(10)의 제1면(11)의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼(10)의 제1면(11)의 표면 굴곡(11a)의 진폭(소재의 표면 굴곡의 진폭)이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼(10)를 선택했다(도 4(a)). 이 선택한 웨이퍼(10)의 제1면(11)에 경화성 재료로서 UV 경화성 수지를 제1 도포층 형성 공정에 의해 도포한 후에(도 4(b)), 이 UV 경화성 수지로 이루어지는 경화성 재료를 제1 도포층 경화 공정에 의해 경화시켜, 웨이퍼(10)의 제1면(11)에 제1 도포층(21)을 형성했다. 이어서, 웨이퍼(10)의 제1면(11)에 형성된 제1 도포층(21) 표면에 경화성 재료로서 UV 경화성 수지를 제2 도포층 형성 공정에 의해 도포한 후에(도 4(c)), 이 UV 경화성 수지로 이루어지는 경화성 재료를 제2 도포층 경화 공정에 의해 경화시켜, 제1 도포층(21) 표면에 제2 도포층(22)을 형성했다. 즉, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복한다. 다음으로, 웨이퍼(10)의 제1면(11)에 제1 도포층(21)을 통하여 형성된 제2 도포층(21) 표면을 보유지지·압압 장치(13)의 평판(13a)(도 3)에 흡인함으로써 웨이퍼(10)를 보유지지하고, 이 웨이퍼(10)의 제2면(12)을 도 4(d)의 파선까지 평면 연삭한 후에(도 4(e)), 제1 및 제2 도포층(21, 22)을 벗겨냈다(도 4(f)). 또한, 평면 연삭한 웨이퍼(10)의 제2면(12)을 보유지지·압압 장치의 평판(도 3)에 흡인함으로써 웨이퍼(10)를 보유지지하고, 이 웨이퍼(10)의 제1면(11)을 도 4(g)의 파선까지 평면 연삭했다(도 4(h)). 이 웨이퍼(10)를 실시예 1로 했다.
<실시예 2>
도포층 형성 공정 및 도포층 경화 공정을 3회 반복한 것 이외에는, 실시예 1과 동일하게 하여 양면을 연삭한 웨이퍼를 얻었다. 이 웨이퍼를 실시예 2로 했다.
<실시예 3>
웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭(소재의 표면 굴곡의 진폭)이 2.0㎛ 이상인 웨이퍼를 선택한 것 이외에는, 실시예 1과 동일하게 하여 양면을 연삭한 웨이퍼를 얻었다. 이 웨이퍼를 실시예 3으로 했다.
<실시예 4>
웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭(소재의 표면 굴곡의 진폭)이 2.0㎛ 이상인 웨이퍼를 선택하고, 도포층 형성 공정 및 도포층 경화 공정을 3회 반복한 것 이외에는, 실시예 1과 동일하게 하여 양면을 연삭한 웨이퍼를 얻었다. 이 웨이퍼를 실시예 4로 했다.
<비교예 1>
도 5에 나타내는 바와 같이, 웨이퍼(5)의 제1면(1)의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼(5)의 제1면(1)의 표면 굴곡(1a)의 진폭(소재의 표면 굴곡의 진폭)이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼(5)를 선택하고, 이 웨이퍼(5)의 제1면(1)에 도포층 형성 공정 및 도포층 경화 공정을 1회 행하여, 웨이퍼(5)의 제1면(1)에 제1 도포층(6)을 형성한 후에(도 5(b) 및 도 5(c)), 제1 도포층(6) 표면을 기준으로 웨이퍼(5)의 제2면(2)을 도 5(c)의 파선까지 연삭하고(도 5(d)), 또한 제2면(2)을 기준으로 웨이퍼(5)의 제1면(1)을 도 5(e)의 파선까지 연삭했다(도 5(f)). 이 웨이퍼(5)를 비교예 1로 했다.
<비교예 2>
도 6에 나타내는 바와 같이, 우선, 웨이퍼(5)의 제1면(1)의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼(5)의 제1면(1)의 표면 굴곡(1a)의 진폭(소재의 표면 굴곡의 진폭)이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼(5)를 선택했다. 이어서, 웨이퍼(5)의 제1면(1)을 기준으로 웨이퍼(5)의 제2면(2)을 도 6(b)의 파선까지 연삭한 후에, 웨이퍼(5)의 제2면(2)을 기준으로 웨이퍼(5)의 제1면(1)을 도 6(c)의 파선까지 연삭했다. 다음으로, 웨이퍼(5)의 제1면(1)에 UV 경화성 수지로 이루어지는 경화성 재료를 1회의 도포층 형성 공정 및 도포층 경화 공정으로부터 제1 도포층(6)을 형성했다(도 6(d)). 또한, 제1 도포층(6) 표면을 기준으로 웨이퍼(5)의 제2면(2)을 연삭한 후에(도 6(e)), 웨이퍼(6)로부터 제1 도포층(6)을 벗겨내고(도 6(f)), 웨이퍼(5)의 제2면(2)을 기준으로 웨이퍼(5)의 제1면(1)을 연삭했다(도 6(g)). 이 웨이퍼(5)를 비교예 2로 했다.
<비교예 3>
도 7에 나타내는 바와 같이, 우선, 웨이퍼(5)의 제1면(1)의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼(5)의 제1면(1)의 표면 굴곡(1a)의 진폭(소재의 표면 굴곡의 진폭)이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼(5)를 선택한 후에, 웨이퍼(5)의 제1면(1) 및 제2면(2)을 래핑했다(도 7(b)). 다음으로, 웨이퍼(5)의 제1면(1)을 기준으로 웨이퍼(5)의 제2면(2)을 도 7(c)의 파선까지 연삭했다(도 7(d)). 또한, 웨이퍼(5)의 제2면(2)을 기준으로 웨이퍼(5)의 제1면(1)을 도 7(d)의 파선까지 연삭했다(도 7(e)). 이 웨이퍼(5)를 비교예 3으로 했다. 또한, 상기 래핑은, 도시하지 않는 래핑 장치에 의해 웨이퍼(5)의 제1면(1) 및 제2면(2)을 동시에 평탄화 가공하는 것이다.
<비교예 4>
웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭(소재의 표면 굴곡의 진폭)이 2.0㎛ 이상인 웨이퍼를 선택한 것 이외에는, 비교예 1과 동일하게, 웨이퍼의 제1면에 제1 도포층을 형성하고, 웨이퍼의 제2면 및 제1면을 연삭했다. 이 웨이퍼를 비교예 4로 했다.
<비교예 5>
웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭(소재의 표면 굴곡의 진폭)이 2.0㎛ 이상인 웨이퍼를 선택한 것 이외에는, 비교예 2와 동일하게, 웨이퍼의 제2면 및 제1면을 연삭하고, 이 웨이퍼의 제1면에 제1 도포층을 형성하고, 추가로 웨이퍼의 제2면 및 제1면을 연삭했다. 이 웨이퍼를 비교예 5로 했다.
<비교예 6>
웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭(소재의 표면 굴곡의 진폭)이 2.0㎛ 이상인 웨이퍼를 선택한 것 이외에는, 비교예 3과 동일하게, 웨이퍼의 양면을 래핑하고, 이 웨이퍼의 제2면 및 제1면을 연삭했다. 이 웨이퍼를 비교예 6으로 했다.
<비교 시험 1 및 평가>
실시예 1∼4 및 비교예 1∼6의 각 웨이퍼의 표면 형상이 경면 연마 처리 후의 웨이퍼 표면의 나노토포그래피(표면 굴곡)에 어떠한 영향을 주는지를 조사했다. 이 시험에서는, 실시예 1∼4 및 비교예 1∼6과 동조건의 웨이퍼를 각각 복수매씩 제작하고, 그 복수의 웨이퍼 각각에 대하여, 공통의 경면 연마 처리로서, 양면 연마 장치를 이용하여 각 웨이퍼의 양면에 동일 조건의 조(粗)연마 처리를 실시한 후, 편면 연마 장치를 이용하여 각 웨이퍼의 제1면에 동일 조건의 마무리 연마 처리를 실시하여, 각 웨이퍼의 제1면이 경면 연마된 웨이퍼를 제작했다. 그리고, 경면 연마된 각 웨이퍼의 제1면을 광학 간섭식의 평탄도 측정 장치(KLA Tencor사: Wafersight2)를 이용하여 각 웨이퍼의 제1면의 윈도우 사이즈 10㎜×10㎜의 나노토포그래피값(표면 굴곡의 고저차)을 측정했다. 그 결과를 도 8 및 도 9에 나타낸다.
도 8 및 도 9로부터 분명한 바와 같이, 비교예 1∼3에서는 나노토포그래피값이 17∼27㎚, 18∼22㎚ 및 14∼32㎚로 커지고, 비교예 4∼6에서는 나노토포그래피값이 25∼31㎚, 22∼32㎚ 및 28∼37㎚로 더욱 커졌다. 이들에 대하여, 실시예 1, 2 및 4에서는 나노토포그래피값이 7∼8㎚, 6∼8㎚ 및 6∼8㎚로 매우 작아지고, 실시예 3에서는 나노토포그래피값이 14∼18㎚로 비교적 작아졌다. 이 결과, 소재의 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼에 대해서는, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하면, 나노토포그래피값이 매우 작아져, 소재의 표면 굴곡의 진폭이 2.0㎛ 이상인 웨이퍼에 대해서는, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복한 것만으로도, 나노토포그래피값이 비교적 작아지고, 도포층 형성 공정 및 도포층 경화 공정을 3회 반복하면, 나노토포그래피값이 매우 작아지는 것을 알 수 있었다.
<비교 시험 2 및 평가>
이 비교 시험 2에서는, 비교 시험 1과 동일하게, 실시예 1∼4 및 비교예 1∼6의 각 웨이퍼의 표면 형상이, 그 후에 행해지는 경면 연마 처리 후의 웨이퍼 표면에 있어서의 나노토포그래피(표면 굴곡)에 어떠한 영향을 주는지를 조사했다. 구체적으로는, 우선, 실시예 1∼4 및 비교예 1∼6에서 얻어진 각 웨이퍼 각각에 대하여, 공통의 경면 연마 처리로서, 양면 연마 장치를 이용하여 각 웨이퍼의 양면에 동일 조건의 조연마 처리를 실시한 후, 편면 연마 장치를 이용하여 각 웨이퍼의 제1면에 동일 조건의 마무리 연마 처리를 실시하여, 각 웨이퍼의 제1면이 경면 연마된 웨이퍼를 제작했다. 그리고, 경면 연마된 각 웨이퍼의 제1면을 광학 간섭식의 평탄도 측정 장치(KLA Tencor사: Wafersight2)를 이용하여 각 웨이퍼 표면의 높이 분포(고저차)를 측정하여, 나노토포그래피 맵을 제작했다. 그 결과를 도 10에 나타낸다. 또한, 도 10은, 경면 연마 처리 후의 각 웨이퍼의 측정 결과를 필터링 처리하여 장파장 성분을 제거한 후, 나노토포그래피의 측정 결과를 농담색으로 도시화한 것이다. 또한, 도 10에 기재되는 고저차의 도면은, 나노토포그래피의 고저차를 나타내는 도면으로서, 진한 색이 될수록 고도가 낮고, 가장 진한 부분은 중심 고도로부터 －20㎚가 되고, 연한 색이 될수록 고도가 높고, 가장 연한 부분은 중심 고도로부터 ＋20㎚가 되어 있다. 최저 고도에서 최고 고도까지의 고저차는 40㎚가 된다. 또한, 나노토포그래피의 측정은, 웨이퍼의 외연의 임의의 3점을 고정하여 측정했기 때문에, 나노토포그래피 맵은, 웨이퍼를 비흡착의 상태에서의 표면의 고저차를 나타내고 있다.
도 10으로부터 분명한 바와 같이, 비교예 1∼6에서는 웨이퍼의 제1면 전체 면에 줄무늬의 농담의 차가 크게 나타나 비교적 큰 고저차가 있던 것에 대하여, 실시예 3에서는 웨이퍼의 제1면의 약 절반에 줄무늬의 농담의 차가 작게 나타났지만 나머지의 약 절반에 줄무늬가 나타나지 않아 고저차가 비교적 작아지고, 실시예 1, 2 및 4에서는 웨이퍼의 제1면 전체 면에 줄무늬의 농담이 나타나지 않고 거의 고저차가 없는 것을 알 수 있었다.
<비교 시험 3 및 평가>
실시예 1∼4, 비교예 1 및 비교예 4의 경면 연마 처리를 실시하기 전의 각 웨이퍼의 표면 높이를 주파수 해석하여, 표면 굴곡 성분의 파장의 진폭을 조사했다. 구체적으로는, 실시예 1∼4, 비교예 1 및 비교예 4의 경면 연마 처리를 실시하기 전의 각 웨이퍼 각각에 대해서, 정전 용량 방식의 형상 측정 장치(가부시키가이샤 코베르코 카켄: SBW)를 이용하여 웨이퍼의 표면 높이의 주파수 해석을 행했다. 그리고, 웨이퍼의 표면 높이 측정 데이터에 단파장 주기 성분 10㎜ 미만, 장파장 주기 성분 100㎜ 초과의 파장 대역을 컷 오프하여 밴드 패스 필터링 처리하고, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 구했다. 그 결과를 도 11 및 도 12에 나타낸다. 또한, 슬라이스한 웨이퍼 중, 소재의 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼와, 소재의 표면 굴곡의 진폭이 2.0㎛ 이상인 웨이퍼를 슬라이스 웨이퍼로서 각각 선택하고, 이들 슬라이스 웨이퍼의 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 각각 구하여, 도 11 및 도 12에 나타냈다.
도 11로부터 분명한 바와 같이, 소재의 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼를 이용한 경우, 슬라이스 웨이퍼에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭이 최대로 1㎛를 초과해 버리고, 또한 비교예 1에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭이 최대로 0.2㎛로 아직 컸던 것에 대하여, 실시예 1 및 2에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 0.1㎛ 이하까지 저감할 수 있었다.
도 12로부터 분명한 바와 같이, 소재의 표면 굴곡의 진폭이 2.0㎛ 이상인 웨이퍼를 이용한 경우, 슬라이스 웨이퍼에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭이 최대로 2㎛를 초과해 버리고, 또한 비교예 4에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭이 최대로 0.4㎛로 아직 컸던 것에 대하여, 실시예 3에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 0.2㎛ 이하까지 저감할 수 있고, 실시예 4에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 0.1㎛ 이하까지 저감할 수 있었다.
<비교 시험 4 및 평가>
실시예 1∼4, 비교예 1 및 비교예 4의 경면 연마 처리를 실시한 후의 각 웨이퍼의 표면 높이를 주파수 해석하여, 표면 굴곡 성분의 파장의 진폭을 조사했다. 구체적으로는, 비교 시험 3과 동일하게, 실시예 1∼4, 비교예 1 및 비교예 4의 경면 연마 처리한 후의 각 웨이퍼 각각에 대해서, 광학 간섭식의 평탄도 측정 장치(KLA Tencor사: Wafersight2)를 이용하여 웨이퍼의 표면 높이를 측정하여, 그 주파수 해석을 행했다. 그리고, 웨이퍼의 표면 높이 측정 데이터에 단파장 주기 성분 10㎜ 미만, 장파장 주기 성분 100㎜ 초과의 파장 대역을 컷 오프하여 밴드 패스 필터링 처리하고, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 구했다. 그 결과를 도 13 및 도 14에 나타낸다.
도 13으로부터 분명한 바와 같이, 소재의 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만인 웨이퍼를 이용한 경우, 비교예 1에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭이 최대로 1.8㎚로 컸던 것에 대하여, 실시예 1 및 2에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 0.5㎚ 이하까지 저감할 수 있었다.
도 14로부터 분명한 바와 같이, 소재의 표면 굴곡의 진폭이 2.0㎛ 이상인 웨이퍼를 이용한 경우, 비교예 4에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭이 최대로 2.1㎚로 컸던 것에 대하여, 실시예 3에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 1.3㎚ 이하까지 저감할 수 있고, 실시예 4에서는, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 0.6㎚ 이하까지 저감할 수 있었다.
<참고예 1>
웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭(소재의 표면 굴곡의 진폭)이 0.5㎛ 미만인 웨이퍼를 선택한 것 이외에는, 비교예 1과 동일하게, 웨이퍼의 제1면에 도포층 형성 공정 및 도포층 경화 공정을 1회 행하고, 웨이퍼의 제1면에 제1 도포층을 형성한 후에, 제1 도포층 표면을 기준으로 웨이퍼의 제2면을 연삭하고, 추가로 제2면을 기준으로 웨이퍼의 제1면을 연삭했다. 이 웨이퍼를 참고예 1로 했다.
<참고예 2>
웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 웨이퍼의 제1면의 표면 굴곡의 진폭(소재의 표면 굴곡의 진폭)이 0.5㎛ 미만인 웨이퍼를 선택한 것 이외에는, 실시예 1과 동일하게, 도포층 형성 공정 및 도포층 경화 공정을 2회 반복하고, 웨이퍼의 제1면에 제1 및 제2 도포층을 형성하고, 제2 도포층의 표면을 기준으로 웨이퍼의 제2면을 연삭한 후에, 제1 및 제2 도포층을 벗기고, 추가로 웨이퍼의 제2면을 기준으로 웨이퍼의 제1면을 연삭했다. 이 웨이퍼를 참고예 2로 했다.
<참고예 3>
도포층 형성 공정 및 도포층 경화 공정을 3회 반복한 것 이외에는, 참고예 2와 동일하게 하여, 양면을 연삭한 웨이퍼를 얻었다. 이 웨이퍼를 참고예 3으로 했다.
<비교 시험 5 및 평가>
비교 시험 3과 동일하게 하여, 참고예 1∼3의 경면 연마 처리를 실시하기 전의 각 웨이퍼의 표면 높이를 주파수 해석하여, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 구했다. 그 결과를 도 15에 나타낸다. 또한, 슬라이스한 웨이퍼 중, 소재의 표면 굴곡의 진폭이 0.5㎛ 미만인 웨이퍼를 슬라이스 웨이퍼로서 선택하고, 이 슬라이스 웨이퍼의 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 각각 구하여 도 15에 나타냈다.
도 15로부터 분명한 바와 같이, 소재의 표면 굴곡의 진폭이 0.5㎛ 미만인 웨이퍼를 이용한 경우, 슬라이스 웨이퍼에서는, 10∼100㎜의 파장역에 있어서의 표면 굴곡 성분의 파장의 진폭이 최대로 1㎛ 가까이까지 커진 것에 대하여, 참고예 1∼3에서는, 10∼100㎜의 파장역에 있어서의 표면 굴곡 성분의 파장의 진폭을 0.1㎛ 이하까지 저감할 수 있었다.
<비교 시험 6 및 평가>
비교 시험 4와 동일하게 하여, 참고예 1∼3의 경면 연마 처리를 실시한 후의 각 웨이퍼의 표면 높이를 주파수 해석하여, 10㎜∼100㎜의 파장 영역에 있어서의 표면 굴곡 성분의 파장의 진폭을 구했다. 그 결과를 도 16에 나타낸다.
도 16으로부터 분명한 바와 같이, 소재의 표면 굴곡의 진폭이 0.5㎛ 미만인 웨이퍼를 이용한 경우, 참고예 1∼3에서는, 10∼100㎜의 파장역에 있어서의 표면 굴곡 성분의 파장의 진폭을 0.5㎚ 이하까지 저감할 수 있었다.
10 : 반도체 웨이퍼
11 : 제1면
11a : 제1면의 표면 굴곡
12 : 제2면
14, 16 : 경화성 재료
21 : 제1 도포층
22 : 제2 도포층

Claims (3)

  1. 반도체 단결정 잉곳을 와이어 소 장치에 의해 슬라이스하여 박원판(薄円板) 형상의 반도체 웨이퍼를 얻는 슬라이스 공정과,
    상기 웨이퍼의 제1면 전체에 경화성 재료를 도포함으로써, 평탄화한 도포층을 형성하는 도포층 형성 공정과,
    상기 도포층을 경화시키는 도포층 경화 공정과,
    상기 경화한 도포층의 표면이 연삭 장치의 테이블의 기준면에 맞닿도록 상기 웨이퍼를 상기 테이블에 올려놓고 이어서 상기 연삭 장치에 의해 상기 웨이퍼의 제1면과는 반대측의 제2면을 평면 연삭하는 제1 평면 연삭 공정과,
    상기 경화한 도포층을 상기 웨이퍼의 제1면으로부터 제거하는 도포층 제거 공정과,
    상기 도포층이 제거된 상기 웨이퍼의 제2면이 상기 연삭 장치의 테이블의 기준면에 맞닿도록 상기 웨이퍼를 상기 테이블에 올려놓고 이어서 상기 연삭 장치에 의해 상기 웨이퍼의 제1면을 평면 연삭하는 제2 평면 연삭 공정
    을 포함하는 반도체 웨이퍼의 가공 방법으로서,
    상기 슬라이스 공정 후로서 상기 도포층 형성 공정 전의 상기 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 상기 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 이상일 때, 상기 도포층 형성 공정 및 상기 도포층 경화 공정을 복수회 반복하는 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
  2. 제1항에 있어서,
    상기 슬라이스 공정 후로서 상기 도포층 형성 공정 전의 상기 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 상기 웨이퍼의 제1면의 표면 굴곡의 진폭이 0.5㎛ 이상 2.0㎛ 미만일 때, 상기 도포층 형성 공정 및 상기 도포층 경화 공정을 2회 반복하는 반도체 웨이퍼의 가공 방법.
  3. 제1항에 있어서,
    상기 슬라이스 공정 후로서 상기 도포층 형성 공정 전의 상기 웨이퍼의 제1면의 표면 높이를 주파수 해석하여, 10∼100㎜의 파장역에 있어서의 상기 웨이퍼의 제1면의 표면 굴곡의 진폭이 2.0㎛ 이상일 때, 상기 도포층 형성 공정 및 상기 도포층 경화 공정을 3회 반복하는 반도체 웨이퍼의 가공 방법.
KR1020187013374A 2015-10-20 2016-10-03 반도체 웨이퍼의 가공 방법 KR102110850B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2015-206066 2015-10-20
JP2015206066A JP6418130B2 (ja) 2015-10-20 2015-10-20 半導体ウェーハの加工方法
PCT/JP2016/079247 WO2017068945A1 (ja) 2015-10-20 2016-10-03 半導体ウェーハの加工方法

Publications (2)

Publication Number Publication Date
KR20180064518A true KR20180064518A (ko) 2018-06-14
KR102110850B1 KR102110850B1 (ko) 2020-05-14

Family

ID=58557304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187013374A KR102110850B1 (ko) 2015-10-20 2016-10-03 반도체 웨이퍼의 가공 방법

Country Status (7)

Country Link
US (1) US20180297168A1 (ko)
JP (1) JP6418130B2 (ko)
KR (1) KR102110850B1 (ko)
CN (1) CN108352310A (ko)
DE (1) DE112016004787T5 (ko)
TW (1) TWI615893B (ko)
WO (1) WO2017068945A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018007133T5 (de) * 2018-02-21 2020-11-05 Sumco Corporation Waferproduktionsverfahren
JP7208759B2 (ja) * 2018-10-16 2023-01-19 株式会社ディスコ ウエーハ保持装置を用いたウエーハの加工方法
JP7067528B2 (ja) * 2019-05-14 2022-05-16 信越半導体株式会社 ナノトポロジー測定機の選定方法及び調整方法
CN110465846A (zh) * 2019-07-25 2019-11-19 江苏吉星新材料有限公司 一种大尺寸蓝宝石衬底晶圆片的面型修复方法
JP7041932B1 (ja) * 2021-12-20 2022-03-25 有限会社サクセス 半導体結晶ウェハの製造方法および製造装置
JP7072180B1 (ja) * 2021-12-20 2022-05-20 有限会社サクセス 半導体結晶ウェハの製造方法および製造装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031071A (ko) * 2001-09-28 2004-04-09 신에쯔 한도타이 가부시키가이샤 연마용 워크지지반, 워크의 연마장치 및 연마방법
WO2006018961A1 (ja) * 2004-08-17 2006-02-23 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP2006269761A (ja) 2005-03-24 2006-10-05 Disco Abrasive Syst Ltd ウェハの製造方法
JP2007031242A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法
JP2009272557A (ja) 2008-05-09 2009-11-19 Disco Abrasive Syst Ltd ウェーハの製造方法及び製造装置、並びに硬化性樹脂組成物
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법
KR20100065563A (ko) * 2008-12-08 2010-06-17 주식회사 실트론 단결정 잉곳의 마운팅을 위한 가이드 빔 및 이를 이용한 마운팅 방법
WO2014129304A1 (ja) * 2013-02-19 2014-08-28 株式会社Sumco 半導体ウェーハの加工方法
KR20150001611A (ko) * 2013-06-26 2015-01-06 가부시키가이샤 사무코 반도체 웨이퍼의 가공 프로세스

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4105269B2 (ja) * 1997-01-31 2008-06-25 川崎マイクロエレクトロニクス株式会社 膜形成方法
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2006012224A (ja) * 2004-06-23 2006-01-12 Hitachi Maxell Ltd 情報記録媒体およびその製造方法
JP4519199B2 (ja) * 2007-09-03 2010-08-04 パナソニック株式会社 ウエハ再生方法およびウエハ再生装置
CN101903977A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 光刻胶两次图案化
JP5456337B2 (ja) * 2009-03-02 2014-03-26 富士紡ホールディングス株式会社 研磨パッド
JP2011103379A (ja) * 2009-11-11 2011-05-26 Sumco Corp ウェーハの平坦化加工方法
JP2014192307A (ja) * 2013-03-27 2014-10-06 Disco Abrasive Syst Ltd サファイア基板の平坦加工方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031071A (ko) * 2001-09-28 2004-04-09 신에쯔 한도타이 가부시키가이샤 연마용 워크지지반, 워크의 연마장치 및 연마방법
WO2006018961A1 (ja) * 2004-08-17 2006-02-23 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP2006269761A (ja) 2005-03-24 2006-10-05 Disco Abrasive Syst Ltd ウェハの製造方法
JP2007031242A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品用基板とそれを用いた薄膜電子部品の製造方法
JP2009272557A (ja) 2008-05-09 2009-11-19 Disco Abrasive Syst Ltd ウェーハの製造方法及び製造装置、並びに硬化性樹脂組成物
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법
KR20100065563A (ko) * 2008-12-08 2010-06-17 주식회사 실트론 단결정 잉곳의 마운팅을 위한 가이드 빔 및 이를 이용한 마운팅 방법
WO2014129304A1 (ja) * 2013-02-19 2014-08-28 株式会社Sumco 半導体ウェーハの加工方法
KR20150038541A (ko) * 2013-02-19 2015-04-08 가부시키가이샤 사무코 반도체 웨이퍼의 가공 방법
KR20150001611A (ko) * 2013-06-26 2015-01-06 가부시키가이샤 사무코 반도체 웨이퍼의 가공 프로세스
JP2015008247A (ja) * 2013-06-26 2015-01-15 株式会社Sumco 半導体ウェーハの加工プロセス

Also Published As

Publication number Publication date
CN108352310A (zh) 2018-07-31
DE112016004787T5 (de) 2018-09-06
JP6418130B2 (ja) 2018-11-07
KR102110850B1 (ko) 2020-05-14
TWI615893B (zh) 2018-02-21
TW201724240A (zh) 2017-07-01
WO2017068945A1 (ja) 2017-04-27
JP2017079249A (ja) 2017-04-27
US20180297168A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
KR101638888B1 (ko) 반도체 웨이퍼의 가공 방법
KR101624151B1 (ko) 반도체 웨이퍼의 가공 프로세스
KR20180064518A (ko) 반도체 웨이퍼의 가공 방법
US11948789B2 (en) Wafer production method
WO2023112345A1 (ja) 半導体結晶ウェハの製造装置および製造方法
JP6500796B2 (ja) ウェーハの製造方法
JP3924641B2 (ja) 半導体ウェーハの製造方法
JP2011103379A (ja) ウェーハの平坦化加工方法
WO2018079105A1 (ja) ウェーハの製造方法およびウェーハ
KR20190058667A (ko) 웨이퍼의 제조 방법 및 웨이퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right