KR101638888B1 - 반도체 웨이퍼의 가공 방법 - Google Patents

반도체 웨이퍼의 가공 방법 Download PDF

Info

Publication number
KR101638888B1
KR101638888B1 KR1020157005423A KR20157005423A KR101638888B1 KR 101638888 B1 KR101638888 B1 KR 101638888B1 KR 1020157005423 A KR1020157005423 A KR 1020157005423A KR 20157005423 A KR20157005423 A KR 20157005423A KR 101638888 B1 KR101638888 B1 KR 101638888B1
Authority
KR
South Korea
Prior art keywords
wafer
grinding
coating layer
slicing
wire
Prior art date
Application number
KR1020157005423A
Other languages
English (en)
Other versions
KR20150038541A (ko
Inventor
토시유키 다나카
야스유키 하시모토
토모히로 하시이
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20150038541A publication Critical patent/KR20150038541A/ko
Application granted granted Critical
Publication of KR101638888B1 publication Critical patent/KR101638888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B24B27/0633—Grinders for cutting-off using a cutting wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B27/00—Other grinding machines or devices
    • B24B27/06—Grinders for cutting-off
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/04—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools
    • B28D5/045—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by tools other than rotary type, e.g. reciprocating tools by cutting with wires or closed-loop blades
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03602—Mechanical treatment, e.g. polishing, grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

반도체 단결정 잉곳을 와이어소 장치를 이용하여 슬라이스하여 얻은 웨이퍼의 한쪽의 면 전체면에 경화성 재료를 도포한 평탄한 표면을 기준면으로 하여 웨이퍼의 다른 한쪽의 면을 평면 연삭하고, 평면 연삭한 웨이퍼의 다른 한쪽의 면을 기준면으로 하여 웨이퍼의 한쪽의 면을 평면 연삭하는 웨이퍼의 가공 방법에 있어서, 웨이퍼를 슬라이스한 직후에 웨이퍼의 양면을 동시에 평탄화 가공한다.

Description

반도체 웨이퍼의 가공 방법{METHOD FOR PROCESSING SEMICONDUCTOR WAFER}
본 발명은, 반도체 웨이퍼의 가공 방법, 특히, 반도체 웨이퍼의 표면을 평탄화하는 가공 방법에 관한 것이다. 또한, 본 국제 출원은, 2013년 2월 19일에 출원한 일본특허출원 제029719호(일본특허출원 제2013-029719호)에 기초하는 우선권을 주장하는 것으로서, 일본특허출원 제2013-029719호의 전체 내용을 본 국제 출원에 원용한다.
종래, 반도체 웨이퍼는, 미세한 패턴을 사진제판에 의해 작성하기 위해, 웨이퍼의 표면의 평탄화가 요구되고 있었다. 특히 「나노토포그래피(nanotopography)」라고 불리는 표면 굴곡은, 파장 λ＝0.2∼20㎜의 성분을 갖고, PV값(Peak to Valley값)이 0.1∼0.2㎛ 이하의 굴곡으로서, 최근, 이 나노토포그래피를 저감함으로써 반도체 웨이퍼의 평탄도를 향상시키기 위한 기술이 제안되고 있다. 이러한 웨이퍼의 평탄화 가공 방법으로서, 잉곳(ingot)으로부터 슬라이스된 웨이퍼의 1의 면을 척 테이블의 수평 지지면 상에 흡인 지지하고, 웨이퍼의 2의 면을 연삭한 후, 웨이퍼의 2의 면을 상기 수평 지지면에 흡인 지지하고, 웨이퍼의 1의 면을 연삭하는 1차 연삭 공정과, 1차 연삭 공정에 이어서 웨이퍼의 2의 면 전체면을 수지로 덮는 수지 도포 공정과, 이 수지 도포 공정에 이어서 웨이퍼의 2의 면을 기준면으로 하여, 상기 수평 지지면 상에 흡인 지지하고, 웨이퍼의 1의 면을 연삭하여, 수지를 제거한 후에 웨이퍼의 1의 면을 기준면으로 하여 웨이퍼의 2의 면을 연삭하는 공정을 포함하는 가공 방법이 개시되어 있다(예를 들면, 특허문헌 1).
일본공개특허공보 2011-249652호(청구항 1, 단락 [0008], [0028], 도 2)
상기 특허문헌 1에 나타난 1차 연삭 공정에서는, 슬라이스시의 변형 성분을 제거하기 위해 웨이퍼를 지지면 상에 흡인 지지함으로써, 슬라이스 공정에서 발생한 큰 굴곡을 강제적으로 교정(矯正)한 평탄한 기준면을 만든 상태에서 비흡착면측의 웨이퍼 표면의 연삭이 행해진다. 이 때문에, 웨이퍼가 탄성 변형한 상태에서 연삭이 행해지고, 연삭 후, 흡인 지지를 해방하면, 연삭 처리가 행해져 있지 않은 흡착면측의 웨이퍼 표면의 굴곡이 흡착 지지 전의 상태로 되돌아가 버리고, 이 굴곡이 연삭에 의해 평탄화된 비흡착면측의 웨이퍼 표면에 전사되어 버려, 결과적으로 굴곡의 대부분이 웨이퍼 표면에 잔류하게 된다.
지금까지, 웨이퍼 표면에 굴곡이 잔류하고 있어도, 그 후, 수지 도포 공정에서 웨이퍼 표면에 도포한 수지에 의해 평탄한 기준면이 만들어진 상태에서 굴곡을 제거하도록 연삭 처리가 행해지기 때문에, 수지 도포 공정 전의 웨이퍼의 표면 상태에 대해서는 문제시되고 있지 않았다. 그런데, 본 발명자들의 실험에 의하면, 특허문헌 1에서 기재되는 바와 같은 수지 도포 처리와 연삭 처리를 조합한 처리(수지 접착 연삭)를 행해도, 수지 도포 공정 전의 웨이퍼 표면의 굴곡이 큰 경우에는, 경면 연마 처리 후의 웨이퍼 표면의 나노토포그래피 품질은 충분하지 않은 것을 인식했다.
또한, 슬라이스 공정에 있어서, 와이어소(wire saw)에 의해 단결정 잉곳을 슬라이스하는 경우, 일반적으로는, 왕복 주행 중의 와이어 열(列)에 유리(遊離) 지립(砥粒)을 포함하는 슬러리(가공액)를 공급하면서 반도체 잉곳이 다수매의 반도체 웨이퍼로 절단 가공되지만, 외주면에 지립이 고정된 고정 지립 와이어를 사용하면, 유리 지립을 사용하는 경우에 비해, 단결정 잉곳을 고속으로 절단하는 것이 가능해진다. 그러나, 고정 지립 와이어를 이용한 경우, 가공 대미지가 크고, 절단 후의 웨이퍼 표면에 발생하는 굴곡도 매우 커지기 때문에, 더욱 나노토포그래피가 악화되는 문제가 있는 것을 인식했다.
본 발명의 목적은, 1차 연삭 공정에서 굴곡이 경감된 웨이퍼를 2차 연삭 공정에서 평면 연삭함으로써, 나노토포그래피 특성이 우수한(값이 작은) 반도체 웨이퍼를 제조하는 것에 있다.
본 발명자들은 상기 목적을 달성하기 위해 예의 검토한 결과, 연질재를 코팅하여 평면 연삭하기 전의 웨이퍼의 표면 상태(굴곡의 크기)에 따라, 최종적으로 얻어지는 반도체 웨이퍼의 나노토포그래피 품질이 크게 변화하는 것을 인식하여, 본 발명을 완성시킨 것이다. 구체적으로는, 슬라이스 직후에 랩핑이나 양두(兩頭) 연삭 등의 기준면을 갖지 않는 양면 동시 평탄화 가공을 행하고, 미리 특정의 파장역(10∼100㎜)에 있어서의 굴곡 성분을 완화한 후에 연질재 코팅하여 평면 연삭함으로써, 슬라이스 굴곡 패턴을 제거하여 웨이퍼의 나노토포그래피의 품질 레벨을 개선하는 것에 있다.
본 발명의 제1 관점은, 반도체 단결정 잉곳을 와이어소 장치를 이용하여 슬라이스하여 얇은 원판 형상의 웨이퍼를 얻는 슬라이스 공정과, 슬라이스 공정 후의 웨이퍼의 양면을 동시에 평탄화 가공하는 양면 평탄화 가공 공정과, 양면 평탄화 가공 공정 후의 웨이퍼의 한쪽의 면 전체에 경화성 재료를 도포하여 평탄한 도포층을 형성하는 도포층 형성 공정과, 평탄화된 웨이퍼의 한쪽의 면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 다른 한쪽의 면을 평면 연삭하는 제1 평면 연삭 공정과, 평면 연삭 공정 후의 도포층을 웨이퍼의 한쪽의 면으로부터 제거하는 도포층 제거 공정과, 도포층이 제거된 웨이퍼의 다른 한쪽의 면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 한쪽의 면을 평면 연삭하는 제2 평면 연삭 공정을 형성한 것에 있다.
본 발명의 제2 관점은, 제1 관점에 기초하는 발명으로서, 와이어소 장치가 고정 지립 와이어를 이용한 슬라이스 방식을 채용한 것에 있다.
본 발명의 제3 관점은, 제1 관점에 기초하는 발명으로서, 양면 평탄화 가공 공정에 양면 랩핑 처리 혹은 양두 연삭 처리를 채용한 것에 있다.
본 발명의 제4 관점은, 제1 관점에 기초하는 발명으로서, 상기 도포층 형성 공정에 있어서의 상기 웨이퍼 표면에 도포하는 도포층의 두께를 10∼40㎛로 하는 것이다.
본 발명의 제5 관점은, 제1 관점에 기초하는 발명으로서, 양면 평탄화 가공 공정 후의 상기 웨이퍼의 표면 높이를 주파수 해석한 경우에, 100㎜ 이하의 파장역에 있어서의 굴곡의 진폭을 1.0㎛ 이하의 범위로 하는 것이다.
본 발명의 제6 관점은, 제2 관점에 기초하는 발명으로서, 양면 평탄화 가공 공정 후의 상기 웨이퍼의 표면 높이를 주파수 해석한 경우에, 100㎜ 이하의 파장역에 있어서의 굴곡의 진폭을 1.0㎛ 이하의 범위로 하는 것이다.
본 발명의 제7 관점은, 제3 관점에 기초하는 발명으로서, 양면 평탄화 가공 공정 후의 상기 웨이퍼의 표면 높이를 주파수 해석한 경우에, 100㎜ 이하의 파장역에 있어서의 굴곡의 진폭을 1.0㎛ 이하의 범위로 하는 것이다.
본 발명의 제8 관점은, 제4 관점에 기초하는 발명으로서, 양면 평탄화 가공 공정 후의 상기 웨이퍼의 표면 높이를 주파수 해석한 경우에, 100㎜ 이하의 파장역에 있어서의 굴곡의 진폭을 1.0㎛ 이하의 범위로 하는 것이다.
본 발명에 따른 반도체 웨이퍼의 가공 방법에 의하면, 슬라이스 후의 웨이퍼의 양면을 동시에 평탄화 가공함으로써, 나노토포그래피 품질에 영향을 미치는 파장 영역의 굴곡을 가급적으로 저감할 수 있어, 나노토포그래피 품질이 우수한 반도체 웨이퍼의 제공을 행할 수 있다.
특히, 고정 지립 방식의 와이어소 장치를 이용하여 절단된 굴곡이 큰 웨이퍼를 이용하는 경우라도, 굴곡을 가급적으로 저감할 수 있어, 나노토포그래피 품질이 우수한 반도체 웨이퍼의 제공을 행할 수 있다.
도 1은 본 발명의 실시 형태에 따른 웨이퍼 가공 방법의 개략 공정을 설명하기 위한 도면이다.
도 2는 본 발명의 실시 형태에 따른 슬라이스 후의 웨이퍼에서 평면 연삭 후의 웨이퍼까지의 사이의, 웨이퍼의 상태와 각 공정에서 사용되는 장치의 일 예를 나타내는 개략도이다.
도 3은 본 발명의 실시예에 따른 각 공정에서의 웨이퍼의 상태를 나타내는 개략도이다.
도 4는 비교예 1에 따른 각 공정에서의 웨이퍼의 상태를 나타내는 개략도이다.
도 5는 실시예 및 비교예 1, 2의 경면 연마 후의 나노토포그래피이다.
도 6은 실시예 및 비교예 1, 2의 경면 연마 후의 나노토포그래피를 나타낸 도면이다.
도 7은 실시예 및 비교예 1, 2의 경면 연마 전의 주파수 해석 결과를 나타낸 도면이다.
도 8은 실시예 및 비교예 1, 2의 경면 연마 후의 주파수 해석 결과를 나타낸 도면이다.
(발명을 실시하기 위한 형태)
다음으로 본 발명을 실시하기 위한 형태를 도면에 기초하여 설명한다.
본 발명은, 도 1(a)∼도 1(f)에 나타내는 바와 같이, 반도체 단결정 잉곳을 와이어소 장치를 이용하여 슬라이스하여 얇은 원판 형상의 웨이퍼를 얻는 슬라이스 공정과, 슬라이스 공정 후의 웨이퍼의 양면을 동시에 평탄화 가공하는 양면 평탄화 가공 공정과, 양면 평탄화 가공 공정 후의 웨이퍼의 한쪽의 면 전체에 경화성 재료를 도포하여 평탄한 도포층을 형성하는 도포층 형성 공정과, 평탄화된 웨이퍼의 한쪽의 면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 다른 한쪽의 면을 평면 연삭하는 제1 평면 연삭 공정과, 평면 연삭 공정 후의 도포층을 웨이퍼의 한쪽의 면으로부터 제거하는 도포층 제거 공정과, 도포층이 제거된 웨이퍼의 다른 한쪽의 면이 연삭 장치의 테이블의 기준면에 맞닿도록 웨이퍼를 테이블에 올려놓고 이어서 연삭 장치에 의해 웨이퍼의 한쪽의 면을 평면 연삭하는 제2 평면 연삭 공정에 의해 반도체 웨이퍼를 가공하는 반도체 웨이퍼의 표면을 평탄화하는 가공 방법의 개량이다. 또한, 반도체 웨이퍼의 외연(外緣) 상을 모따기하는 공정은 특별히 나타내지 않지만, 모따기하는 공정은 도 1(a)의 후부터, 도 1(f)의 후까지의 동안 어느 공정 사이에서 행해도 좋다.
본 발명의 특징 있는 구성은, 도 1(a)∼도 1(c)에 나타내는 바와 같이, 도포층 형성 공정 전에, 슬라이스 공정 후의 웨이퍼의 양 표면을 동시에 평탄화 가공하는 양면 평탄화 가공 공정을 형성한 것에 있다. 도포층 형성 공정 전에, 기준면을 갖지 않는 양면 동시 평탄화 가공을 행함으로써, 웨이퍼 양 표면의 볼록 부분이 동시에 제거되어, 100㎜ 이하의 파장역의 굴곡 성분이 가급적으로 경감된다. 이에 따라, 웨이퍼 표면의 나노토포그래피 특성을 향상시킬 수 있어, 도포층 형성 공정에 있어서의 웨이퍼 표면에 도포하는 도포층의 두께도 경감할 수 있다.
본 발명의 실시 형태를 도 2를 참조하여 상세하게 설명한다. 도 2(a)에 슬라이스 직후의 웨이퍼(200)의 상태를 나타낸다. 슬라이스에는, 도시하지 않은 공지의 멀티 와이어소 장치가 이용되며, 잉곳으로부터 한 번에 복수매의 웨이퍼(200)를 제조할 수 있다. 멀티 와이어소 장치는, 와이어를 가이드하는 홈이 복수 형성된 가이드 롤러와 와이어를 회전시키기 위한 롤러에 걸쳐, 극세 강선(鋼線)의 와이어가 복수 감겨 있다. 롤러를 고속 회전시키고, 가이드 롤러와 롤러의 사이에 노출된 복수의 와이어에 피(被)절단물을 눌러 대어 피절단물을 복수매로 절단하는 장치이다. 와이어소 장치에는, 절단하기 위한 지립의 사용법에 따라 고정 지립 방식과 유리 지립 방식이 있다. 고정 지립 방식은, 다이아몬드 지립 등을 증착 등에 의해 부착시킨 강선을 와이어에 사용한다. 유리 지립 방식은, 와이어에 지립과 유제를 섞은 슬러리를 첨가하면서 사용한다. 고정 지립 방식은, 지립을 고착시킨 와이어 자체가 피절단물을 절단하기 때문에, 절단 시간이 짧고 생산성이 우수하다. 또한, 슬러리를 사용하지 않기 때문에 절단 후의 절단 찌꺼기가 섞인 슬러리를 폐기할 필요가 없기 때문에, 친환경적이고 경제적이다. 본 발명에는, 어느 방식을 사용해도 가능하지만, 환경면, 경제면에서 유리한 고정 지립 방식이 바람직하다. 또한, 고정 지립 와이어소를 이용한 경우, 웨이퍼 표면에 미치는 가공 대미지가 크고, 절단 후의 웨이퍼 표면에 발생하는 굴곡도 커지기 때문에, 보다 나노토포그래피가 악화되는 문제가 있지만, 본 발명의 가공 방법을 이용함으로써, 나노토포그래피 특성이 우수한(값이 작은) 반도체 웨이퍼를 제조할 수 있다.
도 2(a)에 고정 지립 와이어소로 절단한 슬라이스 직후의 웨이퍼(200)의 상태를 나타낸다. 슬라이스한 웨이퍼(200)에는, 와이어소 절단 가공에 의해 가공 변형(가공 대미지층)(201), 주기적으로 파도치는 바와 같은 요철의 굴곡(202), 휨(203)이 발생하고 있다. 편의상, 웨이퍼(200)의 휨(203)의 볼록면측인, 도 2(a)의 상면을 제1면(204), 웨이퍼(200)의 휨(203)의 오목면측인, 도 2(a)의 하면을 제2면(205)으로 한다.
도 2(b)는, 양면 평탄화 가공의 랩핑에 사용하는 랩핑 장치(210)의 일 예를 나타낸 도면이다. 가공 캐리어(211)에 세트된 웨이퍼(200)는, 랩핑 장치(210)의 2개의 정반에 끼워지고, 상정반(212)과 하정반(213)의 사이에 지립을 포함한 슬러리(214)를 공급하고 상하정반으로 가압하면서 상정반(212)의 상부 및 하정반(213)의 하부에 설치된 스핀들(215, 216)을 각각 역방향으로 회전함으로써, 슬러리(214)에 포함된 지립에 의해 제1면(204) 및 제2면(205)이 동시에 평탄화 가공된다.
랩핑 후, 웨이퍼(200)는 정반으로부터 벗어나고, 가공 캐리어(211)로부터 벗어난다.
랩핑 공정(양면 평탄화 공정)을 거친 웨이퍼(200)는, 그 후, 평면 연삭 공정(제1 평면 연삭 및 제2 평면 연삭)에 의해 웨이퍼(200)의 양면은 재차 평탄화되기 때문에, 랩핑 공정에 있어서의 웨이퍼(200)에 대한 가공량(여유분량)은, 슬라이스 공정에서 발생한 웨이퍼(200)의 가공 변형(201)을 모두 제거할 때까지의 평탄화 가공을 행할 필요는 없고, 후술하는 실시예로부터 명백한 바와 같이, 랩핑 후의 웨이퍼(200)의 표면 높이를 주파수 해석한 경우에, 100㎜ 이하의 파장역에 있어서의 굴곡의 진폭이 1.0㎛ 이하가 되도록 랩핑 처리를 행하면 좋다.
또한, 양면 동시 평탄화 가공은 전술한 랩핑 처리에 한정되지 않는다. 특별히 도시하고 있지 않지만, 웨이퍼(200)를 가공 캐리어(211)에 장착하고, 그 웨이퍼(200)의 상하에 설치된 평면 연삭하는 숫돌로 웨이퍼(200)의 양 표면을 동시에 연삭하는 공지의 양두 연삭 처리, 랩핑 장치(210)의 상하의 정반에 고정 지립을 포함시킨 패드를 장착하고, 슬러리(214)를 이용하고, 또는 이용하지 않고 고정 지립에 의해 웨이퍼(200)의 양 표면을 동시에 연삭하는 공지의 고정 지립 랩핑 처리를 이용해도 좋다.
도 2(c)에 도포층 형성 공정에 사용하는 지지·압압 장치(220)의 일 예를 나타낸다. 우선, 지지·압압 장치(220)의 고평탄화된 평판(222) 상에 도포층이 되는 경화성 재료(221)를 적하한다. 한편, 웨이퍼(200)는, 웨이퍼(200)의 제1면(204)이 지지 수단(223)의 압압대(224)에 흡인 지지되고, 압압대(224)를 하방으로 이동시켜 웨이퍼(200)의 제2면(205)을 경화성 재료(221)로 압압한다. 그 후, 압압대(224)의 압력을 해제하여, 웨이퍼(200)에 잔류하고 있는 휨(203)이나 굴곡(202)에 탄성 변형을 주고 있지 않은 상태에서, 웨이퍼(200)의 제2면(205)에 경화성 재료(221)를 경화시킨다. 이 공정에 의해, 평판(222)과 접촉하는 경화성 재료(221)의 면은 고평탄화된 면이 되어, 웨이퍼(200)의 제1면(205)을 연삭할 때의 기준면(225)으로 할 수 있다.
웨이퍼(200)에 경화성 재료(221)를 도포하는 방법은, 웨이퍼(200)의 제2면(205)을 상면으로 하여 제2면(205) 상에 경화성 재료(221)를 적하시키고 웨이퍼(200)를 회전하여 경화성 재료(221)를 제2면(205) 전체면에 펴바르는 스핀 코팅법 또는 제2면(205)에 스크린막을 설치하고, 스크린막 위에 경화성 재료(221)를 올리고, 스퀴즈(squeeze)로 압입하는 스크린 인쇄에 의한 방법, 나아가서는 일렉트릭 스프레이 디포지션법에 의해 제2면(205) 전체면에 스프레이하는 방법 등에 의해 도포한 후에 고평탄화된 평판(222) 상에 도포면을 접촉, 압압하는 방법 외에, 상기 방법에 한정하지 않고, 경화성 재료(221)에 의해 웨이퍼(200)의 일면을 고평탄화하는 방법을 적용할 수 있다. 경화성 재료(221)는, 열경화성 수지, 열가역성 수지, 감광성 수지 등의 연질 재료가, 가공 후의 박리의 용이성의 점에서 바람직하다. 특히, 감광성 수지는 열에 의한 스트레스가 가해지지 않는다는 점에서도 적합하다. 본 실시예에서는, 경화성 재료(221)로서, UV 경화에 의한 수지를 사용했다. 또한, 다른 구체적인 경화성 재료(221)의 재질로서, 합성 고무나 접착제(왁스 등) 등을 들 수 있다.
웨이퍼(200)에 도포하는 경화성 재료(221)의 두께는, 웨이퍼(200) 표면의 볼록 부분이 클(100㎜ 이하의 파장역의 굴곡 성분이 클)수록, 웨이퍼(200)에 도포하는 경화성 재료(221)의 두께를 증대시키지 않으면 안 되며, 일반적으로 50∼150㎛의 범위로 설정하는 것이 알려져 있지만, 경화성 재료(221)는 고가로서, 경화성 재료(221)의 사용량이 많아지기 때문에 제조 비용의 상승을 초래하는 문제가 있다.
본 발명에서는, 도포층 형성 공정 전에 기준면을 갖지 않는 양면 동시 평탄화 가공을 행하고 있기 때문에, 웨이퍼(200) 양 표면의 볼록 부분이 동시에 제거되어, 100㎜ 이하의 파장역의 굴곡 성분이 경감된다. 그 결과, 웨이퍼(200)에 도포하는 경화성 재료(221)의 두께를 저감할 수 있어, 본 발명에 있어서는 경화성 재료(221)의 두께를 10∼40㎛의 범위로 설정하는 것이 가능해진다. 또한, 경화성 재료(221)의 두께가 10㎛ 미만에서는, 웨이퍼(200) 표면의 볼록 부분의 영향을 받아, 나노토포그래피 품질이 악화되어 버린다.
도 2(d)에 제1 평면 연삭 공정에 사용하는 평면 연삭 장치(230)의 일 예를 나타낸다. 우선, 도포층 평탄화 공정에서 작성된 경화성 재료(221)에 의한 기준면(225)을 평면 연삭 장치(230)의 진공 척 테이블(231)의 고평탄화된 기준면(232)에 설치하여 흡인 지지한다. 이어서, 설치된 웨이퍼(200)의 상면에는, 숫돌(233)을 일면에 설치한 정반(234)이 설치된다. 다음으로, 숫돌(233)과 웨이퍼(200)의 제1면(204)은 접촉되고, 정반(234)의 상부의 스핀들(235)과 진공 척 테이블(231)의 하부에 설치된 스핀들(236)이 회전하여 숫돌(233)과 웨이퍼(200)의 제1면(204)의 접촉점이 회전 접촉함으로써 웨이퍼(200)의 제1면(204)을 연삭하여, 제1면(204)을 고평탄화한다.
도 2(e)에 도포층 제거 공정을 나타낸다. 제1 평면 연삭 공정에서 웨이퍼(200)의 제1면(204)이 고평탄화된 웨이퍼(200)의 제2면(205)에 도포된 경화성 재료(221)를 웨이퍼(200)로부터 벗긴다. 도포층인 경화성 재료(221)의 제거는 용제를 이용하여 화학적으로 제거하도록 해도 좋다.
도 2(f)에 제2 평면 연삭 공정의 일 예를 나타낸다. 평면 연삭하는 장치는 제1 평면 연삭 공정에서 사용한 평면 연삭 장치(230)와 동일한 장치이다. 제1 평면 연삭 공정에서 고평탄화된 웨이퍼(200)의 제1면(204)을 기준면(251)으로 하여, 진공 척 테이블(231)의 고평탄화된 기준면(232)에 설치하여 흡인 지지한다. 웨이퍼(200)의 제2면(205)을 제1 평면 연삭 공정과 동일하게 고평탄화 될 때까지 연삭한다. 도 2(g)에 나타내는 바와 같이, 웨이퍼(200)의 양면 모두 고평탄화된다.
실시예
다음으로 본 발명의 실시예를 비교예와 함께 상세하게 설명한다. 또한, 실시예, 비교예 1, 2에 이용한 웨이퍼(200)는, 실리콘 단결정 잉곳으로부터 고정 지립 방식 와이어소 장치를 이용하여 동일 조건으로 슬라이스한 직경 300㎜의 웨이퍼(200)를 이용했다.
＜실시예＞
본 발명의 실시예를 도 3에 나타낸다. 도 3을 기초로 실시예의 가공 공정을 설명한다. 슬라이스 후의 웨이퍼(200)(도 3(a))를 랩핑에 의해 웨이퍼(200)의 양면을 동시에 연삭하여, 굴곡(202)을 경감했다(도 3(b)). 굴곡(202)이 경감된 웨이퍼(200)의 제2면(205)에 UV 경화성 수지(321)를 도포하여, 두께 35㎛의 경화시킨 수지의 면을 기준면(225)으로 했다(도 3(c)). 수지의 면을 기준면(225)으로 하여 흡인 지지한 웨이퍼(200)의 제1면(204)을 굴곡(202)이 없어질 때까지(파선(331)의 면까지) 평면 연삭했다(도 3(d)). 다음으로, 수지를 벗기고(도 3(e)), 평면 연삭한 웨이퍼(200)의 제1면(204)을 기준면(251)으로 하여 흡인 지지한 웨이퍼(200)의 제2면(205)을 파선(351)의 면까지 평면 연삭했다(도 3(f)). 전체 공정을 종료하고, 웨이퍼의 양면 모두 고평탄화된 웨이퍼(200)가 얻어졌다. 이 웨이퍼(200)를 실시예의 웨이퍼(200)로 했다(도 3(g)).
＜비교예 1＞
비교예 1을 도 4에 나타낸다. 도면을 기초로 비교예 1의 가공 공정을 설명한다. 슬라이스 후의 웨이퍼(200)(도 4(a))의 제2면(205)에 UV 경화성 수지(321)를 도포하여, 두께 70㎛의 경화시킨 수지의 면을 기준면(225)으로 했다(도 4(b)). 수지의 면을 기준면(225)으로 하여 흡인 지지한 웨이퍼(200)의 제1면(204)을 파선(421)의 면까지 평면 연삭했다(도 4(c)). 수지를 벗겨내고(도 4(d)), 웨이퍼(200)의 제1면(204)을 기준면(251)으로 하여 흡인 지지한 웨이퍼(200)의 제2면(205)을 파선(451)의 면까지 평면 연삭했다(도 4(e)). 이 상태의 웨이퍼(200)를 비교예 1의 웨이퍼(200)로 했다(도 4(f)).
＜비교예 2＞
비교예 2는, 실시예인 도 3(b)에서 나타낸 랩핑 후의 웨이퍼(200)를 비교예 2의 웨이퍼(200)로 했다.
＜평가 시험 1＞
실시예와 비교예 1, 2에서 얻어진 각 웨이퍼(200)의 표면 형상이, 그 후에 행해지는 경면 연마 처리 후의 웨이퍼 표면에 있어서의 나노토포그래피에 어떤 영향을 미치는지를 조사했다. 구체적으로는, 우선, 실시예와 비교예 1, 2에서 얻어진 각 웨이퍼(200) 각각에 대하여, 공통의 경면 연마 처리로서, 양면 연마 장치를 이용하여 각 웨이퍼의 표리면에 동일 조건의 초벌 연마 처리를 행한 후, 편면 연마 장치를 이용하여 각 웨이퍼 표면에 동일 조건의 마무리 연마 처리를 행하여, 각 웨이퍼(200)의 표면이 경면 연마된 웨이퍼를 작성했다. 도 5는, 경면 연마된 각 웨이퍼 표면을 광학 간섭식의 평탄도 측정 장치(KLA Tencor사: Wafersight2)를 이용하여 각 웨이퍼 표면의 높이 분포(고저차(高低差))를 측정한 나노토포그래피맵으로서, 경면 연마 처리 후의 각 웨이퍼의 측정 결과를 필터링 처리하여 장파장 성분을 제거한 후, 나노토포그래피의 측정 결과를 농담색으로 도시화한 것이다. 도 5(d)는, 도 5(a)∼도 5(c)에 나타나는 나노토포그래피의 고저차를 나타내는 도면으로서, 진한 색이 될수록 고도가 낮으며, 가장 진한 부분은 중심 고도로부터 －20㎚가 되고, 옅은 색이 될수록 고도는 높으며, 가장 옅은 부분은 중심 고도로부터 ＋20㎚로 되어 있다. 최저 고도에서 최고 고도까지의 고저차는 40㎚가 된다. 또한, 나노토포그래피의 측정은, 웨이퍼의 외연의 임의의 3점을 고정하여 측정했다. 따라서, 나노토포그래피맵은, 웨이퍼가 비흡착 상태에서 표면의 고저차를 나타내고 있다.
실시예의 결과를 도 5(a)에 나타낸다. 거의 균일한 농도로서, 전체면 고저차가 적은 것을 알 수 있다. 이 이유는, 웨이퍼(200)의 제1면(204)을 연삭하여 웨이퍼(200)의 제1면(204)이 고평탄면이 된 후에 수지를 벗겨도 랩핑에 의해, 파장 영역 100㎜ 이하의, 특히 50㎜ 이하의 굴곡(202)을 경감하고 있기 때문에 웨이퍼(200)의 제1면(204)은 고평탄면을 유지하고 있어, 웨이퍼(200)의 제1면(204)을 기준면(251)으로 하여 흡착하고, 웨이퍼(200)의 제2면(205)을 평면 연삭해도 웨이퍼(200)의 제1면(204)을 흡착할 때에 웨이퍼(200)에는 탄성 변형이 가해지지 않기 때문에 웨이퍼(200)의 제1면(204)의 흡착 해방 후의 웨이퍼(200)의 제2면(205)에는 굴곡(202)이 발생하지 않는다고 생각할 수 있다.
비교예 1의 결과를 도 5(b)에 나타낸다. 도 5(b)의 중앙 부분은, 약간 평탄화되어 있기는 하지만 굴곡(202)이 남아 있다. 이 이유는, 도 4(c)에서 웨이퍼(200)의 제1면(204)을 평면 연삭한 직후에는 웨이퍼(200)의 제1면(204)은 고평탄화되기는 하지만, 제1면(204)에 가해져 있던 굴곡(202)에 의한 응력이 없어져, 수지를 벗긴 후에 웨이퍼(200)의 제2면(205)에 남아 있는 굴곡(202)에 의한 응력과의 균형이 붕괴되기 때문에 제1면(204)이 변형되었다고 생각할 수 있다. 그리고 웨이퍼(200)의 제1면(204)을 기준면(251)으로 하여 흡착하면 웨이퍼(200)에는 흡착에 의해 탄성 변형이 가해지고 그 후 제2면(205)을 평면 연삭하여 고평탄화된 면이 되어도, 웨이퍼(200)를 흡착으로부터 해방하면 웨이퍼(200)의 제1면(204)은 흡착에 의한 탄성 변형이 해방되어 웨이퍼(200)의 제2면(205)에 굴곡(202)이 나타난다고 생각할 수 있다.
비교예 2의 결과를 도 5(c)에 나타낸다. 전체에 굴곡(202)이 남아 있다.
＜평가 시험 2＞
평가 시험 1과 동일하게, 각 웨이퍼(200)의 표면 형상이 경면 연마 처리 후의 웨이퍼 표면의 나노토포그래피에 어떠한 영향을 주는지를 조사했다. 본 시험에서는, 실시예, 비교예 1, 2와 동(同)조건의 웨이퍼(200)를 각각 복수매 제조하고, 그 복수의 웨이퍼(200) 각각에 대해서, 평가 시험 1과 동조건의 경면 연마 처리(양면 연마 장치를 이용한 초벌 연마 처리＋편면 연마 장치를 이용한 마무리 연마 처리)를 행하여, 각 웨이퍼(200)의 표면이 경면 연마된 웨이퍼를 작성했다. 도 6은, 경면 연마된 각 웨이퍼 표면을 광학 간섭식의 평탄도 측정 장치(KLA Tencor사: Wafersight2)를 이용하여 각 웨이퍼 표면의 나노토포그래피를 측정하고, 개개의 그래프에 나타낸 것이다. 구체적으로는, 경면 연마된 각 웨이퍼 표면에 대하여 직경 2㎜의 원형 영역으로 구획된 사이트마다 최대 PV값을 산출하고, 각 사이트마다 산출된 최대 PV값 중 가장 큰 PV값을 대표값으로 하여 플롯한 것이다.
도 6으로부터 명백한 바와 같이, 실시예에서는 고저차가 5.4∼7.2㎚, 비교예 1에서는 9.0∼10.7㎚, 비교예 2에서는 9.8∼13.0㎚의 범위가 되었다. 실시예의 웨이퍼는 표면 전체의 나노토포그래피가 8㎚ 이하인 고평탄인 면을 얻을 수 있었다.
＜평가 시험 3＞
다음으로, 경면 연마 처리를 행하기 전의 각 웨이퍼(200)의 표면 높이를 주파수 해석하고, 굴곡 성분의 파장의 진폭을 조사했다. 그 결과를 도 7에 나타낸다.
도 7은, 도 3(a)에서 나타내는 슬라이스 후의 웨이퍼 (A),
도 4(f)에서 나타내는 슬라이스 후에 수지 접착 연삭한(비교예 1) 웨이퍼 (B),
도 3(b)에서 나타내는 랩핑 후(비교예 2)의 웨이퍼 (C) 및,
도 3(g)에서 나타내는 랩핑 후에 수지 접착 연삭한(실시예) 웨이퍼 (D)
각각에 대해서, 정전 용량 방식의 형상 측정 장치(주식회사 코벨코 과학연구소: SBW)를 이용하여 웨이퍼 표면 높이의 주파수 해석을 행한 결과를 나타내고 있다. 해석 방법은, 웨이퍼 표면 높이 측정 데이터에 단파장 주기 성분 10㎜ 미만, 장파장 주기 성분 100㎜ 초과의 파장대역을 컷오프(cut off)하여 밴드 패스 필터링 (band-pass filtering)처리하고, 10㎜∼100㎜의 파장 영역에 있어서의 굴곡 성분의 파장의 진폭을 구했다.
도 7로부터 명백한 바와 같이, 슬라이스 후의 웨이퍼 (A)에서는 최대 1.7㎛의 진폭이 관찰되어, 1㎛를 초과하는 진폭 발생 영역이 관찰된 것에 대하여, 랩핑 처리한 (비교예 2)의 웨이퍼 (C)에서는, 최대라도 0.4㎛이며, 100㎜ 이하의 파장 영역 전부에 있어서 1㎛ 이하의 진폭으로, 랩핑 처리에 의해 진폭을 대폭으로 저감할 수 있는 것을 알 수 있다. 또한, 슬라이스 후에 수지 접착 연삭한(비교예 1) 웨이퍼 (B)보다도, 랩핑 후에 수지 접착 연삭한(실시예) 웨이퍼 (D)의 쪽이 보다 진폭이 저감되는 것을 알 수 있다.
＜평가 시험 4＞
다음으로, 각 웨이퍼(200) 각각에 대해서, 평가 시험 1에서 행한 경면 연마 처리와 동일한 경면 연마 처리를 행한 후, 경면 연마된 각 웨이퍼(200)의 표면 높이를 주파수 해석하고, 굴곡 성분의 파장의 진폭을 조사했다. 그 결과를 도 8에 나타낸다.
도 8은, 도 4(f)에서 나타내는 슬라이스 후에 수지 접착 연삭한(비교예 1) 웨이퍼 (B),
도 3(b)에서 나타내는 랩핑 후(비교예 2)의 웨이퍼 (C) 및,
도 3(g)에서 나타내는 랩핑 후에 수지 접착 연삭한(실시예) 웨이퍼 (D)
각각에 대해서, 광학 간섭식의 형상 측정 장치(KLA Tencor사: Wafersight2)를 이용하여 경면 연마 후의 웨이퍼 표면 높이의 주파수 해석을 행한 결과를 나타내고 있다. 해석 방법은, 웨이퍼 표면 높이 측정 데이터에 컷오프값 20㎜의 가우시안 필터(Gaussian filter) 처리에 의해, 굴곡의 장파장 주기 성분을 컷하고, 필터링한 웨이퍼 표면 높이에 대하여 푸리에(Fourier) 변환하고, 100㎜ 이하의 파장 영역에 있어서의 굴곡 성분의 파장의 진폭을 구한 것이다.
도 8로부터 명백한 바와 같이, 랩핑 후에 수지 접착 연삭한(실시예) 웨이퍼 (D)를 이용한 경우는, 경면 연마 처리 후의 웨이퍼 표면의 주파수 해석의 결과에 있어서, 10∼100㎜의 파장 영역의 굴곡의 진폭은 0.4㎚ 이하로 매우 양호했던 것에 대하여, 슬라이스 후에 수지 접착 연삭한(비교예 1) 웨이퍼 (B)를 이용한 경우는 최대로 1.7㎚, 랩핑 처리한(비교예 2) 웨이퍼 (C)를 이용한 경우는 최대로 2㎚의 진폭이 관찰되었다.
본 발명의 반도체 웨이퍼의 가공 방법은, 실리콘이나, 갈륨 등의 잉곳을 슬라이스한 웨이퍼의 표면을 평탄화하는 공정에 이용할 수 있다.
200 : 웨이퍼
221 : 경화성 재료
232 : 기준면

Claims (8)

  1. 반도체 단결정 잉곳을 와이어소 장치를 이용하여 슬라이스하여 얇은 원판 형상의 웨이퍼를 얻는 슬라이스 공정과,
    상기 슬라이스 공정 후의 상기 웨이퍼의 양면을 동시에 평탄화 가공하여 상기 웨이퍼의 표면 높이를 주파수 해석한 경우에, 100㎜ 이하의 파장역에 있어서의 굴곡의 진폭이 1.0㎛ 이하의 범위로 하는 양면 평탄화 가공 공정과,
    상기 양면 평탄화 가공 공정 후의 상기 웨이퍼의 한쪽의 면 전체에 경화성 재료를 도포하여 평탄한 도포층을 형성하는 도포층 형성 공정과,
    상기 평탄화된 웨이퍼의 한쪽의 면이 연삭 장치의 테이블의 기준면에 맞닿도록 상기 웨이퍼를 상기 테이블에 올려놓고 이어서 상기 연삭 장치에 의해 상기 웨이퍼의 다른 한쪽의 면을 평면 연삭하는 제1 평면 연삭 공정과,
    상기 제1 평면 연삭 공정 후의 상기 도포층을 상기 웨이퍼의 한쪽의 면으로부터 제거하는 도포층 제거 공정과,
    상기 도포층이 제거된 상기 웨이퍼의 다른 한쪽의 면이 상기 연삭 장치의 테이블의 기준면에 맞닿도록 상기 웨이퍼를 상기 테이블에 올려놓고 이어서 상기 연삭 장치에 의해 상기 웨이퍼의 한쪽의 면을 평면 연삭하는 제2 평면 연삭 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
  2. 제1항에 있어서,
    상기 와이어소 장치가 고정 지립(砥粒) 와이어를 이용한 슬라이스 방식인 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
  3. 제1항에 있어서,
    상기 양면 평탄화 가공 공정이 양면 랩핑 처리 혹은 양두 연삭 처리인 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
  4. 제1항에 있어서,
    상기 도포층 형성 공정에 있어서의 상기 웨이퍼 표면에 도포하는 도포층의 두께가 10∼40㎛인 것을 특징으로 하는 반도체 웨이퍼의 가공 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020157005423A 2013-02-19 2014-02-04 반도체 웨이퍼의 가공 방법 KR101638888B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013029719 2013-02-19
JPJP-P-2013-029719 2013-02-19
PCT/JP2014/052540 WO2014129304A1 (ja) 2013-02-19 2014-02-04 半導体ウェーハの加工方法

Publications (2)

Publication Number Publication Date
KR20150038541A KR20150038541A (ko) 2015-04-08
KR101638888B1 true KR101638888B1 (ko) 2016-07-12

Family

ID=51391101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005423A KR101638888B1 (ko) 2013-02-19 2014-02-04 반도체 웨이퍼의 가공 방법

Country Status (7)

Country Link
US (1) US9881783B2 (ko)
JP (1) JP6187579B2 (ko)
KR (1) KR101638888B1 (ko)
CN (1) CN104769704B (ko)
DE (1) DE112014000276B4 (ko)
TW (1) TWI515783B (ko)
WO (1) WO2014129304A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418130B2 (ja) * 2015-10-20 2018-11-07 株式会社Sumco 半導体ウェーハの加工方法
JP6500796B2 (ja) * 2016-02-03 2019-04-17 株式会社Sumco ウェーハの製造方法
JP6323515B2 (ja) * 2016-08-31 2018-05-16 株式会社Sumco 半導体ウェーハのラッピング方法および半導体ウェーハ
JP2018074019A (ja) * 2016-10-31 2018-05-10 株式会社Sumco ウェーハの製造方法およびウェーハ
CN108400081A (zh) * 2017-02-08 2018-08-14 上海新昇半导体科技有限公司 硅片的制作方法
CN108735590A (zh) * 2017-04-20 2018-11-02 上海新昇半导体科技有限公司 晶圆表面平坦化方法
CN108735591A (zh) * 2017-04-20 2018-11-02 上海新昇半导体科技有限公司 晶圆表面平坦化方法
JP2019033134A (ja) * 2017-08-04 2019-02-28 株式会社ディスコ ウエーハ生成方法
DE112018007133T5 (de) * 2018-02-21 2020-11-05 Sumco Corporation Waferproduktionsverfahren
JP7208759B2 (ja) * 2018-10-16 2023-01-19 株式会社ディスコ ウエーハ保持装置を用いたウエーハの加工方法
DE102018221922A1 (de) 2018-12-17 2020-06-18 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mittels einer Drahtsäge, Drahtsäge und Halbleiterscheibe aus einkristallinem Silizium
CN110216531B (zh) * 2019-06-28 2024-05-24 深圳市圆梦精密技术研究院 双头超声波加工设备及应用其的双面加工方法
CN110465846A (zh) * 2019-07-25 2019-11-19 江苏吉星新材料有限公司 一种大尺寸蓝宝石衬底晶圆片的面型修复方法
CN111390750B (zh) * 2020-03-25 2021-09-03 福建北电新材料科技有限公司 晶片面型加工装置
JP7072180B1 (ja) * 2021-12-20 2022-05-20 有限会社サクセス 半導体結晶ウェハの製造方法および製造装置
CN114290132A (zh) * 2021-12-30 2022-04-08 北京天科合达半导体股份有限公司 碳化硅晶片的表面处理方法
CN116276405A (zh) * 2023-05-18 2023-06-23 扬州韩思半导体科技有限公司 一种晶圆片加工用抛光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103379A (ja) 2009-11-11 2011-05-26 Sumco Corp ウェーハの平坦化加工方法
JP2011249652A (ja) 2010-05-28 2011-12-08 Disco Abrasive Syst Ltd ウェーハの平坦加工方法
JP2012115911A (ja) 2010-11-29 2012-06-21 Sharp Corp 基板の研削方法およびそれを用いて作製された半導体素子

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160763U (ja) 1984-04-05 1985-10-25 清水　良一 可変寝床
JP3055401B2 (ja) * 1994-08-29 2000-06-26 信越半導体株式会社 ワークの平面研削方法及び装置
JPH10256203A (ja) 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk 鏡面仕上げされた薄板状ウェーハの製造方法
JP3328193B2 (ja) * 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP2002231665A (ja) * 2001-02-06 2002-08-16 Sumitomo Metal Ind Ltd エピタキシャル膜付き半導体ウエーハの製造方法
US6613591B1 (en) 2002-03-07 2003-09-02 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
JP2004063883A (ja) * 2002-07-30 2004-02-26 Toshiba Ceramics Co Ltd 半導体ウェーハの製造方法
US7134947B2 (en) 2003-10-29 2006-11-14 Texas Instruments Incorporated Chemical mechanical polishing system
WO2006018961A1 (ja) * 2004-08-17 2006-02-23 Shin-Etsu Handotai Co., Ltd. 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP4728023B2 (ja) * 2005-03-24 2011-07-20 株式会社ディスコ ウェハの製造方法
JP4820108B2 (ja) * 2005-04-25 2011-11-24 コマツＮｔｃ株式会社 半導体ウエーハの製造方法およびワークのスライス方法ならびにそれらに用いられるワイヤソー
JP4744250B2 (ja) * 2005-09-14 2011-08-10 株式会社岡本工作機械製作所 角形状基板の両面研磨装置および両面研磨方法
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
JP2007221030A (ja) 2006-02-20 2007-08-30 Disco Abrasive Syst Ltd 基板の加工方法
JP5089370B2 (ja) * 2007-12-21 2012-12-05 株式会社ディスコ 樹脂被覆方法および装置
JP5504412B2 (ja) 2008-05-09 2014-05-28 株式会社ディスコ ウェーハの製造方法及び製造装置、並びに硬化性樹脂組成物
JP2010016078A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
JP2010021394A (ja) * 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
CN102484188B (zh) * 2009-07-31 2015-02-18 电气化学工业株式会社 Led搭载用晶片及其制造方法、以及使用该晶片的led搭载结构体
CN102548696A (zh) 2009-09-18 2012-07-04 应用材料公司 供线锯装置所用的滑轮、线锯装置及操作方法
JP5541681B2 (ja) 2010-01-20 2014-07-09 株式会社ディスコ ウエーハの平坦化方法
US20120315739A1 (en) * 2010-02-26 2012-12-13 Sumco Corporation Manufacturing method for semiconductor wafer
JP5882577B2 (ja) 2010-12-06 2016-03-09 スリーエム イノベイティブ プロパティズ カンパニー フィルム貼付方法、裏面研削方法、半導体チップ作製方法及びフィルム貼付装置
JP2013029719A (ja) 2011-07-29 2013-02-07 Koiwa Nobuhide 蛍光灯型ｌｅｄ照明
JP5907081B2 (ja) * 2012-02-02 2016-04-20 信越化学工業株式会社 合成石英ガラス基板の製造方法
JP6111893B2 (ja) * 2013-06-26 2017-04-12 株式会社Sumco 半導体ウェーハの加工プロセス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103379A (ja) 2009-11-11 2011-05-26 Sumco Corp ウェーハの平坦化加工方法
JP2011249652A (ja) 2010-05-28 2011-12-08 Disco Abrasive Syst Ltd ウェーハの平坦加工方法
JP2012115911A (ja) 2010-11-29 2012-06-21 Sharp Corp 基板の研削方法およびそれを用いて作製された半導体素子

Also Published As

Publication number Publication date
DE112014000276T5 (de) 2015-10-15
US20150303049A1 (en) 2015-10-22
JP6187579B2 (ja) 2017-08-30
TW201436018A (zh) 2014-09-16
CN104769704A (zh) 2015-07-08
CN104769704B (zh) 2017-10-13
DE112014000276B4 (de) 2022-03-31
KR20150038541A (ko) 2015-04-08
US9881783B2 (en) 2018-01-30
TWI515783B (zh) 2016-01-01
JPWO2014129304A1 (ja) 2017-02-02
WO2014129304A1 (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
KR101638888B1 (ko) 반도체 웨이퍼의 가공 방법
KR101624151B1 (ko) 반도체 웨이퍼의 가공 프로세스
JP6418130B2 (ja) 半導体ウェーハの加工方法
US11948789B2 (en) Wafer production method
KR101994782B1 (ko) 경면연마 웨이퍼의 제조방법
JP2011155265A (ja) 半導体ウェハの製造方法
WO2023112345A1 (ja) 半導体結晶ウェハの製造装置および製造方法
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP6500796B2 (ja) ウェーハの製造方法
TW201432804A (zh) ＳｉＣ基板之製造方法
EP2192609A1 (en) Method of producing wafer for active layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant