KR20180021365A - 드리프트 보상 - Google Patents
드리프트 보상 Download PDFInfo
- Publication number
- KR20180021365A KR20180021365A KR1020177034261A KR20177034261A KR20180021365A KR 20180021365 A KR20180021365 A KR 20180021365A KR 1020177034261 A KR1020177034261 A KR 1020177034261A KR 20177034261 A KR20177034261 A KR 20177034261A KR 20180021365 A KR20180021365 A KR 20180021365A
- Authority
- KR
- South Korea
- Prior art keywords
- unit
- electrical circuit
- circuit design
- frequency response
- environmental parameter
- Prior art date
Links
- 238000013461 design Methods 0.000 claims abstract description 121
- 230000004044 response Effects 0.000 claims abstract description 121
- 230000007613 environmental effect Effects 0.000 claims abstract description 100
- 238000012360 testing method Methods 0.000 claims abstract description 38
- 238000005259 measurement Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 63
- 230000015654 memory Effects 0.000 claims description 35
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000011144 upstream manufacturing Methods 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 description 10
- 238000013459 approach Methods 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 230000006399 behavior Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1052—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using two or more look-up tables each corresponding to a different type of error, e.g. for offset, gain error and non-linearity error respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
전기 회로 설계의 각 실현은 주파수 응답을 정의한다. 테스트 로트의 경우, 주파수 응답들이 측정되고, 각각은 환경 파라미터의 안정된 값에서 측정되며, 전체 값들은 파라미터 범위에 걸쳐 분포된다. 측정들에 기초하여, 환경 파라미터에 따라 설계의 주파수 응답을 서술하는 설계-특정 모델이 정의된다. 설계 구현들의 메인 로트에 있는 유닛에 대해, 유닛-특정 주파수 응답은 환경 파라미터의 안정된 값에서 측정되고; 모델은 응답에 맞추어 져서 유닛-특정 모델이 획득되고; 상기 유닛-특정 모델을 나타내는 데이터는 유닛과 관련하여 저장되고; 그리고 상기 유닛은, 환경 파라미터의 현재 값을 결정하고 파라미터-독립 기준 주파수 응답에 대한 드리프트를 보상하도록 구성된 보상 스테이지와 함께 동작한다.
Description
여기에 개시된 발명은 일반적으로 전기 회로들의 직렬 생산 및 그러한 회로들을 동작시키기 위한 기술에 관한 것이다. 특히, 그것은 환경에 의해 유발된 드리프트의 영향을 감소시키는 방식으로 미리 정의된 전기 회로 설계의 구현들을 제조하고 운영하기 위한 방법들 및 디바이스들에 관한 것이다. 또한, 본 발명은, 미리 정의된 전기 회로의 구현 및 전자 회로 설계의 기준 거동 또는 일반적으로 전기 회로 설계의 특정 구현에 대한 기준 거동에 대한 드리프트를 보상하도록 구성된 보상 스테이지를 포함하는 신호 처리 장치에 관한 것이다.
드리프트를 경험하는 전기 회로에서, 환경 조건의 변화는 회로의 동작 특성에서 일반적으로 바람직하지 않은 변화로 이어진다. 동작 특성들은 전압, 전류, 주파수, 위상, 진폭, 총 전력, 전력 스펙트럼, 지연, 편광 및 변조 특성들을 포함할 수 있다. 환경 조건은 주변 온도, 내부 온도, 습도 또는 자속 밀도의 변동과 같은 외부 팩터들을 포함할 수 있지만, 전기 회로에 의해 사용하기 위해 명백하게 생성된 신호들, 예를 들어, 회로에 에너지, 입력 데이터 또는 다른 정보를 공급하는 전기 또는 광학 형태의 신호들의 변동들과 같은 내부 팩터들을 포함한다. 환경 조건은 환경 파라미터의 값에 의해 정량적으로 서술될 수 있다.
도 1a에 도시된 일반적인 접근법에서, 회로(110m, 120m)는 회로가 현재 수신하는 입력 신호 x(t)에 응답하여 출력 신호 y(t)를 생성하는 디바이스로서 모델링된다. 회로가 대략 시간 불변으로 가정되고 그리고 입력 신호 및 출력 신호가 시간의 주기적인 함수(의 조합)로서 모델링된다면, 회로는 주파수 ω의 상이한 값들에서 그 이득 G(ω) 또는 위상 Φ(ω)의 관점에서 정량적으로 특성화될 수 있다. 주파수 응답이라는 용어는 관련 주파수 범위
의 주파수들에 대해 이득 또는 위상 값 또는 둘 다의 집합을 나타내기 위해 사용된다. 본 개시에서, 일반적인 표기 Q(ω)는, ( 
과 같은 복수 또는 다른 2차원적인) 양들 모두의 이득, 위상 및 임의의 조합된 표현 모두를 커버하는 것을 의미한다. 드리프트 때문에 변화하는 회로의 동작 특성들은 이득 또는 위상 또는 둘 다를 포함할 수 있다.
회로의 정확한 드리프트 동작은 상이한 동작 주파수들 간에 양적으로 또는 질적으로 상이할 수 있다. 전기 특성의 드리프트(drift)의 주파수 의존성은, 상이한 환경 조건들 하에서의 일련의 주파수 응답들, 예를 들면, 관측 가능한 환경 파라미터의 안정된 값들의 집합을 측정함으로써 캡처될 수 있다. 동등한 대안은, 환경 조건들이 알려진 방식으로 변화하는 동안 안정된 동작 주파수들의 집합에서 전기적 특성을 측정하는 것일 수 있다.
회로의 동작 환경을 인공적으로 안정화시키는 것 외에도, 드리프트의 음수를 줄여 직접 측정한 다음 해당 보상을 적용하는 것이 일반적으로 실용적인 방법이었다. 보상은, 예를 들어, 회로의 전류 출력 신호(또는 주파수 응답)를 기준 신호(또는 기준 주파수 응답)에 접근하는 것을 목표로 할 수 있다. 따라서, 유효한 드리프트, 즉 보상이 적용되어, 감소된다.
출원인의 선행 기술 WO14094823A1은, 주파수 독립적인 동-위상/직교 채널 부정합을 보상하기 위한 기술들이 제안된 일례로서 인용된다. 드리프트에 의해 유발된 변동들은 측정된 신호의 일부로 캡처되고 궁극적으로 보상될 수 있기 때문에, 변화하는 환경 조건들에서 동작하는 회로들의 경우 직접 측정들이 매력적인 옵션일 수 있다. 그러나, 직접 측정들을 기반으로 한 접근법은 계산 비용이 많이 들거나 그렇지 않으면 상대적으로 느리게 응답할 수 있다.
출원인의 출원 WO10069365A1로부터, 아날로그-디지털 변환기(ADC)의 비선형 성 오차가 추정될 수 있다는 것이 또한 알려지고 그리고 궁극적으로 ADC의 동작을 모방한 변환기의 이산 시간 모델에 따라 복수의 선형 필터들을 사용하여 보상된다. 본 발명에 따르면, 이산 시간 모델은 테스트 신호들을 적용하고 해당 출력 신호 에너지를 측정하여 각 ADC에 맞게 조정된다. 이 접근법은 상대적으로 적당한 계산 비용과 낮은 알고리즘 지연으로 유리하지만 ADC가 안정된 환경 조건에서 작동하지 않는 한 정확도 문제가 발생할 수 있다.
본 발명의 목적은, 예를 들어, 보상 신호에 의한 구현들 각각의 출력 신호들을 보정하는 기술을 제안함으로써 감소된 유효 드리프트를 경험하는 동안 동작할 수 있는 전기 회로 설계의 구현들을 제조하기 위한 방법들 및 디바이스들을 제안하는 것이다. 단위 시간당 개선된 처리량을 갖는 제조 방법들 및 디바이스들을 제안하는 것이 또 다른 목적이다. 환경 조건들의 변화에도 불구하고 감소된 효과적인 드리프트를 갖는 전기 회로 설계의 구현을 동작시키기 위한 방법들 및 디바이스들을 제안하는 것이 또 다른 목적이다.
이들 목적들 중 적어도 일부는 본 발명의 보호 범위를 정의하는 첨부된 독립항들에 따른 방법 및 디바이스들에 의해 달성된다. 종속항들은 유리한 실시예들을 정의한다.
전기 회로들, 특히, 반도체 회로들 또는 집적 회로들이 미리 정의된 전기 회로 설계에 따라 제조된 것으로 간주된다. 회로 설계들의 예시적인 타입들은: 아날로그-디지털 컨버터, 디지털-아날로그 컨버터, 업컨버전 믹서, 다운컨버전 믹서, 주파수 변조기, 주파수 복조기, 프로그램가능한 이득 증폭기, 저잡음 증폭기 및 일반적으로 증폭기들을 포함한다. 적어도 하나의 입력-출력 신호 쌍은 전기 회로 설계를 위해 식별될 수 있고, 입력 신호 및 출력 신호는 전기 신호들 그 자체일 수도 있거나, 대안적으로, 적절한 변환기들을 사용하여 광학적으로, 기계적으로, 음향적으로 또는 상이한 물리적 형태의 에너지에 의해 수신 또는 생성될 수 있다. 전기 회로들은 전기 회로 설계의 (물리적) 구현으로 볼 수 있다; 또한, 그것들은 구현들의 메인 로트에 속한다고 말할 수 있다. 전기 회로들은 연속적으로 생산될 수 있다(또는 비교적 대량으로 생산되거나, 산업 규모로 생산되거나, 대량 생산될 수 있다). 적어도 하나의 환경 파라미터에 따라 전기 회로 설계의 모든 구현들에 대한 주파수 응답을 설명하기 위해 설계-특정 모델이 정의되었다(예를 들어, 이전 섹션 참조). 특히, 설계 특정 모델은 고유한 주파수 응답들을 예측할 수 있으며 그리고 통상적으로 환경 파라미터의 고유 값들에 대해 이를 수행한다. 설계-특정 모델의 정확성은 일부 또는 대부분의 구현들과 관련하여 만족스럽지만, 제조 결함들, 재료 결함들 및 기타 불규칙성들로 인해 다른 구현들과 관련하여 정확성이 감소될 수 있다.
일 실시예에서, 주요 구현들 로트(lot of realizations)의 유닛은 다음을 모두 따른다. 첫째, 유닛에 대한 측정들을 수행함으로써, 유닛-특정 주파수 응답은 환경 파라미터(들)의 안정된 값으로 기록(또는 측정)된다. 환경 파라미터(들)의 안정된 값에서 평가될 때, 설계-특정 모델은 유닛-특정 주파수 응답에 맞추어지고, 이로써, 환경 파라미터(들)에 의존하여 유닛에 대한 주파수 응답을 서술하는 유닛-특정 모델이 얻어진다. 마지막으로, 이와 같이하여 얻어진 유닛-특정 모델을 나타내는 데이터가 유닛과 관련하여 저장된다. 이 실시예는 전기 회로 설계를 제조하는 목적을 달성할 수 있어 그 실현들 중 적어도 하나는 감소된 유효 드리프트로 동작 될 수 있는바, 이는 구현이 동작되는 콘텍스트에서 (주파수 응답의 변화들에 대한) 구현의 드리프트 거동을 예측하기 위해 저장된 데이터가 액세스되고 사용될 수 있기 때문이다.
유닛-특정 모델을 나타내는 데이터는, 연결 디바이스로부터 액세스 가능한 로컬 메모리의 구현에 저장될 수 있다. 대안적으로, 데이터는 구현과 관련하여 동작하도록 구성된 보상 스테이지의 메모리 또는 동작 동안 그러한 보상 스테이지가 액세스할 수 있는 메모리에 저장된다. 또한 대안적으로, 데이터는, 연관된 구현의 식별자로 표시된 위치에서, 네트워킹된 라이브러리에 저장될 수 있다.
유닛-특정 모델은 유한한 값들의 테이블로 표현되고 저장될 수 있다. 유닛의 동작 중에, 이 테이블은 보정 스테이지에 의해 판독되고, 판독 스테이지는 선택적으로 판독 값들 사이에서 보간할 수 있다. 대안적으로, 유닛-특정 모델은 공식(주파수 및 환경 파라미터(들)에 의존하는 분석 표현)에 의해 표현될 수 있고, 유닛이 제조된 후에 유닛에 맞추어진 수치 파라이터들이며, 보상을 가능하게 하기 위해 동작 중에 평가된다. 수식으로 모델을 표현할 때, 때로는, 스토리지 효율성이 향상될 수 있다.
일 실시예에서, 구현이 동작하는 보상 스테이지는 환경 파라미터(들)의 현재 값을 결정하고 환경 파라미터(들)과 무관한 기준 주파수 응답에 기초하여 드리프트를 보상하도록 구성된다. 특히, 보상은 환경 파라미터(들)의 결정된 현재 값에서 유닛 특정 모델을 평가하는 것과 원하는 정확도 내에서 기준 주파수 응답과 일치하는 데 필요한 보상의 양을 결정하는 것을 포함할 수 있다. 보다 정확하게는, 보상은, 현재 동작 주파수를 결정하고 그리고 현재 동작 주파수 및 환경 파라미터의 결정된 값에서 주파수 응답(즉, 이득, 위상 또는 둘 모두)을 평가하는 것을 포함할 수 있다. 보상은 디지털 영역에서 수행되는 것이 바람직하다. 이와 같이, 전술한 회로 설계의 타입들에서, 보상 스테이지는 신호들이 디지털 형태로 표현되는 회로의 측면 상에 배치되는 것이 바람직하다.
일 실시예에서, 설계-특정 모델은 전기 회로 설계의 구현들의 테스트 로트에 속하는 구현들에 대해 수행된 측정들로부터의 정보에 기초하여 준비된다. 본 명세서에서 사용되는 것처럼, 구현은 "테스트 로트"에 속하지 않으면, "메인 로트"에 속한다. 메인 로트는 실질적으로 동등한 생산 설비를 갖고 실질적으로 동등한 원료들을 사용하는 하나 이상의 평행 생산 라인에서 생산될 수 있다. 상대적으로 광범위한 측정들이 테스트 로트의 구현들(예를 들어, 환경 파라미터들의 복수 값들에 대한 주파수 응답들을 기록하는 것 또는 환경 파라미터들 값들의 변화에 대한 고정 주파수들 모음에서의 응답을 기록하는 것)에 대해 수행될 수 있지만, 메인 로트는 정상적인 비용 압력하에서 생산되므로, 측정은 각 실현의 수행이 상업적으로 허용되는 범위 내에 있음을 보장하기에 충분하다고 생각되는 최소한의 양으로 감소될 수 있다. 또한 수익성 이유로 인해, 테스트 로트를 정당화된 것보다 더 많이 만들지 않아도되는 반면, 메인 로트는 총수에 대해 제한되지 않는다. 오히려 주요 로트는 규모의 경제로부터 이익을 얻기 위해 많은 수의 구현들을 포함해야 한다. 테스트 로트는 메인 로트로 사용되는 동일한 생산 장비를 사용하여 별도의 테스트 시리즈들로 생산될 수 있다. 대안적으로, 테스트 로트는 연속 생산이 진행되는 동안 메인 로트로부터 생산된 샘플들을 추출하여 형성된다; 이것은 메인 로트가 테스트 로트보다 나중 시점에 생산될 필요가 없다는 것을 의미한다. 이 대안적인 접근법에서는 초기 유닛이 생산될 때 완전헌 설계-특정 모델을 사용할 수 없다. 그 대신, 이후에 초기 유닛으로 돌아가고, 환경 파라미터들의 안정된 값들로 주파수 응답들을 기록할 수 있으며, 상기에서 서술한 것처럼 유닛에 대한 유닛-특정 모델들을 정의할 수 있다.
테스트 로트에서의 M1 구현들에서, N개의 주파수 응답들이 각각 환경 파라미터들의 안정된 값을 위해 기록된다. 각 실현에 대해 하나 이상의 주파수 응답들이 기록된다. 모든 주파수 응답들이 환경 파라미터(들)의 동일한 (세트들의) 값으로 기록될 필요는 없다. 본 실시예에 필수적인 것은 아니지만, 환경 파라미터(들)의 특정 변화가 실제로 바람직하여, 설계-특정 모델은 전기 회로 설계의 의도된 동작 범위에 걸쳐 분포된 데이터 포인트에 기초하여 정의될 수 있다. 마찬가지로, 전기 회로 설계의 하나보다 많은 단일 구현에 대한 측정을 수행하는 것이 유리하며, 바람직하게는 복수의 라인들이 제공되는 경우, 상이한 생산 라인들에 의해 생성되어, 개별적인 불규칙성이 '평균화되고' 중립화된다. 따라서, 테스트 로트의 구현들의 횟수 M1는 이들에 대해 기록된 주파수 응답들의 수 N과 마찬가지로 다음의 팩터들을 고려하여 선택된다.
i) 시장에서의 높은 비용 압박 => M1 또는 N 또는 둘 다 감소시킴.
ii) 요구되는 작업 범위가 더 넓다(환경 파라미터(들)) => N을 증가시킴.
iii) 구현들 사이의 변화가 더 커짐 => M1을 증가시킴.
점점 더 많은 데이터 포인트들에 맞춤으로써 설계-특정 모델을 점진적으로 개선하는 접근 방식에서는, 구현들(제3 팩터) 간의 높은 변동이 모델의 느린 수렴으로 이어질 수 있다. 이러한 상황들에서, 설계-특정 모델의 정확성은 설계의 특정 구현에 대한 성능을 제한하는 팩터일 필요는 없다는 점에 유의해야 한다. 대신, 설계-특정 모델을 개별 구현들에 맞추기 위한 노력이 더 효율적일 수 있다.
일 실시예에서, 온도는 설계-특정 모델이 의존하는 환경 파라미터일 수 있다. 작동 범위를 효율적으로 커버하기 위해, 테스트 로트에 대한 일부 주파수 응답은 주위 온도(예를 들어, 실험실 온도)에서 기록될 수 있고, 다른 것들은 인공 냉각 또는 가열이 적용되는 동안 기록될 수 있다. 이러한 냉각 또는 가열은 피드백 제어를 이용하여 안정화될 수 있어, 주파수 응답은 비교적 안정된 온도로 기록된다. 테스트 로트에 대한 측정들이 높은 신뢰성을 갖도록 하기 위해 다른 환경 파라미터들을 안정화하기 위해 유사한 기술이 채택될 수 있다.
일 실시예에서, (메인 로트에서) 특정 유닛에 대해 기록된 주파수 응답에 설계-특정 모델을 맞추는 단계는, 상기 환경 파라미터(들)의 상기 안정된 값에 대해 평가될 때 상기 설계-특정 모델과 상기 다른 하나의 유닛-특정 주파수 응답 사이의 편차를 근사화하는 유닛-특정 교정 항목을 결정하는 단계를 포함할 수 있다. 유닛-특정 교정 항목은 주파수 독립적이거나 주파수에 따라 변할 수 있다. 후자의 경우에, 유닛-특정 교정 항목은, 한편으로는 설계-특정 모델이 환경 파라미터(들)의 값을 예측하는 주파수 응답과 다른 한편으로는, 메인 로트의 특정- 유닛에 대해 기록된 실제 주파수 응답 사이의 차이인 주파수의 함수에 대응할 수 있다. 대안으로, 한 단위보다 작은 비례 이득이 적용되는 경우, 유닛-특정 교정 항목은 이 차이의 축소 버전에 해당할 수 있다.
일 실시예에서, 설계-특정 모델은, 2개의 서로 독립적인 기여들: 하나의 기본 주파수 응답(주파수 만의 함수) 및 하나의 보상 항목(환경 파라미터(들)의 함수 및 선택적으로 주파수)을 포함할 수 있다. 이 기여도들은 시험 로트에 대한 측정들로부터 계산된 집합 양들에 기초하고 있기 때문에, 둘 모두 유닛-독립적이다. 따라서, 메인 로트에 있는 유닛에 적용할 수 있는 유닛-특정 모델은, 3개의 상호 독립적인 기여분들, 즉, 유닛-독적인 기본 주파수 응답, 유닛 독립적인 보상 항목 및 유닛-특정 교정 항목(주파수 만의 함수)을 포함할 수 있다. 수학적인 형식에서, ω를 주파수로 놓고, T와 V를 예시적인 환경 파라미터들로 두며, m을 유닛-특정 모델이 유도된 유닛을 식별하는 색인이라면, 가장 일반적인 형태의 기여들은 
로 기입될 수 있다. 따라서, 유닛- 특정 모델은 독립적인 평가를 받기 쉬운 3개의 항목: 
으로 분리될 수 있다; 유닛 독립적인 보상 항목 P 및 유닛 특정 교정 항목 Rm은 주파수에 대해 일정할 수 있다는 것을 상기한다. 유닛-특정 모델은 2가지 타입의 저장된 데이터, 즉, 전기 회로 설계의 구현들의 테스트 로트에 대해 측정된 복수의 주파수 응답들에 기초하여 준비된 데이터(제1 타입) 및 환경 파라미터(들)의 안정된 값에서 유닛에 대한 유닛-특정 주파수 응답의 측정에 기초하여 준비된 데이터(제2 타입)로 표시될 수 있음을 알 수 있다. 중요한 것은, 제2 타입의 데이터는 단일 주파수 응답의 측정에 기초하여 준비될 수 있거나, 또는 적어도 유닛의 주파수 응답의 통계적으로 신뢰할 수 있는 모델을 정의하기에는 불충분한 소수의 측정들을 기초로 하여 준비될 수 있다.
일 실시예에서, 설계-특정 모델이 의존하는 환경 파라미터는 전기 회로 설계에 전력을 공급하기 위한 공급 전압(또는 구동 전압)의 값일 수 있다.
일 실시예에서, 설계-특정 모델이 의존하는 환경 파라미터는 전기 회로 설계가 협력하도록 구성된 전치 증폭기의 이득 값일 수 있다. 사전 증폭은 I/Q 변조기 또는 I/Q 복조기의 ADC들(또는 디지털화 장치)와 관련하여 행해질 수 있다.
이미 언급했듯이, 기준 주파수 응답은 전기 회로 설계의 각 실현에 대해 독립적으로 할당될 수 있다. 기준 주파수 응답은 통상적으로 환경 파라미터(들)과 독립적인 기능이다. 전기 회로 설계의 특정 구현에 대한 기준 주파수 응답은, 특정 구현의 드리프트의 감소 또는 2개의 구현들의 상대적인 드리프트의 감소, 또는 한 그룹의 구현들에서의 유닛들 사이의 상호 드리프트 감소, 또는 환경 파라미터(들) 범위 걸친 2개 이상의 구현들에 대한 주파수 응답의 균등화와 같은, 현재의 원하는 목표에 따라 선택될 수 있다. 이러한 목표 중 일부는 기준 주파수 응답이 각 실현에 대해 독립적으로 할당 가능한 경우에만 달성될 수 있다.
일 실시예에서, 전기 회로 설계의 제1 구현은, 제2 구현 및 보상 스테이지와 관련하여 동작되고, 상기 보상 스테이지는 적어도 제1 구현의 드리프트를 보상하도록 구성된다. 이 실시예에서, 기준 주파수 응답은 제2 구현의 주파수 응답이다. 이와 관련하여, 제2 구현은 환경 파라미터와 관련하여 경험할 수 있는 드리프트에 관계없이 참조로 사용된다. 대안적으로, 제2 구현은 (동일한 또는 추가적인 보상 스테이지에 의해) 감소된 드리프트를 갖도록 보상되고, 제1 구현에 대한 기준 주파수 응답은 보상된 제2 구현의 거동을 모방하는 방식으로 선택된다. 이와 관련하여, 제2 구현을 위한 기준 주파수 응답은, 특히, 동작 범위의 대부분에서 실제 주파수 응답에 가까운(적절한 의미로, L1 또는 L2 놈과 같은) 기준 주파수 응답을 선택함으로써, 드리프트 보상 작업을 가능한 한 간단하게 하기 위해 선택될 수 있다. 이러한 배열은, I/Q 불균형 에러들과 시간-인터리빙된 ADC와 관련된 에러들과 같은 두 회로들 사이의 쌍방향 불일치로 인한 에러들을 줄이는 데 도움이 될 수 있다.
시간 인터리빙된 ADC들은, 동일한 전기 회로 설계의 두 개 이상의 구현들이 병렬로 배치되고 구현들 간의 제어되지 않은 편차들이 ADC의 정확성을 떨어뜨릴 수 있는 한 가지 예이다. 온도 및 공급 전압은 이 연결에서 환경 파라미터들로 선호된다.
I/Q 변조기들 및 I/Q 복조기들은, 동일한 전기 회로 설계의 2개의 구현들이 더 정확하게, 변조기 또는 복조기의 병렬 브랜치들에 2개의 ADC들이 연결되어 동작하는 추가적인 예시적인 애플리케이션이다. 이와 관련하여, 보상 스테이지는 (각각의 I 및 Q 채널에 대응하는) 각각의 ADC 출력 신호들 중 하나를 보정하도록 구성될 수 있는 I/Q 부정합(채널 불일치) 보상기일 수 있다. 대안으로, I 및 Q 채널을 처리하고, 이를 공통 출력 신호로 결합하는 데이터 복조기의 다운 스트림에 보정이 적용된다. 전치 증폭기가 ADC들(특히, I/Q 변조기 또는 I/Q 복조기의 각 분기에서 각 ADC의 업스트림에 있는 하나의 전치 증폭기 또는 두 분기들의 공통의 전치 증폭기와 같은 가변의 이득 증폭기)의 업스트림에 배치되면, 신호의 특성들은 전치 증폭기(들)의 현재 이득에 따라 변한다. 본 발명자는 전치 증폭 이득 및/또는 전치 증폭기(들)의 거동에 영향을 미치는 다른 설정들(집합적으로 : 이득 상태)이 상기 의미에서 환경 파라미터로서 적절하다는 것을 인식했다. 즉, 설계 특정 모델은 이 실시예에서 상이한 이득 상태들에 대한 상이한 주파수 응답들을 예측할 수 있다.
일 실시예에서, 전기 회로 설계는 아날로그 입력 신호를 디지털 출력 신호로 변환하기 위한 ADC에 관한 것이다. 기준 주파수 응답은, 복수의 구현들이 기준 주파수 응답의 동일한 복사본들에 따라 보상된다는 점에서 이러한 설계에 대해 유닛 독립적일 수 있다. 이는, 드리프트를 줄이고 그리고 전기 회로 설계의 비선형성들과 같은 불완전성들을 줄이는 두 가지 목적을 달성할 수 있다. 본 발명자들은 환경 파라미터들의 유리한 조합이 공급 전압 및 온도라는 것을 깨달았다.
일 실시예에서, 유닛-특정 모델을 나타내는 데이터는 실제 주파수 응답과 기준 주파수 응답 사이의 차이를 나타낼 수 있다. 대안으로, 데이터는 실제 주파수 응답과 기준 주파수 응답의 비율을 나타낼 수 있다. 주파수 응답은 이득, 위상 또는 이들 양들의 조합을 포함할 수 있다. 이는, 평균적으로 표현될 값이 일반적으로 (차이에 대해) 0에 가까울 때 또는 (비율에 대해) 1에 가깝기 때문에, 유닛-특정 모델을 나타내는 유리한 방법이다. 이러한 값들은 엔트로피-코딩 접근법을 사용하여 효율적으로 양자화될 수 있다.
또 다른 양상에서, 상기에서 서술한 타입의 미리 정의된 전기 회로를 구현하기 위해 협력하는 다수의 섹션들을 포함하는 제조 시스템이 개시된다. 시스템의 섹션들은 같은 위치에 배치될 수 있으며, 특히, 물리적으로 연결되거나 다른 방식으로 통합되거나, 또는 대안으로 지리적으로 분산될 수 있다. 일 실시예에서, 제조 시스템은 전기 회로 설계의 설계-특정 모델을 저장하는 메모리, 전기 회로 설계의 아직 교정되지 않은 구현들을 생성하는 어셈블리 섹션, 및 상기 메모리에 통신 가능하게 결합 된 교정 섹션을 포함한다. 정상 동작시, 어셈블리 섹션에 의해 생성된 모든 구현들은 교정 섹션에 의해 교정될 것이다. 상기 교정 섹션은, 구체적으로는, 제작된 유닛의 주파수 응답을 측정하는 분석기와, 그와 같은 주파수 응답이 (실질적으로, 상기 언급된 환경 파라미터(들)의 값을 측정함으로써) 측정되는 환경 조건들을 결정하기 위한 환경 센서와, 그리고 상기 설계 특정 모델을 상기 측정된 주파수 응답에 맞추기 위한 디바이스 프로그래머를 포함하고, 이를 통해, 상기 유닛과 관련하여 표현이 저장될 유닛-특정 모델을 획득한다. 주파수 응답은, 바람직하게, 환경 파라미터(들)의 대략적인 안정된 값에서 측정된다.
메인 로트에서의 구현들을 위해 제한된 양의 측정들만이 필요하기 때문에, 제안된 제조 시스템은 단위 시간당 높은 처리량을 가지도록 구현될 수 있으며, 따라서 본 발명의 상기 목적들 중 하나를 수행한다.
일 실시예에서, 제조 시스템은, 테스트 환경 센서, 테스트 분석기 및 프로세서가 협력하여 전기 회로 설계의 구현들의 테스트 로트에 대한 측정들에 기초하여 설계-특정 모델을 정의하는 테스트 섹션을 더 포함한다. 이미 설명한 바와 같이, 상기 구현들 중 하나가 환경 파라미터의 안정된 값으로 유지되는 동안, 구현을 위해 주파수 응답이 측정된다. 데이터(주파수 응답)는 테스트 로트의 모든 구현들에 대해 그리고 바람직하게 환경 파라미터(들)의 상이한 안정된 값들(의 세트)에 대해 수집되어, 설계 특정 모델이 정의될 수 있다. 설계-특정 모델을 나타내는 데이터는 제조 시스템의 메모리에 저장되며, 여기에서 교정 섹션을 통해 액세스될 수 있다.
또 다른 양상에서, 신호 프로세싱 디바이스는, 미리정의된 전기 회로 설계의 구현인 유닛, 상기 유닛을 서술하는 유닛-특정 모델을 나타내는 데이터를 저장하는 메모리, 및 상기 유닛-특정 모델 및 상기 유닛-특정 모델이 의존하는 하나 이상의 환경 파라미터들의 값에 기초하여, 기준 주파수 응답과 관련하여 드리프트를 보상하도록 구성된 보상 스테이지를 포함한다. 보상 스테이지는 국부 온도계와 같은 환경 센서를 사용하여 환경 파라미터의 값을 결정할 수 있다. 대안으로, 보상 스테이지는 공급 전압의 현재 값을 결정하도록 구성된 전압계와 같은 신호 프로세싱 디바이스의 다른 컴포넌트로부터 이러한 정보를 얻는다.
일 실시예에서, 상기 신호 프로세싱 디바이스의 메모리는 상기 유닛-특정 모델의 양적 양상들을 나타내는 적어도 2개 타입들의 데이터를 저장한다. 상기에서 서술된 것 같이, 제1 타입의 데이터는 (테스트 로트 상에서) 비교적 많은 수의 측정들에 기초하여 도출되었지만, 제2 타입의 데이터는 (메인 로트의 일부로서 유닛 상에서) 하나 또는 비교적 적은 수의 측정들에 기초하여 도출된다.
또 다른 양상에서, 미리정의된 전기 회로 설계의 구현인 유닛은 상기에서 서술된 종류의 유닛-특정 모델을 나타내는 데이터를 참조함으로써 드리프트 보상으로 동작된다. 보다 정확하게는, 모델이 의존하는 환경 파라미터의 현재 값이 결정되고, 상기 모델은 현재 값에 대해 평가되며, 그리고 기준 주파수 응답으로부터 유닛의 편차를 보상하기 위해 적절한 보정이 적용된다. 특히, 보상은 현재 동작 주파수를 결정하는 것, 이러한 주파수에 대해서만 모델 및 기준 주파수 응답을 평가하는 것 및 국부적인 보상을 적용하는 것을 포함할 수 있다. 국부적인 보상이 적용될 때, 현재의 동작 주파수에서 또는 그 근처에서 상기 유닛-특정 모델을 나타내는 그와 같은 데이터만을 얻는 것으로 충분할 수 있다.
상이한 구현들에서, 유닛-특정 모델을 나타내는 데이터는 유닛 또는 연관된 메모리에 저장될 수 있거나, 또는 유닛과 관련된 고유 식별자에 의해 지정된 위치에서 네트워킹된 라이브러리로부터 검색될 수 있다.
상기에서 서술된 것처럼, 유닛-특정 모델을 나타내는 데이터는 룩업 테이블, 또는 표현이 의존하는 변수들의 구체적인 값들에 대해 평가될 수 있는 표현과 관련될 수 있다. 상기 표현은 기본 대수 또는 초월 함수들 또는 단순한 특수 함수들 또는 이들의 조합을 포함할 수 있다. 특히, 표현은 3차 또는 2차 다항식과 같은 10보다 작은, 바람직하게는 5보다 작은, 예를 들어 4보다 작은 차수의 다항식일 수 있다.
또 다른 양태에 있어서, 프로그램가능 컴퓨터로 하여금 상기에서 서술한 방법들 중 하나를 실행하게 하는 명령어들을 갖는 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 제품이 제공된다. 컴퓨터 판독가능 매체의 예가 아래에 제시되어있다.
상기에서 서술된 실시예들로부터의 피처들은 본 발명의 범위를 벗어나지 않고 새로운 실시예들을 형성하도록 조합될 수 있음을 알아야 한다. 피처들이 기술적으로 호환되지 않는 경우를 제외하고는 피처들이 서로 다른 청구범위들에서 인용된 경우에도 마찬가지이다.
이제, 실시예들이 첨부된 도면들을 참조하여 더 상세히 기술될 것이다.
도 1a는 전기 회로 설계를 도시한다.
도 1b는 일 실시예에 따른, 전기 회로 설계 및 대응하는 보상 스테이지를 도시한다.
도 2는 일 실시예에 따른, 전기 회로 설계를 실현하기 위한 제조 시스템을 도시한다.
도 3은 일 실시예에 따른, 유닛-특정 모델을 저장하기 위한 집적 메모리를 갖는 전기 회로 설계를 도시한다.
도 4는 일 실시예에 따른, 통합 보상 스테이지 및 유닛-특정 모델을 저장하기 위한 메모리를 갖는 신호 프로세싱 디바이스를 도시한다.
도 5는 일 실시예에 따른, 보상 스테이지를 갖는 I/Q 복조기의 세부 사항을 도시한다.
도 6은 일 실시예에 따른, N> 2 병렬 서브 컨버터 및 보상 스테이지를 갖는 시간-인터리브 ADC를 도시한다.
도 7a, 도 7b, 도 7c 및 도 7d는, 각각, 일 실시예에 따른 4개의 병렬 서브 컨버터들 및 적어도 하나의 보상 스테이지를 갖는 시간-인터리브 ADC들의 세부 사항들을 도시한다.
도 8은 일 실시예에 따른 보상 스테이지를 갖는 주파수 복조기의 세부 사항을 도시한다.
모든 도면들은 개략적이며, 일반적으로 본 발명을 명료하게 하기 위해 필요한 부분들 만을 나타내지만, 다른 부분들은 생략되거나 단지 제시될 수 있다.
도 1a는 전기 회로 설계를 도시한다.
도 1b는 일 실시예에 따른, 전기 회로 설계 및 대응하는 보상 스테이지를 도시한다.
도 2는 일 실시예에 따른, 전기 회로 설계를 실현하기 위한 제조 시스템을 도시한다.
도 3은 일 실시예에 따른, 유닛-특정 모델을 저장하기 위한 집적 메모리를 갖는 전기 회로 설계를 도시한다.
도 4는 일 실시예에 따른, 통합 보상 스테이지 및 유닛-특정 모델을 저장하기 위한 메모리를 갖는 신호 프로세싱 디바이스를 도시한다.
도 5는 일 실시예에 따른, 보상 스테이지를 갖는 I/Q 복조기의 세부 사항을 도시한다.
도 6은 일 실시예에 따른, N> 2 병렬 서브 컨버터 및 보상 스테이지를 갖는 시간-인터리브 ADC를 도시한다.
도 7a, 도 7b, 도 7c 및 도 7d는, 각각, 일 실시예에 따른 4개의 병렬 서브 컨버터들 및 적어도 하나의 보상 스테이지를 갖는 시간-인터리브 ADC들의 세부 사항들을 도시한다.
도 8은 일 실시예에 따른 보상 스테이지를 갖는 주파수 복조기의 세부 사항을 도시한다.
모든 도면들은 개략적이며, 일반적으로 본 발명을 명료하게 하기 위해 필요한 부분들 만을 나타내지만, 다른 부분들은 생략되거나 단지 제시될 수 있다.
도 1a는 상기에서 간략하게 논의되었다. 도 1b는 보상 스테이지(130m)와 관련하여 동작되는 미리정의된 전기 회로 설계의 (메인 로트에서의) 구현인 동일한 유닛(120m)을 도시한다. 보상 스테이지(130m)는 유닛(120m) 또는 추가 유닛을 제공할 수 있다. 그러나, 유닛(120m)에서 드리프트를 보상하기 위해, 보상 스테이지(130m)는 메모리(121m)로부터 유닛-특정 모델 Qm(ω; T, V)를 나타내는 데이터를 검색한다. 유닛-특정 모델은 동작 주파수 ω와 두 환경 파라미터 T 및 V의 허용 범위에서 각 값에 대한 주파수 응답(이득, 위상 또는 이들 양들의 조합 포함)을 예측한다. 허용 범위는, 예를 들어, 공칭 값들(ω0, T0, V0)의 3배 근처일 수 있다. 이 예에서, 유닛-특정 모델은 하나의 내부의 양과 하나의 외부의 양의 영향을 고려하며, 내부의 양은 전선으로부터 직접 판독되고, 외부의 양은 센서(131m)를 사용하여 측정된다. 이 실시예에 대한 변형들에서, 유닛-특정 모델은 단지 외부 팩터들 또는 내부 팩터들, 또는 각각의 임의의 수의 조합을 고려할 수 있다. 이 예에서, 유닛-특정 모델은 유닛(120m)이 구동되는 V[volt]의 공급 전압 및 T[Kelvin]의 온도에 의존한다. 여기서, 전압은 공급 전압 라인에 평행한 라인으로부터 유닛(120m)으로 직접 판독될 수 있는 반면, 전용 온도 센서(131m)는 유닛(120m)의 근방에 배치되어 보상 스테이지(130m)에 통신적으로 접속된다.
보상 스테이지(130m)는 유닛(120m)의 출력 신호 y(t)를 선택적으로 수신할 수 있으며, 이 신호에 기초하여 현재 동작 주파수(ω)를 결정할 수 있다. 보상 스테이지(130m)는 디바이스의 현재 드리프트를 결정하기 위해 y(t)를 사용할 필요가 없다는 것이 강조된다. 대신에 유닛-특정 모델에 의해 예측된다. 대안적으로, 보상 스테이지(130m)는 입력 신호 x(t)를 수신하고, 그 신호에 기초하여 현재 동작 주파수(ω)를 결정한다. 또 다른 대안으로서, 보상 스테이지(130m)는 주파수-독립 보상을 적용하고, 현재의 동작 주파수(ω)를 결정할 필요가 없다. 이 상황에서 유닛-특정 모델은 주파수에 독립적일 수 있거나 주파수로 인해 약간의 정도로 변경될 수 있으며, 주파수에 특별한 고려없이 합당한 정확도로 보상을 달성할 수 있다.
환경 파라미터들의 현재 값들(및 선택적으로 현재 동작 주파수)에 대한 유닛-특정 모델을 평가함으로써, 보상 스테이지(130m)는 유닛(120m)의 실제 주파수 응답을 결정한다. 실제 주파수 응답 및 미리결정된 기준 주파수 응답에 기초하여, 보상 스테이지(130m)는 보상 신호를 출력하고, 합산기(132m)가 유닛(120m)의 출력 신호 y(t)에 가산함으로써, 보상된 출력 신호 z(t)가 얻어진다. 보상 스테이지(130m)의 정상 동작에서, 보상된 출력 신호 z(t)의 환경 파라미터들에 대한 드리프트(유효 드리프트)는 출력 신호 y(t)의 출력 파라미터에 비해 감소된다.
전술한 바와 같이, 보상 스테이지(130m)는 대안적으로 기준 주파수 응답으로부터의 실제 편차로 표현된 유닛-특정 모델에 액세스할 수 있다. 그 후, 일반적으로 출력 신호 y(t)에 부가될 보상 신호로서 편차의 상수 배수를 사용할 수 있다. 이러한 접근법은 계산적으로 유리하고, 설명된 바와 같이 메모리 사용의 관점(유효 양자화/코딩, 기준 주파수 응답을 저장할 필요가 없음)에서 유리하다. 그러나, 기준 주파수 응답이 유닛(120m)의 수명 동안 대체될 것으로 예상되는 경우, 유닛-특정 모델과 별도로 기준 주파수 응답을 저장하는 것이 바람직할 수 있다.
대안이지만 기능적으로 동등한 구현 예에서, 합산기(132)는 출력 신호 y(t)에 대해 곱셈적으로 작동하는 곱셈기(도시되지 않음)로 대체될 수 있으며, 이 신호는 보상 신호에 의해 주어진 팩터에 의해 재-스케일링된다. 이 구현에서, 유닛-특정 모델을 유닛의 기준 주파수 응답과 실제 주파수 응답의 비율로 표현하는 것이 편리할 수 있다.
도 2는 제조 시스템(200)을 도시하며, 이는 단순화를 위해 공동 배치된 어셈블리로서 및 개략적인 방식으로 그려져 있다. 제조 시스템의 섹션들은 지리적으로 분산될 수 있거나 또는 비-동시적인 방식으로 운영될 수 있다. 이 시스템에서, 어셈블리 섹션(210)은 미리결정된 전기 회로 설계의 구현들인 유닛들(1201, 1202, ...)을 생성한다. 전기 회로 설계는 하드웨어 서술, 회로 레이아웃 등으로 메모리에 인코딩될 수 있으며, 사용될 원료에 관한 지시에 의해 선택적으로 보완될 수 있다. 유닛들(1201, 1202, ...)은 어셈블리 섹션을 교정되지 않은 상태로 두고, 이 상태에서 여전히 유닛들의 드리프트 보상은 직접 측정들에 기초하여서만 가능하다. 시스템(200)은 교정 섹션(220), 디바이스 프로그래머(230), 설계-특정 모델을 저장하는 메모리(240) 및 선택적인 테스트 섹션(250)을 더 포함한다.
교정 섹션(220)에서, 환경 센서(221)는 설계 특정 모델이 의존하는 하나 이상의 환경 파라미터들의 값을 측정한다. 설명을 위해, 환경 파라미터들은 도면상에 T 및 V로 표시되고, 환경 센서(221)는 온도계 심볼에 의해 예시된다. 본 발명은, 2개의 환경 파라미터들 또는 하나가 온도인 환경 파라미터에 의존하는 모델들로 결코 제한되지 않음을 알 수 있다. 교정 섹션(220)은 선택된 공급 전압을 인가하기 위한 전원과 같은 원하는 환경 조건들을 능동적으로 가져 오는 수단(미도시)을 더 포함할 수 있다. 측정되거나 적용된 환경 조건들이 적용 가능한 정확도 내에서 안정적일 때, 분석기(222)는, 관련 주파수 간격[ωa, ωb]에서 주파수 응답을 생성하기 위해 현재 표시된 유닛(도면상에서, 유닛(1205))에 테스트 입력 신호 x(t)를 적용하고 그리고 출력 신호 y(t)를 기록한다. 그렇게 생성된 주파수 응답을 나타내는 데이터는 분석기(222)로부터 디바이스 프로그래머(230)로 공급된다.
디바이스 프로그래머(230)는 메모리(240)로부터 설계-특정 모델(또는 그 관련 부분)을 검색하고 고려중인 유닛(1205)의 주파수 응답에 설계 특정 모델을 맞추어서 유닛 특정 모델이 얻어지도록 구성된다. 디바이스 프로그래머(230)는, 유닛과 관련된 메모리(130m)에, 주어진 유닛(120m)의 유닛-특정 모델을 나타내는 데이터를 저장하도록 또한 구성된다. 전술한 바와 같이, 메모리(130)는 유닛(120m)의 내부 또는 외부에 있을 수 있거나 또는 네트워크 라이브러리의 일부일 수 있으며, 이로부터 하나 이상의 보상 스테이지들(도 2에 도시되지 않음)에 의해 액세스될 수 있다.
제조 시스템(200)의 옵션 테스트 섹션(250)에는, 테스트 하에서 관련 환경 조건을 유닛에 능동적으로 적용하기 위한 옵션 수단(도시되지 않음)과 함께 테스트 분석기(252) 부근에 배치된 테스트 환경 센서(251)가 제공된다. 관련 간격에서의 주파수 응답들을 포함하는 측정 결과들은, 결과에 기초하여 설계-특정 모델을 정의하고 메모리(240)에 저장하기 위한 모델을 나타내는 데이터를 전송하는 프로세서(253)에 의해 분석된다. 정상적인 비용 압박 하에서, 테스트 섹션(250)에서의 측정들은 전기 회로 설계의 실현된 테스트 로트에 속하는 유닛들에 대해서만 수행되어야 한다는 것이 고려된다. 메인 로트 내의 유닛들은 교정 섹션(220)에서만 측정되어야 한다.
제조 시스템(200)의 제품들에 관해서는, 도 3은 유닛-특정 모델을 나타내는 데이터를 저장하기 위한 집적 메모리(121m)를 갖는 직렬로 생성된 유닛(120m)을 도시한다. 바람직하게는 저장된 데이터를 유지하기 위해 지속적인 전력 공급을 필요로하지 않는 비-휘발성 타입인 집적 메모리(121m)는 유닛(120m)과 함께 배열될 수 있는 보상 스테이지(도시되지 않음)로부터 액세스 가능하게 만들어졌고 그리고 드리프트 보상에 대한 책임이 있다. 예를 들어, 무선 또는 유선 접속이 직접 메모리(121m)와 보상 스테이지 사이에 설립될 수 있다.
유닛-특정 모델을 포함하는 집적 메모리를 배열하는 상기 방법의 대안으로서, 도 4는, 입력 신호 x(t)를 수신하고 그리고 최종 출력으로서 합산기(432)에 의해 생성된 보상된 출력 신호 z(t)를 한편으로는 유닛(420)으로부터 미가공 출력 신호 y(t)의 합으로 공급하도록 구성된 직렬로 생성된 신호 처리 디바이스(400)를 도시하며, 이는 전기 회로 설계의 실현이고, 한편으로는, 보상 프로세서(430)에 의해 준비된 보상 신호를 생성한다. 보상 프로세서(430)는 제1 메모리(421)로부터 검색되고 환경 파라미터의 현재 동작 주파수 및 현재 값에 대해 평가된 유닛-특정 모델에 기초하여 보상 신호를 도출하도록 구성될 수 있으며, 또한, 보상 프로세서(430)가 예측된 주파수 응답을 비교하는 제2 메모리(422)로부터 검색된 유닛의 기준 주파수 응답(Qref)에 기초하여 보상 신호를 도출하도록 구성될 수 있다. 도 4에 도시된 예에서, 현재 동작 주파수는 미가공 출력 신호 y(t)로부터 도출된다. 대략적으로, 시불변(time-invariant)인 전기 회로 설계의 경우, 동작 주파수가 입력 신호 x(t)로부터 도출되면 동등한 결과가 얻어질 것이다. 유닛-특정 모델이 의존하는 환경 파라미터의 현재 값은 유닛(420)에 근접하게 배치된 센서(431)에 의해 측정된다.
도면상의 점선 프레임으로 표시된 바와 같이, 센서(431), 합산기(432) 및 보상 프로세서(430)는 이들 디바이스들을 포함하는 협력 어셈블리인 보상 스테이지(410)로 간주될 수 있다. 그와 같은 보상 스테이지(410)는 미가공 출력 신호 y(t)를 수신하고 그리고 보상된 출력 신호 z(t)를 생성한다. 센서는 일체형 부품으로서 보상 스테이지(410)에 포함된다. 보상 스테이지(410)는 기준 주파수 응답으로부터 드리프트-유도된 편차(의 일부)를 상쇄시키는 보상 항을 가산하는 것보다는, 드리프트-영향을 덜 받는 신호로 미가공 입력 신호 y(t)를 프로세싱한다고 말할 수 있다.
도 3 및 도 4에 도시된 회로들의 산업적으로 유용한 애플리케이션은 ADC들이다. 그와 같은 드리프트의 취소는 이러한 회로들에서 도시되거나 인에이블된 보상 장치들의 주요 목적이다. 그러나, 본 발명자들은, 도 4에 예시된 형태의 보상 프로세서 또는 보상 스테이지가 비선형성 에러들의 상쇄 또는 감소와 같은 추가적인 책임들을 부여받을 수 있다고 생각한다.
이제 전기 회로 설계의 구현이 추가 구현들과 함께 동작되는 현재 고려되는 애플리케이션들로 전환하면, 도 5는 동-위상(in-phase)/직교 복조기(500)의 세부사항을 도시한다. 그와 같은 디바이스는 출원인의 선행 기술 WO 10105694A1에 보다 상세히 서술되고 있다. 직교 수신기에 배치될 수 있는 I/Q 복조기(500)는 동-위상(I) 신호 경로로서 작용하는 상부 브랜치 및 직교(Q) 신호 경로로서 작용하는 하부 경로를 포함한다. I 신호 경로는 제1 혼합기(514a)를 포함하고, Q 신호 경로는 제2 혼합기(514b)를 포함한다. 양 혼합기들(514a 및 514b)은 입력 포트(510) 상의 사전 증폭된 무선 주파수(RF)신호를 프로세싱하도록 구성된다. 사전 증폭된 RF 신호는 포인트(506)에서 공급된 수신 RF 신호에 기초하여 생성되며, 여기에 적절한 이득이 적용된다. 이득은 I/Q 복조기의 각각의 브랜치에서 각각의 믹서들(514a 및 514b)의 다운스트림에 배치된 공통의 전치 증폭기(508) 또는 전치 증폭기들(516a 및 516b) (가변 이득 증폭기들 도시됨)에 의해 적용될 수 있다. 바람직하게는, 이득은 신호-적응적이며, 특히, 입력 포트(510)에서 신호의 원하는 스윙을 달성하기 위해 수신 상태를 변경하는 것에 기인한 변화들인, 수신된 RF 신호의 변화들에 응답하도록 변경될 수 있다.
또한, I/Q 복조기(500)는 혼합기들(514a 및 514b)에 LO 신호를 생성하도록 구성된 국부 발진기(LO) 유닛(517)을 포함한다. 믹서들(514a 및 514b)에 공급된 LO 신호들은 직교(quadrature)로 공급된다. 즉, 이상적으로는 LO 신호들 사이에 90도 상호 위상 시프트가 존재한다. 믹서들(514a, 514b)은 RF 신호의 관심있는 신호 주파수 대역을 보다 낮은 주파수 범위로 주파수 하향 변환하도록 구성된다. 도 5에 도시된 실시예에 따르면, I/Q 복조기(500)는 도 5의 가변 이득 전치 증폭기들(516a 및 516b)의 다운스트림에 도시된 I 및 Q 신호 경로들 각각에 제1 필터(520a) 및 제2 필터(520b)를 더 포함한다. 필터들(520a 및 520b)은 믹서들(514a 및 514b)로부터 출력되고 그리고 전치 증폭기들(516a 및 516b)에 의해 증폭될 수 있는 원치 않는 주파수 컴포넌트들을 억제하도록 구성된다. 도 5에서, 필터들(520a 및 520b)은 저역 통과 필터들로서 도시된다. 하지만, 다른 실시예들에서, I/Q 복조기가 상이한 타입(예를 들어, 직접 변환 수신기에서 사용하기 위해 반드시 필요하지는 않음)일 수 있는 경우, 필터들(520a 및 520b)은 대역 통과 필터들일 수 있다. 더욱이, 도 5에 도시된 실시예에서, I/Q 복조기(500)는 각각 I 및 Q 신호 경로에 제1 ADC(525a) 및 제2 ADC(525b)를 포함한다. 제1 ADC(525a)는 실수 값의 보상되지 않은 디지털 I 컴포넌트 생성하기 위해 필터(520a)로부터의 출력 신호를 디지털 표현으로 변환하도록 구성된다. 유사하게, 제2 ADC(525b)는 실수 값의 보상되지 않은 디지털 Q 컴포넌트 생성하기 위해 필터(520b)로부터의 출력 신호를 디지털 표현으로 변환하도록 구성된다. 이러한 실수 값의 신호들은 보상되지 않은 복합 디지털 신호로 간주 될 수 있다.
WO 10105694A1에서 설명된 바와 같이, 열악한 채널 밸런싱, 즉, I 및 Q 신호 경로의 전달 함수가 거의 동일하지 않은 조건은 달성 가능한 이미지 감쇠를 제한하는바, 만약 제한하지 않으면 이는 I/Q 복조기의 바람직한 특성이다. 이러한 불균형은, 일반적으로 온도 변화, 제조 부정확성 그리고 I 및 Q 신호 경로의 물리적 컴포넌트들의 다른 비-이상적인 특징들로 인해 발생한다.
불충분한 이미지 감쇠로 인한 문제점들을 보상하기 위해, I/Q 복조기(500)는 I 및 Q 신호 경로 사이의 불균형을 보상하도록 구성된 보상 스테이지(530)를 더 포함한다. 보상 스테이지(530)는 ADC들(525a, 525b)의 다운스트림 지점(532a, 532b)으로부터 보상되지 않은 디지털 신호를 수신하고 그리고 상기 불균형을 감소시키도록 구성된다. 대안적인 실시예들에서, ADC들(525a 및 525b)로부터의 출력 신호들에 기초하여 신호들을 생성하기 위한 하나 이상의 개재 컴포넌트들(미도시)이 이들 컴포넌트들의 다운스트림들에 직접 연결될 수 있다. 그러한 개재 컴포넌트들의 비-제한적 예들은, 예를 들어, 보간 또는 데시메이션과 같은 샘플-레이트 변환을 수행하기 위한 필터들 또는 컴포넌트들이 될 수 있다.
도 5에 도시된 셋업의 예시적인 구현에서, 보상 스테이지(530)는, 메모리(521)로부터 검색되어 적어도 현재의 이득 상태(또는 이득 설정)를 고려하는, 유닛-특정 모델들에 기초하여, 제1 ADC(525a) 및 제2 ADC(525b) 모두의 출력을 보상한다. 현재 이득 상태는 공통 전치 증폭기(508)(도 5에서 점선으로 도시됨) 또는 각각의 분기에 배치된 전치 증폭기(516a, 516b) 각각 및 전치 증폭기(516a, 516b) 모두의 설정일 수 있다. (예시를 위해, 도 5에서, 유닛-특정 모델들은 센서(531)를 사용하여 측정되는 외부 환경 파라미터의 영향을 또한 포함하는 것으로 제안되었다.) 제1 ADC(525a)는, 이득 상태와 독립적이지만, 그렇지 않은 경우, 제1 ADC(525a)의 (동작 범위에서) 보상되지 않은 주파수 응답에 근접할 수 있는 기준 주파수 응답 
로 보상된다. 제2 ADC(525b)는 제1 ADC (525a)와 동일하거나 거의 동일한 주파수 응답에 대해 보상된다. 즉, 
이다. 이러한 방식으로 구성되면, 보상 스테이지(530)는 I/Q 복조기가, 특히, 전치 증폭기(508) 및/또는 전치 증폭기들(516a, 516b)의 상이한 이득 상태들에 대해 동작 범위에 걸쳐 균형을 유지하도록 보장한다.
다른 예시적인 구현에서, 보상 스테이지(530)는 각각의 브랜치들에 배치되고 독립적으로 동작하는 2개의 채널-와이즈 보상 스테이지들로 대체된다. 첨부된 청구 범위들의 언어와 관련하여, 2개의 채널-와이즈 보상 스테이지들의 조합은 기능적으로 I/Q 부정합 보상기를 구성한다. 2개의 채널-와이즈 보상 스테이지들은, 동일한 기준 주파수 응답들을 적용하도록 프로그래밍될 수 있어, 양 채널들이 공통 기준점을 향해 보상되고 채널 불일치가 감소되거나 제한된다. 이는, 상대적으로 간단한 구현으로 이어질 수 있지만, 일반적으로 도 5에 표시된 옵션보다 더 많은 대역폭 제한 성능과 관련될 수 있다.
I/Q 변조기에서 사용하기 위해, 공통의 일반 지식 및/또는 일상적 실험을 사용하여, 도 5를 참조하여 상술한 보상 단계를 적응시키는 것은 통상의 기술자의 능력 내에 있는 것으로 믿어진다.
도 8에는 복조기가 도시된다. 복조기는 단일 채널 또는 공통의 LO 신호가 인가되는 다중 채널들 상에서 동작한다는 점에서 도 5에 따른 I/Q 변조기와 상이하다. 다르게 표현하면, 도 8에 도시된 복조기는 출력으로서 실수 값의 스칼라 또는 실수 값의 벡터를 제공한다. 복조기는 RF 수신기에 배치될 수 있거나 또는 RF 수신기와 결합될 수 있다.
복조기는 지점(806)에서 복조기에 공급되는 입력 신호, 바람직하게는 RF 신호를 프로세싱하고 그리고 프로세싱의 결과로서 지점(834)에서 디지털 신호를 제공하도록 구성된 컴포넌트들을 포함한다. 도 8에 도시된 바와 같이, 복조기는 제1 전치 증폭기(808), 필터(812), 믹서(814), 믹서(814)에 연결된 국부 발진기(LO) (817), 제2 전치 증폭기(816), ADC(825) 및 다운스트림 하부에 있는 보상 스테이지(830)를 포함한다. 컴포넌트들은 도 5의 해당 구성 요소와 유사하게 기능한다. 특히, 필터(812)는 저역 통과 필터일 수 있다. 이 셋업으로, ADC(825)의 입력 측에 도달하는 신호는 제1 전치 증폭기(808)에서의 혼합, 필터링, 증폭 중 적어도 하나 및 제2 전치 증폭기(816)에서의 증폭을 겪게 된다. 일 실시예에서, 전치 증폭기들 중 적어도 하나는 가변 이득을 가지며 그 이득 상태(또는 이득 설정)는 환경 파라미터로서 보상 스테이지(830)에 공급된다. 이와 같이, 주어진 시점에서 보상 스테이지(830)의 동작은 제1 전치 증폭기(808)의 현재 이득 상태 또는 제2 전치 증폭기(816)의 현재 이득 상태 또는 둘 모두에 의해 영향을 받을 수 있다. 보다 정확하게, 보상 스테이지(830)는 현재 이득 상태의 이 값에서 평가된 유닛-특정 모델에 따라 ADC(825)의 실제 거동을 예측함으로써 (미리 정의된) 기준 주파수 응답에 대한 드리프트를 보상한다.
도 6은, 시간-인터리빙된 ADC(600)의 입력 포트(601)로부터 출력 포트(602)까지 연장되는 신호 경로에 각각 배열되는 
개의 병렬 서브 컨버터들(6201, 6202, .... )를 포함하는 시간-인터리빙된 ADC(600)를 도시한다. 입력 포트(601)로부터 각각의 서브 컨버터(620m)까지의 신호 경로를 따른 각각의 잠재적으로 발산하는 채널 주파수 응답들은 각각의 전달 함수(610m)에 의해 개략적으로 표시된다. N개의 서브 컨버터들(6201, 6202, ... )의 다운 스트림에는, N개의 입력들을 수신하고 N개의 출력들을 생성하는 공통의 보상 스테이지(630)가 배치된다. 보상 스테이지(630)의 다운 스트림에는, 보상 스테이지(630)의 N개의 출력 중 하나를 시간-인터리빙된 ADC(600)의 출력 포트(602)에 연결하도록 구성된 스위치로서 개략적으로 도시된 선택기(640)가 배치된다.
보상 스테이지(630)는 서브 컨버터들(6201, 6202, ...)의 유닛-특정 모델들을 나타내는 데이터를 검색하고, 그리고 유닛-특정 모델들이 의존하는 하나 이상의 환경 파라미터들의 현재 값을 감지하기 위한 센서(631)를 더 포함한다. 센서(631)는, 서브 컨버터들(6201, 6202, ...) 각각과 관련된 서브 센서들을 포함할 수 있어, 환경 파라미터(들)의 로컬 값이 고정밀도로 측정될 수 있다. 보상 스테이지(630)는 서브 컨버터들(6201, 6202, ...) 각각의 출력 신호의 드리프트를 보상할 수 있어, 출력 신호는 대응하는 서브 컨버터(620m)에 대해 설정된 기준 주파수 응답(Qref,m)에 접근한다. 시간-인터리빙된 ADC(600)의 설계자는 서브 컨버터들(6201, 6202, ...)을 서로 및 관련 주파수 범위에 걸쳐 더 균일하게 하는 기준 주파수 응답들을 자유롭게 선택한다. 이는 도 7을 참조하여 이하에서 논의된다. 보상 스테이지(630)는 또한 채널 주파수 응답들 중 원하지 않는 발산을 보상하는 역할을 할 수 있다. 이 문제는 출원인의 출원 EP2158680A1에서 이전에 논의되었다.
도 6에 도시된 구조의 변형 예에서, 보상 스테이지(630)는 선택기(640)의 다운스트림에 위치될 수 있다.
도 7a는 4개의 병렬 서브 컨버터들(7201, 7202, 7203, 7204)을 갖는 시간-인터리빙된 ADC의 세부 사항을 도시한다. 서브 컨버터들(7201, 7202, 7203, 7204)의 각각에서 드리프트를 보상하는 것 이외에, 서브 컨버터들(7201, 7202, 7203, 7204) 사이의 상호 드리프트를 제한하는 것이 바람직하다. 이 목적을 위해, 3개의 보상 스테이지들(73012, 73023, 73034)이 포함된다. 이들 각각은 각각의 환경 센서(73121, 73123, 73134) 및 서브 컨버터들(7201, 7202, 7203, 7204)의 유닛-특정 모델을 나타내는 데이터를 저장하는 메모리(72121, 72123, 72134)에 접속된다. 보상기들(73012, 73023, 73034)의 다운스트림에 도 6에 도시된 선택기(640)와 유사한 선택기가 제공 될 수 있다.
도 7b는 도 7a에 따른 레이아웃과 기능적으로 동등한 대안을 도시한다. 3개의 보상 스테이지들(73012, 73032, 73042)이 포함되지만, 도 7a의 캐스케이드 형 레이아웃과 달리, 3개 모두는 기준 주파수 응답으로서 제2 서브 컨버터(7202)의 주파수 응답을 사용한다. 제2 서브 컨버터(720)의 출력이 3개의 연속적인 보상 스테이지들을 통과한다는 것을 의미하는 이러한 차이는, 4개의 보상된 신호들 간의 에러 전파의 감소로 변환될 수 있다.
도 7c는 도 7a에 따른 레이아웃과 기능적으로 동등한 대안을 도시한다. 여기서, 단일 보상 스테이지(7301234)는 모든 4개의 서브 컨버터들(7201, 7202, 7203, 7204)에 공통이다. 단일 보상 스테이지(7301234)가 모든 4개의 서브 컨버터들로부터의 신호들에 동시에 액세스하기 때문에, 우수한 성능이 기대될 수 있다. 이것은 또한 정교하고 가능하면 신호 적응형 공동 보상 체계를 수행하는 것을 가능하게 한다.
마지막으로, 도 7d는 하이브리드 접근법을 도시하며, 여기서 제1 사전 보상 스테이지(73013)는 제1 서브 컨버터(7201) 및 제3 서브 컨버터(7203)의 출력 신호 들간의 상호 드리프트를 감소시키는 역할을 하고, 그리고 제2 사전 보상 스테이지 (73024)는 제2 서브 컨버터(7202) 및 제4 서브 컨버터(7204)의 출력 신호들 간의 상호 드리프트를 감소시키는 역할을 한다. 사전 보상 스테이지들의 다운스트림에서, 공통 보상 스테이지(7301234)는 각각의 언급된 신호들의 쌍 내에서, 또한 두 개의 쌍들 사이에서 상호 드리프트를 더 감소시키기 위해 최종 보상을 적용한다. 사전 보상 스테이지들(73013 및 73024)로부터 예상될 수 있는 안정화 동작으로 인해, 공통 보상 스테이지(7301234)는 더 다루기 쉬운 보상 태스크를 성취하고 더 넓은 범위의 동작 조건하에서 성공할 가능성이 높다.
맺음말
본 발명은 특정 예시적인 실시예들을 설명하고 도시하지만, 본 발명은 이러한 특정예들에 제한되지 않는다. 상기의 예시적인 실시예들에 대한 수정들 및 변형들은 첨부된 청구 범위에 의해서만 정의되는 본 발명의 범위를 벗어나지 않고 이루어질 수 있다.
청구 범위에서, 단어 "포함하는"은 다른 요소들 또는 단계들을 배제하지 않으며, 단수를 나타내는 단어 "하나"는 복수를 배제하지 않는다. 특정 측정값들이 서로 다른 종속항들에서 인용된다는 단순한 사실만으로 이 측정 값들의 조합을 활용할 수 없다는 것을 의미하지는 않는다. 청구 범위에 나타나는 모든 참조 부호들은 그 범위를 제한하는 것으로 이해되어서는 안된다.
상술한 디바이들 및 방법들은 소프트웨어, 펌웨어, 하드웨어 또는 이들의 조합으로서 구현될 수 있다. 하드웨어 구현에서, 상기 설명에서 언급된 기능 유닛들 간의 태스크들의 분할은 반드시 물리적 유닛들로의 분할에 대응하지는 않는다. 반대로, 하나의 물리적 컴포넌트는 다수의 기능들을 가질 수 있고, 하나의 태스크는 여러 물리적 컴포넌트들에 의해 분산된 방식으로 협력하여 수행될 수 있다. 특정 컴포넌트들 또는 모든 컴포넌트들은 디지털 프로세서, 신호 프로세서 또는 마이크로 프로세서에 의해 실행되는 소프트웨어로 구현될 수 있거나 또는 하드웨어 또는 특정 용도의 집적 회로로 구현될 수 있다. 이러한 소프트웨어는 컴퓨터 저장 매체 (또는 비-일시적인 매체) 및 통신 매체 (또는 일시적인 매체)를 포함할 수 있는 컴퓨터 판독 가능 매체상에 분산될 수 있다. 당업자에게 잘 알려진 바와 같이, 컴퓨터 저장 매체라는 용어는, 컴퓨터 판독 가능 명령어들, 데이터 구조들, 프로그램 모듈들 또는 다른 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비-휘발성, 착탈가능형 및 비착탈형 매체 모두를 포함한다. 컴퓨터 저장 매체는, RAM, ROM, EEPROM, 플래시 메모리 또는 다른 메모리 기술, CD-ROM, DVD(digital versatile disk) 또는 다른 광학 디스크 저장 디바이스들, 자기 카세트들, 자기 테이프, 자기 디스크 저장 장치 또는 다른 자기 저장 장치들, 또는 원하는 정보를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스 될 수 있는 임의의 다른 매체 일 수 있지만, 이에 한정되지 않는다. 또한, 통신 매체는, 통상적으로 반송파 또는 다른 전송 메커니즘과 같은 변조된 데이터 신호로 컴퓨터 판독 가능 명령어들, 데이터 구조들, 프로그램 모듈들 또는 다른 데이터를 구현하고 임의의 정보 전달 매체를 포함한다는 것은 당업자에게 잘 알려져 있다.
Claims (26)
- 미리 정의된 전기 회로 설계와 관련된 방법으로서,
상기 전기 회로 설계의 각각의 구현은, 주파수 범위에서 입력 신호 (x(t))와 출력 신호 (y(t)) 사이의 주파수 응답
을 정의하고,
상식 방법은:
상기 전기 회로 설계의 구현들인 메인 로트(main lot)에 있는 유닛에 대해,
iii-1) 적어도 하나의 환경 파라미터(T, V)의 안정된 값에서 상기 유닛에 대한 유닛-특정 주파수 응답을 측정하는 단계와;
iii-2) 상기 적어도 하나의 환경 파라미터의 상기 안정된 값에서 설계-특정 모델을 상기 유닛-특정 주파수 응답에 맞추는 단계- 상기 설계-특정 모델은 상기 적어도 하나의 환경 파라미터에 따라 상기 전기 회로 설계의 주파수 응답을 서술하고, 이를 통해, 유닛-특정 모델은 상기 적어도 하나의 환경 파라미터에 의존하여 상기 유닛에 대한 주파수 응답을 서술하여 획득되며
- 와; 그리고
iii-3) 상기 유닛-특정 모델을 나타내는 데이터를 상기 유닛에 대해 저장하는 단계를 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제1항에 있어서,
iii-4) 상기 유닛-특정 모델을 나타내는 상기 데이터를 검색하고, 상기 적어도 하나의 환경 파라미터의 현재 값을 결정하며, 그리고 상기 현재 값 및 상기 유닛-특정 모델에 기초하여, 상기 적어도 하나의 환경 파라미터에 독립적인 기준 주파수 응답에 대한 드리프트(drift)를 보상하는 보상 스테이지(130m)와 함께 상기 유닛을 동작시키는 후속 단계를 더 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제1항 또는 제2항에 있어서,
ii) 테스트 로트의 측정들에 기초하여 상기 설계 특정 모델을 정의하는 이전 단계를 더 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제3항에 있어서,
i) 상기 전기 회로 설계의 M1 구현들의 테스트 로트에 대한 N개의 주파수 응답들을 측정하는 이전 단계를 더 포함하고,
각 주파수 응답은 상기 적어도 하나의 환경 파라미터의 안정된 값에서 측정되고, 그리고 상기 적어도 하나의 환경 파라미터의 상기 안정한 값들은 파라미터 범위({(T, V): Ta≤ T ≤ Tb, Va ≤ V ≤ Vb})에 걸쳐 분포되는 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제1항 내지 제4항에 중 어느 한 항에 있어서,
온도는 상기 적어도 하나의 환경 파라미터들 중 하나인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제1항 내지 제5항에 중 어느 한 항에 있어서,
상기 전기 회로 설계는 공급 전압에 의해 전력이 공급되며; 그리고
상기 공급 전압의 전압은 상기 적어도 하나의 환경 파라미터들 중 하나인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 전기 회로 설계는 전치 증폭기(508)와 함께 사용되며; 그리고
상기 전치 증폭기의 이득은 상기 적어도 하나의 환경 파라미터들 중 하나인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
단계 iii-2는, 상기 적어도 하나의 환경 파라미터의 상기 안정된 값에서의 상기 설계-특정 모델과 상기 유닛-특정 주파수 응답 사이의 편차에 근사하는 유닛-특정 교정 항목(calibration term)을 결정하는 단계를 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제8항에 있어서,
상기 유닛-특정 모델은, 3개의 독립적인 기여(contribution)들인,
유닛-독립적인 주파수 응답(Q0(ω));
상기 적어도 하나의 환경 파라미터에 따라 변하는 유닛-독립적인 보상 항목(Ρ(ω;T,V)); 및
유닛-특정 교정 항목(Rm(ω))의 합인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제2항 내지 제9항 중 어느 한 항에 있어서,
상기 단계 iii-4는 상기 전기 회로 설계의 추가 구현과 관련하여 상기 유닛을 동작시키는 단계를 포함하고, 상기 기준 주파수 응답은 상기 추가 구현의 주파수 응답인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제10항에 있어서,
상기 전기 회로 설계는 아날로그-디지털 변환기에 관한 것이고, 그리고
단계 iii-4는 시간-인터리빙된 아날로그-디지털 변환 시스템의 병렬 컴포넌트들로서 상기 유닛 및 상기 추가 구현을 동작시키는 단계를 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제11항에 있어서,
온도 및 공급 전압은 상기 적어도 하나의 환경 파라미터인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제10항에 있어서,
상기 전기 회로 설계는 아날로그-디지털 변환기에 관한 것이고;
단계 iii-4는, 동-위상(in-phase)/직교, I/Q 변조기 또는 I/Q 복조기의 병렬 브랜치(parallel branch)들에 배치될 때 상기 유닛 및 상기 추가 구현을 동작시키는 단계를 포함하고; 그리고
상기 보상 스테이지는 I/Q 부정합 보상기(mismatch compensator)인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제13항에 있어서,
전치 증폭기(516a, 516b)는 상기 아날로그-디지털 변환기들 각각의 각 브랜치 업스트림(branch upstream)에 배치되고;
온도 및 상기 전치 증폭기들의 이득 상태는 상기 적어도 하나의 환경 파라미터인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제2항 내지 제9항 중 어느 한 항에 있어서,
상기 전기 회로 설계는 아날로그-디지털 변환기에 관한 것으로, 상기 입력 신호는 아날로그 신호이고 그리고 상기 출력 신호는 디지털 전기 신호이며; 그리고
상기 기준 주파수 응답은 유닛-독립적인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제15항에 있어서,
상기 아날로그-디지털 변환기는 공급 전압에 의해 전력이 공급되며; 그리고
상기 적어도 하나의 환경 파라미터들은 공급 전압의 전압 및 온도인 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제2항에 있어서,
상기 단계 iii-3에서 저장된 상기 데이터는 상기 기준 주파수 응답에 대한 차이 또는 비율의 관점에서 상기 유닛-특정 모델을 나타내는 것을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 제1항 내지 제17항 중 어느 한 항에 있어서,
상기 전기 회로 설계는 반도체 회로, 바람직하게는, 집적 회로에 관한 것임을 특징으로 하는
미리 정의된 전기 회로 설계와 관련된 방법. - 미리 정의된 전기 회로 설계를 구현하기 위한 제조 시스템(200)으로서,
상기 전기 회로 설계의 각각의 구현은, 주파수 범위에서 입력 신호 (x(t))와 출력 신호 (y(t)) 사이의 주파수 응답
을 정의하고,
상기 제조 시스템은:
적어도 하나의 환경 파라미터(T, V)에 따라 상기 전기 회로 설계의 주파수 응답을 서술하는 설계-특정 모델을 저장하는 메모리와;
교정(calibration)에 기인한 상기 전기 회로 설계의 구현들을 생성하기 위한 어셈블리 섹션(210)과; 그리고
교정 섹션(220)을 포함하고,
상기 교정 섹션(220)은,
상기 적어도 하나의 환경 파라미터를 측정하기 위한 환경 센서(221);
상기 환경 센서의 근방에 배치되고, 그리고 상기 적어도 하나의 환경 파라미터의 안정된 측정값에서, 상기 어셈블리 섹션에 의해 생성된 유닛에 대한 유닛-특정 주파수 응답을 측정하도록 구성된 분석기(222); 및
상기 적어도 하나의 환경 파라미터의 상기 안정된 값에서 상기 설계-특정 모델을 상기 유닛-특정 주파수 응답에 맞추고, 이를 통해, 유닛-특정 모델은 상기 적어도 하나의 환경 파라미터에 의존하여 상기 유닛에 대한 주파수 응답을 서술하여 획득되고, 그리고 상기 유닛-특정 모델을 나타내는 데이터를 상기 유닛에 대해 저장하도록 구성되는 디바이스 프로그래머(230)를 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계를 구현하기 위한 제조 시스템. - 제19항에 있어서,
테스트 섹션(250)을 더 포함하고,
상기 테스트 섹션(250)은:
상기 적어도 하나의 환경 파라미터를 측정하기 위한 테스트 환경 센서(251)와;
상기 전기 회로 설계의 구현들의 테스트 로트에 대한 복수의 주파수 응답들을 측정하는 테스트 분석기(252) - 각 주파수 응답은 상기 적어도 하나의 환경 파라미터의 안정된 측정된 값으로 상기 구현들 중 하나를 유지하면서 측정되며 - 와; 그리고
프로세서(253)를 포함하며,
상기 프로세서(253)는,
상기 테스트 분석기로부터 측정치들을 수신하고,
상기 측정치들에 기초하여 상기 설계-특정 모델을 정의하고, 그리고
상기 설계-특정 모델을 나타내는 데이터를 상기 제조 시스템의 상기 메모리에 저장하는 것을 특징으로 하는
미리 정의된 전기 회로 설계를 구현하기 위한 제조 시스템. - 신호 프로세싱 디바이스(400)로서,
미리 정의된 전기 회로 설계의 구현인 유닛(420)과;
적어도 하나의 환경 파라미터에 따라, 주파수 범위에서 입력 신호 (x(t))와 출력 신호 (y(t)) 사이의 주파수 응답을 서술하는 유닛-특정 모델
을 나타내는 데이터를 저장하는 메모리와;
보상 스테이지(410)를 포함하고,
상기 보상 스테이지(410)는,
상기 메모리로부터 상기 데이터를 검색하고,
상기 적어도 하나의 환경 파라미터의 현재 값을 결정하며, 그리고
상기 현재 값 및 상기 유닛-특정 모델에 기초하여, 상기 적어도 하나의 환경 파라미터에 독립적인 기준 주파수 응답에 대한 드리프트를 보상하는 것을 특징으로 하는
신호 프로세싱 디바이스. - 제21항에 있어서,
상기 보상 스테이지는 상기 적어도 하나의 환경 파라미터를 측정하기 위한 환경 센서(431)를 포함하는 것을 특징으로 하는
신호 프로세싱 디바이스. - 제21항 또는 제22항에 있어서,
상기 메모리는, 적어도, 상기 유닛-특정 모델의 양적 양상들을 나타내는 제1 타입의 데이터 및 제2 타입의 데이터를 저장하고,
상기 제1 타입은 상기 전기 회로 설계의 구현들의 테스트 로트에 대해 측정 된 복수의 주파수 응답들에 기초하여 준비되고, 그리고
상기 제2 타입은 상기 적어도 하나의 환경 파라미터의 안정된 값에서 상기 유닛에 대한 유닛-특정 주파수 응답의 측정에 기초하여 준비되는 것을 특징으로 하는
신호 프로세싱 디바이스. - 미리 정의된 전기 회로 설계의 구현인 유닛을 동작시키는 방법으로서,
적어도 하나의 환경 파라미터에 따라, 주파수 범위에서, 상기 유닛의 입력 신호 (x(t))와 출력 신호 (y(t)) 사이의 주파수 응답을 서술하는 유닛-특정 모델(Qm(ω; T, V) = Q0(ω) + P(ω; T, V) + Rm(ω), ωa≤ ω <ωb)을 나타내는 데이터를 획득하는 단계와;
상기 적어도 하나의 환경 파라미터의 현재 값을 결정하는 단계와;
상기 현재 값 및 상기 유닛-특정 모델에 기초하여, 상기 적어도 하나의 환경 파라미터에 독립적인 기준 주파수 응답에 대한 유닛의 드리프트를 보상하는 단계를 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계의 구현인 유닛을 동작시키는 방법. - 제24항에 있어서,
상기 데이터는 상기 유닛-특정 모델을 공식으로 나타내고, 그리고 상기 유닛의 드리프트를 보상하는 단계는 상기 적어도 하나의 환경 파라미터의 상기 현재 값에 대한 공식을 평가하는 단계를 포함하는 것을 특징으로 하는
미리 정의된 전기 회로 설계의 구현인 유닛을 동작시키는 방법. - 프로그램가능 컴퓨터로 하여금 제1항 내지 제18항 및 제25항 중 어느 한 항의 방법을 실행하게 하는 명령어들을 구비한 컴퓨터 판독-가능 매체를 포함하는 컴퓨터 프로그램 제품.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/SE2015/050476 WO2016175688A1 (en) | 2015-04-28 | 2015-04-28 | Drift compensation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180021365A true KR20180021365A (ko) | 2018-03-02 |
| KR102467004B1 KR102467004B1 (ko) | 2022-11-14 |
Family
ID=53267542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177034261A KR102467004B1 (ko) | 2015-04-28 | 2015-04-28 | 드리프트 보상 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US10192017B2 (ko) |
| EP (1) | EP3289681B1 (ko) |
| JP (1) | JP6615908B2 (ko) |
| KR (1) | KR102467004B1 (ko) |
| CN (1) | CN107889548B (ko) |
| CA (1) | CA2983389C (ko) |
| ES (1) | ES2774344T3 (ko) |
| WO (1) | WO2016175688A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10517021B2 (en) | 2016-06-30 | 2019-12-24 | Evolve Cellular Inc. | Long term evolution-primary WiFi (LTE-PW) |
| US11129906B1 (en) | 2016-12-07 | 2021-09-28 | David Gordon Bermudes | Chimeric protein toxins for expression by therapeutic bacteria |
| KR102364019B1 (ko) * | 2020-08-12 | 2022-02-18 | 울산과학기술원 | 센서 드리프트 보상 방법 및 장치 |
| CN116882333B (zh) * | 2023-09-05 | 2024-01-09 | 深圳宏芯宇电子股份有限公司 | 一种芯片极限频率的预测方法、装置、设备及介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040248516A1 (en) * | 2003-06-06 | 2004-12-09 | Interdigital Technology Corporation | Digital baseband system and process for compensating for analog radio transmitter impairments |
| JP2009260626A (ja) * | 2008-04-16 | 2009-11-05 | Toshiba Mach Co Ltd | アナログ入力データの温度補正装置 |
| JP2013005022A (ja) * | 2011-06-13 | 2013-01-07 | Denso Corp | Ｃｒ発振回路およびその周波数補正方法 |
| US20150032788A1 (en) * | 2008-04-30 | 2015-01-29 | Scott R. Velazquez | Linearizer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0418753B1 (de) * | 1989-09-20 | 1994-12-07 | Deutsche ITT Industries GmbH | Offsetspannungsabgleichender Operationsverstärker |
| JP2003247853A (ja) * | 2002-02-22 | 2003-09-05 | Heraeus Electro Nite Kk | 信号計測用増幅演算器の温度特性補正方法、そのシステム及びこれに用いられる増幅演算器 |
| US6892155B2 (en) * | 2002-11-19 | 2005-05-10 | Agilent Technologies, Inc. | Method for the rapid estimation of figures of merit for multiple devices based on nonlinear modeling |
| JP2007280222A (ja) * | 2006-04-10 | 2007-10-25 | Toshiba Corp | 半導体集積回路の設計システム |
| US7978104B2 (en) * | 2007-06-21 | 2011-07-12 | Signal Processing Devices Sweden Ab | Compensation of mismatch errors in a time-interleaved analog-to-digital converter |
| JP4934557B2 (ja) * | 2007-09-27 | 2012-05-16 | 株式会社日立製作所 | ４値位相変調器 |
| TWI392364B (zh) * | 2008-02-29 | 2013-04-01 | Analog Devices Inc | 用於影像補償之回饋系統及裝置 |
| KR101450044B1 (ko) * | 2008-12-16 | 2014-10-13 | 시그널 프로세싱 디바이시스 스웨덴 에이비 | 비선형 오차의 추정 및 보상을 위한 방법 및 장치 |
| WO2010105694A1 (en) * | 2009-03-20 | 2010-09-23 | Signal Processing Devices Sweden Ab | Methods and apparatuses for compensation of i/q imbalance |
| KR101907537B1 (ko) * | 2012-12-18 | 2018-10-15 | 텔레딘 시그널 프로세싱 디바이시즈 스웨덴 에이비 | Ｉ/ｑ 변환된 신호 및 2채널 ｔｉａｄｃ의 채널 불일치를 처리하기 위한 방법 및 장치 |
| US9595923B2 (en) | 2013-03-14 | 2017-03-14 | Peregrine Semiconductor Corporation | Systems and methods for optimizing amplifier operations |
| US9680422B2 (en) * | 2013-03-27 | 2017-06-13 | Qualcomm Incorporated | Power amplifier signal compensation |
| CN104199186B (zh) * | 2014-09-16 | 2016-09-28 | 中国科学院光电技术研究所 | 一种具有对象频率特性补偿功能的压电倾斜镜高压驱动器 |
-
2015
- 2015-04-28 WO PCT/SE2015/050476 patent/WO2016175688A1/en active Application Filing
- 2015-04-28 EP EP15724792.5A patent/EP3289681B1/en active Active
- 2015-04-28 JP JP2017556541A patent/JP6615908B2/ja active Active
- 2015-04-28 ES ES15724792T patent/ES2774344T3/es active Active
- 2015-04-28 CN CN201580079166.XA patent/CN107889548B/zh active Active
- 2015-04-28 CA CA2983389A patent/CA2983389C/en active Active
- 2015-04-28 US US15/569,931 patent/US10192017B2/en active Active
- 2015-04-28 KR KR1020177034261A patent/KR102467004B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040248516A1 (en) * | 2003-06-06 | 2004-12-09 | Interdigital Technology Corporation | Digital baseband system and process for compensating for analog radio transmitter impairments |
| JP2009260626A (ja) * | 2008-04-16 | 2009-11-05 | Toshiba Mach Co Ltd | アナログ入力データの温度補正装置 |
| US20150032788A1 (en) * | 2008-04-30 | 2015-01-29 | Scott R. Velazquez | Linearizer |
| JP2013005022A (ja) * | 2011-06-13 | 2013-01-07 | Denso Corp | Ｃｒ発振回路およびその周波数補正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| ES2774344T3 (es) | 2020-07-20 |
| JP6615908B2 (ja) | 2019-12-04 |
| CN107889548B (zh) | 2021-04-27 |
| CN107889548A (zh) | 2018-04-06 |
| US20180157780A1 (en) | 2018-06-07 |
| KR102467004B1 (ko) | 2022-11-14 |
| EP3289681A1 (en) | 2018-03-07 |
| CA2983389A1 (en) | 2016-11-03 |
| EP3289681B1 (en) | 2019-11-20 |
| CA2983389C (en) | 2024-05-21 |
| US10192017B2 (en) | 2019-01-29 |
| ES2774344T8 (es) | 2020-09-15 |
| JP2018515029A (ja) | 2018-06-07 |
| WO2016175688A1 (en) | 2016-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20180021365A (ko) | 드리프트 보상 | |
| JP5821972B2 (ja) | 物理量センサ装置の出力値補正方法、物理量センサの出力値補正方法、物理量センサ装置および物理量センサの出力値補正装置 | |
| CN101499781B (zh) | 失真补偿装置和功率放大器装置 | |
| US5724267A (en) | Weight measuring apparatus using a plurality of sensors | |
| CN108292285A (zh) | 用于可扩展基于云的传感器校准的系统和方法 | |
| JP2011109653A (ja) | データ取込みシステム及びその校正方法 | |
| JP7070969B2 (ja) | マルチチャネルシステムのためのクロストーク較正 | |
| US6112162A (en) | Weight measuring apparatus using a plurality of sensors | |
| CN109714118A (zh) | 针对5g外场扫频接收机实现功率校准处理的系统及其方法 | |
| JP2007108180A (ja) | 計測システムから計測誤差を除去するシステム及び方法 | |
| KR101446669B1 (ko) | 회로 전 입력 범위의 연속적 전압/전류 샘플링을 통한 계측 값 왜곡 보정 방법 | |
| US6931341B2 (en) | Automatic adjusting method for measuring equipment and apparatus using the same | |
| US7639082B2 (en) | System and method for amplifier gain measurement and compensation | |
| CN116318449B (zh) | 温度校准方法及装置 | |
| CN106068460B (zh) | 用于对被测设备进行测试的测试装置和方法 | |
| KR20180126933A (ko) | 전자 기기의 전력을 측정하는 장치 및 방법 | |
| KR101973411B1 (ko) | 전자식 전력량계 및 이를 이용한 온도 보상방법 | |
| Björsell et al. | Dynamic behavior models of analog to digital converters aimed for post-correction in wideband applications | |
| CN114325301A (zh) | 用于adc芯片的测试设备及方法 | |
| JP2007189535A (ja) | 歪補償増幅装置 | |
| US20070107487A1 (en) | A calibration system | |
| JPH075213A (ja) | デジタル・スペクトラムアナライザの測定値補正装置 | |
| Bárcena et al. | Adaptive control of printing devices using fractional-order hold circuits adjusted through neural networks | |
| Kuznetsov | AUTOMATIC CORRECTION OF ERRORS OF THE TEMPERATURE MEASUREMENT CHANNEL | |
| CN117465135A (zh) | 一种喷头电压输出自矫正方法、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |