JP2011109653A - データ取込みシステム及びその校正方法 - Google Patents

Abstract

【課題】測定機器が高分解能だと、一層高い分解能の基準ソースの測定パラメータを決定する処理が非常に高価となる。
【解決手段】高分解能データ取込み（ＤＡＱ）システムよりも高い分解能の基準ソースにより、ＤＡＱシステムを初めに校正する。ＤＡＱシステムの動作範囲にわたる測定を行い、この測定から特性校正係数を決定する。校正係数に基づくソフトウェア補正をＤＡＱシステム測定に行う。校正済みＤＡＱシステムが測定した出力電気信号及び入力デジタル符号ワードのルックアップ・テーブルを発生して、ＤＡＱシステムよりも低分解能でありＤＡＱシステムにオンボードのデジタル・アナログ変換器（ＤＡＣ）を校正する。このルックアップ・テーブルを用いて、高分解能基準ソースではなく、ＤＡＣのみを用いてＤＡＱシステムをフィールド校正する。
【選択図】図１

Description

本発明は、高分解能データ取込みシステムの校正に関する

測定装置の精度は、例えば、コンポーネントのエージング、温度、湿度、環境露出及び誤用により時間に伴って徐々にドリフトするかもしれない。測定精度を確実にするため、装置の周期的校正を行える。この装置で実施する測定を既知の基準と比較することにより、装置による将来の測定に関連して用いるために、補正係数を決定し蓄積できる。基準ソースは、例えば、ある条件を（例えば、電圧、電流、抵抗など）出力し、ある分解能（例えば、ミリアンペア、マイクロアンペアなど）でその条件に関連したパラメータを提供するように構成された追加装置でもよく、このパラメータを用いて、測定機器の校正を実行できる。

特開２００５−２４１６４５公報

典型的には、測定機器が所定分解能の測定を実行できると、校正に用いる基準ソースの測定パラメータは、測定機器の分解能よりも高い分解能で、通常は、測定処理でのノイズを考慮して少なくとも１又は２オーダー高い既知でなければならない。しかし、測定機器が高分解能ならば、一層高い分解能の基準ソースの測定パラメータを決定する処理が非常に高価となる。

（１）第１分解能であり、デジタル・アナログ変換器（ＤＡＣ）を具えたデータ取込み（ＤＡＱ）システムであって、上記ＤＡＣは、上記第１分解能よりも低い分解能であり、上記ＤＡＱシステムを最初に校正した後の上記ＤＡＱシステムの校正用にソースとして用いるように構成され、上記ＤＡＣの基準ソースが上記第１分解能よりも高い分解能であるデータ取込みシステム。
（２）上記ＤＡＱシステムを最初に校正するには；第１組の電気信号を上記基準ソースから上記ＤＡＱに送り、上記ＤＡＱシステムからの第１組の出力電気信号を測定して得た第１組のデータ・ポイントを発生し；上記第１組のデータ・ポイントから上記ＤＡＱシステム用の第１組の校正係数を発生し；上記１組の校正係数に基づいて上記ＤＡＱシステムの測定に第１ソフトウェア校正を適用し；さらに、上記ＤＡＣを最初に校正するには；デジタル符号ワードを上記ＤＡＣに送って得た第２組のデータ・ポイントを発生して、上記ＤＡＱシステムからの第２組の出力電気信号を発生し、上記ＤＡＱシステムからの第２組の出力電気信号を測定し、上記第１ソフトウェア補正を適用し、上記ＤＡＱシステムを校正するための上記ソースとしての上記ＤＡＣを用いるために上記２組のデータ・ポイントを蓄積する概念１のデータ取込みシステム。
（３）第１組の校正係数を発生することは、上記第１組のデータ・ポイントに曲線をフィットさせ、上記曲線の傾斜及びオフセットを求める概念２のデータ取込みシステム。
（４）上記第１組のデータ・ポイントに曲線をフィットさせることは、最小二乗適合アルゴリズムを用いる概念３のデータ取込みシステム。
（５）上記ＤＡＱシステムを校正する阻止として上記ＤＡＣを用いることは、上記第２組のデータ・ポイントにおける各デジタル符号ワードを発生して、それを上記ＤＡＣに供給し、上記ＤＡＣの出力が上記ＤＡＱシステムの入力に結合し；上記ＤＡＱシステムからの対応する測定出力に各々を記録し；上記デジタル符号ワードからの第２組校正係数及び対応する測定出力を決定し；上記第２組の校正係数に基づいて上記ＤＡＱシステムの測定に対して、第２ソフトウェア補正を上記第１ソフトウェア補正に適用する概念２のデータ取込みシステム。
（６）上記ＤＡＱシステムが多チャネルであり、各チャネルが第１組のデータ・ポイント、第１ソフトウェア補正、第１組の校正係数及び第２組データ・ポイントを有する概念２のデータ取込みシステム。
（７）１つ以上の上記多チャネルが利得を与える概念６のデータ取込みシステム。
（８）上記ＤＡＣが低温度係数を有する概念１のデータ取込みシステム。
（９）第１分解能を有し、該第１分解能よりも低い分解能のデジタル・アナログ変換器により校正されるデータ取込み（ＤＡＱ）システムであって；入力電気信号を受けて信号条件を与えるように構成された信号チェーンと；該信号チェーンの入力に結合されたデジタル・アナログ変換器（ＤＡＣ）とを具え；該ＤＡＣが、デジタル符号ワード入力を受けて、対応するアナログ電気信号を上記信号チェーンの入力に出力し、上記ＤＡＣが上記第１分解能よりも低い第２分解能を有し；上記信号チェーンの出力に結合されたアナログ・デジタル変換器（ＡＤＣ）と；上記第１分解能よりも高い分解能の基準ソースによる上記ＤＡＱシステムの校正に基づいた上記ＤＡＱシステムの測定に対する第１ソフトウェア補正と、上記ＤＡＣからの１組の電気信号を発生するために１組のデジタル符号ワードを上記ＤＡＣに送ると共に上記ＡＤＣからの１組の出力電気信号を測定することにより得た１組のデータとを蓄積するように構成されたメモリと；上記ＤＡＱシステムを構成するように少なくとも上記１組のデータに基づいて上記ＤＡＣを制御するように構成されたプロセッサとを具え；上記システムの校正には、上記１組のデータ内で各デジタル符号ワードを発生してそれを上記ＤＡＣに供給し；上記ＤＡＱシステムからの各対応する測定出力を記録し；上記デジタル符号ワード及び測定出力から校正係数を決定し；上記ＤＡＱシステムを校正するために上記１組の校正係数に基づいて第２ソフトウェア補正を適用し；上記第１ソフトウェア補正を行うために上記第１分解能よりも高い第３分解能の基準ソースにより上記ＤＡＱシステムを最初に校正するデータ取込みシステム。
（１０）最小二乗適合アルゴリズムを用いて、上記デジタル符号ワード及び測定出力から上記校正係数を決定する概念１１のシステム。
（１１）上記ＤＡＣは低温度係数である概念１１のシステム。
（１２）上記信号チェーンが多チャネルを具え、１組の校正係数を各チャネル毎に蓄積する概念１１のシステム。
（１３）上記信号チェーン内の１つ以上のチャネルが利得を有する概念１２のシステム。
（１４）上記第１分解能よりも高い第３分解能の上記基準ソースによる校正は、第１組の電気信号を上記基準ソースから上記信号チェーンに送ると共に上記ＡＤＣからの第１組の出力電気信号を測定して得た第１組のデータ・ポイントを発生し；上記第１組のデータ・ポイントからの上記ＤＡＱシステム用の第１組の校正係数を発生し；上記第１組の校正係数に基づいて上記ＤＡＱシステムの測定に上記第１ソフトウェア補正を適用する概念９のシステム。
（１５）データ取込み（ＤＡＱ）システムよりも低い分解能の基準ソースを用いて上記ＤＡＱシステムを校正する方法であって；デジタル符号ワード及び対応する測定ＤＡＱシステム出力から成る第１組のデータを参照し；上記第１組のデータを得るには、上記ＤＡＱシステムよりも高い分解能の正確な基準ソースにより上記ＤＡＱシステムを予め校正し、上記ＤＡＣから上記ＤＡＱシステムの入力への第１組の電気信号を発生するために各デジタル符号ワードをデジタル・アナログ変換器（ＤＡＣ）に送り、上記ＤＡＣが上記ＤＡＱシステムよりも低い分解能を有し、上記ＤＡＱシステムからの第１組の出力電気信号を測定し；各デジタル符号ワードを上記ＤＡＣに送って上記ＤＡＣから上記ＤＡＱシステムの入力への第２組の電気信号を発生し；上記ＤＡＱシステムからの各第２出力電気信号を測定し；第２組のデータとして、上記第１組のデータからの各測定出力電気信号及び各測定第２出力電気信号を記録し；上記第２組のデータを曲線に適合させ；上記曲線から校正係数を決定し；少なくとも上記決定した校正係数に基づいて上記ＤＡＱシステムにソフトウェア補正を適用する方法。
（１６）ＤＡＱシステムが多チャネルを具え、各チャネルが独立に校正される概念１５の方法。
（１７）上記チャネルの１つ以上が利得を提供する概念１６の方法。
（１８）上記ＤＡＱシステムの予めの校正は；電気信号の基準組を上記正確な基準ソースから上記ＤＡＱシステムに送ると共に上記ＤＡＱシステムからの基準組の出力電気信号を測定して得た基準組のデータ・ポイントを発生し；上記基準組のデータ・ポイントから上記ＤＡＱシステム用の基準組の校正係数を発生し；上記基準組の校正係数に基づいて上記ＤＡＱシステムの測定に基準ソフトウェア補正を適用する概念１５の方法。
（１９）上記ＤＡＣが低温度係数を有する概念１５の方法。
（２０）最小二乗適合アルゴリズムを用いて、上記データを上記曲線に適合させる概念１５の方法。

高分解能データ取込み（ＤＡＱ）システムよりも高い分解能の基準ソースにより、ＤＡＱシステムを最初に校正する。ＤＡＱシステムの動作範囲にわたる測定を行い、この測定から特性校正係数を求める。校正係数に基づくソフトウェア補正をＤＡＱシステム測定に対して行う。その後、ＤＡＱシステムよりも低い分解能で、ＤＡＱシステムにオンボードのデジタル・アナログ変換器（ＤＡＣ）を校正するのに、入力デジタル符号ワードと校正済みＤＡＱシステムが測定した出力電気信号とのルックアップ・テーブルを作成して発生した信号を、ＤＡＣが発生した信号として参照する。次に、高分解能基準が利用できないフィールド校正において、ルックアップ・テーブルを用いて、低分解能ＡＤＣによりＤＡＱシステムを校正できる。

高分解能データ取込みシステムの校正例を図に示す。これら例及び図を限定ではなく説明のためである。

図１は、本発明の実施例により、高分解能データ取込みシステムの例を表すブロック図を示す。 図２は、本発明の実施例により、高分解能データ取込みシステムの信号チェーンの１つのチェーンの初期校正の例としての処理を表す流れ図を示す。 図３は、本発明の実施例により、データ取込みシステムよりも低い分解能の電圧変換器ソースを用いてデータ取込みシステムのその後の例としての流れ図を示す。

以下の説明及び図は、説明のためであり、限定として構成したものではない。本発明を完全に理解するために、多くの特定の細部について述べる。しかし、場合によっては、説明の不明瞭さを避けるために既知の又は従来の細部については記載しない。

本発明の範囲を更に制限することを意図しないが、本発明の実施例による機器、装置、方法及びこれらに関係した結果の例を以下に述べる。本明細書での「一実施例」又は「実施例」というのは、実施例に関連して説明した特定の機能、構造又は特徴が本発明の少なくとも１つの実施例に含まれていることを意味する。本明細書の種々の位置にて現れる句「一実施例において」は、必然的に同じ実施例の全てを参照するものでなく、他の実施例の相互に排他的な別の又は代わりの実施例でもない。さらに、種々の機能を説明するが、これらはいくつかの実施例に示されるが他では示されないかもしれない。同様に、種々の条件を説明するが、これらはいくつかの実施例の条件であるが他の実施例での条件ではないかもしれない。

本明細書で用いる用語は、一般的に、本発明の文脈内で、また各用語が用いられる特定の文脈内で、当該技術の通常の意味である。本発明を説明するのに用いたある用語を以下で述べるが、本明細書のその他の場合には、本発明の説明に関する実務者への追加的なガイドとなる。ここで説明したいかなる用語の例を含む本明細書における例の用途は、説明のためであり、本発明又は任意の例示の用語の範囲及び意味を更に限定するものではない。同様に、本発明は、本明細書に示された種々の実施例を限定するものではない。

以下の説明に用いる技術用語は、本発明のある特定例の詳細説明に関連して用いるが、最も広い合理的な範囲の解釈を意図している。ある用語については以下に強調するが、いかなる限定された方法にて解釈すべきいかなる技術用語も、この詳細な説明の部分にて明白且つ特定に定義される。

コンポーネントのエージング又はコンポーネント性能のドリフトによる測定の不確かさを最小にするために、正確な測定機器を繰り返し校正しなければならない。従来、測定機器は、校正すべき測定機器の分解能力よりも高い分解能の基準ソースを必要とした。しかし、測定機器に高い分解能能力があり、例えば、２４ビット・アナログ・デジタル変換器を用いるデータ取込み（ＤＡＱ）システムであると、少なくとも２８ビット分解能の正確なソースが高分解能ＤＡＱシステムの校正に必要とされることが可能であろう。しかし、２８ビットの正確なソースは高価である。更に、高分解能基準ソースは、継続ベースでフィールドにて用いるのに適切でないいくつかの高感度の装置であるので、校正のためにＤＡＱシステムを工場又はサービス・センターに戻す必要がある。各ＤＡＱシステムをフィールドで便利に校正できるように、各ＤＡＱシステムのボードに配置できる安価で低分解能の校正ソースを用いて、ＤＡＱシステムの校正を実行できる方法を見つけることが望ましい。

図１は、本発明の実施例により、高分解能データ取込みシステムの例を表すブロック図１００を示す。ＤＡＱシステムのアナログ・フロント・エンド１１０の外部に高分解能基準ソース１２０を示す。これを用いて、ＤＡＱシステムの初期校正を行う。高分解能基準ソース１２０は、アナログ・フロント・エンド１１０よりも高い分解能を有する。例えば、ＤＡＱシステムのアナログ・フロント・エンド１１０が２４ビット分解能ならば、高分解能基準ソース１２０の分解能は、少なくとも２４ビット以上、例えば、ノイズの存在を考慮して２８ビットでなければならない。ＤＡＱシステムの寿命の間の任意の時点で任意の場所で初期校正を行うことができるが、高分解能基準ソース１２０を用いて、ＤＡＱシステムのアナログ・フロント・エンド１１０を工場で初期校正できる。

ＤＡＱシステムのアナログ・フロント・エンド１１０は、デジタル・アナログ変換器（ＤＡＣ）１１２と、信号チェーン１１４と、アナログ・デジタル変換器（ＡＤＣ）１１６とを具えている。信号チェーン１１４は、一連の電気コンポーネントであり、ＤＡＣシステムを介して信号をＡＤＣ１１６に送り、明瞭にするため図示しないが信号条件要素を含んでいる。信号チェーンは、１つ以上の異なるチャネルを有することができる。信号チェーン１１４内の各チャネルは、異なる利得を有することができる。利得エラー、オフセット及び非直線性はチャネル毎に変化するので、各チャネルを個別に校正しなければならない。ＡＤＣ１１６は、連続的なアナログ信号をディスクリート・デジタル値に変換する電子回路である。ＡＤＣ１１６は、信号チェーン１１４の出力に結合され、ＤＡＱシステムの測定値をプロセッサ１１９に出力する。

ＤＡＱは、１つ以上のメモリ・ユニット１１８と１つ以上のプロセッサ１１９も含んでいる。メモリ・ユニット１１８は、限定されるわけではないが、ＲＡＭ、ＲＯＭと、揮発性及び不揮発性メモリの任意の組合せを含んでいる。ＤＡＱシステムのメモリ・ユニット１１８を用いて、校正定数、ルックアップ・テーブル及びソフトウェア校正補正を蓄積する。更に、後述のように、各チャネル用の特性傾斜及びオフセット係数もメモリに蓄積できる。

動作において、信号チェーン１１４への入力は、必要なデータであり、例えば、電圧測定値又は他の電気信号である。しかし、ＤＡＱシステムの校正セットアップにおいて、入力校正期間中に高精度基準ソース１２０により１つの入力を供給し、ＤＡＱシステムのその後の校正期間中に校正済みＤＡＣ１１２により他の入力を供給する。ＤＡＣ１１２は、入力としてデジタル符号ワードを受け、アナログ電気信号を出力する電気回路であり、このアナログ電気信号の分解能は、ＤＡＱシステムの分解能よりも低い。例えば、デジタル符号ワードは、発生すべき特定の電気信号に対応するｎビットのデジタル符号ワード（例えば、ｎが４に等しく場合に１１００）にできる。ＤＡＣの分解能は、ＤＡＣが用いるビット数を単位として量子化できる。更に、ＤＡＣ１１２は、低い温度係数、又はフィールドにてＤＡＣシステムを校正できると期待できる温度範囲にわたって比較的一定に留まる温度係数でなければならない。

フィールド、又は、高分解能基準ソース１２０が利用できない場所にて、校正ソースとしてのＤＡＣ１１２を用いて、ＤＡＣシステムのアナログ・フロント・エンド１１０を校正するために、プロセッサ１１９はメモリ１１８にアクセスできる。更に、ユーザに表示する前に、プロセッサ１１９も、メモリ１１８に蓄積された任意のソフトウェア校正補正を、ＤＣ１１６による測定に適用する。

図２は、本発明の実施例により、高分解能データ取込みシステムの信号チェーンの１チャネルの初期校正の例示的な処理を表す流れ図２００を示す。

ブロック２０５にて、広分解能基準ソース１２０を用いて、信号チェーン１１４のチャネルの１つに供給する直流（ＤＣ）電圧を発生する。代わりに、広分解能基準ソース１２０は、データ取込みシステムが受け入れ測定できる任意の他の種類の電気信号を発生できる。発生したＤＣ電圧は、ＡＤＣ１１６の動作範囲内でなければならない。広分解能基準ソース１２０は、プロセッサ１１９、又は、例えば、LabVIEW（商標）コントロラーで動作する外部コンピュータにより制御できる。

ＤＣ電圧を信号チェーン・チャネルに供給した後に、ブロック２１５にて、発生したＤＣ電圧共に、信号チェーン１１４の出力のＡＤＣ測定を読み出してメモリ１１８に記録視する。

判断ブロック２２０にて、システムは、ＡＤＣの測定範囲内の追加電圧の試験が依然実行する必要があるか否かを判断する。一実施例において、ＤＡＱシステムの全測定範囲を試験するように、ＤＡＱシステムの各チャネルに対して１組の試験入力を予め定義する。システムの全測定範囲を試験することにより、異なる振幅レベルに存在するエラー及び非線形性を決定できる。更なる電圧をシーケンスする必要があるならば（ブロック２２０でイエス）、処理がブロック２０５に戻り、高精度の基準ソース１２０で異なるＤＣ電圧を発生して、信号チェーン・チャネルに供給する。正確に試験した電圧がＡＤＣ１６の測定範囲を充分にスパンして、更なる電圧を試験する必要がなければ（ブロック２２０でノー）、処理がブロック２２５に続く。

ブロック２０５で正確なソース１２０が発生した入力電圧とＡＤＣ１１６から読み出されブロック２１５で記録された対応出力電圧は、ＤＡＱシステムの測定データ・ポイントである。曲線をこれらデータ・ポイントに適合でき、その結果の曲線をＤＡＱシステムのフロント・エンド・チェーンの特性曲線として使用できる。フロント・エンド・チャネルの曲線の傾斜及びオフセットをブロック２２５で決定する。最小二乗適合アルゴリズムを用いて、曲線からのデータ・ポイントのオフセットの二乗の和を最小にすることにより、データに裁量の適合する曲線を見つけることができる。このアルゴリズムをどのように適合させるかの説明を後述する。

ＡＸ＝Ｂとする。ここで、マトリクスＡ、Ｘ及びＢは次のようになる。

ここで、ｎは各チャネル用に得たデータ・ポイント測定の数であり、ｘ_ｉは、信号チャネル・チェーン１１４に供給する入力値であり、ｙ_ｉはＡＤＣ１１６が測定した信号チェーン・チャネルからの出力であり、ｉは１からｎまでのインデックス値である。マトリクスＸの式を解くことにより、係数「ａ」及び「ｂ」を決定できる。係数「ａ」は、フロント・エンド・チャネルから得たデータ・ポイントに適合する曲線の傾斜であり、係数「ｂ」は、同じ曲線のオフセットである。高精度基準ソース１２０を用いて決定したこれら校正係数は、ブロック２３０にて、メモリ１１８に蓄積される。一実施例において、信号の利得及び／又はオフセットの調整を行える。例えば、オフセットをゼロにできるし、又は、利得を所望値に設定できる。ブロック２３２にて、メモリ１１８に蓄積されたソフトウェアで利得及び／又はオフセットの補正をインプリメンテーションでき、実際の測定がＡＤＣ１１６により行われたときにプロセッサ１１９により実行できる。

データ・ポイントに曲線を適合させるために他の方法も利用でき、異なる曲線を得てもよいことが当業者に理解できよう。この結果の校正曲線を用いて、フロント・エンド・チャネル用の校正係数を決定する。

ＤＡＣ１１２が独自の利得及びオフセット・エラーを有するので、ＤＡＣ１１２も校正しなければならない。ブロック２３５にて、特定のＤＣ電圧に対応するデジタル符号ワードをＤＡＣ１１２の入力に供給する。代わりに、ＤＡＣ１１２を用いて、データ取込みシステムが受けることができる任意の他の形式の電気信号を発生できる。対応するアナログ電圧は、ＤＡＣ１１２により発生され、信号チェーン１１４のチャネルの入力に送られる。ブロック２４０にて、ＡＤＣ１１６の出力の測定を行う。ここで、上述のように、ソフトウェアにより利得及び／又はオフセット調整に対して測定が補正され、対応するＤＡＣ出力電圧を決定する。ブロック２４２にて、対応ＤＡＣ出力電圧は、メモリ１１８内のルックアップ・テーブルに記録される。高精度基準ソース１２０を用いてＤＡＱシステムのアナログ・フロント・エンド１１０を既に校正したので（ブロック２０５〜ブロック２３２）、ＤＡＣ１１２が発生した電圧を正確に決定できる。よって、ＤＡＣ１１２が高精度基準ソース１２０と同様に正確な電圧を発生しないが、校正済み広分解能ＡＤＣ１１６が測定した対応アナログ電圧を、ＤＡＣ１１２への対応デジタル符号ワードと共に記録し、発生したＤＡＣ１１２電圧を基準ソース１２０の電圧とする。その結果、ＤＡＣ１１２は、基準ソース１２０のように高精度を必要としない。更に、基準ソースが出力電圧を発生するのと同じ精度で、ＤＡＣ出力電圧が繰り返す。

判断ブロック２４５にて、システムは、ＡＤＣの測定範囲内で追加電圧の試験を依然実施する必要があるか否かを決定する。更なる電圧を試験する必要があるならば（ステップ２４５でイエス）、この処理は、ブロック２３５に戻り、ＤＡＣ１１２により異なるＤＣ電圧を発生して、信号チェーン・チャネルに供給する。

以前に試験した電圧がＡＤＣ１１６の測定範囲を充分にスパンし、更なる電圧を試験する必要がなければ（ブロック２４５でノー）、処理はブロック２９９で終了する。ＤＡＱシステムの信号チェーンのチャネルの１つを川迫ＩＳＤＮル処理は、ブロック２９９で終了する。処理２００は、ＤＡＱシステム信号チェーンの他のチャネルの各々に対しても繰り返さなければならない。

エージング及び環境条件に制限されるものではないがこれらを含む要因により、時間と伴にＤＡＣの性能が低下する。その結果、ＤＡＣの特性及び動作条件に応じて、例えば、１年に１回又は２回で規則的に外部の正確なソースによりユニットを校正しなければならない。

図３は、本発明の実施例により、ＤＡＱシステムよりも低分解能のＤＡＣソースを用いて、ＤＡＱシステムを引き続き校正する例示的処理を表す流れ図３００を示す。一実施例において、温度変化による変動が測定に影響しないことを確実にするために、校正処理３００は、校正処理２００と同様な温度条件の下に実行しなければならない。一実施例において、ＤＡＣ１１２の温度係数を選択して、校正を引き続き実行する際の予測温度範囲にわたって低温度係数となるようにできる。

ブロック３０５にて、ブロック２４０でのルックアップ・テーブル内に蓄積されたデジタル符号ワードの１つをプロセッサ１１９が発生し、ＤＡＣ１１２に供給して、ＤＡＣが対応するアナログ電圧を発生するように刺激する。代わりに、ＤＡＣ１１２を用いて、データ取込み装置が受けることのできる任意の他の形式のアナログ電気信号を発生できる。ブロック３１０にて、ＤＡＣ１１２が発生したアナログ電圧が信号チェーン１１４を介して伝搬した後、このアナログ電圧をＡＤＣ１１６により測定する。次に、ブロック３２５にて、ＤＡＣ１１２に供給されたデジタル符号ワードとブロック３１０にてＡＤＣ１１６により測定された電圧とに対応する第１ルックアップ・テーブル内に蓄積されたＡＤＣ１１６の測定電圧を、メモリ１１８内の第２ルックアップ・テーブル内にエントリとして蓄積する。ＡＤＣ１１６が自動的に行う測定には、上述のブロック２３２で説明したように、プロセッサ１１９によりインプリメンテーションされたソフトウェア補正を含む点に留意されたい。

判断ブロック３３０にて、システムは、他のルックアップ・テーブルのエントリを依然測定する必要があるかを決定する。第２ルックアップ・テーブルにて更なるエントリが必要ならば（ブロック３３０でイエス）、処理はブロック３０５に戻る。第２ルックアップ・テーブルにて更なるエントリの必要がなければ（ブロック３３０でノー）、処理がブロック３３５に進み、ブロック２２５で上述したのと同様な処理を用いて、フロント・エンド・チャネルの傾斜及びオフセットを決定する。ブロック３４０にて、新たに決めた校正係数をメモリ１１８に蓄積する。

ブロック３４５にて、プロセッサ１１９にて動作するソフトウェアにて、信号チェーン・チャネルに対する利得及び／又はオフセットの補正をインプリメンテーションする。ブロック２３２にて以前にインプリメンテーションしたソフトウェア補正に追加して、ブロック３４５にてソフトウェア補正をインプリメンテーションする。よって、実データ取込み測定を行ったとき、校正されたシステムがＡＤＣ１１６から正しい読みを提供する。この処理は、ブロック３９９で終了する。処理３００は、ＤＡＱシステム信号チェーンの他のチャネルの各々に対しても繰り返されなければならない。

上述及び請求項を通じて、文脈が明確に要求していない限り、用語「具える」、「具え」などは、排他的に又は網羅的な観念とは対照的に含むという概念である。すなわち、「含むが限定するものではない」という概念である。ここで用いる用語「接続された」、「結合された」又はこれらの任意の変形は、間接又は直接のいずれかで２つ以上の要素の間を任意に接続又は結合する意味であり、複数要素間の接続の結合は、物理的、論理的又はこれらの組合せである。更に、用語「ここで」、「上述」、「後述」及び類似の意味の用語は、本特許出願に用いる場合、全体としての本願を参照するものであり、本願の任意の特定部分を参照するのではない。文脈が許すならば、単一又は複数の数を用いる上述の詳細な説明内の用語は、夫々複数又は単一の数も含むものである。２つ以上の項目のリストを参照する用語「又は」は、用語の以下の解釈の全てをカバーする。すなわち、リスト内の任意の項目、リスト内の全ての項目、リスト内の項目の任意の組合せをカバーする。

本発明の実施例の上述の詳細説明は、上述で開示した正確な形式に技術を網羅的に又は限定するものではない。本発明の特定実施例及び例を説明のために記載したが、当業者に理解できる如く、種々の均等な変更が本発明の要旨内で可能である。例えば、処理又はブロックが所定順序に示されたが、別の実施例では、異なる順序で、ステップのルーチンを実行してもよいし又はブロックを有するシステムを用いてもよいし、いくつかの処理又はブロックを削除、移動、追加、再分割、組合せ及び／又は変更して、別の又は再組合せを提供してもよい。これら処理又はブロックの各々は、種々の異なる方でインプリメンテーションしてもよい。また、処理又はブロックを一連に実行するように時間的に示したが、これら処理又はブロックを並行に実行してもよいし、異なる時間に実行してもよい。更に、ここで示した任意特定の数は単なる例であり、異なる値又は範囲で別のインプリメンテーションを用いてもよい。

ここで説明した本発明の技術は、他のシステムに適用でき、上述のシステムが必然的ではない。上述の種々の実施例の要素及び動作を組合せて更なる実施例を提供できる。

上述は、本発明のある実施例について説明し、予期できる最良モードについて説明したが、細部がどの様に説明に登場しようが、本技術は、多くの方法で実現できる。このシステムの細部は、そのインプリメンテーションの細部にて考慮の上変更でき、依然ここで説明した要旨の範囲内である。上述で気付くように、本発明のある特徴又は概念を説明する際に用いた特定の用語は、その用語に関係する本発明の任意特定の特徴、機能又は概念をここで再定義することを意味しない。一般的に、上述の詳細説明がかかる用語を明示的に定義しない限り、以下の請求項で用いる用語は、本明細書で説明した特定の実施例に本発明を限定するものではない。よって、本発明の実際の範囲は、開示した実施例のみを含むのではなく、請求項の下に本発明を実現又はインプリメンテーションする全ての等化の方法も含む。

１１０ アナログ・フロント・エンド
１１２ デジタル・アナログ変換器
１１４ 信号チェーン
１１６ アナログ・デジタル変換器
１１８ メモリ
１１９ プロセッサ
１２０ 正確なソース

Claims (3)

1. 第１分解能であり、デジタル・アナログ変換器（ＤＡＣ）を具えたデータ取込み（ＤＡＱ）システムであって、
   上記ＤＡＣは、上記第１分解能よりも低い分解能であり、上記ＤＡＱシステムを最初に校正した後の上記ＤＡＱシステムの校正用にソースとして用いるように構成され、上記ＤＡＣの基準ソースが上記第１分解能よりも高い分解能であるデータ取込みシステム。
2. 第１分解能を有し、該第１分解能よりも低い分解能のデジタル・アナログ変換器により校正されるデータ取込み（ＤＡＱ）システムであって；
   入力電気信号を受けて信号条件を与えるように構成された信号チェーンと；
   該信号チェーンの入力に結合されたデジタル・アナログ変換器（ＤＡＣ）であって、該ＤＡＣが、デジタル符号ワード入力を受けて、対応するアナログ電気信号を上記信号チェーンの入力に出力し、上記ＤＡＣが上記第１分解能よりも低い第２分解能を有する上記ＤＡＣと；
   上記信号チェーンの出力に結合されたアナログ・デジタル変換器（ＡＤＣ）と；
   上記第１分解能よりも高い分解能の基準ソースによる上記ＤＡＱシステムの校正に基づいた上記ＤＡＱシステムの測定に対する第１ソフトウェア補正と、上記ＤＡＣからの１組の電気信号を発生するために１組のデジタル符号ワードを上記ＤＡＣに送ると共に上記ＡＤＣからの１組の出力電気信号を測定することにより得た１組のデータとを蓄積するように構成されたメモリと；
   上記ＤＡＱシステムを構成するように少なくとも上記１組のデータに基づいて上記ＤＡＣを制御するように構成されたプロセッサとを具え；
   上記システムの校正には、
   上記１組のデータ内で各デジタル符号ワードを発生してそれを上記ＤＡＣに供給し；
   上記ＤＡＱシステムからの各対応する測定出力を記録し；
   上記デジタル符号ワード及び測定出力から校正係数を決定し；
   上記ＤＡＱシステムを校正するために上記１組の校正係数に基づいて第２ソフトウェア補正を適用し；
   上記第１ソフトウェア補正を行うために上記第１分解能よりも高い第３分解能の基準ソースにより上記ＤＡＱシステムを最初に校正するデータ取込みシステム。
3. データ取込み（ＤＡＱ）システムよりも低い分解能の基準ソースを用いて上記ＤＡＱシステムを校正する方法であって；
   デジタル符号ワード及び対応する測定ＤＡＱシステム出力から成る第１組のデータを参照し；
   上記第１組のデータを得るには、
   上記ＤＡＱシステムよりも高い分解能の正確な基準ソースにより上記ＤＡＱシステムを予め校正し、
   上記ＤＡＣから上記ＤＡＱシステムの入力への第１組の電気信号を発生するために各デジタル符号ワードをデジタル・アナログ変換器（ＤＡＣ）に送り、上記ＤＡＣが上記ＤＡＱシステムよりも低い分解能を有し、
   上記ＤＡＱシステムからの第１組の出力電気信号を測定し；
   各デジタル符号ワードを上記ＤＡＣに送って上記ＤＡＣから上記ＤＡＱシステムの入力への第２組の電気信号を発生し；
   上記ＤＡＱシステムからの各第２出力電気信号を測定し；
   第２組のデータとして、上記第１組のデータからの各測定出力電気信号及び各測定第２出力電気信号を記録し；
   上記第２組のデータを曲線に適合させ；
   上記曲線から校正係数を決定し；
   少なくとも上記決定した校正係数に基づいて上記ＤＡＱシステムにソフトウェア補正を適用する方法。

Images