JPH0793178A - マイクロコンピュータ診断装置 - Google Patents
マイクロコンピュータ診断装置Info
- Publication number
- JPH0793178A JPH0793178A JP5233455A JP23345593A JPH0793178A JP H0793178 A JPH0793178 A JP H0793178A JP 5233455 A JP5233455 A JP 5233455A JP 23345593 A JP23345593 A JP 23345593A JP H0793178 A JPH0793178 A JP H0793178A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- conversion
- accuracy
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ＡＤ変換器或いはＤＡ変換器の一方の出荷時
テストをテスタで単独に行い、他方の変換器のテストを
テストを終えた変換器で行わせることでテスト作業の煩
雑性を低減させる 【構成】 ＡＤ変換器１２及びＤＡ変換器１５を内蔵し
たシングルチップマイクロコンピュータ１Ａと、ＡＤ変
換器１２に検査用のアナログ値を供給すると共に、ＡＤ
変換器１２に出力されたディジタル値に基づいてＡＤ変
換器の変換精度をテストするテスタ２Ａとを備え、シン
グルチップマイクロコンピュータ１Ａは、テスト対象と
なるＤＡ変換器１４にディジタル値を供給するＤＡ変換
レジスタ１４と、ＤＡ変換器１４より出力されたアナロ
グ値をＡＤ変換器１２へ出力するトランスファーゲート
１７と、ＡＤ変換器１２より出力されたデジタル値の精
度とＡＤ変換器１２の変換精度よりＤＡ変換器１４の変
換精度を検査するＣＰＵ１０Ａとを備えている。
テストをテスタで単独に行い、他方の変換器のテストを
テストを終えた変換器で行わせることでテスト作業の煩
雑性を低減させる 【構成】 ＡＤ変換器１２及びＤＡ変換器１５を内蔵し
たシングルチップマイクロコンピュータ１Ａと、ＡＤ変
換器１２に検査用のアナログ値を供給すると共に、ＡＤ
変換器１２に出力されたディジタル値に基づいてＡＤ変
換器の変換精度をテストするテスタ２Ａとを備え、シン
グルチップマイクロコンピュータ１Ａは、テスト対象と
なるＤＡ変換器１４にディジタル値を供給するＤＡ変換
レジスタ１４と、ＤＡ変換器１４より出力されたアナロ
グ値をＡＤ変換器１２へ出力するトランスファーゲート
１７と、ＡＤ変換器１２より出力されたデジタル値の精
度とＡＤ変換器１２の変換精度よりＤＡ変換器１４の変
換精度を検査するＣＰＵ１０Ａとを備えている。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タ診断装置に関するもので有り、特にシングルチップマ
イクロコンピュータに内蔵されたＡＤ変換器或いはＤＡ
変換器の出荷時のテストを、シングルチップマイクロコ
ンピュータで行うマイクロコンピュータ診断装置に関す
るものである。
タ診断装置に関するもので有り、特にシングルチップマ
イクロコンピュータに内蔵されたＡＤ変換器或いはＤＡ
変換器の出荷時のテストを、シングルチップマイクロコ
ンピュータで行うマイクロコンピュータ診断装置に関す
るものである。
【０００２】
【従来の技術】次に、従来のマイクロコンピュータ診断
装置を図について説明する。図３は従来のマイクロコン
ピュータ診断装置を示す構成図である。図において、１
は後述するＡＤ変換器及びＤＡ変換器を内蔵したシング
ルチップマイクロコンピュータ（以下、シングルチップ
マイコンと略記する）、２はシングルチップマイコン１
の出荷時に、内蔵されたＡＤ変換器及びＤＡ変換器をテ
ストする出荷テスト用テスタ（以下、テスタと略記す
る）である。
装置を図について説明する。図３は従来のマイクロコン
ピュータ診断装置を示す構成図である。図において、１
は後述するＡＤ変換器及びＤＡ変換器を内蔵したシング
ルチップマイクロコンピュータ（以下、シングルチップ
マイコンと略記する）、２はシングルチップマイコン１
の出荷時に、内蔵されたＡＤ変換器及びＤＡ変換器をテ
ストする出荷テスト用テスタ（以下、テスタと略記す
る）である。
【０００３】シングルチップマイコン１は通常のマイコ
ンと同様にＣＰＵ１０とメモリ１１を内蔵すると共に、
ＣＰＵ１０よりアドレスバスＡＢを介してアドレス指定
を受けた後に、データバスＤＢを介してＡＤ変換開始信
号が入力されるとＡＤ変換を開始するＡＤ変換器１２、
ＡＤ変換器１２による変換結果であるディジタル値を格
納するＡＤ変換結果レジスタ１３、データバスＤＢを介
してＤＡ変換レジスタ１４に格納されたディジタル値を
ＤＡ変換するＤＡ変換器１５、データバスＤＢ，アドレ
スバスＡＢを介してＣＰＵ１０と図示しない外部回路と
の間で入出力されるデータの入出力制御を行うバスイン
タフェースユニット１６を内蔵している。
ンと同様にＣＰＵ１０とメモリ１１を内蔵すると共に、
ＣＰＵ１０よりアドレスバスＡＢを介してアドレス指定
を受けた後に、データバスＤＢを介してＡＤ変換開始信
号が入力されるとＡＤ変換を開始するＡＤ変換器１２、
ＡＤ変換器１２による変換結果であるディジタル値を格
納するＡＤ変換結果レジスタ１３、データバスＤＢを介
してＤＡ変換レジスタ１４に格納されたディジタル値を
ＤＡ変換するＤＡ変換器１５、データバスＤＢ，アドレ
スバスＡＢを介してＣＰＵ１０と図示しない外部回路と
の間で入出力されるデータの入出力制御を行うバスイン
タフェースユニット１６を内蔵している。
【０００４】尚、テスタ２はシングルチップマイコン１
の出荷テスト時に図示しない所定の接続手段にてＡＤ変
換器１２のアナログ値入力部、ＤＡ変換器１５のディジ
タル値出力部、バスインタフェースユニット１６データ
入出力部に接続される。
の出荷テスト時に図示しない所定の接続手段にてＡＤ変
換器１２のアナログ値入力部、ＤＡ変換器１５のディジ
タル値出力部、バスインタフェースユニット１６データ
入出力部に接続される。
【０００５】以下、従来のマイクロコンピュータの診断
装置の動作を説明する。先ず、シングルチップマイコン
１の出荷時におけるＡＤ変換器１２の出荷テストについ
て説明する。テスタ２はバスインタフェースユニット１
６を介してシングルチップマイコン１のアドレスバスＡ
Ｂに、ＣＰＵ１０を指定するアドレス信号２ａを出力し
た後に、バスインタフェースユニット１６を介してデー
タバスＤＢにＣＰＵ１０に対するＡＤ変換器動作信号２
ｂを出力する。
装置の動作を説明する。先ず、シングルチップマイコン
１の出荷時におけるＡＤ変換器１２の出荷テストについ
て説明する。テスタ２はバスインタフェースユニット１
６を介してシングルチップマイコン１のアドレスバスＡ
Ｂに、ＣＰＵ１０を指定するアドレス信号２ａを出力し
た後に、バスインタフェースユニット１６を介してデー
タバスＤＢにＣＰＵ１０に対するＡＤ変換器動作信号２
ｂを出力する。
【０００６】その結果、ＣＰＵ１０はアドレスバスＡＢ
にＡＤ変換器１２を指定するアドレス信号を出力し、更
にデータバスＤＢにＡＤ変換開始信号を出力する。ＡＤ
変換器１２はＡＤ変換開始信号が入力されると、テスタ
２よりテスト用のアナログ値２ｃをアナログ値入力部に
入力してＡＤ変換を開始する。そしてＡＤ変換結果で
あ，るディジタル値はＡＤ変換結果レジスタ１３に格納
される。
にＡＤ変換器１２を指定するアドレス信号を出力し、更
にデータバスＤＢにＡＤ変換開始信号を出力する。ＡＤ
変換器１２はＡＤ変換開始信号が入力されると、テスタ
２よりテスト用のアナログ値２ｃをアナログ値入力部に
入力してＡＤ変換を開始する。そしてＡＤ変換結果で
あ，るディジタル値はＡＤ変換結果レジスタ１３に格納
される。
【０００７】ＣＰＵ１０はＡＤ変換結果レジスタ１３に
割り当てられアドレス信号を、アドレスバスＡＢを介し
てＡＤ変換結果レジスタ１３に出力すると、格納された
ディジタル値はデータバスＤＢに出力されバスインタフ
ェースユニット１６を介してテスタ２に入力される。そ
して、テスタ２は入力されたディジタル値とＡＤ変換器
１２に出力したアナログ値のＡＤ変換理想値とを比較
し、ＡＤ変換器１２の出荷時テストを行う。
割り当てられアドレス信号を、アドレスバスＡＢを介し
てＡＤ変換結果レジスタ１３に出力すると、格納された
ディジタル値はデータバスＤＢに出力されバスインタフ
ェースユニット１６を介してテスタ２に入力される。そ
して、テスタ２は入力されたディジタル値とＡＤ変換器
１２に出力したアナログ値のＡＤ変換理想値とを比較
し、ＡＤ変換器１２の出荷時テストを行う。
【０００８】次に、ＤＡ変換器１５の出荷時テストにつ
いて説明する。テスタ２はバスインタフェースユニット
１６を介してシングルチップマイコン１のアドレスバス
ＡＢに、ＣＰＵ１０を指定するアドレス信号２ａを出力
した後に、バスインタフェースユニット１６を介してデ
ータバスＤＢにＣＰＵ１０に対するＤＡ変換器動作信号
２ｂを出力する。
いて説明する。テスタ２はバスインタフェースユニット
１６を介してシングルチップマイコン１のアドレスバス
ＡＢに、ＣＰＵ１０を指定するアドレス信号２ａを出力
した後に、バスインタフェースユニット１６を介してデ
ータバスＤＢにＣＰＵ１０に対するＤＡ変換器動作信号
２ｂを出力する。
【０００９】その結果、ＣＰＵ１０はメモリ１１中のテ
スト用のディジタル値か記憶されたアドレス信号をアド
レスバスＡＢに出力する。メモリ１１より読み出された
ディジタル値はデータバスＤＢに出力されてＤＡ変換レ
ジスタ１４に格納される。尚、ＤＡ変換レジスタ１４は
ＣＰＵ１０よりアドレスバスＡＢを介して出力されたア
ドレス信号によって既に指定されているものとする。
スト用のディジタル値か記憶されたアドレス信号をアド
レスバスＡＢに出力する。メモリ１１より読み出された
ディジタル値はデータバスＤＢに出力されてＤＡ変換レ
ジスタ１４に格納される。尚、ＤＡ変換レジスタ１４は
ＣＰＵ１０よりアドレスバスＡＢを介して出力されたア
ドレス信号によって既に指定されているものとする。
【００１０】ＤＡ変換器１５はＤＡ変換レジスタ１４に
格納されたディジタル値をＤＡ変換すると、アナログ値
出力部よりＤＡ変換結果であるアナログ値１５ａをテス
タ２に出力する。テスタ２は入力されたアナログ値１５
ａとＤＡ変換レジスタ１４に格納したディジタル値のＤ
Ａ変換理想値とを比較し、ＤＡ変換器の出荷テストを行
う。
格納されたディジタル値をＤＡ変換すると、アナログ値
出力部よりＤＡ変換結果であるアナログ値１５ａをテス
タ２に出力する。テスタ２は入力されたアナログ値１５
ａとＤＡ変換レジスタ１４に格納したディジタル値のＤ
Ａ変換理想値とを比較し、ＤＡ変換器の出荷テストを行
う。
【００１１】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータ診断装置は以上のように構成されているので、シ
ングルチップマイコンの出荷時テストにおいては、ＡＤ
変換器、ＤＡ変換器をそれぞれテスタで単独にテストを
行うためテスト作業が煩雑化するという問題点があっ
た。
ュータ診断装置は以上のように構成されているので、シ
ングルチップマイコンの出荷時テストにおいては、ＡＤ
変換器、ＤＡ変換器をそれぞれテスタで単独にテストを
行うためテスト作業が煩雑化するという問題点があっ
た。
【００１２】この発明は上記のような問題点を解決する
ためになされたもので、ＡＤ変換器或いはＤＡ変換器の
一方の出荷時テストをテスタにて単独に行い、残る他方
の変換器のテストを単独テストを終えた変換器にて行わ
せることでテスト作業の煩雑性を低減させることのでき
るマイクロコンピュータ診断装置を得ることを目的とす
る。
ためになされたもので、ＡＤ変換器或いはＤＡ変換器の
一方の出荷時テストをテスタにて単独に行い、残る他方
の変換器のテストを単独テストを終えた変換器にて行わ
せることでテスト作業の煩雑性を低減させることのでき
るマイクロコンピュータ診断装置を得ることを目的とす
る。
【００１３】
【課題を解決するための手段】請求項１の発明に係るマ
イクロコンピュータの診断装置は、第１の形態の信号を
第２の形態の信号に変換する第１の変換器及び前記第２
の形態の信号を前記第１の形態の信号に変換する第２の
変換器を内蔵したマイクロコンピュータと、前記第１の
変換器に検査用の第１の形態の信号を供給すると共に、
前記第１の変換器より出力された第２の形態の信号に基
づいて前記第１の変換器の変換精度を検査する精度検査
手段とを備え、前記マイクロコンピュータは、診断対象
となる前記第２の変換器に第２の形態の信号を供給する
信号入力手段と、この第２の変換器より出力された第１
の形態の信号を前記第１の変換器へ供給する信号出力手
段と、この第１の変換器より出力された第２の形態の信
号の精度と前記検査された変換精度とより前記第２の変
換器の精度誤差を検査する誤差検査手段とを含んだもの
である。
イクロコンピュータの診断装置は、第１の形態の信号を
第２の形態の信号に変換する第１の変換器及び前記第２
の形態の信号を前記第１の形態の信号に変換する第２の
変換器を内蔵したマイクロコンピュータと、前記第１の
変換器に検査用の第１の形態の信号を供給すると共に、
前記第１の変換器より出力された第２の形態の信号に基
づいて前記第１の変換器の変換精度を検査する精度検査
手段とを備え、前記マイクロコンピュータは、診断対象
となる前記第２の変換器に第２の形態の信号を供給する
信号入力手段と、この第２の変換器より出力された第１
の形態の信号を前記第１の変換器へ供給する信号出力手
段と、この第１の変換器より出力された第２の形態の信
号の精度と前記検査された変換精度とより前記第２の変
換器の精度誤差を検査する誤差検査手段とを含んだもの
である。
【００１４】請求項２の発明に係るマイクロコンピュー
タの診断装置は、第１の形態の信号を第２の形態の信号
に変換する第１の変換器及び前記第２の形態の信号を前
記第１の形態の信号に変換する第２の変換器を内蔵した
マイクロコンピュータと、前記第１の変換器に検査用の
第１の形態の信号を供給すると共に、前記第１の変換器
より出力された第２の形態の信号に基づいて前記第１の
変換器の変換精度を検査する精度検査手段とを備え、前
記マイクロコンピュータは、診断対象となる前記第２の
変換器に第２の形態の信号を供給する信号入力手段と、
この第２の変換器より出力された第１の形態の信号を前
記第１の変換器へ供給する信号出力手段と、この第１の
変換器より変換出力された第２の形態の信号と前記第２
の変換器に供給された第２の形態の信号とを比較して差
を求め、この差を前記精度検査手段へ供給する比較回路
とを含み、前記精度検査手段は供給された前記差と前記
変換器の変換精度より前記第２の変換器の精度誤差を検
査するようにしたものである。
タの診断装置は、第１の形態の信号を第２の形態の信号
に変換する第１の変換器及び前記第２の形態の信号を前
記第１の形態の信号に変換する第２の変換器を内蔵した
マイクロコンピュータと、前記第１の変換器に検査用の
第１の形態の信号を供給すると共に、前記第１の変換器
より出力された第２の形態の信号に基づいて前記第１の
変換器の変換精度を検査する精度検査手段とを備え、前
記マイクロコンピュータは、診断対象となる前記第２の
変換器に第２の形態の信号を供給する信号入力手段と、
この第２の変換器より出力された第１の形態の信号を前
記第１の変換器へ供給する信号出力手段と、この第１の
変換器より変換出力された第２の形態の信号と前記第２
の変換器に供給された第２の形態の信号とを比較して差
を求め、この差を前記精度検査手段へ供給する比較回路
とを含み、前記精度検査手段は供給された前記差と前記
変換器の変換精度より前記第２の変換器の精度誤差を検
査するようにしたものである。
【００１５】
【作用】請求項１の発明におけるマイクロコンピュータ
の診断装置は、精度検査手段によって変換精度が検査さ
れた第１の変換器に、この変換器と逆変換動作を行う第
２の変換手段の変換結果を入力して変換させた後、変換
後の信号と第２の変換手段に供給された被変換信号との
比較結果を求めることで、第２の変換手段の精度を第１
の変換手段の出力によって診断することができる。
の診断装置は、精度検査手段によって変換精度が検査さ
れた第１の変換器に、この変換器と逆変換動作を行う第
２の変換手段の変換結果を入力して変換させた後、変換
後の信号と第２の変換手段に供給された被変換信号との
比較結果を求めることで、第２の変換手段の精度を第１
の変換手段の出力によって診断することができる。
【００１６】請求項２の発明におけるマイクロコンピュ
ータの診断装置は、精度検査手段によって変換精度が検
査された第１の変換器に、この変換器と逆変換動作を行
う第，２の変換手段の変換結果を入力して変換させた
後、変換後の信号と第２の変換手段に供給された被変換
信号との比較結果より各信号間の差を求め、この差を精
度検査手段は入力して第１の変換器の変換精度を加味し
て第２の変換器の精度誤差を検査する。
ータの診断装置は、精度検査手段によって変換精度が検
査された第１の変換器に、この変換器と逆変換動作を行
う第，２の変換手段の変換結果を入力して変換させた
後、変換後の信号と第２の変換手段に供給された被変換
信号との比較結果より各信号間の差を求め、この差を精
度検査手段は入力して第１の変換器の変換精度を加味し
て第２の変換器の精度誤差を検査する。
【００１７】
実施例１．以下、この発明の実施例１を図について説明
する。図１は本実施例に係るマイクロコンピュータの診
断装置を示す構成図である。尚、図中、図３と同一符号
は同一又は相当部分を示す。図において、１０Ａは本実
施例におけるＣＰＵであり、このＣＰＵ１０Ａは従来装
置の機能に加えて第１の変換器としてのＡＤ変換器１
２、第２の変換器としてのＤＡ変換器１５のいずれの変
換精度テストをも行う機能を有する。１７は信号出力手
段としてのトランスファーゲートであり、このトランス
ファーゲート１７はＤＡ変換器１５のアナログ値出力部
とＡＤ変換器１２のアナログ値入力部間を接続するライ
ン間に設置され、ＤＡ変換器１５よりＡＤ変換器１２に
出力されるアナログ値１５ａの出力制御を行う。
する。図１は本実施例に係るマイクロコンピュータの診
断装置を示す構成図である。尚、図中、図３と同一符号
は同一又は相当部分を示す。図において、１０Ａは本実
施例におけるＣＰＵであり、このＣＰＵ１０Ａは従来装
置の機能に加えて第１の変換器としてのＡＤ変換器１
２、第２の変換器としてのＤＡ変換器１５のいずれの変
換精度テストをも行う機能を有する。１７は信号出力手
段としてのトランスファーゲートであり、このトランス
ファーゲート１７はＤＡ変換器１５のアナログ値出力部
とＡＤ変換器１２のアナログ値入力部間を接続するライ
ン間に設置され、ＤＡ変換器１５よりＡＤ変換器１２に
出力されるアナログ値１５ａの出力制御を行う。
【００１８】１８はテストレジスタであり、このテスト
レジスタ１８はトランスファーゲート１７をオフからオ
ンに制御する際、トランスファーゲート１７の一方のゲ
ートＧ１と他方のゲートＧ２に接続されたインバータ１
８ａにＨ信号を出力を出力する。この結果、各ゲートＧ
１，Ｇ２にそれぞれＨ信号，Ｌ信号が入力されてオン動
作する。尚、トランスファーゲート１８はＣＰＵ１０Ａ
より“１”のテスト開始信号（図示しない）が入力され
るとＨ信号を出力する。尚、ＣＰＵ１０Ａは誤差検査手
段を構成し、またＣＰＵ１０Ａ，メモリ１１、及びＤＡ
変換レジスタ１４より信号入力手段が構成される。更
に、第１の形態の信号としてアナログ値を、第２の形態
の信号としてディジタル値を示すものとする。
レジスタ１８はトランスファーゲート１７をオフからオ
ンに制御する際、トランスファーゲート１７の一方のゲ
ートＧ１と他方のゲートＧ２に接続されたインバータ１
８ａにＨ信号を出力を出力する。この結果、各ゲートＧ
１，Ｇ２にそれぞれＨ信号，Ｌ信号が入力されてオン動
作する。尚、トランスファーゲート１８はＣＰＵ１０Ａ
より“１”のテスト開始信号（図示しない）が入力され
るとＨ信号を出力する。尚、ＣＰＵ１０Ａは誤差検査手
段を構成し、またＣＰＵ１０Ａ，メモリ１１、及びＤＡ
変換レジスタ１４より信号入力手段が構成される。更
に、第１の形態の信号としてアナログ値を、第２の形態
の信号としてディジタル値を示すものとする。
【００１９】次に、図１に示したこの発明の実施例１の
動作について説明する。本実施例は先ずシングルチップ
マイコン１Ａの出荷時に、ＡＤ変換器１２をテスタ２に
よって単独テストを行った後に、ＤＡ変換器１５のテス
トをＡＤ変換器１２とＣＰＵ１０Ａで実施する場合につ
いて説明する。精度検査手段としてのテスタ２はバスイ
ンタフェースユニット１６を介してシングルチップマイ
コン１ＡのアドレスバスＡＢに、ＣＰＵ１０Ａを指定す
るアドレス信号２ａを出力した後に、バスインタフェー
スユニット１６を介してデータバスＤＢにＣＰＵ１０Ａ
に対するＡＤ変換器動作信号２ｂを出力する。この時、
テスタ２ＡはＡＤ変換器１２のアナログ値入力部に基準
アナログ値２ｃを出力する。
動作について説明する。本実施例は先ずシングルチップ
マイコン１Ａの出荷時に、ＡＤ変換器１２をテスタ２に
よって単独テストを行った後に、ＤＡ変換器１５のテス
トをＡＤ変換器１２とＣＰＵ１０Ａで実施する場合につ
いて説明する。精度検査手段としてのテスタ２はバスイ
ンタフェースユニット１６を介してシングルチップマイ
コン１ＡのアドレスバスＡＢに、ＣＰＵ１０Ａを指定す
るアドレス信号２ａを出力した後に、バスインタフェー
スユニット１６を介してデータバスＤＢにＣＰＵ１０Ａ
に対するＡＤ変換器動作信号２ｂを出力する。この時、
テスタ２ＡはＡＤ変換器１２のアナログ値入力部に基準
アナログ値２ｃを出力する。
【００２０】その結果、ＣＰＵ１０ＡはアドレスバスＡ
ＢにＡＤ変換器１２を指定するアドレス信号を入力し、
更にデータバスＤＢにＡＤ変換開始信号を出力する。Ａ
Ｄ変換器１２はＡＤ変換開始信号を入力すると、入力さ
れていた基準アナログ値２ｃのＡＤ変換を開始する。そ
してＡＤ変換結果であるディジタル値はＡＤ変換結果レ
ジスタ１３に格納される。
ＢにＡＤ変換器１２を指定するアドレス信号を入力し、
更にデータバスＤＢにＡＤ変換開始信号を出力する。Ａ
Ｄ変換器１２はＡＤ変換開始信号を入力すると、入力さ
れていた基準アナログ値２ｃのＡＤ変換を開始する。そ
してＡＤ変換結果であるディジタル値はＡＤ変換結果レ
ジスタ１３に格納される。
【００２１】格納されたディジタル値はデータバスＤＢ
に出力されバスインタフェースユニット１６を介してテ
スタ２Ａに入力される。そして、テスタ２Ａは入力され
たディジタル値とＡＤ変換器１２に出力した基準アナロ
グ値２ｃのＡＤ変換理想値とを比較してディジタル値と
ＡＤ変換理想値との差を検出する出荷時テストを単独に
行う。更に、ディジタル値及びテスト結果はメモリ１１
に記憶される。
に出力されバスインタフェースユニット１６を介してテ
スタ２Ａに入力される。そして、テスタ２Ａは入力され
たディジタル値とＡＤ変換器１２に出力した基準アナロ
グ値２ｃのＡＤ変換理想値とを比較してディジタル値と
ＡＤ変換理想値との差を検出する出荷時テストを単独に
行う。更に、ディジタル値及びテスト結果はメモリ１１
に記憶される。
【００２２】次に、単独テストされたＡＤ変換器１２を
用いてＤＡ変換器１５の出荷時テストを行う場合につい
て説明する。テスタ２Ａはバスインタフェースユニット
１６を介してアドレスバスＡＢに、ＣＰＵ１０Ａを指定
するアドレス信号２ａを出力した後に、バスインタフェ
ースユニット１６を介してデータバスＤＢにＣＰＵ１０
Ａに対するＤＡ変換器動作信号２ｂを出力する。
用いてＤＡ変換器１５の出荷時テストを行う場合につい
て説明する。テスタ２Ａはバスインタフェースユニット
１６を介してアドレスバスＡＢに、ＣＰＵ１０Ａを指定
するアドレス信号２ａを出力した後に、バスインタフェ
ースユニット１６を介してデータバスＤＢにＣＰＵ１０
Ａに対するＤＡ変換器動作信号２ｂを出力する。
【００２３】その結果、ＣＰＵ１０ＡはアドレスバスＡ
Ｂにメモリ１１及びＤＡ変換レジスタ１４を指定するア
ドレス信号を順次出力する。メモリ１１はアドレス信号
に従って基準ディジタル値をバスＤＢに読み出してＤＡ
変換レジスタ１４に格納する。格納された基準ディジタ
ル値はＤＡ変換器によってＤＡ変換されアナログ値１５
ａとして出力される。この時、ＣＰＵ１０Ａはテストレ
ジスタ１８に“１”のテスト開始信号を格納させてトラ
ンスファーゲート１７を開放させ、アナログ値１５ａを
ＡＤ変換器１２に出力する。ＡＤ変換器１２はＣＰＵ１
０ＡからＡＤ変換開始信号を入力するとアナログ値１５
ａのＡＤ変換を開始する。
Ｂにメモリ１１及びＤＡ変換レジスタ１４を指定するア
ドレス信号を順次出力する。メモリ１１はアドレス信号
に従って基準ディジタル値をバスＤＢに読み出してＤＡ
変換レジスタ１４に格納する。格納された基準ディジタ
ル値はＤＡ変換器によってＤＡ変換されアナログ値１５
ａとして出力される。この時、ＣＰＵ１０Ａはテストレ
ジスタ１８に“１”のテスト開始信号を格納させてトラ
ンスファーゲート１７を開放させ、アナログ値１５ａを
ＡＤ変換器１２に出力する。ＡＤ変換器１２はＣＰＵ１
０ＡからＡＤ変換開始信号を入力するとアナログ値１５
ａのＡＤ変換を開始する。
【００２４】そしてＡＤ変換結果であるディジタル出力
値はＡＤ変換結果レジスタ１３に格納される。ＣＰＵ１
０ＡはＡＤ変換結果レジスタ１３に格納されたディジタ
ル値とＤＡ変換レジスタ１４に格納された基準ディジタ
ル値の比較結果に、ＡＤ変換器１２のテスト結果を加味
してＤＡ変換器１５の出荷時テストを行う。
値はＡＤ変換結果レジスタ１３に格納される。ＣＰＵ１
０ＡはＡＤ変換結果レジスタ１３に格納されたディジタ
ル値とＤＡ変換レジスタ１４に格納された基準ディジタ
ル値の比較結果に、ＡＤ変換器１２のテスト結果を加味
してＤＡ変換器１５の出荷時テストを行う。
【００２５】次に、ＡＤ変換結果レジスタ１３に格納さ
れたディジタル値とＤＡ変換レジスタ１４に格納された
基準ディジタル値の比較方法を数値を用いて具体的に説
明する。一例として、ＡＤ変換器１２は１０ビットの分
解能を、そしてＤＡ変換器１５は８ビットの分解能を有
すると共に基準電圧５．１２Ｖに設定されているもとす
る。
れたディジタル値とＤＡ変換レジスタ１４に格納された
基準ディジタル値の比較方法を数値を用いて具体的に説
明する。一例として、ＡＤ変換器１２は１０ビットの分
解能を、そしてＤＡ変換器１５は８ビットの分解能を有
すると共に基準電圧５．１２Ｖに設定されているもとす
る。
【００２６】この時、ＤＡ変換器１５にディジタル値８
０Ｈ（１２８）を入力すると、ＤＡ変換器１５のアナロ
グ出力理想値は以下の式より表される。
０Ｈ（１２８）を入力すると、ＤＡ変換器１５のアナロ
グ出力理想値は以下の式より表される。
【００２７】１２８×（５．１２／２8）＝２．５６Ｖ
【００２８】更に、このアナログ値２．５６Ｖを１０ビ
ットのＡＤ変換器１２に入力するとＡＤ変換理想値は２
００Ｈとなる。このような状態において、例えばＡＤ変
換器１２の出荷時テストをアナログ入力値１５ａに対し
てディジタル出力値が±３ビット分の誤差、±１５ｍＶ
（３×（５．１２／２10））の誤差を許容するテストを
行なったとする。
ットのＡＤ変換器１２に入力するとＡＤ変換理想値は２
００Ｈとなる。このような状態において、例えばＡＤ変
換器１２の出荷時テストをアナログ入力値１５ａに対し
てディジタル出力値が±３ビット分の誤差、±１５ｍＶ
（３×（５．１２／２10））の誤差を許容するテストを
行なったとする。
【００２９】この結果、ＤＡ変換器１５の出荷時テスト
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても”１．０％以内の精度条件で出荷
時テストが行えることになる。
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても”１．０％以内の精度条件で出荷
時テストが行えることになる。
【００３０】これは、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであれば、ＡＤ変換精度の誤差±３ビットと
合わせて２００Ｈ±１０Ｈ（±５０ｍＶ）の精度で出荷
時テストが行われることとなり、少なくともＤＡ変換器
１５の出荷時テストを基準電圧に対して±１．０％の精
度で行うことになる。
０Ｈ±７Ｈであれば、ＡＤ変換精度の誤差±３ビットと
合わせて２００Ｈ±１０Ｈ（±５０ｍＶ）の精度で出荷
時テストが行われることとなり、少なくともＤＡ変換器
１５の出荷時テストを基準電圧に対して±１．０％の精
度で行うことになる。
【００３１】実施例２．上記実施例１はＡＤ変換器１２
とＣＰＵ１０Ａを用いてＤＡ変換器１５の出荷時テスト
を実施する方法を示した。しかし、分解能がＤＡ変換器
１５の方がＡＤ変換器に対して高い場合にはＤＡ変換器
１５と比較回路１９を用いてＡＤ変換器１２の出荷時テ
ストを実施することも可能である。
とＣＰＵ１０Ａを用いてＤＡ変換器１５の出荷時テスト
を実施する方法を示した。しかし、分解能がＤＡ変換器
１５の方がＡＤ変換器に対して高い場合にはＤＡ変換器
１５と比較回路１９を用いてＡＤ変換器１２の出荷時テ
ストを実施することも可能である。
【００３２】実施例３．上記実施例１は、ＡＤ変換結果
レジスタ１３に格納されＡＤ変換結果とＤＡ変換レジス
タ１４に格納された基準ディジタル値の比較結果をＣＰ
Ｕ１０Ａによるソフトウェア処理にて行い、ＤＡ変換器
１５の出荷時テストを行た。しかし、比較動作をハード
ウェアにて行い、テスト処理速度を高速化するようにし
ても良い。
レジスタ１３に格納されＡＤ変換結果とＤＡ変換レジス
タ１４に格納された基準ディジタル値の比較結果をＣＰ
Ｕ１０Ａによるソフトウェア処理にて行い、ＤＡ変換器
１５の出荷時テストを行た。しかし、比較動作をハード
ウェアにて行い、テスト処理速度を高速化するようにし
ても良い。
【００３３】図２は本実施例に係るマイクロコンピュー
タの診断装置を示す構成図である。尚、図中、図１と同
一符号は同一又は相当部分を示す。図において、１Ｂは
本実施例によるシングルチップマイコン、１０Ｂはシン
グルチップマイコン１Ｂの動作を統括的に管理するＣＰ
Ｕ、１９は比較回路であり、ＡＤ変換結果レジスタ１３
に格納されたＡＤ変換後のディジタル値とＤＡ変換レジ
スタ１４に格納された基準ディジタル値とを比較し、そ
の差を求める。２０は比較結果レジスタであり、比較回
路１９によって求められた差を格納すると共に、その差
をＣＰＵ１０Ｂの制御の下にテスタ２Ａへ出力する。
タの診断装置を示す構成図である。尚、図中、図１と同
一符号は同一又は相当部分を示す。図において、１Ｂは
本実施例によるシングルチップマイコン、１０Ｂはシン
グルチップマイコン１Ｂの動作を統括的に管理するＣＰ
Ｕ、１９は比較回路であり、ＡＤ変換結果レジスタ１３
に格納されたＡＤ変換後のディジタル値とＤＡ変換レジ
スタ１４に格納された基準ディジタル値とを比較し、そ
の差を求める。２０は比較結果レジスタであり、比較回
路１９によって求められた差を格納すると共に、その差
をＣＰＵ１０Ｂの制御の下にテスタ２Ａへ出力する。
【００３４】以下、本実施例の動作について説明する。
本実施例は先ずＡＤ変換器１２をテスタ２によって単独
テストを行った後に、ＤＡ変換器１５の出荷時テストを
ＡＤ変換器１２と比較回路１９で実施する場合について
説明する。テスタ２はバスインタフェースユニット１６
を介してシングルチップマイコン１ＢのアドレスバスＡ
Ｂに、ＣＰＵ１０Ｂを指定するアドレス信号２ａを出力
した後に、バスインタフェースユニット１６を介してデ
ータバスＤＢにＣＰＵ１０Ｂに対するＡＤ変換器動作信
号２ｂを出力する。この時、テスタ２ＡはＡＤ変換器１
２のアナログ値入力部に基準アナログ値２ｃを出力す
る。
本実施例は先ずＡＤ変換器１２をテスタ２によって単独
テストを行った後に、ＤＡ変換器１５の出荷時テストを
ＡＤ変換器１２と比較回路１９で実施する場合について
説明する。テスタ２はバスインタフェースユニット１６
を介してシングルチップマイコン１ＢのアドレスバスＡ
Ｂに、ＣＰＵ１０Ｂを指定するアドレス信号２ａを出力
した後に、バスインタフェースユニット１６を介してデ
ータバスＤＢにＣＰＵ１０Ｂに対するＡＤ変換器動作信
号２ｂを出力する。この時、テスタ２ＡはＡＤ変換器１
２のアナログ値入力部に基準アナログ値２ｃを出力す
る。
【００３５】その結果、ＣＰＵ１０ＢはアドレスバスＡ
ＢにＡＤ変換器１２を指定するアドレス信号を入力し、
更にデータバスＤＢにＡＤ変換開始信号を出力する。Ａ
Ｄ変換器１２はＡＤ変換開始信号を入力すると、入力さ
れていた基準アナログ値２ｃのＡＤ変換を開始する。そ
してＡＤ変換結果であるディジタル値１３ａはＡＤ変換
結果レジスタ１３に格納される。
ＢにＡＤ変換器１２を指定するアドレス信号を入力し、
更にデータバスＤＢにＡＤ変換開始信号を出力する。Ａ
Ｄ変換器１２はＡＤ変換開始信号を入力すると、入力さ
れていた基準アナログ値２ｃのＡＤ変換を開始する。そ
してＡＤ変換結果であるディジタル値１３ａはＡＤ変換
結果レジスタ１３に格納される。
【００３６】格納されたディジタル値１３ａはデータバ
スＤＢに出力されバスインタフェースユニット１６を介
してテスタ２Ａに入力される。そして、テスタ２Ａは入
力されたディジタル値１３ａとＡＤ変換器１２に出力し
た基準アナログ値２ｃのＡＤ変換理想値とを比較して単
独に出荷時テストを行う。更に、ディジタル値及びテス
ト結果はメモリ１１に記憶される。
スＤＢに出力されバスインタフェースユニット１６を介
してテスタ２Ａに入力される。そして、テスタ２Ａは入
力されたディジタル値１３ａとＡＤ変換器１２に出力し
た基準アナログ値２ｃのＡＤ変換理想値とを比較して単
独に出荷時テストを行う。更に、ディジタル値及びテス
ト結果はメモリ１１に記憶される。
【００３７】次に、単独テストされたＡＤ変換器１２を
用いてＤＡ変換器１５の出荷時テストを行う場合につい
て説明する。テスタ２Ｂはバスインタフェースユニット
１６を介してアドレスバスＡＢに、ＣＰＵ１０Ｂを指定
するアドレス信号２ａを出力した後に、バスインタフェ
ースユニット１６を介してデータバスＤＢにＣＰＵ１０
Ｂに対するＤＡ変換器動作信号２ｂを出力する。
用いてＤＡ変換器１５の出荷時テストを行う場合につい
て説明する。テスタ２Ｂはバスインタフェースユニット
１６を介してアドレスバスＡＢに、ＣＰＵ１０Ｂを指定
するアドレス信号２ａを出力した後に、バスインタフェ
ースユニット１６を介してデータバスＤＢにＣＰＵ１０
Ｂに対するＤＡ変換器動作信号２ｂを出力する。
【００３８】その結果、ＣＰＵ１０ＢはアドレスバスＡ
Ｂにメモリ１１及びＤＡ変換レジスタ１４を指定するア
ドレス信号を順次出力する。メモリ１１はアドレス信号
に従って基準ディジタル値を読み出してデータバスＤＢ
に出力し、ＤＡ変換レジスタ１４に格納させる。格納さ
れた基準ディジタル値はＤＡ変換器によってＤＡ変換さ
れアナログ値１５ａとして出力される。この時、ＣＰＵ
１０Ａはテストレジスタ１８に“１”のテスト開始信号
を格納させ、トランスファーゲート１７を開放させてア
ナログ値１５ａをＡＤ変換器１２に出力する。ＡＤ変換
器１２はＣＰＵ１０ＡからＡＤ変換開始信号を入力する
とアナログ値１５ａのＡＤ変換を開始する。
Ｂにメモリ１１及びＤＡ変換レジスタ１４を指定するア
ドレス信号を順次出力する。メモリ１１はアドレス信号
に従って基準ディジタル値を読み出してデータバスＤＢ
に出力し、ＤＡ変換レジスタ１４に格納させる。格納さ
れた基準ディジタル値はＤＡ変換器によってＤＡ変換さ
れアナログ値１５ａとして出力される。この時、ＣＰＵ
１０Ａはテストレジスタ１８に“１”のテスト開始信号
を格納させ、トランスファーゲート１７を開放させてア
ナログ値１５ａをＡＤ変換器１２に出力する。ＡＤ変換
器１２はＣＰＵ１０ＡからＡＤ変換開始信号を入力する
とアナログ値１５ａのＡＤ変換を開始する。
【００３９】そしてＡＤ変換結果であるディジタル出力
値はＡＤ変換結果レジスタ１３に格納される。比較回路
１９はＤＡ変換レジスタ１４に格納された基準ディジタ
ル値１４ａからＡＤ変換結果レジスタ１３に格納された
ディジタル値１３ａを減算して減算値が±１０Ｈ以内か
を調べる。この時、減算値が±１０Ｈ以内であれば
“０”を、±１０Ｈ以上であれば“１”を比較結果とし
て比較結果レジスタ２０に格納する。
値はＡＤ変換結果レジスタ１３に格納される。比較回路
１９はＤＡ変換レジスタ１４に格納された基準ディジタ
ル値１４ａからＡＤ変換結果レジスタ１３に格納された
ディジタル値１３ａを減算して減算値が±１０Ｈ以内か
を調べる。この時、減算値が±１０Ｈ以内であれば
“０”を、±１０Ｈ以上であれば“１”を比較結果とし
て比較結果レジスタ２０に格納する。
【００４０】比較結果レジスタ２０に格納された比較結
果は、ＣＰＵ１０Ｂによりバスインタフェースユニット
１６からテスタ２に出力されてＤＡ変換器１５の出荷時
テストが行われる。
果は、ＣＰＵ１０Ｂによりバスインタフェースユニット
１６からテスタ２に出力されてＤＡ変換器１５の出荷時
テストが行われる。
【００４１】次に、上記比較結果に基づく出荷時テスト
の方法を数値を用いて具体的に説明する。一例として、
ＡＤ変換器１２は１０ビットの分解能を、そしてＤＡ変
換器１５は８ビットの分解能を有すると共に基準電圧
５．１２Ｖに設定されているもとする。
の方法を数値を用いて具体的に説明する。一例として、
ＡＤ変換器１２は１０ビットの分解能を、そしてＤＡ変
換器１５は８ビットの分解能を有すると共に基準電圧
５．１２Ｖに設定されているもとする。
【００４２】この時、ＤＡ変換器１５にディジタル値８
０Ｈ（１２８）を入力すると、ＤＡ変換器１５のアナロ
グ出力理想値は以下の式より表される。
０Ｈ（１２８）を入力すると、ＤＡ変換器１５のアナロ
グ出力理想値は以下の式より表される。
【００４３】１２８×（５．１２／２8）＝２．５６Ｖ
【００４４】更に、このアナログ値２．５６Ｖを１０ビ
ットのＡＤ変換器１２に入力するとＡＤ変換理想値は２
００Ｈとなる。このような状態において、例えばＡＤ変
換器１２の出荷時テストをアナログ入力値１５ａに対し
てディジタル出力値が±３ビット分の誤差、±１５ｍＶ
（３×（５．１２／２10））の誤差を許容するテストを
行なったとする。
ットのＡＤ変換器１２に入力するとＡＤ変換理想値は２
００Ｈとなる。このような状態において、例えばＡＤ変
換器１２の出荷時テストをアナログ入力値１５ａに対し
てディジタル出力値が±３ビット分の誤差、±１５ｍＶ
（３×（５．１２／２10））の誤差を許容するテストを
行なったとする。
【００４５】この結果、ＤＡ変換器１５の出荷時テスト
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても”１．０％以内の精度条件で出荷
時テストが行えることになる。
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても”１．０％以内の精度条件で出荷
時テストが行えることになる。
【００４６】これは、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであれば、ＡＤ変換精度の誤差±３ビットと
合わせて２００Ｈ±１０Ｈ（±５０ｍＶ）の精度で出荷
時テストが行われることとなる。従って、比較回路１９
によって求められた減算値が±１０Ｈ以内であれば、少
なくともＤＡ変換器１５の出荷時テストを基準電圧に対
して±１．０％の精度で行うことができる。
０Ｈ±７Ｈであれば、ＡＤ変換精度の誤差±３ビットと
合わせて２００Ｈ±１０Ｈ（±５０ｍＶ）の精度で出荷
時テストが行われることとなる。従って、比較回路１９
によって求められた減算値が±１０Ｈ以内であれば、少
なくともＤＡ変換器１５の出荷時テストを基準電圧に対
して±１．０％の精度で行うことができる。
【００４７】実施例４．上記実施例３はＡＤ変換器１２
と比較回路１９を用いてＤＡ変換器１５の出荷時テスト
を実施する方法を示した。しかし、分解能がＤＡ変換器
１５の方がＡＤ変換器に対して高い場合にはＤＡ変換器
１５と比較回路１９を用いてＡＤ変換器１２の出荷時テ
ストを実施することも可能である。
と比較回路１９を用いてＤＡ変換器１５の出荷時テスト
を実施する方法を示した。しかし、分解能がＤＡ変換器
１５の方がＡＤ変換器に対して高い場合にはＤＡ変換器
１５と比較回路１９を用いてＡＤ変換器１２の出荷時テ
ストを実施することも可能である。
【００４８】
【発明の効果】請求項１の発明にによれば、第１の形態
の信号を第２の形態の信号に変換する第１の変換器及び
前記第２の形態の信号を前記第１の形態の信号に変換す
る第２の変換器を内蔵したマイクロコンピュータと、前
記第１の変換器に検査用の第１の形態の信号を供給する
と共に、前記第１の変換器より出力された第２の形態の
信号に基づいて前記第１の変換器の変換精度を検査する
精度検査手段とを備え、前記マイクロコンピュータは、
診断対象となる前記第２の変換器に第２の形態の信号を
供給する信号入力手段と、この第２の変換器より出力さ
れた第１の形態の信号を前記第１の変換器へ供給する信
号出力手段と、この第１の変換器より出力された第２の
形態の信号の精度と前記検査された変換精度とより前記
第２の変換器の精度誤差を検査する誤差検査手段とを含
んだので、第２の変換器の検査を第１の変換器で行うこ
とができるため、双方の変換器を検査する際に検査時間
が短縮すると共に、検査作業負荷が低減するという効果
がある。
の信号を第２の形態の信号に変換する第１の変換器及び
前記第２の形態の信号を前記第１の形態の信号に変換す
る第２の変換器を内蔵したマイクロコンピュータと、前
記第１の変換器に検査用の第１の形態の信号を供給する
と共に、前記第１の変換器より出力された第２の形態の
信号に基づいて前記第１の変換器の変換精度を検査する
精度検査手段とを備え、前記マイクロコンピュータは、
診断対象となる前記第２の変換器に第２の形態の信号を
供給する信号入力手段と、この第２の変換器より出力さ
れた第１の形態の信号を前記第１の変換器へ供給する信
号出力手段と、この第１の変換器より出力された第２の
形態の信号の精度と前記検査された変換精度とより前記
第２の変換器の精度誤差を検査する誤差検査手段とを含
んだので、第２の変換器の検査を第１の変換器で行うこ
とができるため、双方の変換器を検査する際に検査時間
が短縮すると共に、検査作業負荷が低減するという効果
がある。
【００４９】請求項２の発明によれば、第１の形態の信
号を第２の形態の信号に変換する第１の変換器及び前記
第２の形態の信号を前記第１の形態の信号に変換する第
２の変換器を内蔵したマイクロコンピュータと、前記第
１の変換器に検査用の第１の形態の信号を供給すると共
に、前記第１の変換器より出力された第２の形態の信号
に基づいて前記第１の変換器の変換精度を検査する精度
検査手段とを備え、前記マイクロコンピュータは、診断
対象となる前記第２の変換器に第２の形態の信号を供給
する信号入力手段と、この第２の変換器より出力された
第１の形態の信号を前記第１の変換器へ供給する信号出
力手段と、この第１の変換器より変換出力された第２の
形態の信号と前記第２の変換器に供給された第２の形態
の信号とを比較して差を求め、この差を前記精度検査手
段へ出力する比較回路とを含み、前記精度検査手段は入
力された前記差と前記変換器の変換精度より前記第２の
変換器の精度誤差を検査するようにしたので、第２の変
換器の検査を第１の変換器で行うことができるため、双
方の変換器を検査する際に検査時間が短縮すると共に検
査作業負荷が低減し、更に精度検査手段でハードウェア
的に第２の変換器の精度誤差を検査するため検査処理速
度が向上するという効果がある。
号を第２の形態の信号に変換する第１の変換器及び前記
第２の形態の信号を前記第１の形態の信号に変換する第
２の変換器を内蔵したマイクロコンピュータと、前記第
１の変換器に検査用の第１の形態の信号を供給すると共
に、前記第１の変換器より出力された第２の形態の信号
に基づいて前記第１の変換器の変換精度を検査する精度
検査手段とを備え、前記マイクロコンピュータは、診断
対象となる前記第２の変換器に第２の形態の信号を供給
する信号入力手段と、この第２の変換器より出力された
第１の形態の信号を前記第１の変換器へ供給する信号出
力手段と、この第１の変換器より変換出力された第２の
形態の信号と前記第２の変換器に供給された第２の形態
の信号とを比較して差を求め、この差を前記精度検査手
段へ出力する比較回路とを含み、前記精度検査手段は入
力された前記差と前記変換器の変換精度より前記第２の
変換器の精度誤差を検査するようにしたので、第２の変
換器の検査を第１の変換器で行うことができるため、双
方の変換器を検査する際に検査時間が短縮すると共に検
査作業負荷が低減し、更に精度検査手段でハードウェア
的に第２の変換器の精度誤差を検査するため検査処理速
度が向上するという効果がある。
【図１】この発明の一実施例によるマイクロコンピュー
タ診断装置を示す構成図である。
タ診断装置を示す構成図である。
【図２】この発明の他の実施例によるマイクロコンピュ
ータ診断装置を示す構成図である。
ータ診断装置を示す構成図である。
【図３】従来のマイクロコンピュータ診断装置を示す構
成図である。
成図である。
１Ａ，１Ｂ シングルチップコンピュータ ２Ａ 出荷テスト用テスタ １０Ａ，１０Ｂ ＣＰＵ １１ メモリ １２ ＡＤ変換器 １３ ＡＤ変換結果レジスタ １４ ＤＡ変換レジスタ １５ ＤＡ変換器 １７ トランスファーゲート １９ 比較回路 ２０ 比較結果レジスタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年８月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】その結果、ＣＰＵ１０はアドレスバスＡＢ
にＡＤ変換器１２を指定するアドレス信号を出力し、更
にデータバスＤＢにＡＤ変換開始信号を出力する。ＡＤ
変換器１２はＡＤ変換開始信号が入力されると、テスタ
２よりテスト用のアナログ値２ｃをアナログ値入力部に
入力してＡＤ変換を開始する。そしてＡＤ変換結果であ
るディジタル値はＡＤ変換結果レジスタ１３に格納され
る。
にＡＤ変換器１２を指定するアドレス信号を出力し、更
にデータバスＤＢにＡＤ変換開始信号を出力する。ＡＤ
変換器１２はＡＤ変換開始信号が入力されると、テスタ
２よりテスト用のアナログ値２ｃをアナログ値入力部に
入力してＡＤ変換を開始する。そしてＡＤ変換結果であ
るディジタル値はＡＤ変換結果レジスタ１３に格納され
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】その結果、ＣＰＵ１０はメモリ１１中のテ
スト用のディジタル値が記憶されたアドレス信号をアド
レスバスＡＢに出力する。メモリ１１より読み出された
ディジタル値はデータバスＤＢに出力されてＤＡ変換レ
ジスタ１４に格納される。尚、ＤＡ変換レジスタ１４は
ＣＰＵ１０よりアドレスバスＡＢを介して出力されたア
ドレス信号によって既に指定されているものとする。
スト用のディジタル値が記憶されたアドレス信号をアド
レスバスＡＢに出力する。メモリ１１より読み出された
ディジタル値はデータバスＤＢに出力されてＤＡ変換レ
ジスタ１４に格納される。尚、ＤＡ変換レジスタ１４は
ＣＰＵ１０よりアドレスバスＡＢを介して出力されたア
ドレス信号によって既に指定されているものとする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】請求項２の発明におけるマイクロコンピュ
ータの診断装置は、精度検査手段によって変換精度が検
査された第１の変換器に、この変換器と逆変換動作を行
う第２の変換手段の変換結果を入力して変換させた後、
変換後の信号と第２の変換手段に供給された被変換信号
との比較結果より各信号間の差を求め、この差を精度検
査手段に入力して第１の変換器の変換精度を加味して第
２の変換器の精度誤差を検査する。
ータの診断装置は、精度検査手段によって変換精度が検
査された第１の変換器に、この変換器と逆変換動作を行
う第２の変換手段の変換結果を入力して変換させた後、
変換後の信号と第２の変換手段に供給された被変換信号
との比較結果より各信号間の差を求め、この差を精度検
査手段に入力して第１の変換器の変換精度を加味して第
２の変換器の精度誤差を検査する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】１８はテストレジスタであり、このテスト
レジスタ１８はトランスファーゲート１７をオフからオ
ンに制御する際、トランスファーゲート１７の一方のゲ
ートＧ１と他方のゲートＧ２に接続されたインバータ１
８ａにＨ信号を出力する。この結果、各ゲートＧ１，Ｇ
２にそれぞれＨ信号，Ｌ信号が入力されてオン動作す
る。尚、テストレジスタ１８はＣＰＵ１０Ａより“１”
のテスト開始信号（図示しない）が入力されるとＨ信号
を出力する。尚、ＣＰＵ１０Ａは誤差検査手段を構成
し、またＣＰＵ１０Ａ，メモリ１１、及びＤＡ変換レジ
スタ１４より信号入力手段が構成される。更に、第１の
形態の信号としてアナログ値を、第２の形態の信号とし
てディジタル値を示すものとする。
レジスタ１８はトランスファーゲート１７をオフからオ
ンに制御する際、トランスファーゲート１７の一方のゲ
ートＧ１と他方のゲートＧ２に接続されたインバータ１
８ａにＨ信号を出力する。この結果、各ゲートＧ１，Ｇ
２にそれぞれＨ信号，Ｌ信号が入力されてオン動作す
る。尚、テストレジスタ１８はＣＰＵ１０Ａより“１”
のテスト開始信号（図示しない）が入力されるとＨ信号
を出力する。尚、ＣＰＵ１０Ａは誤差検査手段を構成
し、またＣＰＵ１０Ａ，メモリ１１、及びＤＡ変換レジ
スタ１４より信号入力手段が構成される。更に、第１の
形態の信号としてアナログ値を、第２の形態の信号とし
てディジタル値を示すものとする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】次に、図１に示したこの発明の実施例１の
動作について説明する。本実施例は先ずシングルチップ
マイコン１Ａの出荷時に、ＡＤ変換器１２をテスタ２に
よって単独テストを行った後に、ＤＡ変換器１５のテス
トをＡＤ変換器１２とＣＰＵ１０Ａで実施する場合につ
いて説明する。精度検査手段としてのテスタ２はバスイ
ンタフェースユニット１６を介してシングルチップマイ
コン１ＡのアドレスバスＡＢに、ＣＰＵ１０Ａを指定す
るアドレス信号２ａを出力した後に、バスインタフェー
スユニット１６を介してデータバスＤＢにＣＰＵ１０Ａ
に対するＡＤ変換器動作信号２ｂを出力する。この時、
テスタ２はＡＤ変換器１２のアナログ値入力部に基準ア
ナログ値２ｃを出力する。
動作について説明する。本実施例は先ずシングルチップ
マイコン１Ａの出荷時に、ＡＤ変換器１２をテスタ２に
よって単独テストを行った後に、ＤＡ変換器１５のテス
トをＡＤ変換器１２とＣＰＵ１０Ａで実施する場合につ
いて説明する。精度検査手段としてのテスタ２はバスイ
ンタフェースユニット１６を介してシングルチップマイ
コン１ＡのアドレスバスＡＢに、ＣＰＵ１０Ａを指定す
るアドレス信号２ａを出力した後に、バスインタフェー
スユニット１６を介してデータバスＤＢにＣＰＵ１０Ａ
に対するＡＤ変換器動作信号２ｂを出力する。この時、
テスタ２はＡＤ変換器１２のアナログ値入力部に基準ア
ナログ値２ｃを出力する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】この結果、ＤＡ変換器１５の出荷時テスト
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても±１．０％以内の精度条件で出荷
時テストが行えることになる。
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても±１．０％以内の精度条件で出荷
時テストが行えることになる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】実施例２．上記実施例１はＡＤ変換器１２
とＣＰＵ１０Ａを用いてＤＡ変換器１５の出荷時テスト
を実施する方法を示した。しかし、分解能がＤＡ変換器
１５の方がＡＤ変換器に対して高い場合にはＤＡ変換器
１５とＣＰＵ１０Ａを用いてＡＤ変換器１２の出荷時テ
ストを実施することも可能である。
とＣＰＵ１０Ａを用いてＤＡ変換器１５の出荷時テスト
を実施する方法を示した。しかし、分解能がＤＡ変換器
１５の方がＡＤ変換器に対して高い場合にはＤＡ変換器
１５とＣＰＵ１０Ａを用いてＡＤ変換器１２の出荷時テ
ストを実施することも可能である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】実施例３．上記実施例１は、ＡＤ変換結果
レジスタ１３に格納されたＡＤ変換結果とＤＡ変換レジ
スタ１４に格納された基準ディジタル値の比較結果をＣ
ＰＵ１０Ａによるソフトウェア処理にて行い、ＤＡ変換
器１５の出荷時テストを行た。しかし、比較動作をハー
ドウェアにて行い、テスト処理速度を高速化するように
しても良い。
レジスタ１３に格納されたＡＤ変換結果とＤＡ変換レジ
スタ１４に格納された基準ディジタル値の比較結果をＣ
ＰＵ１０Ａによるソフトウェア処理にて行い、ＤＡ変換
器１５の出荷時テストを行た。しかし、比較動作をハー
ドウェアにて行い、テスト処理速度を高速化するように
しても良い。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】以下、本実施例の動作について説明する。
本実施例は先ずＡＤ変換器１２をテスタ２Ａによって単
独テストを行った後に、ＤＡ変換器１５の出荷時テスト
をＡＤ変換器１２と比較回路１９で実施する場合につい
て説明する。テスタ２Ａはバスインタフェースユニット
１６を介してシングルチップマイコン１Ｂのアドレスバ
スＡＢに、ＣＰＵ１０Ｂを指定するアドレス信号２ａを
出力した後に、バスインタフェースユニット１６を介し
てデータバスＤＢにＣＰＵ１０Ｂに対するＡＤ変換器動
作信号２ｂを出力する。この時、テスタ２ＡはＡＤ変換
器１２のアナログ値入力部に基準アナログ値２ｃを出力
する。
本実施例は先ずＡＤ変換器１２をテスタ２Ａによって単
独テストを行った後に、ＤＡ変換器１５の出荷時テスト
をＡＤ変換器１２と比較回路１９で実施する場合につい
て説明する。テスタ２Ａはバスインタフェースユニット
１６を介してシングルチップマイコン１Ｂのアドレスバ
スＡＢに、ＣＰＵ１０Ｂを指定するアドレス信号２ａを
出力した後に、バスインタフェースユニット１６を介し
てデータバスＤＢにＣＰＵ１０Ｂに対するＡＤ変換器動
作信号２ｂを出力する。この時、テスタ２ＡはＡＤ変換
器１２のアナログ値入力部に基準アナログ値２ｃを出力
する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正内容】
【００３７】次に、単独テストされたＡＤ変換器１２を
用いてＤＡ変換器１５の出荷時テストを行う場合につい
て説明する。テスタ２Ａはバスインタフェースユニット
１６を介してアドレスバスＡＢに、ＣＰＵ１０Ｂを指定
するアドレス信号２ａを出力した後に、バスインタフェ
ースユニット１６を介してデータバスＤＢにＣＰＵ１０
Ｂに対するＤＡ変換器動作信号２ｂを出力する。
用いてＤＡ変換器１５の出荷時テストを行う場合につい
て説明する。テスタ２Ａはバスインタフェースユニット
１６を介してアドレスバスＡＢに、ＣＰＵ１０Ｂを指定
するアドレス信号２ａを出力した後に、バスインタフェ
ースユニット１６を介してデータバスＤＢにＣＰＵ１０
Ｂに対するＤＡ変換器動作信号２ｂを出力する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】その結果、ＣＰＵ１０ＢはアドレスバスＡ
Ｂにメモリ１１及びＤＡ変換レジスタ１４を指定するア
ドレス信号を順次出力する。メモリ１１はアドレス信号
に従って基準ディジタル値を読み出してデータバスＤＢ
に出力し、ＤＡ変換レジスタ１４に格納させる。格納さ
れた基準ディジタル値はＤＡ変換器によってＤＡ変換さ
れアナログ値１５ａとして出力される。この時、ＣＰＵ
１０Ｂはテストレジスタ１８に“１”のテスト開始信号
を格納させ、トランスファーゲート１７を開放させてア
ナログ値１５ａをＡＤ変換器１２に出力する。ＡＤ変換
器１２はＣＰＵ１０ＢからＡＤ変換開始信号を入力する
とアナログ値１５ａのＡＤ変換を開始する。
Ｂにメモリ１１及びＤＡ変換レジスタ１４を指定するア
ドレス信号を順次出力する。メモリ１１はアドレス信号
に従って基準ディジタル値を読み出してデータバスＤＢ
に出力し、ＤＡ変換レジスタ１４に格納させる。格納さ
れた基準ディジタル値はＤＡ変換器によってＤＡ変換さ
れアナログ値１５ａとして出力される。この時、ＣＰＵ
１０Ｂはテストレジスタ１８に“１”のテスト開始信号
を格納させ、トランスファーゲート１７を開放させてア
ナログ値１５ａをＡＤ変換器１２に出力する。ＡＤ変換
器１２はＣＰＵ１０ＢからＡＤ変換開始信号を入力する
とアナログ値１５ａのＡＤ変換を開始する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】この結果、ＤＡ変換器１５の出荷時テスト
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても±１．０％以内の精度条件で出荷
時テストが行えることになる。
をＡＤ変換器１２を使用して行うと、ＤＡ変換器１５の
精度誤差はＡＤ変換器１２の±３ビットの精度誤差を含
んだものとなる。これは、即ち、ＤＡ変換器１５の出荷
時テストを仮に基準電圧５．１２Ｖに対して±１．０％
（５．１２×０．０１＝５１．２ｍＶ）以内の精度条件
で行なおうとすると、ＡＤ変換器１２の変換結果が２０
０Ｈ±７Ｈであっても±１．０％以内の精度条件で出荷
時テストが行えることになる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １Ａ，１Ｂ シングルチップコンピュータ、２Ａ 出荷
テスト用テスタ、１０Ａ，１０Ｂ ＣＰＵ、１１ メモ
リ、１２ ＡＤ変換器、１３ ＡＤ変換結果レジスタ、
１４ ＤＡ変換レジスタ、１５ ＤＡ変換器、１６ バ
スインタフェースユニット、１７ トランスファーゲー
ト、１８ テストレジスタ、１９ 比較回路、２０ 比
較結果レジスタ。
テスト用テスタ、１０Ａ，１０Ｂ ＣＰＵ、１１ メモ
リ、１２ ＡＤ変換器、１３ ＡＤ変換結果レジスタ、
１４ ＤＡ変換レジスタ、１５ ＤＡ変換器、１６ バ
スインタフェースユニット、１７ トランスファーゲー
ト、１８ テストレジスタ、１９ 比較回路、２０ 比
較結果レジスタ。
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/10 Ｄ
Claims (2)
- 【請求項１】 第１の形態の信号を第２の形態の信号に
変換する第１の変換器及び前記第２の形態の信号を前記
第１の形態の信号に変換する第２の変換器を内蔵したマ
イクロコンピュータと、 前記第１の変換器に検査用の第１の形態の信号を供給す
ると共に、前記第１の変換器より出力された第２の形態
の信号に基づいて前記第１の変換器の変換精度を検査す
る精度検査手段とを備え、 前記マイクロコンピュータは、診断対象となる前記第２
の変換器に第２の形態の信号を供給する信号入力手段
と、 この第２の変換器より出力された第１の形態の信号を前
記第１の変換器へ供給する信号出力手段と、 この第１の変換器より出力された第２の形態の信号の精
度と前記検査された変換精度とより前記第２の変換器の
精度誤差を検査する誤差検査手段とを含んだことを特徴
とするマイクロコンピュータ診断装置。 - 【請求項２】 第１の形態の信号を第２の形態の信号に
変換する第１の変換器及び前記第２の形態の信号を前記
第１の形態の信号に変換する第２の変換器を内蔵したマ
イクロコンピュータと、 前記第１の変換器に検査用の第１の形態の信号を供給す
ると共に、前記第１の変換器より出力された第２の形態
の信号に基づいて前記第１の変換器の変換精度を検査す
る精度検査手段とを備え、 前記マイクロコンピュータは、診断対象となる前記第２
の変換器に第２の形態の信号を供給する信号入力手段
と、 この第２の変換器より出力された第１の形態の信号を前
記第１の変換器へ供給する信号出力手段と、 この第１の変換器より変換出力された第２の形態の信号
と前記第２の変換器に供給された第２の形態の信号とを
比較して差を求め、この差を前記精度検査手段へ供給す
る比較回路とを含み、 前記精度検査手段は供給された前記差と前記変換器の変
換精度より前記第２の変換器の精度誤差を検査すること
を特徴とするマイクロコンピュータ診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233455A JPH0793178A (ja) | 1993-09-20 | 1993-09-20 | マイクロコンピュータ診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233455A JPH0793178A (ja) | 1993-09-20 | 1993-09-20 | マイクロコンピュータ診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0793178A true JPH0793178A (ja) | 1995-04-07 |
Family
ID=16955308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233455A Pending JPH0793178A (ja) | 1993-09-20 | 1993-09-20 | マイクロコンピュータ診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793178A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008139917A (ja) * | 2006-11-30 | 2008-06-19 | Yokogawa Electric Corp | 機器点検システム |
| JP2011109653A (ja) * | 2009-10-26 | 2011-06-02 | Fluke Corp | データ取込みシステム及びその校正方法 |
| CN102768336A (zh) * | 2012-07-20 | 2012-11-07 | 中国科学院深圳先进技术研究院 | 基于片上系统或系统级封装的内建自测试系统 |
-
1993
- 1993-09-20 JP JP5233455A patent/JPH0793178A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008139917A (ja) * | 2006-11-30 | 2008-06-19 | Yokogawa Electric Corp | 機器点検システム |
| JP2011109653A (ja) * | 2009-10-26 | 2011-06-02 | Fluke Corp | データ取込みシステム及びその校正方法 |
| US9671485B2 (en) | 2009-10-26 | 2017-06-06 | Fluke Corporation | System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter |
| CN102768336A (zh) * | 2012-07-20 | 2012-11-07 | 中国科学院深圳先进技术研究院 | 基于片上系统或系统级封装的内建自测试系统 |
| WO2014012343A1 (zh) * | 2012-07-20 | 2014-01-23 | 中国科学院深圳先进技术研究院 | 基于片上系统或系统级封装的内建自测试系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4625313A (en) | Method and apparatus for testing electronic equipment | |
| JP2002236151A (ja) | 外部試験補助装置および半導体装置の試験方法 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JPH0793178A (ja) | マイクロコンピュータ診断装置 | |
| US4924465A (en) | Memory with function test of error detection/correction device | |
| JPH11108998A (ja) | 集積回路のテスト装置 | |
| JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
| US6125456A (en) | Microcomputer with self-diagnostic unit | |
| US20040163017A1 (en) | Failure detection method of mircocomputer | |
| JP3089192B2 (ja) | Ｉｃ試験装置 | |
| JP2000074998A (ja) | 電子装置の診断システム及び診断方法 | |
| JP2636932B2 (ja) | 集積回路検査装置 | |
| KR930004861B1 (ko) | A/d 컨버터 테스트장치 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JPH10311867A (ja) | 半導体装置 | |
| KR100219567B1 (ko) | 자가 진단 테스트 장치 및 방법 | |
| JP2672408B2 (ja) | 半導体集積回路 | |
| JPH05307618A (ja) | マイクロコンピュータ | |
| JP2704062B2 (ja) | 情報処理装置 | |
| JPS62145174A (ja) | デジタルパタ−ン発生装置 | |
| JPH0644095A (ja) | 定時刻電源ｏｎ／ｏｆｆ機能診断方式 | |
| JPS6032213B2 (ja) | 論理装置の診断方式 | |
| JPS5999269A (ja) | 大規模集積回路テスト方式 | |
| JPH06230077A (ja) | 半導体集積回路の試験装置 | |
| JPH01120125A (ja) | Ａ／ｄ変換機能テスト方法 |