JP2000074998A - 電子装置の診断システム及び診断方法 - Google Patents
電子装置の診断システム及び診断方法Info
- Publication number
- JP2000074998A JP2000074998A JP10241287A JP24128798A JP2000074998A JP 2000074998 A JP2000074998 A JP 2000074998A JP 10241287 A JP10241287 A JP 10241287A JP 24128798 A JP24128798 A JP 24128798A JP 2000074998 A JP2000074998 A JP 2000074998A
- Authority
- JP
- Japan
- Prior art keywords
- current
- electronic
- current value
- failure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
能にする。 【解決手段】 CPU6からの制御により、正常な電子
基板1に基準動作をさせたときの電流値をメモリ9に記
憶させ、他の電子基板1に同じ基準動作をさせたときの
電流値とメモリ9に記憶された電流値とを比較すること
によって、電子基板1の故障の有無を判断する。
Description
システム及び診断方法に関するものである。
よって構成された電子装置において、故障を検出するた
めの診断方法としては、実際に電子装置を動作させるこ
とにより出力される情報(アナログ、デジタル等)と、
予め用意された期待値を比較することが基本となってい
る。
は以上のようになされていたので、複数の基板が関係し
ている診断項目において故障が検出された場合に、どの
基板が故障しているかを特定することが困難である。ま
た従来の診断方法では、診断を実施するまで故障が検出
できないことから、診断により故障が検出されるまでの
間、故障状態の電子装置を使用することによる損害が発
生するという問題点があった。
るためになされたものであり、電子基板の電源電流が故
障により変化することを利用して、電子装置の故障箇所
を特定するとともに、早期発見を実現することができる
電子装置の診断装置及び診断方法を提供することを目的
とする。
る電子装置の診断システムは、電子基板に電流を供給す
る手段と、正常な電子基板に基準動作をさせた時の電流
値を記憶させる記憶手段と、他の電子基板に基準動作を
させたときの電流値と記憶手段に記憶された電流値とを
比較することによって電子基板の故障の有無を判断する
手段とを設けたものである。
システムは、電子基板に電流を供給する手段と、正常な
電子基板に基準動作をさせた時の電流値を時系列的に記
憶させる記憶手段と、他の電子基板に基準動作をさせた
ときの時系列的な電流値と記憶手段に記憶された時系列
的な電流値とを比較することによって電子基板の故障の
有無を判断する手段とを設けたものである。
方法は、2回目以降の電流測定値と1回目に記憶手段に
記憶された電流値との差を計算し、この差に応じて故障
部品を特定するものである。
システムは、電子基板に電流を供給する手段と、正常な
電子基板に基準動作をさせた時の±ピーク時の電流値を
記憶させる記憶手段と、他の電子基板に基準動作をさせ
た時の電流値と記憶手段に記憶された±ピーク時の電流
値とを比較することによって電子基板の故障の有無を判
断する手段とを設けたものである。
方法は、基準動作をさせたCPU命令の種類に応じて故
障部品を特定するものである。
システムは、電子部品の故障が検出された場合、電流を
シャットダウンするための手段を設けたものである。
システムは、CPU又は基準クロック発生回路以外の回
路を一枚の基板に組み込み、この基板を複数枚設けたも
のである。
一実施形態を図について説明する。図1はこの発明の実
施の形態1による電子装置の診断システムを示す構成図
であり、図において、電子基板1は電源2により電流を
供給されている。抵抗3、オペアンプ4、サンプル&ホ
ールド5は電源電流を電圧に変換し、その電圧をCPU
6の制御により保持するための回路を構成している。A
/D変換7はサンプル&ホールド5に保持された電圧を
デジタル化する。デジタル化された電圧は、CPU6の
制御によりバスコントロール回路8を介してメモリ9に
記憶される。バスコントロール回路8はメモリ9のデー
タやA/D変換7の出力をCPU6に読み込む際にも使
用する。また、CPU6によりメモリ9のアドレスをオ
フセットさせる機能を持つ。
いことが確認された電子基板1をCPU6からの制御に
より、予め定めた基準動作をさせた上で電源電流をメモ
リ9に記憶させる。以後、同じ基準動作をさせた時の電
源電流をバスコントロール回路8を介してCPU6で読
み取り、同じくバスコントロール回路8を介してメモリ
9に記憶した、故障していないときの電源電流を読み取
って両者を比較する。その結果、値に変化がある場合
は、電子基板1が故障していると判断できるのである。
説明する。図2(a)に示すように、電子基板1に故障が
無いことを確認した上で電源電流を測定し、その値を不
揮発性メモリ等の記憶媒体であるメモリ9に保存してお
く。測定及び測定値の保存は、CPU6にて行う。装置
の制御をCPU6にて行っている場合、それを利用して
もよい。次に図2(b)に示すように、従来の診断により
故障と判断された場合、故障基板と思われる全ての基板
について電源電流を再測定し、上記で保存しておいた測
定値と比較する。その結果、測定値に変化のある基板が
あれば、それが故障基板であると判断できる。
態2による電子装置の診断システムを示す構成図であ
り、図において、CPU6の制御により基準クロック発
生回路10で基準クロックを発生させる。これをサンプ
ル&ホールド5の電圧保持制御に使用する。保持された
電圧値はA/D変換7によりデジタル化され、アドレス
発生回路11から出されたアドレスにバスコントロール
回路8を介して記憶される。その結果、電源電流は時系
列にメモリ9へ記憶される。
せ、電源電流をメモリ9に記憶させる。以後、同じ動作
をさせて電源電流をメモリ9に記憶させる。この際、バ
スコントロール回路8により、メモリ9のアドレスをオ
フセットさせて、前回記憶させたデータを上書きしない
ようにする。こうして得られたデータを対応するアドレ
ス毎にすべて比較する。その結果、1つでも値に変化が
あれば、電子基板1が故障していると判断できる。この
方法では、実施の形態1と比較して、より多くの動作状
態での電源電流が測定できるため、故障の検出率が高
い。
施の形態2で示した電子装置の診断システムを使って電
子基板1上の故障部品まで特定するものである。図4は
実施の形態3による電子装置の診断方法を示すフローチ
ャートであり、図において、処理1においては、X,
N,DATA1,DATA2,LIMITの各変数を宣
言する。次に処理2においては、各変数に、次に掲げる
初期値を代入する。X=0,N=オフセット(実施の形
態2で2回目以降の電源電流測定時に1回目にメモリ9
に記憶させたデータを上書きしないように、先頭アドレ
スをずらした時のオフセット値)、LIMIT=リミッ
ト(電源電流の変化に対する許容値)、END=最終ア
ドレス(実施の形態2で1回目の電源電流測定時にメモ
リ9を記憶したデータの最終アドレス)。
におけるアドレスXに記憶されたデータを読み出しDA
TA1に代入する。同じく図5におけるアドレス(X+
N)に記憶されたデータを読み出しDATA2に代入す
る。次に処理4においては、|DATA1−DATA2
|>LIMITの条件を満たすか否かを判断する。そし
て処理5においては、図6に示すようなメモリ9のアド
レスと電子部品のマトリクスからアドレスXに相当する
部品の故障メッセージをCPU6の画面に表示する。最
後に処理6において、X=ENDの条件を満たすか否か
を判断し、満足すれば動作は終了する。
態4による電子装置の診断システムを示す構成図であ
り、本実施形態は図3に示す回路構成に加えてD/A変
換12,13、コンパレータ14,ラッチ15,16、
電流電源モニタ17から構成された回路が追加されてい
る。バスコントロール8からのデータは、CPU6の制
御によりラッチ15,16にて保持され、D/A変換1
2,13によって電圧に変換される(電圧値はD/A変
換12>D/A変換13に設定する)。コンパレータ1
4は、オペアンプ4からの電圧と、D/A変換12,1
3からの電圧を比較し、その結果を電源電流モニタ17
へ出力する。
の電圧がD/A変換12の電圧からD/A変換13の電
圧までの範囲から外れたか否かを、コンパレータ14か
らの出力を常時モニタすることで検出し、検出信号をC
PU6に送る。また、異常検出ランプ等により直接外部
に対して電圧異常の発生を知らせてもよい。実使用時の
電源電流をリアルタイムで読み取り、+/−ピーク値を
D/A変換12,13に設定し、比較することにより、
電子装置が故障した時点で検出することができる。
施の形態4で示した電子装置の診断システムを使って電
子基板1上の故障部品まで特定するものである。即ち、
実施の形態4の故障基板を検出する機能において、異常
電圧を検出した時点でCPU6の処理を一旦ストップさ
せたうえで、図8に示すフローチャートに基づき操作す
ることにより、電子基板1上の故障部品を特定すること
ができるのである。図8において、先ず処理1では変数
Xを宣言する。
(X=0)。処理3では、X番目のCPU命令を実行す
る。ここで、異常電圧を検出しCPU6の処理をストッ
プさせたところから予め決められた数だけCPU6の処
理をさかのぼったところのCPU命令を0番目とする。
処理4では、電源電流モニタ17から検出信号が出てい
るか否かを判断する。そして処理5では、処理3で実行
されたCPU命令と電子部品のマトリクス(図9)から
CPU命令に相当する部品の故障メッセージをCPU6
の画面に表示する。
形態6による電子装置の診断システムを示す構成図であ
り、本実施形態は図7に示す回路構成に電源電流シャッ
トダウン回路18を追加したものである。電源電流モニ
タ17が電圧異常を検出すると、電源電流シャットダウ
ン回路18に検出信号が入力され、電源電流シャットダ
ウン回路18が電源電流をシャットダウンするものであ
る。これにより、基板故障により発生する電源電流異常
に対し適切な防災処置が可能となる。尚、上記シャット
ダウン回路18は、図1、図3に示す診断システムに設
けてもよい。
形態7による電子装置の診断システムを示す構成図であ
り、本実施形態においては、図10で示されるCPU6
と基準クロック発生回路10以外の回路を1つの基板1
9に組み込み、複数の基板19によって半導体試験装置
を構成するものである。このように多数枚の基板19で
構成される半導体試験装置においても、故障基板並びに
故障部品の検出及び特定電源電流異常に対する防災が可
能となる。尚、図1,図3,図7に示される回路につい
ても同様に複数の基板で構成するようにしてもよい。
断システムによれば、電子基板に電流を供給する手段
と、正常な電子基板に基準動作をさせた時の電流値を記
憶させる記憶手段と、他の電子基板に基準動作をさせた
ときの電流値と記憶手段に記憶された電流値とを比較す
ることによって電子基板の故障の有無を判断する手段と
を設けたので、電子基板の故障を迅速にしかも容易に発
見することができる。
システムによれば、電子基板に電流を供給する手段と、
正常な電子基板に基準動作をさせた時の電流値を時系列
的に記憶させる記憶手段と、他の電子基板に基準動作を
させたときの時系列的な電流値と記憶手段に記憶された
時系列的な電流値とを比較することによって電子基板の
故障の有無を判断する手段とを設けたので、電子基板の
故障の検出率を高めることができる。
方法によれば、2回目以降の電流測定値と1回目に記憶
手段に記憶された電流値との差を計算し、この差に応じ
て故障部品を特定するようにしたので、容易かつ迅速に
故障部品を取り換えることができる。
システムによれば、電子基板に電流を供給する手段と、
正常な電子基板に基準動作をさせた時の±ピーク時の電
流値を記憶させる記憶手段と、他の電子基板に基準動作
をさせた時の電流値と記憶手段に記憶された±ピーク時
の電流値とを比較することによって電子基板の故障の有
無を判断する手段とを設けたので、リアルタイムに電子
装置が故障した時点を検出することができる。
方法によれば、基準動作をさせたCPU命令の種類に応
じて故障部品を特定するようにしたので、容易かつ迅速
に故障部品を取り換えることができる。
システムによれば、電子部品の故障が検出された場合、
電流をシャットダウンするための手段を設けたので、電
源電流異常に対し適切な防災処置が可能となる。
システムによれば、CPU又は基準クロック発生回路以
外の回路を一枚の基板に組み込み、上記基板を複数枚設
けたので、複数の電子基板の診断が可能となる。
断システムを示す構成図である。
断システムの動作を示すための構成図である。
断システムを示す構成図である。
断方法を示すフローチャートである。
断方法におけるアドレスとデータとの関係を示す表であ
る。
断方法におけるアドレスと電子部品のマトリクスであ
る。
断システムを示す構成図である。
断方法を示すフローチャートである。
断方法におけるCPU命令と電子部品のマトリクスであ
る。
診断システムを示す構成図である。
診断システムを示す構成図である。
路、18 電源電流シャットダウン回路、19 基板。
Claims (7)
- 【請求項1】 電子基板に電流を供給する手段と、正常
な電子基板に基準動作をさせた時の電流値を記憶させる
記憶手段と、他の電子基板に上記基準動作をさせたとき
の電流値と上記記憶手段に記憶された電流値とを比較す
ることによって上記電子基板の故障の有無を判断する手
段とを設けたことを特徴とする電子装置の診断システ
ム。 - 【請求項2】 電子基板に電流を供給する手段と、正常
な電子基板に基準動作をさせた時の電流値を時系列的に
記憶させる記憶手段と、他の電子基板に上記基準動作を
させたときの時系列的な電流値と上記記憶手段に記憶さ
れた時系列的な電流値とを比較することによって上記電
子基板の故障の有無を判断する手段とを設けたことを特
徴とする電子装置の診断システム。 - 【請求項3】 請求項2記載の電子装置の診断システム
による診断方法であって、2回目以降の電流測定値と1
回目に記憶手段に記憶された電流値との差を計算し、こ
の差に応じて故障部品を特定することを特徴とする診断
方法。 - 【請求項4】 電子基板に電流を供給する手段と、正常
な電子基板に基準動作をさせた時の±ピーク時の電流値
を記憶させる記憶手段と、他の電子基板に上記基準動作
をさせた時の電流値と上記記憶手段に記憶された±ピー
ク時の電流値とを比較することによって上記電子基板の
故障の有無を判断する手段とを設けたことを特徴とする
電子装置の診断システム。 - 【請求項5】 請求項4記載の電子装置の診断システム
による診断方法であって、基準動作をさせたCPU命令
の種類に応じて故障部品を特定することを特徴とする診
断方法。 - 【請求項6】 電子部品の故障が検出された場合、電流
をシャットダウンするための手段を設けたことを特徴と
する請求項1、請求項2、又は請求項4記載の電子装置
の診断システム。 - 【請求項7】 CPU又は基準クロック発生回路以外の
回路を一枚の基板に組み込み、上記基板を複数枚設けた
ことを特徴とする請求項1、請求項2、請求項4又は請
求項6記載の電子装置の診断システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10241287A JP2000074998A (ja) | 1998-08-27 | 1998-08-27 | 電子装置の診断システム及び診断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10241287A JP2000074998A (ja) | 1998-08-27 | 1998-08-27 | 電子装置の診断システム及び診断方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000074998A true JP2000074998A (ja) | 2000-03-14 |
Family
ID=17072031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10241287A Pending JP2000074998A (ja) | 1998-08-27 | 1998-08-27 | 電子装置の診断システム及び診断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000074998A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7250781B2 (en) | 2002-12-19 | 2007-07-31 | Fuji Xerox Co., Ltd. | Circuit board inspection device |
JP2009133762A (ja) * | 2007-11-30 | 2009-06-18 | Hitachi Ulsi Systems Co Ltd | 半導体装置およびその試験方法 |
-
1998
- 1998-08-27 JP JP10241287A patent/JP2000074998A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7250781B2 (en) | 2002-12-19 | 2007-07-31 | Fuji Xerox Co., Ltd. | Circuit board inspection device |
JP2009133762A (ja) * | 2007-11-30 | 2009-06-18 | Hitachi Ulsi Systems Co Ltd | 半導体装置およびその試験方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4625313A (en) | Method and apparatus for testing electronic equipment | |
JP2008250594A (ja) | 装置診断方法および装置診断用モジュールならびに装置診断用モジュールを実装した装置 | |
JP2005165653A (ja) | 情報処理装置の障害情報採取システム | |
US20030063019A1 (en) | Integrated test structure and method for verification of microelectronic devices | |
JP2000074998A (ja) | 電子装置の診断システム及び診断方法 | |
JP2003098226A (ja) | プリント基板故障判定方法 | |
JPH10171677A (ja) | マイクロプロセッサおよびその検査方法 | |
JPH085708A (ja) | 電気回路診断方法およびその方法に使用する電気回路診断装置 | |
JPH08286703A (ja) | デジタル制御装置 | |
JP2001144614A (ja) | D/a変換器の診断方法およびアナログ出力装置 | |
JP2004093198A (ja) | 自己診断機能を有する電子装置 | |
JPH0793178A (ja) | マイクロコンピュータ診断装置 | |
JPH0514196A (ja) | 自己診断機能付入力回路 | |
JPS6336534B2 (ja) | ||
JPS6250845B2 (ja) | ||
JPS5849900B2 (ja) | Ipl時の診断方式 | |
JPS6319046A (ja) | レジスタ試験方式 | |
JPH0156440B2 (ja) | ||
JPS62145174A (ja) | デジタルパタ−ン発生装置 | |
JPS63159772A (ja) | 半導体試験装置 | |
JPS62118271A (ja) | 集積回路試験装置 | |
JPH0466880A (ja) | 障害処理装置 | |
JPS63157075A (ja) | 電子回路測定装置 | |
JPH06208479A (ja) | 情報処理装置の診断方式 | |
JP2000258196A (ja) | 計測処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |