JPH08286703A - デジタル制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 プラント運転中に制御装置内の入出力基板の
正確な試験を実施する。 【構成】このデジタル制御装置は、＃１ ＡＯ基板３〜
＃Ｎ ＡＯ基板４を有し、前記各基板から出力ラインを
通じて制御信号を出力し、それぞれの出力ラインに接続
されている＃１ 制御対象７〜＃Ｎ 制御対象８を制御
する制御装置１と、各基板から出力される制御信号の出
力ラインを＃１ 制御対象７〜＃Ｎ 制御対象８から一
定周期毎に切り離す切替回路２３と、＃１ 制御対象７
〜＃Ｎ 制御対象８のうち、切り離された出力ラインか
ら得られる制御信号の健全性を試験する試験装置１５
と、この試験中、切り離された出力ラインに対して制御
信号と同様の信号を出力し、対応する制御対象を制御す
るバックアップ用ＡＯ基板１９とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原子力プラントなどに
おいて、例えば弁やモータなどの制御対象を制御するデ
ジタル制御装置に関する。

【０００２】

【従来の技術】近年、原子力プラントなどにおいて、プ
ロセス制御する場合、プラントの安定運転ニーズが高ま
っていることから、予防保全のための技術開発が急務に
なっている。

【０００３】一般に原子力プラントのデジタル制御装置
はＣＰＵに管理されており、内部の診断の多くはデジタ
ル信号処理によって実施されているが、装置内部に設け
られている入出力基板のように対外部との電気信号レベ
ルのやりとりを行うものに関しては、診断はあまり行わ
れていないのが現状である。特に最終端にアナログ回路
を持つアナログ入出力基板に関しては、ドリフトなどの
問題が少なからずあるものの診断を実施している例は少
ない。

【０００４】図１０は従来のデジタル制御装置の構成を
示す図である。

【０００５】同図に示すように、このデジタル制御装置
１０１は、コントローラ部の制御ソフト１０２に管理さ
れている＃１ アナログ出力基板（以下ＡＯ基板と称
す）３０１〜＃Ｎ ＡＯ基板３０ｎを通じて、＃１ 制
御対象５０１〜＃Ｎ 制御対象５０ｎに操作信号を出力
する。

【０００６】これに対して＃１ 制御対象５０１〜＃Ｎ
制御対象５０ｎの各プロセス変化は、＃１ アナログ
入力（以下ＡＩ）４０１〜＃Ｎ ＡＩ４０ｎを通じて制
御ソフトに入力される。そして各ＡＯ基板に不適合が発
生したときには、入力されたプロセス量変化を基に制御
ソフトが原因基板を判定する。

【０００７】各ＡＯ基板や各ＡＩ基板の点検は、プラン
ト運転停止時にデジタル制御装置本体から各基板を一つ
一つ取り外して（オフラインし）、オフライン基板点検
装置６０１に装着し実施するが、プラントが運転を完全
に停止することがまれであることから点検周期は不定期
な場合が多い。

【０００８】そこで、従来は、図１１に示すように、制
御装置１０１と各制御対象５０１〜５０ｎとの間のライ
ン上にフィードバック抵抗７０１〜７０ｎを介在させて
各ラインに発生するアナログ電圧の値を制御装置１０１
内の各アンサバック用ＡＩ基板８０１〜８０ｎにフィー
ドバックすることにより制御装置１０１内の診断ソフト
９０１がプラント運転を停止することなく各ＡＯ基板３
０１〜３０ｎの出力の妥当性を判断し、各ＡＯ基板３０
１〜３０ｎの診断を行っている。

【０００９】しかし、この場合、制御装置１０１の各Ａ
Ｏ基板３０１〜３０ｎに対して、フィードバック抵抗７
０１〜７０ｎやアンサバック用ＡＩ基板８０１〜８０ｎ
などを１対１で設ける必要がある。

【００１０】また各ＡＯ基板３０１〜３０ｎからの出力
は電流であり、この場合、出力的に負荷インピーダンス
の制約がある。精度上は大きなフィードバック抵抗を使
用したいが、通常、数１０〜１００Ω程度の抵抗しか用
いることができず、このため、フィードバック抵抗に発
生する電圧はアンサバック用信号のフルスパンより極め
て小さく、得られた電圧をアンサバック用ＡＩ基板８０
１〜８０ｎでＡ／Ｄ変換した後の診断精度への影響が大
きくなる。

【００１１】さらに通常のＡＯ出力をアンサバックする
形になるため、ＡＯ信号レベルがほぼ一定しており、基
板点検時に行う往復 9点のサンプリング（ 0％→25％、
25％→50％、50％→75％、75％→100 ％、100 ％→75
％、75％→50％、50％→25％、25％→ 0％）は不可能で
ある。

【００１２】そして、上記診断結果、万一、ＡＯ基板３
０１〜３０ｎに不適合が発見された場合には、各ＡＯ基
板３０１〜３０ｎの機能をバックアップするものがない
ため、プラントを停止させなければ、プラントのプロセ
ス量異常が発生する。

【００１３】

【発明が解決しようとする課題】このように、近年の原
子力プラントにおけるプロセス制御では、以下のような
問題があった。

【００１４】すなわち、制御装置内の入出力基板を診断
するための診断回路を各基板に対して１対１に設ける必
要があり制御装置自体がハード的に大型化し、これは回
路の信頼性低下の要因になる。またプラント運転中は診
断回路による試験が不可能であり、各基板を一定周期毎
に点検できないため基板の劣化傾向がつかめないなどの
問題があった。

【００１５】そこでプラント運転中も診断できるように
制御装置と制御対象との間にフィードバック抵抗を介在
させてフィードバック電圧を検出した場合でも、フィー
ドバックされるのがアナログ信号であるためインピーダ
ンスなどの条件から診断精度が低い。またこの場合に基
板不適合が検出されても、出力基板の異常か診断回路の
異常かの判断に時間を要するばかりか、代替手段がない
ためプラント運転中はプロセス量の異常を防止できな
い。

【００１６】本発明はこのような課題を解決するために
なされたもので、プラント運転中に基板の試験ができ、
装置全体の小型化が図れ、基板を一定周期毎に点検で
き、プロセス量異常に陥ることのないデジタル制御装置
を提供することを目的としている。

【００１７】

【課題を解決するための手段】上記した目的を達成する
ために、請求項１記載のデジタル制御装置は、制御対象
に対して信号ラインを介して接続され、前記信号ライン
を通じて信号の授受を行うための入出力基板を有する制
御手段と、前記制御対象または前記入出力基板のうち、
いずれか一方の健全性を試験する試験手段と、前記試験
手段により試験される前記制御対象または前記入出力基
板の機能をバックアップするバックアップ手段と、前記
制御手段の入出力基板と前記制御対象間の信号ラインを
周期的に切り離し、切り離された一方を前記試験手段に
接続し、かつ他方を前記バックアップ手段に接続する切
替手段とを具備している。

【００１８】また請求項２記載のデジタル制御装置は、
請求項１記載のデジタル制御装置において、前記切替手
段により前記信号ラインが切り離されていないとき、前
記試験手段および前記バックアップ手段を校正する校正
手段を具備している。

【００１９】さらに請求項３記載のデジタル制御装置
は、請求項１および２記載のデジタル制御装置におい
て、前記試験手段により試験された試験データを蓄積す
る蓄積手段と、前記蓄積手段により蓄積された試験デー
タの経時的な精度変化を基に、前記入出力基板の劣化傾
向を判断する診断手段と、前記診断手段による診断結果
を表示する表示手段とを具備している。

【００２０】

【作用】請求項１記載の発明では、各入出力基板と制御
対象間の信号ラインが切替手段により周期的に切り離さ
れて、いずれか一方の試験が試験手段により実施され
る。その間、試験中の機能はバックアップ手段によりバ
ックアップされる。そして試験結果、不適合があったと
きはバックアップ手段によりバックアップが継続され
る。

【００２１】したがって、プラント運転中に入出力基板
の試験が実施できると共に、試験結果、不具合があって
もバックアップが継続されるのでプロセス量異常に陥る
ことがなくなる。

【００２２】また請求項２記載の発明では、切替手段に
より各ラインが切り離されていないとき、つまり通常運
転中、試験手段およびバックアップ手段の校正が実施さ
れる。 したがって、基板試験や不具合防止の信頼性お
よび保全性が向上する。

【００２３】さらに請求項３記載の発明では、試験手段
により試験された試験データが蓄積手段により蓄積さ
れ、診断手段により試験データの経時的な精度変化を基
に、入出力基板の劣化傾向が判断され、その診断結果が
表示手段に表示される。

【００２４】したがって、入出力基板の劣化傾向を容易
に判断することができる。

【００２５】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【００２６】図１は本発明に係る第１実施例のデジタル
制御装置の構成を示す図である。

【００２７】同図において、１はプラントのプロセス量
を制御する制御手段としての制御装置である。この制御
装置１は制御ソフト２と、統括下のアナログ出力基板
（以下ＡＯ基板と称す）（＃１ ＡＯ基板３〜＃Ｎ Ａ
Ｏ基板４など）を有している。１５は試験手段としての
試験装置である。この試験装置１５は取合装置１６、テ
ストプログラム１７、外部取合装置１８、バックアップ
用ＡＯ基板１９、試験用アナログ入力基板（以下、試験
用ＡＩ基板と称す）２０などから構成されている。テス
トプログラム１７は一定時間周期毎あるいはユーザによ
り指示操作されたときに試験を実施するものである。

【００２８】この試験装置１５はテストプログラム１７
からの要求を取合装置１６を介して制御ソフト２へ出力
するものであり、この要求を受けた制御ソフト２は、試
験対象のＡＯ基板からの制御出力値を試験装置１５のバ
ックアップ用ＡＯ基板１９へ出力するものである。＃１
制御対象７〜＃Ｎ 制御対象８は、弁やモータなどの
制御対象を示すものである。

【００２９】２３は切替回路である。この切替回路２３
は切替信号２２により各＃１ ＡＯ基板３〜＃Ｎ ＡＯ
基板４からの制御信号を試験装置１５と＃１ 制御対象
７〜＃Ｎ 制御対象８とに切り替えるものである。例え
ば切替信号２２を受けると、切替回路２３は制御装置１
から＃１ 制御対象７〜＃Ｎ 制御対象８への出力ライ
ンを切り離し、試験装置１５のバックアップ用ＡＯ基板
１９からのラインを、切り離された制御対象側の出力ラ
インに接続し、切替信号２２の入力がなくなると、試験
装置１５を切り離し、制御装置１からの出力ラインを＃
１ 制御対象７〜＃Ｎ 制御対象８に接続する。

【００３０】このデジタル制御装置の場合、各ＡＯ基板
に対する試験の実施は以下の手順で行われる。

【００３１】まず、試験装置１５内のテストプログラム
１７が一定時間周期毎に制御装置１に対して試験対象Ａ
Ｏ基板の出力データを取合装置１６を介して要求し、制
御ソフト２よりデータを入手する。なお要求に対するデ
ータ入手方法としては、上記のように制御装置１からデ
ータを入手する場合と、常時ＡＯデータを一括入手する
場合とがある。

【００３２】続いて、テストプログラム１７は切替回路
２３に対して、例えば＃１ ＡＯ基板３などの選択指令
を外部取合装置１８を介して切替信号２２を出力する。

【００３３】すると、切替回路２３により＃１ 制御対
象７への出力ラインが切り離され、＃１ ＡＯ基板３の
出力は試験負荷２１を介して試験用ＡＩ基板２０に入力
される。これと同時にバックアップＡＯ基板１９は＃１
制御対象７に接続されその制御対象の制御を継続する。

【００３４】またテストプログラム１７からは、制御装
置１に対して試験用出力設定信号（デジタル信号）が 9
段階で順次出力され、制御ソフト２により各設定信号に
対応する＃１ ＡＯ基板３の出力が割り付けられる。

【００３５】そしてテストプログラム１７は＃１ ＡＯ
基板３の出力設定と試験用ＡＩ基板２０の入力値とを比
較し、各設定点毎の試験用ＡＩ基板２０の入力カウント
と精度を記憶する。

【００３６】そしてこの比較結果、いずれかの設定点で
精度を逸脱した場合には、バックアップ用ＡＯ基板１９
の動作を継続し、外部のＣＲＴなどに異常を示すメッセ
ージを表示させたり、スピーカから警報音を発してユー
ザに報知する。

【００３７】このようにこの第１実施例のデジタル制御
装置によれば、制御装置運転中に一定周期で、＃１ Ａ
Ｏ基板３〜＃Ｎ ＡＯ基板４までの複数のＡＯ基板が、
バックアップ用ＡＯ基板１９側にバンプレスに切り替え
られ、当該ＡＯ基板に試験用設定、例えば 0％、25％、
50％、70％、100 ％などが与えられ、それぞれの出力が
試験用ＡＩ基板２０に読み込まれて、各設定出力に対す
る基板精度が試験され、この試験結果、設定範囲を逸脱
した場合には、バックアップ用ＡＯ基板１９がバックア
ップを継続するので、複数のＯＡ基板をプラント運転中
（オンライン中）に、一つの試験用ＡＩ基板２０で定期
的に点検することが可能になり、プロセス制御に影響を
及ぼす前に不具合要因を除去することができる。

【００３８】また試験用ＡＩ基板２０一つで複数のＡＯ
基板を試験できるようになるので、従来、試験回路を１
対１に設けていたのに比べて装置全体（ハードウェア構
成）を小型化できる。しかも点検用の信号がデジタル信
号であるためフィードバックインピーダンスを大きく取
れ、精度の高い点検を行うことができる。さらにテスト
プログラム１７からの試験要求が一定周期で出力される
ので、各ＡＯ基板の診断が定期的に行えるようになり、
基板の劣化傾向を容易に判断でき、不具合予防や保全面
での効果も高くなる。またバックアップＡＯ用基板１９
が設けられているので、不具合が発生した（精度を逸脱
した）ＡＯ基板に対するバックアップが可能になる。し
たがって、制御装置の動作を停止させずに済み、プラン
トの稼動率を向上することができる。

【００３９】次に本発明に係る第２実施例のデジタル制
御装置について説明する。

【００４０】図２は本発明の第２実施例のデジタル制御
装置の構成を示す図である。

【００４１】同図に示すように、この第２実施例のデジ
タル制御装置は、図１の試験装置１５を制御装置１内に
収納したものであり、制御装置１の外部に試験装置の筺
体を配置することがなくなる。

【００４２】すなわち、この第２実施例のデジタル制御
装置は、第１実施例の制御装置１にテストプログラム１
７、外部取合装置１８、バックアップ用ＡＯ基板１９、
試験用ＡＩ２０を追加し、外部に切替回路２３を設けて
実現したものである。

【００４３】この第２実施例のデジタル制御装置によれ
ば、先の第１実施例と同様な効果が得られると共に、試
験装置１５の機能を制御装置１に統合できるので、取合
装置１６が不要になり、実施例１よりも装置全体をコン
パクト化できる。

【００４４】次に本発明に係る第３実施例のデジタル制
御装置について説明する。

【００４５】図３は本発明の第３実施例のデジタル制御
装置の構成を示す図である。

【００４６】同図において、３１はプラントのプロセス
量を制御する制御手段としての制御装置である。制御装
置３１は制御ソフト３２と、統括下のアナログ入力基板
（以下ＡＩ基板と称す）（＃１ ＡＩ基板３３〜＃Ｎ
ＡＩ基板３４など）を有している。３５は試験手段とし
ての試験装置である。この試験装置３５は取合装置３
６、テストプログラム３７、外部取合装置３８、バック
アップ用ＡＩ基板３９、試験用ＡＯ基板４０などから構
成されている。テストプログラム３７は一定時間周期毎
あるいはユーザにより指示操作されたときに試験を実施
するものである。この試験装置３５はテストプログラム
３７からの要求を取合装置３６を介して制御ソフト３２
へ出力するものであり、この要求を受けた制御ソフト３
２は、試験対象のＡＯ基板からの制御出力値を試験装置
３５のバックアップ用ＡＯ基板３９へ出力する。４３は
切替回路である。この切替回路４３は切替信号４２を出
力して各＃１ 制御対象７〜＃Ｎ 制御対象８からの信
号を制御装置３１側と試験装置３５側とに切り替えるも
のである。切替回路４３が切替信号４２を受けると、切
替回路４３は制御装置３１への入力ラインを切り離し、
その入力ラインを試験装置３５のバックアップ用ＡＩ基
板３９へ接続し、切り離された制御装置３１側のライン
を試験装置３５に接続し、切替信号２２の入力がなくな
ると、試験装置３５を切り離し、＃１ 制御対象４７〜
＃Ｎ 制御対象４８と制御装置３１とのラインを接続す
る。

【００４７】この第３実施例のデジタル制御装置の場
合、各ＡＩ基板３３〜３４に対する試験の実施は、試験
装置３５のテストプログラム３７が、一定時間毎の周期
あるいはユーザーの指示操作によって行う。

【００４８】例えばプラント運転中、一定時間が経過す
ると、テストプログラム３７は、制御装置３１に対して
試験対象のＡＩ基板の入力データを取合装置３６を介し
て要求する。この要求により制御装置３１は試験を実施
する該当ＡＩ基板、例えば＃１ ＡＩ基板３３などの入
力カウント値を試験装置３５に送信すると共に、制御装
置３１は試験装置３５よりバックアップ用ＡＩ基板３９
の入力カウント値を得てそれを制御に使用する。なお、
この試験装置３５の入力データ（入力カウント値）の受
け取り形として、制御装置３１に要求を出してデータを
受ける場合と、常時データを受ける場合とがある。

【００４９】続いて、テストプログラム３７は、切替回
路４３に対して、＃１ ＡＩ基板３３の選択指令を切替
信号４２として外部取合装置３８を介して切替回路４３
に出力する。これにより、＃１ ＡＩ基板３３は、試験
用ＡＯ基板４０に接続される。同時にバックアップ用Ａ
Ｉ基板３９は、＃１ ＡＩ基板３３に対応する＃１制御
対象４７に接続され、試験装置３５よりプロセスデータ
が制御装置３１に送られ制御が継続される。

【００５０】さらにテストプログラム３７からは試験用
ＡＯ基板４０に試験用の複数の出力設定値（ 0％、25
％、50％、70％、100 ％など）が送られ、各設定値に対
応する試験信号が試験用ＡＯ基板４０から＃１ ＡＩ基
板３３に入力される。

【００５１】そしてテストプログラム３７は＃１ ＡＩ
基板３３の入力カウントと、試験用ＡＯ基板４０の設定
とを比較し、各設定点毎の＃１ ＡＩ基板３３の入力カ
ウントと精度を確認し記憶する。

【００５２】この比較結果、精度を逸脱した場合には、
バックアップ用ＡＩ基板３９の動作を継続し、外部のＣ
ＲＴに不具合を示すメッセージを表示したり、スピーカ
などから警報を発して報知する。

【００５３】このようにこの第３実施例のデジタル制御
装置によれば、制御装置運転中に一定周期で、複数のＡ
Ｉ基板（＃１ ＡＩ基板３３〜＃Ｎ ＡＩ基板３４な
ど）の制御をバックアップ用ＡＩ基板側にバンプレスに
切り替え、当該ＡＩ基板３３、３４などに試験用ＡＯ基
板４０より試験用設定、例えば％、25％、50％、70％、
100 ％などを与えて入力し、設定入力に対するＡＩ入力
カウントより各基板を順に試験し、この試験結果、設定
範囲を逸脱した場合には、バックアップ用ＡＩ基板３９
がパックアップを継続するので、複数のＡＩ基板（＃１
ＡＩ基板３３〜＃Ｎ ＡＩ基板３４など）をオンライ
ン中に点検できるようになり、制御に影響を与える前に
不具合発生要因を除去することができる。

【００５４】また＃１ ＡＩ基板３３〜＃Ｎ ＡＩ基板
３４の診断が定期的に行われるので、入力基板の劣化傾
向を判断でき、予防保全面での効果も高くなる。さらに
ある入力基板に不具合があったときにその入力基板の機
能がバックアップＡＩ基板３９によりバックアップされ
るので、プラント運転を停止せずに済みプラント全体の
稼動率向上を図ることができる。

【００５５】次に本発明に係る第４実施例のデジタル制
御装置について説明する。

【００５６】図４は本発明の第４実施例のデジタル制御
装置の構成を示す図である。

【００５７】同図に示すように、制御装置１には、制御
ソフト３２や＃１ ＡＩ基板３３〜＃Ｎ ＡＩ基板３４
などの他、試験装置３５としてのハードウェア、例えば
テストプログラム３７、外部取合装置３８、バックアッ
プ用ＡＩ基板３９および試験用ＡＯ基板４０などが含ま
れている。

【００５８】すなわち、このデジタル制御装置は、第３
実施例で示した試験装置１５の機能を制御装置１内に収
めたものであり、試験装置１５として別置きの筺体を用
いることなく構成されている。

【００５９】この第４実施例のデジタル制御装置によれ
ば、先の第３実施例と同様の効果が得られると共に、制
御装置３１に試験装置３５の機能が統合されているの
で、第３実施例の取合装置３６が抹消され、第３実施例
よりもハードウェア構成を少なくでき、装置のコンパク
ト化が可能になると共に、ハードウェアが少ない分、装
置の信頼性を向上することができる。

【００６０】次に本発明に係る第５実施例のデジタル制
御装置について説明する。

【００６１】図５は本発明の第５実施例のデジタル制御
装置の構成を示す図である。

【００６２】同図に示すように、制御装置１自体の構成
は第１実施例のものと同様である。一方、試験装置５０
には、第１実施例のテストプログラム１７に点検および
校正機能を追加したテストプログラム５１が設けられて
いる。またこの試験装置５０には、校正基準信号発生器
５２を通じて切替回路５３が接続されている。この切替
回路５３には、校正基準信号発生器５２からの校正基準
信号を試験用ＡＩ基板２０へ接続する接続回路５５と、
バックアップ用ＡＯ基板１９の試験用の入力回路（バッ
クアップＡＯテストスイッチ）５６とが追加されてい
る。

【００６３】すなわち、この第５実施例は上記第１実施
例のデジタル制御装置の構成に試験装置５０内の試験用
ＡＩ基板２０およびバックアップ用ＡＯ基板１９に対す
る校正および点検機能を追加したものである。

【００６４】このデジタル制御装置の場合、各ＡＯ基板
３、４の試験が実施されていないときに校正動作が実施
される。

【００６５】まず、テストプログラム５１は、外部取合
装置１８を通じて校正用の切替信号５４を接続回路５５
へ出力し、これにより校正基準信号発生器５２と試験用
ＡＩ基板２０とが接続される。

【００６６】すると、テストプログラム５１から基準設
定信号が校正基準信号発生器５２に送られて、対応する
試験入力信号が試験用ＡＩ基板２０に入力される。

【００６７】そしてテストプログラム５１において試験
用ＡＩ基板２０の精度確認が行われると共に、誤差があ
る場合には補正処理が行われる。

【００６８】校正後、テストプログラム５１は、接続回
路５５への切替信号５４の出力を停止すると共に、入力
回路５６に切替信号５４を出力し、試験用ＡＩ基板２０
とバックアップ用ＡＯ基板１９とを接続し、バックアッ
プ用ＡＯ基板１９から出力される制御信号について試験
用ＡＩ基板２０にて精度確認を行う。

【００６９】このように第５実施例のデジタル制御装置
によれば、ＡＯ基板３、４が試験されていない試験非実
施時に、試験用に設定された校正基準信号発生器５２の
出力が接続回路５５を通じて試験用ＡＩ基板２０に入力
され、試験用ＡＩ基板２０の健全性確認（校正）が行わ
れるので、試験装置５０内の試験機能について自動校正
および点検を実施できる。また試験用ＡＩ基板２０の校
正後、切替回路５３内で試験用ＡＩ基板２０とバックア
ップ用ＡＯ基板１９とが接続され、試験用ＡＩ基板２０
にてバックアップ用ＡＯ基板１９の健全性確認が実施さ
れるので、試験装置５０内のバックアップ機能について
も自動校正および点検を実施できる。

【００７０】この結果、試験装置５０自体の信頼性向上
と共に制御装置１の稼動率向上を図ることができる。

【００７１】次に本発明に係る第６実施例のデジタル制
御装置について説明する。

【００７２】図６は本発明の第６実施例のデジタル制御
装置の構成を示す図である。

【００７３】この第６実施例のデジタル制御装置は、第
５実施例で示したデジタル制御装置の試験装置部分を制
御装置６０内に収めたものであり、試験装置５０として
別置きの筺体を用いることなく構成されている。

【００７４】すなわち、制御装置６０に制御装置本体の
制御機能と、試験機能および校正機能とを一体化したも
のである。

【００７５】このように第６実施例のデジタル制御装置
によれば、先の第５実施例と同様の効果が得られると共
に、制御装置６０に試験機能が統合されているので、第
５実施例の取合装置１６が不要になり、第５実施例より
もハードウェア構成を少なくでき、装置のコンパクト化
が可能になると共に、ハードウェアが少ない分、装置の
信頼性を向上することができる。

【００７６】次に本発明に係る第７実施例のデジタル制
御装置について説明する。

【００７７】図７は本発明の第７実施例のデジタル制御
装置の構成を示す図である。

【００７８】同図に示すように、制御装置３１自体の構
成は第３実施例のものと同様である。 一方、試験装置
７０には、第３実施例のテストプログラム３７に校正お
よび試験機能を追加したテストプログラム７１が設けら
れている。またこの試験装置７０には、校正基準信号発
生器７２を介して切替回路７３が接続されている。切替
回路７３には、バックアップ用ＡＩ基板３９への入力ラ
インを試験用ＡＯ基板４０側と校正基準信号発生器７２
側へ切り替える接続回路７５と、バックアップ用ＡＩ基
板３９の試験用の校正入力回路（校正スイッチ）７６と
が追加されている。 すなわち、この第７実施例は、上
記第３実施例のデジタル制御装置の構成に試験装置３５
内のバックアップ用ＡＩ基板３９に対する校正および試
験機能を追加したものである。

【００７９】このデジタル制御装置の場合、各ＡＩ基板
３３、３４の試験が実施されていないときにバックアッ
プ用ＡＩ基板３９に対する校正および試験動作が実施さ
れる。なお＃１ ＡＩ基板３３〜＃Ｎ ＡＩ基板３４の
試験内容は第３実施例と同一である。

【００８０】まず、テストプログラム７１は外部取合装
置３８を通じて校正用の切替信号７４を切替回路７３に
出力する。

【００８１】すると、切替回路７３では、接続回路７５
により基準信号発生器７２とバックアップＡＩ基板３９
とが接続される。

【００８２】続いて、テストプログラム７１は、外部取
合装置３８を通じて基準信号発生器７２を制御し、基準
設定信号（複数の設定値を持つデジタル信号）７７をバ
ックアップＡＩ基板３９に出力させ、テストプログラム
７１により校正処理が実施される。

【００８３】校正後、テストプログラム７１は外部取合
装置３８を通じて試験用の切替信号７４を切替回路７３
に出力する。

【００８４】すると、切替回路７３では、接続回路７５
により試験用ＡＯ基板４０とバックアップＡＩ基板３９
とが接続される。そしてテストプログラム１７により試
験用ＡＯ基板４０の出力が変化され、校正後のバックア
ップＡＩ基板３９を通じて帰還された信号を基に、試験
用ＡＯ基板４０自体の診断と、必要により校正が行われ
る。

【００８５】このようにこの第７実施例のデジタル制御
装置によれば、各ＡＩ基板３３、３４が試験されていな
い試験非実施時に、テストプログラム７０により校正用
に設定された校正基準信号発生器７２の出力が切替回路
７３を通じてバックアップ用ＡＩ基板３９に入力され、
バックアップ用ＡＩ基板３９の健全性確認（校正）が行
われるので、試験装置７０内のバックアップ機能につい
て自動校正および点検などを行うことができる。

【００８６】また校正後、試験用ＡＯ基板４０の出力が
切替回路７３を通じてバックアップ用ＡＩ基板３９に入
力されて試験用ＡＯ基板４０自体の健全性の確認が実施
されるので、試験装置７０内の試験機能についても自動
校正および点検などを行うことができる。

【００８７】この結果、試験装置７０の信頼性向上、制
御装置３１の稼動率向上を図ることができる。

【００８８】次に本発明に係る第８実施例のデジタル制
御装置について説明する。

【００８９】図８は本発明の第８実施例のデジタル制御
装置の構成を示す図である。

【００９０】この第８実施例は、上記第７実施例で示し
たデジタル制御装置の試験装置部分を制御装置８０内に
収めたものであり、試験装置５０として別置きの筺体を
用いることなく構成されている。

【００９１】すなわち、制御装置８０に制御装置本体の
制御機能と、試験機能および校正機能とを一体化したも
のである。

【００９２】このように第８実施例のデジタル制御装置
によれば、先の第７実施例と同様の効果が得られると共
に、制御装置８０に試験機能が統合されているので、第
７実施例の取合装置３６が不要になり、第７実施例より
もハードウェア構成を少なくでき、装置のコンパクト化
が可能になると共に、ハードウェアが少ない分、装置の
信頼性を向上することができる。

【００９３】次に、本発明に係る第９実施例のデジタル
制御装置について説明する。

【００９４】図９は本発明の第９実施例の基板試験デー
タ解析機能を備えたデジタル制御装置の構成を示す図で
ある。

【００９５】同図において、９０は計算機であり、上記
第１実施例の試験装置１５とインターフェイス９１を通
じて接続されている。この試験装置１５や制御装置１自
体は、実施例１などの構成と同様であるが、他の手法で
構成することも可能である。

【００９６】この計算機９０には、前記インターフェイ
ス９１の他、メモリ９２、診断プログラム９３などが設
けられている。メモリ９２は試験データを蓄積するもの
である。診断プログラム９３は試験データの経時変化か
ら各基板の診断を行うものである。また計算機９０に
は、キーボード９４およびＣＲＴ９５などの入出力装置
が接続されている。

【００９７】この第９実施例のデジタル制御装置の場
合、試験装置１５によりＡＩ基板／ＡＯ基板などが試験
された結果の試験データは、インターフェース９１を通
じて計算機９０内に入力され、メモリ９２に蓄積され
る。

【００９８】このメモリ９２へのデータ蓄積に際しては
ＡＩ基板／ＡＯ基板などの各試験データに測定時間デー
タが付加されるなど時間的な管理が施される。そしてキ
ーホード９４よりユーザー要求があると、それを受けた
診断プログラム９３により試験データが診断処理されて
その診断結果がＣＲＴ９５の画面９５ａ上にグラフ形式
などで表示される。

【００９９】このときの診断処理内容は以下に示す通り
である。

【０１００】まず、試験基板毎の測定時系列の精度をプ
ロットし、予め設定した限界精度より余裕を持った管理
値に精度が達した場合、ＣＲＴ９５にメッセージを出力
してユーザーに報知する。また精度上昇傾向を予測し基
板交換時期を推定しそれを表示する。

【０１０１】このようにこの第９実施例のデジタル制御
装置によれば、オンライン中、ＡＩ／ＡＯ基板試験の定
期的な点検データを計算機内のメモリ９２に蓄積し、ユ
ーザ要求があったとき、あるいは一定期間毎に各基板の
精度変化をトレンドし、各基板毎の精度下限に対しマー
ジンを見込んだ警報用設定値からトレンドが逸脱した場
合、基板交換要求などのメッセージをＣＲＴ９５上に表
示する。

【０１０２】また精度変化傾向を時系列に評価し、その
評価結果が警報用の設定あるいは精度下限を予め定めた
値から所定時間内に逸脱すると判断した場合は上記メッ
セージを表示する。

【０１０３】すなわち、試験装置１５で得られた基板試
験データが計算機９０によって解析され、基板の診断が
行なわれるので、不具合発生前の予防保全を確実に実施
でき、プラントの稼動率向上を図ることができる。

【０１０４】

【発明の効果】以上説明したように本発明によれば、各
制御対象に対する制御や各入出力基板の機能がバックア
ップされつつ入出力基板が一定周期で試験されれるの
で、プラント運転中に各入出力基板の試験を確実に行え
る。

【０１０５】またこの診断結果、ある基板に不具合があ
ってもバックアップ手段により各制御対象に対する制御
や基板の機能のバックアップが継続されるので、プロセ
ス量異常に陥ることがなくなる。

【０１０６】さらに上記試験結果のデータが蓄積され、
それを基に各基板を診断した結果が表示されるので、各
基板の劣化傾向を容易に判断でき、従来に比べて保守面
の信頼性を向上することができる。

【０１０７】この結果、不具合予防および保全を確実に
実施でき、プラント運転の信頼性および運転効率を向上
することができる。

【図面の簡単な説明】

【図１】本発明に係る第１実施例のデジタル制御装置の
構成を示す図である。

【図２】本発明に係る第２実施例のデジタル制御装置の
構成を示す図である。

【図３】本発明に係る第３実施例のデジタル制御装置の
構成を示す図である。

【図４】本発明に係る第４実施例のデジタル制御装置の
構成を示す図である。

【図５】本発明に係る第５実施例のデジタル制御装置の
構成を示す図である。

【図６】本発明に係る第６実施例のデジタル制御装置の
構成を示す図である。

【図７】本発明に係る第７実施例のデジタル制御装置の
構成を示す図である。

【図８】本発明に係る第８実施例のデジタル制御装置の
構成を示す図である。

【図９】本発明に係る第９実施例のデジタル制御装置の
構成を示す図である。

【図１０】従来のデジタル制御装置を示す図である。

【図１１】従来のフィードバック抵抗を有するデジタル
制御装置を示す図である。

【符号の説明】

１…制御装置、２…制御ソフト、３…＃１ ＡＯ基板、
４…＃Ｎ ＡＯ基板、７…＃１ 制御対象、８…＃Ｎ
制御対象、１５…試験装置、１６…取合装置、１７…テ
ストプログラム、１８…外部取合装置、１９…バックア
ップ用ＡＯ基板、２０…試験用ＡＩ基板、２１…試験負
荷、２２…切替信号、２３…切替回路、５２…校正基準
信号発生器、９０…計算機、９１…インターフェース、
９２…メモリ、９３…診断プログラム、９４…キーボー
ド、９５…ＣＲＴ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御対象に対して信号ラインを介して接
   続され、前記信号ラインを通じて信号の授受を行うため
   の入出力基板を有する制御手段と、 前記制御対象または前記入出力基板のうち、いずれか一
   方の健全性を試験する試験手段と、 前記試験手段により試験される前記制御対象または前記
   入出力基板の機能をバックアップするバックアップ手段
   と前記制御手段の入出力基板と前記制御対象間の信号ラ
   インを周期的に切り離し、切り離された一方を前記試験
   手段に接続し、かつ他方を前記バックアップ手段に接続
   する切替手段とを具備したことを特徴とするデジタル制
   御装置。
2. 【請求項２】 請求項１記載のデジタル制御装置におい
   て、 前記切替手段により前記信号ラインが切り離されていな
   いとき、前記試験手段および前記バックアップ手段を校
   正する校正手段を具備したことを特徴とするデジタル制
   御装置。
3. 【請求項３】 請求項１および２記載のデジタル制御装
   置において、 前記試験手段により試験された試験データを蓄積する蓄
   積手段と、 前記蓄積手段により蓄積された試験データの経時的な精
   度変化を基に、前記入出力基板の劣化傾向を判断する診
   断手段と、 前記診断手段による診断結果を表示する表示手段とを具
   備したことを特徴とするデジタル制御装置。