JP2011109653A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011109653A5 JP2011109653A5 JP2010240108A JP2010240108A JP2011109653A5 JP 2011109653 A5 JP2011109653 A5 JP 2011109653A5 JP 2010240108 A JP2010240108 A JP 2010240108A JP 2010240108 A JP2010240108 A JP 2010240108A JP 2011109653 A5 JP2011109653 A5 JP 2011109653A5
- Authority
- JP
- Japan
- Prior art keywords
- dac
- resolution
- daq
- daq system
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Description
本発明は、高分解能データ取込みシステムの校正に関する。
典型的には、測定機器が所定分解能の測定を実行できると、校正に用いる基準ソースの測定パラメータは、測定機器の分解能よりも高い分解能で、通常は、測定処理でのノイズを考慮して少なくとも1又は2オーダー高い既知でなければならない。しかし、測定機器が高分解能ならば、一層高い分解能の基準ソースの測定パラメータを設計する工程が非常に高価となる。
(1)デジタル・アナログ変換器(DAC)を具え、第1分解能を有するデータ取込み(DAQ)システムであって、上記DACが、上記第1分解能よりも低い分解能を有し、上記第1分解能よりも高い分解能を有する基準ソースを用いて上記DAQシステム及び上記DACを最初に校正した後において、上記DAQシステムを校正するソースとして利用されるよう構成されることを特徴とするデータ取込みシステム。
(2)上記DAQシステムを最初に校正するには;複数の電気信号の第1セットを上記基準ソースから上記DAQに送り、上記DAQシステムからの複数の出力電気信号の第1セットを測定して得た複数のデータ・ポイントの第1セットを発生し;上記複数のデータ・ポイントの第1セットから上記DAQシステム用の複数の校正係数の第1セットを発生し;上記複数の校正係数の第1セットに基づいて上記DAQシステムの複数の測定値に第1ソフトウェア校正を適用し;さらに、上記DACを最初に校正するには;複数のデジタル符号ワードを上記DACに送って得た複数のデータ・ポイントの第2セットを発生して、上記DAQシステムから複数の出力電気信号の第2セットを発生し、上記DAQシステムからの複数の出力電気信号の第2セットを測定し、上記第1ソフトウェア補正を適用し、上記DAQシステムを校正するための上記ソースとしての上記DACを用いるために上記複数のデータ・ポイントの第2セットを蓄積する概念1のデータ取込みシステム。
(3)第1組の校正係数を発生することは、上記複数のデータ・ポイントの第1セットに曲線をフィットさせ、上記曲線の傾斜及びオフセットを求める概念2のデータ取込みシステム。
(4)上記複数のデータ・ポイントの第1セットに曲線をフィットさせることに、最小二乗適合アルゴリズムを用いる概念3のデータ取込みシステム。
(5)上記DAQシステムを校正するソースとして上記DACを用いることは、上記複数のデータ・ポイントの第2セットにおける各デジタル符号ワードを発生して、それを上記DACに供給し、上記DACの出力が上記DAQシステムの入力に結合し;上記DAQシステムからの対応する測定出力に各々を記録し;上記デジタル符号ワード及び対応する測定出力信号から複数の校正係数の第2セットを決定し;上記複数の校正係数の第2セットに基づいて、上記DAQシステムの複数の測定値に対する上記第1ソフトウェア補正に対して、第2ソフトウェア補正を適用する概念2のデータ取込みシステム。
(6)上記DAQシステムが多チャネルであり、各チャネルが複数のデータ・ポイントの第1セット、第1ソフトウェア補正、複数の校正係数の第1セット及び複数のデータ・ポイントの第2セットを有する概念2のデータ取込みシステム。
(7)1つ以上の上記多チャネルが利得を与える概念6のデータ取込みシステム。
(8)上記DACが低温度係数を有する概念1のデータ取込みシステム。
(9)第1分解能を有し、該第1分解能よりも低い分解能のデジタル・アナログ変換器により校正されるデータ取込み(DAQ)システムであって、
入力電気信号を受けるように構成された信号チェーンと、
該信号チェーンの入力に結合されたデジタル・アナログ変換器(DAC)であって、該DACが、デジタル符号ワード入力を受けて、対応するアナログ電気信号を上記信号チェーンの入力に出力し、上記DACが上記第1分解能よりも低い第2分解能を有する上記DACと、
上記信号チェーンの出力に結合されたアナログ・デジタル変換器(ADC)と、
上記第1分解能よりも高い分解能の基準ソースによる上記DAQシステムの校正に基づいた上記DAQシステムの複数の測定値に対する第1ソフトウェア補正と、複数のデジタル符号ワードの1セットを上記DACに送り、上記DACから複数の電気信号の1セットを発生して上記信号チェーンへと送り、上記ADCからの複数の出力電気信号の1セットを測定することにより得たデータの1セットとを蓄積するように構成されたメモリと、
少なくとも上記データの1セットに基づいて上記DACを制御し、上記DAQシステムを校正するように構成されたプロセッサとを具え、
上記DAQシステムの校正処理が、
上記データの1セット中の上記デジタル符号ワードのそれぞれを発生して上記DACに供給する処理と、
上記DAQシステムからの対応する測定出力のそれぞれを記録する処理と、
上記DACに供給された上記デジタル符号ワード及び上記測定出力から複数の校正係数の1セットを決定する処理と、
上記複数の校正係数の1セットに基づいて第2ソフトウェア補正を適用し、上記DAQシステムを校正する処理とを具え、
上記第1ソフトウェア補正を生成するための上記第1分解能よりも高い第3分解能を有する基準ソースにより上記DAQシステムを最初に校正するデータ取込みシステム。
(10)最小二乗適合アルゴリズムを用いて、上記デジタル符号ワード及び測定出力から上記校正係数を決定する概念11のシステム。
(11)上記DACは低温度係数である概念11のシステム。
(12)上記信号チェーンが多チャネルを具え、1組の校正係数を各チャネル毎に蓄積する概念11のシステム。
(13)上記信号チェーン内の1つ以上のチャネルが利得を有する概念12のシステム。
(14)上記第1分解能よりも高い第3分解能の上記基準ソースによる校正は、複数の電気信号の第1セットを上記基準ソースから上記信号チェーンに送ると共に上記ADCからの複数の出力電気信号の第1セットを測定して得た複数のデータ・ポイントの第1セットを発生し;上記複数のデータ・ポイントの第1セットから上記DAQシステム用の複数の校正係数の第1セットを発生し;上記複数の校正係数の第1セットに基づいて上記DAQシステムの複数の測定値に上記第1ソフトウェア補正を適用する概念9のシステム。
(15)データ取込み(DAQ)システムよりも低い分解能の基準ソースを用いて上記DAQシステムを校正する方法であって、
上記DAQシステムよりも高い分解能の高精度基準ソースにより上記DAQシステムを予め校正し、上記DAQシステムよりも低い分解能を有するデジタル・アナログ変換器(DAC)に複数のデジタル符号ワードのそれぞれを送って、上記DAQシステムに入力する複数の電気信号の第1セットを上記DACから生成することによって、複数のデジタル符号ワード及び対応する複数の測定DAQシステム出力信号から成るデータの第1セットを得た上で、該データの第1セットを参照する処理と、
上記DAQシステムからの複数の出力電気信号の第1セットを測定する処理と、
上記デジタル符号ワードのそれぞれを上記DACに送り、上記DAQシステムへ入力される複数の電気信号の第2セットを上記DACから発生する処理と、
上記DAQシステムからの上記第2セットの上記複数の電気信号のそれぞれを測定する処理と、
データの第2セットとして、上記データの第1セットから生成され測定された複数の出力電気信号のそれぞれ及び測定された上記第2セットの上記複数の電気信号のそれぞれとを記録する処理と、
上記データの第2セットを曲線に適合させる処理と、
上記曲線から校正係数を決定する処理と、
少なくとも上記決定した校正係数に基づいて上記DAQシステムにソフトウェア補正を適用する方法。
(16)DAQシステムが多チャネルを具え、各チャネルが独立に校正される概念15の方法。
(17)上記チャネルの1つ以上が利得を提供する概念16の方法。
(18)上記DAQシステムの予めの校正は;上記高精度基準ソースから複数の電気信号の基準セットを上記DAQシステムに送ると共に上記DAQシステムからの複数の出力電気信号の基準セットを測定して得た複数のデータ・ポイントの基本セットを発生し;上記複数のデータ・ポイントの基本セットから上記DAQシステム用の複数の校正係数の基準セットを発生し;上記複数の校正係数の基準セットに基づいて上記DAQシステムの複数の測定値に基準ソフトウェア補正を適用する概念15の方法。
(19)上記DACが低温度係数を有する概念15の方法。
(20)最小二乗適合アルゴリズムを用いて、上記データを上記曲線に適合させる概念15の方法。
(2)上記DAQシステムを最初に校正するには;複数の電気信号の第1セットを上記基準ソースから上記DAQに送り、上記DAQシステムからの複数の出力電気信号の第1セットを測定して得た複数のデータ・ポイントの第1セットを発生し;上記複数のデータ・ポイントの第1セットから上記DAQシステム用の複数の校正係数の第1セットを発生し;上記複数の校正係数の第1セットに基づいて上記DAQシステムの複数の測定値に第1ソフトウェア校正を適用し;さらに、上記DACを最初に校正するには;複数のデジタル符号ワードを上記DACに送って得た複数のデータ・ポイントの第2セットを発生して、上記DAQシステムから複数の出力電気信号の第2セットを発生し、上記DAQシステムからの複数の出力電気信号の第2セットを測定し、上記第1ソフトウェア補正を適用し、上記DAQシステムを校正するための上記ソースとしての上記DACを用いるために上記複数のデータ・ポイントの第2セットを蓄積する概念1のデータ取込みシステム。
(3)第1組の校正係数を発生することは、上記複数のデータ・ポイントの第1セットに曲線をフィットさせ、上記曲線の傾斜及びオフセットを求める概念2のデータ取込みシステム。
(4)上記複数のデータ・ポイントの第1セットに曲線をフィットさせることに、最小二乗適合アルゴリズムを用いる概念3のデータ取込みシステム。
(5)上記DAQシステムを校正するソースとして上記DACを用いることは、上記複数のデータ・ポイントの第2セットにおける各デジタル符号ワードを発生して、それを上記DACに供給し、上記DACの出力が上記DAQシステムの入力に結合し;上記DAQシステムからの対応する測定出力に各々を記録し;上記デジタル符号ワード及び対応する測定出力信号から複数の校正係数の第2セットを決定し;上記複数の校正係数の第2セットに基づいて、上記DAQシステムの複数の測定値に対する上記第1ソフトウェア補正に対して、第2ソフトウェア補正を適用する概念2のデータ取込みシステム。
(6)上記DAQシステムが多チャネルであり、各チャネルが複数のデータ・ポイントの第1セット、第1ソフトウェア補正、複数の校正係数の第1セット及び複数のデータ・ポイントの第2セットを有する概念2のデータ取込みシステム。
(7)1つ以上の上記多チャネルが利得を与える概念6のデータ取込みシステム。
(8)上記DACが低温度係数を有する概念1のデータ取込みシステム。
(9)第1分解能を有し、該第1分解能よりも低い分解能のデジタル・アナログ変換器により校正されるデータ取込み(DAQ)システムであって、
入力電気信号を受けるように構成された信号チェーンと、
該信号チェーンの入力に結合されたデジタル・アナログ変換器(DAC)であって、該DACが、デジタル符号ワード入力を受けて、対応するアナログ電気信号を上記信号チェーンの入力に出力し、上記DACが上記第1分解能よりも低い第2分解能を有する上記DACと、
上記信号チェーンの出力に結合されたアナログ・デジタル変換器(ADC)と、
上記第1分解能よりも高い分解能の基準ソースによる上記DAQシステムの校正に基づいた上記DAQシステムの複数の測定値に対する第1ソフトウェア補正と、複数のデジタル符号ワードの1セットを上記DACに送り、上記DACから複数の電気信号の1セットを発生して上記信号チェーンへと送り、上記ADCからの複数の出力電気信号の1セットを測定することにより得たデータの1セットとを蓄積するように構成されたメモリと、
少なくとも上記データの1セットに基づいて上記DACを制御し、上記DAQシステムを校正するように構成されたプロセッサとを具え、
上記DAQシステムの校正処理が、
上記データの1セット中の上記デジタル符号ワードのそれぞれを発生して上記DACに供給する処理と、
上記DAQシステムからの対応する測定出力のそれぞれを記録する処理と、
上記DACに供給された上記デジタル符号ワード及び上記測定出力から複数の校正係数の1セットを決定する処理と、
上記複数の校正係数の1セットに基づいて第2ソフトウェア補正を適用し、上記DAQシステムを校正する処理とを具え、
上記第1ソフトウェア補正を生成するための上記第1分解能よりも高い第3分解能を有する基準ソースにより上記DAQシステムを最初に校正するデータ取込みシステム。
(10)最小二乗適合アルゴリズムを用いて、上記デジタル符号ワード及び測定出力から上記校正係数を決定する概念11のシステム。
(11)上記DACは低温度係数である概念11のシステム。
(12)上記信号チェーンが多チャネルを具え、1組の校正係数を各チャネル毎に蓄積する概念11のシステム。
(13)上記信号チェーン内の1つ以上のチャネルが利得を有する概念12のシステム。
(14)上記第1分解能よりも高い第3分解能の上記基準ソースによる校正は、複数の電気信号の第1セットを上記基準ソースから上記信号チェーンに送ると共に上記ADCからの複数の出力電気信号の第1セットを測定して得た複数のデータ・ポイントの第1セットを発生し;上記複数のデータ・ポイントの第1セットから上記DAQシステム用の複数の校正係数の第1セットを発生し;上記複数の校正係数の第1セットに基づいて上記DAQシステムの複数の測定値に上記第1ソフトウェア補正を適用する概念9のシステム。
(15)データ取込み(DAQ)システムよりも低い分解能の基準ソースを用いて上記DAQシステムを校正する方法であって、
上記DAQシステムよりも高い分解能の高精度基準ソースにより上記DAQシステムを予め校正し、上記DAQシステムよりも低い分解能を有するデジタル・アナログ変換器(DAC)に複数のデジタル符号ワードのそれぞれを送って、上記DAQシステムに入力する複数の電気信号の第1セットを上記DACから生成することによって、複数のデジタル符号ワード及び対応する複数の測定DAQシステム出力信号から成るデータの第1セットを得た上で、該データの第1セットを参照する処理と、
上記DAQシステムからの複数の出力電気信号の第1セットを測定する処理と、
上記デジタル符号ワードのそれぞれを上記DACに送り、上記DAQシステムへ入力される複数の電気信号の第2セットを上記DACから発生する処理と、
上記DAQシステムからの上記第2セットの上記複数の電気信号のそれぞれを測定する処理と、
データの第2セットとして、上記データの第1セットから生成され測定された複数の出力電気信号のそれぞれ及び測定された上記第2セットの上記複数の電気信号のそれぞれとを記録する処理と、
上記データの第2セットを曲線に適合させる処理と、
上記曲線から校正係数を決定する処理と、
少なくとも上記決定した校正係数に基づいて上記DAQシステムにソフトウェア補正を適用する方法。
(16)DAQシステムが多チャネルを具え、各チャネルが独立に校正される概念15の方法。
(17)上記チャネルの1つ以上が利得を提供する概念16の方法。
(18)上記DAQシステムの予めの校正は;上記高精度基準ソースから複数の電気信号の基準セットを上記DAQシステムに送ると共に上記DAQシステムからの複数の出力電気信号の基準セットを測定して得た複数のデータ・ポイントの基本セットを発生し;上記複数のデータ・ポイントの基本セットから上記DAQシステム用の複数の校正係数の基準セットを発生し;上記複数の校正係数の基準セットに基づいて上記DAQシステムの複数の測定値に基準ソフトウェア補正を適用する概念15の方法。
(19)上記DACが低温度係数を有する概念15の方法。
(20)最小二乗適合アルゴリズムを用いて、上記データを上記曲線に適合させる概念15の方法。
高分解能データ取込み(DAQ)システムよりも高い分解能の基準ソースにより、DAQシステムを最初に校正する。DAQシステムの動作範囲にわたる測定を行い、この測定値から特性校正係数を求める。校正係数に基づくソフトウェア補正をDAQシステムの測定値に対して行う。その後、DAQシステムよりも低い分解能で、DAQシステムにオンボードのデジタル・アナログ変換器(DAC)を校正するのに、入力デジタル符号ワードと校正済みDAQシステムが測定した出力電気信号とのルックアップ・テーブルを作成して発生した信号を、DACが発生した信号として参照する。次に、高分解能基準が利用できないフィールド校正において、ルックアップ・テーブルを用いて、低分解能DACによりDAQシステムを校正できる。
DAQシステムのアナログ・フロント・エンド110は、デジタル・アナログ変換器(DAC)112と、信号チェーン114と、アナログ・デジタル変換器(ADC)116とを具えている。信号チェーン114は、一連の電気コンポーネントであり、DAQシステムを介して信号をADC116に送り、明瞭にするため図示しないが信号条件要素を含んでいる。信号チェーンは、1つ以上の異なるチャネルを有することができる。信号チェーン114内の各チャネルは、異なる利得を有することができる。利得エラー、オフセット及び非直線性はチャネル毎に変化するので、各チャネルを個別に校正しなければならない。ADC116は、連続的なアナログ信号をディスクリート・デジタル値に変換する電子回路である。ADC116は、信号チェーン114の出力に結合され、DAQシステムの測定値をプロセッサ119に出力する。
動作において、信号チェーン114への入力は、必要なデータであり、例えば、電圧測定値又は他の電気信号である。しかし、DAQシステムの校正セットアップにおいて、入力校正期間中に高精度基準ソース120により1つの入力を供給し、DAQシステムのその後の校正期間中に校正済みDAC112により他の入力を供給する。DAC112は、入力としてデジタル符号ワードを受け、アナログ電気信号を出力する電気回路であり、このアナログ電気信号の分解能は、DAQシステムの分解能よりも低い。例えば、デジタル符号ワードは、発生すべき特定の電気信号に対応するnビットのデジタル符号ワード(例えば、nが4に等しい場合に1100)にできる。DACの分解能は、DACが用いるビット数を単位として量子化できる。更に、DAC112は、低い温度係数、又はフィールドにてDAQシステムを校正できると期待できる温度範囲にわたって比較的一定に留まる温度係数でなければならない。
フィールド、又は、高分解能基準ソース120が利用できない場所にて、校正ソースとしてのDAC112を用いて、DAQシステムのアナログ・フロント・エンド110を校正するために、プロセッサ119はメモリ118にアクセスできる。更に、ユーザに表示する前に、プロセッサ119も、メモリ118に蓄積された任意のソフトウェア校正補正を、ADC116による測定に適用する。
ブロック205にて、高分解能基準ソース120を用いて、信号チェーン114のチャネルの1つに供給する直流(DC)電圧を発生する。代わりに、高分解能基準ソース120は、データ取込みシステムが受け入れ測定できる任意の他の種類の電気信号を発生できる。発生したDC電圧は、ADC116の動作範囲内でなければならない。高分解能基準ソース120は、プロセッサ119、又は、例えば、LabVIEW(商標)コントローラで動作する外部コンピュータにより制御できる。
DC電圧を信号チェーン・チャネルに供給した後に、ブロック215にて、発生したDC電圧と共に、信号チェーン114の出力のADC測定を読み出してメモリ118に記録する。
ブロック205で正確なソース120が発生した入力電圧とADC116から読み出されブロック215で記録された対応出力電圧は、DAQシステムの測定データ・ポイントである。曲線をこれらデータ・ポイントに適合でき、その結果の曲線をDAQシステムのフロント・エンド・チェーンの特性曲線として使用できる。フロント・エンド・チャネルの曲線の傾斜及びオフセットをブロック225で決定する。最小二乗適合アルゴリズムを用いて、曲線からのデータ・ポイントのオフセットの二乗の和を最小にすることにより、データに最良に適合する曲線を見つけることができる。このアルゴリズムをどのように適合させるかの説明を後述する。
DAC112が独自の利得及びオフセット・エラーを有するので、DAC112も校正しなければならない。ブロック235にて、特定のDC電圧に対応するデジタル符号ワードをDAC112の入力に供給する。代わりに、DAC112を用いて、データ取込みシステムが受けることができる任意の他の形式の電気信号を発生できる。対応するアナログ電圧は、DAC112により発生され、信号チェーン114のチャネルの入力に送られる。ブロック240にて、ADC116の出力の測定を行う。ここで、上述のように、ソフトウェアにより利得及び/又はオフセット調整に対して測定が補正され、対応するDAC出力電圧を決定する。ブロック242にて、対応DAC出力電圧は、メモリ118内のルックアップ・テーブルに記録される。高精度基準ソース120を用いてDAQシステムのアナログ・フロント・エンド110を既に校正したので(ブロック205〜ブロック232)、DAC112が発生した電圧を正確に決定できる。よって、DAC112は高精度基準ソース120と同様に正確な電圧を発生しないが、校正済み高分解能ADC116が測定した対応アナログ電圧を、DAC112への対応デジタル符号ワードと共に記録し、発生したDAC112電圧を基準ソース120の電圧とする。その結果、DAC112は、基準ソース120のように高精度を必要としない。更に、基準ソースが出力電圧を発生するのと同じ精度で、DAC出力電圧が繰り返す。
以前に試験した電圧がADC116の測定範囲を充分にスパンし、更なる電圧を試験する必要がなければ(ブロック245でノー)、処理はブロック299で終了する。DAQシステムの信号チェーンのチャネルの1つを校正する処理は、ブロック299で終了する。処理200は、DAQシステム信号チェーンの他のチャネルの各々に対しても繰り返さなければならない。
ブロック305にて、ブロック240でのルックアップ・テーブル内に蓄積されたデジタル符号ワードの1つをプロセッサ119が発生し、DAC112に供給して、DACが対応するアナログ電圧を発生するように刺激する。代わりに、DAC112を用いて、データ取込み装置が受けることのできる任意の他の形式のアナログ電気信号を発生できる。ブロック310にて、DAC112が発生したアナログ電圧が信号チェーン114を介して伝搬した後、このアナログ電圧をADC116により測定する。次に、ブロック325にて、DAC112に供給されたデジタル符号ワードに対応し、第1ルックアップ・テーブル内に蓄積されたADC116により測定された電圧と、ブロック310にてADC116により測定された電圧とを、メモリ118内の第2ルックアップ・テーブル内に1つのエントリとして蓄積する。ADC116によって生成される測定値は、上述のブロック232で説明したように、プロセッサ119によりインプリメンテーションされたソフトウェア補正を自動的に含む点に留意されたい。
Claims (3)
- デジタル・アナログ変換器(DAC)を具え、第1分解能を有するデータ取込み(DAQ)システムであって、
上記DACが、上記第1分解能よりも低い分解能を有し、上記第1分解能よりも高い分解能を有する基準ソースを用いて上記DAQシステム及び上記DACを最初に校正した後において、上記DAQシステムを校正するソースとして利用されるよう構成されることを特徴とするデータ取込みシステム。 - 第1分解能を有し、該第1分解能よりも低い分解能のデジタル・アナログ変換器により校正されるデータ取込み(DAQ)システムであって、
入力電気信号を受けるように構成された信号チェーンと、
該信号チェーンの入力に結合されたデジタル・アナログ変換器(DAC)であって、該DACが、デジタル符号ワード入力を受けて、対応するアナログ電気信号を上記信号チェーンの入力に出力し、上記DACが上記第1分解能よりも低い第2分解能を有する上記DACと、
上記信号チェーンの出力に結合されたアナログ・デジタル変換器(ADC)と、
上記第1分解能よりも高い分解能の基準ソースによる上記DAQシステムの校正に基づいた上記DAQシステムの複数の測定値に対する第1ソフトウェア補正と、複数のデジタル符号ワードの1セットを上記DACに送り、上記DACから複数の電気信号の1セットを発生して上記信号チェーンへと送り、上記ADCからの複数の出力電気信号の1セットを測定することにより得たデータの1セットとを蓄積するように構成されたメモリと、
少なくとも上記データの1セットに基づいて上記DACを制御し、上記DAQシステムを校正するように構成されたプロセッサとを具え、
上記DAQシステムの校正処理が、
上記データの1セット中の上記デジタル符号ワードのそれぞれを発生して上記DACに供給する処理と、
上記DAQシステムからの対応する測定出力のそれぞれを記録する処理と、
上記DACに供給された上記デジタル符号ワード及び上記測定出力から複数の校正係数の1セットを決定する処理と、
上記複数の校正係数の1セットに基づいて第2ソフトウェア補正を適用し、上記DAQシステムを校正する処理とを具え、
上記第1ソフトウェア補正を生成するための上記第1分解能よりも高い第3分解能を有する基準ソースにより上記DAQシステムを最初に校正するデータ取込みシステム。 - データ取込み(DAQ)システムよりも低い分解能の基準ソースを用いて上記DAQシステムを校正する方法であって、
上記DAQシステムよりも高い分解能の高精度基準ソースにより上記DAQシステムを予め校正し、上記DAQシステムよりも低い分解能を有するデジタル・アナログ変換器(DAC)に複数のデジタル符号ワードのそれぞれを送って、上記DAQシステムに入力する複数の電気信号の第1セットを上記DACから生成することによって、複数のデジタル符号ワード及び対応する複数の測定DAQシステム出力信号から成るデータの第1セットを得た上で、該データの第1セットを参照する処理と、
上記DAQシステムからの複数の出力電気信号の第1セットを測定する処理と、
上記デジタル符号ワードのそれぞれを上記DACに送り、上記DAQシステムへ入力される複数の電気信号の第2セットを上記DACから発生する処理と、
上記DAQシステムからの上記第2セットの上記複数の電気信号のそれぞれを測定する処理と、
データの第2セットとして、上記データの第1セットから生成され測定された複数の出力電気信号のそれぞれ及び測定された上記第2セットの上記複数の電気信号のそれぞれとを記録する処理と、
上記データの第2セットを曲線に適合させる処理と、
上記曲線から校正係数を決定する処理と、
少なくとも上記決定した校正係数に基づいて上記DAQシステムにソフトウェア補正を適用する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IN2592/CHE/2009 | 2009-10-26 | ||
IN2592CH2009 | 2009-10-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011109653A JP2011109653A (ja) | 2011-06-02 |
JP2011109653A5 true JP2011109653A5 (ja) | 2014-06-19 |
JP5670153B2 JP5670153B2 (ja) | 2015-02-18 |
Family
ID=43734119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010240108A Active JP5670153B2 (ja) | 2009-10-26 | 2010-10-26 | データ取込みシステム及びその校正方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9671485B2 (ja) |
EP (1) | EP2333569B1 (ja) |
JP (1) | JP5670153B2 (ja) |
CN (1) | CN102062618B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102998611A (zh) * | 2011-09-09 | 2013-03-27 | 中国航天科工集团第三研究院第八三五八研究所 | 一种对包含adc和dac的电路的快速检测方法 |
DE102013223021A1 (de) * | 2013-11-12 | 2015-05-13 | Msa Europe Gmbh | Vorrichtung zur Fehlerdetektion und / oder Identifizierung mindestens einer Sensorvorrichtung |
CN104729556B (zh) * | 2013-12-24 | 2017-04-19 | 杭州士兰微电子股份有限公司 | 传感器校准装置和方法 |
CN104678896B (zh) * | 2015-02-11 | 2018-06-08 | 北京配天技术有限公司 | 数模转换器的校正装置、方法以及数控系统 |
CN105116359B (zh) * | 2015-09-15 | 2018-04-17 | 国网冀北电力有限公司电力科学研究院 | 用电信息采集终端检测装置及系统 |
TWI580194B (zh) * | 2015-09-24 | 2017-04-21 | 瑞昱半導體股份有限公司 | 具有自我校正機制的晶片與其校正方法 |
CN105607574A (zh) * | 2016-02-04 | 2016-05-25 | 天津市英贝特航天科技有限公司 | 自适应模拟量校准装置 |
US9729163B1 (en) * | 2016-08-30 | 2017-08-08 | Qualcomm Incorporated | Apparatus and method for in situ analog signal diagnostic and debugging with calibrated analog-to-digital converter |
CN107846222B (zh) * | 2017-11-16 | 2021-02-12 | 上海华虹集成电路有限责任公司 | 一种数字模拟转换器增益自校准电路 |
CN108508385A (zh) * | 2018-03-06 | 2018-09-07 | 东南大学 | 一种低成本高精度自动校正方法 |
CN112217517A (zh) * | 2020-10-09 | 2021-01-12 | 珠海零边界集成电路有限公司 | 一种调节数字模拟转换器的方法及相关设备 |
CN112362955A (zh) * | 2020-10-22 | 2021-02-12 | 深圳力维智联技术有限公司 | 基于自校准的adc采集方法、装置、设备及存储介质 |
US11658670B2 (en) * | 2021-01-28 | 2023-05-23 | Avago Technologies International Sales Pte. Limited | System and method of digital to analog conversion adaptive error cancelling |
CN113125940B (zh) * | 2021-04-16 | 2022-08-23 | 桥弘数控科技(上海)有限公司 | 一种电路板校正方法、装置及电子设备 |
CN113884931B (zh) * | 2021-10-28 | 2023-06-23 | 傲普(上海)新能源有限公司 | 一种bms系统的时间漂移补偿方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51138376A (en) * | 1975-05-27 | 1976-11-29 | Fujitsu Ltd | A-d converter checking system |
JPS6158323A (ja) | 1984-08-30 | 1986-03-25 | Nec Corp | デ−タ変換器の試験方法 |
US4612533A (en) * | 1985-06-12 | 1986-09-16 | The United States Of America As Represented By The Secretary Of The Air Force | Harmonic distortion reduction technique for data acquistion |
JPH0346822A (ja) * | 1989-07-14 | 1991-02-28 | Matsushita Electric Ind Co Ltd | アナログ・デジタル信号変換器の測定装置 |
JPH03216022A (ja) | 1990-01-20 | 1991-09-24 | Fujitsu Ltd | 音声符号化/復号化装置 |
US5488368A (en) * | 1993-05-28 | 1996-01-30 | Technoview Inc. | A/D converter system and method with temperature compensation |
JPH0793178A (ja) | 1993-09-20 | 1995-04-07 | Mitsubishi Electric Corp | マイクロコンピュータ診断装置 |
JP2878602B2 (ja) | 1994-07-07 | 1999-04-05 | 三菱電機株式会社 | アナログ出力装置 |
JPH10145231A (ja) | 1996-11-06 | 1998-05-29 | Mitsubishi Electric Corp | A/d変換装置及びd/a変換装置におけるデータ補正方法 |
JP3389815B2 (ja) | 1997-04-28 | 2003-03-24 | 安藤電気株式会社 | アナログ測定ユニットのデジタルキャリブレーション方法 |
US6127955A (en) * | 1998-11-20 | 2000-10-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for calibrating analog-to-digital conversion |
JP2001077691A (ja) | 1999-09-03 | 2001-03-23 | Seiko Epson Corp | 半導体集積回路のテスト方法及び情報記憶媒体 |
JP2002111494A (ja) | 2000-09-26 | 2002-04-12 | Sony Corp | 半導体装置及びその方法 |
JP3626702B2 (ja) | 2001-06-11 | 2005-03-09 | 三菱電機株式会社 | Ad変換装置 |
US7064547B1 (en) * | 2004-06-21 | 2006-06-20 | General Electric Company | Method and apparatus of M/r imaging with coil calibration data acquisition |
JP2006086681A (ja) * | 2004-09-15 | 2006-03-30 | Yaskawa Electric Corp | A/d変換装置のデータ補正装置およびデータ補正方法 |
US7511468B2 (en) * | 2006-11-20 | 2009-03-31 | Mceachern Alexander | Harmonics measurement instrument with in-situ calibration |
-
2010
- 2010-10-25 US US12/911,475 patent/US9671485B2/en active Active
- 2010-10-26 CN CN201010533839.3A patent/CN102062618B/zh active Active
- 2010-10-26 EP EP10188959.0A patent/EP2333569B1/en active Active
- 2010-10-26 JP JP2010240108A patent/JP5670153B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011109653A5 (ja) | ||
JP5670153B2 (ja) | データ取込みシステム及びその校正方法 | |
EP3021489B1 (en) | Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters | |
US7146283B2 (en) | Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities | |
US7187310B2 (en) | Circuit calibration using voltage injection | |
JP6359589B2 (ja) | アナログ・デジタルコンバータデバイスの校正 | |
US7671768B2 (en) | Digital-to-analogue converter system with increased performance | |
JP4668324B2 (ja) | アナログ・ディジタル変換器のためのデルタ・シグマ変調器 | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
US20080278359A1 (en) | Analog-to-Digital Converter Offset and Gain Calibration Using Internal Voltage References | |
US8514114B2 (en) | Measurement method and apparatus for ADC calibration | |
JP6469496B2 (ja) | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 | |
TW200922155A (en) | Digital-to-analog converter calibration for multi-bit analog-to-digital converters | |
TWI580194B (zh) | 具有自我校正機制的晶片與其校正方法 | |
US6975950B2 (en) | Variable resolution digital calibration | |
US10371727B2 (en) | Dynamic sensitivity adjustment for ADC measurements | |
JP4890547B2 (ja) | アナログ‐ディジタル変換器の特性評価を行う方法および装置 | |
KR101446669B1 (ko) | 회로 전 입력 범위의 연속적 전압/전류 샘플링을 통한 계측 값 왜곡 보정 방법 | |
US8223049B2 (en) | Charge injection mechanism for analog-to-digital converters | |
US11057047B2 (en) | Ratiometric gain error calibration schemes for delta-sigma ADCs with capacitive gain input stages | |
KR20090085283A (ko) | 아날로그 디지털 변환기의 오차 보정 장치 및 방법 | |
US9182245B2 (en) | Calibration and compensation method and apparatus for resistive sensor measurement bridge | |
RU2399156C1 (ru) | Способ коррекции погрешностей аналого-цифрового преобразования и устройство для его осуществления | |
JP2005147816A (ja) | 温度測定装置 | |
JPH11118617A (ja) | 温度調節器 |