JP4890547B2 - アナログ‐ディジタル変換器の特性評価を行う方法および装置 - Google Patents
アナログ‐ディジタル変換器の特性評価を行う方法および装置 Download PDFInfo
- Publication number
- JP4890547B2 JP4890547B2 JP2008521571A JP2008521571A JP4890547B2 JP 4890547 B2 JP4890547 B2 JP 4890547B2 JP 2008521571 A JP2008521571 A JP 2008521571A JP 2008521571 A JP2008521571 A JP 2008521571A JP 4890547 B2 JP4890547 B2 JP 4890547B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- matrix
- bit
- adc
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 33
- 239000011159 matrix material Substances 0.000 claims description 35
- 239000013598 vector Substances 0.000 claims description 20
- 238000012937 correction Methods 0.000 claims description 10
- 230000010363 phase shift Effects 0.000 claims description 9
- 238000009966 trimming Methods 0.000 claims description 9
- 238000004458 analytical method Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 21
- 238000004364 calculation method Methods 0.000 description 14
- 230000007704 transition Effects 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 238000012512 characterization method Methods 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000009466 transformation Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 208000037063 Thinness Diseases 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 206010048828 underweight Diseases 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1095—Measuring or testing for ac performance, i.e. dynamic testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Description
a)アナログ‐ディジタル変換器(ADC)に入力信号を供給すること、およびそこから複数の出力値を得ることを含む取得ステップ、および
b)ビット重み誤差による不一致を特定してビット重みまたはビット重み誤差の推定値を得るために、前記出力値を調べることを含む分析ステップであって、前記入力信号の離散表現が列ベクトル(column matrix)bに格納され、前記ADCの出力値が行列Aに格納され、前記ビット重みが列ベクトルx内に表わされて、行列方程式b=Axの解を見いだすことによって前記ビット重みが求められる前記分析ステップ、
を含む前記方法が提供される。
好ましくは、入力信号は第1次正弦曲線成分(first sinusoidal component)を有し、より好ましくは、入力信号は実質的に第1次正弦曲線成分だけを含む。
有利には、変換は正弦曲線の複数のサイクルにわたって実行される。すなわち、単一のデータ取得パスで、数千のサンプルを取り込むこともできる。
有利には、サンプリングされたデータは、配列AJ,j=1〜Nに格納される。
b=Ax
で表わされ、ここで
bは、アナログサンプル/入力値を含むベクトル(列ベクトル)であり、
xは変換器のビット重みを含むベクトルであり、
Aはディジタルワード値の行列であり、ここで行列a中の各行はbにおけるそれぞれの行に対応することがわかっている(とともにそれを示す)。
ベクトルbは、Aにおける列ベクトルの線形結合である。このことは、ベクトルbは、Aの列空間内にあることを意味する。
特性評価過程において、bの値は、それらが試験装置から提供されるので、既知であるとともに、Aの値は、それらが変換器からの出力結果であるので既知である。したがって、x内の値を推論することができる筈である。
好ましくは、ビット値は次式の値を求めることによって実行される。
好ましくは、bは、計算された正弦曲線値、または信号発生器のDACを駆動するのに使用された値で占められる。
1)アナログ‐ディジタル変換器に入力信号を供給すること、およびそこから複数の出力値を得ることを含む取得ステップ、および
2)複数のサンプルに対して前記入力信号と前記出力値とを比較して、前記変換器内における相対ビット重みを求めるステップ、および
3)前記ビット重みに基づいて前記変換器内のビットをトリミングするステップを含む、前記方法が提供される。
好ましくは、トリミングステップは、(当該技術において知られているように)トリミングキャパシタをビット重みと関連付けることによって、またはADC配列におけるキャパシタのトリミングまたは配列の入力へのトリムワード(trim word)(オフセット)の追加などの、アナログトリム方法によって、ビット重みをディジタルトリミングすることを含む。
次に、本発明を、例示だけの目的で、添付の図面を参照して説明する。
アナログ‐ディジタル変換器の特性評価について考察する前に、ディジタル‐アナログ変換器におけるビット重み誤差の影響について考察するのが有益である。
補正されていないDACに増大するディジタル入力が、その出力が直線になるように供給されると仮定する。しかしながら、DACは、その最上位ビット(MSB)に関連する、ビット重み誤差を有する。この例では、MSBは「過小重み(underweight)」づけされ、すなわちその理想的重みよりも出力に与える寄与が少なく、図1に示すように、DACの全有効範囲の中途において、(8ビット変換器の場合には)01111111から10000000への遷移において遷移誤差10を生じる。その他すべてのビットは、正しい重みを与えられている。その結果として、遷移誤差10までは、アナログ出力は、理想線12に追従する。遷移10より上では、出力は、理想出力16からオフセットした線14に追従する。ノイズや、入力と出力の間の一定オフセット値などのその他の要因は、この理論的解析に対しては考慮されていない。
数学的には、理想ADCまたはDACの動作は、
b=Ax 式1
で表わされ、ここで
bは、アナログ値を含むベクトルであり、
Aは、ビットの状態に対応するディジタル値の行を含む行列であり、
xは、変換器のビット重みを含むベクトルである。
Aとbの間の真の関係は以下のように表わすことができる。
上記の計算において、出力サンプル行列Aにおける各サンプルは、bにおける対応する入力サンプルと同じ行になくてはならない。
ADC試験は、入力信号として周期信号を供給して、多数のサンプルを取り込むこと、および計算を、入力サンプルおよび出力サンプルが厳密な対応を持つ必要がないように、拡張することによって改善することができる。したがって、周期入力信号における位相ずれを、許容することができる。
DAC58からのアナログ出力は、狭帯域バンドパスフィルタ60に供給される。フィルタ60の中心周波数は、ROM52によって生成される正弦曲線の周波数となるように選択される(またはその逆)。純粋な正弦曲線信号を得ることだけに関心があるので、フィルタの帯域幅は狭くして、理想的に高調波成分が存在しないようにしなくてはならない。
b1、b2、b3は正弦曲線値、
c1、c2、c3は余弦値、
Mcは余弦振幅係数、
A11、A12、A13は、3ビットADCからの出力のディジタルサンプルである。
したがって、Aにおける出力サンプルの値は、アナログ入力信号の未知の位相に対応する、未知の位相を有することができる。Aにおける余弦信号の存在は、「位相補正」信号として作用し、式
1の列の代わりに、任意の定数Moを含む列を代わりに挿入することもできる。これによって、計算されたオフセット係数Muの相対的な大きさが変化することになる。
hs1、hs2、hs3は、高調波における正弦波、
hc1、hc2、hc3は、高調波における余弦波、
Mhsは、高調波正弦成分の大きさ、
Mhcは、高調波余弦成分の大きさである。
図4は、ADC80を試験して、その相対ビット重みや、一定オフセットなどのその他の特性を求めるのに適した装置を示す。既知の周波数と、未知ではあるが実質的に不変の振幅および位相とを有する正弦曲線信号を生成する装置50は、試験中のADC80にその信号を供給する。信号発生装置50およびADC80は、クロック発生器56からの単一のクロックを使用して制御される。ADC80のnビットディジタル出力が、コンピュータ84のインターフェイス82に供給される。
コンピュータ84は、順次ディジタル出力サンプルをADC80から読みだすことができる。したがって、コンピュータは、クロック発生器56からのクロック信号に応答して、ADC出力を取り込んでもよい。ADC80を試験するときに、コンピュータ84は、ビット重みやオフセットなどのADC80の特性を特定する(すなわち特性評価する)ために、ADC80からの多数の測定値を記憶し、その後に(上記のような)行列計算を実行する。コンピュータ84は、ADC入力正弦曲線データ(c1,c2,...)および高調波データ(例えば、hc1,hc2,...)を含むものなど、A行列の追加の列を計算してもよい。
したがって、ADCの特性評価をするための、高価な線形ランプ波発生機器を不要にして、正弦曲線は比較的生成するのが容易であるので、代わりに正弦曲線を使用することができる。しかしながら、ランプ波入力も問題なく作用する。
相対ビット重みが求められると、これらを使用して、ADCの精度を向上させるために、成分のトリミングを制御してもよい。
しかしながら、本願発明者による分析によると、整定誤差は、真の変換値のまわりに無作為に分布する筈であり、したがって多数のサンプルについては、ほとんどノイズと等価であること、および真のビット重みがなお求められることが示唆された。
冗長ビットを含めるビットトライアル中に、逐次近似変換器の速度、および誤差から復帰する能力を向上させることを試みることが知られている。
しかしながら、名目的に同一の重みを有するビット同士を区別する必要がある。これは、多くの方法で達成することができる。第1の方法は、ADCの第1の特性評価中は、冗長ビットのスイッチを切ることである。これが終了すると、冗長ビットを再び使用可能にして、任意選択で、名目的に同一の重みを有するビットを使用不可として、先に使用不可にされたビットを特性評価できるようにしてもよい。代替アプローチとしては、異なる大きさの冗長ビットを、名目2値重み付けシーケンスの外に位置するようにするものである。これは、永久的な寸法変更とするか、または、例えば、特性評価中に既知の、または確定可能な並列キャパシタにおいて切替えすることによって、調整を一時的なものとしてもよい。
代替的に、正確に特性評価することによって、実際のADCの出力を理想ADCの特性に写像(map)する、写像を生成することができる。これは、ADC出力の事後処理として実現して、完全にディジタルドメインにおいて行うことができる。
Claims (18)
- アナログ−ディジタル変換器(ADC)の特性評価を行う方法であって、
a)デジタル−アナログ変換器(DAC)をフィルタ(60)とともに用いて、第1正弦曲線成分を有する正弦曲線入力信号を、前記アナログ−ディジタル変換器に供給すること、およびそこから複数の出力値を得ることを含む取得ステップ、および
b)ビット重み誤差による不一致を特定してビット重みまたはビット重み誤差の推定値を得るために、前記出力値を調べることを含む分析ステップであって、前記入力信号の離散表現が列マトリクスbに格納され、前記ADCの出力値が行列Aに格納され、前記ビット重みが列マトリクスx内に表わされて、行列方程式b=Axの解を見いだすことによって前記ビット重みが求められる前記分析ステップを含み、前記行列方程式の解を得る前に、位相シフト項を列マトリクスxに含め、第1正弦曲線成分の周波数における余弦波表現を行列Aに含ませることによって位相シフト補正がおこなわれることを特徴とする、前記方法。 - 入力信号の周波数が正確に既知である、請求項1に記載の方法。
- 正弦曲線入力信号の振幅が、データ取得ステップの間、実質的に不変である、請求項2に記載の方法。
- 入力信号が、第1次正弦曲線成分の周波数の倍数の高次高調波を含んでもよい、請求項1〜3のいずれか1項に記載の方法。
- 高調波信号の正弦および余弦特性を行列Aに加え、対応する振幅要素をマトリクスxに加えることにより、高次高調波の寄与が評価されて考慮に入れられる、請求項4に記載の方法。
- 第1次正弦曲線成分の周波数のH倍における正弦波の表現を行列Aに付加し、前記正弦波の大きさを表わす項を列ベクトルxとして付加することによって、前記第1次正弦曲線成分の周波数のH倍における入力信号内の高調波成分の存在が考慮に入れられる、請求項1〜6のいずれか1項に記載の方法。
- 第1次正弦曲線成分の周波数のH倍における、余弦波の表現を行列Aに付加すること、および余弦波の大きさを表わす項を列ベクトルxに付加することをさらに含む、請求項7に記載の方法。
- 非ゼロ一定値を含む列をAに付加し、対応する項をxに付加することによって、DCオフセットが考慮に入れられる、請求項1〜8のいずれか1項に記載の方法。
- ビット重みまたはビット重み誤差の推定値を使用して、変換器の性能を向上させるためのトリミング値を導出する、請求項1〜9のいずれか1項に記載の方法。
- トリミング値を使用して、変換器の線形性を向上させる、請求項10に記載の方法。
- プログラム可能なコンピュータに請求項1〜11のいずれか1項に記載の方法を実行させる、コンピュータプログラムプロダクト。
- アナログ−ディジタル変換器(ADC)の特性評価を行う装置であって、
第1正弦曲線成分を有する正弦曲線入力信号を、前記アナログ−ディジタル変換器に供給するためのデジタル−アナログ変換器(DAC)およびフィルタ(60)と、前記アナログ−ディジタル変換器から複数の出力値を受け取って記憶する取得装置と、ADC内の相対ビット重みを求めるために、行列方程式b=Axを解くように配設されたデータプロセッサ(86)であって、前記入力信号のディジタル化表現が配列bに格納され、前記ADCからの出力が配列Aに格納され、前記相対ビット重みが配列xに格納され、入力信号の余弦成分を配列Aに付加し、位相ずれ項を配列xに付加することによって、入力信号の位相ずれを補償するようにさらに配設された前記データプロセッサとを備える、前記装置。 - 第1次正弦曲線成分の周波数が正確にわかっている、請求項13に記載の装置。
- 高調波信号を減衰させるために、入力信号がバンドパスフィルタリング処理される、請求項13または14に記載の装置。
- 入力信号の大きさが、データ取得の間、実質的に不変である、請求項13〜15のいずれか1項に記載の装置。
- 高調波およびその他の不要成分の内の少なくとも1つを評価し、高調波成分を表わす列をAに付加し、対応する項をx内に付加することによって、それらを考慮に入れるように、さらに配設された、請求項13に記載の装置。
- 非ゼロの一定の値を含む列をAに付加し、対応するオフセット項を配列x内に付加することによって、オフセットを補償するようにさらに配設された、請求項13〜17のいずれか1項に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/179,096 US7129879B1 (en) | 2005-07-12 | 2005-07-12 | Method of and apparatus for characterizing an analog to digital converter |
US11/179,096 | 2005-07-12 | ||
PCT/US2006/027061 WO2007008991A1 (en) | 2005-07-12 | 2006-07-12 | Method of and apparatus for characterising an analog to digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009501502A JP2009501502A (ja) | 2009-01-15 |
JP4890547B2 true JP4890547B2 (ja) | 2012-03-07 |
Family
ID=37189235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008521571A Expired - Fee Related JP4890547B2 (ja) | 2005-07-12 | 2006-07-12 | アナログ‐ディジタル変換器の特性評価を行う方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7129879B1 (ja) |
EP (1) | EP1911162B1 (ja) |
JP (1) | JP4890547B2 (ja) |
DE (1) | DE602006009118D1 (ja) |
WO (1) | WO2007008991A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4435197B2 (ja) * | 2007-03-29 | 2010-03-17 | 株式会社東芝 | 半導体集積回路 |
US8410960B2 (en) * | 2008-07-28 | 2013-04-02 | Nxp B.V. | Method to linearize the output from an ADC |
TWI456907B (zh) * | 2012-12-14 | 2014-10-11 | Univ Nat Chiao Tung | 數位類比轉換電路及其權重誤差估測與校正方法 |
DE102013021599B3 (de) * | 2013-12-19 | 2014-12-31 | Wolfgang Klippel | Anordnung und Verfahren zur Verminderung der nichtlinearen Verzerrung eines AD-Wandlers |
CN106888019A (zh) * | 2015-12-15 | 2017-06-23 | 西安富成防务科技有限公司 | 一种adc有效位检测系统 |
JP7386000B2 (ja) * | 2019-05-31 | 2023-11-24 | 株式会社アドバンテスト | 信号発生装置、波形デジタイザ、信号発生方法、および、信号発生プログラム |
WO2021014629A1 (ja) * | 2019-07-25 | 2021-01-28 | 日本電信電話株式会社 | 同期検波装置、同期検波方法及びプログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020001944A1 (en) * | 1999-08-27 | 2002-01-03 | Faust Richard A. | In-situ co-deposition of Si iN diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability |
EP1339169A1 (en) * | 2002-02-01 | 2003-08-27 | Agilent Technologies, Inc. | Method of calibrating an analog-to-digital converter and a circuit implementing the same |
JP2003536342A (ja) * | 2000-06-19 | 2003-12-02 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | アナログ−デジタル変換のフルスケール・キャリブレーション |
US6885323B2 (en) * | 2003-06-27 | 2005-04-26 | Optichron, Inc. | Analog to digital converter with distortion correction |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814767A (en) | 1987-10-08 | 1989-03-21 | Analog Devices, Inc. | Sub-ranging A/D converter with flash converter having balanced input |
US5656800A (en) * | 1992-02-28 | 1997-08-12 | Ishida Co., Ltd. | Accurate and responsive weighing apparatus with drift compensation |
KR0157903B1 (ko) * | 1995-10-13 | 1999-03-20 | 문정환 | 아날로그/디지탈 변환기의 변환특성 테스트회로와 그 방법 |
JP3506565B2 (ja) * | 1996-07-22 | 2004-03-15 | 富士通株式会社 | ディスク記憶装置のagc回路 |
US5754139A (en) * | 1996-10-30 | 1998-05-19 | Motorola, Inc. | Method and intelligent digital beam forming system responsive to traffic demand |
US6445317B2 (en) * | 1998-11-20 | 2002-09-03 | Telefonaktiebolaget L M Ericsson (Publ) | Adaptively calibrating analog-to-digital conversion |
US6232897B1 (en) * | 1999-07-12 | 2001-05-15 | National Instruments Corporation | System and method for calibrating an analog to digital converter through stimulation of current generators |
US6351231B1 (en) * | 1999-12-23 | 2002-02-26 | Analog Devices, Inc. | Successive approximation analogue-to-digital converter |
US6456211B2 (en) * | 2000-01-11 | 2002-09-24 | Texas Instruments Incorporated | Method and system for calibrating a data converter |
US6476741B2 (en) * | 2000-04-19 | 2002-11-05 | Georgia Tech Research Corp. | Method and system for making optimal estimates of linearity metrics of analog-to-digital converters |
JP4578484B2 (ja) | 2004-01-23 | 2010-11-10 | ザ メディカルハウス リミテッド | 注射装置 |
-
2005
- 2005-07-12 US US11/179,096 patent/US7129879B1/en active Active
-
2006
- 2006-07-12 JP JP2008521571A patent/JP4890547B2/ja not_active Expired - Fee Related
- 2006-07-12 EP EP06787023A patent/EP1911162B1/en not_active Expired - Fee Related
- 2006-07-12 WO PCT/US2006/027061 patent/WO2007008991A1/en active Application Filing
- 2006-07-12 DE DE602006009118T patent/DE602006009118D1/de active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020001944A1 (en) * | 1999-08-27 | 2002-01-03 | Faust Richard A. | In-situ co-deposition of Si iN diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability |
JP2003536342A (ja) * | 2000-06-19 | 2003-12-02 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | アナログ−デジタル変換のフルスケール・キャリブレーション |
EP1339169A1 (en) * | 2002-02-01 | 2003-08-27 | Agilent Technologies, Inc. | Method of calibrating an analog-to-digital converter and a circuit implementing the same |
US6885323B2 (en) * | 2003-06-27 | 2005-04-26 | Optichron, Inc. | Analog to digital converter with distortion correction |
Also Published As
Publication number | Publication date |
---|---|
US7129879B1 (en) | 2006-10-31 |
WO2007008991A1 (en) | 2007-01-18 |
EP1911162B1 (en) | 2009-09-09 |
DE602006009118D1 (de) | 2009-10-22 |
EP1911162A1 (en) | 2008-04-16 |
JP2009501502A (ja) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4890547B2 (ja) | アナログ‐ディジタル変換器の特性評価を行う方法および装置 | |
US5361067A (en) | Digital linearization calibration for analog to digital converter | |
US6836235B2 (en) | Interleaving AD conversion type waveform digitizer | |
US6424276B1 (en) | Successive approximation algorithm-based architectures and systems | |
US7161514B2 (en) | Calibration method for interleaving an A/D converter | |
US6486806B1 (en) | Systems and methods for adaptive auto-calibration of Radix<2 A/D SAR converters with internally generated stimuli | |
JP3745962B2 (ja) | インターリーブad変換方式波形ディジタイザ装置、及び試験装置 | |
US6417794B1 (en) | System and apparatus for digitally calibrating capacitors in an analog-to-digital converter using successive approximation | |
KR20020008198A (ko) | A/d-변환기의 정적 에러 정정 | |
US7471221B2 (en) | Analog/digital converter and program therefor | |
WO2008085678A1 (en) | Calibrating a digital-to-analog converter | |
EP1771948A1 (en) | Digital-to-analogue converter system with increased performance | |
JP2011109653A5 (ja) | ||
US9912343B1 (en) | Analog to digital converter with background calibration techniques | |
TWI504158B (zh) | 用於在類比至數位轉換器中將元件不匹配隨機化之系統與方法 | |
US6404375B1 (en) | System and method of selecting and using bit testing sequences during successive approximation for calibrating an analog-to-digital converter | |
US9362937B1 (en) | Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method | |
JP2020025257A (ja) | 時間インタリーブ・デジタル・アナログ・コンバータ・システム及びそのための前置処理フィルタを校正する方法 | |
US6809668B2 (en) | Interleaving A/D conversion type waveform digitizer module and a test apparatus | |
US6348885B1 (en) | System and method for digitally calibrating an analog-to-digital converter | |
Larrabee et al. | Using sine wave histograms to estimate analog-to-digital converter dynamic error functions | |
CN113114243B (zh) | 一种tiadc系统失配误差校正方法及系统 | |
Eduri et al. | Online calibration of a Nyquist-rate analog-to-digital converter using output code-density histograms | |
Mikulik et al. | Volterra filtering for integrating ADC error correction, based on an a priori error model | |
Zhuang et al. | Accurate spectral testing with impure test stimulus for multi-tone test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4890547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |