TWI580194B - 具有自我校正機制的晶片與其校正方法 - Google Patents

具有自我校正機制的晶片與其校正方法 Download PDF

Info

Publication number
TWI580194B
TWI580194B TW104131616A TW104131616A TWI580194B TW I580194 B TWI580194 B TW I580194B TW 104131616 A TW104131616 A TW 104131616A TW 104131616 A TW104131616 A TW 104131616A TW I580194 B TWI580194 B TW I580194B
Authority
TW
Taiwan
Prior art keywords
analog
digital converter
digital
gain
predetermined voltage
Prior art date
Application number
TW104131616A
Other languages
English (en)
Other versions
TW201713043A (zh
Inventor
張立忠
官啓玄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW104131616A priority Critical patent/TWI580194B/zh
Priority to US15/158,602 priority patent/US9496883B1/en
Publication of TW201713043A publication Critical patent/TW201713043A/zh
Application granted granted Critical
Publication of TWI580194B publication Critical patent/TWI580194B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Description

具有自我校正機制的晶片與其校正方法
本案是有關於一種晶片，且特別是有關於具有類比數位轉換器的晶片與其校正方法。
具有類比數位轉換器的晶片常被應用各種影像應用，以將外部影像訊源的資料信號轉換成數位資料，以利後方影像處理電路進行資料處理。
隨著晶片的應用環境不同，或是製造時所引入的製程差異，會對類比數位轉換器所能解析的電壓範圍或其解析度影響。例如，解析出來的影像具有色偏、亮度不足等現象。
在一些技術中，在晶片使用前，會直接輸入測試信號至對晶片並進行遞迴性測試，以連續地校正類比數位轉換器，直到類比數位轉換器符合應用規格。然而，此種方式需要大量的測試時間與人力以及特定的信號測試源，而明顯不具有效率。
為了解決上述問題，本案的一態樣係於提供一種晶片，其包含類比數位轉換器、記憶單元及數位類比轉換器。記憶單元儲存查找表，其中查找表紀錄多個第一數位碼差，並根據變異係數進行校正。多個第一數位碼差為類比數位轉換器在多個增益下分別根據第一與第二預定電壓所產生的的數位碼差。數位類比轉換器用以產生第一與第二預定電壓至類比數位轉換器，以量測類比數位轉換器在些增益中之第一增益產生的第二數位碼差。變異係數為第二數位碼差與多個第一數位碼差中一者之間的比例。
本案的又一態樣係於提供一種校正方法，其包含下列操作：經由晶片中的數位類比轉換器產生第一與第二預定電壓至晶片中的一類比數位轉換器，以產生第一數位碼差；根據第一數位碼差與晶片中的記憶單元中的查找表所記錄的多個第二數位碼差中之一者決定變異係數；經由外部測試系統驅動數位類比轉換器產生第一與第二預定電壓至類比數位轉換器，以取得目標碼差；以及將多個第二數位碼差與變異係數相乘，以根據目標碼差校正類比數位轉換器的增益。
綜上所述，本案所提供的晶片與其校正方法可透過內建的數位類比轉換器進行自我校正，以節省晶片測試所需的時間與人力成本。
100‧‧‧晶片
120‧‧‧類比數位轉換器模組
122、124、126‧‧‧類比數位轉換器
140‧‧‧記憶單元
142‧‧‧查找表
144‧‧‧韌體
160‧‧‧數位類比轉換器模組
162、164、166‧‧‧數位類比轉換器
VD1、VD2‧‧‧預定電壓
C1、C2‧‧‧控制碼
VIN、VIN_R、VIN_G、VIN_B‧‧‧資料信號
DC、DC_R、DC_G、DC_B‧‧‧數位碼
200‧‧‧方法
S210~S270‧‧‧步驟
H0~H8、L0~L8‧‧‧數位碼
DF1‧‧‧數位碼差
VTEST‧‧‧測試信號
第1圖為根據本案一些實施例所繪示之晶片的示意圖；第2圖為根據本案一些實施例所繪示之校正方法的流程圖；第3A圖為根據本案一些實施例所繪示建立第1圖的查找表的操作示意圖；以及第3B圖為根據本案一些實施例所繪示調整第1圖的類比數位轉換器的量化範圍的操作示意圖。
第1圖為根據本案一些實施例所繪示一種晶片100的示意圖。晶片100包含類比數位轉換器模組120、記憶單元140以及數位類比轉換器模組160。
類比數位轉換器模組120包含類比數位轉換器122、124、126。類比數位轉換器122、124、126中每一者根據對應的資料信號VIN產生相對應的數位碼DC，以提供後方電路(未繪示)進行數位資料處理。舉例而言，當晶片100應用於影像處理時，外部訊源可為RGB信號源，其中類比數位轉換器122、124、126可分別處理對應於紅色的資料信號VIN_R、對應於綠色的資料信號VIN_G及對應於藍色的資料信號VIN_B，並據此產生數位碼DC_R、DC_G、DC_B。換句話說，在一些實施例中，類比數位轉換器模組120設置了多通道的類比數位轉換器，以分別處理不同顏色的資料信號。如此，後續電路可根據數位碼DC_R、數位碼DC_G以及數位碼DC_B進行影像處理的操作。
在一些實施例中，外部訊源可為各種類型的影像信號源(例如為Yprpb)或是其他類型的信號源。
於各個實施例中，類比數位轉換器122、124以及126可為各種架構的類比數位轉換器，例如為快閃式類比數位轉換器或逐漸趨近式類比數位轉換器。
記憶單元140儲存多個查找表142與控制晶片100的韌體144。於一些實施例中，每一查找表142設置以記錄多個數位碼差DF1(如表一)，其中多個數位碼差DF1為類比數位轉換器122、124、126在不同增益下分別根據預定電壓VD1與預定電壓VD2所產生的數位碼(如表一的H0~H8)與數位碼(如表一的L0~L8)之間的數位碼差；韌體144可對類比數位轉換器模組120以及數位類比轉換器模組160進行相關參數(如類比數位轉換器122的增益、數位類比轉換器162的輸入信號等等)的配置，例如，韌體144可輸出控制碼C1及C2，以控制數位類比轉換器模組160分別輸出預定電壓VD1及VD2。
於一些實施例中，記憶單元140可為暫存器。於另一些實施例中，前述的查找表設置為一次性寫入於記憶單元140。
數位類比轉換器模組160包含數位類比轉換器162、164、166。數位類比轉換器162、164、166分別根據控制碼C1、C2分別產生預定電壓VD1與VD2至類比數位轉換器122、124、126。據此，類比數位轉換器122、124、126可根據預定電壓VD1與預定電壓VD2產生數位碼差 DF2(未繪示)。於一些實施例中，數位碼差DF1、DF2設置在不同應用環境下進行量測。如此一來，藉由數位碼差DF2、DF1，相應於晶片100的實際操作環境的變異係數CR可被決定。於一些實施例中，變異係數CR設置為數位碼差DF2與數位碼差DF1之間的比例，亦即CR=DF2/DF1。
於各個實施例中，數位類比轉換器162、164、166可為各種架構的數位類比轉換器，例如為電阻階梯式數位類比轉換器或電流導引式數位類比轉換器。
於一些實施例中，前述的多個查找表142可經由變異係數CR進行校正，以消除晶片100的實際應用環境所帶來的各種偏移情況，例如電壓偏移、功率變化等等。如此，晶片100的操作可靠度與精準度得以改善。
在一些實施例中，類比數位轉換器模組120中的類比數位轉換器的數目與數位類比轉換器模組160中的數位類比轉換器的數目可根據晶片100的實際應用相應調整。
一併參照第1圖與第2圖以說明晶片100的相關操作將與校正方法200。為了簡化說明，下述內容僅以類比數位轉換器122與數位類比轉換器162之操作進行說明。
於步驟S210，數位類比轉換器162產生預定電壓VD1、VD2至類比數位轉換器122，以量測類比數位轉換器122在不同增益下分別根據預定電壓VD1、VD2產生的多個數位碼差DF1。
於步驟S220，根據多個數位碼差DF1建立查找 表142至記憶單元140。
舉例而言，使用者A1可為晶片100的製造商或開發商。於一些實施例中，如第3A圖所示，數位類比轉換器162被使用者A1的測試機台提供的驅動電壓(例如為3.3V)所驅動，以產生預定電壓VD1(例如為0.85V)及VD2(例如為0.55V)至類比數位轉換器122。使用者A1的測試機台可經由晶片100的韌體144調整類比數位轉換器122，以量測類比數位轉換器122在不同增益下分別根據預定電壓VD1與預定電壓VD2產生的多個數位碼H0~H8、L0~L8，進而決定數位碼H0~H8及數位碼L0~L8之間的對應差值，即數位碼差DF1。據此，使用者A1可根據上述資訊建立如表一所示的查找表。如第3A圖所示，當類比數位轉換器122的增益越大，對於同一電壓範圍能所產生的數位碼差DF1就越小。等效而言，於一些實施例中，藉由調整類比數位轉換器122的增益，可調整類比數位轉換器122的步階間距。例如，當增益設置為1時，預定電壓VD1對應至數位碼H0為0x2ff，而預定電壓VD2對應至數位碼L0為0x000。而當增益設置為32時，預定電壓VD1對應至數位碼H1為0x1ff，而預定電壓VD2對應至數位碼L1為0x200。上述僅為舉例，並不以此為限。
於一些實施例中，數位類比轉換器162設置以利用電阻分壓而根據驅動電壓產生預定電壓VD1與預定電壓VD2。藉由量測類比數位轉換器122根據預定電壓VD1與預定電壓VD2產生的數位碼差DF1，等效而言，因電阻變異所產生的電壓偏移可被降低。
回到第2圖，於步驟S230，使用者A2可將外部測試系統連接至晶片100，以藉由外部測試系統驅動數位類比轉換器162產生預定電壓VD1、VD2至類比數位轉換器122。
於步驟S240，韌體144根據數位碼差DF2決定變異係數CR，其中數位碼差DF2是由類比數位轉換器122根據預定電壓VD1與預定電壓VD2所產生。
舉例而言，使用者A2可為利用晶片100的硬體開發商。例如，使用者A2可將晶片100分別放置於電路板上，並將類比數位轉換器122的增益設定為多個增益之第一增益。於一些實施例中，前述的第一增益可大致為多個增益中之中間值(例如表一中的192)，或為多個增益中的線性範圍中之任一者，並足以線性地反映類比數位轉換器122的增益與其產生的數位碼差之關係。數位類比轉換器162經驅動後會產生預定電壓VD1、VD2至類比數位轉換器122，以使電路板上的類比數位轉換器122在第一增益下產生數位碼差DF2。韌體144可將數位碼差DF2除以表一中對應於第一增益的數位碼差DF1相除，以計算變異係數CR。
於步驟5250，使用者A2可將晶片100連接至外部測試系統，以藉由外部測試數位轉換器122的量化範圍。舉例來說，使用者A2將晶片100放置於多個電路板(例如為印刷電路板)上，並連接至外部測試系統，如第3圖所示，以輸入測試信號VTEST至類比數位轉換器122，其中測試信號VTEST的振幅範圍約為0.4~1.1V，亦即測試信號VTEST的信號振幅為0.7V。0.4V對應於亮度最暗的影像，且1.1V對應於亮度最亮的影像。使用者A2可藉由類比數位轉換器122根據測試信號VTEST所產生的數位碼DC來調整類比數位轉換器122的增益，以確保類比數位轉換器122的量化範圍可解析於0.4~1.1V的電壓範圍。在一些實施例中，當類比數位轉換器122的量化範圍校正完後，類比數位轉換器122所輸出的最小的數位碼即對應至0.4V，所輸出的最大的數位碼即對應至1.1V。
於一些實施例中，可藉由調整類比數位轉換器122的至少一內部參考電壓，或者可藉由調整類比數位轉換器122的所能解析的最小步階間距(或稱LSB)，以調整類比數位轉換器122的量化範圍。
於步驟S260，在量化範圍調整完後，數位類比轉換器162經外部測試系統驅動而產生預定電壓VD1、VD2至類比數位轉換器122，以產生一目標碼差。
於步驟S270，韌體144將多個數位碼差DF1與變異係數CR相乘，以根據目標碼差校正類比數位轉換器122的增益。
例如，類似於第3A圖之操作，在量化範圍調整完後，類比數位轉換器122的增益會先被固定。使用者A2可將外部測試系統連接至多個具有晶片100的電路板，進而根據預定電壓VD1、VD2產生多組數位碼差。使用者A2可對多組數位碼差取平均，以決定對應於外部測試系統的目標碼差，並將目標碼差更新至韌體144。於一些實施例中，多個電路板之間可能會具有元件變異或是各個測試機台所產生的驅動電壓會有差異，藉由對多組數位碼差取平均，上述的各種變異可大致藉由目標碼差消除。
再者，韌體144可根據目標碼差與表一所示的查找表142進行內插運算，以校正類比數位轉換器122的增益。韌體144可先自表一中讀取多個數位碼差DF1，並將多個數位碼差DF1與變異係數CR相乘。如此，韌體144可進一步根據目標碼差而自調整後的多個數位碼差DF1選擇出兩者，以根據上述兩者對應的增益進行內插運算，進而校正類比數位轉換器122。
舉例來說，如表一所示，當韌體144判斷出目標碼差落入數位碼差(H3-L3)×CR與數位碼差(H4-L4)×CR之間，韌體144可在增益128~192之間的數值區間進行內插運算，以決定類比數位轉換器122的增益。
或者，韌體144將表一中的數位碼差DF1同乘以變異係數CR，以產生如下表二的查找表至記憶單元140。如此，韌體144便可根據表二所示的查找表與目標碼差決定類比數位轉換器122的增益。
藉由上述設置方式，晶片100後續可不需再次執行步驟S210跟S220，經由內部的數位類比轉換器162產生的預定電壓VD1與預定電壓VD2對類比數位轉換器122進行自我校正。如此，可節省後續對晶片100進行測試的時間與成本。
在另一些實施例中，韌體144用以記錄初始參考電壓VREF0與最大參考電壓VREFT，並根據變異係數CR、初始參考電壓VREF0與最大參考電壓VREFT校正類比數位轉換器122的增益。
舉例而言，相較於前述紀錄多個數位碼差DF1與數位碼差DF2的實施例，於此例中，韌體144中記錄相應於下述式1與式2的校正流程：
其中，TARGET為目標碼差，VD1與VD2為前述的多個預定電壓，VREF為類比數位轉換器122的內部參考電壓，AF為類比數位轉換器122於信號傳輸中的衰減因子，BITS為類比數位轉換器122的有效位元數，VREF0為前述內部參 考電壓VREF的初始參考電壓，VREFT為前述內部參考電壓VREF的最大參考電壓，GAIN為類比數位轉換器122的增益，且GAINT為類比數位轉換器122的最大增益。於各個實施例中，有效位元數BITS與衰減因子AF的數值可先透過量測而內建於韌體144內。
於此例中，使用者A1可先將類比數位轉換器122的增益GAIN設置為0以及最大增益GAINT，以利用式2分別計算出初始參考電壓VREF0以及前述最大參考電壓VREFT，並將上述參數(例如，包含最大增益GAINT、初始參考電壓值VREF0以及前述最大參考電壓VREFT)更新至韌體144。在計算出變異係數CR後(即前述步驟S240)，使用者A2可指定一組第一目標碼差至韌體144。韌體144可將第一目標碼差除以變異係數CR而得到第二目標碼差。韌體144將第二目標碼差帶入至式1，而得到對應的參考電壓VREF。進一步地，韌體144將參考電壓VREF帶入式2，以計算出校正後的增益GAIN。
於一些實施例中，前述的外部測試系統包含模式產生器、邏輯分析儀等多種量測儀器。
上述各實施例僅以影像應用為例進行說明，本案並不僅以影像應用為限。各種可實施晶片100的其他應用亦可使用校正方法200進行校正。
綜上所述，本案所提供的晶片與其校正方法可透過內建的數位類比轉換器進行自我校正，以節省晶片測試所需的時間與人力成本。
雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧方法
S210~S270‧‧‧步驟

Claims (10)

  1. 一種具有自我校正機制的晶片，包含：一類比數位轉換器；一記憶單元，用以儲存一查找表，其中該查找表用以紀錄複數個第一數位碼差，並用以根據一變異係數進行校正，其中該些第一數位碼差為該類比數位轉換器在複數個增益下分別根據一第一預定電壓與一第二預定電壓所產生的數位碼差；以及一數位類比轉換器，用以產生該第一預定電壓與該第二預定電壓至該類比數位轉換器，以量測該類比數位轉換器在該些增益中之一第一增益下產生的一第二數位碼差；其中該變異係數為該第二數位碼差與該些第一數位碼差中一者之間的比例。
  2. 如請求項1之晶片，其中該類比數位轉換器更設置以具有該第一增益，且該數位類比轉換器更經由一外部測試系統驅動而產生該第一預定電壓與該第二預定電壓至該類比數位轉換器，以量測該類比數位轉換器的該第二數位碼差，且該些第一數位碼差中之該者對應於該第一增益。
  3. 如請求項1之晶片，其中該類比數位轉換器更經由一外部測試系統輸入一測試信號，以調整該類比數位轉換器的一量化範圍； 其中在該量化範圍調整完後，該數位類比轉換器更經由該外部測試系統驅動而產生該第一預定電壓與該第二預定電壓至該類比數位轉換器，且該類比數位轉換器更根據該第一預定電壓與該第二預定電壓產生對應於該外部測試系統的一目標碼差。
  4. 如請求項3之晶片，其中該記憶單元更用以儲存一韌體，該韌體用以將該查找表中的該些第一數位碼差與該變異係數相乘，以根據該目標碼差自相乘後的該些第一數位碼差選擇出兩者進行內插運算，以校正該類比數位轉換器，或該韌體用以根據該變異係數以及相應於該類比數位轉換器的一初始參考電壓與一最大參考電壓執行下列運算，以校正該類比數位轉換器的增益： 其中TARGET為該目標碼差，VD1為該第一預定電壓、VD2為該第二預定電壓、AF為關聯於該類比數位轉換器的一衰減因子，BITS為該類比數位轉換器的一有效位元數，VREF為相關於該類比數位轉換器的一內部參考電壓，VREF0為該初始參考電壓，VREFT為該最大參考電壓，GAIN為該類比數位轉換器的增益，且GAINT為該類比數位轉換器的一最大增益。
  5. 一種校正方法，包含：經由一晶片中的一數位類比轉換器產生一第一預定電壓與一第二預定電壓至該晶片中的一類比數位轉換器，以產生一第一數位碼差；根據該第一數位碼差與該晶片中的一記憶單元中的一查找表所記錄的複數個第二數位碼差中之一者決定一變異係數，其中該變異係數為該第一數位碼與該些第二數位碼差中之該者之間的比例；經由一外部測試系統驅動該數位類比轉換器產生該第一預定電壓與該第二預定電壓至該類比數位轉換器，以取得一目標碼差；以及將該些第二數位碼差與該變異係數相乘，以根據該目標碼差校正該類比數位轉換器的增益。
  6. 如請求項5之校正方法，更包含：輸入該第一預定電壓與該第二預定電壓至該類比數位轉換器以量測該些第二數位碼差，以建立該查找表；其中該些第二數位碼差為該類比數位轉換器在複數個增益下分別根據該第一預定電壓與該第二預定電壓所產生的一第一數位碼與一第二數位碼之間的差。
  7. 如請求項6之校正方法，其中該些第二數位碼差之該者對應於該些增益中之一第一增益，該第一增益大致為該些增益中之一平均值，且產生該第一數位碼差的步驟更包含： 設定該類比數位轉換器的增益為該第一增益。
  8. 如請求項5之校正方法，其中決定該變異係數的步驟包含：將該第一數位碼差除以該些第二數位碼差中之該者，以取得該變異係數。
  9. 如請求項5之校正方法，其中校正該類比數位轉換器的增益的步驟包含：根據該目標碼差自相乘後的該些第二數位碼差選擇出兩者進行內插運算，以校正該類比數位轉換器；或根據該變異係數、相應於該類比數位轉換器的一初始參考電壓與一最大參考電壓執行下列運算，以校正該類比數位轉換器的增益： 其中TARGET為該目標碼差，VD1為該第一預定電壓、VD2為該第二預定電壓、AF為關聯於該類比數位轉換器的一衰減因子，BITS為該類比數位轉換器的一有效位元數，VREF為相關於該類比數位轉換器的一內部參考電壓，VREF0為該初始參考電壓，VREFT為該最大參考電壓，GAIN為該類比數位轉換器的增益，且GAINT為該類比數位轉換器的一最大增益。
  10. 一種具有自我校正機制的晶片，包含：一類比數位轉換器；一記憶單元，用以儲存一第一數位碼差，其中該第一數位碼差為該類比數位轉換器在一增益下根據一第一電壓與一第二電壓所產生的數位碼差；一數位類比轉換器，用以產生該第一電壓與該第二電壓至該類比數位轉換器，以量測該類比數位轉換器於該增益下產生的一第二數位碼差，其中，該第二數位碼差與該第一數位碼差的比例為一變異係數；以及一韌體，用以根據該變異係數、該類比數位轉換器之一初始參考電壓與一最大參考電壓執行下列運算，以校正該類比數位轉換器的增益： 其中TARGET為該目標碼差，VD1為該第一預定電壓、VD2為該第二預定電壓、AF為關聯於該類比數位轉換器的一衰減因子，BITS為該類比數位轉換器的一有效位元數，VREF為相關於該類比數位轉換器的一內部參考電壓，VREF0為該初始參考電壓，VREFT為該最大參考電壓，GAIN為該類比數位轉換器的增益，且GAINT為該類比數位轉換器的一最大增益。
TW104131616A 2015-09-24 2015-09-24 具有自我校正機制的晶片與其校正方法 TWI580194B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104131616A TWI580194B (zh) 2015-09-24 2015-09-24 具有自我校正機制的晶片與其校正方法
US15/158,602 US9496883B1 (en) 2015-09-24 2016-05-19 Chip and calibration method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104131616A TWI580194B (zh) 2015-09-24 2015-09-24 具有自我校正機制的晶片與其校正方法

Publications (2)

Publication Number Publication Date
TW201713043A TW201713043A (zh) 2017-04-01
TWI580194B true TWI580194B (zh) 2017-04-21

Family

ID=57234882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104131616A TWI580194B (zh) 2015-09-24 2015-09-24 具有自我校正機制的晶片與其校正方法

Country Status (2)

Country Link
US (1) US9496883B1 (zh)
TW (1) TWI580194B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106936434B (zh) * 2017-03-13 2020-10-30 中国电子科技集团公司第二十四研究所 基于fft提取的码密度高阶谐波校正系统
CN112462312B (zh) * 2020-11-04 2021-08-06 胜达克半导体科技(上海)有限公司 一种用于芯片测试机的自动校准方法及其应用
CN114121121B (zh) * 2022-01-27 2022-04-26 合肥悦芯半导体科技有限公司 一种测试电路
CN114121140B (zh) * 2022-01-28 2022-04-26 合肥悦芯半导体科技有限公司 芯片测试方法、系统、电子设备及存储介质
CN117612594B (zh) * 2024-01-19 2024-04-09 悦芯科技股份有限公司 一种用于提升精度的校准数据存储以及调用方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052803A1 (en) * 2000-02-18 2003-03-20 Bernhard Engl Analog-to-digital converter circuit
US20030107506A1 (en) * 1998-05-04 2003-06-12 Micron Technology, Inc., A Delaware Corporation Using single lookup table to correct differential non-linearity errors in an array of A/D converters
US7084795B2 (en) * 2004-06-02 2006-08-01 Mstar Semiconductor, Inc. Video signal processing system with a dynamic ADC calibration loop and related methods
US20110098956A1 (en) * 2009-10-26 2011-04-28 Vennelakanti V S S K System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter
US20110169678A1 (en) * 2009-05-12 2011-07-14 Stanford University High fidelity, radiation tolerant analog-to-digital converters

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129682B2 (en) * 2009-02-26 2012-03-06 Texas Instruments Incorporated On-chip calibration system and method for infrared sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107506A1 (en) * 1998-05-04 2003-06-12 Micron Technology, Inc., A Delaware Corporation Using single lookup table to correct differential non-linearity errors in an array of A/D converters
US20030052803A1 (en) * 2000-02-18 2003-03-20 Bernhard Engl Analog-to-digital converter circuit
US7084795B2 (en) * 2004-06-02 2006-08-01 Mstar Semiconductor, Inc. Video signal processing system with a dynamic ADC calibration loop and related methods
US20110169678A1 (en) * 2009-05-12 2011-07-14 Stanford University High fidelity, radiation tolerant analog-to-digital converters
US20110098956A1 (en) * 2009-10-26 2011-04-28 Vennelakanti V S S K System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
V. Kerzérho, V. Fresnaud, D. Dallet, S. Bernard and L. Bossuet, "Fast Digital Post-Processing Technique for Integral Nonlinearity Correction of Analog-to-Digital Converters: Validation on a 12-Bit Folding-and-Interpolating Analog-to-Digital Converter," in IEEE Transactions on Instrumentation and Measurement, vol. 60, no. 3, pp. 768-775, March 2011. *

Also Published As

Publication number Publication date
TW201713043A (zh) 2017-04-01
US9496883B1 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
TWI580194B (zh) 具有自我校正機制的晶片與其校正方法
JP5670153B2 (ja) データ取込みシステム及びその校正方法
US9525836B2 (en) AD conversion apparatus, solid-state imaging apparatus, and imaging system
JP5465965B2 (ja) データ処理装置及びデータ処理システム
JP2011109653A5 (zh)
JP2814997B2 (ja) 半導体試験装置
EP3280054A2 (en) Analog-to-digital conversion with linearity calibration
CN111383610A (zh) Mura校正驱动器
JP2008076078A (ja) 角度信号補正方法
US6975950B2 (en) Variable resolution digital calibration
US8502715B2 (en) Signal processing system and self-calibration digital-to-analog converting method thereof
JP3979358B2 (ja) Ａ／ｄ変換出力データの非直線性補正装置
JP5159951B2 (ja) アナログユニット
US8223049B2 (en) Charge injection mechanism for analog-to-digital converters
US7535388B2 (en) Calculation of ADC and DAC errors in LSI chip
JP2005318582A (ja) パイプラインａｄｃ較正方法およびその装置
US7091891B2 (en) Calibration of analog to digital converter by means of multiplexed stages
JP2002350476A (ja) 電圧検出回路
TWI749978B (zh) 多通道校正方法
CN107835019A (zh) 一种高精度数模转换器的工厂校准系统及校准方法
JPS61171226A (ja) アナログ・デジタル変換装置
JP2008304426A (ja) 任意波形発生器および半導体テスト装置
KR101750699B1 (ko) Dac 회로를 이용한 adc 회로 상태 모니터링 방법
KR100855443B1 (ko) 컨버전 에러 보정 ａｄ 컨버터 및 방법
KR100424312B1 (ko) 영상검출장치 및 그 보정값 결정방법