JP2002368615A - Ａｄ変換装置 - Google Patents
Ａｄ変換装置Info
- Publication number
- JP2002368615A JP2002368615A JP2001175113A JP2001175113A JP2002368615A JP 2002368615 A JP2002368615 A JP 2002368615A JP 2001175113 A JP2001175113 A JP 2001175113A JP 2001175113 A JP2001175113 A JP 2001175113A JP 2002368615 A JP2002368615 A JP 2002368615A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- converter
- power supply
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ＡＤ変換器に印加される基準電圧の変動の影
響を軽減した精度のよいデジタル変換値を得る。 【解決手段】 多チャンネルＡＤ変換器101 のデジタル
変換値はマイクロプロセッサ102 を介してＲＡＭメモリ
104 に格納される。ＡＤ変換器101 には基準電源105 の
発生電圧AVs が一つの入力信号として接続され、この発
生電圧AVs を増幅器106 で増幅してＡＤ変換器101 の基
準電圧AVr とする。アナログ入力信号AIiに対応したデ
ジタル変換値DIi を上記AVs のデジタル変換値DVs によ
って除算した値に一定の比例係数を乗じて補正演算値を
算出する。この補正演算値がアナログ入力信号電圧に比
例した精度のよいデジタル変換値となる。
響を軽減した精度のよいデジタル変換値を得る。 【解決手段】 多チャンネルＡＤ変換器101 のデジタル
変換値はマイクロプロセッサ102 を介してＲＡＭメモリ
104 に格納される。ＡＤ変換器101 には基準電源105 の
発生電圧AVs が一つの入力信号として接続され、この発
生電圧AVs を増幅器106 で増幅してＡＤ変換器101 の基
準電圧AVr とする。アナログ入力信号AIiに対応したデ
ジタル変換値DIi を上記AVs のデジタル変換値DVs によ
って除算した値に一定の比例係数を乗じて補正演算値を
算出する。この補正演算値がアナログ入力信号電圧に比
例した精度のよいデジタル変換値となる。
Description
【０００１】
【発明の属する技術分野】この発明は，例えば自動車用
エンジンの制御装置等に入力されるアナログ入力信号電
圧を，デジタル値に変換する多チャネルのＡＤ変換装置
に関し、特に環境温度の変動に対して高精度なＡＤ変換
が行えるＡＤ変換装置に関する。
エンジンの制御装置等に入力されるアナログ入力信号電
圧を，デジタル値に変換する多チャネルのＡＤ変換装置
に関し、特に環境温度の変動に対して高精度なＡＤ変換
が行えるＡＤ変換装置に関する。
【０００２】
【従来の技術】（１）従来技術の構成の説明 従来装置の電気回路図を示す図３において，300 は図示
しない車載バッテリから給電され，多数のアナログ入力
信号電圧AIi （i ＝０, １, ２，・・・）や図示しない
デジタル信号入力を受けて，各種車載負荷の制御を行う
エンジン制御装置であり，同図ではＡＤ変換器に関連す
る部分のみを示している。301 は多チャンネルの逐次変
換形ＡＤ変換器であり，該ＡＤ変換器は電源正端子Vcc
，電源負端子GND ，基準電圧正端子Ｖref+，基準電圧
負端子Ｖref-，アナログ入力端子chi （i ＝０, １,
２，・・・）等を有し，該アナログ入力端子chi には上
記アナログ入力信号電圧AIi が印加されると共に，基準
電圧負端子Ｖref-は電源負端子GND に接続されている。
しない車載バッテリから給電され，多数のアナログ入力
信号電圧AIi （i ＝０, １, ２，・・・）や図示しない
デジタル信号入力を受けて，各種車載負荷の制御を行う
エンジン制御装置であり，同図ではＡＤ変換器に関連す
る部分のみを示している。301 は多チャンネルの逐次変
換形ＡＤ変換器であり，該ＡＤ変換器は電源正端子Vcc
，電源負端子GND ，基準電圧正端子Ｖref+，基準電圧
負端子Ｖref-，アナログ入力端子chi （i ＝０, １,
２，・・・）等を有し，該アナログ入力端子chi には上
記アナログ入力信号電圧AIi が印加されると共に，基準
電圧負端子Ｖref-は電源負端子GND に接続されている。
【０００３】302 はマイクロプロセッサ，303 は該マイ
クロプロセッサの制御プログラムや制御定数が格納され
たフラッシュメモリ等の不揮発メモリ，304 は上記アナ
ログ入力信号電圧AIi に対応したデジタル変換値DIi が
上記マイクロプロセッサ302を介して格納されるＲＡＭ
メモリである。305 は例えば約1.25Ｖ程度の電圧を発生
する基準電源，306 は該基準電源の発生電圧AVs を増幅
し，出力電圧AVr を上記基準電圧正端子Ｖref+に供給す
る増幅器，307 ・308 は該増幅器の出力電圧AVr を分圧
し，増幅器306 の反転入力に負帰還電圧を供給する分圧
抵抗であり，分圧抵抗307 の抵抗値はR1，分圧抵抗308
の抵抗値はR2となっている。なお，上記基準電源305 は
例えば特開平7-152445号公報「電圧発生回路」で示され
ているようなバンドギャップ形半導体電圧発生器を用い
ている。
クロプロセッサの制御プログラムや制御定数が格納され
たフラッシュメモリ等の不揮発メモリ，304 は上記アナ
ログ入力信号電圧AIi に対応したデジタル変換値DIi が
上記マイクロプロセッサ302を介して格納されるＲＡＭ
メモリである。305 は例えば約1.25Ｖ程度の電圧を発生
する基準電源，306 は該基準電源の発生電圧AVs を増幅
し，出力電圧AVr を上記基準電圧正端子Ｖref+に供給す
る増幅器，307 ・308 は該増幅器の出力電圧AVr を分圧
し，増幅器306 の反転入力に負帰還電圧を供給する分圧
抵抗であり，分圧抵抗307 の抵抗値はR1，分圧抵抗308
の抵抗値はR2となっている。なお，上記基準電源305 は
例えば特開平7-152445号公報「電圧発生回路」で示され
ているようなバンドギャップ形半導体電圧発生器を用い
ている。
【０００４】（２）従来技術の作用・動作の説明 図３のとおりに構成された従来装置において，基準電源
305 の発生電圧AVs と増幅器306 の出力電圧AVr との間
には次式の関係がある。 AVs ＝AVr ×[R2/(R1+R2)] ・・・・(1) ∴AVr ＝Ｇ×AVs ただし Ｇ＝(R1+R2)/R2 ・・・・(2) 一方，ＡＤ変換器301 の基準電圧差は（Vref+ ）−（Vr
ef- ）＝AVr となっているので，アナログ入力信号電圧
AIi とそのデジタル変換値DIi との間には次式の関係が
ある。 DIi ＝（AIi/AVr ）×Ｎmax ・・・・(3) ただし Ｎmax は分解能であり，ｎビットのＡＤ変換器
では次式で算出される。 Ｎmax ＝２n （ただし ｎ＝10ビットならば，Ｎmax ＝1024）・・・・(4)
305 の発生電圧AVs と増幅器306 の出力電圧AVr との間
には次式の関係がある。 AVs ＝AVr ×[R2/(R1+R2)] ・・・・(1) ∴AVr ＝Ｇ×AVs ただし Ｇ＝(R1+R2)/R2 ・・・・(2) 一方，ＡＤ変換器301 の基準電圧差は（Vref+ ）−（Vr
ef- ）＝AVr となっているので，アナログ入力信号電圧
AIi とそのデジタル変換値DIi との間には次式の関係が
ある。 DIi ＝（AIi/AVr ）×Ｎmax ・・・・(3) ただし Ｎmax は分解能であり，ｎビットのＡＤ変換器
では次式で算出される。 Ｎmax ＝２n （ただし ｎ＝10ビットならば，Ｎmax ＝1024）・・・・(4)
【０００５】なお，自動車用エンジン制御装置において
は，AVs ＝1.25Ｖ，AVr ＝５Ｖを基準にして設計される
ことが多いが，その理由はバンドギャップ形電圧発生器
の発生電圧AVs が1.25Ｖ近辺で最も安定していて，温度
変動の影響を受け難い特性を持っているためであり，増
幅器306 はこれを５Ｖに変換して０〜５Ｖのアナログ入
力信号AIi に適した基準電圧AVr ＝５ＶをＡＤ変換器30
1 に供給するようになっている。しかし，（２）式で明
らかなとおり，基準電圧AVr は基準電源305 の発生電圧
AVs の製品バラツキ等に加えて，ゲインＧ＝（R1+R2)/R
2 の製品バラツキや温度変動等の影響を受けるので，
（３）式におけるデジタル変換値DIi も同様に変動する
ことになる。
は，AVs ＝1.25Ｖ，AVr ＝５Ｖを基準にして設計される
ことが多いが，その理由はバンドギャップ形電圧発生器
の発生電圧AVs が1.25Ｖ近辺で最も安定していて，温度
変動の影響を受け難い特性を持っているためであり，増
幅器306 はこれを５Ｖに変換して０〜５Ｖのアナログ入
力信号AIi に適した基準電圧AVr ＝５ＶをＡＤ変換器30
1 に供給するようになっている。しかし，（２）式で明
らかなとおり，基準電圧AVr は基準電源305 の発生電圧
AVs の製品バラツキ等に加えて，ゲインＧ＝（R1+R2)/R
2 の製品バラツキや温度変動等の影響を受けるので，
（３）式におけるデジタル変換値DIi も同様に変動する
ことになる。
【０００６】一方，ＡＤ変換器の精度を向上する観点か
ら，この発明に一部関連する従来の公知例として，特開
2000-13227号公報「Ａ／Ｄ変換器装置」（先行文献１）
がある。この公報は一つのアナログ入力信号電圧を低電
圧領域と高電圧領域に分割してＡＤ変換することによ
り，全帯域にわたって高精度なデジタル変換値を得るこ
とを目的としたものであり，その手段として基準電圧AV
r1＝５Ｖの第一のＡＤ変換器と基準電圧AVr2＝1.25Ｖの
第二のＡＤ変換器を併用することが行われている。しか
も，第二のＡＤ変換器に印加される基準電圧AVr2を第一
のＡＤ変換器の入力信号としてモニタし，そのデジタル
変換値を参照して第一のＡＤ変換器によるデジタル変換
値を補正することで，AVr1やAVr2に誤差があっても低電
圧領域と高電圧領域のデジタル変換値の重なり部分を一
致させることが狙いとなっている。
ら，この発明に一部関連する従来の公知例として，特開
2000-13227号公報「Ａ／Ｄ変換器装置」（先行文献１）
がある。この公報は一つのアナログ入力信号電圧を低電
圧領域と高電圧領域に分割してＡＤ変換することによ
り，全帯域にわたって高精度なデジタル変換値を得るこ
とを目的としたものであり，その手段として基準電圧AV
r1＝５Ｖの第一のＡＤ変換器と基準電圧AVr2＝1.25Ｖの
第二のＡＤ変換器を併用することが行われている。しか
も，第二のＡＤ変換器に印加される基準電圧AVr2を第一
のＡＤ変換器の入力信号としてモニタし，そのデジタル
変換値を参照して第一のＡＤ変換器によるデジタル変換
値を補正することで，AVr1やAVr2に誤差があっても低電
圧領域と高電圧領域のデジタル変換値の重なり部分を一
致させることが狙いとなっている。
【０００７】その他，特開平7-218547号公報「信号測定
装置」（先行文献２）によれば，ＡＤ変換器の校正用電
源を内蔵した信号測定装置が提示されており，被測定入
力デ−タの記憶に続いて校正信号を測定し，測定装置の
測定誤差を求めて測定デ−タの誤差を校正することが述
べられている。
装置」（先行文献２）によれば，ＡＤ変換器の校正用電
源を内蔵した信号測定装置が提示されており，被測定入
力デ−タの記憶に続いて校正信号を測定し，測定装置の
測定誤差を求めて測定デ−タの誤差を校正することが述
べられている。
【０００８】
【発明が解決しようとする課題】（１） 従来技術の課
題の説明 前述した先行文献１においては，一対のＡＤ変換器の間
の整合性補正は行えるものの，図３で説明した従来装置
と同様に増幅器のフィ−ドバックゲインのバラツキ・変
動に対して何等の補正手段がないと言う問題がある。ま
た，先行文献２のように校正電源を内蔵したものでは、
校正電源が高価なものとなると共に信号切換スイッチの
電圧降下による誤差の発生が問題となる。
題の説明 前述した先行文献１においては，一対のＡＤ変換器の間
の整合性補正は行えるものの，図３で説明した従来装置
と同様に増幅器のフィ−ドバックゲインのバラツキ・変
動に対して何等の補正手段がないと言う問題がある。ま
た，先行文献２のように校正電源を内蔵したものでは、
校正電源が高価なものとなると共に信号切換スイッチの
電圧降下による誤差の発生が問題となる。
【０００９】（２）発明の目的の説明 この発明は，基準電源の発生電圧はこれが最も安定した
電圧となることを基準として設計されると共に，アナロ
グ入力信号電圧の最大電圧に対応した基準電圧をＡＤ変
換器に供給するための増幅器を併用したものにおいて，
該増幅器のフィ−ドバック回路の製品バラツキや温度変
動によるデジタル変換値の変動を除去して，ＡＤ変換器
の精度を向上することを目的とするものである。
電圧となることを基準として設計されると共に，アナロ
グ入力信号電圧の最大電圧に対応した基準電圧をＡＤ変
換器に供給するための増幅器を併用したものにおいて，
該増幅器のフィ−ドバック回路の製品バラツキや温度変
動によるデジタル変換値の変動を除去して，ＡＤ変換器
の精度を向上することを目的とするものである。
【００１０】
【課題を解決するための手段】（１）この発明の請求項
１によるＡＤ変換装置は、基準電源の発生電圧を増幅器
で増幅して基準電圧を発生する基準電圧供給回路と、上
記基準電圧に基づいて、複数の入力端子から入力された
多チャンネルのアナログ入力信号電圧を順次第１のデジ
タル値に変換するＡＤ変換器とを有するＡＤ変換装置に
おいて、上記ＡＤ変換器の入力端子の１つに上記基準電
源の発生電圧を入力して第２のデジタル値に変換し、上
記アナログ入力信号電圧に対応した第１のデジタル値を
上記第２のデジタル値によって除算した値に比例係数を
乗じて補正デジタル変換値を求める演算手段を備え、上
記増幅器の増幅率の変動に拘わらず入力信号電圧に比例
した補正デジタル変換値を得るものである。
１によるＡＤ変換装置は、基準電源の発生電圧を増幅器
で増幅して基準電圧を発生する基準電圧供給回路と、上
記基準電圧に基づいて、複数の入力端子から入力された
多チャンネルのアナログ入力信号電圧を順次第１のデジ
タル値に変換するＡＤ変換器とを有するＡＤ変換装置に
おいて、上記ＡＤ変換器の入力端子の１つに上記基準電
源の発生電圧を入力して第２のデジタル値に変換し、上
記アナログ入力信号電圧に対応した第１のデジタル値を
上記第２のデジタル値によって除算した値に比例係数を
乗じて補正デジタル変換値を求める演算手段を備え、上
記増幅器の増幅率の変動に拘わらず入力信号電圧に比例
した補正デジタル変換値を得るものである。
【００１１】（２）この発明の請求項２項によるＡＤ変
換装置は、請求項１のＡＤ変換装置において、演算手段
で用いる比例係数は、実測された複数のサンプルデ−タ
を用いて算出された［基準電源の発生電圧/ 増幅器の出
力電圧］の平均値・中央値・最頻値等の統計値に比例し
た値を用いたものである。
換装置は、請求項１のＡＤ変換装置において、演算手段
で用いる比例係数は、実測された複数のサンプルデ−タ
を用いて算出された［基準電源の発生電圧/ 増幅器の出
力電圧］の平均値・中央値・最頻値等の統計値に比例し
た値を用いたものである。
【００１２】（３）この発明の請求項３項によるＡＤ変
換装置は、基準電源の発生電圧を増幅器で増幅して基準
電圧を発生する基準電圧供給回路と、上記基準電圧に基
づいて、複数の入力端子から入力された多チャンネルの
アナログ入力信号電圧を順次第１のデジタル値に変換す
るＡＤ変換器とを有するＡＤ変換装置において、校正時
に、上記ＡＤ変換器の入力端子の１つに外部校正電源か
らの校正電圧を入力して第３のデジタル値に変換し、こ
の第３のデジタル値を記憶する校正値記憶用メモリと、
上記アナログ入力信号変換時には、上記アナログ入力信
号電圧に対応した第１のデジタル値を上記記憶した第３
のデジタル値によって除算した値に比例係数を乗じて補
正デジタル変換値を求める演算手段とを備え、入力信号
電圧に比例した補正デジタル変換値を得るものである。
換装置は、基準電源の発生電圧を増幅器で増幅して基準
電圧を発生する基準電圧供給回路と、上記基準電圧に基
づいて、複数の入力端子から入力された多チャンネルの
アナログ入力信号電圧を順次第１のデジタル値に変換す
るＡＤ変換器とを有するＡＤ変換装置において、校正時
に、上記ＡＤ変換器の入力端子の１つに外部校正電源か
らの校正電圧を入力して第３のデジタル値に変換し、こ
の第３のデジタル値を記憶する校正値記憶用メモリと、
上記アナログ入力信号変換時には、上記アナログ入力信
号電圧に対応した第１のデジタル値を上記記憶した第３
のデジタル値によって除算した値に比例係数を乗じて補
正デジタル変換値を求める演算手段とを備え、入力信号
電圧に比例した補正デジタル変換値を得るものである。
【００１３】（４）この発明の請求項４項によるＡＤ変
換装置は、請求項３のＡＤ変換装置において、演算手段
の演算にはマイクロプロセッサを用い、校正値記憶メモ
リにはフラッシュメモリを用い、且つ、上記マイクロプ
ロセッサは外部ツールからの校正指令に基づいて校正を
実行して上記フラッシュメモリに校正電圧対応の第３の
デジタル値を記憶し、バックアップ用バッテリがなくて
も、停電時に上記フラッシュメモリに記憶された第３の
デジタル値が保持され、復電時に直ちに上記記憶された
第３のデジタル値を使用可能としたものである。
換装置は、請求項３のＡＤ変換装置において、演算手段
の演算にはマイクロプロセッサを用い、校正値記憶メモ
リにはフラッシュメモリを用い、且つ、上記マイクロプ
ロセッサは外部ツールからの校正指令に基づいて校正を
実行して上記フラッシュメモリに校正電圧対応の第３の
デジタル値を記憶し、バックアップ用バッテリがなくて
も、停電時に上記フラッシュメモリに記憶された第３の
デジタル値が保持され、復電時に直ちに上記記憶された
第３のデジタル値を使用可能としたものである。
【００１４】（５）この発明の請求項５項によるＡＤ変
換装置は、請求項１〜４のいずれか１項のＡＤ変換装置
において、基準電源はバンドギャップ形半導体電圧発生
器とし、その発生電圧は温度変動が少ない約１．２５Ｖ
とすると共に、増幅器が出力する基準電圧はアナログ入
力信号電圧の最大値近傍の値に対応した基準電圧とした
ものである。
換装置は、請求項１〜４のいずれか１項のＡＤ変換装置
において、基準電源はバンドギャップ形半導体電圧発生
器とし、その発生電圧は温度変動が少ない約１．２５Ｖ
とすると共に、増幅器が出力する基準電圧はアナログ入
力信号電圧の最大値近傍の値に対応した基準電圧とした
ものである。
【００１５】
【発明の実施の形態】実施の形態１．以下この発明の実
施の形態１を図１により説明する。図１はエンジン制御
装置のブロック回路図で、図において，100 は図示しな
い車載バッテリから給電され，多数のアナログ入力信号
電圧AIi （i ＝１, ２，・・・）や図示しないデジタル
信号入力を受けて，各種車載負荷の制御を行うエンジン
制御装置であり，同図ではＡＤ変換器に関連する部分の
みを示している。101 は多チャンネルの逐次変換形ＡＤ
変換器であり，該ＡＤ変換器は電源正端子Vcc ，電源負
端子GND ，基準電圧正端子Ｖref+，基準電圧負端子Ｖre
f-，アナログ入力端子chj （j ＝０, １, ２，・・・）
等を有し，該アナログ入力端子chj （j ＝１, ２，・・
・）には上記アナログ入力信号電圧AIi が印加されると
共に，基準電圧負端子Ｖref-は電源負端子GND に接続さ
れている。
施の形態１を図１により説明する。図１はエンジン制御
装置のブロック回路図で、図において，100 は図示しな
い車載バッテリから給電され，多数のアナログ入力信号
電圧AIi （i ＝１, ２，・・・）や図示しないデジタル
信号入力を受けて，各種車載負荷の制御を行うエンジン
制御装置であり，同図ではＡＤ変換器に関連する部分の
みを示している。101 は多チャンネルの逐次変換形ＡＤ
変換器であり，該ＡＤ変換器は電源正端子Vcc ，電源負
端子GND ，基準電圧正端子Ｖref+，基準電圧負端子Ｖre
f-，アナログ入力端子chj （j ＝０, １, ２，・・・）
等を有し，該アナログ入力端子chj （j ＝１, ２，・・
・）には上記アナログ入力信号電圧AIi が印加されると
共に，基準電圧負端子Ｖref-は電源負端子GND に接続さ
れている。
【００１６】102 はマイクロプロセッサ，103 は該マイ
クロプロセッサの制御プログラムや制御定数が格納され
たフラッシュメモリ等の不揮発メモリ，104 は上記アナ
ログ入力信号電圧AIi に対応したデジタル変換値DIi
（i ＝１, ２，・・・）が上記マイクロプロセッサ102
を介して格納されるＲＡＭメモリである。なお，上記Ａ
Ｄ変換器101 は多数チャンネルに対するデジタル変換値
が順次格納される１個のバッファメモリ（図示しない）
を有し，このバッファメモリの内容がマイクロプロセッ
サ102 を介して順次上記ＲＡＭメモリ104 に転送される
ものである。
クロプロセッサの制御プログラムや制御定数が格納され
たフラッシュメモリ等の不揮発メモリ，104 は上記アナ
ログ入力信号電圧AIi に対応したデジタル変換値DIi
（i ＝１, ２，・・・）が上記マイクロプロセッサ102
を介して格納されるＲＡＭメモリである。なお，上記Ａ
Ｄ変換器101 は多数チャンネルに対するデジタル変換値
が順次格納される１個のバッファメモリ（図示しない）
を有し，このバッファメモリの内容がマイクロプロセッ
サ102 を介して順次上記ＲＡＭメモリ104 に転送される
ものである。
【００１７】105 は例えば約1.25Ｖ程度の電圧を発生す
るバンドギャップ形半導体電圧発生器による基準電源，
106 は該基準電源の発生電圧AVs を増幅し，出力電圧AV
r を上記基準電圧正端子Ｖref+に供給する増幅器，107
・108 は該増幅器の出力電圧AVr を分圧し，増幅器106
の反転入力に負帰還電圧を供給する分圧抵抗であり，分
圧抵抗107 の抵抗値はR1，分圧抵抗108 の抵抗値はR2と
なっている。なお，上記基準電源105 の発生電圧AVs は
ＡＤ変換器101 の入力端子ch0 に接続され，そのデジタ
ル変換値DVs は上記ＲＡＭメモリ104 に格納されるよう
になっている。
るバンドギャップ形半導体電圧発生器による基準電源，
106 は該基準電源の発生電圧AVs を増幅し，出力電圧AV
r を上記基準電圧正端子Ｖref+に供給する増幅器，107
・108 は該増幅器の出力電圧AVr を分圧し，増幅器106
の反転入力に負帰還電圧を供給する分圧抵抗であり，分
圧抵抗107 の抵抗値はR1，分圧抵抗108 の抵抗値はR2と
なっている。なお，上記基準電源105 の発生電圧AVs は
ＡＤ変換器101 の入力端子ch0 に接続され，そのデジタ
ル変換値DVs は上記ＲＡＭメモリ104 に格納されるよう
になっている。
【００１８】また，上記ＲＡＭメモリ104 内には，補正
係数Ｋと上記デジタル変換値DIi に該補正係数Ｋを掛け
た補正演算値が格納され，その補正演算は上記マイクロ
プロセッサ102 によって実行されるものである。
係数Ｋと上記デジタル変換値DIi に該補正係数Ｋを掛け
た補正演算値が格納され，その補正演算は上記マイクロ
プロセッサ102 によって実行されるものである。
【００１９】次に動作について説明する。図１におい
て，基準電源105 の発生電圧AVs と増幅器106 の出力電
圧AVr との間には従来装置と同様に次式の関係がある。 AVs ＝AVr ×[R2/(R1+R2)] ・・・・(1) ∴AVr ＝Ｇ×AVs ただし Ｇ＝(R1+R2)/R2 ・・・・(2) 一方，ＡＤ変換器101 の基準電圧差は（Vref+ ）−（Vr
ef- ）＝AVr となっているので，アナログ入力信号電圧
AIi とそのデジタル変換値DIi との間には次式の関係が
ある。 DIi ＝（AIi/AVr ）×Ｎmax ・・・・(3) ただし Ｎmax は分解能であり，ｎビットのＡＤ変換器
では次式で算出される。 Ｎmax ＝２n （ただし ｎ＝10ビットならば，Ｎmax ＝1024）・・・・(4)
て，基準電源105 の発生電圧AVs と増幅器106 の出力電
圧AVr との間には従来装置と同様に次式の関係がある。 AVs ＝AVr ×[R2/(R1+R2)] ・・・・(1) ∴AVr ＝Ｇ×AVs ただし Ｇ＝(R1+R2)/R2 ・・・・(2) 一方，ＡＤ変換器101 の基準電圧差は（Vref+ ）−（Vr
ef- ）＝AVr となっているので，アナログ入力信号電圧
AIi とそのデジタル変換値DIi との間には次式の関係が
ある。 DIi ＝（AIi/AVr ）×Ｎmax ・・・・(3) ただし Ｎmax は分解能であり，ｎビットのＡＤ変換器
では次式で算出される。 Ｎmax ＝２n （ただし ｎ＝10ビットならば，Ｎmax ＝1024）・・・・(4)
【００２０】一方，ＡＤ変換器101 の入力端子ch0 に印
加された基準電源105 の発生電圧AVs に対するデジタル
変換値DVs の関係は次式のとおりである。 DVs ＝（AVs/AVr ）×Ｎmax ・・・・(10) また，発生電圧の理論基準値をAVs0＝1.25Ｖ，基準電圧
の理論基準値をAVr0＝５Ｖとすれば，理論デジタル変換
値DVs0は次式で示される。 DVs0 ＝（AVs0/AVr0 ）×Ｎmax ・・・・(11) ＝256 （n ＝10ビットの場合） ここで，補正係数Ｋ，補正演算値DDIiを次式によって定
義する。 Ｋ＝DVs0/DVs ・・・・(12) DDIi ＝Ｋ×DIi ＝DVs0×（DIi/DVs ） ・・・・(13)
加された基準電源105 の発生電圧AVs に対するデジタル
変換値DVs の関係は次式のとおりである。 DVs ＝（AVs/AVr ）×Ｎmax ・・・・(10) また，発生電圧の理論基準値をAVs0＝1.25Ｖ，基準電圧
の理論基準値をAVr0＝５Ｖとすれば，理論デジタル変換
値DVs0は次式で示される。 DVs0 ＝（AVs0/AVr0 ）×Ｎmax ・・・・(11) ＝256 （n ＝10ビットの場合） ここで，補正係数Ｋ，補正演算値DDIiを次式によって定
義する。 Ｋ＝DVs0/DVs ・・・・(12) DDIi ＝Ｋ×DIi ＝DVs0×（DIi/DVs ） ・・・・(13)
【００２１】(13)式の補正演算値DDIiは、［アナログ入
力信号電圧に対応するデジタル変換値DIi ］を［基準電
源の発生電圧に対するデジタル変換値DVs ］で除算し、
比例係数DVs0（(11)式の理論デジタル変換値＝一定値）
を乗じたものである。この算式によれば増幅器106 の増
幅率Ｇの影響を受けないことは以下のとおり証明され
る。
力信号電圧に対応するデジタル変換値DIi ］を［基準電
源の発生電圧に対するデジタル変換値DVs ］で除算し、
比例係数DVs0（(11)式の理論デジタル変換値＝一定値）
を乗じたものである。この算式によれば増幅器106 の増
幅率Ｇの影響を受けないことは以下のとおり証明され
る。
【００２２】(3)(10)(12) を用いて(13)式を整理すると
次の結論が得られる。 DDIi＝Ｋ×DIi ＝（DVs0/DVs）×（AIi/AVr ）×Ｎmax ＝AIi ×（DVs0/AVs） ・・・・(14) (14)式で明らかなとおり，デジタル変換値DIi の補正演
算値DDIiはアナログ入力信号電圧AIi に比例しており，
その比例係数（DVs0/AVs）には増幅器106 の増幅率Ｇが
含まれていないので，増幅率Ｇの製品バラツキ等の影響
を受けることが無い。ただし，上記比例係数（DVs0/AV
s）は基準電源105 の発生電圧AVs の製品バラツキによ
って変化する問題が残されている。この問題は，(12)式
ににおける発生電圧AVs のデジタル変換値DVs が基準電
源105 の製品バラツキによって変化するものであること
に起因している。
次の結論が得られる。 DDIi＝Ｋ×DIi ＝（DVs0/DVs）×（AIi/AVr ）×Ｎmax ＝AIi ×（DVs0/AVs） ・・・・(14) (14)式で明らかなとおり，デジタル変換値DIi の補正演
算値DDIiはアナログ入力信号電圧AIi に比例しており，
その比例係数（DVs0/AVs）には増幅器106 の増幅率Ｇが
含まれていないので，増幅率Ｇの製品バラツキ等の影響
を受けることが無い。ただし，上記比例係数（DVs0/AV
s）は基準電源105 の発生電圧AVs の製品バラツキによ
って変化する問題が残されている。この問題は，(12)式
ににおける発生電圧AVs のデジタル変換値DVs が基準電
源105 の製品バラツキによって変化するものであること
に起因している。
【００２３】上記の問題点を改善するためには，(13)式
の比例係数DVs0を(11)式で示した理論基準値で算出決定
するのではなく，多数のサンプル製品Ｎ台について基準
電源105 の発生電圧AVs に対するデジタル変換値DVs を
測定し，次式のとおりその平均値DDVsを用いるようにす
ることが望ましい。 DDVs ＝[ Σ（DVs サンプル）]/Ｎ ＝[ Σ｛（AVs/AVr ）×Ｎmax ｝サンプル]/Ｎ ・・・・(15) なお、上記はＮ個のデジタル変換値DVs の算術平均を算
出したが、算術平均以外に調和平均・中央値・最頻値な
どの統計値に比例した値を用いてもよい。
の比例係数DVs0を(11)式で示した理論基準値で算出決定
するのではなく，多数のサンプル製品Ｎ台について基準
電源105 の発生電圧AVs に対するデジタル変換値DVs を
測定し，次式のとおりその平均値DDVsを用いるようにす
ることが望ましい。 DDVs ＝[ Σ（DVs サンプル）]/Ｎ ＝[ Σ｛（AVs/AVr ）×Ｎmax ｝サンプル]/Ｎ ・・・・(15) なお、上記はＮ個のデジタル変換値DVs の算術平均を算
出したが、算術平均以外に調和平均・中央値・最頻値な
どの統計値に比例した値を用いてもよい。
【００２４】以上のようにこの実施の形態１では、基準
電源の発生電圧そのものをＡＤ変換器でモニタして，Ａ
Ｄ変換器に印加された基準電圧の変動を補正しているの
で，増幅器の増幅率の製品バラツキによって補正演算値
が変動することがなく，精度のよい補正演算値が得られ
る効果がある。また、校正値を記憶するなどの不揮発メ
モリが不要である。
電源の発生電圧そのものをＡＤ変換器でモニタして，Ａ
Ｄ変換器に印加された基準電圧の変動を補正しているの
で，増幅器の増幅率の製品バラツキによって補正演算値
が変動することがなく，精度のよい補正演算値が得られ
る効果がある。また、校正値を記憶するなどの不揮発メ
モリが不要である。
【００２５】更に、補正演算値の比例係数は，実測され
た多数のサンプルデ−タを用いて平均値などの統計値を
算出するようにしたので、基準電源の発生電圧の製品バ
ラツキがあっても，最も確からしい補正演算値が得られ
る効果がある。そして平均値等の統計値はマイクロプロ
セッサの制御プログラムを格納する不揮発メモリ内に格
納されるので，特別な不揮発メモリを必要としない。
た多数のサンプルデ−タを用いて平均値などの統計値を
算出するようにしたので、基準電源の発生電圧の製品バ
ラツキがあっても，最も確からしい補正演算値が得られ
る効果がある。そして平均値等の統計値はマイクロプロ
セッサの制御プログラムを格納する不揮発メモリ内に格
納されるので，特別な不揮発メモリを必要としない。
【００２６】実施の形態２．以下この発明の実施の形態
２を図２により説明する。図２はエンジン制御装置のブ
ロック回路図を示し、図において，200 は図示しない車
載バッテリから給電され，多数のアナログ入力信号電圧
AIi （i ＝０, １, ２，・・・）や図示しないデジタル
信号入力を受けて，各種車載負荷の制御を行うエンジン
制御装置であり，同図ではＡＤ変換器に関連する部分の
みを示している。201 は多チャンネルの逐次変換形ＡＤ
変換器であり，該ＡＤ変換器は電源正端子Vcc ，電源負
端子GND ，基準電圧正端子Ｖref+，基準電圧負端子Ｖre
f-，アナログ入力端子chi （i ＝０, １, ２，・・・）
等を有し，該アナログ入力端子chi （i ＝０, １, ２，
・・・）には上記アナログ入力信号電圧AIi が印加され
ると共に，基準電圧負端子Ｖref-は電源負端子GND に接
続されている。
２を図２により説明する。図２はエンジン制御装置のブ
ロック回路図を示し、図において，200 は図示しない車
載バッテリから給電され，多数のアナログ入力信号電圧
AIi （i ＝０, １, ２，・・・）や図示しないデジタル
信号入力を受けて，各種車載負荷の制御を行うエンジン
制御装置であり，同図ではＡＤ変換器に関連する部分の
みを示している。201 は多チャンネルの逐次変換形ＡＤ
変換器であり，該ＡＤ変換器は電源正端子Vcc ，電源負
端子GND ，基準電圧正端子Ｖref+，基準電圧負端子Ｖre
f-，アナログ入力端子chi （i ＝０, １, ２，・・・）
等を有し，該アナログ入力端子chi （i ＝０, １, ２，
・・・）には上記アナログ入力信号電圧AIi が印加され
ると共に，基準電圧負端子Ｖref-は電源負端子GND に接
続されている。
【００２７】202 はマイクロプロセッサ，203 は該マイ
クロプロセッサの制御プログラムや制御定数が格納され
たフラッシュメモリ等の不揮発メモリ，204 は上記アナ
ログ入力信号電圧AIi に対応したデジタル変換値DIi
（i ＝０，１, ２，・・・）が格納されるＲＡＭメモリ
である。205 は例えば約1.25Ｖ程度の電圧を発生するバ
ンドギャップ形半導体電圧発生器による基準電源，206
は該基準電源の発生電圧AVs を増幅し，出力電圧AVr を
上記基準電圧正端子Ｖref+に供給する増幅器，207 ・20
8 は該増幅器の出力電圧AVr を分圧し，増幅器206 の反
転入力に負帰還電圧を供給する分圧抵抗であり，分圧抵
抗207 の抵抗値はR1，分圧抵抗208 の抵抗値はR2となっ
ている。209 は上記ＡＤ変換器201 内でデジタル変換値
が順次格納される１個のバッファメモリの内容を順次上
記ＲＡＭメモリ204 に転送するダイレクトメモリアクセ
スコントロ−ラ（DMAC) であり，該DMACはマイクロプロ
セッサ202 がデ−タバスを用いていない時間帯を利用し
て上記の転送処理を行うようになっている。
クロプロセッサの制御プログラムや制御定数が格納され
たフラッシュメモリ等の不揮発メモリ，204 は上記アナ
ログ入力信号電圧AIi に対応したデジタル変換値DIi
（i ＝０，１, ２，・・・）が格納されるＲＡＭメモリ
である。205 は例えば約1.25Ｖ程度の電圧を発生するバ
ンドギャップ形半導体電圧発生器による基準電源，206
は該基準電源の発生電圧AVs を増幅し，出力電圧AVr を
上記基準電圧正端子Ｖref+に供給する増幅器，207 ・20
8 は該増幅器の出力電圧AVr を分圧し，増幅器206 の反
転入力に負帰還電圧を供給する分圧抵抗であり，分圧抵
抗207 の抵抗値はR1，分圧抵抗208 の抵抗値はR2となっ
ている。209 は上記ＡＤ変換器201 内でデジタル変換値
が順次格納される１個のバッファメモリの内容を順次上
記ＲＡＭメモリ204 に転送するダイレクトメモリアクセ
スコントロ−ラ（DMAC) であり，該DMACはマイクロプロ
セッサ202 がデ−タバスを用いていない時間帯を利用し
て上記の転送処理を行うようになっている。
【００２８】また，上記ＲＡＭメモリ204 内には，補正
係数Ｋと上記デジタル変換値DIi に該補正係数Ｋを掛け
た補正演算値が格納され，その補正演算は上記マイクロ
プロセッサ202 によって実行されるものである。210 は
１バイトのデ−タ毎に電気的に書込み・読出しが行える
EEPROMメモリ等による校正値記憶用不揮発メモリ，211
はシリアルコミュニケ−ションインタフェ−ス212 を介
して上記マイクロプロセッサ202 に接続され，製品出荷
時や保守点検時に不揮発メモリ203 へプログラムの書込
み・書換えを行う外部ツ−ル，213 は製品出荷前の校正
運転時にどれかのアナログ入力信号に替わって接続され
る高精度な校正電源である。なお，上記外部ツ−ル211
にはプログラムの転送操作を指示し，また校正運転の指
示や校正値記憶指示等を行う操作キ−が設けられてい
る。
係数Ｋと上記デジタル変換値DIi に該補正係数Ｋを掛け
た補正演算値が格納され，その補正演算は上記マイクロ
プロセッサ202 によって実行されるものである。210 は
１バイトのデ−タ毎に電気的に書込み・読出しが行える
EEPROMメモリ等による校正値記憶用不揮発メモリ，211
はシリアルコミュニケ−ションインタフェ−ス212 を介
して上記マイクロプロセッサ202 に接続され，製品出荷
時や保守点検時に不揮発メモリ203 へプログラムの書込
み・書換えを行う外部ツ−ル，213 は製品出荷前の校正
運転時にどれかのアナログ入力信号に替わって接続され
る高精度な校正電源である。なお，上記外部ツ−ル211
にはプログラムの転送操作を指示し，また校正運転の指
示や校正値記憶指示等を行う操作キ−が設けられてい
る。
【００２９】次に動作について説明する。図２におい
て，基準電源205 の発生電圧AVs と増幅器206 の出力電
圧AVr との間には従来装置と同様に次式の関係がある。 AVs ＝AVr ×[R2/(R1+R2)] ・・・・(1) ∴AVr ＝Ｇ×AVs ただし Ｇ＝(R1+R2)/R2 ・・・・(2) 一方，ＡＤ変換器201 の基準電圧差は（Vref+ ）−（Vr
ef- ）＝AVr となっているので，アナログ入力信号電圧
AIi とそのデジタル変換値DIi との間には次式の関係が
ある。 DIi ＝（AIi/AVr ）×Ｎmax ・・・・(3) ただし Ｎmax は分解能であり，ｎビットのＡＤ変換器
では次式で算出される。 Ｎmax ＝２n （ただし ｎ＝10ビットならば，Ｎmax ＝1024）・・・・(4)
て，基準電源205 の発生電圧AVs と増幅器206 の出力電
圧AVr との間には従来装置と同様に次式の関係がある。 AVs ＝AVr ×[R2/(R1+R2)] ・・・・(1) ∴AVr ＝Ｇ×AVs ただし Ｇ＝(R1+R2)/R2 ・・・・(2) 一方，ＡＤ変換器201 の基準電圧差は（Vref+ ）−（Vr
ef- ）＝AVr となっているので，アナログ入力信号電圧
AIi とそのデジタル変換値DIi との間には次式の関係が
ある。 DIi ＝（AIi/AVr ）×Ｎmax ・・・・(3) ただし Ｎmax は分解能であり，ｎビットのＡＤ変換器
では次式で算出される。 Ｎmax ＝２n （ただし ｎ＝10ビットならば，Ｎmax ＝1024）・・・・(4)
【００３０】一方，校正運転の時にＡＤ変換器201 のど
れかの入力端子に印加された校正電源213 の発生電圧AI
s に対するデジタル変換値DIs の関係は次式のとおりで
あり，このDIs 値が校正値として不揮発メモリ210 に格
納されるものである。 DIs ＝（AIs/AVr ）×Ｎmax ・・・・(20) 例えば，校正電源213 の発生電圧をAIs ＝2.5 Ｖ，基準
電圧の理論基準値をAVr0＝５Ｖとすれば，理論デジタル
変換値DIs0は次式で示されるが，実際には基準電圧AVr
は正しく５Ｖになっているわけではない。 DIs0 ＝（AIs/AVr0）×Ｎmax ・・・・(21) ＝512 （n ＝10ビットの場合） ここで，補正係数Ｋ，補正演算値DDIiを次式によって定
義する。 Ｋ＝（AIs/AVr0）×Ｎmax/DIs ・・・・(22) DDIi ＝Ｋ×DIi ＝[ （AIs/AVr0）×Ｎmax]×DIi/DIs ・・・・(23)
れかの入力端子に印加された校正電源213 の発生電圧AI
s に対するデジタル変換値DIs の関係は次式のとおりで
あり，このDIs 値が校正値として不揮発メモリ210 に格
納されるものである。 DIs ＝（AIs/AVr ）×Ｎmax ・・・・(20) 例えば，校正電源213 の発生電圧をAIs ＝2.5 Ｖ，基準
電圧の理論基準値をAVr0＝５Ｖとすれば，理論デジタル
変換値DIs0は次式で示されるが，実際には基準電圧AVr
は正しく５Ｖになっているわけではない。 DIs0 ＝（AIs/AVr0）×Ｎmax ・・・・(21) ＝512 （n ＝10ビットの場合） ここで，補正係数Ｋ，補正演算値DDIiを次式によって定
義する。 Ｋ＝（AIs/AVr0）×Ｎmax/DIs ・・・・(22) DDIi ＝Ｋ×DIi ＝[ （AIs/AVr0）×Ｎmax]×DIi/DIs ・・・・(23)
【００３１】(23)式の補正演算値DDIiは、［アナログ入
力信号電圧に対応するデジタル変換値DIi ］を［校正電
源の発生電圧に対応するデジタル変換値DIs ］で除算
し、比例係数[ （AIs/AVr0）×Ｎmax]を乗じた式にな
る。そして、比例係数は［（（校正電源の発生電圧AIs
）／（基準電圧の理論基準値AVr0））×Ｎmax ］の一
定値となる。この算式によれば増幅器206 の増幅率Ｇや
基準電源205 の発生電圧AVs のバラツキ変動の影響を受
けないことは以下のとおり証明される。
力信号電圧に対応するデジタル変換値DIi ］を［校正電
源の発生電圧に対応するデジタル変換値DIs ］で除算
し、比例係数[ （AIs/AVr0）×Ｎmax]を乗じた式にな
る。そして、比例係数は［（（校正電源の発生電圧AIs
）／（基準電圧の理論基準値AVr0））×Ｎmax ］の一
定値となる。この算式によれば増幅器206 の増幅率Ｇや
基準電源205 の発生電圧AVs のバラツキ変動の影響を受
けないことは以下のとおり証明される。
【００３２】(3)(20)(22) を用いて(23)式を整理すると
次の結論が得られる。 DDIi＝Ｋ×DIi ＝[ （AIs/AVr0）×Ｎmax/DIs]×[ （AIi/AVr ）×Ｎmax] ＝[ （AIs/AVr0）×（AVr/AIs ）] ×[ （AIi/AVr ）×Ｎmax] ＝（AIi/AVr0）×Ｎmax ・・・・(24) (24)式で明らかなとおり，デジタル変換値DIi の補正演
算値DDIiはアナログ入力信号電圧AIi に比例しており，
その比例係数（Ｎmax/AVr0）には増幅器206 の増幅率Ｇ
や基準電源205 の発生電圧AVs が含まれていないので，
これらの製品バラツキの影響を受けることが無い。
次の結論が得られる。 DDIi＝Ｋ×DIi ＝[ （AIs/AVr0）×Ｎmax/DIs]×[ （AIi/AVr ）×Ｎmax] ＝[ （AIs/AVr0）×（AVr/AIs ）] ×[ （AIi/AVr ）×Ｎmax] ＝（AIi/AVr0）×Ｎmax ・・・・(24) (24)式で明らかなとおり，デジタル変換値DIi の補正演
算値DDIiはアナログ入力信号電圧AIi に比例しており，
その比例係数（Ｎmax/AVr0）には増幅器206 の増幅率Ｇ
や基準電源205 の発生電圧AVs が含まれていないので，
これらの製品バラツキの影響を受けることが無い。
【００３３】ただし，校正運転時の環境温度と実用運転
時の環境温度には違いがあるので，増幅器206 の増幅率
Ｇや基準電源205 の発生電圧AVs の温度依存性が問題と
なる。しかしながら，基準電源205 の発生電圧AVs は最
も温度ドリフトの少ない電圧領域で設計されていること
や，増幅率Ｇ＝（R1+R2)/R2 は抵抗R1，R2が同じ温度環
境にあってその比率には温度依存性が少ないと言う有利
な条件となっている。
時の環境温度には違いがあるので，増幅器206 の増幅率
Ｇや基準電源205 の発生電圧AVs の温度依存性が問題と
なる。しかしながら，基準電源205 の発生電圧AVs は最
も温度ドリフトの少ない電圧領域で設計されていること
や，増幅率Ｇ＝（R1+R2)/R2 は抵抗R1，R2が同じ温度環
境にあってその比率には温度依存性が少ないと言う有利
な条件となっている。
【００３４】この実施の形態２によれば、校正電源電圧
のＡＤ変換値を記憶保持しておくことにより，ＡＤ変換
器に供給された基準電圧を現品対応で換算補正すること
により，増幅器の増幅率の製品バラツキのみならず基準
電源の発生電圧の製品バラツキによっても補正演算値が
変動することがなく，精度のよい補正演算が得られる効
果がある。また、基準電源は最も温度変動が生じ難い発
生電圧のものにすることができる効果がある。また，校
正電源による校正運転はＡＤ変換器の一つの入力端子を
兼用できるので，取扱えるアナログ入力信号の点数を減
らさないようにすると共に，高価な校正電源を内蔵した
り運転中にアナログ入力回路を切換接続したりする必要
がない。
のＡＤ変換値を記憶保持しておくことにより，ＡＤ変換
器に供給された基準電圧を現品対応で換算補正すること
により，増幅器の増幅率の製品バラツキのみならず基準
電源の発生電圧の製品バラツキによっても補正演算値が
変動することがなく，精度のよい補正演算が得られる効
果がある。また、基準電源は最も温度変動が生じ難い発
生電圧のものにすることができる効果がある。また，校
正電源による校正運転はＡＤ変換器の一つの入力端子を
兼用できるので，取扱えるアナログ入力信号の点数を減
らさないようにすると共に，高価な校正電源を内蔵した
り運転中にアナログ入力回路を切換接続したりする必要
がない。
【００３５】なお、この実施の形態２では図２で示した
ようにダイレクトメモリアクセスコントロ−ラ（ＤＭＡ
Ｃ）209 を使用し、処理のスピード化を図ったが、これ
を無くしてマイクロプロセッサ202 によってＡＤ変換器
201 内のバッファメモリの内容をＲＡＭメモリ204 に転
送するようにしても良い。また、逆に実施の形態１の図
１にダイレクトメモリアクセスコントロ−ラ209 を実施
の形態２のように追加して併用して処理のスピードアッ
プを図ってもよい。
ようにダイレクトメモリアクセスコントロ−ラ（ＤＭＡ
Ｃ）209 を使用し、処理のスピード化を図ったが、これ
を無くしてマイクロプロセッサ202 によってＡＤ変換器
201 内のバッファメモリの内容をＲＡＭメモリ204 に転
送するようにしても良い。また、逆に実施の形態１の図
１にダイレクトメモリアクセスコントロ−ラ209 を実施
の形態２のように追加して併用して処理のスピードアッ
プを図ってもよい。
【００３６】実施の形態３．以下この発明の実施の形態
３を図２により説明する。図２に示した実施の形態２で
は，校正値記憶用不揮発メモリ210 として，１バイトデ
−タ毎に電気的に書込み・読出しができるEEPROMメモリ
が使用されている。このEEPROMメモリは単に校正値を記
憶するだけでなく，例えばエンジン制御装置200 がエン
ジン制御運転を行っている時の各種学習デ−タなども記
憶し，車載バッテリの異常電圧低下や車載バッテリ交換
時のスリ−プ電源の解除等に対しても，記憶情報を消失
しないようにするためのものである。
３を図２により説明する。図２に示した実施の形態２で
は，校正値記憶用不揮発メモリ210 として，１バイトデ
−タ毎に電気的に書込み・読出しができるEEPROMメモリ
が使用されている。このEEPROMメモリは単に校正値を記
憶するだけでなく，例えばエンジン制御装置200 がエン
ジン制御運転を行っている時の各種学習デ−タなども記
憶し，車載バッテリの異常電圧低下や車載バッテリ交換
時のスリ−プ電源の解除等に対しても，記憶情報を消失
しないようにするためのものである。
【００３７】しかし，車載バッテリ交換時には学習記憶
値を外部ツ−ル211 で読出しておくこともできるので，
必ずしもEEPROMメモリが搭載されているわけではない。
一方，不揮発メモリ203 は読出しと一括書込みが行える
フラッシュメモリが採用されるのが実態であり，この場
合にはマイクロプロセッサ202 の制御プログラムは，製
品の出荷・保守交換などを行う時に，外部ツ−ル211 か
らＲＡＭメモリ204 を中継して不揮発メモリ（フラッシ
ュメモリ）203 へ一括書込みされるようになっており，
ＲＡＭメモリ204 への転送用プログラムはマイクロプロ
セッサ202に内蔵されたブ−トプログラムによって行わ
れる。
値を外部ツ−ル211 で読出しておくこともできるので，
必ずしもEEPROMメモリが搭載されているわけではない。
一方，不揮発メモリ203 は読出しと一括書込みが行える
フラッシュメモリが採用されるのが実態であり，この場
合にはマイクロプロセッサ202 の制御プログラムは，製
品の出荷・保守交換などを行う時に，外部ツ−ル211 か
らＲＡＭメモリ204 を中継して不揮発メモリ（フラッシ
ュメモリ）203 へ一括書込みされるようになっており，
ＲＡＭメモリ204 への転送用プログラムはマイクロプロ
セッサ202に内蔵されたブ−トプログラムによって行わ
れる。
【００３８】次に動作を説明する。マイクロプロセッサ
202 の制御プログラムが外部ツ−ル211 からＲＡＭメモ
リ204 に転送書込みされた後に，その制御プログラムの
一部である校正運転プログラムに基づいて校正電源213
の発生電圧AIs のデジタル変換値DIs を読取り，全体制
御プログラムと校正記憶デ−タである上記デジタル変換
値DIs を含めてフラッシュメモリである不揮発メモリ20
3 に一括書込みを行う。
202 の制御プログラムが外部ツ−ル211 からＲＡＭメモ
リ204 に転送書込みされた後に，その制御プログラムの
一部である校正運転プログラムに基づいて校正電源213
の発生電圧AIs のデジタル変換値DIs を読取り，全体制
御プログラムと校正記憶デ−タである上記デジタル変換
値DIs を含めてフラッシュメモリである不揮発メモリ20
3 に一括書込みを行う。
【００３９】電源が遮断されても校正記憶値が消失する
ことがなく，専用の校正値記憶用不揮発メモリがなくて
も良いことになる。なお，不揮発メモリ203 に転送され
る制御プログラムには，校正運転用プログラムが削除さ
れていても差し支えないが，その代わり外部ツ−ル211
が無ければ再度校正運転を行うことができなくなるの
で，全ての制御プログラムを不揮発メモリ203 に格納し
ておくようにしている。
ことがなく，専用の校正値記憶用不揮発メモリがなくて
も良いことになる。なお，不揮発メモリ203 に転送され
る制御プログラムには，校正運転用プログラムが削除さ
れていても差し支えないが，その代わり外部ツ−ル211
が無ければ再度校正運転を行うことができなくなるの
で，全ての制御プログラムを不揮発メモリ203 に格納し
ておくようにしている。
【００４０】この実施の形態３によれば、車載バッテリ
の異常電圧低下や車載バッテリ交換時のスリ−プ電源の
解除等の電源異常があっても，フラッシュメモリを使用
することにより制御プログラム、校正プログラム、校正
情報などの記憶情報が消失することなく、また、メモリ
用のバッテリバックアップも不要となる効果がある。ま
た、制御プログラムを格納しているフラッシュメモリを
校正値記憶用不揮発メモリとして兼用することができ，
専用の校正値記憶用不揮発メモリが不要となる効果があ
る。
の異常電圧低下や車載バッテリ交換時のスリ−プ電源の
解除等の電源異常があっても，フラッシュメモリを使用
することにより制御プログラム、校正プログラム、校正
情報などの記憶情報が消失することなく、また、メモリ
用のバッテリバックアップも不要となる効果がある。ま
た、制御プログラムを格納しているフラッシュメモリを
校正値記憶用不揮発メモリとして兼用することができ，
専用の校正値記憶用不揮発メモリが不要となる効果があ
る。
【００４１】
【発明の効果】（１）以上のようにこの発明の請求項１
によれば、基準電源の発生電圧そのものをＡＤ変換器で
モニタして，ＡＤ変換器に印加された基準電圧の変動を
補正しているので，増幅器の増幅率の製品バラツキによ
って補正演算値が変動することがなく，精度のよい補正
演算値が得られる。
によれば、基準電源の発生電圧そのものをＡＤ変換器で
モニタして，ＡＤ変換器に印加された基準電圧の変動を
補正しているので，増幅器の増幅率の製品バラツキによ
って補正演算値が変動することがなく，精度のよい補正
演算値が得られる。
【００４２】（２）この発明の請求項２項によれば、補
正演算値の比例係数は，実測された多数のサンプルデ−
タを用いて算出されたの平均値等の統計値に比例した値
を用いたので、基準電源の発生電圧の製品バラツキを考
慮して，最も確かな補正演算値が得られる効果がある。
正演算値の比例係数は，実測された多数のサンプルデ−
タを用いて算出されたの平均値等の統計値に比例した値
を用いたので、基準電源の発生電圧の製品バラツキを考
慮して，最も確かな補正演算値が得られる効果がある。
【００４３】（３）この発明の請求項３項によれば，校
正電源による校正運転はＡＤ変換器の一つの入力端子を
兼用できるので，取扱えるアナログ入力信号の点数を減
らさないようにする効果がある。
正電源による校正運転はＡＤ変換器の一つの入力端子を
兼用できるので，取扱えるアナログ入力信号の点数を減
らさないようにする効果がある。
【００４４】（４）この発明の請求項４項によれば、電
源異常があっても，フラッシュメモリを使用することに
より校正情報が消失することなく、また、メモリ用のバ
ッテリバックアップも不要となる効果がある。
源異常があっても，フラッシュメモリを使用することに
より校正情報が消失することなく、また、メモリ用のバ
ッテリバックアップも不要となる効果がある。
【００４５】（５）この発明の請求項５項によれば、基
準電源はバンドギャップ形半導体電圧発生器を用い、そ
の発生電圧は約1.25Ｖの値としたので、この電圧領域は
温度変動が生じ難いという効果がある。
準電源はバンドギャップ形半導体電圧発生器を用い、そ
の発生電圧は約1.25Ｖの値としたので、この電圧領域は
温度変動が生じ難いという効果がある。
【図１】 この発明の実施の形態１によるＡＤ変換装置
のブロック回路図である。
のブロック回路図である。
【図２】 この発明の実施の形態２によるＡＤ変換装置
のブロック回路図である。
のブロック回路図である。
【図３】 従来装置のＡＤ変換装置のブロック回路図で
ある。
ある。
１００，２００ エンジン制御装置（ＥＣＵ） １０１，２０１ ＡＤ変換器 １０２，２０２ マイクロプロセッサ（演算手段） １０３，不揮発メモリ １０４，２０４
ＲＡＭメモリ １０５，２０５ 基準電源 １０６，２０６
増幅器 ２０３ 不揮発メモリ（フラッシュメモリ） ２０９ ダイレクトメモリアクセスコントロ−ラ ２１０ 校正値記憶用不揮発メモリ ２１１ 外部
ツ−ル ２１３ 校正電源 AIi アナログ入力信号電圧 AIs 校正電
源の発生電圧 AVr 基準電圧 AVs 基準電
源の発生電圧 DIi AIiのデジタル変換値（第１のデジタル値） DIs AIsのデジタル変換値（第３のデジタル値） DVs AVsのデジタル変換値（第２のデジタル値） DVs0 比例係数 DDIi 補正デ
ジタル変換値
ＲＡＭメモリ １０５，２０５ 基準電源 １０６，２０６
増幅器 ２０３ 不揮発メモリ（フラッシュメモリ） ２０９ ダイレクトメモリアクセスコントロ−ラ ２１０ 校正値記憶用不揮発メモリ ２１１ 外部
ツ−ル ２１３ 校正電源 AIi アナログ入力信号電圧 AIs 校正電
源の発生電圧 AVr 基準電圧 AVs 基準電
源の発生電圧 DIi AIiのデジタル変換値（第１のデジタル値） DIs AIsのデジタル変換値（第３のデジタル値） DVs AVsのデジタル変換値（第２のデジタル値） DVs0 比例係数 DDIi 補正デ
ジタル変換値
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 学 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 Ｆターム(参考） 5J022 AA01 AC04 BA01 BA10 CB02 CB05 CD02 CE01 CF02
Claims (5)
- 【請求項１】 基準電源の発生電圧を増幅器で増幅して
基準電圧を発生する基準電圧供給回路と、上記基準電圧
に基づいて、複数の入力端子から入力された多チャンネ
ルのアナログ入力信号電圧を順次第１のデジタル値に変
換するＡＤ変換器とを有するＡＤ変換装置において、上
記ＡＤ変換器の入力端子の１つに上記基準電源の発生電
圧を入力して第２のデジタル値に変換し、上記アナログ
入力信号電圧に対応した第１のデジタル値を上記第２の
デジタル値によって除算した値に比例係数を乗じて補正
デジタル変換値を求める演算手段を備え、上記増幅器の
増幅率の変動に拘わらず入力信号電圧に比例した補正デ
ジタル変換値を得ることを特徴とするＡＤ変換装置。 - 【請求項２】 請求項１のＡＤ変換装置において、演算
手段で用いる比例係数は、実測された複数のサンプルデ
−タを用いて算出された［基準電源の発生電圧/ 増幅器
の出力電圧］の平均値・中央値・最頻値等の統計値に比
例した値を用いたことを特徴とするＡＤ変換装置。 - 【請求項３】 基準電源の発生電圧を増幅器で増幅して
基準電圧を発生する基準電圧供給回路と、上記基準電圧
に基づいて、複数の入力端子から入力された多チャンネ
ルのアナログ入力信号電圧を順次第１のデジタル値に変
換するＡＤ変換器とを有するＡＤ変換装置において、校
正時に、上記ＡＤ変換器の入力端子の１つに外部校正電
源からの校正電圧を入力して第３のデジタル値に変換
し、この第３のデジタル値を記憶する校正値記憶用メモ
リと、上記アナログ入力信号変換時には、上記アナログ
入力信号電圧に対応した第１のデジタル値を上記記憶し
た第３のデジタル値によって除算した値に比例係数を乗
じて補正デジタル変換値を求める演算手段とを備え、入
力信号電圧に比例した補正デジタル変換値を得ることを
特徴とするＡＤ変換装置。 - 【請求項４】 請求項３のＡＤ変換装置において、演算
手段の演算にはマイクロプロセッサを用い、校正値記憶
メモリにはフラッシュメモリを用い、且つ、上記マイク
ロプロセッサは外部ツールからの校正指令に基づいて校
正を実行して上記フラッシュメモリに校正電圧対応の第
３のデジタル値を記憶し、バックアップ用バッテリがな
くても、停電時に上記フラッシュメモリに記憶された第
３のデジタル値が保持され、復電時に直ちに上記記憶さ
れた第３のデジタル値を使用可能としたことを特徴とす
るＡＤ変換装置。 - 【請求項５】 請求項１〜４のいずれか１項のＡＤ変換
装置において、基準電源はバンドギャップ形半導体電圧
発生器とし、その発生電圧は温度変動が少ない約１．２
５Ｖとすると共に、増幅器が出力する基準電圧はアナロ
グ入力信号電圧の最大値近傍の値に対応した基準電圧と
したことを特徴とするＡＤ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175113A JP3626702B2 (ja) | 2001-06-11 | 2001-06-11 | Ａｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175113A JP3626702B2 (ja) | 2001-06-11 | 2001-06-11 | Ａｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368615A true JP2002368615A (ja) | 2002-12-20 |
| JP3626702B2 JP3626702B2 (ja) | 2005-03-09 |
Family
ID=19016302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001175113A Expired - Fee Related JP3626702B2 (ja) | 2001-06-11 | 2001-06-11 | Ａｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3626702B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333523A (ja) * | 2004-05-21 | 2005-12-02 | Fujitsu Ltd | Ａ／ｄ変換器、ｄ／ａ変換器および電圧源 |
| JP2011109653A (ja) * | 2009-10-26 | 2011-06-02 | Fluke Corp | データ取込みシステム及びその校正方法 |
| JP2011179879A (ja) * | 2010-02-26 | 2011-09-15 | Tokyo Electric Power Co Inc:The | 累積損傷を受けた部材の損傷評価方法 |
| JP2012044533A (ja) * | 2010-08-20 | 2012-03-01 | Denso Corp | Ａ／ｄ変換装置 |
| CN105372474A (zh) * | 2015-10-10 | 2016-03-02 | 陕西千山航空电子有限责任公司 | 一种多通道电压信号采集电路的精度修正电路及方法 |
| CN108716957A (zh) * | 2018-06-21 | 2018-10-30 | 迈格仪表(成都)有限公司 | 一种特征化压变模盒 |
| CN113342121A (zh) * | 2020-11-10 | 2021-09-03 | 明峰医疗系统股份有限公司 | 一种多通道pet电源自动校准电路及校准方法 |
-
2001
- 2001-06-11 JP JP2001175113A patent/JP3626702B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333523A (ja) * | 2004-05-21 | 2005-12-02 | Fujitsu Ltd | Ａ／ｄ変換器、ｄ／ａ変換器および電圧源 |
| JP4555608B2 (ja) * | 2004-05-21 | 2010-10-06 | 富士通セミコンダクター株式会社 | Ａ／ｄ変換器 |
| JP2011109653A (ja) * | 2009-10-26 | 2011-06-02 | Fluke Corp | データ取込みシステム及びその校正方法 |
| US9671485B2 (en) | 2009-10-26 | 2017-06-06 | Fluke Corporation | System and method for calibrating a high resolution data acquisition system with a low resolution digital to analog converter |
| JP2011179879A (ja) * | 2010-02-26 | 2011-09-15 | Tokyo Electric Power Co Inc:The | 累積損傷を受けた部材の損傷評価方法 |
| JP2012044533A (ja) * | 2010-08-20 | 2012-03-01 | Denso Corp | Ａ／ｄ変換装置 |
| CN105372474A (zh) * | 2015-10-10 | 2016-03-02 | 陕西千山航空电子有限责任公司 | 一种多通道电压信号采集电路的精度修正电路及方法 |
| CN108716957A (zh) * | 2018-06-21 | 2018-10-30 | 迈格仪表(成都)有限公司 | 一种特征化压变模盒 |
| CN113342121A (zh) * | 2020-11-10 | 2021-09-03 | 明峰医疗系统股份有限公司 | 一种多通道pet电源自动校准电路及校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3626702B2 (ja) | 2005-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4592796B2 (ja) | アナログ入力信号を有する電子制御装置 | |
| US7577539B2 (en) | Sensor interface and sensor calibration technique | |
| US7469174B2 (en) | Vehicle-borne electronic control device | |
| US6188340B1 (en) | Sensor adjusting circuit | |
| US6687635B2 (en) | Apparatus and method for compensated sensor output | |
| US20020067255A1 (en) | Physical-quantity detection sensor | |
| GB2215150A (en) | Signal conditioners | |
| JP4555608B2 (ja) | Ａ／ｄ変換器 | |
| US9857823B2 (en) | Programmable temperature compensated voltage generator | |
| JP3626702B2 (ja) | Ａｄ変換装置 | |
| EP0178368A2 (en) | Process variable transmitter and method for correcting its output signal | |
| US6212447B1 (en) | Control device for automobiles | |
| JPH08298462A (ja) | 半導体装置 | |
| JPH09264759A (ja) | エンコーダの信号補正方法および装置 | |
| JPH0927749A (ja) | 電圧監視装置 | |
| US5534773A (en) | Method for compensating an offset voltage temperature drift in a semiconductor strain gage sensor | |
| JPH09507295A (ja) | 埋込型プログラマブルセンサ較正装置 | |
| JP3352006B2 (ja) | センサの温度補償回路 | |
| US6549149B2 (en) | Method and device for detecting signals | |
| EP1132715B1 (en) | Signal processing circuit | |
| US11876529B2 (en) | Current output module | |
| JP2001174304A (ja) | 演算装置内蔵センサ | |
| JPH1188165A (ja) | アナログ信号の入力装置及びその入力方法ならびに記録媒体 | |
| JPH09264768A (ja) | センサモジュール | |
| JP2000241202A (ja) | センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |