JPH09507295A - 埋込型プログラマブルセンサ較正装置 - Google Patents

Abstract

(57)【要約】 センサの迅速かつ安価な構成のための装置。この装置は、増幅器、スイッチ、利得回路、オフセット回路及びメモリを具備する。メモリは、スタティックＲＡＭ及びシフトレジスタを含むシリアル書込みメモリでよく、利得及びオフセット回路及び増幅器による使用のための利得及びオフセット係数を記憶する。利得及びオフセット回路は、記憶された利得及びオフセットディジタル値をアナログ等価値に変換するためのディジタル−アナログ変換器を具備することが可能である。利得及びオフセット値の計算は、まず無入力時の未補正センサ出力及びフルスケール出力を測定することによって行われる。次に、これらの値をある方程式に入れてオフセット及び利得値を計算する。

Description

【発明の詳細な説明】 埋込型プログラマブルセンサ較正装置 発明の背景 本発明は、センサの分野に関し、特にセンサの較正の分野に関する。本願は、発 明の名称「埋込み型プログラマブルセンサの較正方法(EMBEDDED PROGRAMMABLE S ENSOR CALIBRATION METHOD)」、出願日1993年12月30日のHoneywell Inc.社に譲 渡された米国特許出願第08/175,908号の関連出願である。 電子センサの登場以来、センサの較正はセンサのエンドユーザに相当大きなコ スト負担を課してきた。一般に、センサには、その最終用途によって３種類の較 正が必要であった。 まず、広い公差を確保するためにセンサのメーカによって初期較正が実施され てきた。この較正プロセスは、現時点では、バイアス抵抗回路網をレーザで所望 の抵抗値に調整する作業を伴う。このプロセスは、通常、中級程度の性能の機器 を用いる場合は、何回もの試行と２０秒を超える総経過時間が必要である。 次に、オリジナル装置製造業者（ＯＥＭ）が、センサがその要求条件を確実に 満たす様にするための較正を実施する。この較正は、少なくとも１つの多重巻ポ テンショメータをセンサに設け、所望の性能特性が達成されるまで周知の方法で ポテンショメータを調節することによって行われるのが普通であった。調節後は 、エポキシ樹脂をポテンショメータに塗布して、その設定位置を固定することも 行われてきた。これは、コストがかさむプロセスであった。 最後に、センサの性能特性は、現場における使用条件によって影響される。従 って、センサをその所期の用途に設置した後、センサの性能が確実に要求条件を 満たすようにするためには、現場較正が必要であった。通常、この較正は多重巻 ポテンショメータのさらなる調節を伴うものであった。 本発明が特に関係があるセンサは流量センサである。流量センサは、例えばダ クト中の空気の流量を測定するために、暖房、換気及び空調用としてしばしば用 いられてきた。この流量の情報は、制御対象の部屋の温度を制御するために利用 することができる。通常、このようなセンサはＨＶＡＣコントローラ内に設けら れる。そのコントローラは、通常、メモリに記憶され、クロック式論理演算装置 （ＡＬＵ）によって実行される命令に基づいて動作する。コントローラ自体は、 制御対象の部屋の頭上空間内に配置されることがあった。そのため、コントロー ラをいったん据え付けた後は、ポテンショメータの手動調節が困難な場合があっ た。 従って、本発明の目的は、センサの較正時の工場における抵抗器のレーザトリ ミングの必要性を事実上なくすことにある。本発明のもう一つの目的は、センサ を較正するのにポテンショメータを用いる必要性を実質的に少なくすることにあ る。本発明のもう一つの目的は、センサの較正コストを低減することにある。本 発明のもう一つの目的は、センサを較正するのに必要な手作業を少なくすること にある。 発明の概要 本発明は、クロック式ＡＬＵ及びメモリと共に使用するセンサを較正するため の装置にある。本発明の装置は、センサから受信した信号を増幅する増幅器と、 センサに接続し、増幅器手段に接続した基準電圧電源と、増幅器に接続され、Ａ ＬＵ及びメモリに接続し、増幅器の利得を調整して既知のオフセットが得られる よう補正するオフセット回路と、増幅器手段に接続され、ＡＬＵ及びメモリに接 続し、所望のフルスケール出力に基づいて増幅器手段の利得を調整する利得回路 と、増幅器手段、利得回路及びＡＬＵに接続に接続されていて、プリアンプ出力 とプログラマブル増幅器出力を多重化するためのスイッチ手段とを具備する。 製造時には、センサのゼロ入力レベルで未較正出力を発生させ、センサの出力 電圧を記録する。次に、センサを最高入力レベルで励振し、出力電圧を再度記録 する。これらは、一般に、センサのヌル及びフルスケール特性として知られてい る。次に、ヌル及び及びフルスケール増幅出力を所望のアナログ−ディジタル変 換器における使用可能範囲内に調節するためにプログラマブル増幅器で用いる係 数を計算する。 図面の簡単な説明 図1は、本発明のシステムを組み込んだコントローラのブロック図である。 図2は、本発明の回路のブロック図である。 図3は、典型的なセンサに接続された本発明の回路の一実施例のブロック図で ある。 実施例の詳細な説明 図1には、本発明の装置を組み込んだコントローラ１０が示されている。コン トローラ１０は、較正回路２０に接続されたセンサ１５を有する。較正回路２０ は、アナログ−ディジタル変換器２２、論理演算装置（ＡＬＵ）３５、メモリ２ ５及び入出力ポート４０に接続されている。 動作時に、センサ１５は検出しようとする状態を表すセンサ信号を発生する。 センサは、ヌル入力及びフルスケール出力（ＦＳＯ）変動でセンサ信号を補正す るアルゴリズムを使用する較正回路２０に接続されている。補正された回路出力 は、次にアナログ−ディジタル変換器２２を介してディジタル信号としてＡＬＵ に送られる。上記アルゴリズムで使用する係数はメモリ２５に記憶されている。 メモリ２５は、リードオンリーメモリ及びランダムアクセスメモリを共に用いた ものでよく、ＡＬＵ３５を動作させる命令も記憶される。ＡＬＵ３５は、マイク ロプロセッサ、マイクロコントローラ、マイクロコンピュータ等であってもよく 、メモリから補正された信号及び命令を受け取って制御信号を発生し、その制御 信号を入出力ポート４０を介して制御対象装置（図示省略）に送る。順序正しい 動作及び信号通信を確保するため、クロック３０は、コントローラの全ての構成 部分で使用するタイミング信号を供給する。 図２には、本発明の較正回路２０のブロック図が示されている。図示の較正回 路は、増幅器手段２０５、基準電圧発生器２１０、オフセット手段２１５、利得 手段２２０、スイッチ手段２２５及びメモリ２３０を有する。増幅器２０５は、 センサ信号を受信し、そのセンサ信号をＡＬＵで使用することができるレベルに 増幅する。また、増幅器２０５は、その信号をオフセット手段２１５及び利得手 段２２０から受信した信号に応じて増幅し、所望のスパン及びオフセット特性を となるように出力信号を調節する。基準電圧手段２１０は、センサ１５、増幅器 ２０５及びオフセット手段２１５で用いられる基準電圧を発生する。これらの構 成部分を共通の基準電圧を用いてバイアスすることによって、温度変化によって これらの回路が受ける基準電圧変動を同じにすることができる。従って、これら の回路に対する温度の影響を比例的になくすことができる。 スイッチ手段２２５、利得手段２２０、及びオフセット手段２１５は、メモリ ２３０に記憶された情報によって制御される。この情報は、センサが始動される たびにメモリ２５から供給される。メモリ２３０は、スタティックＲＡＭ（ＳＲ ＡＭ）、不揮発性ＲＡＭ（ＮＯＶＲＡＭ）及び電気的消去可能プログラマブルＲ ＯＭ（ＥＥＰＲＯＭ）等の構成部分からなる。スイッチ手段２２５は、メモリ２ ３０からの入力に基づいて、増幅器手段２０５から補正されたセンサ信号を出力 するか、あるいは増幅されただけで未補正のセンサ信号を出力するかを制御する 。オフセット手段２１５は、オフセット誤差に関してセンサ信号を補正するため に、メモリ２３０からそこに記憶された係数を受け取る。利得手段２２０は、フ ルスケール出力信号中の誤差に対してセンサ信号を補正するために、メモリ２３ ０から係数を受け取る。以下、これについて図３を参照しつつさらに詳細に説明 する。 図３には、センサ１５及び較正回路２０のブロック図が示されている。較正回 路は、一実施形態としてさらに詳細に示されている。増幅器２０５は、プリアン プ３０５と増幅器３０８を含む。プリアンプは、センサ出力信号をＡＬＵによっ て使用可能なレベルに増幅するために用いられる。増幅器３０８は、所望の利得 レベルにプログラム可能であり、オフセット手段２１５及び利得手段２２０の出 力によって出力が変化する。 オフセット手段２１５は、ディジタル−アナログ変換器を有する。利得手段２ ２０は、抵抗器Ｒ１及び利得部２２１を有する。 メモリ２３０は、ディジタル−アナログ変換器メモリ部３１６、利得メモリ部 ３２１及びラッチメモリ部２２２を有する。これらの各メモリ部は、直列書込み メモリの形になっている。 スイッチ手段２２５は、スイッチ３２５及び３２６と、ＮＯＴゲートを有する 。アナログ−ディジタル変換器２２は、ＡＬＵによって記憶し、使用することが できる形に出力信号を変換するために用いられる。 一実施形態における利得部２２１は、所望の伝達関数を有する梯子型ディジタ ル−アナログ変換器からなる。これは、ディジタル−アナログ変換器２１５につ いても同様である。これらの変換器及び伝達関数の選択は、各特定用途における 設計での選択の問題であり、当業者にとっては周知である。本発明においては、 これらの変換器は所望の抵抗値が得られるように選択的に接続することができる ７つの抵抗器で構成されている。 センサ１５は、異なる出力信号を発生するよう設計されたものであれば、どの ようなセンサでもよい。この場合は、流量センサは、分岐抵抗器Ｒｂ１、Ｒｂ２ 、Ｒｆｓ１及びＲｆｓ２を有するホィーストンブリッジとして構成されている。 抵抗器Ｒｂ３は、プリアンプ３０５の正及び負入力に生じる差電圧のレベル切換 え手段として用いられる。センサは、例えばハネウェル（Ｈｏｎｅｙｗｅｌｌ） のＡＷＭシリーズの流量センサでもよい。ここで、本願で説明するセンサは、例 示説明のためのものであり、センサは、本発明の装置に接続することはできるが 、本発明の一部をなすものではないということに留意すべきである。 次に、較正時の本発明の動作について説明する。まず、シリアル書込みメモリ の第１ビットに１を書き込むことによって、スイッチ３２５がイネーブルされ、 スイッチ３２６がディスエイブルされる。その他のビットはこの時点では無関係 である。 次に、ゼロ刺激（０入力レベル）がセンサに印加される状態にセンサを置き、 センサの出力電圧値（Ｖｌｏ）をメモリに記憶する。次にセンサをフルスケール 出力が得られるレベルで刺激し、センサ出力値（Ｖｈｉ）をメモリに記憶する。 そして、これら２つの値を次式に入れる。 Ｖr＝(Ｖlo*Ｖhi-Ｖlo*Ｖo1-Ｖhi*Ｖlo+Ｖhi*Ｖo2)／(Ｖhi-Ｖo1-Ｖlo+Ｖo2) 式中、Ｖo2は０センサ入力時における所望電圧出力(一実施形態においては０． ５０Ｖｄｃ)；Ｖo1はフルスケール出力時の所望電圧出力（一実施例においては ４．５０Ｖｄｃ）； Vrは所要オフセット電圧である。 次に、上式で計算したVrを用いて利得を計算することができる。 Ｒf=((Ｖhi-Ｖo1)*Ｒl)／(Ｖr-Ｖhi) 利得'=Ｒf／Ｒp Ｒlの値は、プログラマブル増幅器及び利得部の所望の出力が得られるように選 択 される。そのような抵抗器を選択する方法は当業者にとっては周知であり、本願 ではＲl＝４９９０オームを選択した。 「利得'」という用語は、単にＲfとＲlの比を差しているに過ぎず、増幅器３ ０８の真の出力電圧はＶo＝(利得'+1)*Ｖin+Ｖr*(利得')と定義される。Ｖinは プリアンプの出力である。 ここで、本発明の基本的な実施形態においてはスイッチ手段２２５及びラッチ メモリ手段は必要ではないということに留意すべきである。これらの機能は、較 正時にのみセンサ出力に接続された回路によって遂行することが可能である。較 正が終了した後は、これらの機能は不要であり、外部回路は切り離すことができ る。その場合でも、Vrと利得'の値は、本願で説明したようにしてロードするこ とができる。 利得及びＶrが求まったならば、利得'及びVrの等価十進値を計算することがで きる。これらの値は、利得部及びアナログ−ディジタル変換器のの伝達関数及び 分解能によって決まる。この実施例の場合は、次式で与えられる。 １０進(オフセット)=Ｉｎｔ(Ｖref*12.8／Ｖr)44.8)) １０進(利得)=Ｉｎｔ((３３６／利得')−32+0.1) （一実施形態の場合、Ｖref＝５．４５Ｖ） 次に、上で計算した１０進コードをまずオフセットコード、次に利得コードの 順で配置し、スイッチ３２５をオフ、スイッチ３２６をオンにするために最後の ビットを０にする。その後、これらのコードを各メモリ部に入れ、センサを所望 のヌル及びフルスケールレベルで再度刺激することによって、補正されたセンサ 出力信号をこれらの出力レベルに対してチェックする。これらの入力レベルにお ける出力レベルが所定の基準を満たしていれば、オフセット及びゲインの１０進 コードをメモリ２５に記憶し、センサの使用時に用いる。 センサの始動時には、Ｖr及び利得'のディジタル値をメモリ２５からメモリ２ ３０の該当するメモリ部にロードする（Ｖrはディジタル−アナログ変換器メモ リ部３１６に、利得’は利得メモリ部３２１に、ディジタル１はラッチメモリ部 ３２２に）。その後、アナログ−ディジタル変換器３５０に送られた補正出力信 号を図３に示す回路により利得’及びＶｒ値によって補正する。 以上、センサ信号をオフセット及びヌル誤差に関して補正するための新規かつ 非自明なそう地に付いて説明した。当業者にとっては、本発明の範囲内において 沢山の変更・修正態様が自明であろう。上記説明は、本発明を限定するためのも のではなく、特許請求の範囲の記載によって本発明を明確に限定するためのもの である。

Claims (1)

1. 【特許請求の範囲】 １． センサにおけるオフセット及びスパン誤差を補正するための装置において ： センサ出力信号をオフセット誤差に対して補正するオフセット補正値及びセン サ出力信号をスパン誤差に対して補正するスパン補正値を受け取り、記憶するメ モリと； そのメモリに接続され、前記オフセット値をアナログ信号に変換するオフセッ ト手段と； 前記メモリに接続され、利得値を所望レベルのアナログ値に変換する利得手段 と； 前記センサ、前記利得手段、前記オフセット手段及び前記メモリに接続され、 前記センサ出力信号を第1の所望レベルに増幅すると共に、さらにそのセンサ出 力信号を前記利得及びオフセット値と実質的に等価であるアナログ等価信号によ って増幅する増幅器手段と； を具備した装置。 ２． 前記メモリがシリアル書込みメモリである請求項１記載の装置。 ３． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、シフトレジスタに連続的に一定値を供給する請求項 ２記載の装置。 ４． 第１と第２のＳＲＡＭ及びシフトレジスタを有し、その第１のＳＲＡＭ及 びシフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、前記第２の ＳＲＡＭ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトする請求項 ３記載の装置。 ５． 前記メモリ及び前記増幅器に接続され、前記メモリが、センサの較正時に 前記増幅器に前記第１の所望レベルでセンサ出力信号を出力させる値を送るスイ ッチ； をさらに具備した請求項１記載の装置。 ６． 前記メモリがシリアル書込みメモリからなる請求項５記載の装置。 ７． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、そのシフトレジスタに連続的に一定値を供給する請 求項６記載の装置。 ８． 第１、第２及び第３のＳＲＡＭ及びシフトレジスタを有し、第１のＳＲＡ Ｍ及びシフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、第２の ＳＲＡＭ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトし、第３の ＳＲＡＭ及びシフトレジスタが所望の増幅器出力を出力させるための所望のスイ ッチ値をそれぞれ記憶し、シフトする請求項７記載の装置。 ９． 前記利得手段及びオフセット手段が梯子型ディジタル−アナログ変換器か らなる請求項１記載の装置。 １０． 前記メモリがシリアル書込みメモリからなる請求項９記載の装置。 １１． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、そのシフトレジスタに連続的に一定値を供給する請 求項１０記載の装置。 １２． 第１と第２のＳＲＡＭ及びシフトレジスタを有し、第１のＳＲＡＭ及び シフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、第２のＳＲＡ Ｍ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトする請求項１１記 載の装置。 １３． 前記メモリ及び増幅器に接続され、そのメモリが、センサの較正時に増 幅器に第１の所望レベルでセンサ出力信号を出力させる値を送るスイッチをさら に具備した請求項９記載の装置。 １４． 前記メモリがシリアル書込みメモリからなる請求項１３記載の装置。 １５． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、そのシフトレジスタに連続的に一定値を供給する請 求項１４記載の装置。 １６． 第１、第２及び第３のＳＲＡＭ及びシフトレジスタを有し、第１のＳＲ ＡＭ及びシフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、第２ のＳＲＡＭ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトし、第３ のＳＲＡＭ及びシフトレジスタが所望の増幅器出力を出力させるための所望のス イッチ値をそれぞれ記憶し、シフトする請求項１５記載の装置。 １７． 前記増幅器手段が： センサの出力端子に接続された入力端子、及び出力端子を有する固定利得を有 するプリアンプと； そのプリアンプの出力端子に接続された第１の入力端子及び前記オフセット手 段及び利得手段に接続されていて前記アナログ等価信号を受け取るための第２の 入力端子を有し、前記アナログ等価信号の関数である補正センサ信号が発生する 出力端子を有するプログラマブル増幅器とを具備した請求項１記載の装置。 １８． 前記メモリがシリアル書込みメモリからなる請求項１７記載の装置。 １９． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、そのシフトレジスタに連続的に一定値を供給する請 求項１８記載の装置。 ２０． 第１と第２のＳＲＡＭ及びシフトレジスタを有し、第１のＳＲＡＭ及び シフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、第２のＳＲＡ Ｍ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトする請求項１９記 載の装置。 ２１． 前記メモリ及びプリアンプの出力端子に接続され、前記メモリがセンサ の較正時に前記プリアンプの出力端子に現れた信号を装置の出力信号とならしめ る値を送るスイッチ手段をさらに具備した請求項１７記載の装置。 ２２． 前記メモリがシリアル書込みメモリよりなる請求項２１記載の装置。 ２３． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、そのシフトレジスタに連続的に一定値を供給する請 求項２２記載の装置。 ２４． 第１、第２及び第３のＳＲＡＭ及びシフトレジスタを有し、第１のＳＲ ＡＭ及びシフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、第２ のＳＲＡＭ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトし、第３ のＳＲＡＭ及びシフトレジスタが所望の増幅器出力を出力させるための所望のス イッチ値をそれぞれ記憶し、シフトする請求項２３記載の装置。 ２５． 前記利得手段及びオフセット手段が梯子型ディジタル−アナログ変換器 からなる請求項１７記載の装置。 ２６． 前記メモリがシリアル書込みメモリよりなる請求項２５記載の装置。 ２７． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、そのシフトレジスタに連続的に一定値を供給する請 求項２６記載の装置。 ２８． 第１と第２のＳＲＡＭ及びシフトレジスタを有し、第１のＳＲＡＭ及び シフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、第２のＳＲＡ Ｍ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトする請求項２７記 載の装置。 ２９． 前記メモリ及びプリアンプの出力端子に接続され、そのメモリがセンサ の較正時に前記プリアンプの出力端子に現れた信号を装置の出力信号とならしめ る値を送るスイッチ手段をさらに具備した請求項２５記載の装置。 ３０． 前記メモリがシリアル書込みメモリよりなる請求項２９記載の装置。 ３１． 前記シリアル書込みメモリが： シフトレジスタに接続されたスタティックランダムアクセスメモリ（ＳＲＡＭ ）からなり、装置の始動後、前記シフトレジスタに連続的に一定値を供給する請 求項３０記載の装置。 ３２． 第１、第２及び第３のＳＲＡＭ及びシフトレジスタを有し、第１のＳＲ ＡＭ及びシフトレジスタがそれぞれ前記オフセット値を記憶し、シフトし、第２ のＳＲＡＭ及びシフトレジスタがそれぞれ前記利得値を記憶し、シフトし、第３ のＳＲＡＭ及びシフトレジスタが所望の増幅器出力を出力させるための所望のス イッチ値をそれぞれ記憶し、シフトする請求項３１記載の装置。